# Implementace procesoru ve VHDL


INP - cvičení 2

Zdeněk Vašíček, 2013 vasicek@fit.vutbr.cz

#### Implementace procesoru ve VHDL

- 1. Volba architektury
  - registrová, střadačová, zásobníková
  - Harward, Von Neumann
  - specifikace datové šířky
- 2. Návrh instrukční sady s ohledem na HW implementaci
- 3. Návrh blokového schema datové cesty
- 4. Přepis blokového schema do VHDL, implementace konečného automatu dle požadavků instrukční sady
  - v případě jednodušších procesorů obvykle jedna komponenta, jeden process

#### Realizace jednoduchého počítače Zadání



#### **RAM**

- synchronní paměť s organizací N x 16 bitů
- komunikace přes sběrnici (šetření zdroji)

## Sada instrukcí Zadání

Operační znak	Instrukce	Popis
0000	halt	zastav provádění programu
0001	negate	vytvoř dvojkový doplněk z ACC
0002	accdec	zvyš hodnotu ACC o jedna
0003	accinc	sniž hodnotu ACC o jedna
000F	nop	prázdná operace
01xx	outp	zapiš hodnotu ACC na port s adresou xx
02xx	inp	načti do ACC hodnotu z portu s adresou xx
1xxx	mload	nahrej do ACC hodnotu xxx
2xxx	dload	nahrej do ACC hodnotu z adresy xxx
Зххх	iload	nahrej do ACC hodnotu, která je uložena na adrese, kterou definuje obsah buňky <b>xxx</b>
4xxx	dstore	ulož hodnotu z ACC na adresu xxx
5xxx	istore	ulož hodnotu z ACC na adresu, která je určena hodnotou paměťové buňky s adresou <b>xxx</b>

#### Sada instrukcí Zadání


Operační znak	Instrukce	Popis
6xxx	branch	změň PC na <b>xxx</b>
7xxx	brzero	změň PC na <b>xxx</b> jestliže ACC = 0
8xxx	brpos	změň PC na <b>xxx</b> jestliže ACC > 0
9xxx	brneg	změň PC na <b>xxx</b> jestliže ACC < 0
Axxx	madd	přičti k ACC obsah paměťové buňky na adrese <b>xxx</b>
Fxxx	ijump	nepřímý skok na adresu uloženou na adrese xxx

Pomocí této poměrně strohé instrukční sady lze implementovat libovolný algoritmus.


#### Instrukční cyklus - FSM

#### Procesor neustále vykonává tyto operace

- Načtení instrukce (Instruction fetch)
  - PC je použit pro čtení slova z paměti
  - PC je inkrementován, zápis slova do instrukčního registru
- Dekódování instrukce (Instruction decode)
  - podle nejvyšších 4,8,12,16 bitů se určí, co se bude dělat
  - aktivují se příslušné obvody
- Provedení instrukce (Instruction execution)
  - načtení dalších potřebných slov
  - zápis do paměti
  - modifikace PC, ACC apod.
  - může trvat různý počet taktů dle typu instrukce




#### Architektura procesoru a jeho činnost



#### RAM

- RAM (random access memory)
  - když EN =1 a RDWR =1, DBUS obsahuje hodnotu uloženou na pozici, kterou definuje ABUS
  - když EN =1 a RDWR = 0, hodnota na DBUS přepíše data uložená na adrese vystavené na ABUS
  - jinak je na DBUS stav vysoké impedance




- Pro implementaci budeme uvažovat synchronní paměť RAM, protože lze na rozdíl od asynchronní varianty efektivně implementovat v FPGA
- VHDL implementace paměti RAM
  - efektivní implementace: nesmí mít RESET, musí být synchronní
  - možnosti zápisu: process (signal, shared variable) nebo strukturní popis využívající vestavěné blokové synchronní paměti BRAM

#### VHDL model synchronní paměti RAM

```
entity ram is
   port (
      CLK, EN, RDWR: in STD LOGIC;
      ABUS: in STD LOGIC VECTOR (15 downto 0);
                                                                         Paměť jako
      DBUS: inout STD LOGIC VECTOR (15 downto 0)
                                                                        pole 16b slov
   );
end ram:
 type t ram is array (0 to 2**10-1) of std logic vector (15 downto 0);
 signal ram: t ram := (x"0201", x"0003", x"0101", others=>x"0000");
 DBUS <= dout when EN ='1' else (others => 'Z');
                                                                               Inicializace
 process (CLK)
                                                                             obsahu paměti
 begin
                                                                               (není nutné)
    if (CLK'event) and (CLK = '1') then
        if (EN = '1') then
           if (RDWR = '0') then
              ram(conv integer(ABUS(9 downto 0))) <= DBUS;</pre>
           end if;
                                                                          Zápis na pozici
           dout <= ram(conv integer(ABUS(9 downto 0)));</pre>
        end if;
                                                                         určenou adresou
    end if;
 end process;
                                               čtení z pozice
                                              určené adresou
library IEEE:
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
```


## Simulace a časování synchronní RAM



#### **Model CPU ve VHDL**

#### **Entita**


```
Asynchronní
entity cpu is
                                  nulování
port (
   RESET : in std logic;
   CLK
        : in std logic;
                                   Povolení
   CE
         : in std logic;
                                    činnosti
                                   (chip enable)
   -- BUS
   ABUS : out std logic vector(15 downto 0);
   DBUS : inout std logic vector(15 downto 0);
   ΕN
         : out std logic;
   RDWR : out std logic
   -- I/O port
   DADDR : out std logic vector(7 downto 0);
   DOUT : out std logic vector(15 downto 0);
   DIN : in std logic vector(15 downto 0);
        : out std logic;
   DWE
);
end cpu;
```



## Implementace datové cesty

## Programový čítač (PC)

```
signal pc reg : std logic vector(15 downto 0);
signal pc ld : std logic;
signal pc inc : std logic;
-- Program counter PC
pc cntr: process (RESET, CLK)
begin
   if (RESET='1') then
      pc req <= (others=>'0');
   elsif (CLK'event) and (CLK='1') then
      if (pc ld='1') then
         pc req <= pc mx;
      elsif (pc inc='1') then
         pc reg <= pc reg + 1;
      end if;
   end if;
end process;
pc mx <= "0000" & ireg reg(11 downto 0) when</pre>
                pc mx sel="00" else DBUS
-- Tristate driver
ABUS <= pc reg when (pc abus = '1')
               else (others => 'Z');
```




#### Hodnotu čítače lze

- inkrementovat
- přepsat hodnotou na DBUS (instrukce ijump)
- přepsat hodnotou v IREG (skoky ne/podmíněné)


## Instrukční a adresový registr (IREG, IAR)

```
signal ireq reg : std logic vector(15 downto 0);
signal ireg ld : std logic;
-- Instruction register IREG
ireq: process (RESET, CLK)
begin
  if (RESET='1') then
     ireq req <= (others=>'0');
  elsif (CLK'event) and (CLK='1') then
     if (ireg ld='1') then
        ireq req <= DBUS;</pre>
     end if:
  end if;
end process;
-- Indirect address register IAR
iar: process (RESET, CLK)
begin
   if (RESET='1') then
      iar req <= (others=>'0');
   elsif (CLK'event) and (CLK='1') then
      if (iar ld='1') then
         iar req <= DBUS;</pre>
      end if;
   end if:
end process;
```



#### Instrukční dekodér


```
type inst type is (halt, negate, mload, dload, iload,
  dstore, istore, branch, brzero, ...);
signal ireg dec : inst type;
-- Instruction decoder
process (ireq)
begin
 case (ireq(15 downto 12)) is
   when X"0" =>
      case (ireg reg(11 downto 8)) is
          when X"0" =>
             case (ireg reg(3 downto 0)) is
                when X"0" => ireq dec <= halt;</pre>
                when X"1" => ireq dec <= negate;</pre>
                when others => ireg dec <= halt;</pre>
             end case;
          when X"1" => ireg dec <= outp;</pre>
          when X"2" => ireg dec <= inp;
          when others => ireg dec <= halt;</pre>
      end case;
   when X"1" => ireg dec <= mload;</pre>
   when X"2" => ireq dec <= dload;
   when others => ireg dec <= halt;</pre>
 end case;
end process;
```



Operační znak	Instrukce
0000	halt
0001	negate
01xx	outp
02xx	inp
1xxx	mload
2xxx	dload
Fxxx	ijump

#### **Akumulátor (ACC)**

```
signal acc reg : std logic vector(15 downto 0);
signal acc_ld : std_logic;
signal acc mx : std logic vector(15 downto 0);
signal accmx sel : std logic vector(1 downto 0);
signal acc zero : std logic;
signal acc neg : std logic;
signal acc pos : std logic;
-- ACC data multiplexor
with accmx sel select
acc mx <= ireq sqnext & ireq reg(11 downto 0)</pre>
          when "00",
          DBUS
                  when "01",
                 when "10",
          DIN
          alu out when others;
-- Accumulator register ACC
accreq: process (RESET, CLK)
begin
   if (RESET='1') then
      acc reg <= (others=>'0');
   elsif (CLK'event) and (CLK='1') then
      if (acc ld='1') then
         acc reg <= acc mx;</pre>
      end if;
   end if:
end process;
```




## Aritmeticko logická jednotka (ALU)

```
type aluoper type is (alu add, alu and, ...);
signal alu oper : aluoper type;
signal alu op0, alu op1 : std logic vector(15 downto 0);
signal alu out : std logic vector(15 downto 0);
signal alu mx1 sel : std logic vector(1 downto 0);
signal alu mx2 sel : std logic;
-- Operands multiplexors
alu op0 <= DBUS when alu mx1 sel="00"
           X"0001" when alu mx1 sel="01"
                   else X"1111";
alu op1 <= acc reg when alu mx2 sel='0'
                   else (not acc req);
-- ALU
with alu oper select
   alu out <= alu op0 + alu op1 when alu add,
              alu op0 and alu op1 when alu and,
              alu op1 when others;
```

#### Navržená ALU je schopna


- inkrementovat a dekrementovat obsah ACC
- vytvořit jedničkový (negace) a dvojkový doplněk k ACC
- provádět operace: add, sub, and, ... s ACC a hodnotou na DBUS
   Přepsání ACC hodnotou na DBUS je implementováno v ACC




#### Aritmeticko logická jednotka (ALU) Podporované operace nad ACC

 Inkrementace obsahu ACC (ACC <= ACC + 1)</li>


 Dekrementace obsahu ACC (ACC <= ACC - 1)</li>






## Aritmeticko logická jednotka (ALU) Podporované operace nad ACC

Negace ACC
 (jedničkový doplněk)
 (ACC <= not ACC)</li>




Inverze ACC
 (dvojkový doplněk)
 (ACC <= neg ACC)</li>




## Aritmeticko logická jednotka (ALU) Podporované operace nad ACC

 Operace s DBUS a ACC dle možností ALU (ACC <= DBUS op ACC)</li>



## Implementace řídicí cesty

#### **Řadič**



#### deklarace signálů

```
type fsm_state is (sidle, sfetch0, sfetch1, sdecode,
    sbranch, shalt, snop, smload, snegate, smadd0,
    smadd1, sdload0, sdload1, sdstore, siload0,
    siload1, siload2, siload3, sistore0, sistore1,
    sistore2, saccdec, saccinc, sijump0, sijump1,
    soutp, sinp);

signal pstate : fsm_state;
signal nstate : fsm_state;
```

#### registr aktuálního stavu

```
--FSM present state
fsm_pstate: process (RESET, CLK)
  begin
    if (RESET='1') then
        pstate <= sidle;
  elsif (CLK'event) and (CLK='1') then
        if (CE = '1') then
            pstate <= nstate;
        end if;
  end if;
end process;</pre>
```

#### **Řadič – 1/3**

#### logika následujícího stavu a výstupní logika

```
--FSM next state logic,
--Output logic (Moore FSM)
nsl: process (pstate,
    ireg dec, acc zero,
    acc pos, acc neg)
begin
 -- INIT
EN <= '0';
DWE <= '0';
RDWR <= '1';
ireq ld <= '0';
 ireq abus <= '0';</pre>
pc inc <= '0';
pc ld <= '0';
pc abus <= '0';
pc mx sel <= "00";
 iar ld <= '0';
 iar abus <= '0';</pre>
acc mx sel <= "00";</pre>
acc ld <= '0';
 alu mx1 sel <= "01";
 alu mx2 sel <= '0';
 alu oper <= alu add;
dbus sel <= '0';
```

```
case pstate is
-- IDLE
when sidle =>
   nstate <= sfetch0;</pre>
-- INSTRUCTION FETCH
when sfetch0 =>
   nstate <= sfetch1;</pre>
   pc abus <= '1';
   EN <= '1';
when sfetch1 =>
   ireg ld <= '1';
   nstate <= sdecode;</pre>
-- INSTRUCTION DECODE
when sdecode =>
  case ireg dec is
  when halt =>
     nstate <= halt;</pre>
   when nop =>
     nstate <= snop;</pre>
   when branch =>
     nstate <= sbranch;</pre>
   when brzero =>
     if (acc zero='1') then
          nstate <= sbranch;</pre>
          nstate <= snop;</pre>
     end if;
```

```
when brpos =>
       if (acc pos='1') then
         nstate <= sbranch;</pre>
         nstate <= snop;</pre>
       end if;
   when brneq =>
       if (acc neg='1') then
        nstate <= sbranch;</pre>
       else
        nstate <= snop;</pre>
       end if:
   when accdec =>
       nstate <= saccdec;</pre>
   when accinc =>
       nstate <= saccinc;</pre>
   when add =>
       nstate <= sadd0;</pre>
   when dload =>
       nstate <= sdload0;</pre>
   when dstore =>
       nstate <= sdstore;</pre>
   when iload =>
       nstate <= siload0;</pre>
   when istore =>
      nstate <= sistore0;</pre>
   when others =>
      nstate <= shalt;</pre>
end case;
```

Q: proč je při vykonávání instrukce brzero, brpos, brneg přechod do stavu snop?

#### **Řadič – 2/3**

#### logika následujícího stavu a výstupní logika

```
-- HALT
when shalt =>
   nstate <= shalt;</pre>
-- BRANCH
when sbranch =>
   nstate <= sfetch0;</pre>
   pc ld <= '1';
-- NOP
when snop =>
   nstate <= sfetch0;</pre>
   pc inc <= '1';
-- LOAD TMMEDIATE
when smload =>
   nstate <= sfetch0;</pre>
   acc mx sel <= "00";
   acc ld <= '1';
   pc inc <= '1';
-- NEGATE
when snegate =>
   nstate <= sfetch0;</pre>
   acc mx sel <= "11";
   alu oper <= alu add;
   alu mx1 sel <= "01";
   alu mx2 sel <= '1';
   acc ld <= '1';
   pc inc <= '1';
```

```
-- ACC DEC
when saccdec =>
   nstate <= sfetch0;</pre>
   acc mx sel <= "11";
   alu oper <= alu add;</pre>
  alu mx1 sel <= "11";
   alu mx2 sel <= '0';
   acc ld <= '1';
   pc inc <= '1';
-- ACC INC
when saccinc =>
   nstate <= sfetch0;</pre>
   acc mx sel <= "11";
   alu oper <= alu add;
   alu mx1 sel <= "01";
   alu mx2 sel <= '0';
   acc ld <= '1';
   pc inc <= '1';
-- ADD
when smadd0 => --phase 0
   nstate <= smadd1;</pre>
   ireg abus <= '1';</pre>
   EN <= '1';
```

```
when smadd1 => --phase 1
   nstate <= sfetch0;</pre>
   alu oper <= alu add;
   acc mx sel <= "11";
   alu mx1 sel <= "00";
   alu mx2 sel <= '0';
   acc ld <= '1';
   pc inc <= '1';
-- LOAD DIRECT
when sdload0 => --phase 0
   nstate <= sdload1;</pre>
   ireq abus <= '1';</pre>
   EN <= '1';
when sdload1 => --phase 1
   nstate <= sfetch0;</pre>
  acc mx sel <= "01";
   acc ld <= '1';
   pc inc <= '1';
-- STORE DIRECT
when sdstore =>
   nstate <= sfetch0;</pre>
   dbus sel <= '1';
   ireq abus <= '1';</pre>
   EN <= '1';
   RDWR <= '0';
   pc inc <= '1';
```

#### Řadič – 3/3

#### logika následujícího stavu a výstupní logika


```
-- LOAD INDIRECT
when siload0 => --phase 0
   nstate <= siload1;</pre>
   ireg abus <= '1';</pre>
   EN <= '1';
when siload1 => --phase 1
   nstate <= siload2;</pre>
   iar ld <= '1';
when siload2 => --phase 2
   nstate <= siload3;</pre>
   iar abus <= '1';</pre>
   EN <= '1';
when siload3 => --phase 3
   nstate <= sfetch0;</pre>
   acc mx sel <= "01";
   acc ld <= '1';
   pc inc <= '1';
```

```
-- STORE INDIRECT
when sistore0 => --phase 0
   nstate <= sistore1;</pre>
   ireq abus <= '1';</pre>
   EN <= '1';
when sistore1 => --phase 1
   nstate <= sistore2;</pre>
   iar ld <= '1';
when sistore2 => --phase 2
   nstate <= sfetch0;</pre>
   iar abus <= '1';
   dbus sel <= '1';
   EN <= '1';
   RDWR <= '0';
   pc inc <= '1';
```


```
-- INDIRECT JUMP
when sijump0 \Rightarrow --phase 0
   nstate <= sijump1;</pre>
  ireg abus <= '1';</pre>
   EN <= '1';
when sijump1 => --phase 1
   nstate <= sfetch0;</pre>
   iar ld <= '1';
   pc ld <= '1';
   pc mx sel <= "11";
-- PORT OUTPUT
when soutp =>
   nstate <= sfetch0;</pre>
  DWE <= '1';
   pc inc <= '1';
-- PORT INPUT
when sinp =>
   nstate <= sfetch0;</pre>
   acc mx sel <= "10";
   acc ld <= '1';
   pc inc <= '1';
when others =>
   null;
end case;
end process;
```

Q: proč vykonání intrukce iload trvá 4 a istore jen 3 takty?


## Příklad: DLOAD acc, m[04]




#### Příklad: DLOAD acc, m[04]




## Příklad: ILOAD acc, \*m[05]




#### Příklad: ILOAD acc, \*m[05]




## Příklad: DSTORE m[04], acc




#### Příklad: DSTORE m[04], acc




## Příklad: ISTORE \*m[05], acc




#### Příklad: ISTORE \*m[05], acc




#### Příklad: ADD acc, m[08]




#### Příklad: ADD acc, m[08]



#### **Příklad: BRANCH 05**



#### Příklad: BRANCH 05



#### Příklad programu

Sečti hodnoty uložené na adresách 20-2f a zapiš výsledek na adresu 10.

<u>Adresa</u>	<u>Instrukce</u>	<u>Komentář</u>
0000 (start)	1000 mload 0000	ACC <= 0
0001	4010 dstore M[0010]	$M[0010] \leq ACC$
0002	1020 mload 0020	ACC <= 0020
0003	4011 dstore M[0011]	$M[0011] \leq ACC$
0004 (loop)	1030 mload 0030	ACC <= 0030
0005	0001 negate	ACC <= -ACC
0006	a011 add M[0011]	$ACC \le ACC + M[0011]$
0007	700f if 0 branch 000f	goto end
0008	3011 iload *M[0011]	$ACC \le *M[0011]$
0009	a010 add M[0010]	$ACC \le ACC + M[0010]$
000a	4010 dstore M[0010]	$M[0010] \leq ACC$
000b	1001 mload 0001	ACC <= 1
000c	a011 add M[0011]	$ACC \le M[0011] + ACC$
000d	4011 dstore M[0011]	$M[0011] \leq ACC$
000e	6004 branch 0004	goto loop
<b>000f</b> (end)	0000 halt	halt
0010		Store sum here
0011		Pointer to "next" value

#### Simulace programu

