# Introdução aos Sistemas Lógicos - Trabalho Prático em Verilog

### Lucas Rafael Costa Santos 2021017723

#### Dezembro 2023 Belo Horizonte-MG

## 1 Introdução

Este trabalho visa explorar a implementação do Vernam Cipher em Verilog, integrando conceitos de lógica combinatorial, lógica sequencial e noções básicas de criptografia. O Vernam Cipher, também conhecido como one-time pad, foi proposto por Claude Shannon da Bell Labs na década de 1940, demonstrando teoricamente que, quando implementado corretamente, o one-time pad é inquebrável.

O projeto foi dividido em duas partes distintas. A primeira parte consiste na implementação de um flip-flop do tipo D em Verilog, enquanto a segunda parte abrange a implementação de registradores e do stream cipher, incluindo montagem de registradores com One-Time Pad (OTP) e mensagem, operação XOR para cifragem, decifragem da mensagem e manipulação de streams. Os desafios aqui presentes incluem lidar com mensagens de tamanho superior ao das chaves, além da necessidade de trabalhar com deslocadores para processamento eficiente de streams.

## 2 Metodologia

Para desenvolvermos o one-time pad adotando a linguagem Verilog, seguimos uma metodologia que envolveu a criação de diversos módulos essenciais, cada um desempenhando um papel específico no processo de cifragem. Estes módulos são:

#### 1. Flip-Flop do tipo D:

Módulo que armazena um único bit de informação, sendo sensível à borda de subida do sinal de clock e passível de ser resetado por um sinal de reset. O flip-flop é atualizado com os dados de entrada na ausência de um sinal de reset, garantindo que sua saída reflita o bit de dados mais recente.

#### 2. Registrador de Deslocamento:

É capaz de armazenar e deslocar bits de informação, sendo sensível à borda de subida do sinal de clock e podendo ser resetado por um sinal de reset. Quando ativado, os dados são deslocados para a direita, sendo que, o registrador de deslocamento realiza o deslocamento dos dados apenas quando o sinal de habilitação de deslocamento está ativo.

#### 3. Cifrador de Fluxo (Stream Cipher):

Tendo a função de cifrar uma mensagem utilizando um one-time pad, este módulo utiliza o registrador de deslocamento para tratar a mensagem como um fluxo de bits. A operação XOR entre a mensagem e o one-time pad é executada para cifrar a mensagem, assim, a cifragem ocorre na borda de subida do sinal de clock e o resultado da operação XOR é utilizado para atualizar a mensagem cifrada.

#### 4. Porta XOR:

Foi implementada uma porta XOR no estilo estrutural, utilizando portas NOT, AND e OR para realizar a operação XOR entre dois bits. A saída da porta XOR é calculada considerando as entradas e o resultado das portas AND e OR.

Para avaliar a implementação, elaboramos módulos de teste específicos. Um desses módulos cifra a palavra "estrelas" utilizando um one-time pad predefinido, enquanto o outro decifra a palavra resultante. Ambos os módulos de teste geram um arquivo VCD, permitindo a simulação e visualização dos sinais envolvidos no processo de criptografia. Essa abordagem proporciona uma verificação eficiente e eficaz da correta operação do sistema de criptografia implementado.

• Implementação porta XOR, Flip-Flop D, Registrador e Cifrador:

```
1 // Modulo para a porta XOR implementada no estilo estrutural
module xor_gate(a, b, out);
   input a, b;
   output out;
   wire a_bar, b_bar, x, y;
   // Complemento (inverso) das entradas
   not a_inv (a_bar, a);
not b_inv (b_bar, b);
9
10
   // AND gates para a implementacao da XOR
11
   and a1 (x, a_bar, b);
12
   and a2 (y, a, b_bar);
13
14
   // OR gate para a saida da XOR
15
16
   or or 1 \text{ (out, } x, y);
17 endmodule
18
19 // Modulo do Flip-Flop D
module d_flip_flop (
input wire clk,
   input wire rst,
22
   input wire d,
23
   output reg q
25 );
26
   always @(posedge clk or posedge rst) begin
27
    if (rst) begin
28
       q <= 1'b0; // Reseta o flip-flop
29
      end else begin
30
       q <= d; // Atualiza o flip-flop com os dados de entrada
31
32
     end
33
   end
34
35 endmodule
36
37 // Modulo do Registrador de Deslocamento
module shift_register #(parameter WIDTH = 32)(
39 input wire clk,
40
  input wire rst
   input wire [WIDTH-1:0] data_in,
41
   input wire shift_enable
42
   output reg [WIDTH-1:0] data_out
43
44 );
45
   always @(posedge clk or posedge rst) begin
46
     if (rst) begin
47
        \texttt{data\_out} \ \mathrel{<=} \ \{\texttt{WIDTH} \{\texttt{1'b0}\}\}; \ // \ \texttt{Reseta o registrador de deslocamento}
48
49
      end else begin
50
       if (shift_enable) begin
          data_out <= {data_in [WIDTH-1], data_out [WIDTH-1:1]}; // Desloca os dados
51
52
53
     end
54
55
56 endmodule
57
58 // Modulo do Cifrador de Fluxo
module stream_cipher #(parameter BITS = 64)(
   input wire clk,
60
   input wire rst
61
  input wire [BITS-1:0] message,
62
   input wire
                [BITS/2-1:0] otp,
63
64
   output reg [BITS-1:0] ciphered_message
65 );
66
    wire [BITS-1:0] shift_register_out;
67
68
   // Instanciacao do registrador de deslocamento
69
   shift_register #(BITS) sr (
70
     .clk(clk),
71
72
      . rst(rst),
     .data_in (message),
73
```

```
.shift_enable(1'b1),
74
75
      .data_out(shift_register_out)
76
77
    // Operacao XOR para criptografia
78
    always @(posedge clk or posedge rst) begin
79
      if (rst) begin
80
81
        ciphered_message <= 0; // Reseta a mensagem cifrada
      end else begin
82
         // Atualiza a mensagem cifrada usando a saida do registrador de deslocamento e o OTP ciphered_message <= shift_register_out ^ {otp, {BITS/2{1'b0}}};
83
84
85
86
    end
87
88 endmodule
```

Listing 1: design.sv

• Testbench - Cifrador:

```
1 // Modulo de teste para o cifrador
  2 module cifra #(parameter BITS = 64);
         // Registrador de tamanho 64, contendo a palavra "estrelas" em ASCII
          \textcolor{red}{\textbf{reg}} \hspace{0.2cm} [\hspace{0.05cm} \text{BITS} - 1:0] \hspace{0.2cm} \text{in} \hspace{0.2cm} = \hspace{0.2cm} 64 \hspace{0.05cm} \\ \hspace{0.2cm} ^{\hspace{0.05cm}} \text{b} \hspace{0.05cm} 01110011 - 01110011 - 01110010 - 01110010 - 01100101 - 01100100 - 01100101 \\ \hspace{0.2cm} ; \hspace{0.2cm} \text{b} \hspace{0.2cm} \text{c} \hspace{c} \hspace{0.2cm} \text{c} \hspace{0.2cm}
           // Registrador de tamanho 32, contendo o OTP
              reg [BITS/2-1:0] otp = 32'b01100110_01101001_01110110_01100101;
           // Registradores e fios auxiliares, para cifrar a mensagem bit-a-bit.
           // A saida precisa ser um fio, pois a porta XOR precisa produzir seu sinal
           // em um meio que permita atribuicao continua.
 9
10
          reg a, b;
11
           wire out;
           // Instanciacao da porta XOR
12
           xor_gate xorg(.a(a), .b(b), .out(out));
14
            // Inicializacao do arquivo VCD para simulacao
1.5
            initial begin
                   $dumpfile("dump.vcd");
17
                  $dumpvars(1, a, b, out);
18
19
20
21
            // Contador do loop for
           integer i;
22
           integer bits_per_group = 8; // Numero de bits por grupo
integer bits_counter = 0; // Contador de bits no grupo
23
24
25
            // Inicializacao do loop for para cifrar a mensagem bit-a-bit
26
            initial begin
27
                   for (i = BITS-1; i \ge 0; i = i - 1) begin
28
29
                         a = in[i];
                         b = (i >= BITS/2) ? otp[i-BITS/2] : otp[i]; // Correcao na logica para selecionar os bits
30
                      corretos do OTP
                         #1
31
                           // Exibe o bit atual
32
33
                          $write(out);
34
                          // Contagem de bits no grupo
35
36
                          bits_counter = bits_counter + 1;
37
                          // Adiciona espaco entre grupos
38
                          if (bits\_counter == bits\_per\_group) begin
39
                                 $write(" ");
40
41
                                 bits\_counter = 0;
42
                   end
43
44
                         Adiciona uma quebra de linha no final
45
                   $write("\n");
46
47 end
48 endmodule
```

Listing 2: testbench.sv - Cifrador

• Testbench - Decifrador:

```
1 // Modulo de teste para o decifrador
2 module decifra #(parameter BITS = 64);
   // Mensagem cifrada de entrada
     // Registrador de tamanho 32, contendo o OTP
   \textcolor{red}{\texttt{reg}} \hspace{0.2cm} [\hspace{0.2cm} \texttt{BITS/2-1:0}] \hspace{0.2cm} \texttt{otp} \hspace{0.2cm} = \hspace{0.2cm} 32 \hspace{0.2cm} , \hspace{0.2cm} \texttt{b01100110\_01101001\_01110110\_01100101} \hspace{0.2cm};
    // Registradores e fios auxiliares, para decifrar a mensagem bit-a-bit.
   // A saida precisa ser um fio , pois a porta XOR precisa produzir seu sinal
   // em um meio que permita atribuicao continua.
   reg a, b;
    // Instanciacao da porta XOR
12
    xor_gate xorg(.a(a), .b(b), .out(out));
14
    // Inicializacao do arquivo VCD para simulacao
15
16
    initial begin
      $dumpfile("dump_decifra.vcd");
17
      dumpvars(1, a, b, out);
18
19
20
   // Contador do loop for
21
    integer i;
22
   integer bits_per_group = 8; // Numero de bits por grupo
integer bits_counter = 0; // Contador de bits no grupo
23
25
    // Inicializacao do loop for para decifrar a mensagem bit-a-bit
26
27
      for (i = BITS-1; i \ge 0; i = i - 1) begin
28
        a = in[i];
29
        b = (i >= BITS/2) ? otp[i-BITS/2] : otp[i]; // Correcao na logica para selecionar os bits
30
       corretos do OTP
31
        // Exibe o bit atual
        $write(out);
33
34
        // Contagem de bits no grupo
35
36
        bits_counter = bits_counter + 1;
37
        // Adiciona espaco entre grupos
38
39
        if (bits_counter == bits_per_group) begin
          $write(" ");
40
          bits\_counter = 0;
41
42
43
44
       // Adiciona uma quebra de linha no final
45
      $write("\n");
46
47
   end
48 endmodule
```

**Listing 3:** testbench.sv - Decifrador

### 3 Resultados

#### 3.1 Cifrador

Para realizar o teste de cifragem, empregamos a palavra 'estrelas' em sua representação binária de 64 bits (01100101 01110011 01110100 01110010 01100101 01100101 01110011) e a chave de 32 bits (01100110 01101001 01110110 01100101). Ao efetuar a operação XOR de forma manual, podemos ver a resposta por meio da tabela abaixo:

Palvra	01100101	01110011	01110100	01110010	01100101	01101100	01100001	01110011
Chave	01100110	01101001	01110110	01100101	01100110	01101001	01110110	01100101
Resultado	00000011	00011010	00000010	00010111	00000011	00000101	00010111	00010110

Table 1: Tabela de Cifragem

Realizando o nosso teste obtivemos os seguintes resultados:

Figure 1: Resultado - Teste1




Figure 2: EP Wave 1 - Parte 1




Figure 3: EP Wave 1 - Parte 2

Como podemos ver, os resultados obtidos estão de acordo com a operação feita manualmente.

### 3.2 Decifrador

Palvra	00000011	00011010	00000010	00010111	00000011	00000101	00010111	00010110
Chave	01100110	01101001	01110110	01100101	01100110	01101001	01110110	01100101
Resultado	01100101	01110011	01110100	01110010	01100101	01101100	01100001	01110011

Table 2: Tabela de Decifragem

Executando este teste temos os seguintes resultados:

Figure 4: Resultado - Teste2




Figure 5: EP Wave 2 - Parte 1




Figure 6: EP Wave 2 - Parte 2

Novamente, os resultados atenderam às espectativas sobre o que era esperado.

## 4 Conclusão

Neste trabalho, foi apresentada a implementação do Vernam Cipher em Verilog, explorando conceitos de lógica combinatória, lógica sequencial e criptografia básica. A implementação foi dividida em duas partes principais: a implementação de um flip-flop do tipo D e a implementação de registradores e do stream cipher.

A implementação do flip-flop do tipo D e do registrador de deslocamento foi bem-sucedida, com os módulos funcionando conforme o esperado. Além disso, o módulo do cifrador de fluxo, que utiliza o registrador de deslocamento para tratar a mensagem como um fluxo de bits e realiza a operação XOR entre a mensagem e o one-time pad para cifrar a mensagem, também foi implementado com sucesso.

Os testes realizados confirmaram a correta operação dos módulos implementados, de forma que, a palavra "estrelas" foi cifrada com sucesso usando um one-time pad predefinido, e a palavra cifrada foi decifrada corretamente. Assim, os resultados dos testes foram consistentes com as operações manuais de cifragem e decifragem.

Em conclusão, este trabalho demonstrou que é possível implementar o Vernam Cipher em Verilog de forma eficaz e segura. Além disso, os conceitos e técnicas aqui utilizados podem ser aplicados em outras áreas da engenharia de hardware, como o design de sistemas digitais e na implementação de outros algoritmos de criptografia.