李若诗

电话：18833401985
邮箱：1670982279@qq.com

出生年月：2004.01.28
政治面貌：预备党员
籍贯：河北省邢台市

教育背景

2022.09 – 2026.06 **哈尔滨工业大学(威海)** **信息科学与工程学院** **电子科学与技术专业**
已保研至： **上海交通大学** **集成电路学院（信息与电子工程学院）**
综合成绩：97.77/100 综合排名：2/91 英语水平：CET4 548/CET6 543
主修课程：电路基础（100），微电子器件原理（98），嵌入式系统及应用（99），数字信号处理（99），信号与系统（94）数字逻辑电路与系统（97），Verilog 数字系统设计（97）,概率论与数理统计（98），复变函数与积分变换（98）

科创竞赛

2025.09 – 2026.05 **面向边缘设备的混合精度神经网络自动搜索与优化研究** **毕业设计**

针对特定的硬件设备和不同的神经网络结构实现自动化搜索相应的压缩方案。利用**强化学习**自动确定量化策略，采用硬件模拟器来产生直接的反馈信，可以为不同的神经网络架构和硬件架构专门化量化策略。使用 MobileNet 和 Imagenet 数据集和 **DDPG 算法**实现强化学习智能体对网络结构的搜索和压缩。为部署轻量级 AI 模型和实现硬件加速器设计打下基础。

2025.01 – 2025.05 **AI 加速器可靠性设计** **项目组员**

针对在轨 AI 系统因 SEU 效应导致的识别准确率下降问题，我们使用 PyTorch 框架搭建了多种卷积神经网络模型，包括采用传统卷积与 Winograd 卷积的 VGG19 和 ResNet18 等模型，选择操作级故障注入平台，进行更精细的可靠性分析。在加法和乘法等细粒度基本操作中注入随机比特翻转错误。并搭建了模型、层和操作等多层级的 SEU 故障注入模型，验证了 Winograd 卷积的容错能力。

2024.09 – 2024.11 **基于 Verilog 的 DES 加密算法 ASIC 模块设计与 FPGA 原型验证** **核心成员**

使用 Verilog HDL 完成 DES 加解密算法硬件引擎及主控状态机(FSM)的 **RTL 级设计**，实现 SRAM 接口数据自动读写控制。利用 Vivado 完成综合、布局布线及比特流生成，在芯路恒 ACX720 开发板完成硬件部署与功能/时序收敛性验证。使用 Synopsys Design Compiler 进行逻辑综合，执行静态时序分析，预评估及面积/功耗初步分析。

2023.08 – 2024.08 **全国大学生机器人大赛 RoboMaster2024** **硬件组/步兵组**

根据比赛要求自主研发制作多种全向运动、弹丸发射、视觉瞄准等功能的机器人参与团队竞技，全方位实践学习。 基于 STM32H7 芯片的单片机主控板设计主持设计高可靠主控系统，集成多级电源保护架构采用四层板堆叠设计 与 EMC 优化布局，使用主机加底板交叠结构，体积小巧，经实际使用和测试验证可以实现稳定通信和控制。

荣誉奖励

2023-2024 年度**国家奖学金**	2024.10	2022-2023 年度**国家励志奖学金**	2023.10
全国大学生机器人大赛 RoboMaster2024 机甲大师超级对抗赛**全国二等奖**			2024.08
全国大学生智能汽车竞赛全国赛单车越野组**全国二等奖（队长）**			2023.08
山东省大学生物理竞赛**一等奖**	2024.12	山东省大学生光电竞赛**电学组一等奖**	2024.11
全国大学生智能车竞赛山东赛区二等奖	2023.10	全国大学生数学竞赛黑龙江赛区二等奖	2023.11
哈尔滨工业大学 2022-2023 年度优秀学生干部	2023.11	2023-2024 年度五四表彰优秀团员	2024.05

个人技能

- ✓ 熟悉 **Verilog 语言和时序逻辑设计**，有 FPGA 工具开发使用和熟练 Vivado 软件、Debussy 软件的使用 Multisim 电路仿真与硬件调试经验，掌握逻辑综合(DC)和门级仿真。
- ✓ 熟悉 **Python** 和 C 语言，具备一定的编程能力，对大模型有基本的了解。了解深度强化学习，熟悉 PPO/MPO 等算法。
- ✓ 熟悉常用的**机器学习框架**，如 TensorFlow、PyTorch 等，具备大模型微调和强化学习训练经验。

在校经历

2022.10 – 2025.10	哈工大（威海）书院建设发展中心	主席
2023.08 – 至今	哈工大（威海）2202602 班	学习委员
2022.11 – 2023.07	哈工大（威海）志愿服务中心	部长