DCIM 操作控制總表｜SRAM 寫入・SRAM 讀出・CIM 計算

每列為一個操作階段；數值為實際控制電位。綠底代表 1。所有動作以 clk 上升緣為基準。

操作	狀態（省略 ST_）	cycles	mode_sel	reset1 reset2	wl_en	write_en	sense_en	pre_en	clk_en	sel_next	output_en	din[3:0]	功能／輸出資料
SRAM寫入	WRITE_LOAD_HIGH	1	0	0 / 0	0	0	0	0	1	0	0	W[7:4]	載入權重高 4 bits
SRAM寫入	WRITE_LOAD_LOW	1	0	0 / 0	0	0	0	0	1	0	0	W[3:0]	載入權重低 4 bits
SRAM寫入	WRITE_CELL	1	0	0 / 0	1	1	0	0	0	1	0	0000	將 buffer 的 8-bit 權重寫入 cell pair
SRAM讀取	READ_CAPTURE	1	0	0 / 0	1	0	1	1	0	1	0	0000	載入讀取 serializer；該上升緣後 sumo 顯示 bit7
SRAM讀取	READ_SHIFT	8	0	0 / 0	0	0	0	0	0	0	0	0000	每上升緣接收 sumo：bit7→0；sume 不使用
CIM計算	CIM_RESET	1	1	1 / 1	0	0	0	0	0	0	0	0000	清除 ACC／序列輸出，不清權重
CIM計算	CIM_LOAD	8/plane	1	0 / 0	0	0	0	0	1	0	0	四個 A 的 同一 bit-plane	載入同一 plane 的32個 activation bits 每 cycle 4 bits，stage=7→0
CIM計算	CIM_SAMPLE	1/plane	1	0 / 0	0	0	0	0	0	1	1	0000	接受一次 partial sum 第8次 sample 緣後呈現結果 bit17
CIM計算	RESULT_CAPTURE	18	1	0 / 0	0	0	0	0	0	1	0	0000	同時接收 sume／sumo：bit17→0 even／odd 各18 bits

共用設定：正常操作 model_rst_n=1；clk 持續運行；nv_store=nv_recall=pd_en=0。reset1/reset2 欄依序表示兩腳位設定。

地址設定：SRAM 用 row_addr[6:0]＋bank_addr[3:0]；CIM 用 row_addr[6:5] 選 group、bank_addr 選 pair。命令期間地址保持不變。

CIM 順序：RESET →（LOAD×8 → SAMPLE×1）重複8個 planes → RESULT_CAPTURE×18。plane=7→0；A4 的高4個 planes 傳0。

CIM din[lane]=A[4×stage+lane][plane]，lane=0..3；每 plane 先傳 rows28..31，最後 rows0..3。W8 結果由外部以 odd+(even<<4) 重建。

完成時間：寫3／讀9／CIM91 cycles（命令接受緣至DONE，不含下一命令間隔）。讀capture緣後顯示bit7，下一緣才由Master接收。

Idle／Done：model_rst_n=1，其餘表列單bit控制=0、din=0000，地址保留。初始化 model_rst_n=0 會清權重，勿每筆操作重設。

依據：dcim_pin_master.sv／dcim_chip_pin_top.sv。pre_en 為模型保留腳位，沒有類比預充電功能；sume／sumo 由chip產生，不由Master指定0/1。