**《脉冲电路与数字逻辑》实验报告**

|  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- |
| **姓名** | | **魏和琬 陈炫瑾** | | | **年级** | **2017** |
| **学号** | | **20174393 20174417** | | | **专业、班级** | **信安2班 物联1班** |
| **实验名称** | **多路选择器** | | | | | |
| **实验时间** | **4.18** | | **实验地点** | **DS1410** | | |
| **实验成绩** |  | | **实验性质** | **□验证性 □设计性 □综合性** | | |
| 教师评价：  □算法/实验过程正确； □源程序/实验内容提交 □程序结构/实验步骤合理；  □实验结果正确； □语法、语义正确； □报告规范；  评语：  评价教师签名（电子签名）： | | | | | | |
| 一、实验目的  通过实验，学会多路选择器的功能，以及使用 Block Design 和 Verilog HDL 语言设计多路选择器。 | | | | | | |
| 二、实验项目内容  1. 分别使用 Block Design 设计方法和添加源代码的方法设计一个一位 4选 1 多路选择器，并通过写仿真文件、看 RTL 电路图、下载到板子验证其正确性。  2. 使用 Verilog HDL 语言的行为描述方法设计一个 3 位数据的 4 选 1 多路选择器 mux4x3，3 位输出 out 分别接 LD2~LD0，四个 3 位的数据输入 in1, in2,in3, in4 分别接 SW2~SW0,SW5~SW3,SW8~SW6,SW11~SW9,两位选择位分别接 SW15，SW14。  LD2~LD0 的取值如下表：   |  |  |  | | --- | --- | --- | | SW15 | SW14 | LD2~LD0 | | 0 | 0 | SW2~SW0 | | 0 | 1 | SW5~SW3 | | 1 | 0 | SW8~SW6 | | 1 | 1 | SW11~SW9 | | | | | | | |
| 三、实验过程或算法(包括真值表、原理图、关键步骤、核心代码）  **实验原理：**   1. 写出四选一选择器的真值表与逻辑表达式，并画出电路原理图。   真值表：   |  |  |  |  | | --- | --- | --- | --- | | 输入 | | | 输出 | | w | S1 | S2 | f | | W0 | 0 | 0 | W0 | | W1 | 0 | 1 | W1 | | W2 | 1 | 0 | W2 | | W3 | 1 | 1 | W3 |   C:\Users\Gakki\Documents\Tencent Files\965734787\Image\C2C\B]XN{[V@SXM5ABKL32O2{30.png   1. 设计与门、或门、非门的基本门电路并封装成IP核，用Block Design设计实现四选一选择器。C:\Users\Gakki\AppData\Roaming\Tencent\Users\965734787\QQ\WinTemp\RichOle\J483SBOTI41E8W@NU)5AINM.png 2. 通过设计文件实现四选一选择器。 3. 设计一个 3 位数据的 4 选 1 多路选择器 mux4x3，通过将四选一的输出结果赋给led灯，从而实现两位选择控制四个三位led灯。   **代码：**  **四选一选择器：**  module shiyan3\_1(s1,s0,w0,w1,w2,w3,f);  input s1,s0,w0,w1,w2,w3;  output f;    wire a,b,c,d;  assign a=~s1&~s0&w0;  assign b=~s1&s0&w1;  assign c=s1&~s0&w2;  assign d=s1&s0&w0;  assign f=a|b|c|d;  endmodule  **仿真文件：**  module shiyan3\_1sim2();  reg s1=0;  reg s0=1;  reg w0=0;  reg w1=1;  reg w2=0;  reg w3=1;  wire f;    shiyan3\_1 four(.s1(s1),.s0(s0),.w0(w0),.w1(w1),.w2(w2),.w3(w3),.f(f));  initial begin  #100 s1=1;  #100 s0=0;  end  endmodule  **管脚：**  set\_property PACKAGE\_PIN U11 [get\_ports s1]  set\_property PACKAGE\_PIN J15 [get\_ports w0]  set\_property PACKAGE\_PIN L16 [get\_ports w1]  set\_property PACKAGE\_PIN M13 [get\_ports w2]  set\_property PACKAGE\_PIN R15 [get\_ports w3]  set\_property IOSTANDARD LVCMOS18 [get\_ports s1]  set\_property IOSTANDARD LVCMOS18 [get\_ports s0]  set\_property IOSTANDARD LVCMOS18 [get\_ports w0]  set\_property IOSTANDARD LVCMOS18 [get\_ports w1]  set\_property IOSTANDARD LVCMOS18 [get\_ports w2]  set\_property IOSTANDARD LVCMOS18 [get\_ports w3]  set\_property IOSTANDARD LVCMOS18 [get\_ports {p[0]}]  set\_property PACKAGE\_PIN V10 [get\_ports s0]  set\_property PACKAGE\_PIN R10 [get\_ports {p[0]}]  **mux4v3:**  module mux4v3(in1,in2,in3,in4,sw,led);  input [2:0] in1,in2,in3,in4;  input [1:0] sw;  output [2:0] led;  reg [2:0] led;  always @ (in1 or in2 or in3 or in4 or sw or led)  begin  case(sw)  2'b00:led<=in1;  2'b01:led<=in2;  2'b10:led<=in3;  2'b11:led<=in4;  endcase  end  endmodule | | | | | | |
| 四、实验结果及分析和（或）源程序调试过程  四选一选择器：  此时开关码为01，由sw1控制，当sw1为1时，数码管不亮。其他情况类似。    **mux4x3：**  此时开关码为11，由sw9~11控制三个led灯，将sw10、11由1转变为0时，后面两个led灯熄灭。    五、小组分工情况说明  魏和琬：内容讨论，代码和仿真部分完成。  陈炫瑾：内容讨论，状态转移图表绘制，脚管设置和上板。 | | | | | | |
| 六、个人总结  考察了四选一选择器的原理，通过将输出值赋给led灯，进而实现3 位数据的 4 选 1 多路选择器 mux4x3。 | | | | | | |