Do transistor ao chip

Roteiro visual de práticas · Cadence Virtuoso

NMOS/PMOS • portas CMOS • layout e DRC/LVS

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT

UNIVERSIDADE FEDERAL DO CEARÁ

Três módulos para acompanhar na bancada

Módulo	O que construir	Tempo reservado
Aula 1	Testes DC de NMOS e PMOS	50 min
Aula 2	Inversor, NAND e NOR	60 min
Aula 3	Layout, DRC e LVS do inversor	95 min


Ambiente das capturas

Virtuoso Studio IC23.1 · `gpdk045` · Spectre

ADE Assembler · Layout XL · Assura

Adaptação de praticas/QUICK_START.md, incorporado ao projeto. Os nomes de menu permanecem como na interface. Source, Gate e Drain nomeiam os terminais MOS. A pausa de 5 minutos está nas apresentações, antes de cada prática.

Nossa tecnologia na prática: gpdk045




Na nossa montagem: $V_{DD} = 1$ V, $W = 120$ nm, $L = 45$ nm.

`nmos1v` / `pmos1v` · um finger · multiplicador 1.

PDK = Process Design Kit. Fonte: Cadence — Basics of PDK: kit genérico para ensino e demonstração. Parâmetros aplicados: Quick Start da prática; 1 V é a alimentação usada neste minicurso.

O mesmo inversor CMOS, três geometrias


Referência



$W = 120$ nm
$L = 45$ nm

$W/L \approx 2{,}67$


Dobrar W



$W = 240$ nm
$L = 45$ nm

$W/L \approx 5{,}33$

Dobrar L



$W = 120$ nm
$L = 90$ nm

$W/L \approx 1{,}33$

Vista superior conceitual: PMOS em verde, NMOS em azul, Gate em vermelho e contatos/metal em cinza. As setas W/L indicam o canal. Os valores valem para ambos os transistores em cada exemplo, com um finger e multiplicador 1. Contatos, poços e espaçamentos simplificados; não é um layout fabricável. As duas variações são propostas de comparação, sem novas curvas simuladas.

UNIVERSIDADE FEDERAL DO CEARÁ

Como W/L aparece na corrente de Drain?

NMOS em saturação · aproximação de canal longo

$$I_{DS} \approx \frac{1}{2}\,\mu_n C_{\mathrm{ox}}\,\frac{W}{L}\,(V_{GS} - V_{TN})^2$$

$V_{GS} > V_{TN}$ e $V_{DS} \geq V_{GS} - V_{TN}$; corpo ligado ao Source.

μ_n: mobilidade C_{ox}: capacitância por área
V_{TN}: limiar W/L: razão geométrica


Modelo ideal	Referência	Dobrar W	Dobrar L
Corrente relativa	1×	2×	0,5×

Tabela para um NMOS em saturação, com mesmas tensões, mobilidade, Cox e limiar. Para o módulo da corrente PMOS, usar μ_p, V_{SG} e $|V_{TP}|$. Fonte: MIT 6.101, aula 6, pp. 19–20. A lei quadrática explica tendências; a simulação em 45 nm usa os modelos do PDK e não precisa seguir exatamente essas proporções. W maior também aumenta capacitâncias.



UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 01 — Criar a biblioteca



Library Manager

File → New → Library

Nome


`minicurso_cmos`

Tecnologia


Vincular à tecnologia existente `gpdk045`.

Conferir: A captura mostra o menu. A janela de vinculação tecnológica não foi registrada.

A1 · 02 — Criar a célula de teste



File → New → Cell View




Library: `minicurso_cmos`
Cell: `a1_tb_nmos`
View/Type: `schematic`

Open with: Schematics L

Conferir: Confirmar os campos e clicar em OK.

UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 03 — Reconhecer o editor




Confira no título: biblioteca `minicurso_cmos`, célula `a1_tb_nmos` e vista `schematic`.

Com o foco na área de desenho, a tecla i abre Add Instance neste ambiente; Esc encerra a inserção.

UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 04 — Inserir o NMOS



Add Instance

`gpdk045/nmos1v`
View: `symbol`

Modelo


`g45n1svt`

Dimensões iniciais


$L = 45$ nm; $W = 120$ nm.
Um finger; multiplicador 1.

Conferir: Gate à esquerda, Drain acima, Source abaixo e corpo à direita, na orientação registrada.

A1 · 05 — Fontes e referências



`analogLib/vdc`: duas fontes independentes para Gate e Drain.




`analogLib/vdd`: identifica a rede; a tensão vem de uma fonte. Inserir também `analogLib/gnd`.

Conferir: Os símbolos vdd/gnd nomeiam redes; não aplicam tensão por si sós. A seleção específica de gnd não foi capturada.

UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 06 — Conectar o teste do NMOS



Source e corpo → GND. Gate → positivo de V0. Drain → positivo de V3.

V0 = vgs; V3 = vds. Negativos das fontes em GND. V2 = 1 V explica a rede vdd, mas não está ligada a Gate ou Drain neste teste.

A1 · 07 — Conferir a fonte de alimentação



Conferir: A janela é de V2, não das fontes parametrizadas V0 e V3. Conferir também seus negativos em GND.

Instância mostrada

`V2`

DC voltage


`1` = 1 V

Demais fontes

Em V0 usar `vgs`; em V3 usar `vds`.

UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 08 — Conferir o dispositivo



Instância

`NM0`


Modelo	`g45n1svt`
Length	`45n`
Total Width	`120n`
Fingers	1
Multiplier	1


Check and Save

Examinar conexões e avisos.

Conferir: Bodytie Type = None não substitui a conexão explícita do corpo ao Source/GND. Proximidade gráfica não garante ligação elétrica.

A1 · 09 — Abrir o ADE Assembler





A sessão abre com a aba maestro e o painel Data View.


No schematic: Launch → ADE Assembler.

Conferir: O fluxo registrado é do Assembler. O Explorer aparece no menu, mas não tem um passo a passo separado neste material.

A1 · 10 — Criar e conferir o teste



Na seção Tests, definir um teste para `minicurso_cmos/a1_tb_nmos`.




Simulator: `spectre`.

Conferir Analyses e Design Variables no teste criado.

Conferir: A janela intermediária de seleção do design não foi capturada. Use variáveis do próprio teste nesta caracterização.


A1 · 11 — Parametrizar VGS



`vgs`: From/To; Step Type = Auto; From = `100m`; To = `700m`; Total Steps = 5.

Valores registrados na família: 0,10; 0,25; 0,40; 0,55; 0,70 V. A referência vds = 500m é substituída pela varredura DC.

A1 · 12 — Varrer VDS em DC




Análise	`dc`
Sweep Variable	Design Variable
Variable Name	`vds`
Range	Start-Stop
Start / Stop	0 / 1 V
Sweep Type	Automatic

Marcar Save DC Operating Point e Enabled; confirmar em OK.

Conferir: Para cada VGS, a análise percorre VDS de 0 a 1 V. O título deste formulário mostra ADE Explorer, dentro do fluxo registrado no Assembler.

A1 · 13 — Selecionar corrente e executar



Saída

Corrente no terminal Drain de NM0:
`/NM0/D`

Conferir antes de executar

Análise DC, variáveis e configuração dos modelos do PDK.


Executar

Botão triangular verde. Salvar a sessão.

Conferir: Selecionar um terminal mede corrente; selecionar uma rede mede tensão. A configuração dos modelos e a seleção no schematic ainda não têm captura.

UNIVERSIDADE FEDERAL DO CEARÁ


A1 · 14 — Ler as curvas do NMOS



Horizontal: VDS, 0–1 V. Vertical: corrente em Drain, em μA.
Cada curva mantém VGS fixo; elevar VGS aumenta a condução.

A curva de VGS = 0,70 V chega a aproximadamente 10 µA em VDS = 1 V. Não exigir um patamar horizontal nem extrair o limiar apenas desta figura.

A1 · 15 — Montar o teste do PMOS




`a1_tb_pmos`: Source e corpo em VDD = 1 V.

$V_{SG} = V_S - V_G$ e $V_{SD} = V_S - V_D$: positivos das fontes no Source.

PM0: g45p1svt, L = 45 nm, W = 120 nm, multiplicador 1. Negativos das fontes de controle em Gate e Drain, respectivamente.

UNIVERSIDADE FEDERAL DO CEARÁ

A1 · 16 — Comparar as curvas do PMOS




Varrer `vsd` de 0 a 1 V e repetir para `vsg`: 0,10; 0,25; 0,40; 0,55; 0,70 V.

A saída mostrada é /PM0/S, corrente em Source, e não /PM0/D. Comparar polaridades e terminal medido; W e L iguais não garantem correntes iguais.

UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 01 — Montar o inversor



Célula

`a2_inv`

Entrada vin

Gates unidos.

Saída vout

Drains unidos.


Alimentação

PMOS: Source/corpo em VDD. NMOS: Source/corpo em GND.


Conferir: W = 120 nm; L = 45 nm; multiplicador 1; VDD = 1 V. A fonte mostrada está no schematic: evitar duplicá-la no testbench.

UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 02 — Criar a vista symbol



Create → Cellview → From Cellview. . .




`a2_inv`: From View = schematic; To View = symbol; Tool = schematicSymbol.

Conferir: Conferir biblioteca e célula; manter Display Cellview e Edit Options marcados.


UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 03 — Organizar os pinos e o desenho



Left Pins: `vin`.
Right Pins: `vout`.

Top/Bottom Pins vazios nesta versão.




Ajustar o desenho, preservando terminais, pontos de conexão e rótulos da célula/instância.


Conferir: O símbolo representa a função; o comportamento elétrico continua no schematic. A personalização gráfica não foi capturada passo a passo.

UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 04 — Conferir as duas vistas




A vista `symbol` será instanciada no teste.



A vista `schematic` mantém os transistores e suas conexões.

Conferir: Ambas pertencem a `minicurso_cmos/a2_inv`. Nesta versão, o símbolo expõe apenas vin/vout; a alimentação interna continua necessária.

A2 · 05 — Montar o testbench do inversor



Célula

`a2_tb_inv`

Instância I0

`a2_inv/symbol`

Entrada


V0 entre vin e GND.

Saída

Selecionar a tensão de `/vout` no ADE.

Conferir: Conferir a alimentação interna. Os parâmetros completos de pulso do inversor não foram registrados; o desenho da fonte não confirma seus tempos.

A2 · 06 — Conferir a inversão no tempo




Roxo: /vout. Laranja: /vin.

Nos intervalos estáveis: entrada alta → saída baixa; entrada baixa → saída alta.

Resultado registrado entre 0 e 40 ns. O objetivo é a função lógica; curva de transferência DC do inversor e investigação dos picos ficam fora desta aula.

UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 07 — Construir a NAND



Célula

`a2_nand2`

Subida

PMOS em paralelo.

Descida


NMOS em série.

A, B e Y

Manter exatamente os mesmos nomes no circuito, símbolo e teste.


Conferir: Y é o nó comum dos Drains PMOS e do Drain do NMOS superior. O nó entre NMOS é interno. Corpos NMOS em GND e PMOS em VDD, inclusive nas pilhas.

A2 · 08 — Símbolo e teste da NAND



Entradas A/B à esquerda; saída Y à direita.


Preservar os pontos de conexão.



`a2_tb_nand2`: duas fontes vpulse, com negativos em GND; medir A, B e Y.

Conferir: Conferir alimentação de 1 V e executar Check and Save. W = 120 nm, L = 45 nm, multiplicador 1 por transistor.

A2 · 09 — Construir a NOR



Célula

`a2_nor2`

Subida

PMOS em série.

Descida


NMOS em paralelo.

Corpos


Todos os PMOS em VDD;
todos os NMOS em GND.

Conferir: Y une o Drain do PMOS inferior aos Drains NMOS. O nó entre PMOS é interno. Os símbolos de alimentação não substituem a fonte de 1 V.

A2 · 10 — Símbolo e teste da NOR



Repetir a geração de symbol com A/B à esquerda e Y à direita.



`a2_tb_nor2`: aplicar os mesmos quatro estados usados na NAND e medir A, B e Y.

Conferir: Conferir os nomes das redes, a alimentação e as ligações de corpo. Executar Check and Save antes do ADE.

A2 · 11 — Configurar os estímulos e tran

Campo	Entrada A	Entrada B
Voltage 1 / Voltage 2	0 / 1 V	0 / 1 V
Delay time	0	0
Pulse Width	5 ns	10 ns
Period	10 ns	20 ns
Rise time na NAND	100 ps	100 ps
Rise time na NOR	20 ps	20 ps


Análise: tran **Stop Time:** `40n`

A alterna mais rápido que B; observar as quatro combinações.

Delay = 0 e Stop Time = 40n foram informados pelo responsável; tempos de subida aparecem nos testbenches. Para descida, 100 ps é a referência sugerida no roteiro, sem captura de confirmação. A configuração completa do pulso do inversor permanece não registrada.

UNIVERSIDADE FEDERAL DO CEARÁ

A2 · 12 — Validar a NAND nos intervalos estáveis




t	A	B	Y
2 ns	1	1	0
7 ns	0	1	1
12 ns	1	0	1
17 ns	0	0	1

A: vermelho.
B: verde.
Y: magenta.

$$Y = \overline{AB}$$

Conferir: Ler longe das bordas, após o assentamento. Glitches e picos não são objeto de investigação nesta atividade.

A2 · 13 — Validar a NOR nos intervalos estáveis




t	A	B	Y
2 ns	1	1	0
7 ns	0	1	0
12 ns	1	0	0
17 ns	0	0	1

A: ciano.
B: roxo.
Y: laranja.

$$Y = \overline{A + B}$$

Conferir: Saída alta somente em 00. Os gráficos registrados verificam a lógica das três portas; a próxima aula leva o inversor ao layout.

A3 · 01 — Preparar o inversor e abrir Layout XL



Célula

`a3_inv`: um PMOS e um NMOS, W = 120 nm, L = 45 nm.

Alimentação


Fonte ideal no testbench. Usar as redes herdadas `vdd!` e `gnd!` da montagem.

Abrir

Launch → Layout XL


Conferir: O schematic usa `vdd_inherit` e `gnd_inherit`. Preservar esses nomes ao preparar terminais físicos e LVS, sem trocá-los silenciosamente por redes locais.

A3 · 02 — Criar a vista layout



Startup Option:
Layout = Create New;

Configuration = Automatic.




Library: `minicurso_cmos`
Cell: `a3_inv`
View/Type: `layout`

Open with: Layout XL

Conferir: O layout é uma nova vista da mesma célula. Confirmar os campos e clicar em OK.


A3 · 03 — Reconhecer a área de layout



À esquerda, camadas do PDK; à direita, schematic de referência.
A vista ainda está vazia: criar a vista não gera um layout concluído.

Próxima operação: gerar os dispositivos a partir do schematic no Layout XL, posicionar PMOS acima e NMOS abaixo e iniciar as conexões.
As janelas intermediárias não foram registradas.

A3 · 04 — Relacionar o layout atualizado



PMOS superior

Source e corpo em `vdd!`.

NMOS inferior

Source e corpo em `gnd!`.

vin

Gates dos dois dispositivos.

vout

Drains dos dois dispositivos.

Conferir: Comparar com `a3_inv/schematic` e conferir camadas, contatos e nomes das redes. Esta é a captura atualizada da montagem; os resultados das verificações aparecem nas próximas etapas.

A3 · 05 — Configurar a tecnologia no Assura

Se a tecnologia aparecer como -undefined-

Na CIW, consultar o caminho da biblioteca:

```
ddGetObj("gpdk045")~>readPath
```

Em **Assura** → **Technology...**, selecionar:

```
/home/tools/cadence/gpdk/gpdk045_v_6_0/
assura_tech.lib
```


Tecnologia esperada: `gpdk045_av`
Rule Set: `default`

O caminho é específico do servidor do minicurso; em outra instalação, localizar o arquivo correspondente no PDK. Reconhecer as regras é uma configuração anterior à verificação do layout.




UNIVERSIDADE FEDERAL DO CEARÁ

A3 · 06 — Localizar o DRC no Assura



No layout: Assura → Run DRC…




Configuração de referência:
gpdk045_av · default

Regras: assuraDRC.rul

Conferir: As regras precisam estar reconhecidas antes da execução. O próximo formulário registra a versão final usada na verificação.

A3 · 07 — Executar DRC na versão final



Design

`a3_inv/layout`
Área: Full

Regras


`gpdk045_av`
default · `assuraDRC.rul`

Executar

Conferir nome e diretório na sessão; preservar os resultados.

Conferir: A captura tem Run Name vazio e Run Directory = ponto. Escolher dados de execução válidos no ambiente; o formulário sozinho não é o resultado do DRC.

A3 · 08 — Resultado registrado: DRC sem erros



Mensagem do Assura

No DRC errors found.

O que ela confirma


As regras de DRC executadas não encontraram violações nesta versão do layout.

Próximo passo


Conferir a correspondência elétrica pelo LVS.

Conferir: Se o layout mudar durante uma correção, repetir o DRC na versão alterada. A captura é o resultado fornecido para o minicurso.

A3 · 09 — Localizar o LVS no Assura



No layout: Assura → Run LVS...




Configuração de referência:
extract.rul · compare.rul

LVSinclude.rsf

Conferir: Comparar schematic e layout da mesma célula `a3_inv`. Tecnologia gpdk045_av, Rule Set default.

A3 · 10 — Executar a comparação final de LVS



Vistas de a3_inv

`schematic`
`layout`

Regras

`extract.rul`
`compare.rul`
`LVSinclude.rsf`


Executar

Conferir nome/diretório e ler o resumo.

Conferir: Biblioteca `minicurso_cmos`, tecnologia gpdk045_av e Rule Set default. O resultado mostrado a seguir identifica a execução como `a3_inv`.

UNIVERSIDADE FEDERAL DO CEARÁ

A3 · 11 — Resultado registrado: LVS corresponde



Mensagem do Assura

Schematic and Layout Match.

Resumo


Zero divergências de redes, dispositivos, pinos e parâmetros.

Navegação

Yes permite visualizar os resultados da nova execução.

Conferir: A janela também indica Total DRC violations: 0. A pergunta de navegação não é uma falha de LVS; a correspondência já está informada no resumo.

A3 · 12 — Concluir com as evidências de DRC e LVS



O layout verificado corresponde ao schematic do inversor.

Conclusão apoiada nas capturas de DRC e LVS fornecidas. A aula termina nessas verificações; extração de parasitas e simulação após extração ficam fora do escopo. Retomar o encerramento e o roadmap.

UNIVERSIDADE FEDERAL DO CEARÁ

Referências e créditos

- Desenvolvimento: **Luan F. Nogueira e Luiz F. de Melo Soares**.
- Fonte das etapas, parâmetros e capturas reais: *Quick Start — Práticas de CMOS no Cadence Virtuoso*, fornecido para este minicurso, edição incorporada em 31/10/2026.
- As imagens são as capturas originais de `praticas/imagens/`; não são telas geradas ou resultados produzidos por esta adaptação.
- PDK e dimensionamento: Cadence, MIT 6.101 — MOSFETs; fontes e hipóteses nos três quadros introdutórios.
- Template Beamer UFC: Maurício Moreira Neto. Modelo original 4:3.

O roteiro textual completo acompanha o pacote de entrega. Parâmetros informados sem captura são identificados nas etapas; os resultados de DRC/LVS reproduzem as capturas fornecidas.

UNIVERSIDADE FEDERAL DO CEARÁ