Gabarito comentado

Atividades das aulas 1 e 2

1 · Materiais e portadores. a) Tipo P: lacunas; tipo N: elétrons. b) Os íons dos dopantes e os portadores móveis se compensam aproximadamente no volume neutro. c) Íons fixos dos dopantes: aceitadores negativos no lado P e doadores positivos no lado N; há poucos portadores móveis na depleção. d) Polarização direta: P em potencial maior que N.

2 · Diferenças de tensão.

Caso	Cálculo	Comparação	Estado ideal
NMOS, G=0; S=0	$V_{GS} = 0 - 0 = 0$ V	$0 < 0{,}4$ V	Cortado
PMOS, G=0,2; S=1,2	$V_{SG} = 1{,}2 - 0{,}2 = 1{,}0$ V	$1{,}0 > 0{,}4$ V	Ligado
NMOS, G=1,2; S=1,0	$V_{GS} = 1{,}2 - 1{,}0 = 0{,}2$ V	$0{,}2 < 0{,}4$ V	Cortado
PMOS, G=1,2; S=1,2	$V_{SG} = 1{,}2 - 1{,}2 = 0$ V	$0 < 0{,}4$ V	Cortado

A terceira linha mostra por que olhar apenas a tensão do Gate pode levar ao erro. Aqui se idealiza um limiar constante; o dispositivo real também depende de corpo e condições de operação.

3 · Inversor e nó flutuante. a) O PMOS conduz e carrega Y até próximo de V_{DD}: saída lógica 1. O NMOS está cortado. b) Sem PMOS e sem outro elemento de carga, não há caminho garantido para recarregar a saída: ela fica flutuante quando o NMOS corta. c) Sem caminho ativo, a tensão pode depender da carga anterior, das capacitâncias e das fugas; circuito aberto não equivale a terra.

4 · Portas de duas entradas. NAND: PMOS em paralelo entre alimentação e saída; NMOS em série entre saída e GND. Para A=1 e B=0, o PMOS B permite a carga, e o NMOS B interrompe a descida. NOR: PMOS em série e NMOS em paralelo. A rede PMOS fornece subida e bloqueia quando a rede NMOS descarrega; evita o caminho resistivo permanente de alimentação a GND para saída baixa, no modelo ideal.

A	B	NAND: subida	NAND: Y	NOR: descida	NOR: Y
0	0	Sim	1	Não	1
0	1	Sim	1	Sim	0
1	0	Sim	1	Sim	0
1	1	Não	0	Sim	0

Em todos os desenhos, os Gates identificados por A recebem a mesma entrada A; o mesmo vale para B. Os corpos NMOS ficam em GND e os corpos PMOS em V_{DD} no modelo introdutório.

5 · NAND3. Três NMOS em série e três PMOS em paralelo: seis transistores. A saída é zero somente em 111. Em qualquer outra combinação, a cadeia NMOS é interrompida e pelo menos um PMOS fornece caminho até a alimentação.

6 · Justificativas. a) A série define a condição AB para descarregar a saída; portanto $Y = \overline{AB}$. b) Com 01, a série NMOS tem A aberto e a série PMOS tem B aberto: nenhuma rede fixa a saída. c) Unir as duas entradas: $N(A, A) = \overline{AA} = \overline{A}$. d) Na ordem 00 $\rightarrow$ 01 $\rightarrow$ 11 $\rightarrow$ 10: NAND = 1, 1, 0, 1; NOR = 1, 0, 0, 0. São estados lógicos, sem atraso. e) Carregar e descarregar capacitâncias envolve energia. Há ainda fuga e possível corrente direta transitória. Baixo consumo estático não significa energia de comutação nula.

Extensão opcional · AOI21

Combinar as regras de série e paralelo

$$Y = \overline{AB + C}$$

Rede NMOS: A em série com B; esse ramo em paralelo com C.
Rede PMOS: A em paralelo com B; esse conjunto em série com C.
Contagem: três NMOS e três PMOS, seis transistores.

A	B	C	Descida ativa?	Subida ativa?	Y
0	0	0	Não	Sim	1
0	0	1	Sim	Não	0
0	1	0	Não	Sim	1
0	1	1	Sim	Não	0
1	0	0	Não	Sim	1
1	0	1	Sim	Não	0
1	1	0	Sim	Não	0
1	1	1	Sim	Não	0

Como avaliar o raciocínio

A resposta deve relacionar a expressão, a rede e cada caminho de condução. Verifique se o participante distingue a condição de condução da rede NMOS do valor lógico na saída.

Universalidade · consulta adicional. Definindo $N(A,B) = \overline{AB}$ e $R(A,B) = \overline{A+B}$:

$$\begin{aligned} \overline{A} &= N(A,A) = R(A,A) \\ AB &= N\big(N(A,B),N(A,B)\big) = R\big(R(A,A),R(B,B)\big) \\ A+B &= N\big(N(A,A),N(B,B)\big) = R\big(R(A,B),R(A,B)\big). \end{aligned}$$

XOR com quatro NANDs. Com $T = N(A,B)$, $U = N(A,T)$, $V = N(B,T)$ e $Y = N(U,V)$, os valores de Y para 00, 01, 10, 11 são 0, 1, 1, 0. A implementação usa 16 transistores em quatro NAND2 de quatro transistores; não é apresentada como contagem mínima.

Referências: Fathi Salem, *ECE 410: VLSI Design*, e J.-M. Dutertre, *Digital Design (Introduction to)*, PDFs fornecidos. Síntese didática e gabarito pelos facilitadores. Todas as conclusões de caminhos consideram entradas binárias estáveis e o modelo ideal de CMOS estático complementar.