Do transistor ao chip

Aula 1 · Do silício ao MOSFET

Observar, discutir e desenhar • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT



UNIVERSIDADE FEDERAL DO CEARÁ

Quem facilita a oficina



Luan F. Nogueira

Formação
Engenharia Elétrica · UFC
Microeletrônica · Polytech Montpellier

Experiências
imec: projeto e verificação RTL
Aceleradores RISC-V e FPGA
HUPI: inteligência artificial embarcada



Luiz F. de Melo Soares

Formação
Engenharia Elétrica · UFC
Microeletrônica · Mines Saint-Étienne/ISMIN

Experiências
CPPM: projeto analógico CMOS em 65 nm
Simulação, layout e verificação física
Cadence Virtuoso e Spectre

Fotos e trajetórias: currículos fornecidos pelos facilitadores. As formações incluem os percursos registrados nos documentos.
Desenvolvimento do minicurso: Luan F. Nogueira e Luiz F. de Melo Soares.

UNIVERSIDADE FEDERAL DO CEARÁ

Roadmap da oficina · três aulas

Aula 1· 2 horas

1

Fundamentos

História e perspectivas
Semicondutores e junção PN
MOSFET e inversor CMOS

Aula 2· 2 horas

2

Portas lógicas

Redes NMOS e PMOS
Construção de NAND e NOR
Composição e análise

Aula 3· 2 horas

3

Projeto e caminhos

Prática no Virtuoso
Esquema e simulação
Áreas de estudo
e âmbito Brasil

Da compreensão dos dispositivos à construção e análise de circuitos.




UNIVERSIDADE FEDERAL DO CEARÁ

Como vamos usar as duas horas?

Apresentação e percurso	5 min
História, litografia e perspectivas	22 min
Materiais e portadores	15 min
Junção PN e discussão	18 min
Pausa	10 min
MOSFET e controle do canal	25 min
Inversor CMOS e desenho físico	15 min
Atividade e fechamento	10 min

Microeletrônica: integrar para transformar



Projetar dispositivos, circuitos e sistemas em um chip.

UNIVERSIDADE FEDERAL DO CEARÁ

Do componente discreto ao sistema integrado



1947 — **Transistor**
Bell Labs

1958–59 — **Circuito integrado**
Kilby e Noyce

1960–63 — **MOS e CMOS**
Controle por campo

1971 — **Microprocessador**
Intel 4004


Hoje — **Sistemas integrados**
Múltiplas funções

Integrar reduz conexões externas e amplia o que um circuito faz.

Computer History Museum — The Silicon Engine; Intel — 4004. Linha do tempo seletiva; espaçamento não cronológico.

UNIVERSIDADE FEDERAL DO CEARÁ

Lei de Moore: uma trajetória de integração




1965: previsão de duplicação anual. 1975: revisão para dois anos.

Uma observação histórica que orientou a indústria.

Intel — Moore's Law. Curva ideal normalizada, sem dados medidos. Refere-se à quantidade de transistores por circuito integrado, não à frequência nem a uma lei física.

UNIVERSIDADE FEDERAL DO CEARÁ

Da escala micrométrica aos nós nanométricos




Hoje, “2 nm” identifica uma geração de processo.

Gráfico próprio: Intel — Quick Reference Guide (1971–2008); TSMC, relatórios 2020 e 2025. As referências de processo não medem uma única dimensão física ao longo de toda a série. N5 e N2 são nomes comerciais, indicados separadamente.

UNIVERSIDADE FEDERAL DO CEARÁ

Litografia: desenhar padrões com luz




Etapa 1/3 • Exposição: a luz altera a solubilidade do resiste.

ASML — Lithography principles. Resiste positivo; luz no wafer após projeção óptica. Máscara e raios simplificados, sem escala. O ciclo se repete para diferentes camadas.

UNIVERSIDADE FEDERAL DO CEARÁ

Litografia: desenhar padrões com luz

Revelação remove as partes expostas
de um resiste positivo.




Etapa 2/3 • Revelação: o padrão aparece no resiste.

ASML — Lithography principles. Resiste positivo; luz no wafer após projeção óptica. Máscara e raios simplificados, sem escala. O ciclo se repete para diferentes camadas.

UNIVERSIDADE FEDERAL DO CEARÁ

Litografia: desenhar padrões com luz

Gravação transfere o padrão
à camada abaixo do resiste.



Etapa 3/3 • Transferência: gravar a camada; depois remover o resiste.

ASML — Lithography principles. Resiste positivo; luz no wafer após projeção óptica. Máscara e raios simplificados, sem escala. O ciclo se repete para diferentes camadas.


UNIVERSIDADE FEDERAL DO CEARÁ

A fronteira da litografia: DUV, EUV e High-NA

DUV

$\lambda = 193$ nm

Lentes · imersão




DUV segue em uso
em muitas camadas

EUV

$\lambda = 13.5$ nm

Espelhos · vácuo




NA = 0,33
resolução: 13 nm

EUV High-NA

$\lambda = 13.5$ nm

Óptica de maior abertura




NA = 0,55
resolução: 8 nm


Luz, resolução e nome do nó: três grandezas distintas.

ASML: luz; High-NA EUV. Resolução nominal por exposição nas plataformas NXE/EXE; não é tamanho de transistor. NA: abertura numérica.

Por que reduzir dimensões fica mais difícil?



Controle elétrico
Fuga e variabilidade



Energia e calor
Dissipar fica difícil




Conexões e custo
Transportar dados
e fabricar camadas

Mais transistores: novos desafios de energia, custo e desempenho.

imec — The CMOS 2.0 Revolution; imec — Logic scaling roadmap. Não há uma data única de “fim” da Lei de Moore.

UNIVERSIDADE FEDERAL DO CEARÁ

O transistor também mudou de forma




Envolver o canal melhora o controle exercido pela porta.

imec — Nanosheet e CFET. Cortes transversais esquemáticos, sem escala; branco: dielétrico. Empilhar canais de um transistor não equivale a empilhar circuitos completos.

UNIVERSIDADE FEDERAL DO CEARÁ

Dados: de bairros separados a andares vizinhos




Mais distância e interconexões
podem aumentar atraso e energia.

Etapa 1/2 • Analogia: a memória e quem processa estão em bairros diferentes.

Analogia própria para distância e conectividade; inspirada em imec — Wafer connectivity. Há sistemas atuais com memória 3D; a mudança não é universal nem instantânea.

UNIVERSIDADE FEDERAL DO CEARÁ

Dados: de bairros separados a andares vizinhos




Mesmo prédio, andares diferentes:
conexões verticais curtas e numerosas.

Etapa 2/2 • Integração 3D: aproximar memória e processamento verticalmente.

Analogia própria para distância e conectividade; inspirada em imec — Wafer connectivity. Há sistemas atuais com memória 3D; a mudança não é universal nem instantânea.

UNIVERSIDADE FEDERAL DO CEARÁ

CMOS 2.0: reorganizar o sistema em camadas



Cada função pode usar a tecnologia mais adequada.

imec — CMOS 2.0 e conexões 3D. Visão de pesquisa: partição fina do sistema e integração heterogênea. Pilha ilustrativa; ordem e funções dependem do projeto. Calor, fabricação, teste e ferramentas seguem como desafios.

UNIVERSIDADE FEDERAL DO CEARÁ


O avanço combina dispositivo, fabricação e arquitetura

Fabricar melhor



EUV e High-NA
Padrões mais precisos

Integrar em 3D



Chiplets e camadas
Mais conectividade

Projetar em conjunto




Circuito e arquitetura
Co-otimização

Para entender esses caminhos, começamos pelos semicondutores.

Perspectivas: consórcio CMOS 2.0, imec (2026); High-NA em camadas selecionadas, ASML (2026). Maturidade e adoção variam por tecnologia e aplicação.


UNIVERSIDADE FEDERAL DO CEARÁ

Um chip é construído em camadas de ideias



Vamos começar pelo dispositivo.

Conduzir, isolar ou controlar?




No silício, a condução pode ser controlada.

Bandas de energia esquemáticas, sem escala. Metais também podem ter banda parcialmente preenchida.

UNIVERSIDADE FEDERAL DO CEARÁ

Silício: uma rede de ligações




Representação plana; a rede real é tridimensional.

Quatro elétrons de valência.

Ligações com os vizinhos.

Energia térmica pode criar pares elétron–lacuna.

Como uma lacuna se desloca?



Etapa 1/2 • Um elétron pode preencher o estado vazio.

UNIVERSIDADE FEDERAL DO CEARÁ


Como uma lacuna se desloca?



Etapa 2/2 • O deslocamento equivalente da lacuna é oposto.

Dopagem: dois tipos de portador majoritário

Tipo N



Doadores, como fósforo
Elétrons

Tipo P




Aceitadores, como boro
Lacunas

Tipo N ou P não significa carga líquida no material.

UNIVERSIDADE FEDERAL DO CEARÁ


A região de depleção nasce do contato



Etapa 1/3 • Instante do contato: concentrações diferentes.

UNIVERSIDADE FEDERAL DO CEARÁ

A região de depleção nasce do contato




Difusão e recombinação próximas à interface

Etapa 2/3 • Portadores difundem e se recombinam.

UNIVERSIDADE FEDERAL DO CEARÁ


A região de depleção nasce do contato



Sinais na faixa cinza: íons fixos, não portadores móveis

Etapa 3/3 • Íons expostos criam o campo interno.

Uma tensão externa muda a depleção




Direta: barreira menor, corrente maior

Etapa 1/2 • Direta: P positivo em relação a N.

UNIVERSIDADE FEDERAL DO CEARÁ


Uma tensão externa muda a depleção



Reversa: barreira maior, pequena fuga antes da ruptura

Etapa 2/2 • Direta estreita; reversa alarga a depleção.

Da junção PN ao diodo






corrente convencional em direta

A tensão externa altera a barreira da junção.

Direta: a corrente cresce fortemente. Reversa: pequena fuga antes da ruptura.

Antes da pausa: leia a figura



Sinais na faixa cinza: íons fixos, não portadores móveis

1. Que cargas estão na faixa cinza?
2. Por que elas ficam ali?
3. Qual tensão reduz a barreira?

Explique ao colega usando o desenho.

UNIVERSIDADE FEDERAL DO CEARÁ


Pausa · 10 minutos

A seguir: estrutura e funcionamento dos transistores MOS.



UNIVERSIDADE FEDERAL DO CEARÁ

Conheça os terminais do MOSFET




A porta controla a formação do canal entre fonte e dreno.

NMOS de enriquecimento, corte planar esquemático: corpo P e regiões n+. Modelo qualitativo, sem escala.


UNIVERSIDADE FEDERAL DO CEARÁ

Ativar o MOSFET: acompanhe a superfície



Etapa 1/4 • Sem canal forte: chave ideal aberta.

Ativar o MOSFET: acompanhe a superfície




Lacunas se afastam da superfície: depleção

Etapa 2/4 • O campo de porta afasta lacunas.

UNIVERSIDADE FEDERAL DO CEARÁ

Ativar o MOSFET: acompanhe a superfície




Inversão: a superfície conduz por elétrons

Etapa 3/4 • Forma-se um canal de inversão.

UNIVERSIDADE FEDERAL DO CEARÁ

Ativar o MOSFET: acompanhe a superfície




Com $V_D > V_S$, há corrente pelo canal

Etapa 4/4 • Uma diferença entre dreno e fonte produz corrente.

Duas chaves complementares


NMOS



$$V_{GS} = V_G - V_S$$

Conduz se $V_{GS} > V_{TN}$.

PMOS



$$V_{SG} = V_S - V_G$$

Conduz se $V_{SG} > |V_{TP}|$.

Compare terminais, não apenas a tensão de porta.

Modelo ideal de chave para MOSFETs de enriquecimento; a corrente real não se anula abruptamente no limiar.

Qual chave está ligada?

Tipo	Porta	Fonte	Estado
NMOS	0 V	0 V	?
PMOS	0,2 V	1,2 V	?
NMOS	1,2 V	1,0 V	?

Calcule V_{GS} ou V_{SG} antes de responder.

Valores didáticos: limiares constantes $V_{TN} = |V_{TP}| = 0{,}4$ V. Não são parâmetros do laboratório.


Qual chave está ligada?

Tipo	Diferença	Comparação	Estado
NMOS	$V_{GS} = 0$ V	$0 < 0{,}4$	Cortado
PMOS	$V_{SG} = 1{,}0$ V	$1{,}0 > 0{,}4$	Ligado
NMOS	$V_{GS} = 0{,}2$ V	$0{,}2 < 0{,}4$	Cortado

Porta alta não basta se a fonte também estiver alta.

Valores didáticos: limiares constantes $V_{TN} = |V_{TP}| = 0{,}4$ V. Não são parâmetros do laboratório.


Três detalhes que o desenho simplifica



Vista superior esquemática

- Corpo NMOS em GND; corpo PMOS em V_{DD} no modelo bulk.
- Dimensões W e L afetam corrente, carga e área.
- Uma chave real tem resistência e correntes de fuga.


Uma entrada, dois caminhos: inversor CMOS



Verde: caminho que fixa a saída


$A = 0$: **PMOS carrega a saída.**

Uma entrada, dois caminhos: inversor CMOS



$A = 1$: NMOS descarrega a saída.

A saída armazena carga



$$Q = C_L V_Y$$


Carregar leva tempo.

Descarregar também.

Chave aberta não garante tensão zero.

Do esquema ao desenho físico

Esquema



Geometrias e conexões




Ilustração de camadas e conexões; não é um layout fabricável nem verificado por regras de processo.

UNIVERSIDADE FEDERAL DO CEARÁ

Atividade: desenhe e conte a história


1. Desenhe o inversor com alimentação, entrada e saída.
2. Use duas cores para indicar os caminhos com $A = 0$ e $A = 1$.
3. Explique o que acontece com a carga quando a entrada muda.

Qual transistor você retiraria para deixar a saída flutuante?



UNIVERSIDADE FEDERAL DO CEARÁ

Para levar para a próxima oficina



Como descarregar uma saída somente quando A e B forem altos?

Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, Michigan State University. Notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, ISMIN, 2022. Figuras fornecidas.
- Mini-fichas e fotografias: currículos de Luan e Luiz.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Figuras e sequências didáticas: elaboração para este minicurso.

UNIVERSIDADE FEDERAL DO CEARÁ

Fontes da abertura histórica

- Computer History Museum: The Silicon Engine — marcos históricos.
- Intel: Lei de Moore e processos históricos.
- TSMC: relatórios anuais 2020 e 2025 — N5 e N2.
- ASML: litografia e EUV High-NA.
- imec: CMOS 2.0 e integração 3D.

Consulta: 29/10/2026. Fontes completas e dados dos gráficos em dados/FONTES_CONTEXTO.md no pacote completo. Figuras próprias; analogias e modelos sem escala.