Do transistor ao chip

Aula 1 · Do silício ao MOSFET

Observar, discutir e desenhar • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT




UNIVERSIDADE FEDERAL DO CEARÁ

Quem facilita a oficina

Luan F. Nogueira


UFC • Polytech Montpellier



Experiência em IA embarcada e aceleradores RISC-V no imec.

Luiz F. de Melo Soares

UFC • Mines Saint-Étienne / ISMIN




Experiência em projeto analógico CMOS, simulação e layout no CPPM.

Mini-fichas baseadas nos currículos fornecidos.

UNIVERSIDADE FEDERAL DO CEARÁ

Três encontros, um percurso



Hoje: o material vira uma chave controlada por tensão.

UNIVERSIDADE FEDERAL DO CEARÁ


Como vamos usar as duas horas?

Conversa e apresentação	10 min
Materiais e portadores	20 min
Junção PN: ver e discutir	20 min
Pausa	10 min
MOSFET: formar e controlar o canal	30 min
CMOS: combinar duas chaves	15 min
Desenho e fechamento	15 min




UNIVERSIDADE FEDERAL DO CEARÁ

Um chip é construído em camadas de ideias



Vamos começar pelo dispositivo.

Conduzir, isolar ou controlar?




No silício, a condução pode ser controlada.

Bandas de energia esquemáticas, sem escala. Metais também podem ter banda parcialmente preenchida.

UNIVERSIDADE FEDERAL DO CEARÁ

Silício: uma rede de ligações




Representação plana; a rede real é tridimensional.

Quatro elétrons de valência.

Ligações com os vizinhos.

Energia térmica pode criar pares elétron–lacuna.

Como uma lacuna se desloca?



Etapa 1/2 • Um elétron pode preencher o estado vazio.


Como uma lacuna se desloca?



Etapa 2/2 • O deslocamento equivalente da lacuna é oposto.

Dopagem: dois tipos de portador majoritário

Tipo N



Doadores, como fósforo
Elétrons

Tipo P




Aceitadores, como boro
Lacunas

Tipo N ou P não significa carga líquida no material.

UNIVERSIDADE FEDERAL DO CEARÁ


A região de depleção nasce do contato



Etapa 1/3 • Instante do contato: concentrações diferentes.

UNIVERSIDADE FEDERAL DO CEARÁ


A região de depleção nasce do contato



Difusão e recombinação próximas à interface

Etapa 2/3 • Portadores difundem e se recombinam.

A região de depleção nasce do contato




Sinais na faixa cinza: íons fixos, não portadores móveis

Etapa 3/3 • Íons expostos criam o campo interno.

UNIVERSIDADE FEDERAL DO CEARÁ

Uma tensão externa muda a depleção




Direta: barreira menor, corrente maior

Etapa 1/2 • Direta: P positivo em relação a N.

UNIVERSIDADE FEDERAL DO CEARÁ

Uma tensão externa muda a depleção




Reversa: barreira maior, pequena fuga antes da ruptura

Etapa 2/2 • Direta estreita; reversa alarga a depleção.

UNIVERSIDADE FEDERAL DO CEARÁ

Da junção PN ao diodo




corrente convencional em direta

A tensão externa altera a barreira da junção.

Direta: a corrente cresce fortemente. Reversa: pequena fuga antes da ruptura.

Antes da pausa: leia a figura




Sinais na faixa cinza: íons fixos, não portadores móveis

1. Que cargas estão na faixa cinza?
2. Por que elas ficam ali?
3. Qual tensão reduz a barreira?


Explique ao colega usando o desenho.

Pausa · 10 minutos

Na volta: controlar um canal sem tocar nele.




Conheça os terminais do MOSFET



Porta controla; fonte e dreno conduzem pelo canal.

UNIVERSIDADE FEDERAL DO CEARÁ


Ativar o MOSFET: acompanhe a superfície



Etapa 1/4 • Sem canal forte: chave ideal aberta.

UNIVERSIDADE FEDERAL DO CEARÁ


Ativar o MOSFET: acompanhe a superfície



Lacunas se afastam da superfície: depleção

Etapa 2/4 • O campo de porta afasta lacunas.

Ativar o MOSFET: acompanhe a superfície




Inversão: a superfície conduz por elétrons

Etapa 3/4 • Forma-se um canal de inversão.

UNIVERSIDADE FEDERAL DO CEARÁ

Ativar o MOSFET: acompanhe a superfície




Com $V_D > V_S$, há corrente pelo canal

Etapa 4/4 • Uma diferença entre dreno e fonte produz corrente.

Duas chaves complementares


NMOS



$$V_{GS} = V_G - V_S$$

Conduz se $V_{GS} > V_{TN}$.

PMOS



$$V_{SG} = V_S - V_G$$

Conduz se $V_{SG} > |V_{TP}|$.

Compare terminais, não apenas a tensão de porta.

UNIVERSIDADE FEDERAL DO CEARÁ

Qual chave está ligada?

Tipo	Porta	Fonte	Estado
NMOS	0 V	0 V	?
PMOS	0,2 V	1,2 V	?
NMOS	1,2 V	1,0 V	?

Calcule V_{GS} ou V_{SG} antes de responder.

Valores didáticos: limiares constantes $V_{TN} = |V_{TP}| = 0{,}4$ V. Não são parâmetros do laboratório.


Qual chave está ligada?

Tipo	Diferença	Comparação	Estado
NMOS	$V_{GS} = 0$ V	$0 < 0{,}4$	Cortado
PMOS	$V_{SG} = 1{,}0$ V	$1{,}0 > 0{,}4$	Ligado
NMOS	$V_{GS} = 0{,}2$ V	$0{,}2 < 0{,}4$	Cortado

Porta alta não basta se a fonte também estiver alta.

Valores didáticos: limiares constantes $V_{TN} = |V_{TP}| = 0{,}4$ V. Não são parâmetros do laboratório.


Três detalhes que o desenho simplifica



Vista superior esquemática

- Corpo NMOS em GND; corpo PMOS em V_{DD} no modelo bulk.
- Dimensões W e L afetam corrente, carga e área.
- Uma chave real tem resistência e correntes de fuga.


Uma entrada, dois caminhos: inversor CMOS



Verde: caminho que fixa a saída


$A = 0$: **PMOS carrega a saída.**

Uma entrada, dois caminhos: inversor CMOS



$A = 1$: NMOS descarrega a saída.

A saída armazena carga



$$Q = C_L V_Y$$


Carregar leva tempo.

Descarregar também.

Chave aberta não garante tensão zero.

Do esquema ao desenho físico

Esquema



Geometrias e conexões




Ilustração de camadas e conexões; não é um layout fabricável nem verificado por regras de processo.


UNIVERSIDADE FEDERAL DO CEARÁ

Atividade: desenhe e conte a história

1. Desenhe o inversor com alimentação, entrada e saída.
2. Use duas cores para indicar os caminhos com $A = 0$ e $A = 1$.
3. Explique o que acontece com a carga quando a entrada muda.

Qual transistor você retiraria para deixar a saída flutuante?

Para levar para a próxima oficina



Como descarregar uma saída somente quando A e B forem altos?

Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, Michigan State University. Notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, ISMIN, 2022. Figuras fornecidas.
- Mini-fichas: currículos de Luan e Luiz.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Figuras e sequências didáticas: elaboração para este minicurso.

UNIVERSIDADE FEDERAL DO CEARÁ