Do transistor ao chip

Aula 2 · Do MOSFET às portas lógicas

Desenhar, prever e conferir • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT




UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores


Aula 2 • Portas CMOS • Slide 1

A turma deve justificar cada linha de uma tabela verdade usando caminhos elétricos. A sequência inclui etapas de animação no mesmo quadro, pausa de 10 minutos e atividade de 25 minutos. Detalhes de projeto físico e equações de corrente ficam fora da exposição principal.

Lembra dos dois caminhos?



Verde: caminho que fixa a saída



Verde: caminho que fixa a saída

Quem carrega? Quem descarrega? Quem bloqueia?

UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 2

PMOS fornece o caminho de carga quando a entrada é baixa; NMOS fornece o de descarga quando é alta. Pedir as respostas antes de explicar as cores. Corpos omitidos, ligados aos trilhos correspondentes. Um caminho interrompido não produz automaticamente um zero lógico.

Duas horas para construir e explicar portas

Retomada e níveis lógicos	10 min
Inversor: forma de onda, carga e energia	20 min
NAND: construir e percorrer	20 min
Pausa	10 min
NOR e comparação	20 min
Desenho e teste entre duplas	25 min
Composição e fechamento	15 min




UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 3

Não ler cada estado como um slide novo. Mostrar a mudança de uma entrada, perguntar qual transistor muda e avançar. O período maior de atividade permite desenhar, testar quatro combinações e trocar a explicação entre duplas.

Um bit representa uma faixa de tensão



Faixas ilustrativas; os limites dependem do circuito e da tecnologia.

Baixo: lógica 0.

Alto: lógica 1.


No meio: nível não garantido.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 4

O sinal elétrico varia continuamente. Não usar as divisões do desenho como valores de VIL ou VIH. Os limites de entrada, os limites de saída e o ponto de comutação do inversor são conceitos diferentes. Aqui usamos entradas estáveis próximas dos trilhos.


Trocar a entrada troca o caminho



Verde: caminho que fixa a saída

$$A = 0 \implies Y = 1$$

Trocar a entrada troca o caminho



Verde: caminho que fixa a saída


$$A = 1 \implies Y = 0$$

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 5

Pedir que alguém aponte o trecho que interrompe a conexão ao outro trilho. Nos estados estáveis ideais, não há caminho contínuo entre VDD e GND. A mesma entrada atua nas duas portas isoladas.

A saída muda depois da entrada



Há inversão lógica e atraso elétrico.


Desenho qualitativo. Referências de atraso indicadas a 50% da alimentação.


Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 6

HL e LH descrevem a saída. Distinguir atraso entre sinais do tempo de subida ou descida de uma borda. As duas curvas foram deslocadas verticalmente para leitura; o tracejado marca 50% em cada uma. Não são resultados de simulação.

Mais carga, mais tempo para mudar





Capacitâncias incluem portas seguintes e interconexões.


UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 7

O resistor é um equivalente simplificado da rede condutora. t proporcional a RC é uma intuição; transistores reais são não lineares. Explicar fan-out como número de entradas alimentadas e lembrar que o tamanho dessas entradas também importa.

Onde a energia é gasta?



- Comutação movimenta carga.
- Circuitos reais também têm fugas.
- Durante transições, ambos os tipos podem conduzir por um intervalo.


Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 8

A estimativa capacitiva é P igual a alfa vezes CL vezes VDD ao quadrado vezes f, com alfa contando eventos de carga por ciclo. Não exigir a fórmula nesta aula. Se houver interesse, CL de 10 fF, VDD de 1,2 V, f de 100 MHz e alfa 0,1 dão 0,144 microwatt; é apenas um exemplo didático de uma carga, não de um chip inteiro.


Série ou paralelo: quando existe caminho?

Série



É preciso A **e** B.

Paralelo



Basta A **ou** B.


UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 9

As frases descrevem a condução até GND, não o valor lógico na saída. Quando um caminho de descida conduz, a saída é levada a zero. Uma rede NMOS isolada não garante o nível alto. Usar dedos sobre o desenho para mostrar interrupções.

Duas redes, uma saída




Nos estados estáveis ideais: uma conduz, a outra bloqueia.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 10

Esses retângulos são um diagrama funcional do circuito, não caixas de explicação. PUN é a rede de subida e PDN a de descida. A regra de complementaridade vale para CMOS estático com entradas binárias estáveis.

NAND: descarregar somente com A e B altos



$$Y = \overline{AB}$$

NMOS: série.

PMOS: paralelo.


Quatro transistores.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 11


Começar pela condição Y=0: A e B precisam estar altos, portanto a descida é uma série. Para qualquer entrada baixa, deve existir um caminho de subida: PMOS em paralelo. As etiquetas A e B indicam as mesmas entradas nas portas correspondentes. Corpos omitidos, ligados aos trilhos.

NAND: mude uma entrada e siga a carga




Etapa 1/4 • 00: os dois PMOS oferecem caminhos de subida.

NAND: mude uma entrada e siga a carga




Etapa 2/4 • 01: A interrompe a série NMOS; PMOS A mantém Y alto.

NAND: mude uma entrada e siga a carga



Etapa 3/4 • 11: a série NMOS está completa; Y desce.

NAND: mude uma entrada e siga a carga



Etapa 4/4 • 10: B interrompe a série; PMOS B faz Y subir.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 12

A ordem 00, 01, 11, 10 muda um bit por vez. Verde identifica um dispositivo habilitado no modelo de chave; só um caminho completo até um trilho fixa a saída. Uma chave verde dentro de uma série interrompida não descarrega sozinha a saída. Em pilhas reais, correntes e tensões internas exigem o modelo elétrico. Pedir a previsão antes de cada clique.

Monte a tabela antes de revelar

A	B	NAND
0	0	?
0	1	?
1	0	?
1	1	?

Qual linha tem um caminho completo até GND?

Monte a tabela antes de revelar

A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0


A condição AND descarrega; a saída é NAND.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 13

Usar a folha de atividades e pedir uma justificativa por linha. A avaliação está no caminho elétrico: o participante deve explicar por que existe caminho para subir e por que a descida está interrompida.

Dois erros que a complementaridade evita



Ambas abertas
Saída flutuante



Ambas conduzindo
Corrente direta

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 14

O desenho é um equivalente de redes por chaves. Copiar série nas duas redes pode deixar a saída flutuante em 01 ou 10; copiar paralelo pode conectar alimentação e terra nessas combinações. Não atribuir automaticamente zero, um ou metade da alimentação à saída defeituosa. Os estados estáveis são o foco; a condução simultânea transitória real tem outra natureza.

Pausa · 10 minutos

Na volta: basta A ou B para descarregar a saída?




Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 15

Pausa incluída nas duas horas. A pergunta prepara a NOR.

NOR: qualquer entrada alta faz a saída descer



$$Y = \overline{A + B}$$

NMOS: paralelo.

PMOS: série.


Quatro transistores.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 16


Dois caminhos alternativos de descida: um comandado por A e outro por B. A subida precisa dos dois PMOS habilitados, portanto é uma série. Comparar com NAND sem entregar apenas uma regra para decorar.

NOR: observe a série PMOS




Etapa 1/4 • 00: a série PMOS está completa; Y sobe.

NOR: observe a série PMOS




Etapa 2/4 • 01: NMOS B descarrega; PMOS B interrompe a subida.

NOR: observe a série PMOS



Etapa 3/4 • 11: os dois ramos NMOS descarregam a saída.

NOR: observe a série PMOS



Etapa 4/4 • 10: basta o ramo NMOS A para manter Y baixo.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 17

Verde indica dispositivo habilitado no modelo ideal, e não um certificado de caminho completo. A série PMOS precisa dos dois dispositivos: em 01 e 10 há um PMOS habilitado, mas nenhuma subida completa. Pedir que a turma descreva o caminho que existe e o que falta.

Agora confira a tabela da NOR

A	B	NOR
0	0	?
0	1	?
1	0	?
1	1	?

Em qual linha a série PMOS está completa?

Agora confira a tabela da NOR

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

A condição OR descarrega; a saída é NOR.


Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 18

Comparar a linha 00 com 11 da NAND. Corrigir a ideia de que basta olhar o número de transistores: as duas portas têm quatro, mas sua topologia e função são diferentes.


Mesmo material, outra organização

NAND



Série embaixo; paralelo em cima.

NOR



Paralelo embaixo; série em cima.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 19

Usar o quadro como consulta visual para a atividade. Na NAND, saída zero apenas em 11; na NOR, saída um apenas em 00. Área, corrente e atraso não são determinados unicamente pela contagem de transistores.

De Morgan: a razão da troca

$$\overline{AB} = \overline{A} + \overline{B} \qquad \overline{A + B} = \overline{A}\,\overline{B}$$

NMOS em série $\longleftrightarrow$ PMOS em paralelo

NMOS em paralelo $\longleftrightarrow$ PMOS em série

Mesmas entradas nas portas; redes duais.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 20

O PMOS conduz com nível baixo; as negações surgem desse comportamento, sem acrescentar inversores às portas. A receita série/paralelo é para CMOS estático complementar. Funções mais gerais podem exigir entradas complementadas ou composição de células.

Oficina de desenho · 25 minutos

1. Construa e confira NAND2 e NOR2 em dupla.
2. Troque o desenho: o colega deve prever as quatro saídas.
3. Estenda uma porta para três entradas e explique a nova condição.

Para cada resposta: mostre de onde vem a carga.



UNIVERSIDADE FEDERAL DO CEARÁ


Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 21

---


10 minutos para construção e tabelas, 8 para troca e explicação, 7 para correção e extensão. NAND3: três NMOS em série e três PMOS em paralelo; seis transistores; Y=0 apenas em 111. NOR3 é dual e tem Y=1 apenas em 000. Não exigir detalhamento de dimensões ou simulação.

Uma inversão a mais produz AND ou OR



NAND + inversor = AND.

Uma inversão a mais produz AND ou OR




NOR + inversor = OR.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 22

São duas células, com nó intermediário e carga entre estágios. Cada implementação didática usa 4+2=6 transistores. O quadro de consulta resume as duas construções. Não afirmar que são as únicas topologias possíveis nem as de menor área.

Uma NAND também pode inverter



$$N(A, A) = \overline{AA} = \overline{A}$$


Compondo NANDs, construímos qualquer função booleana.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 23

A união das entradas deve ser desenhada de forma clara. A universalidade segue de obter NOT, AND e OR com NANDs. Mostrar a OR por De Morgan na lousa se a turma pedir; evitar três expressões aninhadas na tela. NOR também é universal. Um inversor dedicado usa dois transistores; a NAND com entradas unidas continua usando sua célula de quatro.

Da porta a um sistema digital



A lógica de hoje será um dos caminhos do roadmap.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 24

ULA: unidade lógica e aritmética. Um processador também exige estado, controle e memória; não é uma composição puramente combinacional. Essas áreas serão apresentadas como desdobramentos, sem acrescentar conteúdo denso ao objetivo de portas CMOS.

O que vamos levar para a prática?

1. Prever a tabela verdade pelo desenho.
2. Identificar o caminho de carga e de descarga.
3. Comparar a previsão com as formas de onda.

O circuito deve fazer sentido antes da simulação.



UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 25

Ponte conceitual com a futura prática no Virtuoso. O roteiro de laboratório, comandos, PDK e dimensões serão elaborados posteriormente. As formas de onda poderão mostrar atrasos e efeitos de carga que o modelo lógico não calcula.

Saída da oficina: explique uma escolha

1. Por que dois NMOS em série levam à NAND na saída?
2. Em uma NOR com entradas 01, quem descarrega?
3. O que muda eletricamente quando uma porta comuta?

Uma resposta, um caminho no desenho.

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 26

Respostas: a condição AND ativa a descarga, negando o valor na saída; o NMOS B; a carga das capacitâncias muda, levando tempo e consumindo energia. Retomar dúvidas da atividade antes de encerrar.

Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, 2022, figuras fornecidas.
- Steve Ward · Computation Structures: CMOS.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Figuras e sequências de condução: elaboração para este minicurso.

UNIVERSIDADE FEDERAL DO CEARÁ

Notas dos facilitadores

Aula 2 • Portas CMOS • Slide 27

O material usa o modelo de chaves de CMOS estático complementar. Verde indica habilitação ideal, e a conectividade de um caminho inteiro determina o estado da saída. As notas e o gabarito guardam detalhes que não precisam ocupar a apresentação.