Do transistor ao chip

Aula 2 · Do MOSFET às portas lógicas

Desenhar, prever e conferir • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará


SEELECT



UNIVERSIDADE FEDERAL DO CEARÁ


Onde paramos: dois modos de descarregar a saída

Série



Caminho fechado: *A* **e** *B*.

Paralelo



Caminho fechado: *A* **ou** *B*.

Série: *A* e *B*. Paralelo: *A* ou *B*.

Retomada do fechamento da aula 1. R puxa Y para a alimentação; os Gates recebem A/B. A condição de condução da rede NMOS e o valor de Y são coisas diferentes.

UNIVERSIDADE FEDERAL DO CEARÁ


Duas horas: prever e simular as portas

Retomada e níveis lógicos	5 min
Inversor: carga, atraso e energia	10 min
Da carga resistiva à NAND	10 min
NOR e redes duais	10 min
Desafio de desenho entre duplas	8 min
Composição, formas de onda e referências	12 min
Pausa antes da prática	5 min
Prática: inversor, NAND e NOR	60 min



UNIVERSIDADE FEDERAL DO CEARÁ

Um bit representa uma faixa de tensão



Faixas ilustrativas; os limites dependem do circuito e da tecnologia.


Baixo: lógica 0.

Alto: lógica 1.

No meio: nível não garantido.

UNIVERSIDADE FEDERAL DO CEARÁ


Trocar a entrada troca o caminho



Verde: caminho que fixa a saída


$$A = 0 \implies Y = 1$$

Trocar a entrada troca o caminho



$$A = 1 \implies Y = 0$$


A saída muda depois da entrada



Etapa 1/2 • Primeiro, compare as transições de A e Y.

Desenho qualitativo. Referências de atraso indicadas a 50% da alimentação.

A saída muda depois da entrada





Etapa 2/2 • Agora, meça o atraso entre os cruzamentos de 50%.

Desenho qualitativo. Referências de atraso indicadas a 50% da alimentação.

UNIVERSIDADE FEDERAL DO CEARÁ

Mais carga, mais tempo para mudar







Etapa 1/2 • O caminho de condução carrega a capacitância de saída.

Modelo RC qualitativo: capacitâncias incluem os Gates seguintes e as interconexões. Não são resultados de simulação.

UNIVERSIDADE FEDERAL DO CEARÁ

Mais carga, mais tempo para mudar






Etapa 2/2 • Com o mesmo caminho, uma carga maior muda mais devagar.

Modelo RC qualitativo: capacitâncias incluem os Gates seguintes e as interconexões. Não são resultados de simulação.

UNIVERSIDADE FEDERAL DO CEARÁ

Uma transição movimenta carga e energia




Carregar
A alimentação fornece energia.
Parte é armazenada em C_L.

Etapa 1/2 • O caminho PMOS carrega a saída.

Equivalentes resistivos ilustrativos. Circuitos reais também têm fugas e podem ter corrente direta durante transições; baixo consumo estático não significa comutação sem energia.

Uma transição movimenta carga e energia




Descarregar
A energia armazenada é dissipada.
Repetir transições consome energia.

Etapa 2/2 • O caminho NMOS descarrega a saída.

Equivalentes resistivos ilustrativos. Circuitos reais também têm fugas e podem ter corrente direta durante transições; baixo consumo estático não significa comutação sem energia.

Da resistência R à rede complementar



O ponto de partida

Dois NMOS em série.


R fornece o caminho de subida.

Com A=B=1, há corrente por R.

Etapa 1/2 • A saída baixa mantém um caminho entre alimentação e GND.

Entradas binárias estáveis; modelo de chaves ideais. Os Gates A/B são compartilhados pelas duas redes. Corpos: NMOS em GND, PMOS em VDD, no modelo bulk.

Da resistência R à rede complementar



Construção CMOS

Substituímos R por dois PMOS em paralelo.


Eles conduzem quando A=0 ou B=0.

Etapa 2/2 • A rede de subida bloqueia quando a série NMOS conduz.

Entradas binárias estáveis; modelo de chaves ideais. Os Gates A/B são compartilhados pelas duas redes. Corpos: NMOS em GND, PMOS em VDD, no modelo bulk.

UNIVERSIDADE FEDERAL DO CEARÁ

Uma rede conduz; a outra precisa bloquear



A=B=1

NMOS: caminho completo até GND.


PMOS: dois caminhos interrompidos.

Logo, $Y = 0$.

Condição de condução AB; saída invertida $\overline{AB}$.

Verde indica transistor habilitado. Uma série só conduz por completo quando todos os seus dispositivos estão habilitados.

NAND: descarregar somente com A e B altos




$$Y = \overline{AB}$$

NMOS: série.

PMOS: paralelo.

Quatro transistores.


NAND: mude uma entrada e siga a carga



Etapa 1/4 • 00: os dois PMOS oferecem caminhos de subida.

Verde: transistor habilitado. Siga um caminho completo entre Y e uma das alimentações.


NAND: mude uma entrada e siga a carga



Etapa 2/4 • 01: A interrompe a série NMOS; PMOS A mantém Y alto.

Verde: transistor habilitado. Siga um caminho completo entre Y e uma das alimentações.


NAND: mude uma entrada e siga a carga



Etapa 3/4 • 11: a série NMOS está completa; Y desce.

Verde: transistor habilitado. Siga um caminho completo entre Y e uma das alimentações.

NAND: mude uma entrada e siga a carga



Etapa 4/4 • 10: B interrompe a série; PMOS B faz Y subir.

Verde: transistor habilitado. Siga um caminho completo entre Y e uma das alimentações.

Monte a tabela antes de revelar

A	B	NAND
0	0	?
0	1	?
1	0	?
1	1	?

Qual linha tem um caminho completo até GND?

Monte a tabela antes de revelar


A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0

A condição AND descarrega; a saída é NAND.




UNIVERSIDADE FEDERAL DO CEARÁ

Dois erros que a complementaridade evita



Duas redes abertas
Y depende da carga anterior e das fugas




Duas redes fechadas
Caminho direto entre alimentação e GND

Confira a subida e a descida para cada combinação.

Modelos de falhas estáveis: saída sem caminho definido ou alimentação ligada diretamente ao GND. Na comutação real, pode haver breve condução simultânea.

UNIVERSIDADE FEDERAL DO CEARÁ

NOR: qualquer entrada alta faz a saída descer




$$Y = \overline{A + B}$$

NMOS: paralelo.

PMOS: série.

Quatro transistores.

NOR: observe a série PMOS




Etapa 1/4 • 00: a série PMOS está completa; Y sobe.

Verde: transistor habilitado. Na subida em série, um único PMOS bloqueado já interrompe o caminho.

UNIVERSIDADE FEDERAL DO CEARÁ

NOR: observe a série PMOS




Etapa 2/4 • 01: NMOS B descarrega; PMOS B interrompe a subida.

Verde: transistor habilitado. Na subida em série, um único PMOS bloqueado já interrompe o caminho.

UNIVERSIDADE FEDERAL DO CEARÁ

NOR: observe a série PMOS




Etapa 3/4 • 11: os dois ramos NMOS descarregam a saída.

Verde: transistor habilitado. Na subida em série, um único PMOS bloqueado já interrompe o caminho.

UNIVERSIDADE FEDERAL DO CEARÁ

NOR: observe a série PMOS



Etapa 4/4 • 10: basta o ramo NMOS A para manter Y baixo.

Verde: transistor habilitado. Na subida em série, um único PMOS bloqueado já interrompe o caminho.

Agora confira a tabela da NOR

A	B	NOR
0	0	?
0	1	?
1	0	?
1	1	?

Em qual linha a série PMOS está completa?


Agora confira a tabela da NOR

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

A condição OR descarrega; a saída é NOR.


Mesmo material, outra organização

NAND



Série embaixo; paralelo em cima.

NOR



Paralelo embaixo; série em cima.

De Morgan: por que série vira paralelo?

Rede NMOS		Rede PMOS
Série $A \cdot B$	trocar ⟷	?
Paralelo $A + B$	trocar ⟷	?

Condições de condução das redes, com entradas binárias estáveis

Etapa 1/2 • NMOS habilita com 1; PMOS habilita com 0.

As expressões nas redes representam condições de condução. Trocar série por paralelo constrói a rede dual; os Gates mantêm os mesmos sinais A/B.



UNIVERSIDADE FEDERAL DO CEARÁ

De Morgan: por que série vira paralelo?

Rede NMOS		Rede PMOS
Série $A \cdot B$	trocar ⟷	Paralelo $\overline{A} + \overline{B}$
Paralelo $A + B$	trocar ⟷	Série $\overline{A} \cdot \overline{B}$

Condições de condução das redes, com entradas binárias estáveis

Etapa 2/2 • $\overline{AB} = \overline{A} + \overline{B}$ e $\overline{A + B} = \overline{A}\,\overline{B}$.


As expressões nas redes representam condições de condução. Trocar série por paralelo constrói a rede dual; os Gates mantêm os mesmos sinais A/B.

Desafio de desenho · 8 minutos

1. Construa e confira NAND2 e NOR2 em dupla.
2. Troque o desenho: o colega deve prever as quatro saídas.
3. Estenda uma porta para três entradas e explique a nova condição.


Para cada resposta: mostre de onde vem a carga.

Uma inversão a mais produz AND ou OR



NAND + inversor = AND: 4 + 2 = 6 transistores.


Uma inversão a mais produz AND ou OR



NOR + inversor = OR: 4 + 2 = 6 transistores.

UNIVERSIDADE FEDERAL DO CEARÁ


Uma NAND também pode inverter



$$N(A, A) = \overline{AA} = \overline{A}$$


A NAND também produz NOT: podemos compor funções com uma única família.

Da porta a um sistema digital



A lógica de hoje será um dos caminhos do roadmap.

Do desenho à forma de onda: preveja a NAND




Etapa 1/2 • Percorra 00 → 01 → 11 → 10: quando Y deve baixar?

Diagrama lógico ideal, sem atraso. Não é uma simulação. As quatro combinações aparecem no mesmo estímulo; os atrasos reais serão observados na prática.

UNIVERSIDADE FEDERAL DO CEARÁ

Do desenho à forma de onda: preveja a NAND




Etapa 2/2 • Y só baixa em 11: a série NMOS está completa.

Diagrama lógico ideal, sem atraso. Não é uma simulação. As quatro combinações aparecem no mesmo estímulo; os atrasos reais serão observados na prática.

UNIVERSIDADE FEDERAL DO CEARÁ

O que levaremos para o Virtuoso?

Desenhar
NMOS/PMOS
e conexões



Excitar
A/B percorrem
as combinações



Conferir
Y previsto
e Y observado



A simulação confere uma previsão que já sabemos explicar.

Saída da oficina: explique uma escolha

1. Por que dois NMOS em série levam à NAND na saída?
2. Em uma NOR com entradas 01, quem descarrega?
3. O que muda eletricamente quando uma porta comuta?

Uma resposta, um caminho no desenho.

Pausa · 5 minutos

Na volta: montar e simular inversor, NAND e NOR.

Abra o roteiro prático no módulo da aula 2.



Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, 2022, figuras fornecidas.
- Steve Ward · Computation Structures: CMOS.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Figuras e sequências de condução: elaboração para este minicurso.



UNIVERSIDADE FEDERAL DO CEARÁ