Do transistor ao chip

Aula 3 · Do schematic ao layout

Preparação: 5 min • pausa: 5 min • prática: 95 min • encerramento: 15 min

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT



UNIVERSIDADE FEDERAL DO CEARÁ

Pausa · 5 minutos

Na volta: layout do inversor, DRC e LVS.
A prática termina nas verificações DRC e LVS.

Depois, retomamos as trilhas de estudo e o panorama Brasil.

Referências para a prática

- Roteiro: *Quick Start — Práticas de CMOS no Cadence Virtuoso*, fornecido para o minicurso.
- Capturas: Virtuoso Studio IC23.1, PDK `gpdk045`; fluxo Layout XL e Assura do ambiente registrado.
- Autoria do material: Luan F. Nogueira e Luiz F. de Melo Soares.

Siga o módulo da aula 3 no PDF do roteiro prático.

Ao concluir a prática, retome a apresentação a partir do próximo slide, de encerramento.

UNIVERSIDADE FEDERAL DO CEARÁ

Do transistor ao chip

Encerramento da aula 3 · Para onde seguir?

Após a prática no Virtuoso • cerca de 15 minutos

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará


SEELECT




UNIVERSIDADE FEDERAL DO CEARÁ

Do dispositivo ao resultado que conseguimos explicar

Aula 1
Source, Gate, Drain
Canal e controle



Aula 2
Redes CMOS
Previsão lógica



Aula 3
Esquema e estímulos
Formas de onda




Que caminho elétrico explica a saída que observamos?

Síntese para discussão após a prática. Os traços são ilustrativos, sem resultados de simulação atribuídos ao Virtuoso.

Digital e arquitetura: duas escalas de projeto

Digital




Lógica combinacional e sequencial

Próxima base
lógica sequencial, HDL/RTL e verificação

Primeiro projeto
ULA de 4 bits com testes

Computer Architecture



Processador ↔ memória


Próxima base
instruções, caminho de dados e hierarquia de memória

Primeiro projeto
executar uma tarefa e contar ciclos

UNIVERSIDADE FEDERAL DO CEARÁ

Analógica, sinais mistos e RF

Analógica




Polarização e pequenos sinais

Experimentar:

amplificador common-source

Mixed-signal

Contínuo




Amostras e códigos

Amostragem e quantização

Experimentar:

modelo de ADC de 3 bits

RF integrada



Impedâncias e eletromagnetismo

Experimentar:


rede LC de casamento

O mesmo MOSFET pode participar de funções diferentes.

Diagramas conceituais, sem dimensionamento. O amplificador requer polarização; os valores de LC dependem da frequência e das impedâncias.

UNIVERSIDADE FEDERAL DO CEARÁ

As trilhas se encontram no mesmo produto




Exemplo: um nó de sensores sem fio.

Organização funcional ilustrativa; não representa o layout, a área ou o processo de um produto específico. Retoma a integração de funções discutida na aula 1.

UNIVERSIDADE FEDERAL DO CEARÁ

Microeletrônica no Brasil: onde essas áreas aparecem



54 organizações · 13 polos

Exemplos do levantamento

Zilia · Manaus
HWiT · Campina Grande
SENAI CIMATEC · Salvador
Cadence · Belo Horizonte
EnSilica · Campinas
Chipus · Florianópolis

Relação integral:
PDF de consulta Brasil e mapa A3.

Empresas e centros de pesquisa são distinguidos nessa relação.

Levantamento: Matheus Grossi · Brazil Silicon Roadmap, planilha PT-BR fornecida. Mapa próprio; polos esquemáticos.

UNIVERSIDADE FEDERAL DO CEARÁ

Um próximo projeto que você consegue testar

1

Perguntar

O que o circuito deve fazer?

2

Construir

Qual base preciso para começar?

3

Conferir

Que teste mostrará se funcionou?

Escolha uma trilha, uma pergunta e uma evidência.

O roadmap A4 detalha pré-requisitos e projetos nas cinco áreas. As trilhas se cruzam; o percurso não precisa ser linear.

UNIVERSIDADE FEDERAL DO CEARÁ

Créditos e materiais para continuar

- Desenvolvimento: Luan F. Nogueira e Luiz F. de Melo Soares.
- Brasil: **Matheus Grossi**, Brazil Silicon Roadmap; dados derivados da planilha PT-BR fornecida.
- Contorno: johan/world.geo.json; mapa redesenhado em TikZ.
- Consulta: roadmap A4, mapa A3 e apresentação Brasil com a relação completa por polo.
- Referências: Salem, Dutertre e MIT 6.004. Template UFC: Maurício Moreira Neto.

UNIVERSIDADE FEDERAL DO CEARÁ