Do transistor ao chip

Aula 1 · Do silício ao MOSFET

Observar, discutir e desenhar • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica

Universidade Federal do Ceará

SEELECT



UNIVERSIDADE FEDERAL DO CEARÁ

Quem facilita a oficina



Luan F. Nogueira

Formação
Engenharia Elétrica · UFC
Microeletrônica · Polytech Montpellier

Experiências
imec: projeto e verificação RTL
Aceleradores RISC-V e FPGA
HUPI: inteligência artificial embarcada



Luiz F. de Melo Soares

Formação
Engenharia Elétrica · UFC
Microeletrônica · Mines Saint-Étienne/ISMIN

Experiências
CPPM: projeto analógico CMOS em 65 nm
Simulação, layout e verificação física
Cadence Virtuoso e Spectre

Fotos e trajetórias: currículos fornecidos pelos facilitadores. As formações incluem os percursos registrados nos documentos.
Desenvolvimento do minicurso: Luan F. Nogueira e Luiz F. de Melo Soares.

UNIVERSIDADE FEDERAL DO CEARÁ

Roadmap da oficina · três aulas

Aula 1 · 2 horas

1

Fundamentos

Panorama e semicondutores
MOSFET e inversor CMOS
Fabricação, limi-
tes e integração 3D

Aula 2 · 2 horas

2

Portas lógicas

Redes NMOS e PMOS
Construção de NAND e NOR
Composição e análise

Aula 3 · 2 horas

3

Projeto e caminhos

Prática no Virtuoso
Esquema e simulação
Áreas de estudo
e âmbito Brasil

Da compreensão dos dispositivos à construção e análise de circuitos.

UNIVERSIDADE FEDERAL DO CEARÁ


Como vamos usar as duas horas?

Apresentação e percurso	5 min
Panorama, VLSI e integração 3D	18 min
Materiais e portadores	12 min
Junção PN e discussão	16 min
Pausa	10 min
MOSFET e controle do canal	23 min
Inversor CMOS e desenho físico	10 min
Fabricação e litografia	12 min
Limites físicos	6 min
Atividade e fechamento	8 min



UNIVERSIDADE FEDERAL DO CEARÁ


Microeletrônica: integrar para transformar



Projetar dispositivos, circuitos e sistemas em um chip.

UNIVERSIDADE FEDERAL DO CEARÁ


Do componente discreto ao sistema integrado



Integrar reduz conexões externas e amplia o que um circuito faz.

Computer History Museum — The Silicon Engine; Intel — 4004. Linha do tempo seletiva; espaçamento não cronológico.

Lei de Moore: uma trajetória de integração




1965: previsão de duplicação anual. 1975: revisão para dois anos.

Uma observação histórica que orientou a indústria.

Intel — Moore's Law. Curva ideal normalizada, sem dados medidos. Refere-se à quantidade de transistores por circuito integrado, não à frequência nem a uma lei física.

UNIVERSIDADE FEDERAL DO CEARÁ

Integração: de milhares a bilhões de transistores



Etapa 2/2 • Recorte 2020–2024: eixos ampliados para comparar SoCs Apple e GPU NVIDIA.

Fontes primárias: Intel (guia histórico e Nehalem), ISSCC 2012 (Ivy Bridge), Apple Newsroom (M1–M4) e NVIDIA (GA100). Eixo vertical logarítmico; intervalos dos eixos mudam entre as etapas. Contagens por die, não por placa; processo é a designação publicada, não comprimento de Gate. Dados e links em dados/integracao_processadores.csv.

Ler o gráfico: o que significa “integrar mais?

O que contamos

Mais dispositivos no mesmo circuito integrado.

CPU, memórias, interfaces e aceleradores podem dividir o die.

O que também importa

Processo, área do die e função do chip.

A contagem sozinha não mede desempenho nem densidade.

VLSI: integração de muitos dispositivos e conexões em um chip.


M1–M4 são SoCs com arquitetura Arm; A100 é uma GPU. O histórico é uma seleção didática de produtos, sem ajuste de uma curva universal de Moore. As contagens recentes abrangem o chip completo.

Do transistor ao sistema em um chip



Combinar dispositivos permite construir circuitos e sistemas.


Mover dados também custa tempo e energia



Etapa 2/2 • Mesmo prédio: conexões verticais aproximam memória e processamento.

Analogia própria de proximidade e conectividade. Fonte: imec — Wafer connectivity. Ganhos dependem do projeto; o transporte não passa a ter custo zero.

CMOS 2.0: reorganizar o sistema em camadas




Cada função pode usar a tecnologia mais adequada.

imec — CMOS 2.0 e conexões 3D. Visão de pesquisa: partição fina do sistema e integração heterogênea. Pilha ilustrativa; ordem e funções dependem do projeto. Calor, fabricação, teste e ferramentas seguem como desafios.

UNIVERSIDADE FEDERAL DO CEARÁ

Conduzir, isolar ou controlar?




No silício, a condução pode ser controlada.

Bandas de energia esquemáticas, sem escala. Metais também podem ter banda parcialmente preenchida.

UNIVERSIDADE FEDERAL DO CEARÁ

Silício: uma rede de ligações



Representação plana; a rede real é tridimensional.

Quatro elétrons de valência.

Ligações com os vizinhos.

Energia térmica pode criar pares elétron–lacuna.


Como uma lacuna se desloca?



Etapa 2/2 • O deslocamento equivalente da lacuna é oposto.

Dopagem: dois tipos de portador majoritário

Tipo N



Doadores, como fósforo
Elétrons


Tipo P



Aceitadores, como boro
Lacunas

Tipo N ou P não significa carga líquida no material.


A região de depleção nasce do contato



Sinais na faixa cinza: íons fixos, não portadores móveis

Etapa 3/3 • Íons expostos criam o campo interno.


Uma tensão externa muda a depleção



Reversa: barreira maior, pequena fuga antes da ruptura

Etapa 2/2 • Direta estreita; reversa alarga a depleção.

Da junção PN ao diodo




corrente convencional em direta

A tensão externa altera a barreira da junção.

Direta: a corrente cresce fortemente. Reversa: pequena fuga antes da ruptura.

Antes da pausa: leia a figura



Sinais na faixa cinza: íons fixos, não portadores móveis

1. Que cargas estão na faixa cinza?
2. Por que elas ficam ali?
3. Qual tensão reduz a barreira?


Explique ao colega usando o desenho.

UNIVERSIDADE FEDERAL DO CEARÁ

Pausa · 10 minutos

A seguir: estrutura e funcionamento dos transistores MOS.

Conheça os terminais do MOSFET




O Gate controla a formação do canal entre Source e Drain.

NMOS de enriquecimento, corte planar esquemático: corpo P e regiões n+. Modelo qualitativo, sem escala.

UNIVERSIDADE FEDERAL DO CEARÁ

Ativar o MOSFET: acompanhe a superfície




Com $V_D > V_S$, há corrente pelo canal

Etapa 4/4 • Uma diferença entre Drain e Source produz corrente.

Duas chaves complementares


NMOS



$$V_{GS} = V_G - V_S$$

Conduz se $V_{GS} > V_{TN}$.

PMOS



$$V_{SG} = V_S - V_G$$

Conduz se $V_{SG} > |V_{TP}|$.

Compare terminais, não apenas a tensão de Gate.

Modelo ideal de chave para MOSFETs de enriquecimento; a corrente real não se anula abruptamente no limiar.


Qual chave está ligada?

Tipo	Diferença	Comparação	Estado
NMOS	$V_{GS} = 0$ V	$0 < 0{,}4$	Cortado
PMOS	$V_{SG} = 1{,}0$ V	$1{,}0 > 0{,}4$	Ligado
NMOS	$V_{GS} = 0{,}2$ V	$0{,}2 < 0{,}4$	Cortado

Gate alto não basta se o Source também estiver alto.

Valores didáticos: limiares constantes $V_{TN} = |V_{TP}| = 0{,}4$ V. Não são parâmetros do laboratório.


Três detalhes que o desenho simplifica



Vista superior esquemática


- Corpo NMOS em GND; corpo PMOS em V_{DD} no modelo bulk.
- Dimensões W e L afetam corrente, carga e área.
- Uma chave real tem resistência e correntes de fuga.

Uma entrada, dois caminhos: inversor CMOS



$A = 1$: NMOS descarrega a saída.

A saída armazena carga



$$Q = C_L V_Y$$


Carregar leva tempo.

Descarregar também.

Chave aberta não garante tensão zero.

Do esquema ao desenho físico

Esquema



Geometrias e conexões





Ilustração de camadas e conexões; não é um layout fabricável nem verificado por regras de processo.

UNIVERSIDADE FEDERAL DO CEARÁ

Do inversor ao silício: o que precisa ser fabricado?




Etapa 3/3 • Contatos e metais conectam os transistores para realizar o inversor.

Corte conceitual de CMOS planar bulk, sem escala. Etapas agrupadas para explicar a estrutura; não é receita de processo. Óxidos e conexões de corpo simplificados.

UNIVERSIDADE FEDERAL DO CEARÁ


Fabricar é repetir operações em muitas camadas



A litografia define onde uma operação deve acontecer.

Síntese didática: ASML — How microchips are made. Deposição, remoção e dopagem se combinam em sequências específicas de cada processo; não ocorrem todas em todo ciclo.

Litografia: desenhar padrões com luz



Etapa 3/3 • Transferência: gravar a camada; depois remover o resiste.


ASML — Lithography principles. Resiste positivo; luz no wafer após projeção óptica. Máscara e raios simplificados, sem escala. O ciclo se repete para diferentes camadas.

A fronteira da litografia: DUV, EUV e High-NA

DUV

$\lambda = 193$ nm

Lentes · imersão




DUV segue em uso em muitas camadas

EUV

$\lambda = 13{,}5$ nm

Espelhos · vácuo




NA = 0,33
resolução: 13 nm

EUV High-NA

$\lambda = 13{,}5$ nm

Óptica de maior abertura




NA = 0,55
resolução: 8 nm

Luz, resolução e nome do nó: três grandezas distintas.


ASML: luz; High-NA EUV. Resolução nominal por exposição nas plataformas NXE/EXE; não é tamanho de transistor. NA: abertura numérica.

Quanto mede um átomo de silício?

Tamanho de referência



Distância na rede cristalina




Separação entre vizinhos mais próximos.
A organização real é tridimensional.

Na escala de poucos nanômetros, a matéria já é granular.

Royal Society of Chemistry: raio covalente 0,114 nm; diâmetro de referência 0,228 nm. NIST: parâmetro da rede $a \approx 0{,}543$ nm; vizinhos mais próximos $a\sqrt{3}/4 \approx 0{,}235$ nm. Átomos não têm uma borda rígida.

High-NA e átomos: comparar sem confundir

Comprimentos físicos em uma mesma escala



8 nm ≈ 34 separações de 0,235 nm

“2 nm” é o nome do nó.
Não é uma medida física única do transistor.

Régua unidimensional ilustrativa; não representa a estrutura de um transistor.

8 nm de resolução não significam um transistor de 8 nm.

ASML EXE:5000: resolução nominal de 8 nm; luz EUV de 13,5 nm. Comparação linear ilustrativa: $8/0{,}235 \approx 34$ distâncias entre vizinhos.
O nó comercial “2 nm” não conta átomos nem mede o comprimento do Gate.

Um limite físico: tunelamento e corrente de fuga





Diagrama de energia: a altura representa energia, não uma parede física.

Etapa 2/2 • Afinar a mesma barreira pode aumentar a corrente que não desejamos.


Modelo qualitativo, com energia e altura da barreira mantidas. Exemplo histórico: dielétricos de Gate de SiO_2 muito finos. NIST — Gate dielectrics. Materiais high-k permitem maior espessura física para um mesmo acoplamento elétrico; não eliminam todos os limites.

UNIVERSIDADE FEDERAL DO CEARÁ

Por que reduzir dimensões fica mais difícil?



Controle elétrico
Fuga e variabilidade



Energia e calor
Dissipar fica difícil




Conexões e custo
Transportar dados
e fabricar camadas

Mais transistores: novos desafios de energia, custo e desempenho.

imec — The CMOS 2.0 Revolution; imec — Logic scaling roadmap. Não há uma data única de “fim” da Lei de Moore.

O transistor também mudou de forma



Controlar melhor o canal é uma parte do avanço.

imec — Nanosheet e CFET. Cortes transversais esquemáticos, sem escala; branco: dielétrico. Empilhar canais de um transistor não equivale a empilhar circuitos completos.

UNIVERSIDADE FEDERAL DO CEARÁ

Voltando à base: desenhe e explique o inversor

1. Desenhe o inversor com alimentação, entrada e saída.
2. Use duas cores para indicar os caminhos com $A = 0$ e $A = 1$.
3. Explique o que acontece com a carga quando a entrada muda.


Qual transistor você retiraria para deixar a saída flutuante?



UNIVERSIDADE FEDERAL DO CEARÁ


Para levar para a próxima oficina: série e paralelo

Série



Caminho fechado: *A* **e** *B*.

Paralelo



Caminho fechado: *A* **ou** *B*.

Etapa 3/3 • MOSFETs: os Gates recebem os sinais externos *A* e *B*.

R limita corrente e puxa Y para VDD. Diodos não têm terminal de controle A/B: D_1 e D_2 são identificadores. Na aula 2, as redes PMOS complementarão as redes NMOS e substituirão o resistor na construção CMOS.

Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, Michigan State University. Notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, ISMIN, 2022. Figuras fornecidas.
- Mini-fichas e retratos: currículos de Luan e Luiz.
- Micrografias selecionadas: NISE Network / Lawrence Hall of Science e imec — GAA nanosheets.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Diagramas e sequências didáticas: elaboração para este minicurso.

UNIVERSIDADE FEDERAL DO CEARÁ

Fontes: história, fabricação e perspectivas

- Computer History Museum: The Silicon Engine — marcos históricos.
- Intel: Lei de Moore e processos históricos. Apple e NVIDIA: integração em SoCs e GPU.
- TSMC: relatórios anuais 2020 e 2025 — N5 e N2.
- ASML: litografia e EUV High-NA.
- imec: CMOS 2.0 e integração 3D.
- RSC e NIST: escalas atômicas do silício.

Consulta: 29/10/2026. Fontes completas e dados dos gráficos em dados/FONTES_CONTEXTO.md no pacote completo. Diagramas próprios e fotografias creditadas. Escalas indicadas nas legendas.

UNIVERSIDADE FEDERAL DO CEARÁ