Do transistor ao chip

Aula 2 · Do MOSFET às portas lógicas

Desenhar, prever e conferir • oficina de 2 horas

Luan F. Nogueira
Luiz F. de Melo Soares

Minicurso de Microeletrônica


Universidade Federal do Ceará

SEELECT




UNIVERSIDADE FEDERAL DO CEARÁ

Lembra dos dois caminhos?



Verde: caminho que fixa a saída



Verde: caminho que fixa a saída

Quem carrega? Quem descarrega? Quem bloqueia?

UNIVERSIDADE FEDERAL DO CEARÁ


Duas horas para construir e explicar portas

Retomada e níveis lógicos	10 min
Inversor: forma de onda, carga e energia	20 min
NAND: construir e percorrer	20 min
Pausa	10 min
NOR e comparação	20 min
Desenho e teste entre duplas	25 min
Composição e fechamento	15 min



UNIVERSIDADE FEDERAL DO CEARÁ

Um bit representa uma faixa de tensão




Faixas ilustrativas; os limites dependem do circuito e da tecnologia.

Baixo: lógica 0.

Alto: lógica 1.

No meio: nível não garantido.


Trocar a entrada troca o caminho



Verde: caminho que fixa a saída

$$A = 0 \implies Y = 1$$


Trocar a entrada troca o caminho



Verde: caminho que fixa a saída

$$A = 1 \implies Y = 0$$


A saída muda depois da entrada




Há inversão lógica e atraso elétrico.

Desenho qualitativo. Referências de atraso indicadas a 50% da alimentação.

Mais carga, mais tempo para mudar






Capacitâncias incluem portas seguintes e interconexões.

UNIVERSIDADE FEDERAL DO CEARÁ


Onde a energia é gasta?



- Comutação movimenta carga.
- Circuitos reais também têm fugas.
- Durante transições, ambos os tipos podem conduzir por um intervalo.


Série ou paralelo: quando existe caminho?

Série



É preciso A **e** B.


Paralelo



Basta A **ou** B.


UNIVERSIDADE FEDERAL DO CEARÁ

Duas redes, uma saída



Nos estados estáveis ideais: uma conduz, a outra bloqueia.

NAND: descarregar somente com A e B altos




$$Y = \overline{AB}$$

NMOS: série.

PMOS: paralelo.


Quatro transistores.

NAND: mude uma entrada e siga a carga




Etapa 1/4 • 00: os dois PMOS oferecem caminhos de subida.

NAND: mude uma entrada e siga a carga




Etapa 2/4 • 01: A interrompe a série NMOS; PMOS A mantém Y alto.

NAND: mude uma entrada e siga a carga



Etapa 3/4 • 11: a série NMOS está completa; Y desce.

NAND: mude uma entrada e siga a carga



Etapa 4/4 • 10: B interrompe a série; PMOS B faz Y subir.

Monte a tabela antes de revelar

A	B	NAND
0	0	?
0	1	?
1	0	?
1	1	?


Qual linha tem um caminho completo até GND?

Monte a tabela antes de revelar

A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0

A condição AND descarrega; a saída é NAND.

Dois erros que a complementaridade evita



Ambas abertas
Saída flutuante




Ambas conduzindo
Corrente direta

Pausa · 10 minutos

Na volta: basta A ou B para descarregar a saída?



NOR: qualquer entrada alta faz a saída descer




$$Y = \overline{A + B}$$

NMOS: paralelo.

PMOS: série.


Quatro transistores.

NOR: observe a série PMOS




Etapa 1/4 • 00: a série PMOS está completa; Y sobe.

NOR: observe a série PMOS




Etapa 2/4 • 01: NMOS B descarrega; PMOS B interrompe a subida.

NOR: observe a série PMOS



Etapa 3/4 • 11: os dois ramos NMOS descarregam a saída.

NOR: observe a série PMOS



Etapa 4/4 • 10: basta o ramo NMOS A para manter Y baixo.

Agora confira a tabela da NOR

A	B	NOR
0	0	?
0	1	?
1	0	?
1	1	?

Em qual linha a série PMOS está completa?


Agora confira a tabela da NOR

A	B	NOR
0	0	1
0	1	0
1	0	0
1	1	0

A condição OR descarrega; a saída é NOR.


Mesmo material, outra organização

NAND



Série embaixo; paralelo em cima.

NOR



Paralelo embaixo; série em cima.

De Morgan: a razão da troca

$$\overline{AB} = \overline{A} + \overline{B} \qquad \overline{A + B} = \overline{A}\,\overline{B}$$

NMOS em série $\longleftrightarrow$ PMOS em paralelo

NMOS em paralelo $\longleftrightarrow$ PMOS em série

Mesmas entradas nos Gates; redes duais.

Oficina de desenho · 25 minutos


1. Construa e confira NAND2 e NOR2 em dupla.
2. Troque o desenho: o colega deve prever as quatro saídas.
3. Estenda uma porta para três entradas e explique a nova condição.

Para cada resposta: mostre de onde vem a carga.




UNIVERSIDADE FEDERAL DO CEARÁ

Uma inversão a mais produz AND ou OR




NAND + inversor = AND.

Uma inversão a mais produz AND ou OR



NOR + inversor = OR.


Uma NAND também pode inverter



$$N(A, A) = \overline{AA} = \overline{A}$$

Compondo NANDs, construímos qualquer função booleana.

Da porta a um sistema digital



A lógica de hoje será um dos caminhos do roadmap.

O que vamos levar para a prática?

1. Prever a tabela verdade pelo desenho.
2. Identificar o caminho de carga e de descarga.
3. Comparar a previsão com as formas de onda.

O circuito deve fazer sentido antes da simulação.



UNIVERSIDADE FEDERAL DO CEARÁ

Saída da oficina: explique uma escolha

1. Por que dois NMOS em série levam à NAND na saída?
2. Em uma NOR com entradas 01, quem descarrega?
3. O que muda eletricamente quando uma porta comuta?

Uma resposta, um caminho no desenho.

Referências e créditos

- Fathi Salem, *ECE 410: VLSI Design*, notas fornecidas.
- J.-M. Dutertre, *Digital Design (Introduction to)*, 2022, figuras fornecidas.
- Steve Ward · Computation Structures: CMOS.
- Template Beamer UFC: Maurício Moreira Neto, modelo original 4:3.
- Figuras e sequências de condução: elaboração para este minicurso.

UNIVERSIDADE FEDERAL DO CEARÁ