

## Проектиране на вградени автомобилни електронни системи

## Лабораторно упражнение №8


Работа с Xilinx Vivado и Vitis. Синтезиране на микропроцесорна система върху FPGA. Работа с Етернет модул.

\_\_\_\_\_

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Стартирайте терминал с CTRL + ALT + T и изпълнете командите:

source ~/programs/xilinx/Vivado/2020.2/settings64.sh
vivado

- 3. Create Project  $\rightarrow$  Next  $\rightarrow$  Project name: 08\_eth  $\rightarrow$  Next  $\rightarrow$  RTL Project + "Do not specify sources at this time"  $\rightarrow$  Next  $\rightarrow$  таб Boards: избира се Zybo (не Zybo Z7-10, не Zybo Z7-20, а само Zybo)  $\rightarrow$  Next  $\rightarrow$  Finish.
- 4. Вляво → Flow navigator → Create block design → OK.
- 5. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  right-click  $\rightarrow$  Add IP  $\rightarrow$  Search  $\rightarrow$  ZYNQ7 Processing System  $\rightarrow$  double click.
- 6. Вдясно → Diagram → натиска се и се задържа ляв бутон върху FCLK\_CLK0 сигнала и се свързва с M\_AXI\_GP0\_ACLK, след това се пуска левия бутон.
- 7. Вдясно → Diagram → right-click → Add IP → Search → Processor System Reset → double click.
- 8. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  зелена лента  $\rightarrow$  Designer Assitance available  $\rightarrow$  Run Block Automation  $\rightarrow$  Слага се отметка на "All Automation".
- 9. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Connection Automation → Слага се отметка на "All Automation". Натиска се ОК.
- 10. Щраква се два пъти върху блока "ZYNQ7 Processing System"  $\rightarrow$  в "Page navigator"  $\rightarrow$  Peripheral I/O pins  $\rightarrow$  натиска се стрелката на Ethernet 0  $\rightarrow$  проследява се редът на MDIO  $\rightarrow$  вдясно е избрано EMIO  $\rightarrow$  избира се MDIO  $\rightarrow$  OK.



B "Page navigator" → MIO Configuration → I/O Peripherals → маха се отметката на → USB0. Проверяват се връзките на MII интерфейса:

MIO52 ↔ mdc MIO53 ↔ mdio

MIO16 ↔ tx\_clk

 $MIO17 \leftrightarrow txd[0]$ 

 $MIO18 \leftrightarrow txd[1]$ 

 $MIO19 \leftrightarrow txd[2]$ 

 $MIO20 \leftrightarrow txd[3]$ 

 $MIO21 \,\leftrightarrow\, tx\_ctl$ 

MIO22  $\leftrightarrow$  rx\_clk

 $MIO23 \leftrightarrow rxd[0]$ 


 $MIO24 \leftrightarrow rxd[1]$ 


 $MIO25 \leftrightarrow rxd[2]$ 

 $MIO26 \leftrightarrow rxd[3]$ 

MIO27 ↔ rx\_ctl

Забележете IC1 — RTL8211E-VL, който реализира физическия слой (PHY) на Етернет интерфейса. Той включва транслиране и кодиране на сигналите, разбъркване на данните (scramble) и договаряне на връзката.






11. В същия прозорец → "Page navigator" → MIO Configuration → Проверяват се връзките на UART1 интерфейса:

 $MIO48 \leftrightarrow tx$  $MIO49 \leftrightarrow rx$ 

- 12. Подрежда се блоковата схема с бутон Regenerate Layout.
- 13. Вдясно → Diagram → лента с бутони → Validate Design (F6) → "Validation successful. There are no errors or critical warnings in this design." → OK
- 14. Централно  $\rightarrow$  в Block design прозореца, натиска се таб-а Sources  $\rightarrow$  Design sources  $\rightarrow$  right-click на design\_1.bd  $\rightarrow$  Create HDL Wrapper (създава VHDL описание на новосъздадената система)  $\rightarrow$  Let Vivado manage wrapper and auto-

update → OK

Блоковата схема на системата трябва да изглежда така:



15. Вляво  $\rightarrow$  Flow navigator  $\rightarrow$  Generate bitstream  $\rightarrow$  Yes  $\rightarrow$  OK  $\rightarrow$  изчаква се няколко минути (докато завърши синтеза)  $\rightarrow$  View reports  $\rightarrow$  OK

**ВНИМАНИЕ:** долу, централно, в таб Log може да наблюдавата съобщенията от синтеза. Най-горе, вдясно на Vivado прозореца ще видите иконка на въртящ се зелен часовник. Докато тя е видима, значи трябва да се изчака.

16. File → Export → Export hardware → Next → Include bitstream → Next → Next → Finish

\_\_\_\_\_\_

- 17. Tools → Launch Vitis IDE
- 18. Избира се път до workspace за фърмуерния проект → Launch

**ВНИМАНИЕ:** възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката от "Delete project contents on disk (cannot be undone)" и натиснете ОК.

19. File → New → Platform project → Platform project name: 08\_eth\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 08\_eth, създаден от Vivado → design\_1\_wrapper.xsa → Open → Finish.

- 20. Ще се използва библиотеката с отворен сорс код lwIP, която реализира TCP/IP протокола. Тази библиотека не е добавена по подразбиране към проекта. Затова: вляво на средата до таб Explorer има друга таб, Assistant  $\rightarrow$  избира се проекта 08\_eth\_pla [Platform]  $\rightarrow$  десен бутон  $\rightarrow$  Open Platform Editor  $\rightarrow$  избира се "standalone on ps7\_cortexa9\_0  $\rightarrow$  Board Support Package  $\rightarrow$  централно ще се появи таб с бутон "Modify BSP Settings"  $\rightarrow$  натиска се този бутон  $\rightarrow$  слага се отметка на Supported libraries / lwip211.
- 21. В същия прозорец отдясно в графа Overview трябва да се появи standalone/lwip211  $\rightarrow$  dhcp\_options  $\rightarrow$  lwip\_dhcp  $\rightarrow$  Value = true.

**ВНИМАНИЕ:** ако "autonegotiation link speed" не минава успешно, трябва в този прозорец да изберете temac\_adapter\_options/phy\_link\_speed  $\rightarrow$  Value = 1000 Mbps [1]  $\rightarrow$  OK.

**ВНИМАНИЕ:** ако "autonegotiation link speed" не минава успешно, и ако рутерът ви е с 100-мегабитови портове, изберете phy\_link\_speed =  $100 \rightarrow OK$ .

22. Отворете във Vitis файла:

workspace\_vitis/08\_eth\_pla/export/08\_eth\_pla/sw/08\_eth\_pla/standalone\_domain/bspinclude/include/lwipopts.h

и проверете дали макроса LWIP\_DHCP е равен на 1:

#define LWIP DHCP 1

23. Проверете дали макроса CONFIG LINKSPEED AUTODETECT в

workspace\_vitis/08\_eth\_pla/export/08\_eth\_pla/sw/08\_eth\_pla/standalone\_domain/bspinclude/include/lwipopts.h

е равен на 1:

#define CONFIG\_LINKSPEED\_AUTODETECT 1

- 24. Вляво → Project explorer → избира се 08\_eth\_pla (Out-of-date) → right-click → Build Project.
- 25. File → New → Application project → Next → "Select a platform from repository" → Избира се 08\_eth → Next → Application project name: 08\_eth\_app → Next → Next → "lwIP Echo Server" → Finish.

- 26. Щраква се двукратно с ляв бутон върху директорията src в проекта  $08\_eth\_app\_system/08\_eth\_app \rightarrow src \rightarrow echo.c$
- 27. В текстовия редактор на Vitis ще има заредена примерна програма, използваща socket-и и TCP/IP комуникация, за да направи ехо на TCP/IP терминал.
- 28. Очаква се ехо сървърът да има **IP дадено от рутера** (вижте UART терминала) и **порт номер 7**.
- 29. Вляво, Project explorer → избира се 08\_eth\_app\_system → right-click → Build project.
- 30. Вляво, Project explorer  $\rightarrow$  избира се 08\_eth\_app\_system  $\rightarrow$  right-click  $\rightarrow$  Debug as  $\rightarrow$  Launch Hardware.
- 31. Свържете LAN кабел към куплунга J3 на Zybo от едната страна и мрежа с DHCP сървър от другата страна (рутер).
- 32. Отваря се терминал в Ubuntu с CTRL + ALT +  $T \rightarrow \Pi$ ише се ls /dev/tty и се натиска tab  $\rightarrow$  "Display all 100 possibilities? (y or n)" въвежда се 'y'  $\rightarrow$  **търси се системния файл, отговарящ на виртуалния RS232 порт** за дебъг съобщения (обикновено ttyUSB1, ВНИМАНИЕ на ttyUSB0 излиза виртуален порт за JTAG дебъгера, който не трябва да бъде отварян).

След като се види номера на виртуалния порт, в същия терминал се стартира RS232 терминал чрез командата:

## cutecom

- 33. В cutecom → Device: избира се съответния порт за дебъг съобщения /dev/ttyUSBx → Settings → 115200-8-N-1, no flow control -> Open
- 34. Във Vitis: натиска се бутон Resume (F8). След това в Cutecom трябва да се изпише:

```
[12:27:12:257] ^{c_R} Gateway : 192.168.0.1 ^{l_F} [12:27:12:257] ^{c_R} TCP echo server started @ port 7 ^{l_F} [12:27:12:257] ^{c_R}
```

35. Отворете терминал с CTRL + ALT + t и напишете команда за стартиране на TCP/IP терминал, например:

telnet 192.168.0.108 7

след което въведете произволен текст. Ако примерът се е заредил успешно, трябва да виждате буквите на изречението, което пишете (exo). С Enter затваряте socket-a.

- 36. За да спрете debug сесията във Vitis, натиснете Disconnect.
- 37. Припомнете си ученическите години и напишете уеб страница на HTML, която да се поддържа от сървъра на FPGA. Опитайте да достъпите страницата с уеб браузър от локалната мрежа (от външни IP-та няма да стане, защото портовете са затворени). Напомняне: уеб-браузърите използват порт 80 и изобразяват низовете на HTML чак след като се затвори socket-а на връзката.



- [1] https://digilent.com/reference/learn/programmable-logic/tutorials/zybo-getting-started-with-zynq-server/start
- [2] https://github.com/Xilinx/embeddedsw/issues/70

доц. д-р инж. Любомир Богданов, 2023 г.