

# Проектиране на вградени автомобилни електронни системи

## Лабораторно упражнение №23

Системен интегриран логически анализатор (System Integrated Logic Analyzer). Проследяване на сигнали между FPGA модули.

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Копирайте еталонния дизайн от директория 23\_2 на настоящото лабораторно упражнение в работната директория на Vivado и разархивирайте проекта:
- cp -r /home/user/Desktop/PVAES/23\_sila /home/user/workspaces/vivado\_workspace
- 3. От страничния панел на Ubuntu изберете бутон "Show Applications", след което в полето "Туре to search" напишете Vivado и натиснете с ляв бутон на мишката иконката на програмата. Отворете еталония дизайн, след това Flow Navigator → Open Block Design.
- 4. Щракнете последователно с десен бутон върху сигналите на блока abs\_gradient\_out\_v1.0 [1] [2] [3]:

```
*interrupt_0
```

и върху магистралата: S00\_AXI

и изберете Debug. Върху съответните проводници ще се появи зелена буболечка.

Забележка: премахването на сигнал/магистрала от Debug става чрез десен бутон върху сигнал/магистрала → Clear Debug.

5. За да е възможно наблюдението на регистрите на персонализираният модул abs\_gradient\_out, трябва да се модифицира кодът му на Verilog. Копирайте и разархивирайте abs\_gradient\_out\_1\_0.zip в работната директория на Vivado. Във Vivado  $\rightarrow$  Flow Navigator  $\rightarrow$  IP Catalog  $\rightarrow$  User Repository  $\rightarrow$  десен бутон  $\rightarrow$  Remove from project  $\rightarrow$  десен бутон върху Vivado Repository  $\rightarrow$  Add Repository  $\rightarrow$  укажете пътя до abs\_gradient\_out  $\rightarrow$  OK  $\rightarrow$  OK.

<sup>\*</sup>interrupt\_1

<sup>\*</sup>gpio\_out\_0\_0

<sup>\*</sup>gpio\_out\_1\_0

В новопоявилата се директория AXI Peripheral  $\rightarrow$  abs\_gradient\_out\_v1.0  $\rightarrow$  десен бутон  $\rightarrow$  Edit in IP Packager  $\rightarrow$  OK  $\rightarrow$  Sources  $\rightarrow$  Design Sources  $\rightarrow$  отворете категорията abs\_gradient\_out\_v1\_0.v (това е top-level описанието) и щракнете два пъти върху abs\_gradient\_out\_v1\_0\_S00\_AXI.v (това е имплементацията на custom IP модула)  $\rightarrow$  потърсете декларацията на регистрите:

```
reg [C_S_AXI_DATA_WIDTH-1:0] slv_reg7;
reg [C_S_AXI_DATA_WIDTH-1:0] slv_reg8;
reg [C_S_AXI_DATA_WIDTH-1:0] slv_reg9;
reg [C_S_AXI_DATA_WIDTH-1:0] slv_reg10;

→ добавете текстът [4]:

(* dont_touch="true", mark_debug="true" *)
```

пред всеки един регистър. Това ще принуди Vivado да НЕ оптимизира изброените регистри и автоматично да добави логически анализатор, както и да направи връзките между анализатора и регистрите.

Hатиснете CTRL + s от клавиатурата, за да запазите Verilog файла.

Tab Package IP – abs\_gradient\_out  $\rightarrow$  File Groups  $\rightarrow$  Merge changes from File Groups Wizard.

Таб Package IP — abs\_gradient\_out  $\rightarrow$  Review and Package  $\rightarrow$  бутон Re-Package IP  $\rightarrow$  Yes (това ще затвори второто копие на Vivado, в което се извършва редакцията на IP модула).

- 7. Обратно в първото копие на Vivado  $\rightarrow$  жълта лента: Show IP Status  $\rightarrow$  Upgrade Selected  $\rightarrow$  OK  $\rightarrow$  Generate  $\rightarrow$  OK.
- 8. Зелена лента в прозореца Diagram → Designer Assistance Available → щракнете върху Run Connection Automation.
- 9. От новопоявилият се прозорец Run Connection Automation поставете отметки върху всички сигнали и магистрали → OK.

**ВНИМАНИЕ:** ако сигналите, които ще се дебъгват са от модули, захранени от тактови сигнали с различна честота, то в блоковата схема ще се включат повече от един блок System ILA.


10. На блоковата схема трябва да се появи блок с име System ILA. Щракнете двукратно върху блока → Sample Data Depth: изберете число, което да е


съобразено със свободните ресурси на FPGA за конкретния дизайн (вижте графиката вляво — Resource Estimates)  $\rightarrow$  за конкретния пример 1024 е на границата на възможностите на използваната FPGA  $\rightarrow$  отметка на Advanced Trigger  $\rightarrow$  OK.

**ВНИМАНИЕ:** втори System ILA ще бъде добавен в дизайна, който обаче няма да се вижда на блоковата схема. Той ще бъде имплементиран в IP блока abs\_gradient\_out.

- 11. От прозорец Diagram → Regenerate Layout.
- 12. От прозорец Diagram → Validate Design (F6).

Картата на паметта и блоковата схема на системата е показана по-долу.





- 13. Таб Sources  $\rightarrow$  Design Sources  $\rightarrow$  design\_1\_wrapper  $\rightarrow$  десен бутон  $\rightarrow$  Refresh Hierarchy.
- 14. Sources → Constraints → проверете файлът 23\_sila\_constraints.xdc дали съдържа следните сигнали:

```
#GPIO 0
set_property PACKAGE_PIN V20 [get_ports gpio_out_0_0]
set_property IOSTANDARD LVCMOS33 [get_ports gpio_out_0_0]
#GPIO 1
set_property PACKAGE_PIN W20 [get_ports gpio_out_1_0]
set_property IOSTANDARD LVCMOS33 [get_ports gpio_out_1_0]
```

**ЗАБЕЛЕЖКА:** работната маса с платка Zybo Z7-10 трябва да използва куплунг JC и съответно сигналите gpio\_out\_0\_0 (T11), gpio\_out\_1\_0 (T10).

```
#ZYB0 Z7-10, GPI0 0
set_property PACKAGE_PIN T11 [get_ports gpio_out_0_0]
set_property IOSTANDARD LVCMOS33 [get_ports gpio_out_0_0]
#ZYB0 Z7-10, GPI0 1
set_property PACKAGE_PIN T10 [get_ports gpio_out_1_0]
set property IOSTANDARD LVCMOS33 [get_ports gpio_out_1_0]
```

15. Вляво → Flow Navigator → Generate Bitstream → Yes → OK. Когато синтезът завърши, изберете View Reports.

16. Вляво → Flow Navigator → Synthesis → Open Synthesized Design → Set Up Debug → Next → Continue debugging 52 nets connected to existing debug core → Next → Next → проверете дали са добавени четирите регистъра slv\_reg7 ÷ 10 в графата Nets to Debug / Name.

Ако са добавени  $\rightarrow$  задържа се CTRL от клавиатурата и с ляв бутон на мишката се избират и четирите регистъра  $\rightarrow$  Next  $\rightarrow$  отметка на Advanced trigger  $\rightarrow$  Finish.

Ако не са добавени  $\rightarrow$  Find Nets to Add  $\rightarrow$  от прозореца Find nets, в полето Properties  $\rightarrow$  от третото празно поле със звезда "NAME| Constraints| \*" изтрийте звездата и напишете "slv\_reg7". В новопоявилият се прозорец Add Nets to Debug  $\rightarrow$  потърсете:

design\_1\_i/abs\_gradient\_out\_0/abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst/slv\_reg7

изберете го  $\to$  OK. Аналогично направете и за другите 3 регистъра. След това задържа се CTRL от клавиатурата и с ляв бутон на мишката се избират и четирите регистъра  $\to$  Next  $\to$  oтметка на Advanced trigger  $\to$  Finish.

Бутон Save Constraints  $\rightarrow$  Out of date design: OK  $\rightarrow$  OK.

Вляво  $\rightarrow$  Flow Navigator  $\rightarrow$  **изберете повторно** Generate Bitstream  $\rightarrow$  Yes  $\rightarrow$  OK. Когато синтезът завърши, изберете View Reports.

17. File  $\rightarrow$  Export  $\rightarrow$  Export hardware  $\rightarrow$  Next  $\rightarrow$  Include bitstream  $\rightarrow$  Next  $\rightarrow$  Next  $\rightarrow$  Finish

\_\_\_\_\_\_

- 18. От страничния панел на Ubuntu изберете бутон "Show Applications", след което в полето "Туре to search" напишете Vitis Classic и натиснете с ляв бутон на мишката иконката на програмата.
- 19. Избира се път до workspace за фърмуерния проект → Launch

**ВНИМАНИЕ:** възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката от "Delete project contents on disk (cannot be undone)" и натиснете ОК.

- 20. File → New → Platform project → Platform project name: 23\_sila\_cortex\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 23\_sila, създаден от Vivado → design\_1\_wrapper.xsa → Open → избира се Processor: ps7\_cortex\_a9\_0 → Finish.
- 21. Вляво  $\rightarrow$  Project explorer  $\rightarrow$  избира се 23\_sila\_pla  $\rightarrow$  right-click  $\rightarrow$  Build Project.
- 22. File → New → Application project → Next → "Select a platform from repository" → Избира се 23\_sila\_cortex\_pla → Next → Application project name: 23\_sila\_cortex\_app → Next → Next → "Hello World" → Finish.
- 23. Отворете helloworld.c и въведете следната програма:

```
#include <stdio.h>
#include "platform.h"
#include "xil printf.h"
#include "sleep.h"
#include "xparameters.h"
#define ABS GRADIENT OUT BASE XPAR ABS GRADIENT OUT 0 S00 AXI BASEADDR
typedef struct {
      int32_t grad_0; //0x00
      int32 t grad 1; //0x04
      int32 t grad 2; //0 \times 08
      int32 t grad 3; //0x0c
      int32 t grad 4; //0x10
      int32_t grad_5; //0x14
      int32 t grad out; //0x18
      int32_t abs_in0; //0x1c
      int32_t abs_in1; //0x20
      int32 t abs div; //0x24
      uint32 t abs out; //0x28
      uint32 t abs interrupt; //0x2c
      uint32_t gpio_out; //0x30
}abs_gradient_out_t;
#define ABSGRADOUT0
                        ((volatile abs gradient out t *) ABS GRADIENT OUT BASE)
int main(){
      int i = 0;
      init platform();
      print("Starting ...\n\r");
      while(1){
            ABSGRADOUTO->abs interrupt = 0x01;
            ABSGRADOUTO->gpio out = 0x1;
            ABSGRADOUTO->grad 0 = i + 2;
            ABSGRADOUT0->grad 1 = i + 5;
            ABSGRADOUT0->grad 2 = i + 2;
            ABSGRADOUT0->grad 3 = i - 5;
            ABSGRADOUT0->grad 4 = i - 5;
```

```
ABSGRADOUTO->grad_5 = i - 5;

ABSGRADOUTO->abs_div = 4;
ABSGRADOUTO->abs_in0 = i - 50;
ABSGRADOUTO->abs_in1 = i - 50;

ABSGRADOUTO->abs_out;
i++;

ABSGRADOUTO->abs_interrupt = 0x00;

ABSGRADOUTO->gpio_out = 0x2;
} cleanup_platform();
return 0;
```

- 24. Вляво → Project explorer → избира се 23\_sila\_cortex\_app → right-click → Build Project.
- 25. File → New → Platform project → Platform project name: 23\_sila\_mb\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 23\_sila, създаден от Vivado → design\_1\_wrapper.xsa → Open → избира се Processor: microblaze\_0 → Finish.
- 26. Вляво  $\rightarrow$  Project explorer  $\rightarrow$  избира се 23\_sila\_mb\_pla  $\rightarrow$  right-click  $\rightarrow$  Build Project.
- 27. File  $\rightarrow$  New  $\rightarrow$  Application project  $\rightarrow$  Next  $\rightarrow$  "Select a platform from repository"  $\rightarrow$  Избира се 23\_sila\_mb\_pla  $\rightarrow$  Next  $\rightarrow$  Application project name: 23\_sila\_mb\_app  $\rightarrow$  Next  $\rightarrow$  Next  $\rightarrow$  Empty Application (C)  $\rightarrow$  Finish.
- 28. Двукратно щракване върху 23\_sila\_mb\_app\_system  $\rightarrow$  23\_sila\_mb\_app  $\rightarrow$  десен бутон върху src  $\rightarrow$  New  $\rightarrow$  Other  $\rightarrow$  C/C++  $\rightarrow$  Source File  $\rightarrow$  Next  $\rightarrow$  main mb.c  $\rightarrow$  Finish. Отворете main mb.c и въведете следната програма:

```
#include <stdio.h>
#include <xgpio.h>
#include "xparameters.h"
#include "sleep.h"
#include "xil_exception.h"
#include "xintc.h"
typedef struct {
      UINTPTR BaseAddress;
      u32 IsReady;
      int InterruptPresent;
      int IsDual;
} abs_gradient_out_t;
XGpio output;
abs gradient out t abs module 0;
XIntc intc 0;
void abs_gradient_interrupt_0(void){
      static int flag = 1;
      if(flag){
            flag = 0;
            XGpio_DiscreteWrite(&output, 1, 0x01);
      else{
            flaq = 1;
            XGpio DiscreteWrite(&output, 1, 0x00);
      }
}
int main(void){
      abs module 0.BaseAddress = (volatile
uint32 t)XPAR ABS GRADIENT OUT 0 S00 AXI BASEADDR;
      abs module 0.IsReady = 1;
      abs module 0.IsDual = 0;
      abs module 0.InterruptPresent = 1;
      XGpio Initialize(&output, XPAR AXI GPIO 0 DEVICE ID);
      XGpio SetDataDirection(&output, 1, 0x0);
      XIntc Initialize(&intc 0, XPAR INTC 0 DEVICE ID);
      XIntc_SelfTest(&intc_0);
XIntc_Connect(&intc_0,
XPAR_MICROBLAZE_0_AXI_INTC_ABS_GRADIENT_OUT_0_INTERRUPT 0 INTR,
(XInterruptHandler)abs gradient interrupt 0, &abs module 0);
      XIntc_Start(&intc_0, XIN_REAL_MODE);
      XIntc Enable(&intc 0,
XPAR MICROBLAZE 0 AXI INTC ABS GRADIENT OUT 0 INTERRUPT 0 INTR);
      Xil ExceptionInit();
      Xil_ExceptionEnable();
      Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT,
(Xil ExceptionHandler)XIntc InterruptHandler, &intc 0);
      XIntc_Acknowledge(&intc_0,
XPAR MICROBLAZE 0 AXI INTC ABS GRADIENT OUT 0 INTERRUPT 0 INTR);
      while(1){ }
      return 0;
}
```

- 29. Вляво  $\rightarrow$  Project explorer  $\rightarrow$  избира се 23\_sila\_mb\_app  $\rightarrow$  right-click  $\rightarrow$  Build Project.
- 30. В основния прозорец на Vitis до бутонът Debug има стрелка надолу → натиска се → Debug configurations ... → щраква се двукратно върху Single Application Debug → вдясно ще се появи нова конфигурация на дебъг сесия. Избира се таб Application и се слагат отметки на двата процесора: microblaze\_0 и рs7\_cortexa9\_0. Проверяват се полетата Application, указващи фърмуерния .elf файл за всеки процесор. Полето на MicroBlaze може да бъде празно. Затова с ляв бутон в полето Summary се избира целият ред на microblaze\_0 и се натиска бутон Search срещу полето Application. Средата Vitis ще предложи всички .elf файлове, които са достъпни. С ляв бутон се натиска двукратно върху съответния файл на MicroBlaze (23\_sila\_mb\_app.elf). Сега в полетата Application на Summary трябва да се вижда:

```
microblaze_0 Debug/23_sila_mb_app .elf
ps7_cortexa9_0 Debug/23_sila_cortex_app .elf
```

Натиска се Apply → Debug

**ВНИМАНИЕ:** Всяко следващо стартиране на Debug сесия може да стане с бутон надолу до Debug бутона от основния прозорец на Vitis, при условие, че поне веднъж е била стартирана дебъг сесия от Debug configurations... прозореца (в конкретния случай това е станало, когато сме натиснали Apply → Debug).

**ВНИМАНИЕ:** не трябва да се натиска самият бутон Debug понеже това създава нова дебъг сесия, която по подразбиране зарежда фърмуер само на едно Cortex А9 ядро.

- 31. Дебъгването на отделните микропроцесори става като се избере с ляв бутон съответния процесор от таб Debug. Дебъг бутоните и всички дебъг табове се присвояват автоматично на избрания процесор, т.е. въпреки че процесорите са два, наборът от дебъг инструменти е един.
- 32. В изглед Debug на Vitis  $\rightarrow$  таб Debug  $\rightarrow$  избира се MicroBlaze #0  $\rightarrow$  натиска се бутон Resume (F8)  $\rightarrow$  избира се ARM Cortex-A9 MPCore #0  $\rightarrow$  натиска се бутон Resume (F8).

Светодиод LD1 трябва да започне да свети постоянно.

33. Върнете се обратно във Vivado  $\rightarrow$  Flow Navigator  $\rightarrow$  щракнете върху текста Open Hardware Manager  $\rightarrow$  зелена лента  $\rightarrow$  Open target  $\rightarrow$  Auto connect  $\rightarrow$  в таб Hardware щракнете върху hw\_ila\_1 от категорията xc7z010  $\rightarrow$  в прозореца New

Dashboard  $\rightarrow$  избират се прозорците на логическия анализатор, т.е. слагат се отметки на всички категории  $\rightarrow$  OK.


34. Би трябвало да се отвори Waveform прозорец. Под него  $\rightarrow$  таб Settings  $\rightarrow$  на Window data depth  $\rightarrow$  избира се 1024  $\rightarrow$  бутон Run trigger immediate for this ILA core  $\rightarrow$  Zoom Fit  $\rightarrow$  трябва да се видят сигналите за прекъсване и сигналите на GPIO модула, заедно с данните по AXI магистралата.

Забележка: адресите по AXI магистралата се показват с отместванията от базовия адрес на IP модула, т.е. вместо:

#### 0x44a0002c

### се показва:

#### 0x2c



```
slot_0: microblaze_0_axi_periph_M01_AXI: W Channel |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: WVALID |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: WREADY |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: WDATA ← тук се виждат записите по AXI магистралата в посока към IP модула |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: WSTRB |

slot_0: microblaze_0_axi_periph_M01_AXI: R Channel |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: RVALID |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: RREADY |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: RDATA ← тук се вижда четенето по AXI магистралата в посока от IP модула към главното устройство |-----+ slot_0: microblaze_0_axi_periph_M01_AXI: RSTRB
```

- 35. Свържете осцилоскоп към изводите V20 (gpio\_out\_0) и W20 (gpio\_out\_1), които излизат на ЈВ конектора под имената ЈВ2\_Р и ЈВ2\_N. Проверете дали получената форма на сигналите е аналогична с тази от логическия анализатор.
- 36. По-долу са дадени отместванията спрямо базовия адрес на персонализираният IP модул:

```
typedef struct {
    int32_t grad_0; //0x00
    int32_t grad_1; //0x04
    int32_t grad_2; //0x08
    int32_t grad_3; //0x0c
    int32_t grad_4; //0x10
    int32_t grad_5; //0x14
    int32_t grad_out; //0x18

    int32_t abs_in0; //0x1c
    int32_t abs_in1; //0x20
    int32_t abs_div; //0x24
    uint32_t abs_out; //0x28

    uint32_t abs_interrupt; //0x2c
    uint32_t gpio_out; //0x30
}abs_gradient_out_t;
```

Спрете изпълнението на програмата във Vitis. Заредете я наново, пуснете (с Resume) само фърмуера на MicroBlaze.

Във Vivado  $\rightarrow$  таб hw\_ila\_2 (логическият анализатор на abs\_gradient)  $\rightarrow$  Trigger Setup  $\rightarrow$  Add probe(s)  $\rightarrow$  избира се slv\_reg7.

Чрез останалите полета от таб Trigger Setup поставете тригер с условие, така че логическият анализатор да почне да записва, когато **променливата і стане равна на 100**. Разгледайте графиките и се опитайте да разберете каква стойност е върнал abs\_out модула като резултат. Проверете дали този резултат е еднакъв с теоретичния. Натиснете бутонът за еднократен тригер Run trigger for this ILA соге и във Vitis натиснете Resume (F8) на ARM Cortex-A9 MPCore #0.

Забележка: c CTRL + scroll на мишката можете да разтеглите графиките по време.

Забележка: формулата, с която работи модула е:

```
abs_out = (abs_in0 + abs_in1) / abs_div
```

**ВНИМАНИЕ:** ако изтриете сигнал от анализатора, за да го възстановите трябва да изберете от Waveform → бутон Add (син знак плюс) → избирате името на сигнала от списъка.

\* \* \*

- $[1] \ \underline{https://docs.xilinx.com/r/en-US/ug994-vivado-ip-subsystems/Using-the-System-ILA-IP-to-Debug-a-Block-Design}$
- [2] <a href="http://www.ue.eti.pg.gda.pl/fpgalab">http://www.ue.eti.pg.gda.pl/fpgalab</a> new/index.php?id=lab-5-hwsw-system-debug&lang=pl
- [3] https://xilinx.github.io/xup\_embedded\_system\_design\_flow/lab6.html
- [4] https://ez.analog.com/cfs-file/ key/telligent-evolution-components-attachments/00-323-00-00-03-21-07/DebuggingFPGAimages.pdf

доц. д-р инж. Любомир Богданов, 2024 г.