

Проектиране на вградени автомобилни електронни системи

Лабораторно упражнение №8

Работа с Xilinx Vivado и Vitis. Синтезиране на микропроцесорна система върху FPGA. Работа с Етернет модул.

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Стартирайте терминал с CTRL + ALT + T и изпълнете командите:

source ~/programs/xilinx/Vivado/2020.2/settings64.sh
vivado

- 3. Create Project \rightarrow Next \rightarrow Project name: 08_eth \rightarrow Next \rightarrow RTL Project + "Do not specify sources at this time" \rightarrow Next \rightarrow Tab Boards: избира се Zybo (не Zybo Z7-10, не Zybo Z7-20, а само Zybo) \rightarrow Next \rightarrow Finish.
- 4. Вляво → Flow navigator → Create block design → OK.
- 5. Вдясно \rightarrow Diagram \rightarrow right-click \rightarrow Add IP \rightarrow Search \rightarrow ZYNQ7 Processing System \rightarrow double click.
- 6. Вдясно → Diagram → натиска се и се задържа ляв бутон върху FCLK_CLK0 сигнала и се свързва с M_AXI_GP0_ACLK, след това се пуска левия бутон.
- 7. Вдясно → Diagram → right-click → Add IP → Search → Processor System Reset → double click.
- 8. Вдясно → Diagram → зелена лента → Designer Assitance available → Run Block Automation → Слага се отметка на "All Automation".
- 9. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Connection Automation → Слага се отметка на "All Automation". Натиска се ОК.
- 10. Щраква се два пъти върху блока "ZYNQ7 Processing System" \rightarrow в "Page navigator" \rightarrow MIO Configuration \rightarrow I/O Peripherals \rightarrow маха се отметката на \rightarrow USB0. Проверяват се връзките на МІІ интерфейса:

MIO16 ↔ tx_clk

 $MIO17 \leftrightarrow txd[0]$

```
MIO18 \leftrightarrow txd[1]

MIO19 \leftrightarrow txd[2]

MIO20 \leftrightarrow txd[3]

MIO21 \leftrightarrow tx_ctl

MIO22 \leftrightarrow rx_ctl

MIO23 \leftrightarrow rxd[0]


MIO24 \leftrightarrow rxd[1]


MIO25 \leftrightarrow rxd[2]

MIO26 \leftrightarrow rxd[3]
```

 $MIO27 \leftrightarrow rx_ctl$

Забележете IC1 – RTL8211E-VL, който реализира физическия слой (PHY) на Етернет интерфейса. Той включва транслиране и кодиране на сигналите, разбъркване на данните (scramble) и договаряне на връзката.






11. В същия прозорец → "Page navigator" → MIO Configuration → Проверяват се връзките на UART1 интерфейса:

$$MIO48 \leftrightarrow tx$$

 $MIO49 \leftrightarrow rx$

- 12. Подрежда се блоковата схема с бутон Regenerate Layout.
- 13. Вдясно → Diagram → лента с бутони → Validate Design (F6) → "Validation successful. There are no errors or critical warnings in this design." → OK
- 14. Централно \rightarrow в Block design прозореца, натиска се таб-а Sources \rightarrow Design sources \rightarrow right-click на design_1.bd \rightarrow Create HDL Wrapper (създава VHDL описание на новосъздадената система) \rightarrow Let Vivado manage wrapper and autoupdate \rightarrow OK

Блоковата схема на системата трябва да изглежда така:



15. Вляво \rightarrow Flow navigator \rightarrow Generate bitstream \rightarrow Yes \rightarrow OK \rightarrow изчаква се няколко минути (докато завърши синтеза) \rightarrow View reports \rightarrow OK

ВНИМАНИЕ: долу, централно, в таб Log може да наблюдавата съобщенията от синтеза. Най-горе, вдясно на Vivado прозореца ще видите иконка на въртящ се зелен часовник. Докато тя е видима, значи трябва да се изчака.

16. File \rightarrow Export \rightarrow Export hardware \rightarrow Next \rightarrow Include bitstream \rightarrow Next \rightarrow Next \rightarrow Finish

- 17. Tools → Launch Vitis IDE
- 18. Избира се път до workspace за фърмуерния проект → Launch

ВНИМАНИЕ: възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката от "Delete project contents on disk (cannot be undone)" и натиснете ОК.

- 19. File → New → Platform project → Platform project name: 08_eth_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 08_eth, създаден от Vivado → design_1_wrapper.xsa → Open → Finish.
- 20. Ще се използва библиотеката с отворен сорс код lwIP, която реализира TCP/IP протокола. Тази библиотека не е добавена по подразбиране към проекта. Затова: вляво на средата до таб Explorer има друга таб, Assistant \rightarrow избира се проекта 08_{eth} [Platform] \rightarrow десен бутон \rightarrow Open Platform Editor \rightarrow избира се "standalone on ps7_cortexa9_0 \rightarrow Board Support Package \rightarrow централно ще се появи таб с бутон "Modify BSP Settings" \rightarrow натиска се този бутон \rightarrow слага се отметка на Supported libraries / lwip211.
- 21. В същия прозорец трябва да се появи Overview/standalone/lwip211 \rightarrow dhcp_options \rightarrow lwip_dhcp \rightarrow Value = true. В същия прозорец temac_adapter_options/phy_link_speed \rightarrow Value = 100 Mbps [1].
- 22. Отваря се във Vitis файла:

08_eth_pla/ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/lwip211_v1_3/src/contrib/ports/xilinx/netif/xadapter.c

и във функцията **void** eth_link_detect(**struct netif ***netif) се закоментират редовете [2]:

```
case ETH_LINK_DOWN:
    //netif_set_link_down(netif);
    //eth_link_status = ETH_LINK_NEGOTIATING;
    //xil_printf("Ethernet Link down\r\n");
```

23. Отворете във Vitis файла:

workspace_vitis/08_eth_pla/export/08_eth_pla/sw/08_eth_pla/standalone_domain/bspinclude/include/lwipopts.h

и преправете макроса да е равен на 1:

#define LWIP_DHCP 1

- 24. Вляво → Project explorer → избира се 08_eth_pla (Out-of-date) → right-click → Build Project.
- 25. File \rightarrow New \rightarrow Application project \rightarrow Next \rightarrow "Select a platform from repository" \rightarrow Избира се 08_eth \rightarrow Next \rightarrow Application project name: 08_eth_app \rightarrow Next \rightarrow Next \rightarrow "lwIP Echo Server" \rightarrow Finish.
- 26. Щраква се двукратно с ляв бутон върху директорията src в проекта $08_{eth_app_system/08_eth_app_}$ src \rightarrow echo.c
- 27. В текстовия редактор на Vitis ще има заредена примерна програма, използваща socket-и и TCP/IP комуникация, за да направи ехо на TCP/IP терминал.
- 28. Вляво, Project explorer → избира се 08_eth_app → right-click → Properties → C/C++ Build → Settings → ARM v7 gcc compiler → Symbols → Defined symbols → натиска се горе вдясно, зелен плюс "Add" → първият път ще захване произволен текст (това е бъг на Eclipse) → затворете "Enter value" прозорчето и натиснете зеления плюс втори път → в полето Defined symbols (-D) → въвежда се:

LWIP_IPV6=0

- 29. Вляво, Project explorer → избира се 08_eth_app_system → right-click → Build project.
- 30. Вляво, Project explorer \rightarrow избира се 08_eth_app_system \rightarrow right-click \rightarrow Debug as \rightarrow Launch Hardware.
- 31. Свържете LAN кабел към куплунга J3 на Zybo от едната страна и мрежа с DHCP сървър от другата страна (рутер).
- 32. Отваря се терминал в Ubuntu с CTRL + ALT + T → Пише се ls /dev/tty и се натиска tab → "Display all 100 possibilities? (y or n)" въвежда се 'y' → **търси се системния файл, отговарящ на виртуалния RS232 порт** за дебъг съобщения (обикновено ttyUSB1, ВНИМАНИЕ на ttyUSB0 излиза виртуален порт за JTAG дебъгера, който не трябва да бъде отварян).

След като се види номера на виртуалния порт, в същия терминал се стартира RS232 терминал чрез командата:

cutecom

- 33. В cutecom → Device: избира се съответния порт за дебъг съобщения /dev/ttyUSBx → Settings → 115200-8-N-1, no flow control -> Open
- 34. Във Vitis: натиска се бутон Resume (F8). След това в Cutecom трябва да се изпише:

```
[21:54:03:367] °<sub>R</sub> -----lwIP TCP echo server ------ ¹<sub>F</sub>

[21:54:03:367] °<sub>R</sub> TCP packets sent to port 6001 will be echoed back ¹<sub>F</sub>

[21:54:03:367] °<sub>R</sub> link speed for phy address 0: 100 °<sub>R</sub> ¹<sub>F</sub>

[21:54:04:375] Board IP: 192.168.0.107 ¹<sub>F</sub>

[21:54:04:375] °<sub>R</sub> Netmask : 255.255.255.0 ¹<sub>F</sub>

[21:54:04:375] °<sub>R</sub> Gateway : 192.168.0.1 ¹<sub>F</sub>

[21:54:04:375] °<sub>R</sub> TCP echo server started @ port 7 ¹<sub>F</sub>

[21:54:04:375] °<sub>R</sub>
```

35. Отворете терминал с CTRL + ALT + t и напишете команда за стартиране на TCP/IP терминал, например:

```
telnet 192.168.0.107 7
```

след което въведете произволен текст. Ако примерът се е заредил успешно, трябва да виждате буквите на изречението, което пишете (exo). С Enter затваряте socket-a.

- 36. За да спрете debug сесията във Vitis, натиснете Disconnect.
- 37. Припомнете си ученическите години и напишете уеб страница на HTML, която да се поддържа от сървъра на FPGA. Опитайте да достъпите страницата с уеб браузър от локалната мрежа (от външни IP-та няма да стане, защото портовете са затворени). Напомняне: уеб-браузърите използват порт 80 и изобразяват низовете на HTML чак след като се затвори socket-а на връзката.



- $[1] \ https://digilent.com/reference/learn/programmable-logic/tutorials/zybo-getting-started-with-zynq-server/start$
- [2] https://github.com/Xilinx/embeddedsw/issues/70

доц. д-р инж. Любомир Богданов, 2023 г.