

## Проектиране на вградени автомобилни електронни системи

## Лабораторно упражнение №15

Работа с Xilinx Vivado и Vitis. Многопроцесорна система с персонализиран IP модул на Verilog. Синхронизация чрез прекъсвания.

\_\_\_\_\_

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Стартирайте терминал с CTRL + ALT + T и изпълнете командите:

source ~/programs/xilinx/Vivado/2022.2/settings64.sh
vivado

- 3. Create Project → Next → Project name: 15\_custom\_ip\_verilog → Next → RTL Project + "Do not specify sources at this time" → Next → таб Boards: избира се Zybo (не Zybo Z7-10, не Zybo Z7-20, а само Zybo) → Next → Finish.
- 4. Tools  $\rightarrow$  Create and Package New IP  $\rightarrow$  Next  $\rightarrow$  Create a new AXI4 peripheral  $\rightarrow$  Next  $\rightarrow$  Name: abs\_gradient\_out  $\rightarrow$

Name: S00\_AXI Interface Type: Lite Interface Mode: Slave Data Width (Bits): 32 Memory Size (Bytes): 64 Number of Registers: **16** 

- $\rightarrow$  Next  $\rightarrow$  Edit IP  $\rightarrow$  Finish
- 5. Ще се проектира ІР модул с 3 функции:
- \* изчисление на градиент в монохромни изображения (рег.: 6 входа + 1 изход)
- \* изчисление на средна стойност и модул на две числа (рег.: 3 входа + 1 изход)
- \* GPIO-lite модул с няколко изхода (1 регистър)
- \*Възможност за генериране на прекъсване (1 регистър)

Общо: 13 регистъра

6. В новоотворилият се прозорец на Vivado  $\rightarrow$  таб Sources  $\rightarrow$  двукратно щракнете върху abs\_gradient\_out\_v1\_0 (abs\_gradient\_out\_v1\_0.v)(1)  $\rightarrow$  след това двукратно щракнете върху abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst :

abs\_gradient\_out\_v1\_0\_S00\_AXI (abs\_gradient\_out\_v1\_0\_S00\_AXI.v) →

- \* abs\_gradient\_out\_v1\_0 top-level описание на новия модул;
- \* abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst същинското описание на новия модул, където се въвежда кода на Verilog.
- 7. B abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst се търси коментатър // Users to add ports here и се добавя [1], [2]:

```
// Users to add ports here
output wire interrupt_0,
output wire interrupt_1,
output wire gpio_out_0,
output wire gpio_out_1,
// User ports ends
```

8. В abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst се търси коментатър // Add user logic here и се добавя:

```
// Add user logic here
  assign interrupt_0 = slv_reg11[0:0];
  assign interrupt_1 = slv_reg11[1:1];
  assign gpio_out_0 = slv_reg12[0:0];
  assign gpio_out_1 = slv_reg12[1:1];
  reg [C_S_AXI_DATA_WIDTH-1:0]
                                           buffer 0;
  reg [C_S_AXI_DATA_WIDTH-1:0]
                                           buffer_1;
  always @(posedge S_AXI_ACLK)
  begin
   slv reg6 \le (slv reg3 + (slv reg4 \le 1) + slv reg5) - (slv reg0 + (slv reg1 \le 1) + slv reg2);
   if(slv_reg7[31] == 1'b1)
   begin
    buffer_0 <= -slv_reg7;</pre>
   end
   else
   begin
    buffer_0 <= slv_reg7;
   if(slv_reg8[31] == 1'b1)
   begin
    buffer_1 <= -slv_reg8;
   end
   else
    buffer 1 <= slv reg7;
   slv_reg10 = (buffer_0 + buffer_1)/slv_reg9;
  end
// User logic ends
```

9. Регистри 6 и 10 се използват само като изходи. В темплейтът, който Vivado е генерирал, те се достъпват от няколко места. Това ще доведе до хардуерен конфликт — при синтеза ще излезе грешката "slv\_reg6 has multiple drivers". Затова се налага да се коментират всички редове в abs\_gradient\_out\_v1\_0\_S00\_AXI\_inst.v, където тези два регистъра участват в лявата страна на присвояване. Това са следните редове:

```
//slv_reg6 <= 0;
//slv_reg10 <= 0;
//slv_reg6[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
//slv_reg10[(byte_index*8) +: 8] <= S_AXI_WDATA[(byte_index*8) +: 8];
//slv_reg6 <= slv_reg6;
//slv_reg10 <= slv_reg10;
```

Hатиснете CTRL + s, за да се запазят промените във Verilog описанието.

10. Таб abs\_gradient\_out\_v1\_0.v  $\rightarrow$  четирите сигнала на модула за прекъсване и GPIO изходи се записват в top-level описанието със същите имена. Това става като в //Users to add ports here се добавят редовете:

```
// Users to add ports here
output wire interrupt_0,
output wire interrupt_1,
output wire gpio_out_0,
output wire gpio_out_1,
```

както и в // Instantiation of Axi Bus Interface S00 AXI се добавят:

Натиснете CTRL + s, за да се запазят промените във Verilog top-level описанието.

11. Ta6 Package IP – abs\_gradient\_out → Packaging Steps: File Groups →


натиснете синият ред текст "Merge changes from File Groups Wizard". Аналогично в Packaging Steps: Customization parameters → "Merge changes from Customization Wizard".

Аналогично в Packaging Steps: Review and Package  $\rightarrow$  бутон "Re-Package IP"  $\rightarrow$  Do you want to close the project  $\rightarrow$  Yes.


- 12. Вляво  $\rightarrow$  Flow navigator  $\rightarrow$  Create block design  $\rightarrow$  OK.
- 13. Вдясно → Diagram → right-click → Add IP → Search → ZYNQ7 Processing System → double click.
- 14. Вдясно → Diagram → натиска се и се задържа ляв бутон върху FCLK\_CLK0 сигнала и се свързва с M\_AXI\_GP0\_ACLK, след това се пуска левия бутон.
- 15. Вдясно → Diagram → right-click → Add IP → Search → Processor System Reset → double click.
- 16. Вдясно → Diagram → right-click → Add IP → Search → MicroBlaze → double click.
- 17. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Block Automation → Слага се отметка на "microblaze\_0" и "zynq\_0". В полето Options на microblaze\_0 се избира Local memory: 64 kB и Cache configuration: None. Сложете отметка на Interrupts. Натиска се OK.
- 18. Щракнете два пъти върху блока MicroBlaze → Predefined configurations → Select Configuration: Microcontoller preset → OK. В полето General Settings се слага отметка на Enable Exceptions.
- 19. Вдясно → Diagram → right-click → Add IP → Search → AXI GPIO → double click.
- 20. Щракнете двукратно върху axi\_gpio\_0 → IP Interface GPIO → Board Interface : leds 4bits → OK.
- 21. Щракнете двукратно върху AXI Interconnect, който свързва MicroBlaze с контролерът му на прекъсванията. Изберете Number of master interfaces: 2.
- 22. Свържете S\_AXI на axi\_gpio\_0 с M01\_AXI на microblaze\_0\_axi\_periph interconnect-a.
- 23. Вдясно → Diagram → right-click → Add IP → Search → abs\_gradient\_out → double click.

- 24. Свързват се M\_AXI\_GP0 на processing\_system7\_0 с S00\_AXI на abs\_gradient\_out\_0 през блок AXI Interconnect (сложете го с десен бутон  $\rightarrow$  Add IP  $\rightarrow$  AXI Interconnect  $\rightarrow$  двойно щракване, след това двойно щракване върху самия блок  $\rightarrow$  избира се Number of Slave interfaces: 1 и Number of Master interfaces: 1  $\rightarrow$  OK).
- 25. Свързват се сигналите interrupt\_0 и interrupt\_1 на abs\_gradient\_out\_0 към новопоявилият се (по време на Run Block Automation на MicroBlaze) контролер на прекъсванията, към който има свързан блок Concat с 2 входа. Ако входовете не са два, трябва да се щракне двукратно върху него и да се избере Number of ports: 2.
- 26. Десен бутон върху gpio\_out\_0 на abs\_gradient\_out\_0  $\rightarrow$  Make External. Аналогично се прави и за gpio\_out\_1.
- 27. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Connection Automation → Слага се отметка на "All Automation". Натиска се ОК.
- 28. Щраква се два пъти върху блока "ZYNQ7 Processing System"  $\rightarrow$  в "Page navigator"  $\rightarrow$  MIO Configuration  $\rightarrow$ в раздел I/O Peripherals  $\rightarrow$  UART1 се проверяват връзките MIO48  $\leftrightarrow$  tx, MIO49  $\leftrightarrow$  rx.
- 29. В същия прозорец  $\rightarrow$  "Page navigator"  $\rightarrow$  MIO Configuration  $\rightarrow$  маха се отметката на I/O Peripherals  $\rightarrow$  ENETO, USB0 и SD0.
- 30. Подрежда се блоковата схема с бутон Regenerate Layout. Блоковата схема на системата е показана на следващата страница. Структурата на персонализираният модул е следната:

```
slv_reg0 - gradient_0 [in]
slv_reg1 - gradient_1 [in]
slv_reg2 - gradient_2 [in]
slv_reg3 - gradient_3 [in]
slv_reg4 - gradient_4 [in]
slv_reg5 - gradient_5 [in]
slv_reg6 - gradient_out [out]
slv_reg7 - abs_in0 [in]
slv_reg8 - abs_in1 [in]
slv_reg9 - abs_div [in]
slv_reg10 - abs_out [out]
slv_reg11 - interrupt [in]
slv_reg12 - GPIO [out]
```



31. В основния прозорец на Vivado, до таб Diagram, се избира Address Editor → натиска се бутон Assign All. Тази стъпка разполага периферните модули на системата в адресното поле на съответните микропроцесори. Отворете таб Address Мар и се уверете, че персонализираният модул abs\_gradient\_out е поместен в картата на паметта на ARM Cortex A9.





32. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  лента с бутони  $\rightarrow$  Validate Design (F6)  $\rightarrow$  "Validation successful. There are no errors or critical warnings in this design."  $\rightarrow$  OK.

В някои версии на Vivado е възможно да се появят предупредителни съобщения, относно отрицателни стойности на параметрите DDR\_DQS\_TO\_CLK\_DELAY\_x, но те могат да се игнорират в конкретния дизайн.

33. Централно  $\rightarrow$  в Block design прозореца, натиска се таб-а Sources  $\rightarrow$  Design sources  $\rightarrow$  right-click на design\_1.bd  $\rightarrow$  Create HDL Wrapper (създава VHDL описание на новосъздадената система)  $\rightarrow$  Let Vivado manage wrapper and autoupdate  $\rightarrow$  OK

34. Добавя се constraints file, в който ще се опише извеждането на сигналите gpio\_out\_0 и gpio\_out\_1 на изводи съответно V20 и W20, които излизат на JB конектора под имената JB2\_P и JB2\_N.





Вляво  $\rightarrow$  таб Sources  $\rightarrow$  десен бутон върху категорията Constraints  $\rightarrow$  Add Sources  $\rightarrow$  Add or create constraints  $\rightarrow$  Next  $\rightarrow$  Create file  $\rightarrow$  File name: abs\_gradient\_out  $\rightarrow$  OK  $\rightarrow$  Finish.

Отворете категорията Constraints  $\rightarrow$  constrs\_1 (1)  $\rightarrow$  двукратно щракване на abs\_gradient\_out.xdc  $\rightarrow$  въвежда се:

## #GPIO 0

set\_property PACKAGE\_PIN V20 [get\_ports gpio\_out\_0\_0] set\_property IOSTANDARD LVCMOS33 [get\_ports gpio\_out\_0\_0]

## #GPIO 1

set\_property PACKAGE\_PIN W20 [get\_ports gpio\_out\_1\_0] set\_property IOSTANDARD LVCMOS33 [get\_ports gpio\_out\_1\_0]

Проверете в design\_1\_wrapper.v дали наистина имената на сигналите са  $gpio_out_0_0$  и  $gpio_out_0_1$ .

35. Вляво  $\rightarrow$  Flow navigator  $\rightarrow$  Generate bitstream  $\rightarrow$  Yes  $\rightarrow$  OK  $\rightarrow$  изчаква се няколко минути (докато завърши синтеза)  $\rightarrow$  View reports  $\rightarrow$  OK

**ВНИМАНИЕ:** долу, централно, в таб Log може да наблюдавата съобщенията от синтеза. Най-горе, вдясно на Vivado прозореца ще видите иконка на въртящ се зелен часовник. Докато тя е видима, значи трябва да се изчака.

36. File  $\rightarrow$  Export  $\rightarrow$  Export hardware  $\rightarrow$  Next  $\rightarrow$  Include bitstream  $\rightarrow$  Next  $\rightarrow$  Finish

\_\_\_\_\_\_

- 37. Tools → Launch Vitis IDE
- 38. Избира се път до workspace за фърмуерния проект → Launch

**ВНИМАНИЕ:** възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката от "Delete project contents on disk (cannot be undone)" и натиснете ОК.

- 39. File → New → Platform project → Platform project name: 15\_custom\_ip\_verilog\_mb\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 15\_custom\_ip\_verilog, създаден от Vivado → design\_1\_wrapper.xsa → Open → избира се Processor: microblaze\_0 → Finish.
- 40. Вляво → Project explorer → избира се 15\_custom\_ip\_verilog\_mb\_pla → right-click → Build Project.
- 41. File  $\rightarrow$  New  $\rightarrow$  Application project  $\rightarrow$  Next  $\rightarrow$  "Select a platform from repository"  $\rightarrow$  Избира се 15\_custom\_ip\_verilog\_mb\_pla  $\rightarrow$  Next  $\rightarrow$  Application project name: 15\_custom\_ip\_verilog\_mb\_app  $\rightarrow$  Next  $\rightarrow$  Next  $\rightarrow$  "Empty Application (C)"  $\rightarrow$  Finish.
- 42. Щраква се двукратно с ляв бутон върху директорията src в проекта 15\_custom\_ip\_verilog\_mb\_app\_system/15\_custom\_ip\_verilog\_mb\_app  $\rightarrow$  десен бутон върху src директорията  $\rightarrow$  New  $\rightarrow$  Other  $\rightarrow$  C/C++  $\rightarrow$  Source File  $\rightarrow$  Next  $\rightarrow$  Source file: main\_mb.c  $\rightarrow$  Finish.
- 43. Щракнете двукратно върху lscript.ld от src директорията. Въведете в полето

Stack size:  $0x1000 \rightarrow CTRL + s \rightarrow затворете табът на линкерния редактор.$  44. Разберете базовия адрес на персонализираното IP от 15\_custom\_ip\_verilog\_mb\_pla/hw/design\_1\_wrapper.xsa  $\rightarrow$  abs\_gradient\_out\_0  $\rightarrow$  поле Base Address. В настоящия пример, този адрес е 0x43c00000.

45. Въведете в main\_mb.c на микропроцесора MicroBlaze следната програма (ка:

```
#include <stdio.h>
#include <xgpio.h>
#include "xparameters.h"
#include "sleep.h"
#include "xil exception.h"
#include "xintc.h"
typedef struct {
     UINTPTR BaseAddress; /**< Device base address */</pre>
     int IsDual;
                  /**< Are 2 channels supported in h/w */
} abs gradient out t;
XGpio output;
abs gradient out t abs module 0;
XIntc intc 0;
void abs_gradient_interrupt_0(void){
     static int flag = 1;
     if(flag){
           flag = 0;
           XGpio DiscreteWrite(&output, 1, 0x01);
     else{
           flag = 1;
           XGpio DiscreteWrite(&output, 1, 0x00);
     }
}
void abs_gradient_interrupt_1(void){
     static int flag = 1;
     if(flag){
           flag = 0;
           XGpio DiscreteWrite(&output, 1, 0x02);
     else{
           flaq = 1;
           XGpio DiscreteWrite(&output, 1, 0x00);
     }
}
int main(void){
     abs module 0.BaseAddress = (volatile uint32 t)0x43C00000;
     abs module 0.IsReady = 1;
     abs module 0.IsDual = 0;
     abs module 0.InterruptPresent = 1;
```

```
XGpio Initialize(&output, XPAR AXI GPIO 0 DEVICE ID);
      XGpio SetDataDirection(&output, 1, 0x0);
      XIntc Initialize(&intc 0, XPAR INTC 0 DEVICE ID);
      XIntc SelfTest(&intc 0);
      XIntc Connect(&intc 0,
XPAR_MICROBLAZE_0_AXI_INTC_ABS_GRADIENT_OUT_0_INTERRUPT_0_INTR,
(XInterruptHandler)abs_gradient_interrupt_0, &abs_module_0);
      XIntc Connect(&intc 0,
XPAR MICROBLAZE 0 AXI INTO ABS GRADIENT OUT 0 INTERRUPT 1 INTR,
(XInterruptHandler)abs_gradient_interrupt_1, &abs_module_0);
XIntc_Start(&intc_0, XIN_REAL_MODE);
XIntc_Enable(&intc_0,
XPAR_MICROBLAZE_0_AXI_INTC_ABS_GRADIENT_OUT_0_INTERRUPT_0_INTR);
      XIntc Enable(&intc 0,
XPAR MICROBLAZE 0 AXI INTC ABS GRADIENT OUT 0 INTERRUPT 1 INTR);
      Xil ExceptionInit();
      Xil ExceptionEnable();
      Xil ExceptionRegisterHandler(XIL EXCEPTION ID INT,
(Xil ExceptionHandler)XIntc InterruptHandler, &intc 0);
      //Clear the AXI interrupt controller's pending flag
      XIntc Acknowledge(&intc_0,
XPAR_MICROBLAZE_0_AXI_INTC_ABS_GRADIENT_OUT_0_INTERRUPT_0_INTR);
      XIntc_Acknowledge(&intc_0,
XPAR MICROBLAZE 0 AXI INTC ABS GRADIENT OUT 0 INTERRUPT 1 INTR);
      while(1){
      }
      return 0;
}
```

- 46. Вляво, Project explorer -> избира се 15\_custom\_ip\_verilog\_mb\_app -> right-click -> Build project.
- 47. Вляво, Project explorer -> избира се 15\_custom\_ip\_verilog\_mb\_app\_system -> right-click -> Build project.
- 48. File → New → Platform project → Platform project name: 15\_custom\_ip\_verilog\_cortex\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 15\_custom\_ip\_verilog, създаден от Vivado → design\_1\_wrapper.xsa → Open → Finish.
- 49. Вляво → Project explorer → избира се 15\_custom\_ip\_verilog\_cortex\_pla → right-click → Build Project.
- 50. File → New → Application project → Next → "Select a platform from repository" → Избира се 15\_custom\_ip\_verilog\_cortex\_pla → Next → Application project name: 15\_custom\_ip\_verilog\_cortex\_app → Next → Next → "Hello world"

- → Finish.
- 51. Щраква се двукратно с ляв бутон върху директорията src в проекта 15\_custom\_ip\_verilog\_cortex\_app\_system/15\_custom\_ip\_verilog\_cortex\_app  $\rightarrow$  отваря се helloworld.c.
- 52. На мястото на темплейт програмата, копирайте следния код за ARM Cortex A9:

```
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"
#include "sleep.h"
volatile uint32 t *abs interrupt = ((volatile uint32 t *)0x43C00000)+11;
int main(){
    init_platform();
    print("Starting ...\n\r");
    while(1){
      *abs interrupt = 0x01;
      *abs interrupt = 0x00;
      usleep(1000000);
      *abs_interrupt = 0x02;
      *abs_interrupt = 0x00;
      usleep(1000000);
    }
    cleanup_platform();
    return 0;
}
```

- 53. Вляво, Project explorer → избира се 15\_custom\_ip\_verilog\_cortex\_app → right-click → Build project.
- 54. Вляво, Project explorer → избира се 15\_custom\_ip\_verilog\_cortex\_app\_system → right-click → Build project.
- 55. В основния прозорец на Vitis до бутонът Debug има стрелка надолу → натиска се → Debug configurations ... → щраква се двукратно върху Single Application Debug → вдясно ще се появи нова конфигурация на дебъг сесия. Избира се таб Application и се слагат отметки на двата процесора: microblaze\_0 и рs7\_cortexa9\_0. Проверяват се полетата Application, указващи фърмуерния .elf файл за всеки процесор. Полето на MicroBlaze може да бъде празно. Затова с ляв бутон в полето Summary се избира целият ред на microblaze\_0 и се натиска бутон Search срещу полето Application. Средата Vitis ще предложи всички .elf файлове, които са достъпни. С ляв бутон се натиска двукратно върху съответния

файл на MicroBlaze (14\_shared\_ram\_cortex\_app.elf). Сега в полетата Application на Summary трябва да се вижда:

```
microblaze_0 Debug/15_custom_ip_verilog_mb_app .elf
ps7_cortexa9_0 Debug/15_custom_ip_verilog_cortex_app.elf
```

Натиска се Apply → Debug

**ВНИМАНИЕ:** Всяко следващо стартиране на Debug сесия може да стане с бутон надолу до Debug бутона от основния прозорец на Vitis, при условие, че поне веднъж е била стартирана дебъг сесия от Debug configurations... прозореца (в конкретния случай това е станало, когато сме натиснали Apply → Debug).

**ВНИМАНИЕ:** не трябва да се натиска самият бутон Debug понеже това създава нова дебъг сесия, която по подразбиране зарежда фърмуер само на едно Cortex A9 ядро.

**ВНИМАНИЕ:** при промяна на сорс кода трябва да се натисне Build на фърмуерния проект (\_app) и на системния проект (\_app\_system), иначе дебъг сесията ще зареди старата версия на .elf файлът.

56. Дебъгването на отделните микропроцесори става като се избере с ляв бутон съответния процесор от таб Debug. Дебъг бутоните и всички дебъг табове се присвояват автоматично на избрания процесор, т.е. въпреки че процесорите са два, наборът от дебъг инструменти е един.

Ако дизайнът е бил успешен, светодиодите LD0 и LD1 трябва да започнат да премигват на 1 секунда последователно. Забележете, че паузата когато и двата светодиода са изгасени е по-дълга, защото функцията XGpio\_DiscreteWrite(&output, 1, 0x00); се вика два пъти.

- 57. Напишете програма, която тества сигналите gpio\_out\_0 и gpio\_out\_1. Свържете осцилоскоп на сигналите JB2\_P и JB2\_N от куплунга JB.
- 58. Напишете програма, която тества модулът за събиране на две числа по абсолютна стойност и делене с трето число. Формулата е:

59. Напишете програма, която тества модулът за изчисляване на градиент на 6 числа по формулата:

slv\_reg2);

60. Напишете програма, която описва персонализираният модул чрез структура на С (виж документ 07\_struct\_map.pdf в директорията на настоящото лабораторно упражнение). Нека програмата тества всичките 4 подмодула – прекъсване, GPIO, градиент и изчисляване на модул.

\* \* \*

- [1] <a href="https://github.com/k0nze/zedboard">https://github.com/k0nze/zedboard</a> pl to ps interrupt example
- [2] "Zynq-7000 SoC: Embedded Design Tutorial A Hand-On Guide to Effective Embedded System Design", UG1165 (v2020.1), Xilinx, June 10, 2020.

доц. д-р инж. Любомир Богданов, 2023 г.