

## Проектиране на вградени автомобилни електронни системи Пабораторно упражнение No.5

## Лабораторно упражнение №5

Работа с Xilinx Vivado и Vitis. Синтезиране на микропроцесорна система върху FPGA. Работа с I<sup>2</sup>С модул. Мултиплексиране на изводите с Constraints файл.

\_\_\_\_\_

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Стартирайте терминал с CTRL + ALT + T и изпълнете командите:

source ~/programs/xilinx/Vivado/2020.2/settings64.sh
vivado

- 3. Create Project  $\rightarrow$  Next  $\rightarrow$  Project name: 05\_i2c  $\rightarrow$  Next  $\rightarrow$  RTL Project + "Do not specify sources at this time"  $\rightarrow$  Next  $\rightarrow$  таб Boards: избира се Zybo (не Zybo Z7-10, не Zybo Z7-20, а само Zybo)  $\rightarrow$  Next  $\rightarrow$  Finish
- 4. Вляво → Flow navigator → Create block design → OK
- 5. Вдясно → Diagram → right-click → Add IP → Search → ZYNQ7 Processing System → double click
- 8. Вдясно → Diagram → натиска се и се задържа ляв бутон върху FCLK\_CLK0 сигнала и се свързва с M\_AXI\_GP0\_ACLK, след това се пуска левия бутон.
- 9. Вдясно → Diagram → right-click → Add IP → Search → Processor System Reset → double click
- 10. Вдясно → Diagram → right-click → Add IP → Search → AXI IIC → double click
- 11. Щраква се два пъти върху блока "ZYNQ7 Processing System"  $\rightarrow$  в "Page navigator" се отива на раздел "Interrupts"  $\rightarrow$  слага се отметка на "Fabric interrupts"  $\rightarrow$  в подраздела "PL-PS Interrupt Ports" се слага отметка на "IRQ\_F2P [15:0]"  $\rightarrow$  OK
- 12. В същия прозорец, отива се в "Page Navigator" → MIO Configuration → слага се отметка на I/O Peripherals → UART1 и се проверяват връзките MIO48 ↔ tx,

13. Свързва се "interrupt" изхода на I2C модула (iic2intc\_irpt) с входа на ZYNQ7 (IRQ\_F2P).


Натиска се ляв бутон върху извода и се задържа, докато се тегли връзката. Когато се свърже с другия пин, трябва да се пусне левия бутон.

- 14. Вдясно → Diagram → зелена лента → Designer Assitance available → Run Block Automation → Слага се отметка на "All Automation".
- 15. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Connection Automation → Слага се отметка на "All Automation". Избира се axi\_iic\_0 / IIC → вдясно се избира Options → Select board part interface → падащо меню → Custom. Натиска се OK.
- 16. Щраква се двукратно върху ZYNQ7 Processing System  $\rightarrow$  Page Navigator  $\rightarrow$  MIO Configuration  $\rightarrow$  I/O Peripherals  $\rightarrow$  маха се отметката от Етернет модула ENET0.
- 17. Подрежда се блоковата схема с бутон Regenerate Layout.
- 18. Вдясно → Diagram → лента с бутони → Validate Design (F6) → "Validation successful. There are no errors or critical warnings in this design." → OK
- 19. Централно  $\rightarrow$  в Block design прозореца, натиска се таб-а Sources  $\rightarrow$  Design sources  $\rightarrow$  right-click на design\_1.bd  $\rightarrow$  Create HDL Wrapper (създава VHDL описание на новосъздадената система)  $\rightarrow$  Let Vivado manage wrapper and autoupdate  $\rightarrow$  OK
- 20. File  $\rightarrow$  Add Sources  $\rightarrow$  Add or create constraints  $\rightarrow$  Next  $\rightarrow$  Add files  $\rightarrow$  укажете пътя до 00\_ZYBO\_Master.xdc (има го в директорията на настоящото лабораторно)  $\rightarrow$  OK  $\rightarrow$  сложете отметка на "Copy constraints files into project"  $\rightarrow$  Finish.
- 21. Горе, вляво  $\rightarrow$  таб Sources  $\rightarrow$  Constraints  $\rightarrow$  constrs\_1  $\rightarrow$  щракнете двукратно върху 00\_ZYBO\_Master.xdc, за да се отвори constraints файла. В него се описват връзките между вътрешните сигнали на FPGA и изводите на корпуса на FPGA.

Гледайки принципната схема на ZYBO, трябва да се проследят връзките на I2C EEPROM паметта с изводите на FPGA.

В constraints файла се откоментират следните редове:

#Audio Codec/external EEPROM IIC bus #IO\_L13P\_T2\_MRCC\_34 set\_property PACKAGE\_PIN N18 [get\_ports ac\_scl] set\_property IOSTANDARD LVCMOS33 [get\_ports ac\_scl] #IO\_L23P\_T3\_34 set\_property PACKAGE\_PIN N17 [get\_ports ac\_sda] set\_property IOSTANDARD LVCMOS33 [get\_ports ac\_sda]



IO_L8N_T1_34	T16 SW3
IO_L9P_T1_DQS_34	U17 JE8
IO_L9N_T1_DQS_34	V15 JC1 P
IO_L10P_T1_34	W15 JC1 N
IO_L10N_T1_34	U14 JD3 P
IO_L11P_T1_SRCC_34	U15 JD3 N
IO_L11N_T1_SRCC_34	U18
IO_L12P_T1_MRCC_34	U19
_IO_L12N_T1_MRCC_34	N18 (AC SCL)
LIO_L13P_T2_MRCC_34	P19 VGA HS
IO_L13N_T2_MRCC_34	N20 VGA G1
IO_L14P_T2_SRCC_34	P20 VGA B0
IO_L14N_T2_SRCC_34	T20 JB1 P
IO_L15P_T2_DQS_34	U20 JB1 N
IO_L15N_T2_DQS_34	V20 JB2 P
IO_L16P_T2_34	W20 JB2 N
IO_L16N_T2_34	¥18 JB3 P
IO_L17P_T2_34	Y19 JB3 N
IO_L17N_T2_34	V16 BTN2
IO_L18P_T2_34	W16 JE2
IO_L18N_T2_34	R16
IO_L19P_T3_34	<sup>™</sup> R17
IO_L19N_T3_VREF_34	T17 JE9
IO_L20P_T3_34	R18 BTN0
IO_L20N_T3_34	V17 JD4 P
IO_L21P_T3_DQS_34	V18 JD4 N
IO_L21N_T3_DQS_34	W18 JB4 P
IO_L22P_T3_34	W19 JB4 N
IO L22N T3_34	N17 AC_SDA
IO L23P_T3_34	P18 AC_MUTE
IO_L23N_T3_34	P15 SW1
IO_L24P_T3_34	P16 BTN1
IO_L24N_T3_34	T19 AC_MCLK
IO_25_34	
C19B	-

след което се натиска Ctrl + s от клавиатурата, за да се запазят промените.

**ВНИМАНИЕ!** Имената на сигналите в дадения constraints файл са примерни (ac\_scl, ac\_sda). Реалните имена могат да се видят от Design Sources  $\rightarrow$  design\_1\_wrapper  $\rightarrow$  design\_1\_i  $\rightarrow$  двукратно щракване върху design\_1.v

```
module design_1
(DDR_addr,
DDR_ba,
DDR_cas_n,
...
iic_rtl_scl_i,
iic_rtl_scl_o,
iic_rtl_scl_t,
```

```
iic_rtl_sda_i,
iic_rtl_sda_o,
iic_rtl_sda_t);
```

•••

в constraint файла трябва да се запише:

```
#Audio Codec/external EEPROM IIC bus


#IO_L13P_T2_MRCC_34

set_property PACKAGE_PIN N18 [get_ports iic_rtl_scl_io]

set_property IOSTANDARD LVCMOS33 [get_ports iic_rtl_scl_io]
```

#IO\_L23P\_T3\_34
set\_property PACKAGE\_PIN N17 [get\_ports iic\_rtl\_sda\_io]
set\_property IOSTANDARD LVCMOS33 [get\_ports iic\_rtl\_sda\_io]

Получената блокова схема трябва да изглежда така:



21. Вляво  $\rightarrow$  Flow navigator  $\rightarrow$  Generate bitstream  $\rightarrow$  Yes  $\rightarrow$  OK  $\rightarrow$  изчаква се няколко минути (докато завърши синтеза)  $\rightarrow$  View reports  $\rightarrow$  OK

**ВНИМАНИЕ:** долу, централно, в таб Log може да наблюдавата съобщенията от синтеза. Най-горе, вдясно на Vivado прозореца ще видите иконка на въртящ се зелен часовник. Докато тя е видима, значи трябва да се изчака.

22. File  $\rightarrow$  Export  $\rightarrow$  Export hardware  $\rightarrow$  Next  $\rightarrow$  Include bitstream  $\rightarrow$  Next  $\rightarrow$  Next  $\rightarrow$  Finish

- 23. Tools → Launch Vitis IDE
- 24. Избира се път до workspace за фърмуерния проект → Launch

**ВНИМАНИЕ:** възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката от "Delete project contents on disk (cannot be undone)" и натиснете ОК.

- 25. File → New → Platform project → Platform project name: 05\_i2c → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 05\_i2c, създаден от Vivado → design\_1\_wrapper.xsa → Open → Finish
- 26. Вляво → Project explorer → избира се 05\_i2c → right-click → Build Project
- 27. File → New → Application project → Next → "Select a platform from repository" → Избира се 05\_i2c → Next → Application project name: 05\_i2c\_app → Next → Next → "Hello World" → Finish
- 28. Щраква се двукратно с ляв бутон върху директорията src в проекта  $05\_i2c\_app\_system/05\_i2c\_app \rightarrow src \rightarrow helloworld.c$
- 29. В текстовия редактор на Vitis се въвежда следната програма [1]:

```
#include <stdio.h>
#include <string.h>
#include "platform.h"
#include "xil_printf.h"
#include "sleep.h"
#include "xparameters.h"
#include "xscugic.h"
#include "xil exception.h"
#include "xiic.h"
#define EEPROM ADDRESS
                                0x50 //7-bit address, 1010 000
XScuGic INTCO;
XIic I2C0;
u8 receiving data;
u8 transmitting data;
void i2c send handler(XIic *instance ptr){
      transmitting data = 0;
}
void i2c_receive_handler(XIic *instance ptr){
      receiving data = 0;
```

```
}
void i2c_status_handler(XIic *instance ptr, int event){
}
int main(){
      u8 read buffer[256];
      u8 cmd buffer[16];
      XScuGic_Config *intc_config;
      XIic_Config *iic_config;
      init_platform();
      xil printf("Starting the I2C EEPROM example ...\n\r");
      intc config = XScuGic LookupConfig(XPAR PS7 SCUGIC 0 DEVICE ID);
      XScuGic CfgInitialize(&INTCO, intc config, intc_config->CpuBaseAddress);
      XScuGic SetPriorityTriggerType(&INTC0, XPAR FABRIC IIC 0 VEC ID, 0xA0,
0x3);
      XScuGic Connect(&INTCO, XPAR FABRIC AXI IIC 0 IIC2INTC IRPT INTR,
(Xil ExceptionHandler) XIic InterruptHandler, &I2C0);
      XScuGic Enable(&INTCO, XPAR FABRIC AXI IIC 0 IIC2INTC IRPT INTR);
      Xil ExceptionInit();
      Xil ExceptionRegisterHandler(XIL EXCEPTION ID INT, (Xil ExceptionHandler)
XScuGic_InterruptHandler, &INTCO);
      Xil ExceptionEnable();
      iic config = XIic LookupConfig(XPAR IIC 0 DEVICE ID);
      XIic CfgInitialize(&I2C0, iic config, iic config->BaseAddress);
      XIic_SetSendHandler(&I2C0, &I2C0, (XIic_Handler) i2c_send_handler);
      XIic SetRecvHandler(&I2C0, &I2C0, (XIic Handler) i2c receive handler);
      XIic SetStatusHandler(&I2CO, &I2CO, (XIic StatusHandler)
i2c status handler);
      XIic SetAddress(&I2C0, XII ADDR TO SEND TYPE, EEPROM ADDRESS);
      memset(read buffer, 0x00, 256);
      receiving data = 1;
      transmitting data = 1;
      cmd buffer[0] = 0xfa;
      XIic Start(&I2C0);
      XIic MasterSend(&I2CO, cmd buffer, 1);
      while ((transmitting_data) || (XIic_IsIicBusy(&I2C0) == TRUE)) { }
      XIic Stop(&I2C0);
      XIic Start(&I2C0);
      XIic MasterRecv(&I2CO, read buffer, 2); //This API can't receive a single
byte, so get 2
      while ((receiving data) || (XIic IsIicBusy(&I2C0) == TRUE)) { }
      XIic Stop(&I2C0);
      xil printf("Eeprom read data: %02X\n", read_buffer[0]);
      while(1){ }
      cleanup platform();
      return 0;
```

- }
- 30. Вляво, Project explorer -> избира се 05\_i2c\_app\_system -> right-click -> Build project
- 31. Вляво, Project explorer -> избира се 05\_i2c\_app\_system -> right-click -> Debug as -> Launch Hardware
- 32. Отваря се терминал в Ubuntu с CTRL + ALT + T → Пише се ls /dev/tty и се натиска tab → "Display all 100 possibilities? (y or n)" въвежда се 'y' → **търси се системния файл, отговарящ на виртуалния RS232 порт** за дебъг съобщения (обикновено ttyUSB1, ВНИМАНИЕ на ttyUSB0 излиза виртуален порт за JTAG дебъгера, който не трябва да бъде отварян).

След като се види номера на виртуалния порт, в същия терминал се стартира RS232 терминал чрез командата

## cutecom

- 33. В cutecom → Device: избира се съответния порт за дебъг съобщения /dev/ttyUSBx → Settings → 115200-8-N-1, no flow control -> Open
- 34. Във Vitis: натиска се бутон Resume (F8). След това в Cutecom трябва да се изпише:

```
Starting the I2C EEPROM example ... 4
```

```
[19:12:39:271] <sup>c<sub>R</sub></sup> Eeprom read data: D8 <sup>L</sup><sub>F</sub>
```

- 35. За да спрете debug сесията във Vitis, натиснете Disconnect
- 36. Напишете програма, която прочита целия EUI-48 уникален номер, записан в ROM клетки на EEPROM паметта 24AA02E48.
- 37. Напишете програма, която прочита цялата EEPROM памет и принтира данните в следния формат:

[1] https://xilinx.github.io/embeddedsw.github.io/iic/doc/html/api/index.html

гл. ас. д-р инж. Любомир Богданов, 2021 г.