

# Проектиране на вградени автомобилни електронни системи

## Лабораторно упражнение №13

Работа с Xilinx Vivado и Vitis. Споделяне на модул посредством хардуерен мютекс (mutex) в многопроцесорна система.

\_\_\_\_\_

- 1. Превключете джъмпера вдясно на платката на позиция JTAG. Свържете µUSB кабел към PROG/UART USB куплунга. Включете платката от ключа ON/OFF.
- 2. Стартирайте терминал с CTRL + ALT + T и изпълнете командите:

source ~/programs/xilinx/Vivado/2020.2/settings64.sh
vivado

- 3. Create Project  $\rightarrow$  Next  $\rightarrow$  Project name: 13\_mutex  $\rightarrow$  Next  $\rightarrow$  RTL Project + "Do not specify sources at this time"  $\rightarrow$  Next  $\rightarrow$  Tab Boards: избира се Zybo (не Zybo Z7-10, не Zybo Z7-20, а само Zybo)  $\rightarrow$  Next  $\rightarrow$  Finish.
- 4. Вляво → Flow navigator → Create block design → OK.
- 5. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  right-click  $\rightarrow$  Add IP  $\rightarrow$  Search  $\rightarrow$  ZYNQ7 Processing System  $\rightarrow$  double click.
- 6. Вдясно → Diagram → натиска се и се задържа ляв бутон върху  $FCLK\_CLK0$  сигнала и се свързва с  $M\_AXI\_GP0\_ACLK$ , след това се пуска левия бутон.
- 7. Вдясно → Diagram → right-click → Add IP → Search → Processor System Reset → double click.
- 8. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  зелена лента  $\rightarrow$  Designer Assitance available  $\rightarrow$  Run Block Automation  $\rightarrow$  Слага се отметка на "All Automation".
- 9. Вдясно → Diagram → right-click → Add IP → Search → AXI Uartlite → double click.
- 10. Щракнете два пъти върху блока AXI Uartlite → Baudrate → 115200 → OK.
- 11. Вдясно → Diagram → right-click → Add IP → Search → AXI Interconnect → double click.


- 12. Щракнете два пъти върху блока AXI Interconnect  $\rightarrow$  Number of Slave Interfaces = 2  $\rightarrow$  Number of Master Interfaces = 3  $\rightarrow$  OK.
- 13. Вдясно → Diagram → right-click → Add IP → Search → MicroBlaze → double click.
- 14. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Block Automation → Слага се отметка на "microblaze\_0". В полето Options се избира Local memory: 64 kB и Cache configuration: None. Натиска се OK.
- 15. Щракнете два пъти върху блока MicroBlaze → Predefined configurations → Select Configuration: Microcontoller preset → OK.
- 16. Натиска се и се задържа ляв бутон върху M\_AXI\_DP порта и се свързва с порта S00\_AXI на AXI Interconnect блокът, след това се пуска левия бутон. Аналогично се свързва портът M00\_AXI с порта S\_AXI на AXI Uartlite модула. Аналогично се свързва M\_AXI\_GP0 порта на ZYNQ7 блокът с порта S01\_AXI на AXI Interconnect блокът.
- 17. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  right-click  $\rightarrow$  Add IP  $\rightarrow$  Search  $\rightarrow$  Mutex  $\rightarrow$  double click [1].
- 18. Натиска се и се задържа ляв бутон върху М01\_AXI порта на AXI Interconnect блокът и се свързва с порта S0\_AXI на mutex\_0 блока, след това се пуска левия бутон. Аналогично се свързва портът М02\_AXI с порта S1\_AXI на mutex\_0.
- 19. Щраква се двукратно върху ZYNQ Processing System  $\rightarrow$  "Page navigator"  $\rightarrow$  MIO Configuration  $\rightarrow$  махат се отметките в раздел I/O Peripherals на ENETO, USBO, SDO и UART1. Натиска се OK.
- 20. Вдясно → Diagram → зелена лента → Designer Assitance available -> Run Connection Automation → Слага се отметка на "All Automation". Натиска се ОК.
- 21. В основния прозорец на Vivado, до таб Diagram, се избира Address Editor  $\rightarrow$  натиска се бутон Assign All.
- 22. Подрежда се блоковата схема с бутон Regenerate Layout.
- 23. Вдясно  $\rightarrow$  Diagram  $\rightarrow$  лента с бутони  $\rightarrow$  Validate Design (F6)  $\rightarrow$  "Validation successful. There are no errors or critical warnings in this design."  $\rightarrow$  OK

В някои версии на Vivado е възможно да се появят предупредителни съобщения,

относно отрицателни стойности на параметрите DDR\_DQS\_TO\_CLK\_DELAY\_x, но те могат да се игнорират в конкретния дизайн.


24. Централно  $\rightarrow$  в Block design прозореца, натиска се таб-а Sources  $\rightarrow$  Design sources  $\rightarrow$  right-click на design\_1.bd  $\rightarrow$  Create HDL Wrapper (създава Verilog описание на новосъздадената система)  $\rightarrow$  Let Vivado manage wrapper and auto-update  $\rightarrow$  OK


Блоковата схема на системата е показана по-долу.



- 25. File  $\rightarrow$  Add Sources  $\rightarrow$  Add or create constraints  $\rightarrow$  Next  $\rightarrow$  Add files  $\rightarrow$  укажете пътя до 00\_ZYBO\_Master.xdc (има го в директорията на настоящото лабораторно)  $\rightarrow$  OK  $\rightarrow$  сложете отметка на "Copy constraints files into project"  $\rightarrow$  Finish.
- 26. Горе, вляво  $\rightarrow$  таб Sources  $\rightarrow$  Constraints  $\rightarrow$  constrs\_1  $\rightarrow$  щракнете двукратно върху 00\_ZYBO\_Master.xdc, за да се отвори constraints файла. В него се описват връзките между вътрешните сигнали на FPGA и изводите на корпуса на FPGA.

Гледайки принципната схема на ZYBO, трябва да се проследят връзките на порт ЈВ с изводите на FPGA.





В constraints файла се записват следните редове:

#### **#UART TX**

set\_property PACKAGE\_PIN T20 [get\_ports uart\_rtl\_txd]
set\_property IOSTANDARD LVCMOS33 [get\_ports uart\_rtl\_txd]

### **#UART RX**

set\_property PACKAGE\_PIN U20 [get\_ports uart\_rtl\_rxd]
set\_property IOSTANDARD LVCMOS33 [get\_ports uart\_rtl\_rxd]

след което се натиска Ctrl + s от клавиатурата, за да се запазят промените.

**ВНИМАНИЕ!** Имената на сигналите в дадения constraints файл са примерни (uart\_rtl\_rxd, uart\_rtl\_txd). Реалните имена могат да се видят от Design Sources  $\rightarrow$  design\_1\_wrapper  $\rightarrow$  design\_1\_i  $\rightarrow$  двукратно щракване върху design\_1.v

*Пример* – в настоящото упражнение Vivado е генерирал в wrapper-а следните сигнали:

```
module design 1
 (DDR_addr,
  DDR_ba,
  DDR_cas_n,
  DDR ck n,
  DDR_ck_p,
  DDR_cke,
  DDR_cs_n,
  DDR_dm,
  DDR_dq,
  DDR_dqs_n,
  DDR_dqs_p,
  DDR_odt,
  DDR_ras_n,
  DDR_reset_n,
  DDR we n,
  FIXED_IO_ddr_vrn,
  FIXED_IO_ddr_vrp,
  FIXED_IO_mio,
  FIXED_IO_ps_clk,
  FIXED_IO_ps_porb,
  FIXED_IO_ps_srstb,
  uart_rtl_rxd,
  uart_rtl_txd);
```

затова четирите Tcl команди дадени като пример съдържат get\_ports uart\_rtl\_rxd и get\_ports uart\_rtl\_txd.

- 27. Свържете USB-UART конвертор към горния ред изводи на куплунга JB на Zybo платката.
- 28. Вляво  $\rightarrow$  Flow navigator  $\rightarrow$  Generate bitstream  $\rightarrow$  Yes  $\rightarrow$  OK  $\rightarrow$  изчаква се няколко минути (докато завърши синтеза)  $\rightarrow$  View reports  $\rightarrow$  OK

**ВНИМАНИЕ:** долу, централно, в таб Log може да наблюдавата съобщенията от синтеза. Най-горе, вдясно на Vivado прозореца ще видите иконка на въртящ се зелен часовник. Докато тя е видима, значи трябва да се изчака.

```
29. File \rightarrow Export \rightarrow Export hardware \rightarrow Next \rightarrow Include bitstream \rightarrow Next \rightarrow Next \rightarrow Finish
```

\_\_\_\_\_\_

- 30. Tools → Launch Vitis IDE
- 31. Избира се път до workspace за фърмуерния проект → Launch

**ВНИМАНИЕ:** възможно е да има останали фърмуерни проекти от минали групи. В таб-а Explorer на средата Vitis със задържане на CTRL от клавиатурата изберете с ляв бутон на мишката всички проекти, след което натиснете десен бутон на мишката и Delete. Ако проектите ще се използват, махнете отметката

- от "Delete project contents on disk (cannot be undone)" и натиснете ОК.
- 32. File → New → Platform project → Platform project name: 13\_mutex\_mb\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 13\_mutex, създаден от Vivado → design\_1\_wrapper.xsa → Open → Поле Software specification → Operating system: standalone (това означава bare-metal firmware) и Processor: microblaze\_0 → Finish.
- 33. Вляво → Project explorer → избира се 13\_mutex\_mb\_pla → right-click → Build Project.
- 34. File → New → Application project → Next → "Select a platform from repository" → Избира се 13\_mutex\_mb\_pla → Next → Application project name: 13\_mutex\_mb\_app → Next → Next → "Hello World" → Finish.
- 35. Вляво в таб Explorer  $\rightarrow$  отваря се 13\_mutex\_mb\_app\_system / 13\_mutex\_mb\_app / src  $\rightarrow$  щраква се двукратно върху helloworld.c.
- 36. В текстовия редактор на Vitis и във файлът helloworld.c на MicroBlaze фърмуера се въвежда следната програма:

```
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"

int main(){
    init_platform();

    while(1){
        print("MicroBlaze\n\r");
    }

    cleanup_platform();

    return 0;
}
```

- 37. Вляво → Project explorer → избира се 13\_mutex\_mb\_app → right-click → Build Project.
- 38. Вляво → Project explorer → избира се 13\_mutex\_mb\_app\_system → right-click → Build Project.
- 39. File → New → Platform project → Platform project name: 13\_mutex\_cortex\_pla → Next → таб "Create new platform from hardware" → Browse → избира се пътя до проекта 13\_mutex, създаден от Vivado → design\_1\_wrapper.xsa → Open → Поле Software specification → Operating system: standalone и Processor: ps7\_cortexa9\_0 → Finish.

- 40. Вляво → Project explorer → избира се 13\_mutex\_cortex\_pla → right-click → Build Project.
- 41. File → New → Application project → Next → "Select a platform from repository" → Избира се 13\_mutex\_cortex\_pla → Next → Application project name: 13\_mutex\_cortex\_app → Next → Next → "Hello World" → Finish.
- 42. Щраква се двукратно с ляв бутон върху директорията src в проекта  $13\_mutex\_cortex\_app\_system/13\_mutex\_cortex\_app \rightarrow src \rightarrow helloworld.c$
- 43. Пренасочва се printf библиотеката към Uartlite. За целта се отваря платформеният проект 13\_mutex\_cortex\_pla  $\rightarrow$  двукратно щракване върху platform.spr  $\rightarrow$  ще се отвори нов таб в Eclipse с настройки на платформения проект (исторически наричан още Board Support Package BSP). В категорията Standalone on ps7\_cortexa9\_0 се щраква подкатегорията Board Support Package  $\rightarrow$  Modify BSP Settings ...  $\rightarrow$  категория Overview  $\rightarrow$  standalone  $\rightarrow$  поле Configuration for OS:  $\rightarrow$  Value на категориите stdin и stdout се променя на ахі\_uartlite\_0  $\rightarrow$  OK  $\rightarrow$  затваря се табът.
- 44. В текстовия редактор на Vitis и във файлът main.c на ARM Cortex A9 фърмуера се въвежда следната програма:

```
#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"

int main(){
    init_platform();

    while(1){
        print("ARM Cortex A9\n\r");
    }

    cleanup_platform();

    return 0;
}
```


- 45. Вляво, Project explorer  $\rightarrow$  избира се 13\_mutex\_cortex\_app  $\rightarrow$  right-click  $\rightarrow$  Build project.
- 46. Вляво, Project explorer  $\rightarrow$  избира се 13\_mutex\_cortex\_app\_system  $\rightarrow$  right-click  $\rightarrow$  Build project.
- 47. В основния прозорец на Vitis до бутонът Debug има стрелка надолу → натиска се → Debug configurations ... → щраква се двукратно върху Single Application Debug → вдясно ще се появи нова конфигурация на дебъг сесия. Избира се таб Application и се слагат отметки на двата процесора: microblaze\_0

и ps7\_cortexa9\_0. Проверяват се полетата Application, указващи фърмуерния .elf файл за всеки процесор. Полето на MicroBlaze може да бъде празно. Затова с ляв бутон в полето Summary се избира целият ред на microblaze\_0 и се натиска бутон Search срещу полето Application. Средата Vitis ще предложи всички .elf файлове, които са достъпни. С ляв бутон се натиска двукратно върху съответния файл на MicroBlaze (11\_multi\_proc\_mb\_app.elf). Сега в полетата Application на Summary трябва да се вижда:

microblaze\_0 Debug/13\_mutex\_mb\_app.elf ps7\_cortexa9\_0 Debug/13\_mutex\_cortex\_app.elf

Натиска се Apply → Debug

**ВНИМАНИЕ:** Всяко следващо стартиране на Debug сесия може да стане с бутон надолу до Debug бутона от основния прозорец на Vitis, при условие, че поне веднъж е била стартирана дебъг сесия от Debug configurations... прозореца (в конкретния случай това е станало, когато сме натиснали Apply → Debug).



**ВНИМАНИЕ:** не трябва да се натиска самият бутон Debug понеже това създава нова дебъг сесия, която по подразбиране зарежда фърмуер само на едно Cortex A9 ядро.

**ВНИМАНИЕ:** при промяна на сорс кода трябва да се натисне Build на фърмуерния проект (\_app) и на системния проект (\_app\_system), иначе дебъг сесията ще зареди старата версия на .elf файлът.

48. Дебъгването на отделните микропроцесори става като се избере с ляв бутон съответния процесор от таб Debug. Дебъг бутоните и всички дебъг табове се присвояват автоматично на избрания процесор, т.е. въпреки че процесорите са

два, наборът от дебъг инструменти е един.

49. Отваря се терминал в Ubuntu с CTRL + ALT +  $T \rightarrow \Pi$ ише се ls /dev/tty и се натиска tab  $\rightarrow$  "Display all 100 possibilities? (y or n)" въвежда се 'y'  $\rightarrow$  **търси се системния файл, отговарящ на виртуалния RS232 порт** за дебъг съобщения.

Сега се търси номера на виртуалния порт на USB-UART конвертора. След като се намери, в същия терминал се стартира RS232 терминал чрез командата:

#### cutecom

- 50. В cutecom  $\rightarrow$  Device: избира се съответния порт за дебъг съобщения /dev/ttyUSBx  $\rightarrow$  Settings  $\rightarrow$  115200-8-N-1, no flow control -> Open
- 51. Във Vitis: натиска се бутон Resume (F8) за Cortex A9 (ядро 0). След това в Сиtecom трябва да се изпише:

ARM Cortex A9 ARM Cortex A9

52. Във Vitis: натиска се бутон Resume (F8) за MicroBlaze. След това в Cutecom трябва да се изпише:

MicroBlaze MicroBlaze MicroBlaze MicroBlaze MicroBlaze MicroBlaze MicroBlaze

- 53. Натиснете бутон Suspend на ARM Cortex A9 ядрото. Cortex-ът би трябва да е зациклил във функцията void Xil\_DataAbortHandler(void \*CallBackRef) в xil\_exception.c файла. Това е защото и двата процесора се опитват да достъпят един и същи ресурс едновременно.
- 54. За да спрете debug сесията във Vitis, натиснете Disconnect.
- 55. Напишете програма, която защитава print съобщенията (и в MicroBlaze, и в ARM Cortex A9) с мютекс като първо заключите мютекса, после принтирате съобщението, после отключвате мютекса. Използвайте следните функции:

XMutex\_LookupConfig() XMutex\_CfgInitialize() XMutex\_Lock() XMutex\_Unlock()

**ВНИМАНИЕ:** хардуерният мютекс заключва и отключва ресурса като взима под внимание CPU\_ID-то на процесорът, който се опитва да отключи/заключи ресурса [2]. Проверете в храгатееrs.h и на двата процесора какво ID е дал Vivado като число. Ако ID-та са еднакви, мютексът няма да работи. Направете CPU\_ID на ARM Cortex-A9\_0 да е 0 (задължително), а CPU\_ID на MicroBlaze да е 1. След смяна на CPU ID трябва да се изчистят (clean) платформените проекти. След това се build-ват платформените проектите. След това се build-ват аpplication проектите.

Ако успешно сте написали програмата, в терминала трябва да се виждат следните съобщения:

ARM Cortex A9
MicroBlaze

56. Пренапишете програмата от миналата точка, но използвайте неблокиращата функция XMutex\_Trylock( ).

\* \* \*

[1] Adam Tylor, "MicroZed Chronicles: Inter Processor Communication (Part 3)", online, <a href="https://www.hackster.io/news/microzed-chronicles-inter-processor-communication-part-3-f007cddc3af5">https://www.hackster.io/news/microzed-chronicles-inter-processor-communication-part-3-f007cddc3af5</a>, 2023.

[2] LogiCORE IP Product Guide, "Mutex v2.1", PG117 (v2.1), Vivado Design Suite, November 21, 2019.

доц. д-р инж. Любомир Богданов, 2024 г.