ARM Cortex-A. Модул за организация на паметта (ММU)



Автор: доц. д-р инж. Любомир Богданов

Съдържание

- 1. Модул за организация на паметта (MMU) въведение
- 2. Инициализация на ММU
- 3. Транслация на ниво 1
- 4. Транслация на ниво 2
- 5. Атрибути на паметта
- 6. Многозадачно изпълнение и ММU

Модул за организация на паметта (Memory Management Unit, MMU) — преобразува физическите (абсолютните) адреси във виртуални (несъществуващи).

Целта е всеки един процес на операционната система да се изпълнява в негово си, частно адресно поле.

Транслиране на адреси — операцията, която MMU извършва — съпоставянето на виртуалните адреси на един процес с физическите адреси в системата.

Транслирането на адреси е **невидимо за програмиста**, т.е. става автоматично в хардуера и не са нужни допълнителни инструкции за управление на транслацията. *Аналогично на кеш паметите*

MMU отговаря за още три операции:

- *права за достъп до паметта
- *подредбата на паметта (memory ordering)
- *кеш схеми на опресняване (cache policy)

Приложните програми, изпълнявани от процесори с MMU се линкват с виртуални адреси (за разлика от bare-metal фърмуера).

Операционната система е тази, която **конфигурира** ММU преди да започне транслацията.

Ако MMU не е включено, виртуалните адреси ще бъдат директно съпоставени на реалните адреси и системата няма да функционира.

Транслационни таблици — част от основната памет (RAM), която съдържа всичката необходима информация, за да е успешно транслирането на виртуалните адреси към физически [1].

Транслационни буфери (Translation Lookaside Buffer, **TLB**) и модул за търсене в таблица (Table Walk Unit, **TWU**) – виж МСхТ, презентация 13.




Figure 9-2 The Memory Management Unit

Инициализация на ММИ

*Инициализацията на ARM Cortex MMU започва със зареждане на транслационните таблици в основната (RAM) памет. !!!!Пример!!!!

*Следва пускане на ММU чрез вдигане на бит #0 от контролния регистър на копроцесор #15 чрез копроцесорни инструкции:

```
1MRC p15, 0, R1, c1, C0, 0 ;Read control register
2 ORR R1, #0x1 ;Set M bit
3 MCR p15, 0,R1,C1, C0,0 ;Write control register and enable MMU
```

*Ако MMU промени адресното поле на кода, който пуска MMU-то, трябва да се използва бариерна инструкция за паметта (memory barrier).

Инициализация на ММU*Ако OS промени транслационните таблици има риск TLB да съдържат стара транслационна информация. Затова OS трябва да невалидира (invalidate) TLB буферите чрез копроцесор #15.

В Линукс има АРІ функции, които извършват тази операция [а]:

```
static inline void flush tlb all(void);
static inline void flush tlb range
     struct vm area struct *vma,
      unsigned long start,
     unsigned long end
```

Инициализация на ММИ

```
static inline void flush_tlb_all(void)
{
    dsb(ishst);
    __tlbi(vmallelis);
    dsb(ish);
    isb();
}
```

Където [а]:

dsb ishst – гарантира, че предишни опреснявания на транслационните таблици са завършили **tlbi** – невалидиране на TLB

dsb ish - гарантира, че TLB невалидирането е завършило **isb** – игнорира всички инструкции, които са били захванати (fetch) от старата (вече) карта на паметта

Инициализация на ММИ

```
static inline void flush_tlb_range
   struct vm area struct *vma,
   unsigned long start,
   unsigned long end
    * We cannot use leaf-only invalidation here, since we may be invalidating
    * table entries as part of collapsing hugepages or moving page tables.
     * Set the tlb level to TLBI TTL UNKNOWN because we can not get enough
     * information here.
      flush tlb range(vma, start, end, PAGE SIZE, false,
TLBI TTL UNKNOWN);
```

Инициализация на ММU*Страница в паметта (раде memory) — най-малкият регион от виртуална памет, който ММU може да съпостави (тар-не) към физически адреси.

*Размерът на страницата (page size) може да се конфигурира от операционната система (OS).

По-малки размери на страницата \rightarrow по-прецизен контрол на блок памет + по-малко неизползвана памет.

Пример: ако един процес изисква 7 kB памет, то 2 x 4 kB ще оставят 1 kB неизползван.

Пример: ако един процес изисква 7 kB памет, то 1_{13/48}х 64 kB ще оставят 57 kB неизползвани.

Инициализация на ММИ

По-големи размери на страницата → по-големи размери на TLB буфера => шансът да настъпи TLB попадение (TLB hit), когато процесорът се обръща към паметта е по-голям.

Повече TLB hit означава по-малко TWU търсене във външната RAM, което пък означава по-малко време ще бъде изгубено за транслиране на адресите.

Поради тази причина, в практиката се използват до 16 МВ на страница.

- * Първата стъпка при транслацията на адреса започва с намиране на позицията на виртуалния адрес в транслационната таблица [1].
- *Транслационната таблица на първата стъпка, т.е. на първо ниво L1, се нарича главна (master) транслационна таблица.
- *L1 таблицата разделя едно 4 GB адресно поле на 32битово ядро на 4096 равни 1-мегабайтови секции.
- *L1 съдържа 4096 позиции с 32-битови думи.




Figure 9-4 Finding the address of the level 1 translation table entry

Всяка позиция от L1 може да съдържа:

*указател към базов адрес от L2 таблица

ИЛИ

*физически базов адрес на 1-мегабайтова секция, съпоставена на виртуалния адрес

Младшите битове са едни и същи и в двата случая – указват отместване спрямо базовия адрес.

Базов адрес на главна транслационна таблица (translation table base address, TTBA) — физически адрес на транслационната таблица.

TTBA се инициализира от копроцесор #15, регистър C2, който се нарича TTBR или още TTBR0_EL1.

ТТВА трябва да е подравнен на 16-kВ граница.

При 32-битови виртуални адреси, старшите 12 бита указват индекса в транслационната таблица, на който ще се търси физическият адрес / указателя към L2 таблица.

***TTBR** (translation table base register) [3] — това е 64-или 128-битов регистър за задаване на начален адрес на L1 транслационната таблица.

Пример за инициализация на TTBR [2]:

```
LDR r0,=TTB; Set start of translation table base (on 16KB boundary) MCR p15,0,r0,c2,c2,0; Write value to CP15 c2
```

*Структурата на 128-битов TTBR е показана по-долу:

127 126 125 124 123 122 121 120	119 118 117 116 115 114 113 112	111 110 109 108 107	106 105 104 103 102 101	100 99	98 9	97	96
RES0							
RES0	BADDR[50:43]		RES0				
							=
ASID			BADDR[42:0]				
BADDR[42:0]				RES0	SK	L (CnP

- *Битове [127:88, 4:3] не се използват.
- *BADDR [87:80, 47:5] 51-битов базов адрес на транслационната таблица.
- ***ASID** [63-48] 8- или 16-битово число, указващо номер на процес, използващ виртуалното адресно поле.
- ***SKL** [2:1] (Skip Level) позволява да се прескачат нива по време на TWU търсене.

Пример: TTBA = 0x1230.0000 (адресът е в RAM)

VA = 0x0010.0000 = 0b0000.00001.0000.0000.0000 0000.0000 (адресът не съществува)

Индексът от L1 транслационната таблица, на който се намира стойността на физическия адрес, се изчислява като:

TTBA + (table entry 0x001 * 4 bytes) = 0x1230.0000 + 0x004 = 0x1230.0004 (адресът е в RAM и стойността му сочи към друг физически адрес)

*Процесът на транслация е показан по-долу:




Figure 9-6 First level address translation

Стойностите в транслационната таблица имат специален формат, показан по-долу:




Figure 9-5 Level 1 translation table entry format

- *Битове [1:0] определят дали стойността е грешка, указател към друга таблица, или базов адрес на секция с директно съпоставяне виртуален/физически адрес.
- *Бит 18 указва, ако е базов адрес на секция, дали тя е 1- или 16-мегабайтова.
- *Грешка (fault) тази стойност генерира изключение за прекратяване (Abort). Изключението може да бъде предизвикано от захващане на инструкция (fetch) или достъп до данни. Получава се, когато даден виртуален адрес не е съпоставен на нито един физически такъв.

- *Указател към L2 транслационна таблица сочи към 1-мегабайтов регион от L2 таблица, който може да бъде разделен на страници.
- *1-мегабайтова секция тази стойност съпоставя 1-мегабайтов регион с виртуални адреси към 1-мегабайтов регион със физически адреси.
- *16-мегабайтова супер-секция специален 1-мегабайтов регион, който запълва 16 позиции от транслационната таблица, но от друга страна заема по-малко място в TLB буфера.


*Както беше посочено, стойността от транслационната таблица, отговаряща за 1-мегабайтова секция, съдържа физическия базов адрес, както и още битове за:

- → права за достъп (access permissions, AP)
- → дали да бъде кеширан региона (cacheable, C)
- → дали да бъде буфериран региона (bufferable, B)

*16-мегабайтовите супер-секции трябва да бъдат подравнени на 16-мегабайтови граници.

*Стойностите в L1 таблицата описват 1-мегабайтови региони, затова е необходимо да има 16 последователни и идентични стойности в таблицата, за да се формира една супер-секция.

Транслация на ниво 1 *Обобщение:



28/48

- *Транслационните таблици на ниво 2 (L2) имат 256 32-битови стойности
- *L2 таблиците заемат 1 kB от RAM-та
- *Трябва да са подравнени на 1-килобайтови граници
- *Всяка стойност транслира 4-килобайтов блок с виртуални адреси към 4-килобайтов блок с физически адреси
- *Страниците са с размер 4 kB и 64 kB

Аналогично на L1 таблиците, стойностите в L2 таблиците са три вида:

*стойност, сочеща към малка страница – размерът на страницата е 4 килобайта

*стойност, сочеща към голяма страница — размерът на страницата е 64 килобайта и затова тази стойност трябва да бъде повторена 16 пъти

*стойност за грешка (fault) – при опит за достъп до тази стойност се генерира Abort изключение (прекъсване).

Структурата на L2 транслационна таблица е показана на фигурата по-долу.




Figure 9-8 Format of a level 2 translation table entry

TEX (type extention), **S** (shearabe), **AP+APX** (Access Permission) – указват атрибутите за достъпа до паметта.

C и B – указват схема за зареждане на кеш.


nG (non-global) — бит, указващ дали в TLB да се използва полето ASID (виж последната глава).

XN (execute never) — забранява спекулативното захващане на инструкции. Ако бъде опитано изпълнение на инструкции от такъв регион, ще се генерира prefetch abort изключение.

Региони с периферни входно-изходни устройства се маркират като XN.

Формирането на адрес от L2 таблица става по

следния начин:




33/48

Figure 9-9 Generating the address of the level 2 translation table entry

*Взима се базов адрес на L2 таблица от стойност на L1 таблица

*битове [19:12] — указват отместване спрямо базовия адрес. Така се намира 1 конкретна стойност от 256 в L2 таблицата.

Обобщение:



35/48

Figure 9-10 Summary of generation of physical address using the L2 translation table entry

Атрибути на паметта

Атрибутите на паметта, които се записват в транслационните таблици са:

- *права за достъп (Access Permissions, AP+APX) битове, указващи права за достъп.
- → Достъп до адреси в таблица, които сочат към данни и достъп, който е забранен ще бъде отказан (precise abort).
- → Достъп до адреси, сочещи към инструкции ще бъдат отказани (prefetch abort).

Атрибути на паметта Информация относно отказа за достъп е налична в копроцесор #15, в следните регистри:

*fault address – адресът, който е опитан да бъде достъпен с грешни права за достъп.

*fault status register – причината за генериране на abort изключение.

Кодът, който трябва да се справи с проблема може да промени някоя от транслационните таблици, след което да върне контрола обратно на приложението, което се опитва да достъпи адреса.

вариант е просто приложението да терминирано.

Таблица с правата за достъп, съответстващи на AP+APX битовете е дадена по-долу:

Table 9-1 Summary of Access Permission encodings

APX	AP	Privileged	Unprivileged	Description	
0	00	No access	No access	Permission fault	
0	01	Read/Write	No access	Privileged Access only	
0	10	Read/Write	Read	No user-mode write	
0	11	Read/Write	Read/Write	Full access	
1	00	-	-	Reserved	
1	01	Read	No access	Privileged Read only	
1	10	Read	Read	Read only	
1	11	-	-	Reserved	

ARM v6 и v7 дефинират 3 вида памети:

*strongly ordered — не може да бъдат споделяни и кеширани. Всички достъпи до тази памет стават в последователността, която е наредена от компилатора при компилирането на програмата.

*device — не може да бъдат споделяни и кеширани. Създадена е за периферни устройства, които са поместени в картата на паметта. Достъпите до нея са както са наредени от компилатора.

*normal - може да бъдат споделяни/несподеляни (shareable/non-shareable) и кеширани (cacheable).

S+C= използва се за инстр./данни, които се споделят между две или повече ядра.

NonS+C = използва се за инстр./данни, които се използват само от 1 ядро.

Атрибути на паметтаВидовете памет се избират от транслационната таблица посредством ТЕХ, С и В битовете:

Table 9-3 Memory type and cacheable properties encoding in translation table entry

TEX	С	В	Description	Memory type
000	0	0	Strongly-ordered	Strongly-ordered
000	0	1	Shareable device	Devicea
000	1	0	Outer and Inner write-through, no allocate on write	Normal
000	1	1	Outer and Inner write-back, no allocate on write	Normal
001	0	0	Outer and Inner non-cacheable	Normal
001	-	-	Reserved	-
010	0	0	Non-shareable device	Devicea
010	-	-	Reserved	-
011	-	-	Reserved	-
1XX	Y	Y	Cached memory XX = Outer policy YY = Inner policy	Normal

Двата най-младши бита на ТЕХ битовото поле указват вида на схемата на зареждане на **външните** кешове (най-често L2, L3, L4).

Битовете С и В указват схемата на зареждане на вътрешните кешове (най-често L1, L2).

Пример: в ARM Cortex-A8 и Cortex-A15 за вътрешни кешове се приемат L1 и L2.

Домейни на паметта — 16 броя ID тагове, които може да се присвояват на региони от паметта. Предстои да бъдат премахнати (deprecated), но във v7 все още ги има.

Domain Access Control Register (DACR) – регистър C3 от копроцесор #15 съдържа двубитови стойности за всяко ID. Тези стойности указват права за достъп до съответния домейн:

- *no-access предизвиква abort изключение при опит за достъп.
- *manager mode игнорира всички права за достъп на страницата и позволява пълен достъп до нея.
- *client mode използва правата за достъп на страницата от транслационната таблица.

Многозадачно изпълнение и ММИ

*Съпоставянето на виртуални адреси към физически за **инструкциите и данните на една ОЅ е фиксирано** — т.е. стойностите на транслационните таблици не се променят след като веднъж са били инициализирани.

*Това не е така за процесите — **при стартирането** им ядрото на **OS ще зареди** стойности на транслационна таблица, която ще отговаря за инструкциите и данните на този процес.

*Ако процесът използва malloc(), с което ще изиска допълнително памет, ОЅ ядрото ще промени първоначалната таблица на процеса.

Многозадачно изпълнение и ММU

*Когато един процес приключи, ОЅ ядрото може да изтрие транслационните му таблици и да даде свободното пространство на друг процес.

*При превключване от един процес на друг (context switch), OS ядрото превключва транслационните таблици.

*Транслационните таблици на процес, който не се изпълнява в момента, са защитени от ММU и активният процес не може да достъпва инструкциите/данните му по никакъв начин.

Многозадачно изпълнение и ММU

*ASID (Address Space ID) — когато nG = 1, това е 8-битово число, указващо номер на процес, което ще бъде използвано при транслирането на адресите.


ASID се записва в регистър С13 на копроцесор #15.

Така в TLB може да има валидни TLB адреси на една страница, но от различни процеси. Това значително намалява времето на един context switch, понеже се избягва TLB flush при такова превключване.

ASID помага за по-лесно дебъгване на ниво процес, когато има операционна система.

Многозадачно изпълнение и MMU

Пример: А, В, С процеси, използващи виртуално адресно пространство OT0x0000.0000нагоре. Забележете, че съдържа информация и за трите процеса без това да предизвиква проблем.



Physical Memory Map				
Task B				
Task C				
Task A				

Figure 9-11 ASIDs in TLB mapping the same virtual address

Литература

- [1] "ARM Cortex-A Series Programmer's Guide", Version 4.0, ARM DEN0013D (ID012214), 2013.
- [2] "ARM Developer Suite", Developer Guide, version 1.2, ARM DUI 0056D, 2001.
- [3] "Arm Architecture Registers for A-profile architecture", ARM DDI 0601, 2024.

Външни връзки

t

[a] www.kernel.org (linux-6.9-rc7/arch/arm64/include/asm/tlbflush.h

48/48