

Università degli Studi di Brescia

DIPARTIMENTO DI INGENGERIA DELL'INFORMAZIONE Corso di Laurea Magistrale in Ingegneria Elettronica

RELAZIONE

MIPS-Like Processor Moltiplicatore di numeri interi senza segno a 16 bit

Progetto di Sistemi Elettronici per l'Internet of Things

Autori:

Brescia Luca Matricola 706005

Loda Michele Matricola 85967

Pezzottini Simone Matricola 89521

Indice

\mathbf{Introd}	uzione	2
0.1	Descrizione generale del progetto	2
	0.1.1 Obiettivi della relazione	2
0.2	FPGA Cyclone III	•
0.3	Raspberry Pi Model 2B	4
0.4	Come funziona l'algoritmo	
0.5	Descrizione dell'algoritmo di moltiplicazione	(
	0.5.1 Motivazioni della dimensione dei dati	8
0.6	Descrizione del linguaggio VHDL	Ć
0.7	Codice implementato	Ć
	0.7.1 Approccio di progettazione	
0.8	Introduzione alla Simulazione con Altera ModelSim per l'Architecture "basic_mult"	
	0.8.1 Dettagli dello Script di Simulazione	.(
0.9	Tecniche di simulazione utilizzate	7
	0.9.1 Testbench per la verifica del moltiplicatore	. 7
0.10	Ruolo di MATLAB Simulink nel progetto	!(
0.11	Configurazione e comunicazione con il Raspberry Pi	?7
	0.11.1 Funzionamento della Comunicazione SPI	?7
0.12	Studio comportamentale	;]
	0.12.1 Risultati ottenuti	;]
0.13		, ,
0.10	Principali conclusioni del lavoro svolto) _

Introduzione

- 0.1 Descrizione generale del progetto
- 0.1.1 Obiettivi della relazione

Architettura del sistema

0.2 FPGA Cyclone III

L'FPGA Cyclone III EP3C16F484C6, mostrata in figura 1, è un dispositivo versatile e potente appartenente alla famiglia di FPGA prodotta da Intel, caratterizzato da specifiche e funzionalità avanzate che lo rendono adatto a diverse applicazioni.

- **Dimensioni**: L'FPGA è disponibile nella confezione 484-pin FineLine BGA, garantendo compattezza e adattabilità a sistemi embedded con limitazioni di spazio.
- Capacità logica: L'FPGA offre 16,608 elementi logici (LEs), consentendo la realizzazione di circuiti digitali complessi.
- Memoria: Dispone di memoria integrata di tipo M9K, con una capacità di archiviazione di 608 kilobits.
- Alta velocità di clock: Supporta velocità di clock elevate, permettendo un'elaborazione rapida dei dati e delle operazioni.
- I/O flessibili: Dispone di una vasta varietà di pin I/O configurabili, adattabili alle esigenze specifiche del sistema.
- Consumo energetico ridotto: Grazie alla tecnologia di fabbricazione a bassa potenza, l'FPGA offre un consumo energetico ottimizzato, rendendolo adatto a dispositivi a batteria e a sistemi a basso consumo.




Figura 1: FPGA Cyclone III

0.3 Raspberry Pi Model 2B




Figura 2: Raspberry Pi Model 2B

Struttura del moltiplicatore 16x16 bit

0.4 Come funziona l'algoritmo

L'algoritmo di moltiplicazione 16x16 bit, si compone di vari passaggi per ottenere il risultato desiderato.

Considerando due operandi A e B di 16 bit ciascuno, essi verranno scomposti in due parti più piccole, da 8 bit ciascuno come segue:




Figura 3: Suddivisione dell'operando A

Successivamente, i passi di moltiplicazione sono suddivisi in operazioni più gestibili. Le operazioni coinvolgono la moltiplicazione tra le parti alte di A e B, la moltiplicazione tra le parti basse di A e B, e varie somme di prodotti intermedi.

Per comprendere meglio i passaggi, scomponiamo i due operandi come segue:

$$A[15:0] = A[15:8] \times 2^8 + A[7:0] \times 2^0 B[15:0] = B[15:8] \times 2^8 + B[7:0] \times 2^0$$
 (1)

A questo punto se consideriamo di effetturare la moltiplicazione tra gli operandi, si ottiene:

$$A[15:0] \times B[15:0] = (A[15:8] \times 2^8 + A[7:0] \times 2^0) \times (B[15:8] \times 2^8 + B[7:0] \times 2^0)$$

$$= A[15:8] \times B[15:8] \times 2^{16} + (A[15:8] \times B[7:0] + A[7:0] \times B[15:8]) \times 2^8 + A[7:0] \times B[7:0]$$
(2)

Dall'equazione 2 si ottiene l'algoritmo implementato, dove vengono effettuate più moltiplicazioni, in cascata tra le parti scomposte degli operandi, e sommate sequenzialmente. In figura 4 viene mostrato uno schema a blocchi della soluzione poroposta.

L'intero processo sfrutta sia la proprietà distributiva che le proprietà delle potenze di 2, come l'espansione di 256 come 2⁸. Questo consente di semplificare le operazioni complesse e ridurre il carico computazionale.




Figura 4: Schema a blocchi della moltiplicazione. fonte: surf-vhdl.com

Una moltiplicazione binaria generalmente è svolta eseguendo una serie di somme e prodotti parziali. Dal punto di vista della logica combinatoria si mette in and il moltiplicando con i diversi bit del moltiplicatore, se il moltiplicatore è composto da n bit si hanno n prodotti parziali potenziali ognuno dei quali richiede una somma per costruire il risultato. Avere in posizioni diverse i bit del moltiplicatore da considerare implica che il moltiplicando deve essere opportunamente "shiftato": ogni posizione ha peso doppio, quindi si moltiplica per due e questo comporta lo spostamento del prodotto parziale di una posizione a sinistra per ogni bit in più. Questo approccio nel caso in cui si stia lavorando con dei numeri binari di grande dimensione comporta uno sforzo computazionale elevato.

Esempio: $10100_2 \times 11100_2$

					1	0	1	0	0	×
					1	1	1	0	0	=
					0	0	0	0	0	+
				0	0	0	0	0		+
			1	0	1	0	0			+
		1	0	1	0	0				+
	1	0	1	0	0					=
1	0	0	0	1	1	0	0	0	0	

Tabella 1: Esempio di moltiplicazione binaria

0.5 Descrizione dell'algoritmo di moltiplicazione

L'entity VHDL $mult_sgn_break_16x16$ implementa un moltiplicatore a 16 bit che prende in input due operandi, i_ma e i_mb , e produce in output il risultato della moltiplicazione, o_m , rappresentato su 32 bit.

Il moltiplicatore utilizza una struttura scomposta per calcolare il prodotto tra i due operandi. Il processo principale, denominato p_mult , è sensibile ai segnali di clock (i_clk) e di reset (i_rstb) . Durante la fase di reset, tutti i segnali intermedi vengono inizializzati a zero per garantire un corretto avvio del modulo.

Il calcolo della moltiplicazione avviene all'interno del processo p_mult . I segnali intermedi $(r_ma_hi, r_ma_lo, r_mb_hi, r_mb_lo, r_m_hi, r_m_lo, r_m)$ vengono utilizzati per memorizzare i valori intermedi durante il calcolo (vedi Listato 2).

```
2 -- Project : Moltiplicatore a 16bit
3 -- Author : Brescia Luca
4 --
                Loda Michele
5 --
               Pezzottini Simone
6 -- Date : AY2022/2023
                                                    __
7 -- Company : UniBS
8 -- File : mul16.vhd
10
11 library ieee;
use ieee.std_logic_1164.all;
13 use ieee.numeric_std.all;
15 entity mult_sgn_break_16x16 is
    generic (
16
      NUM_CYCLES : integer := 16 --! Numero di cicli per effettuare la moltiplicazione
17
18
    port (
19
      i_clk : in std_logic;
20
      i_rstb : in std_logic;
21
      i_en : in std_logic;
22
            : in std_logic_vector(15 downto 0);
: in std_logic_vector(15 downto 0);
23
      {	t i\_ma}
24
      i mb
     o_m : out std_logic_vector(31 downto 0);
      o_rdy : out std_logic
                                              --! output ready
26
    );
27
28 end mult_sgn_break_16x16;
29
30 architecture rtl of mult_sgn_break_16x16 is
31
    -- Segnali intermedi per il calcolo della moltiplicazione
32
    signal r_ma_hi : signed(7 downto 0); -- Parte alta del primo operandi (A[15:8]) signal r_ma_lo : signed(8 downto 0); -- Parte bassa del primo operandi con bit
33
                                              -- Parte bassa del primo operandi con bit di segno (
34
      A[7:0]
    signal r_mb_hi : signed(7 downto 0);
                                              -- Parte alta del secondo operandi (B[15:8])
35
    signal r_mb_lo : signed(8 downto 0);
                                              -- Parte bassa del secondo operandi con bit di segno
36
       (B[7:0])
    signal r_m_hi
                     : signed(15 downto 0); -- Moltiplicazione tra parti alte (A[15:8] * B
37
      「15:8])
                    : signed(16 downto 0);
                                              -- Moltiplicazione tra parti alte e basse sommate (A
    signal r_m_md
      [15:8] * B[7:0] + A[7:0] * B[15:8]
    signal r_m_lo : signed(17 downto 0);
                                              -- Moltiplicazione tra parti basse (A[7:0] * B[7:0])
39
      con bit di segno esteso
    signal r_m : signed(31 downto 0); -- Risultato della moltiplicazione finale
40
    signal counter : integer;
                                               -- contatore cicli di clock
41
42
43 begin
    o_m <= std_logic_vector(r_m); -- Assegnamento del risultato alla porta di output o_m
45
    -- Calcolo della moltiplicazione a 16 bit
46
47
    r_m_hi <= r_ma_hi * r_mb_hi;
    r_m_md <= r_ma_hi * r_mb_lo + r_mb_hi * r_ma_lo;
48
    r_m_lo <= r_ma_lo * r_mb_lo;
49
50
    p_mult : process(i_clk, i_rstb)
51
    begin
    if (i_rstb = '1') then
53
      -- Reset dei segnali intermedi
54
      r_ma_hi <= (others => '0');
55
     r_ma_lo <= (others => '0');
56
      r_mb_hi <= (others => '0');
57
      r_mb_lo <= (others => '0');
58
      r_m <= (others => '0');
59
      counter <= 0;</pre>
      o_rdy <= '0';
61
62
    elsif (rising_edge(i_clk)) then
      if i_en = '1' then
63
      -- Assegnazione dei valori ai segnali intermedi durante il ciclo di clock
64
      r_ma_hi <= signed(i_ma(15 downto 8));
                                                   -- Assegnazione della parte alta del primo
      operandi
      r_ma_lo <= signed('0' & i_ma(7 downto 0)); -- Assegnazione della parte bassa del primo
66
      operandi con estensione del bit di segno
      r_mb_hi <= signed(i_mb(15 downto 8));
                                                    -- Assegnazione della parte alta del secondo
67
  operandi
```

```
r_mb_lo <= signed('0' & i_mb(7 downto 0)); -- Assegnazione della parte bassa del secondo
68
       operandi con estensione del bit di segno
               <= r_m_hi & "0000000000000000" + resize(r_m_md & "00000000", 32) + resize(r_m_lo,</pre>
             -- Calcolo del risultato finale della moltiplicazione
70
       --! Aumento il numero di cicli effettuati per la moltiplicazione, se li supero segnalo
       output ready
       counter <= counter + 1;</pre>
71
       if counter >= NUM_CYCLES then
72
         o_rdy <= '1';
73
       end if;
74
75
       else
76
       counter <= 0;</pre>
       o_rdy <= '0';
77
78
       end if;
     end if;
79
80
     end process p_mult;
81
  end rtl;
82
```

Listing 1: mul16.vhd - architettura del motiplicatore a 16 bit

Il risultato finale della moltiplicazione viene assegnato alla porta di output $o_{-}m$ come una stringa binaria convertita in un vettore di segnali di tipo std_logic_vector .

Il modulo VHDL **mul16** è stato progettato per eseguire moltiplicazioni a 16 bit in modo efficiente e preciso, fornendo un'implementazione hardware ottimizzata per l'FPGA Cyclone III EP3C16F484C6.

0.5.1 Motivazioni della dimensione dei dati

Nel progetto del moltiplicatore a 16 bit, la scelta della dimensione dei dati influisce sull'ottimizzazione delle prestazioni e nell'occupazione delle risorse. La dimensione dei dati si riferisce alla quantità di bit utilizzati per rappresentare i valori di input e output del moltiplicatore.

Una dimensione di 16 bit permette di gestire una vasta gamma di numeri interi senza introdurre una complessità eccessiva. I dati a 16 bit possono rappresentare valori compresi tra -2^{15} e $2^{15} - 1$. Nel contesto di un moltiplicatore, è spesso necessario eseguire operazioni su numeri relativamente piccoli, ma con una precisione sufficiente per evitare overflow o underflow.

Dimensioni maggiori dei dati potrebbero richiedere risorse hardware aggiuntive, aumentando il consumo energetico e la latenza. Infine, le operazioni aritmetiche e logiche su dati a 16 bit sono ben supportate dalle librerie standard del linguaggio VHDL, semplificando il processo di sviluppo e di debugging.

Progettazione e implementazione in VHDL

0.6 Descrizione del linguaggio VHDL

Il VHDL (VHSIC Hardware Description Language) è un linguaggio di descrizione hardware utilizzato per descrivere circuiti digitali complessi.

Il linguaggio permette di modellare il comportamento e la struttura dei circuiti, consentendo di sviluppare soluzioni hardware in modo efficiente.

Le principali caratteristiche del VHDL includono:

- Descrizione Comportamentale: Il VHDL consente di definire il comportamento di un circuito attraverso processi. Questi processi contengono istruzioni sequenziali che modellano l'evoluzione del circuito nel tempo.
- Descrizione Strutturale: È possibile definire la struttura di un circuito attraverso la connessione di componenti predefiniti. Questo approccio permette di creare circuiti complessi combinando blocchi più semplici.
- Tipi di Dati: VHDL offre una vasta gamma di tipi di dati, tra cui booleani, interi, vettori e record. Questi tipi consentono di modellare sia segnali digitali che dati analogici.
- Sintassi Gerarchica: È possibile definire circuiti a più livelli di gerarchia, suddividendo la progettazione in moduli più piccoli e riutilizzabili.
- Simulazione: Uno dei vantaggi chiave del VHDL è la possibilità di eseguire simulazioni per verificare il comportamento del circuito prima della fase di implementazione hardware.

Il processo di sviluppo in VHDL inizia con la definizione dei moduli e dei componenti necessari. Questi moduli vengono collegati tra loro per creare il circuito completo. Successivamente, vengono scritti processi per descrivere il comportamento dei singoli moduli.

Una volta completata la descrizione in VHDL, è possibile eseguire simulazioni per testare il funzionamento del circuito in diverse condizioni. Questo approccio aiuta a individuare errori e problemi prima della fase di implementazione hardware.

In conclusione, il VHDL è uno strumento potente per la progettazione di circuiti digitali. La sua combinazione di descrizione comportamentale e strutturale, insieme alla capacità di simulazione, lo rende uno strumento essenziale nell'industria dell'elettronica digitale.

0.7 Codice implementato

L'architettura basic_mult rappresenta il top level dell'architettura implementata. Essa costituisce un sistema in cui diverse entità lavorano sinergicamente per realizzare l'obiettivo complessivo del progetto. Gestisce

l'interconnessione tra entità, tra cui i componenti personalizzati e i moduli predefiniti fornitici durante il corso.

Il modulo **spi**, che abilita l'interfacciamento tra dispositivi attraverso una comunicazione seriale sincrona. Questo modulo viene utilizzato per stabilire una comunicazione con dispositivi esterni. Nel nostro caso, con la scheda di sviluppo *RaspberryPi*.

Parimenti, il modulo blink heartbeat è un'entità, fornita durante il corso, che non richiede modifiche significative all'integrazione. Esso fornisce un indicatore visivo dello stato operativo del sistema tramite il lampeggio di un LED.

L'integrazione delle vaire entità all'interno dell'architettura basic_mult richiede la sincronizzazione dei segnali di controllo, flussi di dati e temporizzazioni. Per questo motivo è stata creata una macchina a stati che regola il funzionamento del sistema. Le varie connessioni tra le entity garantiscono la propagazione del segnale una volta che viene abilitato dalla macchina a stati.

Essa si suddivide in due signal:

- 1. current state: stato corrente della macchina a stati:
- 2. next state: stato successivo della macchina a stati, valorizzato al verificarsi di una condizione ben precisa.

Inoltre, sono stati creati vari processi che, parallelamente, gestiscono il funzionamento del sistema completo.

Di seguito, viene riportato per intero il codice dell'entity basic_mult, che costituisce il top-level per la nostra architettura.

```
-- Project : Moltiplicatore a 16bit
2
  -- Author : Brescia Luca
3
               Loda Michele
5 --
               Pezzottini Simone
               AY2022/2023
  -- Date :
  -- Company : UniBS
  -- File :
               basic_mult.vhd
9
10
11 library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.all;
15
16 entity basic_mult is
17
    port
18
    CLOCK_50 : in std_logic;
                                                      --! Clock di sistema a 50 MHz
19
         : in std_logic_vector(2 downto 0); --! Segnali di controllo push buttons
: out std_logic_vector(9 downto 0); --! Segnali di output per i LED
20
21
    GPIO_1 : inout std_logic_vector(31 downto 0) --! Segnali di input/output GPIO
22
23
    ):
  end basic_mult;
24
25
26 architecture top_arch of basic_mult is
    --! Definizioni costanti
27
                     : integer := 32; --! Dimensione del dato
    constant DATA_W
                             : integer := 5; --! Numero di bit per contenere il dato
    constant Nbit
29
                             : std_logic_vector(DATA_W - 1 downto 0) := (others => '0');
    constant all_zeros
30
      Dati in ingresso SPI
     --! Stati per la macchina a stati
31
    type my_states is (STATE_WAIT_NEW_DATA, STATE_START_MULTIPLY, STATE_MULT_READY,
32
      STATE_DATA_SENT); --! Stati possibili per la macchina a stati
    signal current_state : my_states; --! Stato corrente della macchina a stati
33
                                         --! Prossimo stato della macchina a stati
    signal next_state: my_states;
     --! Definizioni signals
35
    signal pb0_synchronizer : std_logic_vector(2 downto 0);
                                                                              --! Sincronizzatore
36
      del pushbutton per segnale di reset
                          : std_logic
    signal SYS_SPI_SCK
                                                                    := '0'; --! Pin di clock SPI
37
38
    signal SYS_SPI_MOSI
                             : std_logic
                                                                    := '0'; --! Pin di output dati
    signal SYS_SPI_MISO : std_logic
                                                                    := '0'; --! Pin di input dati
39
```

```
SPI
     signal spi_data_in
                              : std_logic_vector(DATA_W - 1 downto 0);
                                                                               --! Dati in ingresso
40
       SPT
                              : std_logic_vector(DATA_W - 1 downto 0);
                                                                               --! Dati in uscita SPI
     signal spi_data_out
41
     signal mult_data_a
                              : std_logic_vector(DATA_W/2 - 1 downto 0);
                                                                              --! Copia del dato in
42
       ingresso
     signal mult_data_b
                              : std_logic_vector(DATA_W/2 - 1 downto 0);
                                                                               --! Copia del dato in
43
       ingresso
     signal result
                              : std_logic_vector(DATA_W - 1 downto 0);
                                                                               --! Risultato della
44
      moltiplicazione
                                                                    := '0';
                                                                               --! Flag di reset
     signal reset
                              : std_logic
45
                                                                    := '0';
     signal enable_clk
                             : std_logic
                                                                               --! Flag di
46
       abilitazione clock per l'entity moltiplicatore
     signal newdata
                              : std_logic
                                                                    := '0';
                                                                               --! Flag di presenza
      nuovo dato da inviare
                                                                               --! Flag di
                              : std_logic
                                                                    := '0':
     signal multready
      segnalazione dato moltiplicato corretto
                                                                              --! Flag di invio
     signal datasent
                            : std_logic
                                                                    := '0';
49
       corretto del dato
50
51 begin
     --! Assegnazione dei segnali SPI ai pin fisici GPIO
    SYS_SPI_SCK <= GPIO_1(7); --! Segnale di clock spi
SYS_SPI_MOSI <= GPIO_1(5); --! Segnale di input per FPGA (Slave)
53
54
     GPIO_1(3) <= SYS_SPI_MISO; --! Segnale di output per FPGA (Slave)
56
     --! Gestione del lampeggio del LED
57
    blink_hb : entity work.blink_heartbeat port map(
58
    CLK => CLOCK_50,
59
    LED => LEDG(0)
60
    );
61
62
63
     --! Istanza del modulo SPI
    spi_inst : entity work.spi
64
     generic
65
66
    map (
    DATA_W => 32,
67
    Nbit
           => 5
69
70
    port
    map (
              => CLOCK_50,
    CLK
72
              => reset,
    reset
73
    DATA_IN => spi_data_out,
74
    DATA_OUT => spi_data_in,
75
              => datasent,
76
    R.D
    WR.
              => newdata,
77
              => SYS SPI SCK.
    SCK
78
    MOST
              => SYS_SPI_MOSI,
    MISO
              => SYS_SPI_MISO
80
81
    );
82
    --! Istanza del moltiplicatore 16x16
83
    mult_inst : entity work.mult_sgn_break_16x16
84
    port
85
    map (
86
     i_clk => CLOCK_50,
    i_rstb => reset,
88
    i_en => enable_clk,
89
            => mult_data_a,
    i_ma
           => mult_data_b,
    i_mb
91
    o_m
            => result.
92
    o_rdy => multready
93
94
    );
95
     --! Processo principale per la gestione della macchina a stati per la realizzazione del
96
     moltiplicatore senza segno spi
     --! Attende un dato in ingresso su spi formattato come segue: (MOLTIPLICATORE << 16 |
     MOLTILPICANDO) dove moltiplicando e moltiplicatore sono due interi senza segno a 16 bit
     main_process : process (current_state, newdata, multready, datasent)
98
99
     begin
     --! Gestione della macchina a stati
100
     case current_state is
       --! Attesa del nuovo dato
102
     when STATE_WAIT_NEW_DATA =>
103
```

```
104
         LEDG(9 downto 2) <= (others => '0'); --! Reset dei led presenti su FPGA
105
       next_state <= STATE_WAIT_NEW_DATA;</pre>
106
          --! Controllo presenza flag di nuovo dato e che il dato sia diverso da 0
107
         if newdata = '1' and (spi_data_in /= all_zeros) then
108
         --! Divisione del dato di ingresso a 32bit come dato_a e dato_b
         mult_data_a <= spi_data_in(15 downto 0); --! Moltiplicando parte bassa (0 - 15) del</pre>
110
       dato in ingresso
         mult_data_b <= spi_data_in(31 downto 16); --! Moltiplicatore parte alta (16- 31) del</pre>
111
       dato in ingresso
                                                    --! Avanzamento di stato della macchina a
         next_state <= STATE_START_MULTIPLY;</pre>
112
       stati
         end if;
113
       --! Avvio moltiplicazione e attesa completamento
115
       when STATE_START_MULTIPLY =>
116
                             --! Abilitazione del segnale di clock per la entity
         enable_clk <= '1';
117
       mult sgn break 16x16
       next_state <= STATE_START_MULTIPLY;</pre>
118
          --! Attesa flag moltiplicazione terminata
119
         if multready = '1' then
120
         spi_data_out <= result;</pre>
                                            --! Copia del risultato sul signal che inviera' su spi
        il valore
         next_state <= STATE_MULT_READY; --! Avanzamento di stato della macchina a stati</pre>
122
123
         end if:
124
       --! Moltiplicazione completata e attesa di fine invio del dato su spi
125
       when STATE_MULT_READY =>
126
         enable_clk <= '0'; --! Arresto del segnale di clock per la entity mult_sgn_break_16x16
127
         next_state <= STATE_MULT_READY;</pre>
128
         --! Attesa flag dato inviato
129
         if datasent = ',1' then
130
131
         next_state <= STATE_DATA_SENT;</pre>
                                            --! Avanzamento di stato della macchina a stati
         end if:
132
133
134
       --! Termine delle operazioni
       when STATE_DATA_SENT =>
135
       LEDG(7) <= '1'; --! Segnalazione tramite accensione del led7 delle operazioni concluse
136
     next_state <= STATE_DATA_SENT; --! Loopback del nuovo stato</pre>
137
       --! Se il flag di dato inviato e' attivo
138
       if datasent = '1' then
139
         LEDG(8) <= '1'; --! Segnalazione tramite accensione del led8 del corretto invio del dato
140
141
       end if;
       when others =>
142
         LEDG(9) <= '1'; --! Segnalazione tramite accensione del led9 della metastabilita'
143
     end case;
144
     end process;
145
146
     --! Gestione dell'avanzamento di stato della macchina a stati
147
     state_memory : process (CLOCK_50, reset) --! Stati possibili per la macchina a stati
148
     begin
149
150
     --! Gestione del segnale di reset
     if reset = '1' then
151
       current_state <= STATE_WAIT_NEW_DATA;</pre>
                                                --! Reset macchina a stati
152
     elsif (rising_edge(CLOCK_50)) then
153
      current state <= next state:</pre>
                                               --! Avanzamento di stato
154
     end if;
     end process;
156
157
     --! Gestione del segnale di reset
158
     reset_handle : process (CLOCK_50, KEY)
159
160
     --! Trigger delle operazioni sul fronte positivo del clock FPGA
161
     if (rising_edge(CLOCK_50)) then
162
        --! Sincronizzazione del pushbuttonO e generazione del segnale di reset
       pb0_synchronizer(2 downto 1) <= pb0_synchronizer(1 downto 0);</pre>
164
                                     <= KEY(0);
165
       pb0_synchronizer(0)
166
       --! Fronte positivo indica che il pushbuttonO e' stato rilasciato
167
       if pb0_synchronizer(2 downto 1) = "01" then
168
       LEDG(1) <= '1'; --! Segnalazione tramite accensione del led1 l'attivazione del segnale
169
       di reset
               <= '1'; --! Attivazione segnale di reset
       --! Se e' stato attivato al clock precedente il segnale di reset
171
       elsif (reset = '1') then
172
```

```
LEDG(1) <= '0'; --! Segnalazione tramite spegnimento del led1 la disattivazione del segnale di reset
reset <= '0'; --! Disattivazione segnale di reset
end if;
end if;
end process;
end top_arch;
178
```

Listing 2: Top level implementato per la nostra architettura

0.7.1 Approccio di progettazione

La scelta di implementare una macchina a stati per gestire il processo di moltiplicazione all'interno del progetto è motivata dalla necessità di coordinare e controllare le diverse fasi coinvolte nel funzionamento del progetto. La moltiplicazione in sé è un'operazione complessa che richiede diverse fasi di calcolo, sincronizzazione e gestione dei segnali di controllo. Inoltre, in questo progetto viene richiesto il corretto funzionamento della comunicazione SPI, da cui bisogna ottenere i due operandi e inviare successivamente il risultato della loro moltiplicazione.

La macchina a stati offre un'organizzazione strutturata per gestire queste diverse fasi in modo sequenziale e controllato. Ciascuno stato rappresenta una fase specifica del processo di funzionamento, consentendo una suddivisione chiara e modulare delle operazioni coinvolte. Questo approccio non solo semplifica la progettazione e l'implementazione, ma contribuisce anche a una maggiore comprensione del flusso di lavoro.

In particolare, con riferimento al listato 2:

- STATE_WAIT_NEW_DATA è lo stato responsabile della lettura dei dati in ingresso. Il sistema resta in questo stato finché non viene segnalata la presenza di un nuovo dato di ingresso newdata con l'aggiunta del controllo che sia diverso da zero. Questo stato è anche lo stato indotto dal segnale di reset.
- STATE_START_MULTIPLY è lo stato indotto dopo che è stato correttamente ricevuto un dato da SPI. Avvia il processo di moltiplicazione attivando il clock corrispondente all'entity mult_inst e attende il segnale o_rdy corrispondente alla presenza del dato moltiplicato correttamente.
- STATE_MULT_READY è lo stato indotto dopo che la moltiplicazione è terminata. Esso avvia il processo di invio del dato tramite l'entity *spi_inst* e attende finché non è segnalato il corretto invio del dato.
- STATE_DATA_SENT è lo stato indotto quando il dato è stato correttamente inviato. Esso segna la fine di tutte le operazioni. Il sistema resta in questo stato di *IDLE* finché un nuovo segnale di reset non è ricevuto.

Ogni transizione tra stati è governata da un insieme di condizioni ben definite, che aiuta a garantire che le operazioni avvengano nel momento giusto e con il timing corretto. Ciò è particolarmente importante in un sistema sincrono come quello in questione, dove il corretto sequenziamento delle operazioni è essenziale per ottenere risultati corretti.

Simulazione e verifica

0.8 Introduzione alla Simulazione con Altera ModelSim per l'Architecture "basic_mult"

La simulazione è un passo cruciale nel processo di progettazione hardware, poiché consente di verificare il funzionamento e l'interazione delle diverse componenti del sistema. Nel contesto del progetto basato sull'architecture "basic_mult", l'obiettivo è quello di realizzare un moltiplicatore a 16 bit. Per verificare l'effettivo funzionamento di tale componente, è stato utilizzato l'ambiente di simulazione Altera ModelSim.

Di seguito viene riportato il codice utilizzato per la creazione del testbench:

```
2 -- Project : Moltiplicatore a 16bit
3 -- Author : Brescia Luca
4 -- Loda Michele
               Pezzottini Simone
6 -- Date : AY2022/2023
7 -- Company : UniBS
8 -- File : tb_spi.vhd
10 library ieee;
use ieee.std_logic_1164.all;
12 use ieee.numeric_std.all;
14 entity tb_spi is
15 end tb_spi;
17 architecture sim of tb_spi is
    COMPONENT testbench
    port
19
20
      CLOCK_50 : in std_logic;
                                                        --! Clock di sistema a 50 MHz
            : in std_logic_vector(9 downto 0);
                                                       --! Dati in ingresso da interruttore
22
                                                       --! Segnali di controllo push buttons
      KEY
23
              : in std_logic_vector(2 downto 0);
                                                        --! Segnali di output per i LED
24
      LEDG
               : out std_logic_vector(9 downto 0);
      GPIO_1 : inout std_logic_vector(31 downto 0) --! Segnali di input/output GPIO
25
    END COMPONENT;
27
    -- COSTANTI
    constant clk_period: integer := 20;
constant sck_period: integer := 200;
                                             -- ns
30
                                            -- ns
31
    constant data1: integer := 131143; -- max 65535
32
                          integer := 18;     -- max 65535
integer := 32;     -- dimensione del dato
    constant data2:
33
    constant DATA_W:
                                            -- numero di bit per contenere il dato
    constant Nbit:
                          integer := 5;
35
36
    --inout
38
    signal GPIO_1 : std_logic_vector(DATA_W-1 downto 0);
39
40
    --Inputs
41
    signal CLOCK_50 : std_logic:= '0';
    signal KEY : std_logic_vector(2 downto 0):= (others => '0');
43
                  : std_logic_vector(9 downto 0):= (others => '0'); -- Array switch
    signal SW
44
    signal LEDG : std_logic_vector(9 downto 0);
```

```
47
48
                         std_logic := '0';
49
     signal SCK:
     signal stop_SCK:
                           boolean := true;
50
     signal MOSI:
                           std_logic := '0';
51
                          std_logic := '0';
     signal MISO:
     signal wr_local: std_logic := '0';
53
     signal data_in:
                        std_logic_vector(DATA_W-1 downto 0);
54
     signal data_out:
                         std_logic_vector(DATA_W-1 downto 0);
55
56
57
58
59
60 begin
     SCK <= GPIO_1(7); --! Segnale di clock spi
MOSI <= GPIO_1(5); --! Segnale di input per FPGA (Slave)
    SCK
61
62
     MISO <= GPIO_1(3);
63
     dut: entity work.basic_mult
64
     port map (
66
       CLOCK_50 => CLOCK_50,
       SW => SW,
67
       KEY => KEY,
       LEDG => LEDG
69
       GPIO_1 => GPIO_1
70
71
72
     sim_spi: entity work.send_bits
73
     generic map (
74
       DATA_W => DATA_W,
75
76
       Nbit => Nbit
77
78
     port map (
79
       clk => GPIO_1(7),
       reset => reset_sim,
80
81
       bit_out => GPIO_1(5),
       data_out => data_out,
82
       bit_in => GPIO_1(3),
83
       data_in => data_in,
       ready => wr_local
85
86
       ):
87
     process
88
89
     begin
     reset <= '1';
90
     reset_sim <= '1';</pre>
91
92
     wait for 20 ns;
     reset <= '0';
93
     reset_sim <= ',0';
94
     wait for 20 ns;
96
     -- invio mcand = 3000 (0x0BB8)
97
98
     data_out <= std_logic_vector(to_unsigned(data1, DATA_W));</pre>
99
100
     stop_SCK <= false;</pre>
     reset_sim <= '0';</pre>
101
     wait until wr_local = '1';
102
     stop_SCK <= true;</pre>
104
     reset_sim <= '1';
105
     wait for 200 ns;
106
107
     data_out <= std_logic_vector(to_unsigned(0, DATA_W));</pre>
108
109
     stop_SCK <= false;
110
     reset_sim <= '0';</pre>
111
     wait until wr_local = '1';
112
113
     stop_SCK <= true;</pre>
114
     reset_sim <= '1';
115
116
     wait for 200 ns;
117
     stop_SCK <= false;</pre>
118
     reset_sim <= '0';</pre>
     wait until wr_local = '1';
120
121
```

```
stop_SCK <= true;
122
     reset_sim <= '1';
123
     wait for 200 ns;
124
125
126
      -- visualizzo il risultato
     report "Risultato: " & integer'image(to_integer(unsigned(data_in)));
127
128
129
     end process;
130
131
      process
132
      constant mWait: integer := clk_period/2;
133
      constant period: time := mWait * 1 ns;
134
135
     CLOCK_50 <= '0';
136
137
        wait for period;
138
       CLOCK_50 <= not CLOCK_50;
139
      end loop;
140
      end process;
141
142
143
     process
      constant mWait: integer := sck_period/2;
144
      constant period: time := mWait * 1 ns;
145
146
     GPIO_1(7) <= '0';</pre>
147
148
     loop
       while not stop_SCK loop
149
150
        wait for period;
151
        GPIO_1(7) <= not GPIO_1(7);</pre>
        end loop;
152
        GPIO_1(7) <= '0';
153
154
        wait for period;
     end loop;
155
156
     end process;
157 end sim;
158
```

Listing 3: Test bench dell'architettura basic_mult

0.8.1 Dettagli dello Script di Simulazione

Lo script di simulazione è stato progettato per simulare il funzionamento della moltiplicazione a 16 bit, utilizzando una serie di componenti simulate che rappresentano il comportamento dei segnali e delle interconnessioni tipiche del sistema reale. Il cuore dello script è rappresentato da istanze delle entity "spi" e "mult_sgn_break_16x16", corrispondenti alle parti di comunicazione SPI e moltiplicazione, rispettivamente. Inoltre, è presente un blocco per la gestione del segnale di clock e della linea di clock SCK.

Configurazione degli input

Per simulare la moltiplicazione a 16 bit, vengono forniti input appropriati ai componenti. I valori da moltiplicare vengono forniti alle entity tramite le porte di input "i_ma" e "i_mb". Gli input vengono preparati e inviati al componente di moltiplicazione "mult_sgn_break_16x16".

Generazione del segnale di clock

La simulazione richiede la generazione di un segnale di clock coerente per sincronizzare le operazioni dei componenti. Uno dei processi presenti nello script si occupa di generare il segnale di clock "clk", che alterna i suoi stati secondo un periodo prestabilito.

Simulazione della comunicazione SPI

Per simulare la comunicazione SPI, è stata utilizzata l'entity "spi". Viene generata una sequenza di bit da inviare, rappresentata dal segnale "shift_reg", che viene successivamente trasmesso attraverso le linee MOSI (Master Out Slave In) e MISO (Master In Slave Out). Le operazioni di trasmissione e ricezione dei bit vengono simulate utilizzando il segnale "SCK" come clock per sincronizzare le transizioni.

Simulazione della moltiplicazione

La moltiplicazione a 16 bit è simulata utilizzando l'entity "mult_sgn_break_16x16". Viene fornito un input appropriato, rappresentato dalle variabili "local_din1" e "local_din2", alle porte "i_ma" e "i_mb" rispettivamente. Il risultato della moltiplicazione viene salvato nel segnale "local_dout".

Gestione dei segnali di controllo

I segnali di controllo, come "wr_local" e "rd_local", vengono utilizzati per sincronizzare l'invio e la ricezione dei dati tra le diverse componenti simulate. Questi segnali sono utilizzati per controllare i cicli di lettura e scrittura dei dati.

Visualizzazione dei risultati

Durante la simulazione, i risultati delle operazioni vengono monitorati e visualizzati attraverso l'uso dell'istruzione "report". In particolare, il risultato della moltiplicazione viene convertito in un valore intero e viene visualizzato sulla console di simulazione.

Considerazioni sull'uso di Altera Modelsim

L'utilizzo di Altera ModelSim come ambiente di simulazione ha permesso di verificare il corretto funzionamento dell'architecture "basic_mult" in un ambiente controllato e riproducibile. Lo script di simulazione "tb_spi.vhd" ha consentito di testare diverse operazioni, come la comunicazione SPI e la moltiplicazione a 16 bit, fornendo un'anteprima delle prestazioni e del comportamento dell'architettura prima della sua effettiva implementazione su dispositivi hardware. Va notato che il codice di simulazione è stato creato ad hoc per questo progetto e il suo funzionamento è stato verificato in ambiente ModelSim.

0.9 Tecniche di simulazione utilizzate

0.9.1 Testbench per la verifica del moltiplicatore

Sintesi e implementazione

Modulo basic_mult

Fase di implementazione

L'architettura del moltiplicatore implementata e riportata di seguito, riceve in input il clock del sistema, mediante $signal\ CLOCK_{-}50$, il segnale di reset, mediante KEY e segnali di comunicazione, mediante i $GPIO_{-}1(5)$ e $GPIO_{-}1(3)$. In uscita, pilota i LEDG e il $GPIO_{-}1$ corrispondente al MISO dell'FPGA.

Figura 5: Architettura moltiplicatore implementato

Se i $GPIO_{-}1$ sono posizionati nelle uscite nella figura 5 è solamente per un errore di interpretazione del plugin TerosHDL poiche i signal $GPIO_{-}1$ sono definiti inout, come riportato in tabella 2.

Di seguito, sono riportati i dettagli dei signal utilizzati. I dati riportati sono stati estrapolati dall'output dell'estensione per Visual Studio Code: TerosHDL.

Nome porta	Direzione	Tipo	Descrizione
CLOCK_50	in	std_logic	Clock di sistema a 50 MHz
KEY	in	std_logic_vector(2 downto 0)	Segnali di controllo push
			buttons
LEDG	out	std_logic_vector(9 downto 0)	Segnali di output per i LED
GPIO_1	inout	std_logic_vector(31 downto 0)	Segnali di input/output
			GPIO

Tabella 2: Segnali del top level dell'architettura

Nome	Tipo	Descrizione
current_state	my_states	Stato corrente della macchina a stati
next_state	my_states	Prossimo stato della macchina a stati
pb0_synchronizer	std_logic_vector(2 downto 0)	Sincronizzatore del pushbutton per segnale
		di reset
SYS_SPI_SCK	std_logic	Pin di clock SPI
SYS_SPI_MOSI	std_logic	Pin di output dati SPI
SYS_SPI_MISO	std_logic	Pin di input dati SPI
spi_data_in	std_logic_vector(DATA_W - 1 downto 0)	Dati in ingresso SPI
spi_data_out	std_logic_vector(DATA_W - 1 downto 0)	Dati in uscita SPI
mult_data_a	$std_logic_vector(DATA_W/2 - 1 downto 0)$	Copia del dato in ingresso
mult_data_b	$std_logic_vector(DATA_W/2 - 1 downto 0)$	Copia del dato in ingresso
result	std_logic_vector(DATA_W - 1 downto 0)	Risultato della moltiplicazione
reset	std_logic	Flag di reset
enable_clk	std_logic	Flag di abilitazione clock per l'entity molti-
		plicatore
newdata	std_logic	Flag di presenza nuovo dato da inviare
multready	std_logic	Flag di segnalazione dato moltiplicato cor-
		retto
datasent	std_logic	

Tabella 3: Segnali interni all'architettura top_arch di basic_mult

Nome	Tipo	Valore	Descrizione
DATA_W	integer	32	Dimensione del dato
Nbit	integer	5	Numero di bit per con-
			tenere il dato
all_zeros	$std_logic_vector(DATA_W - 1 downto 0)$	0	Dati in ingresso SPI

Tabella 4: Costanti utilizzate nell'architettura top_arch di basic_mult

Nome	Tipo
my_states	STATE_WAIT_NEW_DATA,
	STATE_START_MULTIPLY,
	STATE_MULT_READY,
	STATE_DATA_SENT

Tabella 5: Possibili valori per la macchina a stati nell'architettura top_arch di basic_mult

La macchina a stati che regola il funzionamento del sistema è la seguente:




Figura 6: Finite state machine ottenuta con l'estensione TerosHDL

Si è verificata la correttezza della macchina a stati esposta in figura 6 ottenendo la visualizzazione della macchina a stati prodotta da Quartus:




Figura 7: Finite state machine ottenuta con Quartus

Si può notare dalle figure 6 e 7 come le macchine a stati ottenute siano equivalenti.

In particolare, osservando la figura 7:

- L'ingresso asincrono della macchina a stati è il comando di reset;
- Gli stati sono quelli sopraelencati nella tabella 5.

Fase di sintesi

La vista RTL del moltiplicatore ottenuta da Quartus con la compilazione del codice VHDL è la seguente:




Figura 8: Vista RTL integrale ottenuta con Quartus

Di seguito uno zoom dell'immagine su alcune parti di interesse:




Figura 9: Prima parte della vista RTL ottenuta con Quartus




Figura 10: Seconda parte della vista RTL ottenuta con Quartus




Figura 11: Terza parte della vista RTL ottenuta con $\mathit{Quartus}$




Figura 12: Quarta parte della vista RTL ottenuta con Quartus

Salendo di gerarchia, il sistema $basic_mult$ si presenta come top_level dell'architettura. La seguente figura mostra la vista del sistema dall'esterno:




Figura 13: Vista del top level

In particolare, è importante notare che solo $GPIO_{-}1[3]$ è riportato come uscita del sistema poiché, come definito dal file $DEO_{-}PinAssignment.qpf$ fornito durante il corso, corrisponde al MISO chè è il pin di output per il dispositivo SLAVE nella comunicazione SPI.

Modulo SPI

Fase di implementazione

Di seguito viene riportata la vista dell'architettura spi implementata, ottenunta mediante TerosHDL.




Figura 14: Architettura modulo spi utilizzato

I generic values sono riportati in tabella 6.

Nome	Tipo	Valore	Descrizione
DATA_W	integer	16	Lunghezza dei dati acquisiti/inviati in bit
Nbit	integer	4	$\log_2(\mathrm{DATA}\mathrm{W})$

Tabella 6: Gerneric values per l'architettura SPI implementata

In tabella 7 sono riportati gli input e output dell'architettura.

Nome porta	Direzione	Tipo	Descrizione
clk	in	std_logic	Clock
reset	in	std_logic	Reset SPI
data_in	in	std_logic_vector (DATA_W-	Dati da inviare al master (dimensione DA-
		1 downto 0)	TA_W-1).
data_out	out	std_logic_vector (DATA_W-	Dati letti dal master posti in uscita (dimen-
		1 downto 0)	sione DATA_W-1).
rd	out	std_logic	Settato a 1 quando l'operazione di invio in
			MISO è conclusa.
wr	out	std_logic	Settato a 1 quando l'operazione di lettura da
			MOSI è conclusa.
SCK	in	std_logic	Slave clock
MOSI	in	std_logic	Master Output Slave Input
MISO	out	std_logic	Master Input Slave Output

Tabella 7: Descrizione degli input/output dell'architettura SPI implementata

In tabella 8 sono riportati i segnali implementati nell'architettura.

Segnali	Tipo	Descrizione
spi_value	std_logic_vector(DATA_W-1 downto 0)	Registro bit da inviare in MISO
spi_readvalue	std_logic_vector(DATA_W-1 downto 0)	Registro bit letti da MOSI
sck_synchronizer	std_logic_vector(2 downto 0)	Registro per la sincronizzazione con il clock; in
		particolare è di lunghezza 3 bit dove i bit 2 e
		1 permettono l'identificazione della transizione
		alto-basso o basso-alto del clock SCK. Questo
		registro viene shiftato a sinistra per ogni colpo
		di clock e in posizione 0 acquisisce SCK.
rdcnt	unsigned(Nbit-1 downto 0)	Contatore per la fase di lettura di lunghezza
		Nbit
wrent	unsigned(Nbit-1 downto 0)	Contatore per la fase di scrittura di lunghezza
		Nbit
feed_me	std_logic	Se settato a 1, l'operazione di invio in MISO è
		conclusa e se ne può iniziare un'altra
read_me	std_logic	Se settato a 1, l'operazione di acquisizione da
		MOSI è conclusa e se ne può iniziare un'altra

Tabella 8: Segnali dell'architettura SPI implementata

Di seguito la descrizione dell'algoritmo implementato che segue la descrizione del mode 1 della comunicazione SPI:

- Al fronte di salita del clock si shifta a sinistra di una posizione sck_synchronizer e si pone in 1sb SCK.
- Se reset è a 1 (attivo) si azzerano i registri spi_value, spi_readvalue, MISO, rdcnt, wrcnt, rd, wr, read_me, feed_me, data_out.
- Se reset non è 1:
 - Se sck_synchronizer(2 downto 1) è "01" significa che c'è stata una transizione basso-alto, quindi si effettuano le operazioni di trasmissione dei bit:
 - * Aggiornamento di spi_value con uno shift a sinistra: spi_value <= spi_value(DATA_W-2 downto 0) & '0'.
 - * Immissione sulla linea MISO del MSB di spi_value: MISO <= spi_value(DATA_W-1).
 - * Incremento del contatore dei bit inviati: wrcnt <= wrcnt + 1.
 - * Nel caso in cui il conteggio dei bit inviati sia completato (wrcnt = all_ones), si effettua l'operazione di azzeramento del contatore: wrcnt <= (others => '0') e si settano a 1 feed_me e rd: feed_me <= '1', rd <= '1'.
 - Se sck_synchronizer(2 downto 1) è "10" significa che c'è stata una transizione alto-basso, quindi si effettuano le operazioni di acquisizione:
 - * Aggiornamento di spi_readvalue con uno shift a sinistra: spi_readvalue(DATA_W-1 downto 1) <= spi_readvalue(DATA_W-2 downto 0).
 - * Lettura del bit sulla linea MOSI e collocamento di esso nel LSB di spi_readvalue: spi_readvalue(0) <= MOSI.
 - * Incremento del contatore di bit letti: rdcnt <= rdcnt + 1.
 - * Nel caso in cui il conteggio dei bit letti sia completato (rdcnt = all_ones), si effettua l'operazione di azzeramento del contatore: rdcnt <= (others => '0') e si settano a 1 read_me e wr: read_me <= '1', wr <= '1'.

- Se feed_me è 1 si aggiorna spi_value con il nuovo dato da inviare: spi_value <= data_in e si mettono a zero i bit relativi a rd e feed_me: rd <= '0', feed_me <= '0'.
- Se read_me è 1 si porta in uscita il dato letto: data_out <= spi_readvalue e si mettono a zero i bit relativi a read_me e wr: read_me <= '0', wr <= '0'.

Fase di sintesi

Programmazione di Raspberry Pi tramite MATLAB Simulink

0.10 Ruolo di MATLAB Simulink nel progetto

L'integrazione di dispositivi hardware, come il Raspberry Pi, in progetti di ingegneria è un passo cruciale per realizzare soluzioni complesse e interconnesse. Una delle metodologie di programmazione che si è dimostrata efficace e versatile è l'uso del tool "Hardware for RaspberryPi" di MATLAB Simulink.

"Hardware for RaspberryPi" è un potente strumento che permette di creare applicazioni personalizzate per il Raspberry Pi in modo grafico. Sfruttando l'approccio a blocchi di Simulink, è possibile progettare e sviluppare in modo rapido algoritmi, controlli e interfacce utente che possono essere implementati direttamente sul Raspberry Pi. Questo tool offre una vasta libreria di blocchi funzionali come il controllo di GPIO, comunicazione con sensori, attuatori e dispositivi esterni.

Un aspetto particolarmente vantaggioso dell'utilizzo di "Hardware for RaspberryPi" è la sua capacità di generare automaticamente il codice C++ ottimizzato per il Raspberry Pi. Ciò significa che dopo aver creato il modello in Simulink, è possibile generare il codice e caricarlo direttamente sul Raspberry Pi, semplificando il processo di deploy e testing.

È importante notare che "Hardware for RaspberryPi" non è compatibile con le versioni di MATLAB 2022a e successive. È stato testato con successo su MATLAB 2017b, ma non è stato valutato per versioni intermedie tra 2017b e 2022a. Nonostante non sembri esserci alcun problema di compatibilità con la versione di MATLAB, poiché il tool si installa correttamente, esso non compila il blocco simulink creato.

In questo progetto, si è utilizzato il tool "Hardware for RaspberryPi" per gestire la comunicazione SPI come master, impiegando il blocco "SPI Master Transfer". Questa scelta si è rivelata essenziale per coordinare in modo efficiente la comunicazione tra l'FPGA e il Raspberry Pi, permettendo lo scambio di dati e il controllo dei segnali nel contesto del progetto in corso.




Figura 15: Schema a blocchi simulink implementato

Lo schema mostrato in figura 15 mostra il funzionamento della comunicazione SPI su RaspberryPi. Esso invia periodicamente il numero 131143 che è l'unione di due numeri a 16 bit, $(0x02 << 16) \mid 0x47$ (corrispondenti ai numeri 2 e 71 in base 10), che saranno il moltiplicando e il moltiplicatore della moltiplicazione che dovrà eseguire l'FPGA. Il risultato poi verrà ritornato da FPGA e sarà un numero a 32 bit, di valore atteso 142 ossia 0x8E.

I valori che vengono letti in ingresso al raspberry verranno poi inviati su seriale ethernet utilizzando il protocollo UDP.

0.11 Configurazione e comunicazione con il Raspberry Pi

Per la creazione di un canale di comunicazione tra RaspberryPi e la FPGA $Cyclone\ III$ si è utilizzato il protocollo di comunicazione SPI.

Di seguito vengono esposti nella tabella 9 i collegamenti da effettuare sulle due board, visualizzabili in figura 16.

FPGA	Raspberry
GPIO1_D1	GPIO8 (CE0)
GPIO1_D3	GPIO9 (MISO)
GPIO1_D5	GPIO10 (MOSI)
GPIO1_D7	GPIO11 (SCK)

Tabella 9: Collegamenti pin to pin delle due board




Figura 16: Schema di collegamento visivo tra le due schede

0.11.1 Funzionamento della Comunicazione SPI

La comunicazione SPI (Serial Peripheral Interface) è un protocollo di comunicazione seriale ampiamente utilizzato nell'ambito dell'elettronica embedded. È utilizzato per collegare dispositivi digitali tra loro, consentendo loro di scambiare dati in modo sincrono e affidabile.

Il funzionamento della comunicazione SPI si basa su una connessione di tipo master-slave tra dispositivi. In questa configurazione, un dispositivo agisce da "master" e controlla il flusso dei dati, mentre uno o più dispositivi agiscono da "slave" e rispondono alle richieste del master. Il master è responsabile di generare il segnale di clock (SCK) che sincronizza la trasmissione e ricezione dei dati.

I segnali chiave utilizzati nella comunicazione SPI sono:

- SCK (Serial Clock): Questo segnale viene generato dal master e utilizzato per sincronizzare la trasmissione e ricezione dei dati tra i dispositivi. I dati vengono campionati sul fronte di salita o discesa del segnale di clock, a seconda della configurazione.
- MOSI (Master Output Slave Input): Questo è il segnale di uscita del master e di ingresso dello slave. Il master utilizza MOSI per inviare dati agli slave. Quando i dati vengono trasmessi, vengono spostati bit per bit lungo il MOSI, sincronizzati dal segnale di clock.

- MISO (Master Input Slave Output): Questo è il segnale di ingresso del master e di uscita dello slave. Gli slave utilizzano MISO per inviare dati al master. Anche in questo caso, i dati vengono spostati bit per bit lungo il MISO, sincronizzati dal segnale di clock.
- SS/CS (Slave Select/Chip Select): Questo segnale è utilizzato per selezionare uno specifico slave con cui il master vuole comunicare. Il master può avere più linee SS/CS per comunicare con diversi slave. Nel nostro caso indicato come CE0, ovvero chip enable 0

Il funzionamento di una trasmissione SPI inizia quando il master seleziona uno specifico slave mediante il segnale SS/CS. Successivamente, il master inizia a inviare i dati lungo il MOSI, sincronizzati dal segnale di clock SCK. Gli slave campionano i dati in arrivo sul fronte di salita o discesa del segnale di clock e li trasmettono al master tramite il segnale MISO.

La comunicazione SPI può funzionare sia in modalità full-duplex, in cui il master e lo slave possono trasmettere contemporaneamente, che in modalità half-duplex, in cui la trasmissione avviene in entrambe le direzioni, ma non contemporaneamente.




Figura 17: Esempio di comunicazione spi

Il master deve anche configurare polarità (CPOL) e fase (CPHA) del clock SCK. A seconda dei valori di CPOL e CPHA si distinguono 4 modalità di comunicazione SPI.




Figura 18: Diagramma temporale delle modalità di comunicazione SPI

- CPOL=0: Il valore base del clock SCK è '0' (lo stato active è 1 e lo stato idle è 0).
 - CPHA=0: acquisizione sul fronte di salita del clock, invio sul fronte di discesa.
 - CPHA=1: acquisizione sul fronte di discesa del clock, invio sul fronte di salita.
- CPOL=1: Il valore base del clock SCK è '1' (lo stato active è 0 e lo stato idle è 1).
 - CPHA=0: acquisizione sul fronte di discesa del clock, invio sul fronte di salita.
 - CPHA=1: acquisizione sul fronte di salita del clock, invio sul fronte di discesa.

La modalità implementata è: CPOL=0, CPHA=1.

Visualizzazione del dato in rete

L'implementazione di una comunicazione affidabile e veloce è diventata cruciale in molte applicazioni moderne, spaziando dall'Internet delle Cose (IoT) al controllo industriale. In questo contesto, è emerso un tool fondamentale: il protocollo User Datagram Protocol (UDP) su Ethernet. Questo protocollo permette di trasmettere dati in modo efficiente attraverso reti locali senza l'onere di una connessione stabilita.

Per abbracciare questa metodologia, è stato creato uno script personalizzato in linguaggio Python, attingendo al suo potenziale nel mondo dell'automazione e delle reti. Questo script è stato progettato per consentire la visualizzazione fluida dei dati attraverso la comunicazione UDP su Ethernet

Per creare lo script, ho sfruttato la flessibilità e la semplicità di Python per gestire la comunicazione UDP. Ho utilizzato la libreria socket di Python per creare un socket UDP e stabilire un canale di comunicazione tra il mittente e il destinatario. Successivamente, ho implementato il formato di trasmissione dei dati e il meccanismo di ricezione per garantire che i dati vengano correttamente incapsulati e decodificati all'altro capo.

Una caratteristica chiave dello script è la sua adattabilità. Il codice è stato scritto in modo che sia possibile specificare l'indirizzo IP e la porta del destinatario, consentendo la configurazione flessibile della comunicazione tra i dispositivi all'interno della rete. Questa caratteristica permette di integrare lo script in una varietà di contesti e scenari, dalla visualizzazione dei dati a scopi di monitoraggio all'integrazione con applicazioni di controllo.

Va notato che l'utilizzo di questo protocollo è particolarmente adatto per reti locali, ma potrebbe non essere adatto per scenari in cui l'affidabilità della comunicazione è critica, data la sua natura non garantita e la mancanza di conferme di ricezione. Inoltre, è importante sottolineare che lo script è stato creato e testato con successo su versioni di Python anteriori alla 3.10.

Di seguito viene riportato il codice python utilizzato per la lettura dei dati inviati da RaspbberryPi:

```
1 import socket
2
  def main():
3
      # Creazione di un socket UDP
      udp_socket = socket.socket(socket.AF_INET, socket.SOCK_DGRAM)
5
6
       # Selezione di IP e numero di porta da ascoltare
      ip_address = '0.0.0.0' # Ascolta su tutte le interfacce disponibili
8
9
      port = 25000
10
      # Associazione del socket all'indirizzo IP e alla porta
11
      udp_socket.bind((ip_address, port))
12
13
    # Feedback di avvio
14
      print(f"Ascolto UDP avviato su {ip_address}:{port}")
15
16
17
    # Main loop
18
      while True:
           # Ricezione di dati e IP del mittente
19
20
           data, address = udp_socket.recvfrom(1024)
21
           # Verifica su dati non vuoti prima di stamparli
22
           if data and data != b' \times 00' * len(data):
23
               print(f"Ricevuti {len(data)} byte da {address[0]}:{address[1]}")
24
               print(f"Dati ricevuti (RAW): {data.hex()}") # Stampa dei dati in formato
25
      esadecimale (hex)
```

```
26
27 if __name__ == '__main__':
28     main()
29
```

Listing 4: Script udp_listener.py per l'ascolto della porta UDP utilizzata dal RaspberryPi

Risultati sperimentali

0.12 Studio comportamentale




Figura 19: Simulazione completa ottenuta con Modelsim

0.12.1 Risultati ottenuti

Conclusioni

- 0.13 Principali conclusioni del lavoro svolto
- 0.13.1 Sviluppi futuri e miglioramenti