

Università degli Studi di Brescia

DIPARTIMENTO DI INGENGERIA DELL'INFORMAZIONE

Corso di Laurea magistrale in Ingegneria Elettronica

RELAZIONE

MIPS-Like Processor

Progetto di Sistemi Elettronici per l'Internet of Things

Autori:

Luca Brescia Matricola 706005

Loda Michele Matricola 85967

Simone Pezzottini Matricola 89521

Indice

In	ntroduzione
	0.1 Descrizione generale del progetto
1	Architettura del sistema 1.1 Descrizione dell'FPGA Cyclone III
2	Struttura del moltiplicatore 16x16 bit22.1 Descrizione dell'algoritmo di moltiplicazione42.1.1 Motivazioni della dimensione dei dati6
3	Progettazione e implementazione in VHDL3.1Descrizione del linguaggio VHDL73.2Codice implementato83.2.1Approccio di progettazione12
4	Simulazione e verifica4.1Tecniche di simulazione utilizzate
5	Sintesi e implementazione sulla FPGA 5.1 Fasi di sintesi e implementazione
6	Programmazione del Raspberry Pi tramite MATLAB Simulink6.1Ruolo di MATLAB Simulink nel progetto156.2Configurazione e comunicazione con il Raspberry Pi166.2.1Funzionamento della Comunicazione SPI16
7	Risultati sperimentali 7.1 Test eseguiti per valutare le prestazioni del moltiplicatore
8	Conclusioni 8.1 Principali conclusioni del lavoro svolto

Introduzione

- 0.1 Descrizione generale del progetto
- 0.1.1 Obiettivi della relazione

Architettura del sistema

1.1 Descrizione dell'FPGA Cyclone III

1.1.1 Specifiche della FPGA

L'FPGA Cyclone III EP3C16F484C6, è un dispositivo versatile e potente appartenente alla famiglia di FP-GA prodotta da Intel, caratterizzato da specifiche e funzionalità avanzate che lo rendono adatto a diverse applicazioni.

- **Dimensioni**: L'FPGA è disponibile nella confezione 484-pin FineLine BGA, garantendo compattezza e adattabilità a sistemi embedded con limitazioni di spazio.
- Capacità logica: L'FPGA offre 16,608 elementi logici (LEs), consentendo la realizzazione di circuiti digitali complessi.
- Memoria: Dispone di memoria integrata di tipo M9K, con una capacità di archiviazione di 608 kilobits.
- Alta velocità di clock: Supporta velocità di clock elevate, permettendo un'elaborazione rapida dei dati e delle operazioni.
- I/O flessibili: Dispone di una vasta varietà di pin I/O configurabili, adattabili alle esigenze specifiche del sistema.
- Consumo energetico ridotto: Grazie alla tecnologia di fabbricazione a bassa potenza, l'FPGA offre un consumo energetico ottimizzato, rendendolo adatto a dispositivi a batteria e a sistemi a basso consumo.

Esso si contraddistingue per la sua affidabilità, flessibilità e prestazioni, ed è ampiamente utilizzato in una varietà di applicazioni, tra cui elaborazione di segnali, telecomunicazioni, automazione industriale e sistemi embedded.

Struttura del moltiplicatore 16x16 bit

2.1 Descrizione dell'algoritmo di moltiplicazione

Il modulo VHDL **mul16** implementa un moltiplicatore a 16 bit che prende in input due operandi, i_ma e i_mb , e produce in output il risultato della moltiplicazione, o_m , rappresentato su 32 bit.

Il moltiplicatore utilizza una struttura scomposta per calcolare il prodotto tra i due operandi. Il processo principale, denominato p_mult , è sensibile ai segnali di clock (i_clk) e di reset (i_rstb) . Durante la fase di reset, tutti i segnali intermedi vengono inizializzati a zero per garantire un corretto avvio del modulo.

Il calcolo della moltiplicazione avviene all'interno del processo p_mult . I segnali intermedi $(r_ma_hi, r_ma_lo, r_mb_hi, r_mb_lo, r_m_hi, r_m_lo, r_m)$ vengono utilizzati per memorizzare i valori intermedi durante il calcolo (vedi Listato 3.1).

```
-- Project : Moltiplicatore a 16bit
    Author : Brescia Luca
               Loda Michele
               Pezzottini Simone
  -- Date : AY2022/2023
  -- Company : UniBS
  -- File : mul16.vhd
10
  library ieee;
  use ieee.std_logic_1164.all;
  use ieee.numeric_std.all;
14
  entity mult_sgn_break_16x16 is
15
          generic (
16
                   NUM_CYCLES : integer := 16 --! Numero di cicli per
17
                      effettuare la moltiplicazione
          );
18
          port (
                   i_clk : in
                                std_logic;
20
                   i_rstb : in std_logic;
21
                   i_en
                        : in std_logic;
22
                          : in std_logic_vector(15 downto 0);
23
                          : in std_logic_vector(15 downto 0);
                   i_mb
24
                         : out std_logic_vector(31 downto 0);
                   o_m
25
                   o_rdy : out std_logic
26
                                               --! output ready
  end mult_sgn_break_16x16;
28
```

```
30 architecture rtl of mult_sgn_break_16x16 is
31
          -- Segnali intermedi per il calcolo della moltiplicazione
32
          signal r_ma_hi : signed(7 downto 0); -- Parte alta del primo
             operandi (A[15:8])
          signal r_ma_lo : signed(8 downto 0);
                                                  -- Parte bassa del primo
34
             operandi con bit di segno (A[7:0])
          signal r_mb_hi : signed(7 downto 0);
                                                  -- Parte alta del secondo
             operandi (B[15:8])
          signal r_mb_lo : signed(8 downto 0);
                                                  -- Parte bassa del secondo
36
             operandi con bit di segno (B[7:0])
          signal r_m_hi : signed(15 downto 0); -- Moltiplicazione tra parti
              alte (A[15:8] * B[15:8])
                         : signed(16 downto 0); -- Moltiplicazione tra parti
          signal r_m_md
38
              alte e basse sommate (A[15:8] * B[7:0] + A[7:0] * B[15:8])
          signal r_m_lo : signed(17 downto 0); -- Moltiplicazione tra parti
39
              basse (A[7:0] * B[7:0]) con bit di segno esteso
          signal r_m
                       : signed(31 downto 0); -- Risultato della
40
             moltiplicazione finale
          signal counter : integer;
                                                  -- contatore cicli di clock
41
42
  begin
43
          o_m <= std_logic_vector(r_m); -- Assegnamento del risultato alla
44
             porta di output o_m
45
          -- Calcolo della moltiplicazione a 16 bit
46
47
          r_m_hi <= r_ma_hi * r_mb_hi;
          r_m_md <= r_ma_hi * r_mb_lo + r_mb_hi * r_ma_lo;
48
          r_m_lo <= r_ma_lo * r_mb_lo;
49
50
          p_mult : process(i_clk, i_rstb)
51
          begin
52
          if (i_rstb = '1') then
53
                  -- Reset dei segnali intermedi
54
                  r_ma_hi <= (others => '0');
                  r_ma_lo <= (others => '0');
56
                  r_mb_hi <= (others => '0');
57
                  r_mb_lo <= (others => '0');
58
                          <= (others => '0');
                  r_m
59
                  counter <= 0;</pre>
60
                                 <= '0';
                          o_rdy
61
          elsif (rising_edge(i_clk)) then
                  if i_en = '1' then
                  -- Assegnazione dei valori ai segnali intermedi durante il
64
                     ciclo di clock
                  r_ma_hi <= signed(i_ma(15 downto 8));</pre>
                                                              -- Assegnazione
                     della parte alta del primo operandi
                  r_ma_lo <= signed('0' & i_ma(7 downto 0)); -- Assegnazione
66
                     della parte bassa del primo operandi con estensione del
                     bit di segno
                  r_mb_hi <= signed(i_mb(15 downto 8));
                                                             -- Assegnazione
67
                     della parte alta del secondo operandi
                  r_mb_lo <= signed('0' & i_mb(7 downto 0)); -- Assegnazione
68
                     della parte bassa del secondo operandi con estensione del
                      bit di segno
                          69
                     00000000", 32) + resize(r_m_lo, 32); -- Calcolo del
                     risultato finale della moltiplicazione
                  --! Aumento il numero di cicli effettuati per la
```

```
moltiplicazione, se li supero segnalo output ready
                     counter <= counter + 1;</pre>
71
                        counter >= NUM_CYCLES then
72
                               o_rdy <= '1';
73
                     end if;
74
75
                     else
                     counter <= 0;</pre>
76
                     o_rdy <= '0';
77
                     end if;
78
            end if:
79
            end process p_mult;
80
  end rtl;
```

Listing 2.1: Processo principale del moltiplicatore

Il risultato finale della moltiplicazione viene assegnato alla porta di output $o_{-}m$ come una stringa binaria convertita in un vettore di segnali di tipo std_logic_vector .

Il modulo VHDL **mul16** è stato progettato per eseguire moltiplicazioni a 16 bit in modo efficiente e preciso, fornendo un'implementazione hardware ottimizzata per l'FPGA Cyclone III EP3C16F484C6.

2.1.1 Motivazioni della dimensione dei dati

Nel progetto del moltiplicatore a 16 bit, la scelta della dimensione dei dati riveste un ruolo cruciale nell'ottimizzazione delle prestazioni e nell'occupazione delle risorse. La dimensione dei dati si riferisce alla quantità di bit utilizzati per rappresentare i valori di input e output del moltiplicatore.

La decisione di utilizzare dati a 16 bit è stata guidata da diverse considerazioni. Innanzitutto, una dimensione di 16 bit permette di gestire una vasta gamma di numeri interi senza introdurre una complessità eccessiva. I dati a 16 bit possono rappresentare valori compresi tra -2^{15} e $2^{15} - 1$, coprendo un intervallo adeguato per molte applicazioni.

Inoltre, l'adozione di dati a 16 bit si allinea con le specifiche e le esigenze dell'applicazione. Ad esempio, nel contesto di un moltiplicatore, è spesso necessario eseguire operazioni su numeri relativamente piccoli, ma con una precisione sufficiente per evitare overflow o underflow.

Dal punto di vista delle prestazioni, l'utilizzo di dati a 16 bit permette di mantenere un equilibrio tra la precisione dei calcoli e l'efficienza dell'hardware. Dimensioni maggiori dei dati potrebbero richiedere risorse hardware aggiuntive, aumentando il consumo energetico e la latenza. D'altra parte, dimensioni più piccole potrebbero limitare la precisione dei risultati.

Infine, l'adozione di dati a 16 bit semplifica la progettazione e l'implementazione del moltiplicatore. Le operazioni aritmetiche e logiche su dati a 16 bit sono ben supportate dalle librerie standard del linguaggio VHDL, semplificando il processo di sviluppo e di debugging.

In conclusione, la scelta di utilizzare dati a 16 bit nel moltiplicatore è stata guidata da considerazioni di rappresentatività, precisione, efficienza e praticità. Questa dimensione è adeguata per l'applicazione specifica, consentendo un equilibrio tra prestazioni e complessità.

Progettazione e implementazione in VHDL

3.1 Descrizione del linguaggio VHDL

Il VHDL (*VHSIC Hardware Description Language*) è un linguaggio di descrizione hardware ampiamente utilizzato per progettare e descrivere circuiti digitali complessi. Esso è diventato uno standard nell'industria dell'elettronica digitale.

Il funzionamento del VHDL si basa sulla descrizione dei circuiti digitali attraverso un insieme di dichiarazioni e processi. Il linguaggio permette di modellare il comportamento e la struttura dei circuiti, consentendo di sviluppare soluzioni hardware in modo efficiente.

Le principali caratteristiche del VHDL includono:

- Descrizione Comportamentale: Il VHDL consente di definire il comportamento di un circuito attraverso processi. Questi processi contengono istruzioni sequenziali che modellano l'evoluzione del circuito nel tempo.
- Descrizione Strutturale: È possibile definire la struttura di un circuito attraverso la connessione di componenti predefiniti. Questo approccio permette di creare circuiti complessi combinando blocchi più semplici.
- Tipi di Dati: VHDL offre una vasta gamma di tipi di dati, tra cui booleani, interi, vettori e record. Questi tipi consentono di modellare sia segnali digitali che dati analogici.
- Sintassi Gerarchica: È possibile definire circuiti a più livelli di gerarchia, suddividendo la progettazione in moduli più piccoli e riutilizzabili.
- Simulazione: Uno dei vantaggi chiave del VHDL è la possibilità di eseguire simulazioni per verificare il comportamento del circuito prima della fase di implementazione hardware.

Il processo di sviluppo in VHDL inizia con la definizione dei moduli e dei componenti necessari. Questi moduli vengono collegati tra loro per creare il circuito completo. Successivamente, vengono scritti processi per descrivere il comportamento dei singoli moduli.

Una volta completata la descrizione in VHDL, è possibile eseguire simulazioni per testare il funzionamento del circuito in diverse condizioni. Questo approccio aiuta a individuare errori e problemi prima della fase di implementazione hardware.

In conclusione, il VHDL è uno strumento potente per la progettazione di circuiti digitali. La sua combinazione di descrizione comportamentale e strutturale, insieme alla capacità di simulazione, lo rende uno strumento essenziale nell'industria dell'elettronica digitale.

3.2 Codice implementato

L'architettura basic_mult rappresenta l'aspetto centrale di un progetto di moltiplicatore a 16 bit. Essa costituisce un sistema in cui diverse entità lavorano sinergicamente per realizzare l'obiettivo complessivo del progetto.

L'architettura basic_mult gestisce l'interconnessione tra entità eterogenee, tra cui i componenti personalizzati e i moduli predefiniti fornitici durante il corso. Questa integrazione è vitale per la corretta comunicazione e cooperazione tra le componenti del sistema.

Un esempio cruciale di integrazione è il modulo spi, che abilita l'interfacciamento tra dispositivi attraverso una comunicazione seriale sincrona. Questo modulo viene utilizzato all'interno dell'architettura basic_mult per stabilire una comunicazione standardizzata con dispositivi esterni.

Parimenti, il modulo blink heartbeat è un'entità fornita durante il corso che non richiede modifiche significative all'integrazione. Esso fornisce un indicatore visivo dello stato operativo del sistema tramite il lampeggio di un LED.

L'integrazione delle entità all'interno dell'architettura basic_mult richiede la sincronizzazione dei segnali di controllo, flussi di dati e temporizzazioni. Questi aspetti sono gestiti attraverso processi definiti all'interno dell'architettura, garantendo un funzionamento coordinato e armonioso del sistema.

La progettazione di questa architettura richiede la conoscenza approfondita delle specifiche delle entità coinvolte e delle modalità di interazione tra di esse. L'interconnessione tra spi, blink heartbeat e basic_mult riflette la capacità di progettare e implementare un sistema complesso, combinando abilmente le varie entità in un'architettura funzionale.

```
-- Project : Moltiplicatore a 16bit
     Author: Brescia Luca
3
               Loda Michele
4
  __
                Pezzottini Simone
  -- Date : AY2022/2023
  -- Company : UniBS
  -- File : basic_mult.vhd
10
  library IEEE;
11
12
  use IEEE.STD_LOGIC_1164.all;
  use IEEE.NUMERIC_STD.all;
14
15
  entity basic_mult is
16
    port
17
    (
18
      CLOCK_50 : in std_logic;
                                                          --! Clock di sistema a
19
         50 MHz
               : in std_logic_vector(9 downto 0);
                                                          --! Dati in ingresso da
20
         interruttore
                : in std_logic_vector(2 downto 0);
                                                         --! Segnali di controllo
21
          push buttons
      LEDG
               : out std_logic_vector(9 downto 0);
                                                         --! Segnali di output
22
         per i LED
              : inout std_logic_vector(31 downto 0)
                                                         --! Segnali di input/
23
         output GPIO
    );
24
  end basic_mult;
25
26
  architecture top_arch of basic_mult is
    --! Definizioni costanti
28
    constant DATA_W
                             : integer := 32;
                                                 --! Dimensione del dato
29
                                                 --! Numero di bit per contenere
    constant Nbit
                             : integer := 5;
30
       il dato
```

```
31
    --! Stati per la macchina a stati
32
    constant STATE_WAIT_NEW_DATA : std_logic_vector(2 downto 0) := "000"; --!
33
        Stato di attesa del nuovo dato
    constant STATE_START_MULTIPLY : std_logic_vector(2 downto 0) := "001"; --!
34
        Stato di avvio della moltiplicazione e attesa del risultato
    constant STATE_MULT_READY
                               : std_logic_vector(2 downto 0) := "010"; --!
35
        Stato di risultato pronto e attesa invio su spi
    constant STATE_DATA_SENT : std_logic_vector(2 downto 0) := "100"; --!
36
        Stato di fine delle operazioni e attesa segnale di reset
37
    --! Definizioni signals
    signal pb0_synchronizer : std_logic_vector(2 downto 0);
                                                                            --!
39
       Sincronizzatore del pushbutton per segnale di reset
    signal SYS_SPI_SCK
                            : std_logic
                                                                  := '0':
40
       Pin di clock SPI
    signal SYS_SPI_MOSI
                            : std_logic
                                                                  := '0';
41
       Pin di output dati SPI
                                                                  := '0';
    signal SYS_SPI_MISO
                                                                           --1
                          : std_logic
       Pin di input dati SPI
    signal spi_data_in
                            : std_logic_vector(DATA_W - 1 downto 0);
43
       Dati in ingresso SPI
                            : std_logic_vector(DATA_W - 1 downto 0);
    signal spi_data_out
       Dati in uscita SPI
    signal mult_data_a
                         : std_logic_vector(DATA_W/2 - 1 downto 0);
45
       Copia del dato in ingresso
                           : std_logic_vector(DATA_W/2 - 1 downto 0);
                                                                           --1
    signal mult_data_b
       Copia del dato in ingresso
                            : std_logic_vector(DATA_W - 1 downto 0);
    signal result
47
       Risultato della moltiplicazione
                                                                 := '0':
                                                                           --1
    signal reset
                            : std_logic
       Flag di reset
    signal enable_clk
                           : std_logic
49
       Flag di abilitazione clock per l'entity moltiplicatore
    signal newdata
                            : std_logic
       Flag di presenza nuovo dato da inviare
    signal multready
                            : std_logic
51
       Flag di segnalazione dato moltiplicato corretto
    signal datasent
                            : std_logic
       Flag di invio corretto del dato
                            : std_logic_vector(2 downto 0) := (others => '0');
    signal mach_state
53
         --! Macchina a stati
54
  begin
55
    --! Assegnazione dei segnali SPI ai pin fisici GPIO
56
    SYS_SPI_SCK <= GPIO_1(7); --! Segnale di clock spi
    SYS_SPI_MOSI <= GPIO_1(5); --! Segnale di input per FPGA (Slave)
58
    GPIO_1(3) <= SYS_SPI_MISO; --! Segnale di output per FPGA (Slave)
59
60
    --! Gestione del lampeggio del LED
61
    blink_hb : entity work.blink_heartbeat port map(
62
      CLK => CLOCK_50,
63
      LED => LEDG(0)
64
65
66
    --! Istanza del modulo SPI
67
    spi_inst : entity work.spi
68
     generic
      map (
```

```
DATA_W => 32,
71
       Nbit
              => 5
72
73
       port
74
       map (
75
                => CLOCK_50,
       CLK
76
       reset
                => reset,
77
       DATA_IN => spi_data_out,
78
       DATA_OUT => spi_data_in,
79
                => datasent,
80
       WR.
                => newdata,
81
       SCK
                => SYS_SPI_SCK,
       MOSI
                => SYS_SPI_MOSI,
83
       MISO
                => SYS_SPI_MISO
84
       );
85
86
     --! stanza del moltiplicatore 16x16
87
    mult_inst : entity work.mult_sgn_break_16x16
88
       port
89
       map (
90
             => CLOCK_50,
       i_clk
91
       i_rstb => reset,
92
              => enable_clk,
       i_en
93
              => mult_data_a,
94
       i_ma
       i_mb
              => mult_data_b,
95
              => result,
96
       o_m
       o_rdy
             => multready
       );
98
99
    --! Processo principale per la gestione della macchina a stati per la
100
        realizzazione del moltiplicatore senza segno spi
     --! Attende un dato in ingresso su spi formattato come segue: (
101
        MOLTIPLICATORE << 16 | MOLTILPICANDO) dove moltiplicando e
        moltiplicatore sono due interi senza sefno a 16 bit
    main_process : process (CLOCK_50, reset)
103
104
       --! Trigger delle operazioni sul fronte positivo del clock FPGA
105
       if rising_edge(CLOCK_50) then
106
107
         --! Gestione del segnale di reset
108
         if reset = '1' then
109
           mach_state <= STATE_WAIT_NEW_DATA;</pre>
                                                     --! Reset macchina a stati
110
           enable_clk <= '0';
                                                     --! Reset clk dell'istanza
111
               moltiplicatore
           LEDG(8 downto 2) <= (others => '0'); --! Reset dei led presenti su
112
               FPGA
         end if;
113
114
         --! Gestione della macchina a stati
115
         case mach_state is
116
117
           --! Attesa del nuovo dato
118
           when STATE_WAIT_NEW_DATA =>
119
             --! Controllo presenza flag di nuovo dato e che il dato sia
120
                 diverso da 0
             if newdata = '1' and to_integer(unsigned(spi_data_in)) /= 0 then
121
               --! Divisione del dato di ingresso a 32bit come dato_a e dato_b
               mult_data_a <= spi_data_in(15 downto 0); --! Moltiplicando</pre>
123
```

```
parte bassa (0 - 15) del dato in ingresso
               mult_data_b <= spi_data_in(31 downto 16); --! Moltiplicatore</pre>
124
                   parte alta (16- 31) del dato in ingresso
               mach_state <= STATE_START_MULTIPLY;</pre>
                                                            --! Avanzamento di
                   stato della macchina a stati
             end if;
126
127
           --! Avvio moltiplicazione e attesa completamento
128
           when STATE_START_MULTIPLY =>
129
             enable_clk <= '1'; --! Abilitazione del segnale di clock per la
130
                 entity mult_sgn_break_16x16
             --! Attesa flag moltiplicazione terminata
132
             if multready = '1' then
133
                spi_data_out <= result;</pre>
                                                     --! Copia del risultato sul
134
                   signal che inviera' su spi il valore
               mach_state <= STATE_MULT_READY; --! Avanzamento di stato della</pre>
135
                    macchina a stati
             end if;
137
           --! Moltiplicazione completata e attesa di fine invio del dato su
138
           when STATE_MULT_READY =>
             enable_clk <= '0'; --! Arresto del segnale di clock per la entity
140
                 mult_sgn_break_16x16
141
             --! Attesa flag dato inviato
             if datasent = '1' then
143
               mach_state <= STATE_DATA_SENT;</pre>
                                                  --! Avanzamento di stato della
144
                    macchina a stati
             end if;
145
146
           --! Termine delle operazioni
147
           when others =>
148
           LEDG(7) <= '1'; --! Segnalazione tramite accensione del led7 delle
               operazioni concluse
150
           --! Se il flag di dato inviato e' attivo
151
           if datasent = '1' then
152
             LEDG(8) <= '1'; --! Segnalazione tramite accensione del led8 del
153
                 corretto invio del dato
           end if;
154
         end case;
155
156
       end if;
157
    end process;
158
159
     --! Gestione del segnale di reset
160
    reset_handle : process (CLOCK_50, KEY)
161
162
       --! Trigger delle operazioni sul fronte positivo del clock FPGA
163
       if (rising_edge(CLOCK_50)) then
164
         --! Sincronizzazione del pushbuttonO e generazione del segnale di
165
         pb0_synchronizer(2 downto 1) <= pb0_synchronizer(1 downto 0);</pre>
166
         pb0_synchronizer(0)
                                         \leq KEY(0);
167
168
         --! Fronte positivo indica che il pushbutton0 e' stato rilasciato
         if pb0_synchronizer(2 downto 1) = "01" then
170
```

```
LEDG(1) <= '1';
                              --! Segnalazione tramite accensione del led1 l'
171
              attivazione del segnale di reset
                               --! Attivazione segnale di reset
172
         --! Se e'
                   stato attivato al clock precedente il segnale di reset
         elsif (reset = '1') then
174
           LEDG(1) <= '0';
                              --! Segnalazione tramite spegnimento del led1 la
175
              disattivazione del segnale di reset
                    <= '0';
                              --! Disattivazione segnale di reset
           reset
176
         end if:
177
       end if;
178
    end process;
179
  end top_arch;
181
```

Listing 3.1: Processo principale del moltiplicatore

3.2.1 Approccio di progettazione

La scelta di implementare una macchina a stati per gestire il processo di moltiplicazione all'interno del progetto è motivata dalla necessità di coordinare e controllare le diverse fasi coinvolte nella moltiplicazione di numeri interi a 16 bit. La moltiplicazione in sé è un'operazione complessa che richiede diverse fasi di calcolo, sincronizzazione e gestione dei segnali di controllo.

La macchina a stati offre un'organizzazione strutturata per gestire queste diverse fasi in modo sequenziale e controllato. Ciascuno stato rappresenta una fase specifica del processo di moltiplicazione, consentendo una suddivisione chiara e modulare delle operazioni coinvolte. Questo approccio non solo semplifica la progettazione e l'implementazione, ma contribuisce anche a una maggiore comprensione del flusso di lavoro da parte dei progettisti e degli sviluppatori.

Ogni stato nella macchina a stati corrisponde a un'operazione o a un insieme di operazioni ben definite. Ad esempio, uno stato potrebbe essere responsabile della lettura dei dati in ingresso, un altro potrebbe esseguire le operazioni di moltiplicazione effettive, mentre uno successivo potrebbe gestire la trasmissione dei risultati e la segnalazione della fine dell'operazione. Questa suddivisione in stati semplifica la verifica, il debug e la manutenzione del codice, consentendo di individuare e risolvere eventuali problemi in modo più efficiente.

Inoltre, l'uso della macchina a stati contribuisce a migliorare la gestione del flusso di controllo e dei segnali di timing all'interno del circuito. Ogni transizione tra stati è governata da un insieme di condizioni ben definite, che aiuta a garantire che le operazioni avvengano nel momento giusto e con il timing corretto. Ciò è particolarmente importante in un sistema sincrono come quello in questione, dove il corretto sequenziamento delle operazioni è essenziale per ottenere risultati accurati.

In sintesi, l'uso della macchina a stati rappresenta un approccio organizzato e strutturato per gestire il processo di moltiplicazione di numeri interi a 16 bit. Fornisce una suddivisione modulare delle operazioni, semplifica la gestione del flusso di controllo e dei segnali di timing, e migliora la comprensione e la manutenibilità del codice complessivo.

Simulazione e verifica

- 4.1 Tecniche di simulazione utilizzate
- 4.1.1 Testbench per la verifica del moltiplicatore

Sintesi e implementazione sulla FPGA

- 5.1 Fasi di sintesi e implementazione
- 5.1.1 Impostazioni di sintesi e implementazione

Programmazione del Raspberry Pi tramite MATLAB Simulink

6.1 Ruolo di MATLAB Simulink nel progetto

L'integrazione di dispositivi hardware, come il Raspberry Pi, in progetti di ingegneria è un passo cruciale per realizzare soluzioni complesse e interconnesse. Una delle metodologie di programmazione che si è dimostrata efficace e versatile è l'uso del tool "Hardware for RaspberryPi" di MATLAB Simulink.

"Hardware for RaspberryPi" è un potente strumento che permette agli sviluppatori di creare applicazioni personalizzate per il Raspberry Pi in modo intuitivo e grafico. Sfruttando l'approccio a blocchi di Simulink, è possibile progettare e sviluppare in modo rapido algoritmi, controlli e interfacce utente che possono essere implementati direttamente sul Raspberry Pi.

Questo tool offre una vasta libreria di blocchi funzionali che coprono una varietà di funzioni, dal controllo di periferiche hardware come i GPIO, alla comunicazione con sensori, attuatori e dispositivi esterni. Ciò consente agli sviluppatori di concentrarsi sulla logica dell'applicazione senza dover affrontare dettagli di basso livello della programmazione del Raspberry Pi.

Un aspetto particolarmente vantaggioso dell'utilizzo di "Hardware for RaspberryPi" è la sua capacità di generare automaticamente il codice C++ ottimizzato per il Raspberry Pi. Ciò significa che dopo aver creato il modello in Simulink, è possibile generare il codice e caricarlo direttamente sul Raspberry Pi, semplificando il processo di deploy e testing.

È importante notare che "Hardware for RaspberryPi" non è compatibile con le versioni di MATLAB 2022a e successive. È stato testato con successo su MATLAB 2017b, ma non è stato valutato per versioni intermedie tra 2017b e 2022a. Nonostante non sembri esserci alcun problema di compatibilità con la versione di MATLAB, poiché il tool si installa correttamente, il tool non compila il blocco simulink creato.

In questo progetto, si è utilizzato il tool "Hardware for RaspberryPi" per gestire la comunicazione SPI come master, impiegando il blocco "SPI Master Transfer". Questa scelta si è rivelata essenziale per coordinare in modo efficiente la comunicazione tra l'FPGA e il Raspberry Pi, permettendo lo scambio di dati e il controllo dei segnali nel contesto del progetto in corso.




Figura 6.1: Schema a blocchi simulink implementato

6.2 Configurazione e comunicazione con il Raspberry Pi

Per la creazione di un canale di comunicazione tra RaspberryPi e la FPGA Cyclone III si è utilizzato il protocollo di comunicazione SPI.

Di seguito vengono esposti i collegamenti da effettuare sulle due board:

FPGA	Raspberry
GPIO1_D1	GPIO8 (CE0)
GPIO1_D3	GPIO9 (MISO)
GPIO1_D5	GPIO10 (MOSI)
GPIO1_D7	GPIO11 (SCK)

Tabella 6.1: Collegamenti pin to pin delle due board

6.2.1 Funzionamento della Comunicazione SPI

La comunicazione SPI (Serial Peripheral Interface) è un protocollo di comunicazione seriale ampiamente utilizzato nell'ambito dell'elettronica embedded. È utilizzato per collegare dispositivi digitali tra loro, consentendo loro di scambiare dati in modo sincrono e affidabile.

Il funzionamento della comunicazione SPI si basa su una connessione di tipo master-slave tra dispositivi. In questa configurazione, un dispositivo agisce da "master" e controlla il flusso dei dati, mentre uno o più dispositivi agiscono da "slave" e rispondono alle richieste del master. Il master è responsabile di generare il segnale di clock (SCK) che sincronizza la trasmissione e ricezione dei dati.

I segnali chiave utilizzati nella comunicazione SPI sono:

- SCK (Serial Clock): Questo segnale viene generato dal master e utilizzato per sincronizzare la trasmissione e ricezione dei dati tra i dispositivi. I dati vengono campionati sul fronte di salita o discesa del segnale di clock, a seconda della configurazione.
- MOSI (*Master Output Slave Input*): Questo è il segnale di uscita del master e di ingresso dello slave. Il master utilizza MOSI per inviare dati agli slave. Quando i dati vengono trasmessi, vengono spostati bit per bit lungo il MOSI, sincronizzati dal segnale di clock.
- MISO (Master Input Slave Output): Questo è il segnale di ingresso del master e di uscita dello slave. Gli slave utilizzano MISO per inviare dati al master. Anche in questo caso, i dati vengono spostati bit per bit lungo il MISO, sincronizzati dal segnale di clock.
- SS/CS (Slave Select/Chip Select): Questo segnale è utilizzato per selezionare uno specifico slave con cui il master vuole comunicare. Il master può avere più linee SS/CS per comunicare con diversi slave. Nel nostro caso indicato come CE0, ovvero chip enable 0

Il funzionamento di una trasmissione SPI inizia quando il master seleziona uno specifico slave mediante il segnale SS/CS. Successivamente, il master inizia a inviare i dati lungo il MOSI, sincronizzati dal segnale di clock SCK. Gli slave campionano i dati in arrivo sul fronte di salita o discesa del segnale di clock e li trasmettono al master tramite il segnale MISO.

La comunicazione SPI può funzionare sia in modalità full-duplex, in cui il master e lo slave possono trasmettere contemporaneamente, che in modalità half-duplex, in cui la trasmissione avviene in entrambe le direzioni, ma non contemporaneamente.

Infine, la comunicazione SPI offre un meccanismo efficiente e affidabile per lo scambio di dati tra dispositivi digitali. La sua semplicità e la sua capacità di supportare sia applicazioni a corta distanza che a lunga distanza, ne fanno una scelta ideale per molte applicazioni nell'ambito dell'elettronica e dell'informatica embedded.

Risultati sperimentali

- 7.1 Test eseguiti per valutare le prestazioni del moltiplicatore
- 7.1.1 Risultati ottenuti

Conclusioni

- 8.1 Principali conclusioni del lavoro svolto
- 8.1.1 Sviluppi futuri e miglioramenti