Università degli Studi di Brescia

DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE
Corso di Laurea Magistrale in Ignegneria Elettronica

Tesi di laurea

Sensibilità alle EMI di un amplificatore inverter based in tecnologia CMOS 180nm

Relatore:
Prof.ssa Anna Richelli

Correlatori:
Dott. Paolo Faustini
Prof. Paolo Crovetti

Candidato:
Luca Brescia
Matricola 706005

Anno Accademico 2023-2024

Indice

Abstract **3**

1 Nuove Topologie di Amplificatori a Bassa Tensione e Bassa Potenza **4**

1.1 Evoluzione e sfide nella progettazione di circuiti a bassa tensione 4

1.2 Principali tecniche per amplificatori a bassa tensione 5

1.2.1 Tecnologia Bulk-Driven 6

1.2.2 Struttura Selfcascode 7

1.3 Strategie per migliorare l'immunità EMI 7

1.4 Amplificatori basati su invertitori CMOS 8

1.4.1 Vantaggi in termini di immunità EMI 8

1.5 Tecniche di compensazione per amplificatori a bassa tensione 9

1.6 Confronto e prospettive future 9

2 L'Architettura Nauta OTA **11**

2.1 Introduzione 11

2.2 Principi di Funzionamento del Nauta OTA 12

2.2.1 L'Inverter CMOS come Elemento Analogico 12

2.2.2 Struttura Base del Nauta OTA 12

2.2.3 Conversione Tensione-Corrente Lineare 13

2.2.4 Miglioramento del Guadagno DC 14

2.3 Vantaggi dell'Architettura Nauta OTA 15

2.3.1 Immunità EMI 15

2.4 Implementazioni a Bassa Tensione del Nauta OTA 16

2.5 Nauta OTA a due stadi 16

2.6 Applicazioni del Nauta OTA 16

3 Le Interferenze Elettromagnetiche 18

3.1 Definizione e tipologie di interferenze elettromagnetiche 18

3.2 EMI nei circuiti integrati 19

3.3 Tipologie di propagazione delle EMI nei circuiti integrati 20

3.4 Sensibilità dei circuiti analogici alle EMI 20

3.5 Metodologia di studio delle EMI 21

3.6 Strategie di mitigazione delle EMI 22

Bibliografia 24

Abstract

Capitolo 1

Nuove Topologie di Amplificatori a Bassa Tensione e Bassa Potenza

1.1 Evoluzione e sfide nella progettazione di circuiti a bassa tensione

La continua evoluzione delle tecnologie microelettroniche ha portato a una progressiva riduzione delle dimensioni dei dispositivi, con un conseguente abbassamento delle tensioni di alimentazione. Questa tendenza è guidata principalmente da tre fattori: la necessità di ridurre il consumo energetico nei dispositivi portatili, l'aumento dell'affidabilità dei circuiti integrati e l'evoluzione dei processi di fabbricazione CMOS che richiedono tensioni di funzionamento sempre più basse [1].

Figura 1.1: Evoluzione delle tensioni di alimentazione nei circuiti integrati CMOS negli ultimi decenni.

L'esigenza di avere un'elevata portabilità dei sistemi elettronici ha stimolato lo sviluppo di circuiti a bassa potenza che consentano una durata ragionevole della batteria in applicazioni come apparecchi acustici, stimolatori cardiaci impiantabili e telefoni cellulari [**Tesi.pdf**]. Tuttavia, mentre per i circuiti digitali la riduzione della tensione di alimentazione rappresenta principalmente un vantaggio in termini di consumo di potenza, per i circuiti analogici questa tendenza pone sfide significative.

La riduzione della tensione di alimentazione limita drasticamente l'escursione dei segnali analogici, riducendo il range dinamico e compromettendo il rapporto segnale-rumore. Inoltre, la tensione di soglia dei transistor MOS (V_{th}) non si riduce proporzionalmente alla tensione di alimentazione, riducendo ulteriormente lo spazio disponibile per il funzionamento in regione di saturazione [2]. Queste problematiche sono particolarmente evidenti negli amplificatori operazionali, componenti fondamentali dei circuiti analogici.

Le strategie di progetto moderne mirano a ottenere una maggiore velocità e un elevato range dinamico, mantenendo al contempo un basso consumo di potenza. Come illustrato in [**Tesi.pdf**], il consumo di potenza in un circuito integrato è costituito principalmente da tre componenti: potenza dinamica, dovuta alla carica e scarica delle capacità parassite; potenza statica, causata dalle correnti di polarizzazione nei circuiti analogici o dalle correnti di perdita nei circuiti digitali; e potenza di corto-circuito, determinata dalla corrente che scorre quando sia i transistor PMOS che NMOS sono attivi contemporaneamente.

Figura 1.2: Componenti principali del consumo di potenza in un circuito integrato CMOS.

1.2 Principali tecniche per amplificatori a bassa tensione

Per superare le limitazioni imposte dalla riduzione della tensione di alimentazione, sono state sviluppate diverse tecniche circuitali innovative. Una delle più diffuse è la tecnica di progettazione dei transistor in regione di sottosoglia (subthreshold), che permette di ottenere funzionalità analogiche con tensioni estremamente basse, inferiori alla tensione di soglia. Il principale vantaggio di questa tecnica è l'eccellente efficienza energetica, con un rapporto g_m/I_D massimo. Tuttavia, i circuiti operanti in regione di sottosoglia presentano una velocità limitata e una maggiore sensibilità alle variazioni di processo e temperatura [2].

Un'altra tecnica interessante è l'utilizzo di transistor MOS a gate flottante (Floating-Gate MOSFET), che permette di modificare la tensione di soglia effettiva del dispositivo mediante una carica immagazzinata in un gate isolato. Questa tecnica consente di operare con tensioni di alimentazione molto basse, ma presenta problematiche legate alla complessità di programmazione della carica e alla sua stabilità nel tempo.

1.2.1 Tecnologia Bulk-Driven

Un approccio particolarmente promettente è rappresentato dalla tecnica bulk-driven. A differenza dell'approccio tradizionale gate-driven, dove il segnale viene applicato al gate del transistor MOS, nella tecnica bulk-driven il segnale viene applicato al terminale di substrato (bulk), mentre il gate viene polarizzato con una tensione DC sufficiente a formare un canale [2]. Questa tecnica è ampiamente sfruttata nella progettazione di circuiti a bassa tensione grazie alla sua capacità di operare con tensioni di alimentazione molto basse, dato che il funzionamento del dispositivo non è limitato dalla tensione di soglia.

Figura 1.3: Confronto tra le configurazioni gate-driven e bulk-driven di un transistor MOS.

Come descritto dettagliatamente in [**Tesi.pdf**], il transistor bulk-driven funziona in modo simile a un JFET: il terminale di gate è polarizzato per creare un canale di conduzione tra source e drain, mentre il terminale di bulk modula la larghezza di questo canale in base alla tensione applicata. Questo consente al MOSFET di operare come un dispositivo a svuotamento, con la possibilità di accettare tensioni di polarizzazione negative, nulle o leggermente positive.

Tuttavia, i transistor bulk-driven presentano alcune limitazioni significative, tra cui una transconduttanza (g_{mb}) inferiore rispetto alla transconduttanza di gate (g_m), tipicamente di un fattore 3-5 volte più bassa, una minore larghezza di banda a causa della maggiore capacità parassita associata al terminale di bulk, e non linearità della caratteristica DC a causa dei diodi parassiti tra bulk e source [2].

Per migliorare le prestazioni degli amplificatori bulk-driven, Li et al. [2] hanno proposto un amplificatore con immunità EMI migliorata utilizzando tre principali tecniche: feedback positivo parziale per aumentare la transconduttanza equivalente; partitore di tensione di ingresso con filtro RC per ridurre l'effetto delle EMI; e stadio di ingresso a doppia coppia differenziale per migliorare la linearità e le prestazioni AC. Queste tecniche hanno permesso di realizzare un amplificatore con una tensione di alimentazione V_{DD} di 1V e una riduzione significativa dell'offset indotto da EMI rispetto alle topologie tradizionali.

Figura 1.4: Schema circuitale dell'amplificatore bulk-driven con immunità EMI migliorata proposto in [2].

1.2.2 Struttura Selfcascode

Un'altra soluzione proposta per affrontare le problematiche della riduzione dimensionale dei dispositivi è la struttura Selfcascode, descritta approfonditamente in [**Tesi.pdf**]. Questa configurazione prevede di sostituire un singolo transistor con due transistor che condividono la stessa tensione di gate. I due transistor sono polarizzati in modo tale che uno lavori in saturazione mentre l'altro in zona lineare. Il vantaggio principale di tale configurazione risiede nell'ottenere valori di resistenza di uscita più elevati rispetto al caso di un singolo transistor polarizzato nel medesimo modo, sebbene a scapito di una transconduttanza equivalente leggermente inferiore.

Figura 1.5: Struttura Selfcascode per transistor NMOS e PMOS e suo modello equivalente.

Per un funzionamento ottimale della struttura Selfcascode, i fattori di forma dei due transistor devono rispettare una relazione specifica: il rapporto W/L del transistor che opera in saturazione deve essere maggiore di un fattore m (superiore a 1) rispetto al rapporto W/L del transistor che opera in zona lineare. Questa configurazione consente di migliorare significativamente le prestazioni degli amplificatori operazionali a bassa tensione, specialmente in termini di guadagno e immunità ai disturbi.

1.3 Strategie per migliorare l'immunità EMI

Un aspetto critico nella progettazione di amplificatori operazionali a bassa tensione è la loro suscettibilità alle interferenze elettromagnetiche (EMI). La riduzione della tensione di alimentazione rende i circuiti analogici più vulnerabili ai disturbi, poiché l'ampiezza dei segnali utili diminuisce rispetto al livello di rumore [3, 4]. In questo contesto, diventa fondamentale sviluppare strategie specifiche per migliorare l'immunità EMI degli amplificatori a bassa tensione.

Richelli [3] ha affrontato questa problematica proponendo un amplificatore di classe AB basato su una topologia a due stadi fortemente simmetrica, particolarmente efficace nel minimizzare gli effetti dei disturbi provenienti da diverse fonti. L'amplificatore proposto può essere realizzato in tecnologia CMOS standard ed è adatto per le basse tensioni di alimentazione richieste dai circuiti integrati moderni.

Figura 1.6: Amplificatore di classe AB con topologia simmetrica per aumentare l'immunità EMI.

1.4 Amplificatori basati su invertitori CMOS

Un approccio innovativo e sempre più diffuso per la realizzazione di amplificatori a bassa tensione è rappresentato dall'utilizzo di invertitori CMOS come blocchi di base. L'amplificatore operazionale a transconduttanza (OTA) di Nauta, proposto originariamente nel 1992, rappresenta uno dei primi e più influenti esempi di questa classe di circuiti. Come riportato in [5], l'invertitore CMOS può essere utilizzato non solo come elemento base dei circuiti digitali, ma anche come cella analogica quando polarizzato nella regione di alta transconduttanza.

Figura 1.7: Comportamento digitale e analogico di un invertitore CMOS.

L'OTA di Nauta è concettualmente un semplice transconduttore basato su invertitori CMOS, caratterizzato dall'assenza di nodi interni (che garantisce un eccellente comportamento ad alta frequenza), buona linearità nella conversione tensione-corrente quando i transistor operano in forte inversione, e semplicità circuitale che consente di operare con tensioni di alimentazione ridotte. Dalla topologia originale di Nauta sono state sviluppate numerose varianti, adattate a diverse applicazioni come filtri attivi, amplificatori completamente differenziali e architetture ibride.

Una versione a singola uscita (single-ended) dell'amplificatore basato su invertitori, denominata SEIA (Single-Ended Inverter-based Amplifier), è stata analizzata in dettaglio in [5]. Questa topologia mantiene i vantaggi della struttura basata su invertitori pur adattandosi ad applicazioni che richiedono un'uscita non differenziale. La SEIA presenta un layout compatto, un consumo di potenza ridotto, buone prestazioni in termini di guadagno e larghezza di banda, e la capacità di operare con tensioni di alimentazione molto basse (fino a 0.5V).

Figura 1.8: Schema circuitale dell'amplificatore Single-Ended Inverter-based (SEIA).

1.4.1 Vantaggi in termini di immunità EMI

Uno degli aspetti più interessanti degli amplificatori basati su invertitori è la loro eccellente immunità alle interferenze elettromagnetiche. Rosa et al. [5] hanno dimostrato che questi amplificatori presentano una suscettibilità alle EMI significativamente inferiore rispetto alle topologie tradizionali come l'amplificatore Miller. I principali fattori che contribuiscono all'elevata immunità EMI degli amplificatori basati su invertitori sono la topologia circuitale estremamente semplice senza nodi interni, l'assenza di specchi di corrente e coppie differenziali (elementi particolarmente sensibili alle EMI), lo slew rate simmetrico sia per transizioni positive che negative (che riduce la distorsione non lineare), e la risposta simmetrica a variazioni rapide della tensione di ingresso.

I risultati sperimentali riportati in [5] mostrano che l'offset indotto da EMI negli amplificatori basati su invertitori è circa un ordine di grandezza inferiore rispetto a quello degli amplificatori Miller convenzionali, in un ampio intervallo di frequenze e per diverse condizioni operative.

Figura 1.9: Confronto dell'offset indotto da EMI nell'amplificatore basato su invertitori (SEIA) e nell'amplificatore Miller tradizionale.

1.5 Tecniche di compensazione per amplificatori a bassa tensione

Un altro importante aspetto nella progettazione di amplificatori a bassa tensione riguarda le tecniche di compensazione per garantire la stabilità del circuito. Come descritto in [**Tesi.pdf**], la compensazione pseudo-cascode rappresenta una soluzione efficace per gli amplificatori a due stadi basati sulla struttura Selfcascode. Questa tecnica consente di ottenere un margine di fase insensibile alle variazioni della corrente di polarizzazione, mantenendo al contempo una buona risposta in frequenza e uno slew rate adeguato.

La compensazione pseudo-cascode presenta diversi vantaggi rispetto alla compensazione cascode classica, tra cui una minore tensione di alimentazione richiesta, un minore consumo di potenza e una maggiore larghezza di banda. Questi vantaggi la rendono particolarmente adatta per applicazioni a bassa tensione e bassa potenza.

Figura 1.10: Confronto tra compensazione pseudo-cascode e compensazione cascode classica.

1.6 Confronto e prospettive future

In conclusione, le tecniche di progettazione di amplificatori a bassa tensione e bassa potenza rappresentano un campo di ricerca in continua evoluzione, con numerose soluzioni innovative proposte per superare le limitazioni imposte dalla riduzione delle dimensioni dei dispositivi e delle tensioni di alimentazione. Le topologie circuitali discusse - amplificatori bulk-driven, strutture Selfcascode, amplificatori basati su invertitori - offrono ciascuna vantaggi specifici in termini di tensione minima di alimentazione, consumo di potenza, immunità ai disturbi e prestazioni complessive.

La scelta della topologia più adatta dipende quindi dalle specifiche applicative, con particolare attenzione al compromesso tra tensione di alimentazione minima, consumo di potenza, immunità ai disturbi e prestazioni in termini di guadagno e larghezza di banda. È inoltre fondamentale considerare l'immunità alle interferenze elettromagnetiche, aspetto cruciale nei moderni sistemi elettronici caratterizzati da un ambiente elettromagnetico sempre più complesso e "inquinato".

Tabella 1.1: Confronto tra le diverse topologie di amplificatori a bassa tensione

Topologia	**Tensione min.**	**Consumo**	**Immunità EMI**	**Complessità**
Bulk-driven	≤ 1V	Basso	Media-Alta	Media
Nauta OTA	≈ 0.5V	Medio	Molto alta	Bassa
Selfcascode	≈ 0.7V	Medio	Alta	Media
Cascode tradizionale	> 1V	Alto	Media	Alta

Capitolo 2

L'Architettura Nauta OTA

2.1 Introduzione

Nell'ambito dei filtri integrati analogici, il filtro transconduttore-C (Gm-C) rappresenta una delle soluzioni più diffuse per implementare funzioni di filtraggio alle alte frequenze. Il blocco fondamentale di questi filtri è l'amplificatore a transconduttanza (OTA, *Operational Transconductance Amplifier*), che converte una tensione differenziale in ingresso in una corrente in uscita. La qualità di un filtro Gm-C dipende fortemente dalle caratteristiche del transconduttore impiegato, in particolare dalla sua linearità, dalla sua banda passante e dalla sua capacità di operare con tensioni di alimentazione ridotte.

In questo contesto, l'amplificatore a transconduttanza Nauta, proposto originariamente da Bram Nauta nel 1992 [6], rappresenta una soluzione innovativa che offre caratteristiche favorevoli in termini di ampiezza di banda, linearità e capacità di operare a basse tensioni di alimentazione. La particolarità dell'architettura Nauta OTA risiede nell'utilizzo esclusivo di inverter CMOS, senza nodi interni, che consente di ottenere un'ampiezza di banda considerevole con poli parassiti collocati nella regione dei gigahertz.

2.2 Principi di Funzionamento del Nauta OTA

2.2.1 L'Inverter CMOS come Elemento Analogico

Il punto di partenza dell'architettura Nauta è l'utilizzo dell'inverter CMOS come elemento di base per la conversione tensione-corrente. Sebbene l'inverter CMOS sia tradizionalmente impiegato in circuiti digitali, esso può operare anche come amplificatore analogico quando polarizzato nella regione di alta transconduttanza.



Figura 2.1: Comportamento digitale e analogico dell'inverter CMOS [5]

Un inverter CMOS presenta due comportamenti distinti: in regime digitale funziona come un elemento di commutazione tra i livelli logici alto e basso, mentre in regime analogico opera come un amplificatore lineare con un guadagno determinato dalla transconduttanza totale ($g_{mP} + g_{mN}$) moltiplicata per la resistenza di uscita.

La corrente di uscita di un singolo inverter CMOS può essere espressa come:

$$I_{out} = I_{dn} - I_{dp} = \frac{k_n}{2}(V_{in} - V_{tn})^2 - \frac{k_p}{2}(V_{DD} - V_{in} - |V_{tp}|)^2 \tag{2.1}$$

Questa relazione mostra che la risposta di un singolo inverter è non lineare. Tuttavia, quando i fattori k_n e k_p dei transistor NMOS e PMOS sono adeguatamente bilanciati e il circuito è utilizzato in configurazione differenziale, è possibile ottenere una conversione V-I molto più lineare.

2.2.2 Struttura Base del Nauta OTA

La struttura base del Nauta OTA è costituita da sei inverter CMOS, disposti in modo da formare un amplificatore differenziale con un controllo preciso del modo comune in uscita e

un guadagno regolabile. Questa configurazione sfrutta le proprietà intrinseche degli inverter CMOS per ottenere una conversione tensione-corrente (V-I) altamente lineare.



Figura 2.2: Architettura completa del Nauta OTA

Il Nauta OTA è composto da tre coppie di inverter che svolgono funzioni specifiche. Gli inverter 1 e 2 formano la coppia di ingresso differenziale e sono responsabili della conversione tensione-corrente lineare. Gli inverter 3 e 6 funzionano come *"cross-coupled inverters"* che generano una resistenza negativa per il miglioramento del guadagno DC. Infine, gli inverter 4 e 5 agiscono come *"self-coupled inverters"* e controllano il livello di modo comune dell'uscita.

Questa configurazione permette di ottenere un'impedenza di uscita elevata per i segnali differenziali e un'impedenza di uscita bassa per i segnali di modo comune, consentendo così un controllo efficace del modo comune in uscita senza l'aggiunta di circuiti dedicati.

2.2.3 Conversione Tensione-Corrente Lineare

La linearità della conversione tensione-corrente nel Nauta OTA è ottenuta grazie alla configurazione differenziale degli inverter di ingresso. Quando gli inverter sono pilotati da un segnale differenziale bilanciato attorno alla tensione di modo comune V_c, la corrente differenziale di uscita risulta:

$$I_{od} = I_{o1} - I_{o2} = V_{id} \cdot (g_{mN} + g_{mP}) \tag{2.2}$$

dove V_{id} è la tensione differenziale di ingresso, g_{mN} è la transconduttanza del transistor NMOS e g_{mP} è la transconduttanza del transistor PMOS. Questa espressione mostra come la corrente differenziale di uscita sia linearmente proporzionale alla tensione differenziale di ingresso, anche se i singoli inverter presentano una caratteristica non lineare.

2.2.4 Miglioramento del Guadagno DC

Una delle caratteristiche distintive dell'architettura Nauta è la possibilità di aumentare il guadagno DC dell'amplificatore senza compromettere la sua larghezza di banda.

Il guadagno di un OTA convenzionale è limitato dalla sua resistenza di uscita, che determina il guadagno DC secondo la relazione:

$$A_v = g_m \cdot r_o \tag{2.3}$$

Nell'architettura Nauta, gli inverter 3 e 6 (cross-coupled) generano una resistenza negativa che compensa parzialmente la resistenza di uscita finita degli inverter di ingresso. La conduttanza di uscita totale può essere espressa come:

$$g_{out} = g_{out,12} - g_{out,36} + g_{out,45} \tag{2.4}$$

dove $g_{out,12}$ è la conduttanza di uscita degli inverter di ingresso, $g_{out,36}$ è la conduttanza negativa generata dagli inverter cross-coupled, e $g_{out,45}$ è la conduttanza degli inverter self-coupled.

Quando le dimensioni degli inverter sono correttamente progettate, la conduttanza di uscita netta del circuito può diventare molto piccola, portando a un guadagno DC elevato. Il guadagno complessivo dell'amplificatore Nauta può essere espresso come:

$$A_v = \frac{g_{m,12}}{g_{out,12} - g_{out,36} + g_{out,45}} \tag{2.5}$$

Nella pratica, il guadagno DC è limitato dal disadattamento tra gli inverter, ma valori di guadagno superiori a 40 dB sono generalmente ottenibili.

2.3 Vantaggi dell'Architettura Nauta OTA

L'architettura Nauta OTA offre numerosi vantaggi rispetto alle topologie tradizionali. La banda passante è particolarmente ampia grazie all'assenza di nodi interni, il che permette di ottenere poli parassiti posizionati a frequenze molto elevate (nell'ordine dei GHz). Questo consente operazioni a frequenze notevolmente più alte rispetto alle topologie convenzionali.

La configurazione differenziale degli inverter permette di ottenere una conversione tensione-corrente con buona linearità, anche con inverter non perfettamente bilanciati. L

Un ulteriore vantaggio dell'architettura Nauta è la capacità di operare con tensioni di alimentazione ridotte, aspetto particolarmente importante per applicazioni a bassa potenza. La semplicità della struttura, basata su inverter CMOS, permette infatti di sfruttare completamente la tensione di alimentazione disponibile.

2.3.1 Immunità EMI

Un aspetto rilevante dell'architettura Nauta è la sua buona immunità alle interferenze elettromagnetiche (EMI). Come evidenziato in [5], gli amplificatori basati su inverter presentano una suscettibilità alle EMI significativamente inferiore rispetto agli amplificatori convenzionali come il Miller. Questo vantaggio è stato ulteriormente confermato da vari studi, tra cui [4] e [1].

Figura 2.3: Confronto dell'immunità EMI tra amplificatori basati su inverter e amplificatori Miller

Questa superiore immunità EMI è dovuta principalmente alla topologia circuitale semplice senza nodi interni, all'assenza di specchi di corrente e coppie differenziali (elementi particolarmente sensibili alle EMI), e allo slew rate simmetrico sia per transizioni positive che negative, che riduce la distorsione non lineare. Inoltre, la risposta simmetrica a variazioni rapide della tensione di ingresso contribuisce ulteriormente a questa caratteristica.

La resistenza alle interferenze elettromagnetiche rende l'architettura Nauta particolarmente adatta per applicazioni in ambienti con elevati livelli di interferenze elettromagnetiche, come in ambito automotive o industriale.

2.4 Implementazioni a Bassa Tensione del Nauta OTA

Una delle tendenze più significative nella progettazione di circuiti analogici integrati è la continua riduzione della tensione di alimentazione. L'architettura Nauta OTA si adatta bene a questa tendenza grazie alla sua capacità di operare con tensioni di alimentazione molto basse.

Una variante interessante dell'architettura Nauta è il "Calibration-Less Nauta OTA" proposto in [7], che può operare con una tensione di alimentazione di soli 0,25 V in un processo CMOS digitale da 130 nm. Questa implementazione utilizza transistor in regione di inversione debole (weak inversion) e un approccio basato su array di transistor per migliorare le prestazioni con tensioni di alimentazione ultra-basse.

I vantaggi di questa implementazione includono il funzionamento con tensione di alimentazione molto ridotta, il consumo di potenza estremamente basso (nell'ordine di nanowatt), e la stabilità del guadagno nonostante l'utilizzo di transistor con impianti di halo. Questi risultati dimostrano la versatilità dell'architettura Nauta e la sua capacità di adattarsi alle esigenze di riduzione della potenza e della tensione di alimentazione.

2.5 Nauta OTA a due stadi

Per applicazioni che richiedono prestazioni avanzate in termini di guadagno, rumore e linearità, sono state sviluppate architetture Nauta OTA a due stadi. Queste configurazioni combinano i vantaggi dell'architettura Nauta con altre topologie per ottenere caratteristiche ottimali.

2.6 Applicazioni del Nauta OTA

L'architettura Nauta OTA trova applicazione in numerosi ambiti grazie alle sue caratteristiche peculiari. Nei filtri Gm-C a frequenze elevate, la sua ampia banda passante lo rende adatto per implementare filtri con frequenze di taglio fino a diverse centinaia di MHz, consentendo la realizzazione di sistemi di elaborazione del segnale ad alta velocità.

Nei convertitori analogico-digitali (ADC), in particolare nelle architetture pipeline e sigma-delta, la linearità e la velocità del Nauta OTA sono requisiti fondamentali per ottenere



Figura 2.4: Architettura Nauta OTA a due stadi

convertitori con alta risoluzione e frequenza di campionamento elevata. La bassa distorsione e l'ampia banda passante consentono di migliorare significativamente le prestazioni di questi sistemi.

Il Nauta OTA è utilizzato anche nei circuiti di interfaccia per sensori, dove la combinazione di basso consumo e buona linearità è particolarmente vantaggiosa. In questi contesti, la capacità di operare con tensioni di alimentazione ridotte consente di prolungare la durata delle batterie nei dispositivi portatili o di utilizzare l'energia raccolta dall'ambiente nei sistemi energy harvesting.

Nei circuiti a radiofrequenza (RF), il Nauta OTA viene impiegato per la realizzazione di blocchi analogici in ricevitori e trasmettitori. La sua ampia banda passante e la bassa distorsione lo rendono adatto per la demodulazione di segnali ad alta frequenza e per la sintesi di frequenza.

Infine, grazie alla capacità di operare con tensioni di alimentazione ridotte, il Nauta OTA è particolarmente indicato per circuiti a bassa tensione e bassa potenza, come quelli utilizzati in dispositivi mobili, sensori wireless e sistemi biomedicali impiantabili.

Figura 2.5: Principali applicazioni del Nauta OTA

Capitolo 3

Le Interferenze Elettromagnetiche

3.1 Definizione e tipologie di interferenze elettromagnetiche

Con il termine interferenze elettromagnetiche (EMI, *Electromagnetic Interference*) si intende un qualsiasi segnale elettromagnetico indesiderato, irradiato nello spazio oppure trasmesso tramite conduttori, che compromette il corretto funzionamento dei dispositivi elettrici o elettronici [8]. Questo fenomeno fisico riveste un'importanza fondamentale nell'elettronica moderna, influenzando significativamente l'affidabilità e le prestazioni dei sistemi elettronici.

Le EMI possono essere generate da diverse sorgenti che generalmente si suddividono in due categorie principali. La prima comprende le sorgenti naturali, come i fenomeni atmosferici, le radiazioni cosmiche e le scariche elettrostatiche naturali. La seconda invece include le sorgenti artificiali, create dall'uomo, che possono essere ulteriormente classificate in emissioni volontarie ed involontarie. Le emissioni volontarie derivano da sistemi elettronici che utilizzano intenzionalmente la radiazione elettromagnetica per il loro funzionamento, come apparati di telecomunicazione, radar e stazioni radio-TV. Le emissioni involontarie, invece, sono radiazioni indesiderate generate durante il normale funzionamento di apparecchiature elettriche ed elettroniche, come le commutazioni in circuiti digitali, i motori elettrici e gli inverter.

Figura 3.1: Classificazione delle tipologie di sorgenti di interferenza elettromagnetica

In base alla modalità di propagazione, le EMI si suddividono principalmente in interferenze irradiate, che si propagano attraverso lo spazio sotto forma di onde elettromagnetiche, e interferenze condotte, che si propagano attraverso conduttori fisici come cavi di alimentazione, linee di segnale o piani di massa [8]. Questa distinzione è particolarmente rilevante quando si studiano gli effetti delle EMI sui circuiti integrati, poiché i meccanismi di accoppiamento e le strategie di mitigazione differiscono significativamente tra i due casi.

3.2 EMI nei circuiti integrati

A causa dell'incremento dell'utilizzo di dispositivi elettronici in ogni ambito della vita quotidiana, l'immunità alle interferenze elettromagnetiche è diventata un vincolo progettuale di primaria importanza per i progettisti di circuiti integrati [3]. Gli effetti di tali disturbi possono infatti coinvolgere un'ampia gamma di circuiti, compromettendone il funzionamento e l'affidabilità.

Negli ultimi decenni, il livello di inquinamento elettromagnetico è aumentato in modo significativo. Questo incremento è principalmente dovuto alla crescente diffusione di reti di connessione wireless, dispositivi elettronici portatili e sistemi di comunicazione sempre più complessi che hanno reso l'ambiente elettromagnetico moderno estremamente congestionato.

Figura 3.2: Rappresentazione dell'inquinamento elettromagnetico nell'ambiente moderno

Di conseguenza, l'ampiezza delle interferenze elettromagnetiche è aumentata fino a raggiungere valori comparabili o addirittura superiori all'ampiezza dei segnali utili, portando a malfunzionamenti nei circuiti integrati esposti a tali interferenze [8]. Con l'aumento del numero di sorgenti d'interferenza, della velocità dei circuiti integrati e del livello d'integrazione, il problema di limitare gli effetti delle EMI risulta sempre più determinante per garantire un buon funzionamento dei circuiti elettronici e degli apparecchi in cui sono utilizzati.

Per affrontare efficacemente questa sfida, i progettisti di circuiti integrati devono adottare strategie specifiche già nelle prime fasi del processo di sviluppo. Come evidenziato in [4], le soluzioni a posteriori sono spesso più complesse e costose rispetto a quelle implementate durante la fase di progettazione.

3.3 Tipologie di propagazione delle EMI nei circuiti integrati

Nel contesto dei circuiti integrati, la comprensione dei meccanismi di propagazione delle EMI è fondamentale per sviluppare strategie efficaci di mitigazione. Esistono due principali modalità di propagazione delle interferenze nei circuiti integrati: le interferenze irradiate e le interferenze condotte [8].

Nel caso delle interferenze irradiate, è il dispositivo stesso a fungere da antenna ricevente per le interferenze. L'analisi di questo tipo di interferenze richiede l'applicazione della teoria dei campi elettromagnetici. Tuttavia, nel caso dei circuiti integrati moderni, questo tipo di interferenze è attualmente meno rilevante rispetto alle interferenze condotte, principalmente perché le dimensioni dei chip sono generalmente ridotte rispetto alla lunghezza d'onda (λ) delle interferenze elettromagnetiche più comuni, rendendo i circuiti integrati antenne poco efficienti per le frequenze tipiche delle EMI.

Figura 3.3: Principali tipologie di propagazione delle interferenze nei circuiti integrati

Le interferenze condotte sono generalmente più significative per i circuiti integrati e più semplici da analizzare poiché seguono le leggi dell'elettrotecnica convenzionale. Queste interferenze si propagano attraverso linee di alimentazione, piste di segnale, piani di massa e interconnessioni tra componenti. Come dimostrato in [9], i piani di massa comuni possono diventare significativi vettori di propagazione delle EMI tra diversi componenti di un sistema.

Nelle applicazioni pratiche, entrambe le modalità di propagazione coesistono e possono interagire tra loro, rendendo complessa l'analisi dell'impatto complessivo delle EMI sui sistemi elettronici. Tuttavia, nei moderni circuiti integrati, le interferenze condotte rappresentano generalmente il problema più significativo e meritano quindi particolare attenzione.

3.4 Sensibilità dei circuiti analogici alle EMI

Tra i vari componenti presenti in una apparecchiatura elettronica, quelli che risentono maggiormente di possibili interferenze sono i dispositivi di tipo analogico [8, 10]. Questo è dovuto principalmente alle caratteristiche intrinseche dei segnali analogici, che possono assumere infiniti valori in un intervallo continuo, rendendo più difficile distinguere il segnale utile dal rumore.

La precisione dei circuiti analogici dipende fortemente dalla stabilità dei punti di lavoro, che possono essere alterati dalle EMI [11]. Inoltre, questi circuiti operano spesso con segnali di ampiezza ridotta, particolarmente vulnerabili alle interferenze. Al contrario, i segnali digitali hanno un range di valori discreti per definire i livelli logici 0 e 1, e finché il disturbo non modifica il segnale portandolo al di fuori di tale range, il suo effetto è praticamente nullo o comunque limitato a fenomeni come il jitter nei segnali di clock.

Figura 3.4: Confronto tra la sensibilità di segnali analogici e digitali alle interferenze elettromagnetiche

In questo lavoro ci concentreremo quindi sullo studio dell'effetto delle interferenze sui circuiti analogici, in particolare sugli amplificatori operazionali, poiché sono tra i componenti più sensibili ai disturbi e al contempo tra i più utilizzati nelle applicazioni elettroniche moderne [8]. Gli amplificatori operazionali rappresentano infatti un elemento fondamentale in numerosi sistemi di acquisizione dati, elaborazione dei segnali e conversione analogico-digitale, dove la presenza di EMI può compromettere significativamente le prestazioni complessive del sistema.

Come evidenziato in [5], diverse architetture di amplificatori operazionali presentano differenti livelli di suscettibilità alle EMI, con alcune topologie che mostrano caratteristiche intrinseche di immunità migliori rispetto ad altre. L'analisi di queste differenze e lo sviluppo di soluzioni circuitali specifiche per migliorare l'immunità alle EMI rappresentano un campo di ricerca particolarmente attivo e rilevante.

3.5 Metodologia di studio delle EMI

Per studiare efficacemente l'impatto delle EMI sui circuiti integrati, è necessario definire un metodo rigoroso di rappresentazione e quantificazione in laboratorio. Si è visto che una buona approssimazione delle EMI è possibile mediante segnali sinusoidali. Questo genere di onda, infatti, oltre ad essere alla base di ogni segnale periodico (per il teorema di Fourier), è anche facilmente riproducibile in laboratorio. Inoltre, fornendo in ingresso una sinusoide tempo invariante, è possibile ricondursi al caso peggiore in quanto i disturbi elettromagnetici reali tendono ad attenuarsi nel tempo [8].

Per valutare l'impatto delle EMI sui circuiti analogici, viene generalmente utilizzata una configurazione di test standard che prevede il circuito in esame collegato in configurazione *voltage follower* (inseguitore di tensione), con segnali interferenti sinusoidali sovrapposti ai terminali di ingresso o di alimentazione [1, 4]. La misurazione dello spostamento della

tensione di uscita (offset) rispetto al valore atteso in assenza di interferenze permette di quantificare la sensibilità del circuito alle EMI [12].

Figura 3.5: Configurazione tipica per il test di suscettibilità alle EMI di un amplificatore operazionale

Questa configurazione rappresenta il caso peggiore poiché la retroazione diretta tra uscita e ingresso invertente amplifica gli effetti delle EMI, consentendo di evidenziare anche le più piccole vulnerabilità del circuito. I principali parametri utilizzati per quantificare la sensibilità dei circuiti alle EMI sono l'offset indotto da EMI (la variazione della tensione di uscita DC causata dalle interferenze), l'intervallo di frequenze critiche (le frequenze alle quali il circuito mostra la massima sensibilità) e la densità spettrale di potenza (PSD), che misura l'energia del segnale interferente trasferita all'uscita [2, 11].

Dopo aver progettato gli amplificatori operazionali, si effettueranno delle simulazioni, grazie all'ausilio di simulatori circuitali come Cadence, al fine di analizzare il loro comportamento quando sui loro ingressi sono presenti disturbi ad alta ed altissima frequenza. Questa metodologia permette di caratterizzare in modo completo la risposta dei circuiti in esame a diverse tipologie di interferenze elettromagnetiche, fornendo informazioni preziose per il miglioramento delle loro prestazioni.

Figura 3.6: Esempio di simulazione della risposta di un amplificatore operazionale alle EMI

3.6 Strategie di mitigazione delle EMI

Per limitare gli effetti delle interferenze elettromagnetiche sui circuiti integrati, si possono seguire principalmente due approcci [8]. Il primo consiste nel non considerare il problema delle interferenze in fase di progettazione del dispositivo e compensare il loro effetto solo dopo la realizzazione del circuito, adottando una serie di procedure spesso complicate e costose come la revisione del layout, l'aggiunta di filtri esterni, l'implementazione di schermature o modifiche circuitali.

Il secondo approccio, generalmente più efficace, è quello di considerare già in fase progettuale le caratteristiche che dovrà avere il dispositivo per garantire una sufficiente immunità alle interferenze elettromagnetiche. Questo approccio preventivo prevede l'adozione di topologie circuitali intrinsecamente più robuste alle EMI, l'utilizzo di tecniche di layout specifiche per ridurre l'accoppiamento con sorgenti di interferenza, l'implementazione di circuiti di cancellazione del modo comune e la progettazione di stadi di ingresso con elevata reiezione alle interferenze.

Come evidenziato in [10], una tecnica particolarmente efficace consiste nell'implementazione di circuiti di cancellazione del modo comune, che possono ridurre significativamente l'impatto delle EMI sugli stadi di ingresso degli amplificatori operazionali. Allo stesso modo, un'attenta progettazione del layout può ridurre l'accoppiamento delle interferenze, come discusso in [1].

Figura 3.7: Strategie di mitigazione delle EMI nei circuiti integrati

Nei capitoli successivi, analizzeremo in dettaglio alcune architetture di amplificatori, con particolare attenzione alla loro sensibilità alle interferenze elettromagnetiche e alle tecniche più efficaci per migliorarne l'immunità. Tra queste, particolare interesse riveste l'architettura NAUTA OTA, che grazie alla sua topologia basata su invertitori CMOS mostra caratteristiche intrinseche di immunità alle EMI superiori rispetto ad architetture più tradizionali [5]. Questo tipo di amplificatore rappresenta un esempio significativo di come l'approccio preventivo alla mitigazione delle EMI possa portare a soluzioni circuitali innovative ed efficaci.

Bibliografia

[1] Anna Richelli, Gilbert Matig-a e Jean-Michel Redouté. ≪Design of a folded cascode opamp with increased immunity to conducted electromagnetic interference in 0.18 μm CMOS≫. In: *Microelectronics Reliability* 55.3-4 (2015), pp. 654–661.

[2] Hong Ge Li et al. ≪Bulk-Driven CMOS Amplifier With High EMI Immunity≫. In: *IEEE Transactions on Electromagnetic Compatibility* 57.6 (2015), pp. 1425–1434.

[3] Anna Richelli. ≪Design considerations for an Ultra-Low Voltage Amplifier with High EMI Immunity≫. In: *IEEE International Conference on Electronics, Circuits and Systems* (2008), pp. 558–561.

[4] Jean-Michel Redouté e Anna Richelli. ≪A methodological approach to EMI resistant analog integrated circuit design≫. In: *IEEE Electromagnetic Compatibility Magazine* 4.2 (2015), pp. 92–100.

[5] A. Rosa, A. Richelli e L. Colalongo. ≪EMI Immunity of the Nauta Inverter-Based Amplifier≫. In: *IEEE International Workshop on the Electromagnetic Compatibility of Integrated Circuits* (2024), pp. 15–18.

[6] Bram Nauta. ≪A CMOS transconductance-C filter technique for very high frequencies≫. In: *IEEE Journal of Solid-State Circuits* 27.2 (1992), pp. 142–153.

[7] R. A. S. Braga et al. ≪Calibration-less Nauta OTA operating at 0.25-V power supply in a 130-nm digital CMOS process≫. In: *IEEE 8th Latin American Symposium on Circuits & Systems (LASCAS)*. 2017, pp. 1–4.

[8] ≪Le Interferenze Elettromagnetiche≫. In: ().

[9] Anna Richelli e Nicola Malnati. ≪Susceptibility of the Instrumentation to Conducted EMI Injected Through the Ground Plane≫. In: *IEEE Transactions on Electromagnetic Compatibility* 65.4 (2023), pp. 1271–1272.

[10] Anna Richelli, Simon Kennedy e Jean-Michel Redouté. ≪An EMI-Resistant Common-Mode Cancelation Differential Input Stage in UMC 180 nm CMOS≫. In: *IEEE Transactions on Electromagnetic Compatibility* 59.6 (2017), pp. 2049–2051.

[11] Anna Richelli et al. ≪Susceptibility of Operational Amplifiers to Conducted EMI Injected Through the Ground Plane into Their Output Terminal≫. In: *IEEE Transactions on Reliability* 65.3 (2016), pp. 1369–1379.

[12] A. Richelli et al. ≪Measurements of EMI Susceptibility of Precision Voltage References≫. In: *IEEE International Workshop on the Electromagnetic Compatibility of Integrated Circuits* (2017), pp. 162–167.