UNIVERSITÀ DEGLI STUDI DI BRESCIA

FACOLTÀ DI INGEGNERIA

CORSO DI LAUREA SPECIALISTICA IN INGEGNERIA

ELETTRONICA

Progetto di un Amplificatore Operazionale basato su struttura Selfcascode in tecnologia CMOS 0.18μm

Relatore:

Pro.ssa Anna Richelli

Correlatore:

Prof. Zsolt M.Kovàcs

Laureando:

Carmelo Zuccarotto, 90891

ANNO ACCADEMICO 2014/2015

Indice

Introduzione 1

Capitolo 1 Le interferenze elettromagnetiche 2

1.1 Interferenze elettromagnetiche (EMI) nei circuiti integrati 4

1.2 Tipologie di EMI nei circuiti integrati 6

Capitolo 2 Amplificatori Operazionali 10

2.1 Parametri caratteristici 15

Larghezza di banda a guadagno unitario 16

Range di modo comune 16

Rapporto di reiezione di modo comune CMRR 16

Rapporto di reiezione alle tensioni di alimentazione 16

Slew rate 17

2.2 Possibili cause di malfunzionamento 18

Capitolo 3 Amplificatori a bassa tensione di alimentazione 22

Sub-Threshold Circuits 25

Bulk-Driven 26

3.1 Selfcascode 29

3.2 Modello equivalente e analisi struttura Selfcascode 31

3.3 Bulk biasing 38

Capitolo 4 Analisi immunità EMI specchi di corrente 42

Capitolo 5 Circuito originale 49

5.1 Compensazione Pseudo-Cascode 51

5.2 Dimensionamento 57

5.3 Caratteristiche 66

5.4 Analisi della suscettibilità alle EMI 68

Capitolo 6 Circuito con coppia differenziale ausiliaria 71

6.1 Dimensionamento 79

6.2 Caratteristiche 91

6.3 Analisi della suscettibilità alle EMI 93

Capitolo 7 Conclusioni 94

Bibliografia 97

Ringraziamenti .....

Introduzione

Il lavoro svolto ha avuto come oggetto il progetto di un amplificatore operazionale in tecnologia CMOS $0.180\mu m$ immune alle interferenze elettromagnetiche.

Tale circuito utilizza una particolare configurazione denominata Selfcascode che consente di ottenere, a fronte di basse tensioni di alimentazione, prestazioni paragonabili ad amplificatori con tensioni di alimentazioni più alte.

Data la scarsa letteratura presente riguardo tale configurazione si è effettuato una analisi che ha permesso di ricavare il modello equivalente e studiarne le peculiarità.

Come primo passo è stato progettato un amplificatore in configurazione Miller, che utilizza la compensazione pseudo-cascode, ed in seguito è stato analizzato in termini di immunità alle interferenze elettromagnetiche.

A partire da questo sono state effettuate delle modifiche all'architettura in modo da migliorarne le prestazioni e rendere il circuito originale immune alle interferenze elettromagnetiche.

Dopo aver verificato il funzionamento della nuova architettura si è realizzato il layout dell'amplificatore operazionale ed in seguito, si è estratto il circuito completo degli effetti parassiti RC dovuti alle caratteristiche fisiche del circuito

prodotto e si sono rieseguite le simulazioni per studiare l'immunità alle interferenze elettromagnetiche.

Capitolo 1

Le interferenze elettromagnetiche

Con il termine interferenze elettromagnetiche (EMI) si intende un qualsiasi segnale irradiato nello spazio oppure trasmesso tramite le piste di alimentazione o di segnale, che compromette il buon funzionamento dei dispositivi elettrici o elettronici.

Le EMI possono essere generate da sorgenti naturali (come, ad esempio, fenomeni atmosferici) oppure da sorgenti artificiali. Di questo secondo gruppo fanno parte tutti quei segnali generati da sorgenti artificiali in modo volontario (da sistemi elettronici che sfruttano la radiazione elettromagnetica per il loro funzionamento) oppure involontario (da apparecchiature che emettono radiazioni indesiderate durante il loro funzionamento).



Figura 1.1: Tipologia di sorgenti di interferenza.

1.1 Interferenze elettromagnetiche (EMI) nei circuiti integrati

A causa dell'incremento dell'utilizzo di dispositivi elettronici, l'immunità alle interferenze elettromagnetiche è diventata un'importante vincolo per i progettisti di circuiti integrati. Gli effetti di tali disturbi, infatti, possono coinvolgere un'ampia gamma di circuiti. Inoltre, il livello d'inquinamento elettromagnetico è incrementato negli ultimi anni a causa di una sempre più larga diffusione di reti di connessione wireless.

L'ampiezza delle interferenze elettromagnetiche è, di conseguenza, aumentata e può essere pari all'ampiezza dei segnali nominali o anche essere superiore, portando così a malfunzionamenti nei circuiti integrati esposti alle interferenze. Con l'aumento del numero di sorgenti d'interferenza, delle velocità dei circuiti integrati e del livello d'integrazione, il problema di limitare gli effetti delle interferenze risulta perciò sempre più determinante ai fini di un buon funzionamento dei circuiti elettronici e degli apparecchi in cui sono analizzati.



Figura 1.2: Inquinamento elettromagnetico.

Per limitare tali problematiche si possono seguire più vie. Una prima possibilità è quella di non considerare il problema delle interferenze in fase di progettazione del dispositivo e di compensare il loro effetto solo a posteriori, adottando una serie di procedure complicate e costose (rivisitazione del layout, utilizzo di filtri, utilizzare opportune schermature).

La seconda, e più utilizzata, è quella di considerare già in fase progettuale le caratteristiche che dovrà avere il dispositivo per garantire una sufficiente immunità alle interferenze elettromagnetiche in modo da non dover modificare il circuito dopo la realizzazione.

1.2 Tipologie di EMI nei circuiti integrati

Come illustrato in Figura 1.3, a seconda della loro modalità di propagazione, le interferenze elettromagnetiche si suddividono principalmente in due gruppi: interferenze irradiate e interferenze condotte.

Nel primo caso è il dispositivo stesso a fungere da antenna e ricevere le interferenze. In questo caso l'effetto delle EMI viene studiato utilizzando la teoria dei campi elettromagnetici. Nel caso di circuiti integrati, però, questo tipo di interferenze è attualmente poco rilevante in quanto il dispositivo ha dimensioni ridotte se confrontate con la lunghezza d'onda delle interferenze $\left(\lambda \propto \frac{1}{f}\right)$. I circuiti integrati si comportano perciò da antenne poco efficienti.

Più influenti (e più semplici da analizzare) sono gli effetti dovuti alle interferenze elettromagnetiche condotte, esse infatti, risultano essere governate dalle leggi dell'elettrostatica.

Di seguito quindi si analizzeranno gli effetti nei circuiti integrati delle sole interferenze elettromagnetiche condotte.



Figura 1.3: Principali tipologie di propagazione delle interferenze.

Tra i vari componenti presenti in una apparecchiatura elettronica, quelli che risentono maggiormente di possibili interferenze sono i dispositivi di tipo analogico.

I segnali digitali, infatti, hanno un range di valori per definire i livelli logici 0 e 1 e fin quando il disturbo non modifica il segnale portandolo al di fuori da tale range il suo effetto è praticamente nullo.

In questo lavoro di tesi si andrà quindi a studiare l'effetto delle interferenze sugli elementi analogici, nello specifico sugli amplificatori operazionali in quanto sono i più sensibili ai disturbi e i più utilizzati nelle applicazioni elettroniche.

Per fare ciò occorre innanzitutto definire un metodo di rappresentazione in laboratorio delle interferenze elettromagnetiche per poter simulare e per riuscire a quantificare la sensibilità del dispositivo.

Si è visto che una buona approssimazione delle EMI è possibile mediante segnali sinusoidali. Questo genere di onda, infatti, oltre ad essere alla base di ogni segnale periodico, è anche semplicemente riproducibile in laboratorio. Inoltre, fornendo in ingresso una sinusoide tempo invariante, è possibile ricondursi al caso peggiore in quanto i disturbi elettromagnetici tendono invece ad attenuarsi nel tempo.

Dopo aver progettato gli amplificatori operazionali, si sono effettuate delle simulazioni, grazie all'ausilio del simulatore circuitale Cadence, al fine di analizzare il loro comportamento quando sui loro ingressi sono presenti disturbi ad alta ed altissima frequenza.

ONDE	SIGLA	FREQUENZA	SORGENTE
FREQUENZA ULTRA BASSA	ULF	0 - 3 Hz	Applicazioni industriali
FREQUENZA ESTREMAMENTE BASSA	ELF	3 – 3000 Hz	Elettrodotti Elettrodomestici
FREQUENZA BASSISSIMA	VLF	3 – 30 kHz	Applicazioni industriali, Telecomunicazioni, Telefonia – Telegrafia
BASSA FREQUENZA (onde lunghe)	LF	30 – 300 kHz	Telecomunicazioni
MEDIA FREQUENZA	MF	300 – 3000 kHz	Telegrafi interfonici, Telefonia Radiofonia, Ultrasuoni
ALTA FREQUENZA (onde corte)	HF	3 – 30 MHz	Antenne televisive e radio
ALTISSIMA FREQUENZA (onde ultracorte)	VHF	30 – 300 MHz	Radiofonia, Televisione
ULTRA ALTA FREQUENZA (microonde ultracorte)	UHF	300 – 3000 MHz	Televisioni, Ponti radio, Telefonia mobile, Radiomobile
FREQUENZA SUPERIORE (microonde super alte)	SHF	3 – 30 GHz	Telecomunicazioni, TV satellitare
FREQUENZA ESTREMAMENTE ALTA (microonde estremamente alte)	EHF	30 – 300 GHz	Telecomunicazioni, Elettroterapia, Radioastronomia – Radar

Tabella 1.1: Suddivisone delle onde in base alla frequenza.

Capitolo 2

Amplificatori Operazionali

L'amplificatore operazionale è indubbiamente il più utilizzato circuito integrato analogico. Tale dispositivo, nella sua forma ideale, presenta un guadagno infinito, una resistenza di ingresso di valore infinito e una resistenza d'uscita di valore nullo.

Risulta utile analizzare le caratteristiche del dispositivo al di fuori dell'idealità. Nella realtà, infatti, il suo comportamento si discosta da quello ideale a causa di una resistenza d'ingresso dal valore elevato, ma non infinito, da un guadagno in anello aperto anch'esso non infinito e in funzione della frequenza, da una resistenza d'uscita piccola, ma non nulla, dalla presenza di correnti di polarizzazione sugli ingressi e da una tensione di offset sempre in ingresso.



Figura 2.1: Amplificatore Operazionale - Parametri tipici.

Parametro	simbolo	ideale	reale
Guadagno a catena aperta	A	infinito	10^5 (100 dB)
Resistenza d'ingresso	R_in	infinita	1 Mohm
Resistenza d'uscita	R_out	nulla	100 Ohm
Reiezione di modo comune	CMRR	infinita	10^4 (80 dB)
Banda passante a catena aperta	BW	infinita	100 Hz

Tabella 2.1: Confronto tra parametri ideali e reali di un comune amplificatore operazionale bipolare.

In anello aperto, l'amplificatore operazionale funziona in zona di saturazione, ossia quando la tensione differenziale, V_{diff}, sugli ingressi è positiva, l'uscita satura positivamente mentre quando è negativa satura negativamente (i livelli di saturazione sono dati dall'alimentazione del dispositivo).

$$V_{OUT} = V_{diff} \cdot A_{dm} \tag{2.1}$$



Figura 2.2: Amplificatore operazionale in anello aperto.



Figura 2.3: Caratteristica Ingresso/Uscita di un amplificatore in anello aperto.

Una seconda e utile possibilità è quella di retroazionare l'amplificatore operazionale. Facendo una retroazione dell'uscita sull'ingresso invertente, infatti, è possibile far lavorare il dispositivo in zona lineare. Questa strada è molto utilizzata e trova svariate applicazioni (configurazione invertente, non invertente, sommatore, differenziale e inseguitore di tensione sono alcune delle più comuni configurazioni lineari).



Figura 2.4: Esempio di amplificatore retroazionato negativamente. Configurazione non-invertente.



Figura 2.5: Caratteristica Ingresso/Uscita di un amplificatore in configurazione non-invertente.

Un'altra configurazione è quella con retroazione positiva, un possibile esempio è dato dal trigger di Schmitt, ossia un circuito che consente di trasformare un segnale analogico in un segnale che varia soltanto tra due valori di tensione a

seconda che l'ingresso superi una prima soglia o sia inferiore ad una seconda soglia.

2.1 Parametri caratteristici

Di seguito verranno presentate le principali caratteristiche che descrivono un amplificatore operazionale.

Guadagno di modo differenziale A_{dm}

Esso è definito come la variazione della tensione di uscita, V_o, rispetto alla tensione differenziale in ingresso, $V_{diff} = V^+ - V^-$.

$$A_{dm} = \frac{\partial V_o}{\partial V_{diff}} \tag{2.2}$$

Guadagno di tensione di modo comune

Si definisce come la variazione della tensione di uscita dovuta ad una variazione della tensione di modo comune V_{ic}

$$A_{cm} = \frac{\partial V_o}{\partial V_{ic}} \tag{2.3}$$

dove

$$V_{ic} = \frac{(V^+ - V^-)}{2} \tag{2.4}$$

Larghezza di banda a guadagno unitario

La larghezza di banda (GBW) è definita come la frequenza alla quale il guadagno è pari a 0dB

$$|A(j2\pi f_0)| = 1 \tag{2.5}$$

Range di modo comune

Definisce l'intervallo di valori in cui l'amplificatore operazionale amplifica il segnale differenziale V_{diff} con il medesimo guadagno.

Rapporto di reiezione di modo comune CMRR

Esso è definito come il rapporto tra il guadagno differenziale e il guadagno di modo comune dell'amplificatore

$$CMRR = \left|\frac{A_{dm}}{A_{cm}}\right| \tag{2.6}$$

Rapporto di reiezione alle tensioni di alimentazione

Si definisce rapporto di reiezione all'alimentazione positiva il rapporto

$$PSRR^{+} = \frac{\partial V_o}{\partial V_d}\frac{\partial V_{dd}}{\partial V_o} \tag{2.7}$$

e rapporto di reiezione all'alimentazione negativa

$$PSRR^{-} = \frac{\partial V_o}{\partial V_d}\frac{\partial V_{ss}}{\partial V_o} \tag{2.8}$$

Essi indicano come varia la tensione di uscita in seguito a variazioni delle tensioni di alimentazione.

Slew rate

Dato un amplificatore collegato in configurazione di inseguitore di tensione, si definisce slew rate la massima variazione possibile della tensione di uscita in funzione del tempo, nel tratto a pendenza costante.

Si parla di slew rate positivo, SR+, quello calcolato a fronte di un impulso positivo in ingresso e di slew rate negativo, SR-, il valore ricavato applicando in ingresso un impulso negativo.

$$SR = \left.\frac{dV_o}{dt}\right|_{t=0} \tag{2.9}$$

In generale, lo slew rate positivo e negativo hanno valori differenti.

2.2 Possibili cause di malfunzionamento

Studi precedenti, che hanno avuto come oggetto il confronto fra varie topologie di amplificatori operazionali con specifiche progettuali comuni, hanno portato alla definizione di possibili cause di sensibilità alle interferenze elettromagnetiche.

Per prima cosa si è visto come l'effetto dei disturbi cresca all'aumentare dell'ampiezza e della frequenza del segnale di disturbo. Se per l'ampiezza potrebbe risultare essere una considerazione ovvia, ciò non può essere detto per la frequenza. È necessario infatti studiare in modo più approfondito il comportamento dell'amplificatore operazionale al variare di tale parametro.

Una prima considerazione preliminare fa notare come esista un range di basse frequenze in cui l'effetto delle interferenze non influisce in modo significativo sui parametri dell'amplificatore ed è possibile considerare tal disturbi trascurabili.

Un'analisi più dettagliata ha permesso di verificare come una delle possibili cause di malfunzionamento sia l'asimmetria degli slew rate. Tale parametro è influenzato dalla massima corrente in grado di caricare e scaricare il condensatore, di carico o parassita, presente sull'uscita dell'amplificatore. L'asimmetria deriva dal fatto che le correnti di carica e scarica non sono necessariamente uguali, infatti nei diversi transistor gli effetti parassiti

modificano tale valore. Tale limitazione diventa determinante al crescere della frequenza, si pensi, ad esempio, ad una generica sinusoide, $V_i(t) = A\sin(\omega t)$ il cui massimo è dato dalla (2.10)

$$\max\left(\frac{dV_i(t)}{dt}\right) = \omega A \tag{2.10}$$

Finché $\omega A \leq SR$ l'uscita segue l'ingresso senza problemi. Superata tale soglia, però, l'uscita risulta essere sempre più distorta rispetto al segnale d'ingresso.

Inoltre, con l'aumentare della frequenza, entrano in gioco altri fattori di disturbo dovuti ad effetti parassiti, ad esempio a causa della non perfetta simmetria del circuito e quindi ad una diversa lunghezza delle piste di collegamento che ne modificano il funzionamento a seconda che il segnale d'ingresso sia sul fronte di transizione positivo o negativo.

Un'ultima considerazione è che le interferenze non agiscono solamente sull'ingresso dell'operazionale ma anche sui pin di alimentazione. Con il metodo della sovrapposizione degli effetti è possibile analizzare questi disturbi in maniera separata. L'effetto delle interferenze elettromagnetiche sulle alimentazioni può essere drasticamente ridotto con un semplice filtraggio in grado di prevenire il pericolo di creazione di un offset sull'uscita. Infatti, i segnali di alimentazione sono costanti e conosciuti a priori, quindi è realizzabile un filtraggio preventivo come è mostrato in Figura 2.6.



Figura 2.6: Filtraggio sui pin di alimentazione.

I segnali d'interferenza presenti sui pin di ingresso, invece, sono più difficili da prevenire. Ciò è dovuto al fatto che l'utilizzo di filtri può modificare il segnale d'ingresso originale, spesso molto debole, e, quindi, si reputa necessario evitare tale soluzione.



Figura 2.7: Tipologie di interferenza presenti in un amplificatore operazionale.

Capitolo 3

Amplificatori a bassa tensione di alimentazione

Il desiderio di avere un'elevata portabilità dei sistemi elettronici ha richiesto lo sviluppo di sistemi che richiedono un basso consumo di potenza come apparecchi acustici, stimolatori cardiaci impiantabili, cellulari. In questo tipo di applicazioni il basso consumo di potenza è essenziale in modo da avere una durata ragionevole della vita della batteria.

Le odierne strategie di progetto hanno come obiettivo una maggiore velocità ed un elevato range dinamico. Uno dei fattori che incide su questi parametri è la potenza dissipata dai circuiti, di conseguenza è essenziale identificare i fattori che determinano il consumo di potenza in modo da poterne minimizzare il loro effetto. In ogni circuito sono presenti tre diverse componenti di consumo di potenza, quella dinamica dovuta dalla carica e la scarica delle capacità (solitamente parassite), statica dovuta alle correnti di polarizzazione nel caso dei circuiti analogici o dalla corrente non nulla dei MOSFET quando si trovano nello stato OFF nel caso di circuiti digitali, ed infine la cosiddetta potenza di corto-circuito dovuta alla corrente che scorre quando entrambi i transistor PMOS e NMOS sono accesi. La potenza totale dissipata di un circuito può essere approssimata come la somma di due principali componenti $NC_{eq}V_{DD}^2$ e $I_{off}V_{DD}$,

che rappresentano rispettivamente la componente dinamica e statica del consumo di potenza. Quindi per ridurre il consumo di potenza totale è essenziale poter lavorare con tensioni di alimentazioni basse.

Un altro obbiettivo è quello di avere sistemi con dimensioni delle batterie contenute dato che esse incidono pesantemente sul volume e il peso dell'intero sistema. L'energia solare, celle a combustibile e così via sono le alternative migliori ma presentano un problema fondamentale, sono fonti di energia che forniscono bassi valori di tensione. Un esempio può essere la tensione generata da una singola cella solare che è pari a circa 0.5V, tale valore risulta essere ancora più basso per altre fonti di energia.

La progettazione di circuiti integrati in grado di lavorare con celle solari offre una vasta gamma di possibilità nell'ambito dell'elettronica di consumo e nei sistemi di recupero di energia. Circuiti integrati però richiedono tensioni di alimentazioni più elevate, una possibile soluzione per ottenere queste prevede l'utilizzo di moltiplicatori di tensione on-chip. Questa tecnica presenta numerose problematiche tra cui la rumorosità introdotta dal circuito moltiplicatore. Questa soluzione introduce un ulteriore problematica nel design dei circuiti dato che si deve tenere conto del Power Supply Rejection Ratio (PSRR), problema che invece è solitamente trascurabile nei sistemi che funzionano a batteria.

Adottare tensioni ridotte di alimentazione è una pratica comune per ridurre il consumo energetico. Tuttavia le prestazioni peggiorano per quanto riguarda per esempio la larghezza di banda del circuito.

Una possibile soluzione per compensare questo effetto è lo scaling, i circuiti analogici traggono però un beneficio marginale da questa operazione, infatti utilizzare le dimensioni minime dei transistor non è consigliato a causa dei vincoli di rumore e tensioni di offset. In ambito digitale, invece, lo scaling porta a notevoli miglioramenti delle prestazioni.

Alle basse tensioni i principali vincoli da affrontare sono il livello di rumore e la tensione di soglia (V_T) del dispositivo. La riduzione di V_T dipende dalla tecnologia del dispositivo, valori elevati di tale parametro consentono di avere una migliore immunità ai disturbi e, di conseguenza, valori bassi determinano scarsi valori del Signal to Noise Ratio (SNR).

Inoltre il problema della dissipazione di calore rende necessario l'utilizzo di strutture il più possibile semplici ed efficienti così da prevedere sistemi di raffreddamento che non vadano ad incidere notevolmente sul costo del prodotto.

La crescente richiesta di prodotti di questo tipo ha quindi incoraggiato la ricerca e lo sviluppo nella progettazione e perfezionamento per circuiti a bassa tensione con basso consumo energetico.

Le tecniche di progetto per sistemi a basse tensioni di alimentazioni differiscono notevolmente dalle tecniche previste per circuiti che presentano livelli di alimentazioni più alti. Questo genera la necessità di adottare delle tecniche di progetto alternative per soddisfare le richieste dei sistemi a basse tensioni di alimentazione.

In letteratura si trovano molteplici soluzioni, tra cui i cosiddetti Sub-Threshold circuits, transistor che utilizzano la tecnica del Bulk-Driven e floating gate.

Sub-Threshold Circuits

Questo tipo di circuiti hanno guadagnato molta importanza negli ultimi anni data la sempre più pressante necessità di avere circuiti con bassi consumi alimentati a batteria come, per esempio, la strumentazione biomedicale impiantabile.

La corrente di drain, I_{DS}, si assume zero per valori della tensione V_{GS} minori della tensione di soglia, mentre diversa da zero quando risulta maggiore. Nei dispositivi fisici, invece, è comunque presente una piccola I_{DS} quando $V_{GS} < V_T$.

Quando lavora sotto-soglia il transistor presenta un basso valore della tensione di saturazione, questo permette di avere un elevato swing di tensioni anche nel caso di strutture in cascata. Il valore della transconduttanza, essendo proporzionale alla corrente di drain, risulta essere limitato.

Inoltre i dispositivi presentano una serie di limitazioni quando lavorano sotto-soglia. La prima riguarda la risposta in frequenza che risulta essere molto limitata. La seconda invece riguarda i valori delle correnti parassite delle giunzioni polarizzate inversamente che non sono necessariamente trascurabili rispetto alla corrente di drain. Per ultimo la linearità, essa risulta essere limitata per $V_{DS} < 3V_{ther}$ dove $V_{ther} = kT/q$.

Bulk-Driven

Questa tecnica prevede di polarizzare un transistor in saturazione e il segnale di ingresso è applicato al contatto di bulk, come si può vedere dalla Figura 3.1.



Figura 3.1: Struttura Bulk-Driven.

Una rapida analisi a questa tecnica suggerisce che un MOSFET con bulk driven lavora in modo molto simile al transistor JFET. Questo perché la tensione applicata al terminale di gate comporta la formazione del canale tra source e drain, la sua larghezza è costante finché la tensione di gate non cambia. Infatti il contatto di bulk ha la medesima funzione del terminale di gate nei JFET, esso modula la larghezza di canale a seconda della tensione applicata. Quindi il MOSFET che opera in questo modo lavora come un dispositivo a svuotamento e può quindi lavorare con tensioni di polarizzazione negative, nulle e leggermente positive.

I principali svantaggi di questa tecnica risiedono nel fatto che ogni transistor presenta il terminale di bulk isolato e questo limita fortemente il matching tra dispositivi che si trovano in well separate, il valore della transconduttanza risulta essere minore rispetto a quella di un MOSFET pilotato sul gate, problema di latchup.

Tutte queste tecniche consentono di progettare circuiti con livelli di alimentazioni contenuti ma subiscono l'effetto del ridimensionamento dei parametri geometrici dei transistor. Questo, come anticipato precedentemente, determina molteplici problemi tra cui la riduzione del valore dell'impedenza di uscita del singolo transistor.

Questa problematica può essere risolta adottando la struttura Selfcascode, essa infatti sfrutta l'effetto di degenerazione di source per aumentare il valore dell'impedenza di uscita del singolo transistor. In questo lavoro di tesi si è deciso di utilizzare questa soluzione perché tra le varie tecniche prima riportate presenta un maggiore potenziale sotto molteplici aspetti. Infatti come si potrà vedere questa tecnica consente, a patto di accettare una maggiore occupazione di area, di ottenere notevoli prestazioni nell'ambito dei circuiti low voltage.

Inoltre non è presente in letteratura alcuno studio sugli effetti delle interferenze elettromagnetiche su amplificatori che si basano su questa struttura.

3.1 Selfcascode

La riduzione delle dimensioni dei dispositivi comporta una diminuzione della resistenza di uscita di un MOSFET. Essi infatti devono presentare valori elevati di imprendenza in uscita, tale caratteristica però risulta ostacolata dall'utilizzo di MOSFET a canale corto.

Una possibile soluzione a questo problema è rappresentato dall'utilizzo di architetture come il cascode telescopico o il folded cascode, l'utilizzo di queste strutture consentono di aumentare il guadagno ma, allo stesso tempo, determinano una riduzione dello swing del segnale di uscita e quindi non risultano utilizzabili in architetture che presentano basse tensione di alimentazione.

L'alternativa è rappresentata dall'utilizzo della struttura Selfcascode [1], essa prevede di sostituire un singolo transistor con due i quali presentano la medesima tensione di gate, Figura 3.2



Figure 3.2: Struttura Selfcascode per transistor NMOS e PMOS.

I due transistor sono polarizzati in modo tale che M_a lavori in saturazione mentre il transistor M_b in zona lineare.

Il vantaggio principale di tale configurazione risiede nel fatto che si ottengono valori di resistenza di uscita più elevati rispetto al caso di un singolo transistor polarizzato nel medesimo modo, questo però si paga con un valore di transconduttanza equivalente che risulta essere più piccolo rispetto al caso del singolo transistor.

Per un funzionamento ottimale i fattori di forma dei due transistor devono rispettare la seguente formula

$$\frac{W}{L_a} > m\frac{W}{L_b} \tag{3.1}$$

dove m deve essere un numero maggiore all'unità.

A partire da un transistor in configurazione Selfcascode è possibile ricavare il transistor equivalente di cui è stato ricavato il modello.

3.2 Modello equivalente e analisi struttura Selfcascode

L'utilizzo di questa configurazione ha reso necessaria la formulazione di un modello equivalente che consentisse, per esempio, un studio più facile dell'espressione del guadagno di un amplificatore operazionale data la particolarità della struttura Selfcascode.



Figura 3.3: Selfcascode e transistor equivalente.

La transconduttanza effettiva e la resistenza di uscita della struttura Selfcascode hanno le seguenti espressioni

$$g_m = {}^{g_{m,a}}/_{m} = g_{m,b} \tag{3.2}$$

$$r_o = g_{m,b} r_{o,a} r_{o,b} + r_{o,a} + r_{o,b} \tag{3.3}$$

La Figura 3.4 mostra due semplici circuiti con cui è stato possibile confrontare le prestazioni di un generico transistor e della soluzione Selfcascode polarizzati allo stesso modo. In questo caso si è voluto evidenziare come, pur accettando un'occupazione di area doppia, è possibile ottenere notevoli vantaggi dall'utilizzo del Selfcascode.

Il confronto è stato effettuato su una struttura Selfcascode in qui il parametro larghezza di canale è stato fissato uguale nei due transistor e per rispettare la (3.1), si è fissata una lunghezza di canale doppia per il transistor che lavora in zona lineare, M_b. Il transistor equivalente, M, presenta il medesimo valore per quanto riguarda la larghezza di canale mentre, il valore della lunghezza di canale è pari alla somma delle lunghezze L_a e L_b.



Figura 3.4: Configurazione a Source comune per il transistor equivalente, sinistra, e la struttura Selfcascode, destra.

Il confronto è stato effettuato analizzando i parametri transconduttanza e resistenza di uscita di entrambi i circuiti.

La Tabella 3.1 riporta i valori sopra citati per i circuiti presenti in Figura 3.4.

	$Singolo\ Transistor$	$Selfcascode$
$g_m\ [mS]$	4.03	3.19
$r_{OUT}\ [K\Omega]$	12.36	35.58

Tabella 3.1: Valori di transconduttanza e resistenza di uscita delle due configurazioni analizzate.

La soluzione Selfcascode presenta un valore della resistenza di uscita tre volte maggiore e il valore della transconduttanza ridotto del 20% rispetto alla configurazione a singolo transistor, la riduzione di quest'ultimo valore è comunque ampiamente compensata dall'aumento della resistenza di uscita la quale consente un maggiore livello di guadagno.

Nella Figura 3.5 si può vedere la caratteristica d'uscita I-V del transistor equivalente, linea rossa, e del Selfcascode, linea blu.



Figura 3.5: Caratteristica d'uscita I-V, singolo transistor, rosso, e Selfcascode, blu.

La Figura 3.5 evidenzia come tale configurazione risenta meno dell'effetto di modulazione di canale, esso è evidenziato nella (3.4) dal parametro λ nel caso di un transistor di tipo P in saturazione.

$$I_{SD} = \frac{K}{2}(V_{SG} - V_{TH})^2(1 + \lambda V_{SD}) \tag{3.4}$$

Gli effetti della modulazione di lunghezza di canale si evidenziano dal fatto che la resistenza di uscita del MOSFET non si può considerare idealmente infinita, essa infatti è finita e si può misurare come la pendenza della caratteristica

$$r_o = \left[\frac{\partial i_{SD}}{\partial v_{SD}}\right]^{-1}_{V_{SG}=cost} \tag{3.5}$$

si ottiene quindi

$$r_o = \left[\lambda \frac{K}{2}(V_{SG} - V_{TH})^2\right]^{-1} \tag{3.6}$$

Dalla (3.6) è evidente come un valore elevato di r_o tende a ridurre l'effetto della modulazione di canale dato che il termine λ risulta più piccolo.

Si è studiato come la variazione del parametro L_B, a patto di rispettare la (3.1), modifichi il valore della resistenza di uscita del Selfcascode.

Con questo studio si è voluto verificare come la possibile necessità di ridurre le dimensioni dei transistor modifichi il valore della resistenza di uscita e quindi sul guadagno del circuito. Infatti una riduzione della lunghezza del canale del transistor che lavora in lineare riduce l'effetto di degenerazione di source del transistor che lavora in saturazione ma, allo stesso tempo, consente il ridimensionamento di entrambi i transistor

La Tabella 3.2 riporta i valori della resistenza di uscita nel caso di una configurazione Selfcascode di tipo P al variare della lunghezza del transistor M_b.

L_b $[nm]$	300	360	420
r_0 $[K\Omega]$	36.15	40.82	45.58

Tabella 3.2: Valori resistenza di uscita al variare della lunghezza L_b.

Nella Figura 3.6 è riportata la caratteristica I-V della struttura in analisi al variare della lunghezza L_b.



Figura 3.6: Caratteristica I-V Selfcascode di tipo P. Rosso: 420 nm, Verde: 360 nm, Blu: 300 nm.

Dalla Tabella 3.2 e la Figura 3.6 è evidente come al diminuire di L_b la resistenza di uscita diminuisca ma, aspetto non meno importante, si ha una riduzione degli effetti parassiti di tipo capacitivo associati ai transistor. Infatti si è potuto constatare che, nel caso di uno stadio di uscita a source comune, una riduzione del 40% di L_b determina una riduzione delle dimensioni dei transistor di circa il

30%. Ovviamente la riduzione del parametro L_b determina una diminuzione dell'effetto di degenerazione di source comportando una minore resistenza di uscita come evidenziato dalla Tabella 3.2, questo si traduce, di conseguenza, in un minore livello di guadagno. La scelta di ridurre le dimensioni della struttura Selfcascode deve quindi tenere conto di una riduzione delle prestazioni in termini di guadagno.

3.3 Bulk biasing

Un ulteriore aspetto che si è analizzato di questa struttura è la possibilità di polarizzare il bulk del transistor che lavora in saturazione, M_a.



Figura 3.7: Struttura Selfcascode per transistor PMOS e NMOS con polarizzazione del bulk.

La tensione di soglia V_{Ta}, per il Selfcascode di tipo N, può essere ridotta grazie all'applicazione della tensione V_{BIASn} nel terminale di bulk del transistor M_a. Grazie alla (3.7) si può vedere come questo comporti effettivamente ad una riduzione della tensione di soglia

$$V_{Ta} = V_{T0} + \gamma\left(\sqrt{V_{SBa} + 2\Phi_F} - \sqrt{2\Phi_F}\right) \tag{3.7}$$

Dato che il transistor M_a lavora in saturazione la sua tensione di overdrive è quasi interamente fissata dalla corrente di drain, la diminuzione di V_{Ta} comporta

quindi la riduzione della tensione V_{GSa}, di conseguenza questo porta ad un aumento della tensione V_{DSb} e quindi ad un incremento della resistenza di uscita del transistor M_b dato che si sposta il punto di lavoro verso la regione di saturazione.

Il valore della transconduttanza equivalente del transistor è ancora dominato dalla g_{mb} e risulta maggiore rispetto a quella senza la polarizzazione del bulk, l'aumento della resistenza di uscita e della transconduttanza equivalente porta ad un aumento del guadagno rispetto al caso senza polarizzazione del bulk.

Il limite imposto alla tensione V_{BIASp} è che questa non porti all'accensione della giunzione source-bulk, per quanto riguarda la polarizzazione del bulk nel caso di un Selfacascode di tipo N, invece, la tensione V_{BIASn} deve assicurare che le giunzioni presenti tra la N-Well e il substrato e quella presente tra N-Well e la P-Well non entrino in conduzione.

Oltre all'aumento del guadagno, come riportato nella [3], questa tecnica determina un aumento della banda del circuito. Questo aumento può essere giustificato dalla riduzione di alcuni degli effetti parassiti capacitivi che sono presenti nel sistema.



Figura 3.8: Primo stadio amplificatore operazionale.

Se si analizza lo stadio di ingresso di un amplificatore, più precisamente il nodo a cui è associato il polo dominante, si nota come gli effetti parassiti che determinano tale polo sono dovuti dai transistor M_{2a} e M_{4a}, la capacità equivalente risulta essere

$$C_{eq} \cong C_{db2a} + C_{db4a} \tag{3.8}$$

La capacità parassita C_{db} è dovuta alla giunzione drain-bulk polarizzata inversamente che prende il nome di capacità di svuotamento, essa è descritta, nel caso di drogaggio uniforme, dalla seguente formula

$$C_j = \sqrt{\frac{q\epsilon_s N_B}{2(V_{bi} - V)}} \tag{3.9}$$

dove V_{bi} rappresenta il potenziale interno e V la tensione applicata alla giunzione. Nel caso del transistor M_{2a}, l'applicazione di una tensione sul terminale di bulk più piccola rispetto al caso senza polarizzazione, porta ad avere una tensione V di minore entità comportando così una riduzione nel valore della capacità.

Capitolo 4

Analisi immunità EMI specchi di corrente

Durante il lavoro di tesi si sono analizzate le prestazioni della struttura Selfcascode applicata agli specchi di corrente in modo da studiare come questa soluzione circuitale si comporta, in seguito si sono confrontati i risultati con quelli di un'architettura standard.

Si consideri uno specchio di corrente usato, insieme ad una resistenza di polarizzazione esterna, per generare un riferimento di corrente all'interno di un circuito integrato [2], Figura 4.1. Si assuma che attraverso il piedino dell'integrato un segnale sinusoidale interferente, I_{EMI}, si sommi alla corrente che si desidera specchiare, I_{DC}.



Figura 4.1: Specchio di corrente classico e con struttura Selfcascode.

.

In questo modo la corrente che scorre nel transistor M_1 e $M_{1a,b}$ è pari a

$$I_{in} = I_{DC} + i_{EMI} \sin(\omega_{EMI} t) \tag{4.1}$$

La corrente I_{out}, assumendo i transistor uguali e trascurando l'effetto di modulazione di canale, risulta essere proporzionale a I_{in} determinando così la propagazione dell'interferenza all'interno del chip, questo risulta essere dannoso per gli altri blocchi presenti nel chip che utilizzano tale specchio di corrente.

$$I_{out} = I_{DC}\left(1 + \frac{i_{EMI}}{I_{DC}} \sin(\omega_{EMI} t)\right) \tag{4.2}$$

Ovviamente maggiore è l'ampiezza del segnale interferente maggiore saranno le fluttuazioni della V_{SG} intorno al valore desiderato, questo appunto si ripercuote sulla corrente di uscita.

Le prove sono state effettuate su uno specchio di corrente che utilizza la struttura Selfcascode con le seguenti caratteristiche:

- $I_{DC} = 400\mu A$;
- $i_{EMI} = 50\mu A$.

Nella Tabella 4.1 sono riportati i dimensionamenti dei transistor utilizzati.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_{1a}/M_{1b}	$9/9$	$260/520$	$20/20$
M_{2a}/M_{2b}	$9/9$	$260/520$	$20/20$

Tabella 4.1: Dimensioni transistor Selfcascode.

Oltre a questo si sono effettuate le simulazioni anche su uno specchio di corrente classico costituito da transistor equivalenti così da studiare se le due soluzioni presentano delle differenze.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_1/M_2	$9/9$	$780/780$	$20/20$

Tabella 4.2: Dimensioni transistor.

Di seguito è possibile vedere i risultati delle simulazioni effettuate, la Figura 4.2 riporta il livello di attenuazione dell'interferenza che si ha sulla corrente I_{out}.



Figura 4.2: Attenuazione segnale interferente sulla corrente di uscita. Struttura classica, rosso; Selfcascode, blu.

La Figura 4.2 evidenzia come, per entrambe le soluzioni, l'interferenza sulla corrente di uscita tende ad attenuarsi all'aumentare della frequenza.

Questo è dovuto al fatto che l'effetto della capacità parassita drain-bulk, C_{DB}, dei transistor M_1e M_{1a} aumenta il proprio valore all'aumentare della frequenza del segnale interferente e, insieme alla resistenza di ingresso vista da questo segnale pari a $g_m{}^{-1}$, funge da filtro passa basso.

Una possibile soluzione per aumentare l'attenuazione dell'interferenza sulla corrente di uscita riguarda la possibilità di aggiungere una capacità come in Figura 4.3.



Figura 4.3: Specchio di corrente con capacità di disaccoppiamento.

Questa soluzione presenta uno svantaggio, infatti essendo la resistenza di ingresso molto piccola la capacità aggiunta deve assumere valori elevati se il segnale interferente per esempio si trova in bassa frequenza.

Una soluzione alternativa che consente di ottenere un notevole miglioramento delle prestazioni è rappresentata nella Figura 4.4. I due transistor M_3 e M_4 aggiunti, seppur aumentano il consumo di potenza, consentono di aumentare il valore della resistenza di ingresso e di conseguenza abbassano il valore della

frequenza di taglio del filtro passa basso permettendo così una maggiore attenuazione anche alle basse frequenze pur utilizzando un valore di capacità contenuto.



Figura 4.4: Specchio di corrente con capacità di disaccoppiamento modificato.

In Figura 4.5 sono riportati gli andamenti dei livelli di attenuazione nel caso del circuito riportato in Figura 4.3 e Figura 4.4.



Figura 4.5: Attenuazione segnale interferente sulla corrente di uscita. Blu, circuito con Selfcascode; rosso, circuito con capacità di disaccoppiamento modificato.

Per rendere lo specchio di corrente più robusto alle interferenze, senza modificarne la topologia, è consigliabile avere una corrente I_{DC} che non sia confrontabile con la i_{EMI}.

Capitolo 5

Circuito originale

La Figura 5.1 riporta il circuito presentato nell' articolo *"A 1-V Process-Insensitive Current-Scalable Two-Stage Opamp With Enhanced DC Gain and Settling Behavior in 65-nm Digital CMOS"* [3].



Figura 5.1: Amplificatore a due stadi con struttura Selfcascode.

Il circuito di base è un amplificatore di tipo Miller in configurazione single ended a due stadi che utilizza la configurazione Selfcascode per tutti i transistor presenti nel circuito. Questo articolo propone l'utilizzo di una tecnica di compensazione chiamata pseudo-cascode che consente di ottenere un amplificatore con bassa

tensione di alimentazione e margine di fase insensibile alle variazioni della corrente di polarizzazione.

Il circuito in Figura 5.1 richiede una tensione di alimentazione minima pari a $V_{DD} \geq V_{GS5b} + V_{OV,2} + V_{OV,7} = V_{TH} + 3V_{OV}$, dove la tensione V_{OV} rappresenta la tensione di overdrive del transistor equivalente di Figura 3.2. Dato il basso valore della tensione di alimentazione la struttura presentata in Figura 5.1 utilizza la configurazione Selfcascode analizzata nel Paragrafo 3.1.

5.1 Compensazione Pseudo-Cascode

La stabilità negli amplificatori deve essere assicurata anche in caso di variazioni di temperatura e di processo.

La compensazione di tipo Miller, utilizzata negli amplificatori a due stadi, richiede l'utilizzo di una resistenza che viene implementata utilizzando un transistor MOS che opera in zona lineare.

Il valore della resistenza R_Z, riferita al circuito in Figura 5.2, deve essere pari a

$$R_Z = \frac{C_L + C_E + C_C}{g_{m9} C_C} \cong {g_{m9}}^{-1} \left(1 + \frac{C_L}{C_C}\right) \tag{5.1}$$

L'utilizzo di un transistor richiede un circuito di polarizzazione per la generazione della tensione V_{GZ} che renda insensibile alle variazioni di processo e di temperatura il valore della resistenza.

Tale circuito è presentato in Figura 5.2 [4].



Figura 5.2: Circuito per generazione della tensione V_{GZ}.

Se la corrente I_1 è scelta rispetto a I_{D9} in modo che $V_{GS13} = V_{GS9}$ allora $V_{GS14} = V_{GS15}$, dato che $g_{m14} = \mu_p C_{OX}(W/L)_{14}(V_{GS14} - V_{T14})$ e $r_{on15} = \left[\mu_p C_{OX}(W/L)_{15}(V_{GS15} - V_{T15})\right]^{-1}$.

Per la cancellazione polo-zero deve verificarsi

$$r_{on15} = {g_{m14}}^{-1}\frac{(W/L)_{14}}{(W/L)_{15}} = {g_{m9}}^{-1}\left(1 + \frac{C_L}{C_C}\right) \tag{5.2}$$

e quindi

$$(W/L)_{15} = \sqrt{(W/L)_{14}(W/L)_9}\sqrt{\frac{I_{D9}}{I_{D14}}}\left(1 + \frac{C_L}{C_C}\right) \tag{5.3}$$

se C_L è costante è possibile stabilire con precisione la (5.3) dato che contiene solo rapporti tra quantità.

Questa soluzione non è adatta per circuiti con bassa tensione di alimentazione dato che essa deve assicurare il corretto funzionamento del ramo di polarizzazione, assumendo per semplicità tensioni di overdrive, V_{OV}, e di soglia, V_{TH}, uguali per tutti i transistor si ha $V_{DD} \geq (3V_{OV} + 2V_{TH})$. Inoltre l'aggiunta di un ulteriore ramo comporta un aumento della potenza dissipata.

Gli autori hanno quindi utilizzato una variante della compensazione di tipo Cascode che risulta più compatibile in termini di tensione di alimentazione e potenza dissipata.

Per bassi valori di V_{DD} tale compensazione può essere utilizzata per progettare amplificatori in cui le frequenze dei poli e zeri sono proporzionali alla transconduttanza dei transistor, inoltre è possibile rendere queste frequenze proporzionali alla corrente di polarizzazione I_{BIAS} progettando l'amplificatore in modo che le g_m di tutti transistor derivino dalla stessa I_{BIAS}.

Di conseguenza quando la I_{BIAS} subisce variazioni a causa della temperatura o ai processi di produzione, il rapporto tra i poli e gli zeri dell'amplificatore non viene modificato dato che la g_m, appunto, deriva dalla medesima I_{BIAS} e quindi il margine di fase viene preservato.

Questa tecnica prevede una rete di compensazione costituita da un condensatore C_C posizionato tra l'uscita dell'amplificatore e un nodo di massa virtuale, la corrente che scorre nel condensatore $(i_{CC} = C_C\,(dV_{OUT})/dt)$ è quindi retroazionata sull'uscita del primo stadio dell'amplificatore.

Nel circuito in esame questa capacità è stata divisa in due come è possibile vedere dalla Figura 5.3.



Figura 5.3: Amplificatore a due stadi con compensazione pseudo-cascode.

Dato che i transistor M_{2b} e M_{4b} operano in lineare una piccola porzione della corrente $i_{CC}/2$ viene persa attraverso i loro drain, per questo motivo la compensazione è stata ribattezzata pseudo-cascode dato che nella versione cascode classica la porzione di corrente persa è minore.

Nella Figura 5.4 è riportato lo schema di un amplificatore a due stadi con compensazione di tipo cascode classica, anche qui la capacità è stata divisa in due così da rendere più facile il confronto tra le due varianti.



Figura 5.4: Amplificatore a due stadi con compensazione cascode classica.

A differenza del circuito di Figura 5.3 i transistor M_2 e M_3 operano in saturazione e questo comporta una minore perdita nella corrente $i_{CC}/2$.

I principali vantaggi della compensazione pseudo-cascode, Figura 5.3, rispetto a quella cascode classica, Figura 5.4, sono:

- *Minore* V_{DD}: assumendo che tutti i transistor del circuito di Figura 5.4 operino in saturazione e presentino la stessa tensione di overdrive si ottiene che la tensione di alimentazione deve rispettare la seguente disequazione, $V_{DD} \geq V_{GS5} + V_{OV,12} + V_{OV,2} + V_{OV,9} = V_{TH} + 4V_{OV}$.
  Come anticipato nel Capitolo 5 il circuito di Figura 5.1 richiede una tensione di alimentazione minima più bassa di una quantità pari a una tensione di overdrive ($V_{DD} \geq V_{TH} + 3V_{OV}$) ;
- *Minore potenza dissipata*: il circuito in Figura 5.4 prevede un ulteriore circuito di polarizzazione per ottenere le tensioni V_{CASp} e V_{CASn} oltre a V_{BIASp}, i terminali di gate dei transistor M_{3a} e M_{4a} (Figura 5.3), invece, sono connessi a quelli dei transistor M_{3b} e M_{4b} e quindi non richiedono la generazione di tensioni di gate;
- *Maggiore* ω_t: i transistor M_{2b} e M_{3b} di Figura 5.3 lavorano in lineare e quindi presentano una resistenza di uscita più bassa rispetto ai transistor M_2 e M_3 di Figura 5.4 che invece operano in saturazione. Questo si traduce in un leggero aumento della banda per il circuito che presenta la compensazione pseudo-cascode [5].

Il circuito con compensazione pseudo-cascode presenta però un minore guadagno DC rispetto al circuito con compensazione cascode, questo perché i transistor M_{3b} e M_{4b} lavorano in lineare a differenza dei transistor M_2 e M_3 che invece operano in saturazione.

5.2 Dimensionamento

La corrente di polarizzazione I_{BIAS} è fissata a $400\mu A$ e, grazie allo specchio di corrente costituito dai transistor $M8$, $M9$ e $M10$, essa viene poi specchiata grazie ai transistor $M7$ e $M6$ agli stadi di ingresso e uscita dell'amplificatore rispettivamente.

Il valore della tensione di alimentazione utilizzata è $1V$.



Figura 5.5: Circuito originale.

La (5.4) riporta l'espressione del guadagno del circuito in Figura 5.5, i parametri transconduttanza e resistenza di uscita presenti si riferiscono alle formule (3.2) e (3.3) del modello equivalente della configurazione Selfcascode.

$$A_V = \left[g_{m1} \cdot g_{m4}\left[r_{o1}//\left(1/g_{m3}\right)\right] \cdot (r_{o4}//r_{o2}) + g_{m2} \cdot (r_{o3}//r_{o2})\right] \cdot \left[g_{m5} \cdot (r_{o5}//r_{o6})\right] \qquad (5.4)$$

Affinché la (3.1) venga rispettata il dimensionamento dei transistor presenti nelle configurazione Selfcascode è stata effettuata la seguente scelta, il valore della larghezza di canale di entrambi i transistor, M_a e M_b, è stata fissata uguale, mentre la lunghezza di canale del transistor M_b è stata scelta con un valore che supera quella di M_a di una valore compreso tra il 70% - 100% rispetto a quest'ultimo, in questo modo si massimizza il valore del guadagno.

La Tabella 5.1 riporta le dimensioni dei transistor utilizzati nel layout del circuito originale.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_{1a}/M_{1b}	$15.7/17.1$	$310/520$	$24/22$
M_{2a}/M_{2b}	$15.7/17.1$	$310/520$	$24/22$
M_{3a}/M_{3b}	$10/25$	$320/640$	$10/4$
M_{4a}/M_{4b}	$10/25$	$320/640$	$10/4$
M_{5a}/M_{5b}	$11/11$	$260/520$	$10/10$
M_{6a}/M_{6b}	$8.5/17$	$260/520$	$8/4$
M_{7a}/M_{7b}	$8.5/17$	$260/520$	$8/4$
M_{8a}/M_{8b}	$16/17.15$	$260/520$	$15/14$
M_{9a}/M_{9b}	$18.3/16$	$260/520$	$14/16$
M_{10a}/M_{10b}	$18.3/16$	$260/520$	$14/16$

Tabella 5.1: Dimensioni transistor presenti nello schematico.

Le due capacità di compensazione utilizzate hanno un valore pari a $2.3pF$.

Prima si è proceduto alla realizzazione dello schematico del circuito, in questo modo si sono potute effettuare le simulazioni utili a dimensionare correttamente il circuito ed in seguito si è realizzato il layout.

Il layout è stato realizzato in tecnologia UMC $0.18\mu m$, la scelta del tipo di transistor è ricaduta sulla famiglia "Low voltage" messa a disposizione dalla tecnologia, le tensioni di soglia dei transistor N_LV_18_MM e P_LV_18_MM risultano minori rispetto ai transistor N_18_MM e P_18_MM e quindi più adatti per l'applicazione in analisi.

Le due capacità di compensazione sono state realizzate utilizzando la cella NCAP_MM.

Il passaggio da schematico a layout deve tenere conto di alcune problematiche dovute principalmente ai processi di produzione, infatti nell'ambito dei circuiti integrati non è possibile affidarsi alla precisione dei parametri di processo a causa dell'elevata varianza. L'unica alternativa è quella di rendere il più possibile simili i parametri dei dispositivi da accoppiare. Questa strategia, che prende il nome di matching, è uno dei motivi che ha portato alla scelta di suddividere i dispositivi in più componenti elementari. Affinché ci sia il matching tra i componenti è necessario che siano rispettate alcune regole fondamentali:

- *Stessa struttura:* l'idea su cui si basa il matching è che gli errori commessi sui parametri di processo nella creazione di una struttura

vengano, con buona probabilità, ripetuti nella realizzazione di una struttura uguale alla precedente. Perciò è necessario che le due strutture siano composte dagli stessi layer e non è quindi possibile il matching tra un NMOS ed un PMOS.

- *Distanza minima:* è necessario che le strutture siano più vicine possibile in modo da minimizzare eventuali differenze di temperatura e drogaggio.
- *Dimensioni non minime:* usare la dimensione minima consentita causa un aumento dell'errore relativo nella determinazione delle geometrie e di conseguenza dei parametri elettrici accentuando così la differenza tra le due strutture.
- *Stessa forma e stesse dimensioni:* le strutture devono essere geometricamente uguali.
- *Stessa orientazione:* questo consente di avere un comportamento simile nei confronti di gradienti di temperatura e di drogaggio.
- *Baricentro comune:* tutti i moduli costituenti un dispositivo devono avere il baricentro geometrico coincidente con quello dei moduli degli altri dispositivi. Si compensa così l'effetto di gradienti costanti di temperatura e di drogaggio.
- *Stesso vicinato:* è necessario che ogni struttura veda intorno a sé gli stessi layer nelle medesime posizioni. Spesso si ricorre a strutture adibite solo al ripristino del vicinato di alcuni moduli, queste strutture si

chiamano dummy. Nel caso dei transistor esso trova due utilizzi. In un caso consente di minimizzare gli effetti del processo di etching durante il processo di fabbricazione in modo che i parametri caratteristici di un transistor non subiscano delle variazioni rispetto ad un altro. Il secondo utilizzo, invece, riguarda la possibilità di ottenere una migliore interdigitazione tra due transistor, in questo caso il transistor aggiunto presenta il terminale di gate cortocircuitato a un potenziale costante (Vdd per i PMOS e Vss per gli NMOS), e i terminali di source e drain sono utilizzati dai due transistor che si desidera interdigitare.

In Figura 5.6 è riportato il layout del circuito originale, mentre in Figura 5.7 è presente lo schema a blocchi con l'indicazione dei transistor presenti nello schematico.



Figura 5.6: Layout del circuito.



Figura 5.7: Schema a blocchi del layout.

Di seguito si presenteranno in modo più accurato le scelte effettuate durante la realizzazione del layout.

In Figura 5.8 è riportata la struttura che è stata utilizzata per interdigitare i transistor presenti nel circuito di polarizzazione. Per massimizzare il matching si ricorre a strutture interdigitate in cui i dispositivi da matchare si sono suddivisi in diversi componenti, in questo modo, sfruttando i dummy, possono essere mescolati realizzando strutture a pettine con asse di simmetria centrale in modo da ottenere una struttura del tipo A-B-B-A, in questo modo è possibile mediare i vari effetti di cui si è accennato prima.

Tale soluzione è stata utilizzata anche per la coppia differenziale e lo specchio N presenti nel primo stadio.



Figura 5.8: Schema a blocchi della disposizione dei transistor M_8 e M_9.

5.3 Caratteristiche

L'amplificatore realizzato è stato caratterizzato valutando i seguenti parametri:

- Prodotto Guadagno-Banda, GBW $[MHz]$;
- Margine di fase, PM $[gradi]$;
- Guadagno in continua, A_V $[dB]$;
- Slew Rate, SR $[{}^{V}/_{\mu s}]$.

Tali parametri sono stati ricavati simulando il circuito a cui è stata collegata una capacità di carico pari a $2pF$.

GBW $[MHz]$	150
$Margine\ di\ fase$ $[gradi]$	70
$Guadagno\ DC$ $[dB]$	61
$SR+/SR-$ $[V/\mu s]$	57/172

Tabella 5.2: Parametri caratteristici amplificatore.

Nella Tabella 5.3 sono riportate altre caratteristiche dell'amplificatore in analisi.

$Consumo\ potenza\ @Vdd = 1V\ [mW]$	1.61
$\lvert CMRR \rvert\ [dB]$	58.5
$\lvert PSRR + \rvert / \lvert PSRR - \rvert\ [dB]$	52.3/61.1

Tabella 5.3: Parametri caratteristici amplificatore.

Come anticipato all'inizio del Capitolo 4, la tecnica di compensazione utilizzata consente di ottenere un amplificatore con margine di fase insensibile alle variazioni della corrente di polarizzazione I_{BIAS}. Nella Figura 5.8 è riportato l'andamento del margine di fase al variare di tale corrente, è possibile vedere come esso rimanga costante nell'intero range in cui è stata fatta variare la corrente di polarizzazione.



Figura 5.8: Andamento del margine di fase al variare della corrente di polarizzazione.

5.4 Analisi della suscettibilità alle EMI

Per verificare il grado di immunità alle interferenze elettromagnetiche del dispositivo sono state eseguite delle simulazioni in cui si è utilizzato l'amplificatore in configurazione a inseguitore di tensione, a questo si è fornito in ingresso un segnale sinusoidale e si è rilevato il valore dell'offset di uscita al variare della frequenza iniettata.

Nello specifico è stato valutato lo scostamento dell'offset d'uscita dal valore nominale di $0.5V$ per segnali di ingresso aventi valore medio $0.5V$ e ampiezza di picco pari a $0.5V$ con frequenza variabile da $1MHz$ a $10GHz$.

In Figura 5.9 è riportato il risultato della simulazione effettuata sul circuito in esame, sull'asse delle ascisse è presente la frequenza mentre, sull'asse delle ordinate, è indicato il valore dell'offset presente in uscita.



Figura 5.9: Andamento offset in uscita.

Si può notare come l'amplificatore presenti una peggiore immunità alle interferenze per frequenze medie, mentre per valori bassi (al di sotto dei $10MHz$), e alti il valore dell'offset in uscita si attesta intorno al valore desiderato. Tale comportamento è imputabile al fatto che l'amplificatore presenta, come riportato in Tabella 5.2, una forte asimmetria degli slew rate di salita e discesa, infatti è possibile vedere come dopo i $10MHz$ l'offset in uscita comincia a peggiorare, tale valore di frequenza rispetta il risultato previsto dalla (2.10),

mentre per le frequenze più alte le scarse prestazioni sono da imputare alla non simmetria del circuito.

Capitolo 6

Circuito con coppia differenziale ausiliaria

Dopo aver analizzato le prestazioni del circuito si è proceduto alla ricerca di una soluzione che consentisse un miglioramento dell'immunità alle interferenze elettromagnetiche dell'amplificatore.

I primi tentativi si sono focalizzati sul rendere il più possibile simmetrico lo slew rate dell'amplificatore operazionale attraverso l'utilizzo di boost di corrente in parallelo al carico P dello stadio di uscita oppure modificando la polarizzazione di esso così da aumentare la portata di corrente durante la transizione basso alto e quindi aumentare lo slew rate positivo.

Un esempio è il circuito presentato in Figura 6.1. Il ramo dove sono presenti i transistor M_1, M_2 e M_3 consente di pilotare dinamicamente il boost di corrente composto dai transistor M_a e M_b posto in parallelo al carico P dello stadio di uscita. In questo modo si riesce ad aumentare il valore dello slew rate positivo così da renderlo più simile a quello negativo.

In questo modo si aumenta la banda di frequenze per cui il circuito risulta immune agli effetti delle EMI, così da spostare il picco negativo dell'offset evidenziato in Figura 5.9 fuori dalla banda del circuito. In questo modo è possibile filtrare i disturbi senza compromettere le prestazioni dell'amplificatore.



Figura 6.1: Circuito di polarizzazione per il boost di corrente posto in parallelo al carico P dello stadio di uscita.

Con questa soluzione si riesce ad aumentare la banda di frequenze in cui il circuito non risente dell'effetto delle EMI, infatti adesso il valore positivo dello slew rate è pari a $135\,\frac{V}{\mu s}$ e, ricordando la (2.10), si è potuto constatare l'effettivo aumento della banda di frequenze in cui il circuito risulta immune alle EMI. Al di fuori di tale banda però, le prestazioni sono comparabili al circuito di partenza, ed essendo ancora all'interno del GBW non è possibile applicare un filtro per abbattere i disturbi senza ridurre la banda dell'amplificatore appunto.

Questa soluzione, quindi, consente di ottenere uno slew rate più simmetrico ma questo non si traduce in un notevole miglioramento delle prestazioni per quanto riguarda le interferenze elettromagnetiche su una banda di frequenze estesa.

Tra le soluzioni analizzate quella che ha consentito un miglioramento globale delle prestazioni del circuito è quella in cui si utilizza un'architettura differential che presenta una coppia differenziale ausiliaria al primo stadio.

Come riportato nella [6], l'offset indotto dalle EMI negli amplificatori operazionali trova, tra gli altri, la sua origine nella coppia differenziale di ingresso a causa di una serie di effetti come la variazione del valore della corrente di polarizzazione.

Infatti nel caso di una coppia differenziale di tipo N, Figura 6.2, si ha

$$\Delta I_D = \frac{g_p V_d V_{cm} |Y(j\omega)|}{2} \cos(\varphi_{cm} + \angle(Y(j\omega)) \tag{6.1}$$

dove $g_m = \sqrt{\beta/(2I_0)}$, I_0 è la corrente di polarizzazione della coppia, $\beta = (\mu C_{OX}/2)(W/L)$, V_d e V_{cm} rappresentano rispettivamente i valori di picco delle componenti differenziali e di modo comune del segnale in ingresso interferente e φ_{cm} rappresenta lo sfasamento tra queste due componenti.

$$Y(j\omega) = \frac{2g_m j\omega C_T}{j\omega\left(C_T + 2C_{gs}\right) + 2g_m} \tag{6.2}$$

dove $C_T = C_{al} + C_{gnd}$.

A partire dalla (6.1) si può ottenere un'espressione per la variazione della tensione di offset in uscita ad un amplificatore operazionale

$$\Delta V_{off} = \frac{\Delta I_D}{g_m} \tag{6.3}$$



Figura 6.2: Coppia differenziale di tipo N.

Introducendo una coppia differenziale ausiliaria è possibile compensare l'effetto del termine ΔI_D, infatti con questa aggiunta la sua espressione diventa

$$\Delta I_D = \Delta I_{DN} + \Delta I_{DP} \tag{6.4}$$

e utilizzando la (6.1)

$$\Delta I_D = \frac{V_d V_{cm}}{2}\left(F_n + F_p\right) \tag{6.5}$$

dove

$$F_n = g_{p,n}|Y_n(j\omega)|\cos(\varphi_{cm,n} + \angle(Y_n(j\omega)) \tag{6.6}$$

$$F_p = g_{p,p}\left|Y_p(j\omega)\right|\cos(\varphi_{cm,p} + \angle(Y_p(j\omega)) \tag{6.7}$$



Figura 6.3: Stadio di ingresso con coppia ausiliaria di tipo P.

A causa della topologia del circuito si ha $\varphi_{cm,p} = \varphi_{cm,n} + \pi$, e quindi

$$F_p = -g_{p,p}\left|Y_p(j\omega)\right| \cos(\varphi_{cm,n} + \angle(Y_p(j\omega)) \tag{6.8}$$

in questo modo la variazione della corrente è data dalla somma di due termini di segno opposto e quindi se $F_n = -F_p$ si riescono a compensare gli effetti indotti dalle interferenze elettromagnetiche.

In Figura 6.4 è riportato lo schematico dell'amplificatore in configurazione fully differential a cui è stata aggiunta la coppia differenziale ausiliaria.



Figura 6.4: Schematico amplificatore con coppia ausiliaria.

Questa soluzione, inoltre, permette di rendere più simili i valori di slew rate positivo e negativo. Infatti si riesce a polarizzare dinamicamente il carico P dello stadio di uscita prelevando il segnale dalla coppia differenziale ausiliaria e non utilizzando la polarizzazione fissa prevista dal circuito originale che limita la velocità di carica della capacità di carico.

In Figura 6.5 è riportato l'andamento delle correnti che attraversano il carico P durante la transizione basso-alto del segnale di ingresso nel caso del circuito originale, linea blu, e quello del nuovo circuito, linea rossa. Come è possibile vedere l'andamento rosso presenta un picco che si traduce in una maggiore velocità nel caricare la capacità di carico.



Figura 6.5: Segnale di ingresso, verde. Andamento corrente in uscita dal carico P: circuito originale, blu, e circuito proposto, rosso.

Ovviamente la situazione rimane invariata nel caso della corrente che attraversa il carico N durante la transizione alto-basso, infatti come è possibile vedere in Figura 6.6 gli andamenti nei due circuiti risultano essere simili.



Figura 6.6: Segnale di ingresso, verde. Andamento corrente in uscita dal carico N: circuito originale, blu, e circuito proposto, rosso.

6.1 Dimensionamento

Come presentato nel Capitolo 6 la nuova architettura utilizzata consente di compensare gli effetti delle interferenze elettromagnetiche utilizzando una coppia differenziale ausiliaria.

A partire dalle equazioni (6.6) e (6.7) si è cercato di soddisfare la condizione per cui queste due espressioni risultino uguale in modulo. Il parametro su cui si è agito per ottenere questo risultato è stato il valore del generatore di corrente I_{on}, Figura 6.3, della coppia ausiliaria. Infatti questo parametro, oltre alle capacità parassite dovute ad esso, compare nell'espressione (6.6).

Le simulazioni effettuate hanno evidenziato un miglioramento dei risultati quando il generatore di corrente I_{on} drena la medesima corrente del generatore della coppia differenziale principale, I_{op}. Inoltre si è potuto constatare che si ottiene un ulteriore miglioramento delle prestazioni simmetrizzando lo stadio di uscita, cioè aggiungendo un secondo stadio di uscita in modo da simmetrizzare l'intero circuito. Anche in questo caso il valore della corrente di questo stadio supplementare deve essere uguale allo stadio di uscita originale per ottenere un miglioramento delle prestazioni.

La nuova architettura adottata prevede l'aggiunta di due blocchi supplementari, coppia differenziale ausiliaria e stadio di uscita ridondante, che drenino il

medesimo valore di corrente dei loro equivalenti presenti nel circuito originale. Il nuovo circuito, quindi, presenta un consumo di potenza statica pari a $2.4mW$ mentre il circuito originale presenta un valore pari a $1.6mW$, si ha perciò un aumento del 50% di consumo di potenza. Essendo tale parametro importante nell'ambito dell'elettronica low power si è cercato di ridurlo.

Diminuire il consumo di potenza statica comporta la riduzione del valore della corrente in continua che scorre negli stadi dell'amplificatore, modificare questo valore però determina una serie di conseguenze tra cui la variazione del guadagno in continua, il prodotto guadagno-banda e lo slew rate dell'amplificatore.

Per evitare di compromettere le prestazioni dell'amplificatore si è deciso di agire solo sul circuito di polarizzazione, Figura 6.7.



Figura 6.7: Circuito di polarizzazione.

Si è quindi modificato il valore della corrente I_{BIAS} portandola da $400\mu A$ a $200\mu A$. Questa scelta rappresenta un buon compromesso tra risparmio di potenza e immunità ai disturbi dello specchio stesso. Infatti come riportato nel Capitolo 4 il valore della corrente I_{BIAS} deve assumere un valore che non sia confrontabile col valore dell'interferenza.

Questa nuovo dimensionamento ha comportato la perdita di una particolare caratteristica del circuito originale, infatti, come presentato nel Paragrafo 5.3, esso presenta un margine di fase indipendente al variare del valore della I_{BIAS}.

La necessità di ridurre ulteriormente il consumo di potenza può essere soddisfatta andando ad agire ancora sul valore della corrente di polarizzazione e allo stesso tempo prevedere l'utilizzo di una soluzione circuitale, per il circuito di polarizzazione, come quella riportata in Figura 4.4.

Effettuando questa modifica si è potuto portare il consumo di potenza statica ad un valore di $2mW$.

In Figura 6.8 sono evidenziate le due coppie differenziali che costituiscono il primo stadio dell'amplificatore operazionale proposto.



Figura 6.8: Schematico amplificatore operazionale completo. Coppia differenziale originale, rosso; coppia differenziale ausiliaria, blu.

Di seguito sono riportati i nuovi dimensionamenti della coppia originale e di quella ausiliaria.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_{1a}/M_{1b}	16/18.75	310/520	20/16
M_{2a}/M_{2b}	16/18.75	310/520	20/16
M_{3a}/M_{3b}	9.3/9.3	320/640	4/4
M_{4a}/M_{4b}	9.3/9.3	320/640	4/4
M_{7a}/M_{7b}	17/17	260/520	18/18

Tabella 6.1: Dimensioni transistor coppia differenziale originale.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_{8a}/M_{8b}	12/12	320/640	8/8
M_{9a}/M_{9b}	12/12	320/640	8/8
M_{10a}/M_{10b}	17.2/17.2	310/520	10/10
M_{11a}/M_{11b}	17.2/17.2	310/520	10/10
M_{14a}/M_{14b}	6/6	320/640	10/10

Tabella 6.2: Dimensioni transistor coppia differenziale ausiliaria.

La Tabella 6.3 riporta il dimensionamento dei transistor dei due stadi di uscita.

$Transistor$	W_{finger} $[\mu m]$	L_{finger} $[nm]$	$Numero\ finger$
M_{5a}/M_{5b}	12.1/12.1	260/300	10/10
M_{6a}/M_{6b}	15.1/15.1	260/300	10/10
M_{12a}/M_{12b}	12.9/12.9	260/300	10/20
M_{13a}/M_{13b}	15.1/15.1	260/300	10/20

Tabella 6.3: Dimensioni transistor stadi di uscita.

Oltre ad aggiungere la coppia ausiliaria e il secondo stadio di uscita sono state effettuate alcune modifiche al circuito originale.

Una di queste riguarda il ridimensionamento del primo e secondo stadio in modo da modificare il valore del guadagno di ciascuno di essi. L'intento di questo cambiamento è stato quello di sfruttare al meglio l'effetto Miller, Figura 6.9, in modo da ridurre il valore delle due capacità di compensazione.



Figura 6.9: Effetto Miller.

Aumentando il guadagno del secondo stadio si è potuto dimezzare il valore delle due capacità di compensazione dai $2.3pF$ originali a $1pF$.

La seconda modifica riguarda l'utilizzo dei dummy nella coppia differenziale P e il relativo carico N.

Nella prima versione del circuito con coppia differenziale ausiliaria, si era notato uno sbilanciamento dei valori delle tensioni nei nodi A e B.



Figura 6.10: Schematico amplificatore operazionale completo.

Si è potuto verificare che la presenza dei dummy, utili ad una migliore interdigitazione dei transistor M_{1a}, M_{2a}, M_{3a} e M_{4a}, provocava la variazione.

Questo è dovuto al fatto che i transistor utilizzati presentano bassi valori di tensione di soglia e quindi essi possono presentare delle piccole correnti di perdita che modificano il punto di lavoro del circuito. Si è quindi deciso di rimuovere tali elementi.

Come è possibile vedere dalla Tabella 6.3 il valore della lunghezza dei transistor che lavorano in lineare presentano un valore della lunghezza di canale, L_b, che risulta maggiore di solo il 15% di quella dei transistor che lavorano in saturazione.

Infatti a seguito del primo dimensionamento, in cui $L_b = 2L_a$, l'analisi dello slew rate ha evidenziato un andamento imprevisto nella transizione alto-basso, Figura 6.11.



Figura 6.11: Ingresso, verde; uscita, blu; segnale che pilota il carico P dello stadio di uscita, arancione.

Questo andamento è provocato dall'accoppiamento capacitivo tra l'uscita del circuito e il segnale che pilota il carico P dovuto alla capacità parassita di overlap C_{GD} del transistor M_{5a}.

Ricordando quanto riportato nel Paragrafo 3.2 si è proceduto ad un ridimensionamento dello stadio di uscita in modo da ridurre le dimensioni dei transistor e quindi l'entità dei parassiti dato che la capacità di overlap è pari a $C_{OV}W$.

Utilizzando il dimensionamento presente nella Tabella 6.3 si ottiene un notevole miglioramento dell'andamento della tensione di uscita come è possibile vedere in Figura 6.12.



Figura 6.12: Ingresso, verde; andamento uscita primo dimensionamento, blu; andamento uscita secondo dimensionamento, rosso.

Anche per la realizzazione di questo layout sono stati utilizzati gli accorgimenti riportati nel Paragrafo 5.2. Per i blocchi “Coppia differenziale N” e “Specchio P”, Figura 6.14, si sono potuti utilizzare i dummy per ottenere un matching dei vari transistor. Per quanto riguarda “Coppia differenziale P” e “Specchio N”, come riportato prima, non si sono potuti utilizzare i dummy. Per ottenere comunque delle strutture che presentino un buon matching si sono suddivisi i singoli transistor in celle separate che si sono posizionate in modo da ottenere una buona interdigitazione.

In Figura 6.13 è riportato il layout del nuovo circuito (Figura 6.10), mentre in Figura 6.14 è presente lo schema a blocchi con l’indicazione dei transistor presenti nello schematico.



Figura 6.13: Layout amplificatore operazionale proposto.



Figura 6.14: Schema a blocchi del layout.

6.2 Caratteristiche

L'amplificatore realizzato è stato caratterizzato valutando i seguenti parametri:

- Prodotto Guadagno-Banda, GBW $[MHz]$;
- Margine di fase, PM $[gradi]$;
- Guadagno in continua, A_V $[dB]$;
- Slew Rate, SR $[{}^{V}/_{\mu s}]$.

Anche in questo caso è stata collegata una capacità di carico pari a $2pF$.

GBW $[MHz]$	217
$Margine\ di\ fase$ $[gradi]$	68
$Guadagno\ DC$ $[dB]$	61.4
$SR+/SR-$ $[V/\mu s]$	270/200

Tabella 6.4: Parametri caratteristici amplificatore.

Nella Tabella 6.5 sono riportate altre caratteristiche dell'amplificatore in analisi.

$Consumo\ potenza\ @Vdd = 1V$ $[mW]$	2.01
$\lvert CMRR \rvert$ $[dB]$	50.6
$\lvert PSRR+\rvert/\lvert PSRR-\rvert$ $[dB]$	43.1/54.2

Tabella 6.5: Parametri caratteristici amplificatore.

La Tabella 6.6 riporta un confronto tra le principali caratteristiche dei due circuiti analizzati.

	Circuito originale	Circuito proposto
$GBW\ [MHz]$	150	217
$Margine\ di\ fase\ [gradi]$	70	68
$Guadagno\ DC\ [dB]$	61	61.4
$SR+/SR-\ [V/\mu s]$	57/170	270/200
$Consumo\ potenza\ @Vdd = 1V\ [mW]$	1.6	2.01
$\lvert CMRR \rvert\ [dB]$	58.5	50.6
$\lvert PSRR+\rvert/\lvert PSRR-\rvert\ [dB]$	52.3/61.1	43.1/54.2

Tabella 6.6: Confronto prestazioni dei due circuiti analizzati.

6.3 Analisi della suscettibilità alle EMI

Sul circuito in analisi è stata valutata l'immunità alle interferenze elettromagnetiche nel modo già descritto nel Paragrafo 5.4.

In Figura 6.15 sono riportati gli andamenti dell'offset del circuito originale in tratto rosso, mentre in blu è riportato quello dell'amplificatore proposto.



Figura 6.15: Confronto andamento offset circuito originale, rosso, e circuito proposto, blu.

Come è possibile vedere dalla Figura 6.15 il valore massimo dell'offset in uscita è stato ridotto di circa il 70%, in questo modo il circuito risulta essere più robusto alle interferenze elettromagnetiche dato che il suo punto di lavoro viene perturbato meno rispetto al circuito originale.

Capitolo 7

Conclusioni

Il lavoro svolto ha avuto come oggetto la progettazione di un amplificatore operazionale che utilizza la struttura Selfcascode immune alle interferenze elettromagnetiche.

Nello specifico nell'attività di tesi si sono affrontati i seguenti punti:

- studio dello stato dell'arte riguardo la struttura Selfcascode e soluzioni progettuali per migliorare le prestazioni dei circuiti integrati riguardo le interferenze elettromagnetiche;
- studio della struttura Selfcascode e analisi dei parametri del modello ricavato;
- realizzazione layout amplificatore operazionale e analisi prestazioni alle interferenze elettromagnetiche;
- studio e realizzazione di soluzioni circuitali utili al miglioramento delle prestazioni;
- realizzazione layout amplificatore operazionale che presenta le prestazioni migliori.

A partire dall'amplificatore operazionale originale sono state identificate le principali cause di malfunzionamento degli amplificatori operazionali soggetti a disturbi elettromagnetici, che risultano essere:

- asimmetria degli slew rate positivo e negativo;
- effetti parassiti.

Per rendere il dispositivo immune alle interferenze elettromagnetiche, le possibili soluzioni individuate sono:

- filtraggio preventivo dei disturbi;
- architettura dell'amplificatore simmetrica.

Essendo la prima soluzione utilizzabile solo per eliminare i disturbi sulle alimentazioni è, di conseguenza, la seconda ad essere più indicate per limitare l'effetto delle interferenze elettromagnetiche che agiscono sugli ingressi.

Come primo approccio si è cercato di simmetrizzare lo slew rate senza modificare radicalmente l'architettura del circuito, soluzioni che, se da un lato hanno portato ad avere un slew rate simmetrico dall'altro non hanno portato ad un miglioramento delle prestazioni alla reiezione delle interferenze.

Dopo questa prima fase si è quindi deciso di modificare l'architettura passando da una struttura single ended ad una differential questo, comunque, non porta ad un miglioramento delle prestazioni.

Si è quindi introdotta una coppia differenziale ausiliaria che consente di compensare gli effetti delle interferenze elettromagnetiche che colpisce la coppia ausiliaria originale, inoltre, questa soluzione, permette di pilotare in modo dinamico il carico P dello stadio di uscita riuscendo così ad ottenere uno slew rate più simmetrico. Di questo circuito si è quindi realizzato il layout e, dopo averne estratto i parassiti resistivi e capacitivi, si sono effettuate le simulazioni in modo da poter effettuare un confronto con le prestazioni del circuito originale.

Rispetto alla prima versione del circuito questa consente di ridurre del 70% il valore massimo dell'offset in uscita.

Bibliografia

[1] *S. S. Rajput and S. S. Jamuar, "Low Voltage Analog Circuit Design Techniques",2002.*

[2] *Jean-Micheal Redoutè, Anna Richelli, "A Fundamental Approach to EMI Resistant Folded Cascode Operational Amplifier Design", 2013.*

[3] *Mohammad Taherzadeh-Sani and Anas A. Hamoui, "A 1-V Process-Insensitive Current-Scalable Two-Stage Opamp With Enhanced DC Gain and Settling Behavior in 65-nm Digital CMOS", 2011.*

[4] *B. Razavi, Design of Analog CMOS Integrated Circuits. McGraw-Hill, 2001.*

[5] *P. J. Hurst, S. H. Lewis, J. P. Keane, F. Aram, and K. C. Dyer, "Miller compensation using current buffers in fully differential CMOS twostage operational amplifiers", 2004.*

[6] *F. Fiori, P.S. Crovetti, "Complementary differential pair with high immunity to RFI", 2002.*

Ringraziamenti

Desidero ringraziare la Professoressa Anna Richelli e il Professore Zsolt M.Kovàcs per la loro preziosa disponibilità durante il periodo di lavoro svolto. Grazie a loro ho potuto approfondire le mie conoscenze e assimilare metodologie di lavoro che sono sicuro potrò applicare in qualsiasi ambito lavorativo mi troverò ad affrontare.

Ringrazio dal profondo del mio cuore mia mamma e mio fratello senza i quali non sarei mai stato in grado di affrontare questi anni di studio. Riescono a sopportarmi nonostante, dalla tarda età di tre anni e più, riempio quotidianamente di chiacchiere le loro orecchie.

Un pensiero speciale anche a mio zio e mia nonna, nonostante la distanza che ci separa riescono a farmi sentire la loro vicinanza quotidianamente.

Senza di loro il mio cuore perderebbe un battito su due.

Un grazie a tutti gli amici che in questi anni nonostante le mie battute da ingegnere sono stati sempre vicini.

Un grazie particolare al mio amico Manuelito che riesce a sopportarmi ormai da troppi anni, memorabili le corse in campo Marte che piano piano si sono trasformate in maratone alcoliche tra i locali di Brescia.

Un grazie anche al latifondista della bassa alias Guzza, un'altra persona fantastica che ho la fortuna di conoscere.

Grazie ai mitici colleghi di ingegneria senza i quali la permanenza in quel di via Branze sarebbe stata un'autentica tortura. Sono sicuro che l'amicizia nata tra i banchi di N1 durerà per sempre. Un pensiero particolare va a Daniele, compagno inseparabile di mille avventure ("Ma voi l'avete vista la caratteristica del diodo???" Ehm ehm…)… tra l'altro spero si munirà di un agenda per ricordare luoghi e orari di lavoro dato che per quattro anni solo durante l'ultima settimana del semestre ha saputo dove e quando avevamo lezione.

Marc, Kia e Rox…nonostante siate le ultime persone che ho avuto la fortuna di conoscere avete rapidamente guadagnato un posto speciale nel mio cuore e nei miei pensieri.

Con Marc ho affrontato l'ultimo anno di impegni universitari, siamo passati dall'essere semplici colleghi di inge ad amici che si sostengono quando la vita lo richiede.

Dulcis in fundo le Carmelo's Angels. La Kia e la Rox, due angeli in tutto e per tutto. Sono felice che, nonostante i banalissimi luoghi comuni sulle donne, entrambe hanno avuto la brillante idea di iscriversi a corsi seri di ingegneria che

non siano gestionale o architettura, in questo modo ho avuto la fortuna di conoscere due ragazze speciali con le quali ho passato dei bellissimi momenti.

Un abbraccio a tutti voi.