Università degli Studi di Brescia

DIPARTIMENTO DI INGEGNERIA DELL'INFORMAZIONE
Corso di Laurea Magistrale in Ignegneria Elettronica

Tesi di laurea

Sensibilità alle EMI di un amplificatore inverter based in tecnologia CMOS 180nm

Relatore:
Prof.ssa Anna Richelli

Correlatori:
Dott. Paolo Faustini
Prof. Paolo Crovetti

Candidato:
Luca Brescia
Matricola 706005

Anno Accademico 2023-2024

Todo list

aggiungere spiegaizone sulla scelta della configurazione? 38

Rivedere le citazioni inserite e le formule riportate. 42

Indice

Abstract I

1 Nuove Topologie di Amplificatori a Bassa Tensione e Bassa Potenza . 1

1.1 Evoluzione della progettazione di circuiti a bassa tensione . . . 1

1.2 Principali tecniche per amplificatori a bassa tensione 3

1.2.1 Tecnologia Bulk-Driven 4

1.2.2 Struttura Selfcascode 6

1.3 Amplificatori basati su inverter CMOS 7

1.3.1 L'Inverter CMOS come Elemento Analogico 8

2 L'Architettura Nauta OTA 10

2.1 Introduzione 10

2.2 Principi di Funzionamento del Nauta OTA 11

2.2.1 Struttura Base del Nauta OTA 11

2.2.2 Conversione Tensione-Corrente Lineare 12
2.2.3 Miglioramento del Guadagno DC 13
2.3 Vantaggi dell'Architettura Nauta OTA 15
2.4 Implementazioni a Bassa Tensione del Nauta OTA 16
2.5 Applicazioni del Nauta OTA 18

3 Le Interferenze Elettromagnetiche 20
3.1 Definizione e tipologie di interferenze elettromagnetiche 20
3.2 *EMI* nei circuiti integrati 22
3.3 Tipologie di propagazione delle *EMI* nei circuiti integrati 24
3.4 Sensibilità dei circuiti analogici alle *EMI* 25
3.4.1 Immunità *EMI* nell'architettura Nauta 27
3.5 Metodologia di studio delle EMI 27
3.6 Strategie per migliorare l'immunità EMI 29
3.6.1 Vantaggi degli amplificatori basati su inverter in termini di immunità EMI 32

4 Confronto tra amplificatori Nauta e Miller in termini di immunità EMI 34
4.1 Fondamenti Teorici della Suscettibilità EMI negli Amplificatori . 35
4.1.1 Meccanismi di Suscettibilità EMI nelle Architetture Tradizionali 35
4.1.2 Potenziali Vantaggi dell'Architettura Nauta 36
4.2 Metodologia di Simulazione 37
4.2.1 Setup di Simulazione 38
4.2.2 Varianti Architetturali Analizzate 38
4.2.3 Parametri di Confronto 40
4.3 Importanza di un elevato CMRR nella mitigazione delle EMI . . 41

4.4 Testo aggiuntivo scartato 43

4.4.1 Considerazioni Preliminari sull'Immunità EMI 43

4.4.2 Conclusioni 44

4.4.3 Fondamenti teorici dell'analisi EMI 45

5 Analisi dei risultati delle simulazioni 49

5.1 Introduzione 49

6 Conclusioni e sviluppi futuri 50

Bibliografia 51

Abstract

Capitolo 1

Nuove Topologie di Amplificatori a Bassa Tensione e Bassa Potenza

1.1 Evoluzione della progettazione di circuiti a bassa tensione

La continua evoluzione delle tecnologie microelettroniche ha portato a una progressiva riduzione delle dimensioni dei dispositivi, con un conseguente abbassamento delle tensioni di alimentazione. Questa tendenza è guidata principalmente da tre fattori: la necessità di ridurre il consumo energetico nei dispositivi portatili, l'aumento dell'affidabilità dei circuiti integrati e l'evoluzione dei processi di fabbricazione CMOS che richiedono tensioni di funzionamento sempre più basse [1].

L'esigenza di avere un'elevata portabilità dei sistemi elettronici ha stimolato lo sviluppo di circuiti a bassa potenza che consentano una durata ragionevole



Figura 1.1: Evoluzione delle tensioni di alimentazione nei circuiti integrati CMOS negli ultimi decenni.

della batteria in applicazioni come apparecchi acustici, stimolatori cardiaci impiantabili e telefoni cellulari. Tuttavia, mentre per i circuiti digitali la riduzione della tensione di alimentazione rappresenta principalmente un vantaggio in termini di consumo di potenza, per i circuiti analogici questa tendenza pone sfide significative.

La riduzione della tensione di alimentazione limita drasticamente l'escursione dei segnali analogici, riducendo il range dinamico e compromettendo il rapporto segnale-rumore. Inoltre, la tensione di soglia dei transistor MOS (V_{th}) non si riduce proporzionalmente alla tensione di alimentazione, riducendo ulteriormente lo spazio disponibile per il funzionamento in regione di saturazione [2]. Queste problematiche sono particolarmente evidenti negli amplificatori operazionali, componenti fondamentali dei circuiti analogici.

Le strategie di progetto moderne mirano a ottenere una maggiore velocità e un

elevato range dinamico, mantenendo al contempo un basso consumo di potenza. Il consumo di potenza in un circuito integrato è costituito principalmente da tre componenti:

- *potenza dinamica*, dovuta alla carica e scarica delle capacità parassite;
- *potenza statica*, causata dalle correnti di polarizzazione nei circuiti analogici o dalle correnti di perdita nei circuiti digitali;
- *potenza di corto-circuito*, determinata dalla corrente che scorre quando sia i transistor PMOS che NMOS sono attivi contemporaneamente.

1.2 Principali tecniche per amplificatori a bassa tensione

Per superare le limitazioni imposte dalla riduzione della tensione di alimentazione, sono state sviluppate diverse tecniche circuitali innovative. Una delle più diffuse è la tecnica di progettazione dei transistor in regione di sottosoglia (subthreshold), che permette di ottenere funzionalità analogiche con tensioni estremamente basse, inferiori alla tensione di soglia. Il principale vantaggio di questa tecnica è una buona efficienza energetica, con un rapporto g_m/I_D massimo. Tuttavia, i circuiti operanti in regione di sottosoglia presentano una velocità limitata e una maggiore sensibilità alle variazioni di processo e temperatura [2].

Un'altra tecnica è l'utilizzo di transistor MOS a gate flottante (Floating-Gate MOSFET), che permette di modificare la tensione di soglia effettiva del dispositivo mediante una carica immagazzinata in un gate isolato. Questa tecnica consente di operare con tensioni di alimentazione molto basse, ma presenta problematiche legate alla complessità di programmazione della carica e alla sua stabilità nel tempo.

1.2.1 Tecnologia Bulk-Driven

Un approccio particolarmente interessante è rappresentato dalla tecnica bulk-driven. A differenza dell'approccio tradizionale gate-driven, dove il segnale viene applicato al gate del transistor MOS, nella tecnica bulk-driven il segnale viene applicato al terminale di substrato (bulk), mentre il gate viene polarizzato con una tensione DC sufficiente a formare un canale [2]. Questa tecnica è ampiamente sfruttata nella progettazione di circuiti a bassa tensione grazie alla sua capacità di operare con tensioni di alimentazione molto basse, dato che il funzionamento del dispositivo non è limitato dalla tensione di soglia.



Figura 1.2: Configurazione bulk-driven di un transistor MOS.

Il transistor bulk-driven funziona in modo simile a un JFET: il terminale di gate

è polarizzato per creare un canale di conduzione tra source e drain, mentre il terminale di bulk modula la larghezza di questo canale in base alla tensione applicata. Questo consente al MOSFET di operare come un dispositivo a svuotamento, con la possibilità di accettare tensioni di polarizzazione negative, nulle o leggermente positive.

Tuttavia, i transistor bulk-driven presentano alcune limitazioni significative, tra cui una transconduttanza (g_{mb}) inferiore rispetto alla transconduttanza di gate (g_m), tipicamente di un fattore 3-5 volte più bassa, una minore larghezza di banda a causa della maggiore capacità parassita associata al terminale di bulk, e non linearità della caratteristica DC a causa dei diodi parassiti tra bulk e source [2].



Figura 1.3: Configurazione bulk-driven di un amplificatore.

Per migliorare le prestazioni degli amplificatori bulk-driven, Li et al. [2] hanno proposto un amplificatore con immunità EMI migliorata utilizzando tre principali tecniche: feedback positivo parziale per aumentare la transconduttanza equivalente; partitore di tensione di ingresso con filtro RC per ridurre l'effetto delle EMI; e stadio di ingresso a doppia coppia differenziale per migliorare la linearità e le prestazioni AC. Queste tecniche hanno permesso di realizzare un

amplificatore con una tensione di alimentazione V_{DD} di 1V e una riduzione significativa dell'offset indotto da EMI rispetto alle topologie tradizionali.



Figura 1.4: Schema circuitale dell'amplificatore bulk-driven con immunità EMI migliorata proposto in [2].

1.2.2 Struttura Selfcascode

Un'altra soluzione proposta per affrontare le problematiche della riduzione dimensionale dei dispositivi è la struttura Selfcascode, descritta approfonditamente in [3]. Questa configurazione prevede di sostituire un singolo transistor con due transistor che condividono la stessa tensione di gate. I due transistor sono polarizzati in modo tale che uno lavori in saturazione mentre l'altro in zona lineare. Il vantaggio principale di tale configurazione risiede nell'ottenere valori di resistenza di uscita più elevati rispetto al caso di un singolo transistor polarizzato nel medesimo modo, sebbene a scapito di una transconduttanza equivalente leggermente inferiore.

Per un funzionamento ottimale della struttura Selfcascode, i fattori di forma dei due transistor devono rispettare una relazione specifica: il rapporto W/L del transistor che opera in saturazione deve essere maggiore di un fattore m



Figura 1.5: Struttura Selfcascode per transistor NMOS.

(superiore a 1) rispetto al rapporto W/L del transistor che opera in zona lineare. Questa configurazione consente di migliorare significativamente le prestazioni degli amplificatori operazionali a bassa tensione, specialmente in termini di guadagno e immunità ai disturbi.

1.3 Amplificatori basati su inverter CMOS

Un approccio innovativo e sempre più diffuso per la realizzazione di amplificatori a bassa tensione è rappresentato dall'utilizzo di inverter CMOS come blocchi di base. L'amplificatore operazionale a transconduttanza (OTA) di Nauta, proposto originariamente nel 1992 [4], rappresenta uno dei primi e più influenti esempi di questa classe di circuiti. Come riportato in [5], l'invertitore CMOS può essere utilizzato non solo come elemento base dei circuiti digitali, ma anche come cella analogica quando polarizzato nella regione di alta transconduttanza.



Figura 1.6: Comportamento digitale e analogico dell'inverter CMOS [5]

1.3.1 L'Inverter CMOS come Elemento Analogico

Un inverter CMOS presenta due comportamenti distinti: in regime digitale funziona come un elemento di commutazione tra i livelli logici alto e basso, mentre in regime analogico opera come un amplificatore lineare con un guadagno determinato dalla transconduttanza totale ($g_{mP} + g_{mN}$) moltiplicata per la resistenza di uscita.

La corrente di uscita di un singolo inverter CMOS può essere espressa come:

$$I_{out} = I_{dn} - I_{dp} = \frac{k_n}{2}(V_{in} - V_{tn})^2 - \frac{k_p}{2}(V_{DD} - V_{in} - |V_{tp}|)^2 \tag{1.1}$$

Questa relazione mostra che la risposta di un singolo inverter è non lineare. Tuttavia, quando i fattori k_n e k_p dei transistor NMOS e PMOS sono adeguatamente bilanciati e il circuito è utilizzato in configurazione differenziale, è possibile ottenere una conversione V-I molto più lineare.

Una versione a singola uscita (single-ended) dell'amplificatore basato su inver-

ter, denominata SEIA (Single-Ended Inverter-based Amplifier), è stata analizzata in dettaglio in [5]. Questa topologia mantiene i vantaggi della struttura basata su inverter pur adattandosi ad applicazioni che richiedono un'uscita non differenziale. La SEIA presenta un layout compatto, un consumo di potenza ridotto, buone prestazioni in termini di guadagno e larghezza di banda, e la capacità di operare con tensioni di alimentazione molto basse (fino a 0.5V).



Figura 1.7: Schema circuitale dell'amplificatore Single-Ended Inverter-based (SEIA).

Capitolo 2

L'Architettura Nauta OTA

2.1 Introduzione

Nell'ambito dei filtri integrati analogici, il filtro transconduttore-C (Gm-C) rappresenta una delle soluzioni più diffuse per implementare funzioni di filtraggio alle alte frequenze. Il blocco fondamentale di questi filtri è l'amplificatore a transconduttanza (OTA, *Operational Transconductance Amplifier*), che converte una tensione differenziale in ingresso in una corrente in uscita. La qualità di un filtro Gm-C dipende fortemente dalle caratteristiche del transconduttore impiegato, in particolare dalla sua linearità, dalla sua banda passante e dalla sua capacità di operare con tensioni di alimentazione ridotte.

In questo contesto, l'amplificatore a transconduttanza Nauta, proposto originariamente da Bram Nauta nel 1992 [6], rappresenta una soluzione innovativa che offre caratteristiche favorevoli in termini di ampiezza di banda, linearità e capacità di operare a basse tensioni di alimentazione. La particolarità dell'architettura Nauta OTA risiede nell'utilizzo esclusivo di inverter CMOS, senza nodi

interni, che consente di ottenere un'ampiezza di banda considerevole con poli parassiti collocati nella regione dei gigahertz.

2.2 Principi di Funzionamento del Nauta OTA

2.2.1 Struttura Base del Nauta OTA

La struttura base del Nauta OTA è costituita da sei inverter CMOS, disposti in modo da formare un amplificatore differenziale con un controllo preciso del modo comune in uscita e un guadagno regolabile. Questa configurazione sfrutta le proprietà intrinseche degli inverter CMOS per ottenere una conversione tensione-corrente (V-I) altamente lineare.



Figura 2.1: Architettura completa del Nauta OTA

Il Nauta OTA è composto da tre coppie di inverter che svolgono funzioni specifiche. Gli inverter 1 e 2 formano la coppia di ingresso differenziale e sono responsabili della conversione tensione-corrente lineare. Gli inverter 3 e 6 funzionano come *"cross-coupled inverters"* che generano una resistenza negativa per il miglioramento del guadagno DC. Infine, gli inverter 4 e 5 agiscono come *"self-coupled inverters"* e controllano il livello di modo comune dell'uscita.

Questa configurazione permette di ottenere un'impedenza di uscita elevata per i segnali differenziali e un'impedenza di uscita bassa per i segnali di modo comune, consentendo così un controllo efficace del modo comune in uscita senza l'aggiunta di circuiti dedicati.

2.2.2 Conversione Tensione-Corrente Lineare

L'OTA di Nauta è concettualmente un semplice transconduttore basato su inverter CMOS, caratterizzato dall'assenza di nodi interni (che garantisce un buon comportamento ad alta frequenza), buona linearità nella conversione tensione-corrente quando i transistor operano in forte inversione, e semplicità circuitale che consente di operare con tensioni di alimentazione ridotte. Dalla topologia originale di Nauta sono state sviluppate numerose varianti, adattate a diverse applicazioni come filtri attivi, amplificatori completamente differenziali e architetture ibride.

La linearità della conversione tensione-corrente nel Nauta OTA è ottenuta grazie alla configurazione differenziale degli inverter di ingresso. Quando gli inverter

sono pilotati da un segnale differenziale bilanciato attorno alla tensione di modo comune V_{cm}, la corrente differenziale di uscita risulta:

$$I_{od} = I_{o1} - I_{o2} = V_{id} \cdot (g_{mN} + g_{mP}) \tag{2.1}$$

dove V_{id} è la tensione differenziale di ingresso, g_{mN} è la transconduttanza del transistor NMOS e g_{mP} è la transconduttanza del transistor PMOS. Questa espressione mostra come la corrente differenziale di uscita sia linearmente proporzionale alla tensione differenziale di ingresso, anche se i singoli inverter presentano una caratteristica non lineare.

2.2.3 Miglioramento del Guadagno DC

Una delle caratteristiche distintive dell'architettura Nauta è la possibilità di aumentare il guadagno DC dell'amplificatore senza compromettere la sua larghezza di banda [5].

Il guadagno A_v di un OTA convenzionale è limitato dalla sua resistenza di uscita, che determina il guadagno DC secondo la relazione [3]:

$$A_v = g_m \cdot r_o \tag{2.2}$$

Dove g_m rappresenta la transconduttanza del transistor e r_o la sua resistenza di uscita.

Nell'architettura Nauta, gli inverter 3 e 6 (cross-coupled) generano una resistenza negativa che compensa parzialmente la resistenza di uscita finita degli inverter di ingresso [5]. La conduttanza di uscita totale può essere espressa come:

$$g_{out} = g_{out,12} - g_{out,36} + g_{out,45} \tag{2.3}$$

dove $g_{out,12}$ è la conduttanza di uscita degli inverter di ingresso, $g_{out,36}$ è la conduttanza negativa generata dagli inverter cross-coupled, e $g_{out,45}$ è la conduttanza degli inverter self-coupled.

Quando le dimensioni degli inverter sono correttamente progettate, la conduttanza di uscita netta del circuito può diventare molto piccola, portando a un guadagno DC elevato [5]. Il guadagno complessivo dell'amplificatore Nauta può essere espresso come:

$$A_v = \frac{g_{m,12}}{g_{out,12} - g_{out,36} + g_{out,45}} \tag{2.4}$$

Nella pratica, il guadagno DC è limitato dal disadattamento tra gli inverter, ma valori di guadagno superiori a 40 dB sono generalmente ottenibili. Implementazioni recenti hanno dimostrato la possibilità di raggiungere valori di guadagno

ancora più elevati, come nel caso dell'OTA a singola uscita basato su invertitori che raggiunge 113.62 dB di guadagno con un consumo di soli 11.02 μW [5].

2.3 Vantaggi dell'Architettura Nauta OTA

L'architettura Nauta OTA offre numerosi vantaggi rispetto alle topologie tradizionali:

1. **Ampia banda passante**: grazie all'assenza di nodi interni, il Nauta OTA presenta una banda passante molto ampia, consentendo operazioni a frequenze elevate.

2. **Linearità**: la configurazione differenziale degli inverter consente di ottenere una conversione tensione-corrente altamente lineare, anche in presenza di disadattamenti tra gli inverter.

3. **Basso consumo di potenza**: l'architettura Nauta è progettata per operare con tensioni di alimentazione ridotte, il che la rende adatta per applicazioni a bassa potenza.

4. **Semplicità strutturale**: la struttura del Nauta OTA è relativamente semplice, basata su inverter CMOS, il che facilita la progettazione e la realizzazione in processi tecnologici avanzati.

5. **Compatibilità con tecnologie CMOS**: l'architettura Nauta è completamente compatibile con le tecnologie CMOS, consentendo l'integrazione in circuiti analogici e digitali su un singolo chip.

6. **Versatilità**: il Nauta OTA può essere utilizzato in una vasta gamma di applicazioni, dai filtri Gm-C agli ADC, dai circuiti RF alle interfacce per sensori.

Per applicazioni che richiedono prestazioni avanzate in termini di guadagno, rumore e linearità, sono state sviluppate architetture Nauta OTA a due stadi. Queste configurazioni combinano i vantaggi dell'architettura Nauta con altre topologie per ottenere caratteristiche ottimali.



Figura 2.2: Architettura Nauta OTA a due stadi

2.4 Implementazioni a Bassa Tensione del Nauta OTA

Una delle tendenze più significative nella progettazione di circuiti analogici integrati è la continua riduzione della tensione di alimentazione. L'architettura

Nauta OTA si adatta bene a questa tendenza grazie alla sua capacità di operare con tensioni di alimentazione molto basse.

Una variante interessante dell'architettura Nauta è il "Calibration-Less Nauta OTA" proposto in [7], che può operare con una tensione di alimentazione di soli 0,25 V in un processo CMOS digitale da 130 nm.



Figura 2.3: Architettura del Calibration-Less Nauta OTA

Questa implementazione utilizza transistor in regione di inversione debole (weak inversion) e un approccio basato su array di transistor per migliorare le prestazioni con tensioni di alimentazione ultra-basse.

I vantaggi di questa implementazione includono il funzionamento con tensione di alimentazione molto ridotta, il consumo di potenza estremamente basso (nell'ordine di nanowatt), e la stabilità del guadagno nonostante l'utilizzo di transistor con impianti di halo. Questi risultati dimostrano la versatilità

dell'architettura Nauta e la sua capacità di adattarsi alle esigenze di riduzione della potenza e della tensione di alimentazione.

2.5 Applicazioni del Nauta OTA

L'architettura Nauta OTA trova applicazione in numerosi ambiti grazie alle sue caratteristiche [5]:

- **Filtri Gm-C**: è ampiamente utilizzato nei filtri Gm-C, dove l'ampia banda passante e linearità lo rendono ideale per applicazioni di filtraggio a frequenze elevate.
- **Convertitori ADC**: la linearità e la velocità sono utilizzate per ottenere convertitori analogico-digitale (ADC) con alta risoluzione e frequenza di campionamento elevata.
- **Circuiti RF**: è impiegato in circuiti a radiofrequenza (RF) per la realizzazione di blocchi analogici in ricevitori e trasmettitori, grazie alla sua elevata banda passante e bassa distorsione.
- **Interfacce per sensori**: la combinazione di basso consumo e buona linearità rende l'amplificatore di Nauta adatto per circuiti di interfaccia per sensori.
- **Sistemi biomedicali**: grazie alla capacità di operare con tensioni di alimentazione ridotte, è particolarmente indicato per circuiti a bassa tensione e

bassa potenza, come ad esempio quelli utilizzati in dispositivi biomedicali impiantabili.

- **Sistemi di elaborazione del segnale ad alta velocità**: l'ampia banda passante lo rende adatto per implementare sistemi di elaborazione del segnale ad alta velocità, come filtri e amplificatori per segnali RF.

- **Sistemi di comunicazione wireless**: la sua linearità e bassa distorsione lo rendono adatto per applicazioni in sistemi di comunicazione wireless, dove è fondamentale mantenere la qualità del segnale durante la trasmissione.

- **Sistemi di imaging**: viene utilizzato in circuiti di imaging, come fotocamere e sensori di immagine, dove la linearità e la velocità sono requisiti fondamentali per ottenere immagini di alta qualità.

- **Sistemi di misura**: grazie alla sua linearità e bassa distorsione, il Nauta OTA è impiegato in sistemi di misura e acquisizione dati, dove è fondamentale mantenere la precisione e l'integrità del segnale.

Capitolo 3

Le Interferenze Elettromagnetiche

3.1 Definizione e tipologie di interferenze elettromagnetiche

Con il termine interferenze elettromagnetiche (EMI, *Electromagnetic Interference*) si intende un qualsiasi segnale elettromagnetico indesiderato, irradiato nello spazio oppure trasmesso tramite conduttori, che compromette il corretto funzionamento dei dispositivi elettrici o elettronici [8]. Questo fenomeno fisico riveste un'importanza fondamentale nell'elettronica moderna, influenzando significativamente l'affidabilità e le prestazioni dei sistemi elettronici.

Negli ultimi decenni, il livello di inquinamento elettromagnetico è aumentato in modo significativo. Questo incremento è principalmente dovuto alla crescente diffusione di reti di connessione wireless, dispositivi elettronici portatili e sistemi di comunicazione sempre più complessi che hanno reso l'ambiente elettromagnetico moderno estremamente congestionato.



Figura 3.1: Rappresentazione dell'inquinamento elettromagnetico nell'ambiente moderno

Le *EMI* possono essere generate da diverse sorgenti che generalmente si suddividono in due categorie principali. La prima comprende le sorgenti naturali, come i fenomeni atmosferici, le radiazioni cosmiche e le scariche elettrostatiche naturali. La seconda invece include le sorgenti artificiali, create dall'uomo, che possono essere ulteriormente classificate in emissioni volontarie ed involontarie. Le emissioni volontarie derivano da sistemi elettronici che utilizzano intenzionalmente la radiazione elettromagnetica per il loro funzionamento, come apparati di telecomunicazione, radar e stazioni radio-TV. Le emissioni involontarie, invece, sono radiazioni indesiderate generate durante il normale funzionamento di apparecchiature elettriche ed elettroniche, come le commutazioni in circuiti digitali, i motori elettrici e gli inverter.



Figura 3.2: Classificazione delle tipologie di sorgenti di interferenza elettromagnetica

In base alla modalità di propagazione, le *EMI* si suddividono principalmente in interferenze irradiate, che si propagano attraverso lo spazio sotto forma di onde elettromagnetiche, e interferenze condotte, che si propagano attraverso conduttori fisici come cavi di alimentazione, linee di segnale o piani di massa [8].

3.2 *EMI* nei circuiti integrati

A causa dell'incremento dell'utilizzo di dispositivi elettronici in ogni ambito della vita quotidiana, l'immunità alle interferenze elettromagnetiche è diventata un vincolo progettuale di primaria importanza per i progettisti di circuiti integrati [9]. Gli effetti di tali disturbi possono infatti coinvolgere un'ampia

gamma di circuiti, compromettendone il funzionamento e l'affidabilità.

Di conseguenza, l'ampiezza delle interferenze elettromagnetiche è aumentata fino a raggiungere valori comparabili o addirittura superiori all'ampiezza dei segnali utili, portando a malfunzionamenti nei circuiti integrati esposti a tali interferenze [8]. Con l'aumento del numero di sorgenti d'interferenza, della velocità dei circuiti integrati e del livello d'integrazione, il problema di limitare gli effetti delle EMI risulta sempre più determinante per garantire un buon funzionamento dei circuiti elettronici e degli apparecchi in cui sono utilizzati.

Questa distinzione è particolarmente rilevante quando si studiano gli effetti delle *EMI* sui circuiti integrati, poiché i meccanismi di accoppiamento e le strategie di mitigazione differiscono significativamente tra i due casi (irradiate e condotte).

Per affrontare efficacemente questa sfida, i progettisti di circuiti integrati devono adottare strategie specifiche già nelle prime fasi del processo di sviluppo. Come evidenziato in [10], le soluzioni a posteriori sono spesso più complesse e costose rispetto a quelle implementate durante la fase di progettazione.

3.3 Tipologie di propagazione delle *EMI* nei circuiti integrati

Nel contesto dei circuiti integrati, la comprensione dei meccanismi di propagazione delle EMI è fondamentale per sviluppare strategie efficaci di mitigazione. Esistono due principali modalità di propagazione delle interferenze nei circuiti integrati: le interferenze irradiate e le interferenze condotte [8].

Nel caso delle interferenze irradiate, è il dispositivo stesso a fungere da antenna ricevente per le interferenze. L'analisi di questo tipo di interferenze richiede l'applicazione della teoria dei campi elettromagnetici. Tuttavia, nel caso dei circuiti integrati moderni, questo tipo di interferenze è attualmente meno rilevante rispetto alle interferenze condotte, principalmente perché le dimensioni dei chip sono generalmente ridotte rispetto alla lunghezza d'onda (λ) delle interferenze elettromagnetiche più comuni, rendendo i circuiti integrati antenne poco efficienti per le frequenze tipiche delle EMI.



Figura 3.3: Principali tipologie di propagazione delle interferenze nei circuiti integrati

Le interferenze condotte sono generalmente più significative per i circuiti integrati e più semplici da analizzare poiché seguono le leggi dell'elettrotecnica convenzionale. Queste interferenze si propagano attraverso linee di alimentazione, piste di segnale, piani di massa e interconnessioni tra componenti. Come dimostrato in [11], i piani di massa comuni possono diventare significativi vettori di propagazione delle EMI tra diversi componenti di un sistema.

Nelle applicazioni pratiche, entrambe le modalità di propagazione coesistono e possono interagire tra loro, rendendo complessa l'analisi dell'impatto complessivo delle EMI sui sistemi elettronici. Tuttavia, nei moderni circuiti integrati, le interferenze condotte rappresentano generalmente il problema più significativo e meritano quindi particolare attenzione.

3.4 Sensibilità dei circuiti analogici alle *EMI*

Tra i vari componenti presenti in una apparecchiatura elettronica, quelli che risentono maggiormente di possibili interferenze sono i dispositivi di tipo analogico [8, 12]. Questo è dovuto principalmente alle caratteristiche intrinseche dei segnali analogici, che possono assumere infiniti valori in un intervallo continuo, rendendo più difficile distinguere il segnale utile dal rumore.

La precisione dei circuiti analogici dipende fortemente dalla stabilità dei punti di lavoro, che possono essere alterati dalle EMI [13]. Inoltre, questi circuiti operano spesso con segnali di ampiezza ridotta, particolarmente vulnerabili alle interferenze. Al contrario, i segnali digitali hanno un range di valori

discreti per definire i livelli logici 0 e 1, e finché il disturbo non modifica il segnale portandolo al di fuori di tale range, il suo effetto è praticamente nullo o comunque limitato a fenomeni come il jitter nei segnali di clock.



Figura 3.4: Effetto delle EMI sull'uscita di un amplificatore operazionale in configurazione *voltage follower*

In questo lavoro ci concentreremo quindi sullo studio dell'effetto delle interferenze sui circuiti analogici, in particolare sugli amplificatori operazionali, poiché sono tra i componenti più sensibili ai disturbi e al contempo tra i più utilizzati nelle applicazioni elettroniche moderne [8]. Gli amplificatori operazionali rappresentano infatti un elemento fondamentale in numerosi sistemi di acquisizione dati, elaborazione dei segnali e conversione analogico-digitale, dove la presenza di *EMI* può compromettere significativamente le prestazioni complessive del sistema.

Come evidenziato in [5], diverse architetture di amplificatori operazionali presentano differenti livelli di suscettibilità alle *EMI*, con alcune topologie che mostrano caratteristiche intrinseche di immunità migliori rispetto ad altre. L'analisi di queste differenze e lo sviluppo di soluzioni circuitali specifiche per migliorare l'immunità alle *EMI* rappresentano un campo di ricerca particolarmente attivo e rilevante.

3.4.1 Immunità *EMI* nell'architettura Nauta

Un aspetto rilevante dell'architettura Nauta è la sua buona immunità alle *EMI*. Come evidenziato in [5], gli amplificatori basati su inverter presentano una suscettibilità alle EMI significativamente inferiore rispetto agli amplificatori convenzionali come il Miller. Questo vantaggio è stato ulteriormente confermato da vari studi, tra cui [10] e [1].

Questa superiore immunità EMI è dovuta principalmente alla topologia circuitale semplice senza nodi interni, all'assenza di specchi di corrente e coppie differenziali (elementi particolarmente sensibili alle *EMI*), e allo slew rate simmetrico sia per transizioni positive che negative, che riduce la distorsione non lineare. Inoltre, la risposta simmetrica a variazioni rapide della tensione di ingresso contribuisce ulteriormente a questa caratteristica.

La resistenza alle interferenze elettromagnetiche rende l'architettura Nauta particolarmente adatta per applicazioni in ambienti con elevati livelli di interferenze elettromagnetiche, come in ambito automotive o industriale.

3.5 Metodologia di studio delle EMI

Per studiare efficacemente l'impatto delle *EMI* sui circuiti integrati, è necessario definire un metodo rigoroso di rappresentazione e quantificazione in laboratorio. Si è visto che una buona approssimazione delle *EMI* è possibile mediante

segnali sinusoidali. Questo genere di onda, infatti, oltre ad essere alla base di ogni segnale periodico (per il teorema di Fourier), è anche facilmente riproducibile in laboratorio. Inoltre, fornendo in ingresso una sinusoide tempo invariante, è possibile ricondursi al caso peggiore in quanto i disturbi elettromagnetici reali tendono ad attenuarsi nel tempo [8].

Per valutare l'impatto delle *EMI* sui circuiti analogici, viene generalmente utilizzata una configurazione di test standard che prevede il circuito in esame collegato in configurazione *voltage follower* (inseguitore di tensione), con segnali interferenti sinusoidali sovrapposti ai terminali di ingresso o di alimentazione [1, 10]. La misurazione dello spostamento della tensione di uscita (offset) rispetto al valore atteso in assenza di interferenze permette di quantificare la sensibilità del circuito alle *EMI* [14].

TODO: Inserire un'immagine del setup di test EMI

Figura 3.5: Configurazione tipica per il test di suscettibilità alle *EMI* di un amplificatore operazionale

Questa configurazione rappresenta il caso peggiore poiché la retroazione diretta tra uscita e ingresso invertente amplifica gli effetti delle *EMI*, consentendo di evidenziare anche le più piccole vulnerabilità del circuito. I principali parametri utilizzati per quantificare la sensibilità dei circuiti alle *EMI* sono l'offset indotto da EMI (la variazione della tensione di uscita DC causata dalle interferenze), l'intervallo di frequenze critiche (le frequenze alle quali il circuito mostra la massima sensibilità) e la densità spettrale di potenza (PSD), che misura l'energia del segnale interferente trasferita all'uscita [2, 13].

Dopo aver progettato gli amplificatori operazionali, si effettueranno delle simulazioni, grazie all'ausilio di simulatori circuitali come Cadence, al fine di analizzare il loro comportamento quando sui loro ingressi sono presenti disturbi ad alta ed altissima frequenza. Questa metodologia permette di caratterizzare in modo completo la risposta dei circuiti in esame a diverse tipologie di interferenze elettromagnetiche, fornendo informazioni preziose per il miglioramento delle loro prestazioni.

TODO: Inserire un'immagine della simulazione EMI

Figura 3.6: Esempio di simulazione della risposta di un amplificatore operazionale alle EMI

3.6 Strategie per migliorare l'immunità EMI

Un aspetto critico nella progettazione di amplificatori operazionali a bassa tensione è la loro suscettibilità alle interferenze elettromagnetiche (EMI). La riduzione della tensione di alimentazione rende i circuiti analogici più vulnerabili ai disturbi, poiché l'ampiezza dei segnali utili diminuisce rispetto al livello di rumore [9, 10]. In questo contesto, diventa fondamentale sviluppare strategie specifiche per migliorare l'immunità EMI degli amplificatori a bassa tensione.

Richelli [9] ha affrontato questa problematica proponendo un amplificatore di classe AB basato su una topologia a due stadi fortemente simmetrica, particolarmente efficace nel minimizzare gli effetti dei disturbi provenienti da diverse fonti. L'amplificatore proposto può essere realizzato in tecnologia CMOS stan-

dard ed è adatto per le basse tensioni di alimentazione richieste dai circuiti integrati moderni.

L'amplificatore di classe AB è una configurazione circuitale che combina le caratteristiche degli amplificatori di classe A e B, offrendo un buon compromesso tra linearità e efficienza energetica. Un classe A è un amplificatore che opera in modo continuo, con una corrente di bias costante, mentre un amplificatore di classe B opera solo durante metà del ciclo del segnale. La classe AB combina questi due approcci, consentendo una maggiore efficienza energetica rispetto alla classe A e una migliore linearità rispetto alla classe B. L'amplificatore di classe AB proposto da Richelli presenta una topologia simmetrica che migliora l'immunità EMI grazie a un bilanciamento ottimale delle correnti e alla riduzione delle capacità parassite. Inoltre, la configurazione simmetrica consente di ottenere un'uscita differenziale, che contribuisce a ridurre ulteriormente il rumore e le interferenze. La figura 3.7 mostra un esempio di amplificatore di classe AB con topologia simmetrica.



Figura 3.7: Amplificatore di classe AB con topologia simmetrica per aumentare l'immunità EMI.

Per limitare gli effetti delle interferenze elettromagnetiche sui circuiti integrati,

si possono seguire principalmente due approcci [8]. Il primo consiste nel non considerare il problema delle interferenze in fase di progettazione del dispositivo e compensare il loro effetto solo dopo la realizzazione del circuito, adottando una serie di procedure spesso complicate e costose come la revisione del layout, l'aggiunta di filtri esterni, l'implementazione di schermature o modifiche circuitali.

Il secondo approccio, generalmente più efficace, è quello di considerare già in fase progettuale le caratteristiche che dovrà avere il dispositivo per garantire una sufficiente immunità alle interferenze elettromagnetiche. Questo approccio preventivo prevede l'adozione di topologie circuitali intrinsecamente più robuste alle EMI, l'utilizzo di tecniche di layout specifiche per ridurre l'accoppiamento con sorgenti di interferenza, l'implementazione di circuiti di cancellazione del modo comune e la progettazione di stadi di ingresso con elevata reiezione alle interferenze.

Come evidenziato in [12], una tecnica particolarmente efficace consiste nell'implementazione di circuiti di cancellazione del modo comune, che possono ridurre significativamente l'impatto delle EMI sugli stadi di ingresso degli amplificatori operazionali. Allo stesso modo, un'attenta progettazione del layout può ridurre l'accoppiamento delle interferenze, come discusso in [1].

3.6.1 Vantaggi degli amplificatori basati su inverter in termini di immunità EMI

Uno degli aspetti più interessanti degli amplificatori basati su inverter è la loro buona immunità alle interferenze elettromagnetiche. Rosa et al. [5] hanno dimostrato che questi amplificatori presentano una suscettibilità alle EMI significativamente inferiore rispetto alle topologie tradizionali come l'amplificatore Miller. I principali fattori che contribuiscono all'elevata immunità EMI degli amplificatori basati su inverter sono la topologia circuitale estremamente semplice senza nodi interni, l'assenza di specchi di corrente e coppie differenziali (elementi particolarmente sensibili alle EMI), lo slew rate simmetrico sia per transizioni positive che negative (che riduce la distorsione non lineare), e la risposta simmetrica a variazioni rapide della tensione di ingresso.

I risultati sperimentali riportati in [5] mostrano che l'offset indotto da EMI negli amplificatori basati su inverter è circa un ordine di grandezza inferiore rispetto a quello degli amplificatori Miller convenzionali, in un ampio intervallo di frequenze e per diverse condizioni operative.



Figura 3.8: Confronto dell'offset indotto da EMI nell'amplificatore basato su inverter (SEIA) e nell'amplificatore Miller tradizionale [5].

Nei capitoli successivi, analizzeremo in dettaglio alcune architetture di amplificatori, con particolare attenzione alla loro sensibilità alle interferenze elettromagnetiche e alle tecniche più efficaci per migliorarne l'immunità. Tra queste, particolare interesse riveste l'architettura NAUTA OTA, che grazie alla sua topologia basata su inverter CMOS mostra caratteristiche intrinseche di immunità alle EMI superiori rispetto ad architetture più tradizionali [5]. Questo tipo di amplificatore rappresenta un esempio significativo di come l'approccio preventivo alla mitigazione delle EMI possa portare a soluzioni circuitali innovative ed efficaci.

Capitolo 4

Confronto tra amplificatori Nauta e Miller in termini di immunità EMI

Le architetture tradizionali degli amplificatori operazionali, come la configurazione Miller, hanno dimostrato una vulnerabilità alle EMI che può compromettere le prestazioni del sistema [13].

L'amplificatore Nauta, originariamente concepito come un transconduttore basato su inverter CMOS [5], rappresenta una potenziale alternativa alle architetture tradizionali per applicazioni che richiedono una maggiore robustezza alle EMI. La sua semplice topologia circuitale, priva di specchi di corrente e coppie differenziali, potrebbe offrire vantaggi significativi in termini di immunità alle interferenze.

Questo capitolo presenta un'analisi comparativa tra l'architettura Miller convenzionale e l'architettura Nauta, esaminando la loro rispettiva immunità ai disturbi elettromagnetici.

4.1 Fondamenti Teorici della Suscettibilità EMI negli Amplificatori

4.1.1 Meccanismi di Suscettibilità EMI nelle Architetture Tradizionali

La suscettibilità degli amplificatori operazionali alle EMI è principalmente dovuta a diversi fattori intrinseci alla loro architettura. Studi precedenti hanno identificato i seguenti fattori chiave:

- **Asimmetria dello slew rate**: La differenza tra lo slew rate positivo e negativo genera una risposta non lineare quando il circuito è sottoposto a segnali EMI ad alta frequenza [1].
- **Distorsione non lineare**: La presenza di coppie differenziali e specchi di corrente introduce non linearità che possono rettificare i segnali EMI, generando componenti DC indesiderate [10].
- **Effetti capacitivi parassiti**: Le capacità parassite associate ai nodi interni possono facilitare l'accoppiamento dei segnali EMI all'interno del circuito [12].

Nell'architettura Miller, questi fattori si manifestano principalmente attraverso la coppia differenziale d'ingresso e gli specchi di corrente costituenti il carico attivo. Quando un segnale EMI viene accoppiato agli ingressi dell'amplificatore,

la coppia differenziale può generare un offset DC a causa della rettificazione non lineare del segnale interferente [9].



Figura 4.1: Schema circuitale dell'architettura Miller.

4.1.2 Potenziali Vantaggi dell'Architettura Nauta

L'architettura Nauta, di seguito mostrata nella figura 4.2, presenta caratteristiche strutturali che potrebbero mitigare questi meccanismi di suscettibilità:

- **Assenza di coppie differenziali**: L'utilizzo di inverter CMOS come elemento base elimina la necessità di coppie differenziali tradizionali.

- **Simmetria intrinseca**: Gli inverter CMOS offrono naturalmente una risposta più simmetrica, con slew rate positivo e negativo potenzialmente più bilanciati [5].

- **Topologia semplificata**: L'assenza di nodi interni riduce il numero di punti vulnerabili all'accoppiamento EMI.

- **Comportamento lineare in regione di forte inversione**: Quando i transistor operano in forte inversione, l'amplificatore Nauta offre una buona linearità nella conversione tensione-corrente.



(a) Schema circuitale dell'amplificatore Nauta.

(b) Schema circuitale dell'inverter CMOS.

Figura 4.2: Schema circuitale dell'architettura Nauta.

4.2 Metodologia di Simulazione

Per valutare comparativamente l'immunità alle EMI delle architetture Miller e Nauta, è stato sviluppato un approccio di simulazione sistematico utilizzando il simulatore Cadence Virtuoso ©. L'obiettivo è quantificare e confrontare la risposta di entrambe le architetture quando sottoposte a disturbi elettromagnetici in diverse configurazioni.

4.2.1 Setup di Simulazione

Le simulazioni sono state configurate secondo le seguenti specifiche:

- **Configurazione circuitale**: Entrambi gli amplificatori sono stati configurati come inseguitori di tensione (voltage followers).

aggiungere spiegaizone sulla scelta della configurazione?

- **Modellazione EMI**: I disturbi elettromagnetici sono stati modellati come segnali sinusoidali accoppiati ai terminali degli amplificatori, con frequenze variabili da 1 MHz a 3-4 GHz.
- **Punti di iniezione EMI**: Sono stati considerati come punti di iniezione del disturbo solo i terminali di ingresso degli amplificatori.
- **Parametri di valutazione**: Per ogni configurazione, sono stati misurati lo spostamento del punto di lavoro DC (offset).

4.2.2 Varianti Architetturali Analizzate

Lo studio ha incluso la simulazione delle seguenti varianti:

- **Amplificatore Miller a singolo stadio**: Implementazione tradizionale con coppia differenziale e carico attivo.



Figura 4.3: Schema circuitale dell'amplificatore Miller a singolo stadio.

- **Amplificatore Miller a due stadi**: Configurazione mille con stadio aggiuntivo e rete di compensazione *R-C* per migliorare la stabilità e il guadagno.



Figura 4.4: Schema circuitale dell'amplificatore Miller a due stadi.

- **Amplificatore Nauta a singolo stadio**: Implementazione inverter-based seguendo la topologia originale proposta da Nauta.



Figura 4.5: Schema circuitale dell'amplificatore Nauta a singolo stadio.

- **Amplificatore Nauta a due stadi**: Versione modificata con due stadi in cascata per aumentare il guadagno.



Figura 4.6: Schema circuitale dell'amplificatore Nauta a due stadi.

4.2.3 Parametri di Confronto

Per garantire un confronto equo, i circuiti sono stati progettati per avere specifiche comparabili in termini di:

- Guadagno a circuito aperto: circa 40 dB per gli amplificatori a singolo stadio.
- Prodotto guadagno-banda (GBWP): circa 1-2MHz.
- Margine di fase (almeno 60 gradi).
- CMRR: almeno 60 dB.

Si sono valutate le configurazioni con carico capacitivo di 1pF e 10pF per simulare la variazione delle prestazioni al variare degli effetti parassiti.

4.3 Importanza di un elevato CMRR nella mitigazione delle EMI

I sistemi elettronici moderni operano in ambienti elettromagneticamente rumorosi, dove i segnali EMI si accoppiano principalmente in modo comune ai due ingressi degli amplificatori differenziali. Come evidenziato in [1], una delle principali sfide nei sistemi di acquisizione è che i cavi di interconnessione tra sensori e circuiti di condizionamento agiscono come antenne indesiderate per le EMI irradiate.

Il CMRR, definito come il rapporto tra il guadagno differenziale e il guadagno di modo comune ($CMRR = \frac{A_{dm}}{A_{cm}}$), quantifica la capacità di un amplificatore di rigettare i segnali che appaiono identicamente su entrambi gli ingressi. L'importanza di un alto CMRR nella mitigazione delle EMI deriva da diversi fattori:

1. **Prevalenza di EMI di modo comune**: Come spiegato in [1], le EMI si accoppiano principalmente come segnali di modo comune poiché i cavi di interconnessione sono instradati vicini tra loro. Questi segnali EMI possono raggiungere ampiezze nell'ordine di decine di volt, mentre i segnali differenziali utili dei sensori sono spesso nell'ordine dei millivolt.

2. **Conversione modo comune-differenziale**: Secondo [12], quando un amplificatore è esposto simultaneamente a segnali EMI di modo comune e differenziale, si genera una tensione di offset DC. L'espressione di questa tensione di offset è:

$$V_{OS} = \frac{1}{V_{GS} - V_{th}} \int_{-\infty}^{+\infty} |H_c(j\omega) \cdot V_c(j\omega) \cdot V_d(j\omega)| \cdot \cos\phi \cdot d\omega$$

dove $H_c(j\omega)$ è la funzione di trasferimento per i segnali di modo comune. Un alto CMRR riduce $H_c(j\omega)$, diminuendo così l'offset indotto.

3. **Capacità parassite**: Come evidenziato in [10], la capacità parassita alla sorgente della coppia differenziale (C_T) aumenta la funzione di trasferimento di modo comune alle alte frequenze EMI, contribuendo alla generazione di offset. Un alto CMRR aiuta a compensare questo effetto.

4. **Prevenzione della saturazione**: Nel caso di EMI di grande ampiezza, un insufficiente CMRR può causare la saturazione dell'amplificatore, compromettendo completamente il suo funzionamento, come mostrato in [13].

Rivedere le citazioni inserite e le formule riportate.

Le architetture di amplificatori con CMRR elevato, come quelle che utilizzano tecniche di cancellazione del modo comune [12] o coppie differenziali completamente simmetriche [5], sono quindi essenziali in ambienti elettromagneticamente ostili. Queste architetture possono ridurre l'offset indotto dalle EMI di un ordine di grandezza rispetto alle topologie convenzionali.

4.4 Testo aggiuntivo scartato

4.4.1 Considerazioni Preliminari sull'Immunità EMI

Sulla base dell'analisi teorica e delle simulazioni preliminari, sono state formulate le seguenti ipotesi riguardo alle prestazioni di immunità EMI delle due architetture:

Vantaggi Previsti dell'Architettura Nauta

- **Maggiore simmetria intrinseca**: La struttura basata su inverter dovrebbe garantire una risposta più simmetrica ai disturbi, riducendo la rettificazione non lineare.
- **Minore sensibilità alla frequenza EMI**: L'assenza di nodi interni potrebbe ridurre la variazione della suscettibilità in funzione della frequenza.
- **Migliore comportamento agli estremi della banda**: La risposta più simmetrica dovrebbe mitigare i picchi di suscettibilità alle alte frequenze.

Sfide Potenziali dell'Architettura Nauta

- **Limitazioni di guadagno**: Il guadagno intrinsecamente limitato potrebbe richiedere stadi aggiuntivi, introducendo potenziali vulnerabilità.

- **Sensibilità alle variazioni di processo**: La dipendenza da un preciso bilanciamento PMOS/NMOS potrebbe rendere le prestazioni più sensibili alle variazioni di processo.

- **Consumo di potenza**: L'implementazione classica potrebbe richiedere un maggiore consumo di potenza rispetto ad alcune varianti dell'architettura Miller.

4.4.2 Conclusioni

Questo capitolo ha presentato il framework metodologico per la valutazione comparativa dell'immunità EMI degli amplificatori basati sulle architetture Miller e Nauta. L'approccio sistematico sviluppato permette di quantificare obiettivamente le prestazioni in presenza di disturbi elettromagnetici, considerando diversi punti di iniezione, frequenze e ampiezze.

La semplice topologia circuitale dell'amplificatore Nauta, priva di specchi di corrente e coppie differenziali, offre potenzialmente vantaggi significativi in termini di immunità EMI. Le simulazioni dettagliate e i risultati quantitativi di questo confronto saranno presentati e discussi nel capitolo successivo, fornendo indicazioni concrete sulla superiorità relativa di ciascuna architettura in diversi scenari applicativi.

4.4.3 Fondamenti teorici dell'analisi EMI

Formula dell'offset di tensione indotto dalle EMI

Secondo Redouté e Richelli [10], l'offset di tensione indotto dalle EMI può essere espresso dalla seguente formula:

$$V_{OS} = \frac{1}{V_{GS} - V_{th}} \int_{-\infty}^{+\infty} |H_c(j\omega) \cdot V_c(j\omega) \cdot V_d(j\omega)| \cdot \cos\phi \cdot d\omega \tag{4.1}$$

dove:

$$\phi = \arctan\left(\frac{\mathrm{Im}\{H_c(j\omega) \cdot V_c(j\omega) \cdot V_d(j\omega)\}}{\mathrm{Re}\{H_c(j\omega) \cdot V_c(j\omega) \cdot V_d(j\omega)\}}\right) \tag{4.2}$$

e $H_c(j\omega)$ è la funzione di trasferimento per i segnali di modo comune, V_{GS} è la tensione gate-source di polarizzazione, e V_{th} è la tensione di soglia. Questa formula evidenzia che l'offset indotto dalle EMI dipende dalla funzione di trasferimento di modo comune, dall'ampiezza delle componenti di modo comune e differenziale, e dalla fase tra queste componenti.

Specificazione dei metodi di test e validazione

Per quanto riguarda la metodologia di analisi, Richelli et al. [13] descrivono la configurazione sperimentale standard:

"Per verificare il grado di immunità alle interferenze elettromagnetiche del dispositivo sono state eseguite delle simulazioni in cui si è utilizzato l'amplificatore in configurazione a inseguitore di tensione, a questo si è fornito in ingresso un segnale sinusoidale e si è rilevato il valore dell'offset di uscita al variare della frequenza iniettata."

Validità dei risultati - livelli di segnale

Riguardo alle soglie minime per considerare validi i risultati, Zuccarotto [3] osserva nell'analisi degli specchi di corrente:

"Per rendere lo specchio di corrente più robusto alle interferenze, senza modificarne la topologia, è consigliabile avere una corrente I_{DC} che non sia confrontabile con la i_{EMI}."

Richelli et al. [13] forniscono questa importante osservazione sulla relazione tra livelli di segnale e validità dei risultati:

"EMI coupling at the power supply and input pins is weak (the voltage generators have a small internal resistance and we can consider $R_{par} = 50\Omega$ as the worst case). Conversely, the coupling is very pronounced at the output pin which is a higher impedance node."

Modellazione degli effetti parassiti

Per modellare correttamente gli effetti parassiti che influenzano le prestazioni EMI, Zuccarotto [3] utilizza:

$$C_{eq} \simeq C_{db2a} + C_{db4a} \tag{4.3}$$

Dove la capacità parassita C_{db} è dovuta alla giunzione drain-bulk polarizzata inversamente e descritta dalla formula:

$$C_j = \sqrt{\frac{q\epsilon_s N_B}{2(V_{bi} - V)}} \tag{4.4}$$

Questa formula, estratta da [3], mostra come la capacità di svuotamento vari con la tensione applicata alla giunzione, influenzando così la risposta alle EMI.

Caratterizzazione della suscettibilità alle EMI

Per la caratterizzazione della suscettibilità alle EMI, Richelli et al. [14] specificano:

> "Il parametro utilizzato per valutare la suscettibilità alle EMI è la tensione di offset in uscita, misurata come lo scostamento del valore

medio della tensione di uscita rispetto al valore nominale."

Asimmetria dello slew rate

Riguardo all'asimmetria dello slew rate come causa di suscettibilità alle EMI, Zuccarotto [3] osserva:

> "L'asimmetria deriva dal fatto che le correnti di carica e scarica non sono necessariamente uguali, infatti nei diversi transistor gli effetti parassiti modificano tale valore. Tale limitazione diventa determinante al crescere della frequenza."

E aggiunge la formula che lega lo slew rate alla frequenza massima del segnale:

$$\max\left(\frac{dV_i(t)}{dt}\right) = \omega A \tag{4.5}$$

> "Finché $\omega A \leq SR$ l'uscita segue l'ingresso senza problemi. Superata tale soglia, però, l'uscita risulta essere sempre più distorta rispetto al segnale d'ingresso."

Capitolo 5

Analisi dei risultati delle simulazioni

5.1 Introduzione

In questo capitolo vengono presentati i risultati delle simulazioni condotte con il simulatore *EMI-Sim*. In particolare, si analizzeranno i risultati ottenuti per i tre scenari di test definiti nel capitolo **??**.

Capitolo 6

Conclusioni e sviluppi futuri

Bibliografia

[1] Anna Richelli, Gilbert Matig-a e Jean-Michel Redouté. «Design of a folded cascode opamp with increased immunity to conducted electromagnetic interference in 0.18 μm CMOS». In: *Microelectronics Reliability* 55.3-4 (2015), pp. 654–661.

[2] Hong Ge Li et al. «Bulk-Driven CMOS Amplifier With High EMI Immunity». In: *IEEE Transactions on Electromagnetic Compatibility* 57.6 (2015), pp. 1425–1434.

[3] Carmelo Zuccarotto. «Progetto di un Amplificatore Operazionale basato su struttura Selfcascode in tecnologia CMOS 0.18μm». Tesi di Laurea Specialistica in Ingegneria Elettronica. Università degli Studi di Brescia, 2015.

[4] Bram Nauta. «A CMOS Transconductance-C Filter Technique for Very High Frequencies». In: *IEEE Journal of Solid-State Circuits* 27.2 (1992), pp. 142–153.

[5] A. Rosa, A. Richelli e L. Colalongo. «EMI Immunity of the Nauta Inverter-Based Amplifier». In: *IEEE International Workshop on the Electromagnetic Compatibility of Integrated Circuits* (2024), pp. 15–18.

[6] Bram Nauta. «A CMOS transconductance-C filter technique for very high frequencies». In: *IEEE Journal of Solid-State Circuits* 27.2 (1992), pp. 142–153.

[7] R. A. S. Braga et al. «Calibration-less Nauta OTA operating at 0.25-V power supply in a 130-nm digital CMOS process». In: (2017), pp. 1–4.

[8] «Le Interferenze Elettromagnetiche». In: ().

[9] Anna Richelli. «Design considerations for an Ultra-Low Voltage Amplifier with High EMI Immunity». In: *IEEE International Conference on Electronics, Circuits and Systems* (2008), pp. 558–561.

[10] Jean-Michel Redouté e Anna Richelli. «A methodological approach to EMI resistant analog integrated circuit design». In: *IEEE Electromagnetic Compatibility Magazine* 4.2 (2015), pp. 92–100.

[11] Anna Richelli e Nicola Malnati. «Susceptibility of the Instrumentation to Conducted EMI Injected Through the Ground Plane». In: *IEEE Transactions on Electromagnetic Compatibility* 65.4 (2023), pp. 1271–1272.

[12] Anna Richelli, Simon Kennedy e Jean-Michel Redouté. «An EMI-Resistant Common-Mode Cancelation Differential Input Stage in UMC 180 nm CMOS». In: *IEEE Transactions on Electromagnetic Compatibility* 59.6 (2017), pp. 2049–2051.

[13] Anna Richelli et al. «Susceptibility of Operational Amplifiers to Conducted EMI Injected Through the Ground Plane into Their Output Terminal». In: *IEEE Transactions on Reliability* 65.3 (2016), pp. 1369–1379.

[14] A. Richelli et al. «Measurements of EMI Susceptibility of Precision Voltage References». In: *IEEE International Workshop on the Electromagnetic Compatibility of Integrated Circuits* (2017), pp. 162–167.

Elenco delle figure

1.1 Evoluzione delle tensioni di alimentazione nei circuiti integrati CMOS negli ultimi decenni. 2

1.2 Configurazione bulk-driven di un transistor MOS. 4

1.3 Configurazione bulk-driven di un amplificatore. 5

1.4 Schema circuitale dell'amplificatore bulk-driven con immunità EMI migliorata proposto in [2]. 6

1.5 Struttura Selfcascode per transistor NMOS. 7

1.6 Comportamento digitale e analogico dell'inverter CMOS [5] . . 8

1.7 Schema circuitale dell'amplificatore Single-Ended Inverter-based (SEIA). 9

2.1 Architettura completa del Nauta OTA 11

2.2 Architettura Nauta OTA a due stadi 16

2.3 Architettura del Calibration-Less Nauta OTA 17

3.1 Rappresentazione dell'inquinamento elettromagnetico nell'ambiente moderno 21

3.2 Classificazione delle tipologie di sorgenti di interferenza elettromagnetica 22

3.3 Principali tipologie di propagazione delle interferenze nei circuiti integrati 24

3.4 Effetto delle EMI sull'uscita di un amplificatore operazionale in configurazione *voltage follower* 26
3.5 Configurazione tipica per il test di suscettibilità alle *EMI* di un amplificatore operazionale 28
3.6 Esempio di simulazione della risposta di un amplificatore operazionale alle EMI 29
3.7 Amplificatore di classe AB con topologia simmetrica per aumentare l'immunità EMI. 30
3.8 Confronto dell'offset indotto da EMI nell'amplificatore basato su inverter (SEIA) e nell'amplificatore Miller tradizionale [5]. . . . 33

4.1 Schema circuitale dell'architettura Miller. 36
4.2 Schema circuitale dell'architettura Nauta. 37
4.3 Schema circuitale dell'amplificatore Miller a singolo stadio. . . . 39
4.4 Schema circuitale dell'amplificatore Miller a due stadi. 39
4.5 Schema circuitale dell'amplificatore Nauta a singolo stadio. . . . 39
4.6 Schema circuitale dell'amplificatore Nauta a due stadi. 40

Elenco delle tabelle