
https://circuitverse.org/simulator



Un livello basso negli ingressi preset (PRE) o clear (CLR) imposta o reimposta le uscite, indipendentemente dai livelli degli altri ingressi.

Quando PE e CLR sono inattivi (alti), i dati all'ingresso dati (D) che soddisfano i requisiti di tempo di impostazione vengono trasferiti alle uscite sul fronte positivo dell'impulso di clock.

L'attivazione del clock si verifica a un livello di tensione e non è direttamente correlata al tempo di salita dell'impulso di clock.

Inputs				Outputs	
PR	CLR	CLK	D	Q	Q
L	Н	X	X	Н	L
Н	L	X	Χ	L	Н
L	L	X	Χ	H (Note 1)	H (Note 1)
Н	Н	1	Н	Н	L
Н	н	1	L	L	Н
Н	Н	L	X	Q ₀	\overline{Q}_0

- - 74ACHT74
- Q_0 = The output logic level of Q before the indicated input conditions were

Note 1: This configuration is nonstable; that is, it will not persist when either

