

Parallel Matrix Multiplication

Luca Falasca

0334722

luca.falasca@students.uniroma2.eu

Matteo Conti

0323728

matteo.conti97@students.uniroma2.eu

Abstract—Il progetto prevede l'implementazione di un nucleo di calcolo per il prodotto tra matrici utilizzando tre approcci distinti: MPI, CUDA e una combinazione di MPI e CUDA. L'approccio MPI sfrutta il paradigma SIMD per la parallelizzazione multiprocesso su CPU, utilizzando tecniche come la block cyclic distribution per la distribuzione del carico tra i processi e la riduzione dei risultati tramite comunicazione collettiva. L'approccio CUDA impiega le potenzialità delle GPU per accelerare le operazioni, con diverse versioni del codice ottimizzate per ridurre il numero di sincronizzazioni e migliorare l'uso della shared memory. La combinazione MPI+CUDA cerca di unire i vantaggi di entrambi i metodi per appianarne gli svantaggi, analizzando un scenario distribuito composto da più macchine con molteplici GPU.

I. INTRODUZIONE

A. Descrizione del problema

Il progetto verte sulla realizzazione di un nucleo di calcolo per il prodotto tra due matrici, che sia quindi in grado di calcolare $C \leftarrow C + AB$ dove A è una matrice $M \times K$ e B è una matrice $K \times N$. Per le matrici di input, si devono considerare due casi principali:

- 1) Matrici quadrate $M = N = K$;
- 2) Matrici rettangolari $M, N \gg K$; con $K = 32, 64, 128, 156$.

B. Obiettivi

L'obiettivo di questo progetto è quello di implementare il prodotto tra matrici precedentemente descritto utilizzando tre approcci:

- 1) MPI: utilizzando il paradigma SIMD per la parallelizzazione multiprocesso su CPU
- 2) CUDA: sfruttando le potenzialità delle GPU per l'accelerazione delle operazioni computazionali
- 3) MPI+CUDA: cercando di combinare i vantaggi delle due tecnologie per appianarne gli svantaggi

C. Metriche di valutazione

Per valutare le prestazioni delle soluzioni sviluppate sono stati considerati i FLOPS definiti come:

$$FLOPS = \frac{2MNK}{exec_time} \quad (1)$$

D. Raccolta dei dati

I dati sono stati raccolti utilizzando il server di dipartimento messo a disposizione per il corso, il quale ha le seguenti specifiche:

Processors: 2 x Intel Xeon Silver 4210
Memory: 64.0 GiB of RAM
Video processors: Nvidia Quadro RTX 5000
CUDA version: 12.3
MPI version: 4.1

II. MPI

Nel contesto dell'HPC è fondamentale sfruttare le possibilità di parallelizzazione dei task da eseguire, in particolare in questa sezione verrà utilizzato il paradigma SIMD (Single Instruction Multiple Data) per la effettuare la moltiplicazione tra matrici utilizzando le funzionalità offerte da MPI per la parallelizzazione multiprocesso su CPU.

In particolare, verranno affrontati i seguenti problemi:

- Distribuzione del carico tra i processi
- Riduzione del risultato
- Implementazione effettiva del prodotto tra matrici

A. Distribuzione del carico

Per la distribuzione del carico è stata adottata una strategia simile a quella adottata dalla libreria ScaLAPACK, cioè la block cyclic distribution. Questa tecnica definisce uno schema per mappare un set di blocchi su dei processi fornendo un bilanciamento del carico ragionevole, è caratterizzata principalmente da due aspetti:

- I processi vengono visti come una griglia $P_r \times P_c$
- La matrice viene divisa in blocchi di dimensione $B_r \times B_c$

La griglia dei processi viene fatta scorrere lungo i blocchi con stride pari alla size della griglia, assegnando ad ogni processo $P_{i,j}$ un blocco $B_{i,j}$, ovviamente lo stesso processo in generale riceverà più di un blocco della matrice originale e non per forza tutti i processi riceveranno l'esatto numero di elementi. Nel nostro caso le matrici sono state distribuite nel seguente modo:

- La matrice A è stata distribuita in blocchi quadrati $B \times B$ (Fig. 1)
- La matrice B è stata distribuita in blocchi di righe $B \times K$ (Fig. 2), in quanto ogni riga di dimensione B di un blocco della matrice A deve moltiplicare i primi B elementi di ogni colonna della matrice B, questo comporta che i processi nella stessa colonna della process grid debbano ricevere la stessa parte della matrice B
- La matrice C è stata distribuita in blocchi righe $B \times K$ (Fig. 3), in quanto ogni processo deve calcolare un blocco di dimensione $B \times K$ della matrice C, questo comporta che

i processi nella stessa riga della process grid debbano ricevere la stessa parte della matrice C




Fig. 1. Matrix A distribution.




Fig. 2. Matrix B distribution.




Fig. 3. Matrix C distribution.

Come è possibile notare la differenza tra come è stata distribuita la matrice A e come sono state distribuite le matrici B e C risiede solamente nel come viene vista la process grid e dalla taglia dei blocchi in cui vengono divise le matrici. Per fare questo è necessario che ogni processo conosca la sua posizione nella process grid, la size della griglia e la size dei blocchi, in modo tale da poter calcolare la porzione di matrice che gli è stata assegnata, in particolare essa viene calcolata da ogni processo come:

$$\#elem_block = \#elem_row \cdot \#elem_col \quad (2)$$

dove $\#elem_row$ è definito come:

$$\begin{cases} B_c \cdot \#block_row - (B_c - K \bmod B_c) & \text{if} \\ P_{i,j} : j = extra_block_row - 1 \wedge \\ K \bmod B_c \neq 0 \\ B_c \cdot block_row & \text{otherwise} \end{cases} \quad (3)$$

con $\#block_row$ definito come:

$$\begin{cases} \lfloor \frac{K}{B_c} \rfloor + 1 & \text{if } P_{i,j} : j < extra_block_row \\ \lfloor \frac{K}{B_c} \rfloor & \text{otherwise} \end{cases} \quad (4)$$

e $\#extra_block_row$ definito come:

$$\begin{cases} P_c & \text{if } K \bmod B_c \neq 0 \wedge \\ \lfloor \frac{K}{B_c} \rfloor & \text{if } K \bmod B_c = 0 \\ \lfloor \frac{K}{B_c} \rfloor & \text{if } K \bmod B_c \neq 0 \end{cases} \quad (5)$$

In modo analogo è possibile calcolare $\#elem_col$. La distribuzione è stata implementata in MPI combinando il tipo *darray* e la funzione *MPI_File_open*, in particolare *darray* permette di definire una vista personalizzata sulla matrice di input, tale il *darray* verrà utilizzato nell'apertura del file in modo che ogni processo veda solo la sua porzione di matrice, quella che deve ricevere dalla block cyclic distribution. Questo approccio assume che il file contenente la matrice risieda su un file system parallelo specifico per HPC, in modo da poterne sfruttare completamente le potenzialità.

B. Riduzione del risultato

Dopo che ogni processo ha terminato di effettuare la moltiplicazioni tra le sue sottomatrici delle matrici originali, tutti i processi che si trovano sulla stessa riga della process grid hanno i risultati parziali della stessa parte della matrice C, quindi per ogni riga è necessario effettuare una riduzione che vada a sommare i risultati parziali e ottenere la parte di matrice C finale che appartiene a quella riga, successivamente tale risultato viene scritto su file. E' importante notare che ogni riga di process grid va a lavorare su una parte diversa della matrice C, quindi i processi in una riga della process grid non andranno a scrivere nella stessa zona in cui scrivono i processi di altre righe, tuttavia questo non è vero per i processi all'interno della stessa riga. Per questo motivo si è scelto di introdurre il concetto di *row leader* il quale corrisponde al primo processo di ogni riga della process grid, tale processo in fase di distribuzione del carico sarà l'unico a leggere C ed in fase di riduzione sarà l'unico a scrivere su C, inoltre esso eseguirà il prodotto come $C=C+A*B$ mentre gli altri processi nella riga faranno solamente $C=A*B$. Per la riduzione tramite comunicazione collettiva ogni processo della riga comunicherà il suo risultato parziale al row leader il quale effettuerà la somma con il suo risultato parziale, ricevuti tutti i risultati parziali si avrà il risultato completo di una zona di C, la quale verrà scritta su file dal row leader. Questo approccio permette di evitare che i processi nella stessa riga debbano accedere simultaneamente alla stessa zona di file, evitando così problemi di concorrenza e velocizzando la scrittura su file. La riduzione è stata implementata utilizzando la funzione *MPI_Reduce* con l'operazione di somma utilizzando un comunicatore che definisce la riga della process grid, in cui il root è il row leader.




Fig. 4. Reduce con row leader




Fig. 5. Primo ciclo della column blocked multiplication

C. Implementazione del prodotto

L'effettiva implementazione del prodotto tra matrici è stata fatta in due modi:

- *Naive*, una versione semplice in cui non sono presenti ottimizzazioni per l'accesso in memoria e l'utilizzo della cache
- *Column blocked*, una versione più complessa in cui sono presenti ottimizzazioni per l'accesso in memoria e l'utilizzo della cache

1) *Implementazione Naive*: In questa implementazione vengono semplicemente annidati tre cicli for senza tener conto di aspetti come l'accesso in memoria e l'utilizzo della cache.

2) *Implementazione Column blocked*: In questa implementazione viene tenuto conto dell'ottimizzazione dell'utilizzo della cache e degli accessi in memoria. Quando un elemento di una matrice viene caricato in cache quello che accade è che vengono caricati anche i successivi 15 elementi della stessa riga (utilizzando float con linee di cache da 64byte) è quindi possibile organizzare i cicli for in modo da sfruttare questa caratteristica processando consecutivamente gli elementi che sono stati caricati evitando di doverli ricaricare in futuro. La soluzione proposta prevede 5 cicli for annidati che si occupano di processare le matrici per blocchi, contribuendo a blocchi di colonne del risultato finale, in particolare:

- Il primo ciclo, il più esterno, si occupa di selezionare indici blocchi di colonne della matrice C (Fig. 5)
- Il secondo ciclo si occupa di scorrere gli indici delle righe dei blocchi di colonne della matrice C selezionati dal precedente ciclo (Fig. 6)
- Il terzo ciclo si occupa di scorrere i blocchi di elementi di A e B che contribuiscono al risultato della riga del chunk di colonne di C selezionata nei cicli precedenti (Fig. 7)
- Il quarto ciclo si occupa di scorrere gli elementi di A e B nei blocchi selezionati nel ciclo precedente (Fig. 8)
- Il quinto ciclo è quello in cui si effettua la moltiplicazione, in particolare fissato un elemento di A esso viene moltiplicato per tutti gli elementi di una riga di B ed inserito nel risultato parziale in C (Fig. 9)




Fig. 6. Secondo ciclo della column blocked multiplication




Fig. 7. Terzo ciclo della column blocked multiplication




Fig. 8. Quarto ciclo della column blocked multiplication




Fig. 9. Quinto ciclo della column blocked multiplication

III. CUDA

Nel contesto dell'elaborazione parallela, l'impiego di unità di elaborazione grafica (GPU) ha rivoluzionato l'accelerazione di operazioni computazionali complesse, tra cui il calcolo matriciale. Questa sezione della relazione si concentra sull'implementazione del calcolo parallelo su GPU per la moltiplicazione di due matrici dense. La moltiplicazione di matrici dense è un'operazione fondamentale in numerose applicazioni scientifiche e di calcolo, tuttavia, il suo impatto computazionale può essere significativo, specialmente con matrici di grandi dimensioni. Pertanto, l'utilizzo delle architetture parallele delle GPU offre un'opportunità significativa per migliorare le prestazioni e ridurre i tempi di calcolo. In questa sezione verranno esaminate diverse implementazioni del prodotto tra matrici su GPU, con l'obiettivo di ottimizzare le prestazioni e ridurre i tempi di esecuzione. All'interno di tutte le versioni del codice la matrice B è stata memorizzata in maniera trasposta perché in questo modo si ottiene un accesso in memoria ottimale, dato che la memorizzazione avviene per righe ed è possibile così sfruttare gli accessi coalizzati alla memoria per i thread nello stesso warp.

A. 1 versione

Nella presente iterazione del codice, si adotta un approccio procedurale mediante il quale la matrice A viene esaminata riga per riga, con ciascuna riga suddivisa per il numero di processi all'interno di un blocco. Analogamente, la matrice B subisce una suddivisione in base al numero di processi. Segue un ciclo in cui ogni processo elabora il proprio elemento della matrice A, effettuando la moltiplicazione con tutti i valori corrispondenti assegnati nella matrice B e sommandoli gradualmente per poi archivarli in un vettore in memoria condivisa, con indice corrispondente all'identificativo del processo. Ciascun processo esegue tale operazione per tutti gli elementi della riga A che gli sono stati assegnati. Una volta completate le elaborazioni da parte di tutti i processi, si sincronizzano e sommano i risultati parziali ottenuti da ciascun processo mediante l'utilizzo di una funzione di riduzione. Tale procedura viene iterata per tutte le colonne della matrice B. Si è scelto di impiegare blocchi unidimensionali, dove ogni blocco è responsabile di una singola riga della matrice A. Pertanto, il numero di blocchi corrisponde al numero di righe della matrice A (m). (Fig. 10)




Fig. 10. Schema di funzionamento della prima versione del codice CUDA.

B. 2 versione

Poiché nella prima versione del codice si scriveva il risultato di un singolo elemento direttamente sulla matrice C ad ogni iterazione sulle colonne, e considerando che tra la fase di calcolo e quella di riduzione si richiedeva una sincronizzazione tra i thread, si è deciso di mitigare l'impatto di tali sincronizzazioni mediante l'adozione di un approccio che prevede l'elaborazione di gruppi di colonne per volta. Di conseguenza, i risultati parziali sono scritti su una matrice temporanea in memoria condivisa. Questa strategia consente di ridurre il numero di sincronizzazioni tra i thread richieste dall'algoritmo. (Fig. 11)




Fig. 11. Schema di funzionamento della seconda versione del codice CUDA.

C. 3 versione

Nella terza iterazione, si mira a sfruttare l'idea che durante ciascuna iterazione del prodotto tra una riga considerata e un gruppo di colonne, gli stessi elementi della riga A sono utilizzati ripetutamente. Questo consente di memorizzarli in memoria condivisa, riducendo così il numero complessivo di accessi alla memoria globale e incrementando l'efficienza dell'esecuzione. Tuttavia, l'implementazione iniziale prevede lo scorrimento di una colonna alla volta, il che implica la necessità di memorizzare l'intera riga in memoria condivisa. Questo approccio risulta poco pratico dato che le dimensioni delle righe sono considerevoli e la capacità della memoria condivisa è limitata.

Per risolvere questo problema, anziché iterare una colonna per volta, si è optato per l'iterazione sulla riga parziale del sottoinsieme delle colonne di B per volta. In questo modo, viene sfruttata la medesima porzione della riga A per eseguire il prodotto con le colonne di B. Tale strategia ottimizza l'utilizzo della memoria condivisa, garantendo al contempo un migliore bilanciamento tra l'efficienza computazionale e l'utilizzo delle risorse di memoria disponibili. (Fig. 12)




Fig. 12. Schema di funzionamento della terza versione del codice CUDA.

D. Configurazione dei parametri

1) *Thread*: Nelle varie implementazioni è stata utilizzata una griglia unidimensionale di dimensione pari al numero di righe della matrice A. Questo è dovuto al fatto che ogni blocco è responsabile di una singola riga della matrice A. Per quanto riguarda il numero di thread per ogni blocco (block size), si è scelto di utilizzare un valore pari a 256, in quanto si è rivelato il più efficiente in termini di prestazioni. In generale a parte mantenere il numero di thread multiplo di 32 è difficile stabilire un valore ottimale, in quanto dipende da molti fattori, per questo motivo si è scelto di utilizzare un valore che si è rivelato efficiente in base ai test effettuati.

2) *Shared memory*: La shared memory nella prima versione è stata utilizzata per memorizzare i risultati parziali ottenuti da ciascun thread e la dimensione dell'array è stata impostata in base al numero di thread per blocco. Nella seconda versione si usa invece una matrice in shared memory che dipende dal numero di colonne scelte. Quindi ha senso scegliere un numero di colonne che massimizzi la shared memory disponibile. Tuttavia facendo diverse prove in fase di sviluppo è stato notato che massimizzare l'utilizzo della shared memory non porta alle migliori prestazioni e quindi è stata scelta la combinazione tra numero di processi e numero di colonne che si è rivelata più efficiente. Nel nostro caso la seguente combinazione è quella con 256 thread e 28 colonne per volta. Quindi tutti gli esperimenti successivi sono stati fatti con questa configurazione.

3) *Bank conflict*: Andiamo ad analizzare il problema dei bank conflict nel nostro contesto. Verrà analizzata solo la versione 3 perché tutti gli altri casi sono sottoinsiemi di questo. Nella versione 3 del codice per GPU ci sono 2 possibili utilizzi della shared memory:

- Memorizzare la riga della matrice A
- Memorizzare un dato numero di colonne della matrice B

Per quanto riguarda il primo caso, la quantità di shared memory utilizzata è pari al numero di thread in un blocco, il quale è multiplo di 32. Il che significa che ogni warp di thread utilizza 32 bank per volta e accedendo in questo modo in maniera simultanea alla memoria. Nell'utilizzo che se ne fa nell'algoritmo ogni thread accede ad una bank diverso, quindi non ci possono essere conflitti perché il pattern di accesso è lineare con stride di una word da 32 bit, dato che vengono utilizzati i float che occupano 4 byte.

Per quanto riguarda il secondo caso, la shared memory viene utilizzata per mantenere i risultati parziali. Ma anche in questo caso il pattern di accesso è identico al primo caso, perché ad ogni thread è associato un vettore di risultati parziali ed ognuno accede ad un banco diverso dato che il vettore bidimensionale in shared memory segue un row-major order. il vettore ausiliario è fatto nel seguente modo:

$$aux = \begin{bmatrix} pr_{col_0,t_0} & pr_{col_0,t_2} & \dots & pr_{col_0,t_{BD}} \\ pr_{col_1,t_0} & pr_{col_1,t_2} & \dots & pr_{col_1,t_{BD}} \\ \dots & \dots & \dots & \dots \\ pr_{col_Q,t_0} & pr_{col_Q,t_2} & \dots & pr_{col_Q,t_{BD}} \end{bmatrix}$$

dove Q è il numero di colonne scelte per iterazione e BD è la dimensione del blocco di thread, che corrisponde quindi al numero di thread impiegati.

Ogni thread accede quindi ad un'area contigua rispetto agli altri thread, e dato che essi sono in multiplo di 32 andranno ad eseguire accessi coalizzati alla shared memory all'interno dei warp.

IV. MPI+CUDA

Questo approccio cerca di combinare i vantaggi dati dalla soluzione MPI e dalla soluzione CUDA. L'utilizzo della soluzione CUDA ci permette di ottenere un miglioramento delle performance molto grande rispetto all'utilizzo della sola CPU però ha il limite di essere vincolato alla memoria ed al numero di GPU del singolo server, con l'utilizzo della soluzione MPI si cerca di risolvere proprio questo problema sfruttando la possibilità di poter utilizzare le GPU dell'intero cluster e sfruttare l'astrazione di memoria distribuita. Per come è fatta la soluzione MPI è possibile effettuare la block cyclic distribution su un intero cluster di server senza che ogni server debba leggere l'intero problema, questo ci permette di risolvere il problema della dimensione della memoria dei singoli server che ora leggeranno solo la loro sottomatrice. Inoltre in questo modo non si è vincolati al numero di GPU di un singolo server, ma è possibile utilizzare le GPU dell'intero cluster, ogni server andrà ad eseguire la computazione accelerata sulla sottomatrice che gli è stata assegnata tramite block cyclic distribution e successivamente verrà effettuata la riduzione dei risultati parziali sui server che accolgono i *row leader* che si occuperanno di scrivere il risultato finale su file. In questo caso è possibile notare come l'utilizzo dei row leader favorisca la scalabilità in fase di riduzione in quanto non si ha un unico server che deve ridurre i risultati di tutto il cluster.




Fig. 13. Schema di funzionamento della soluzione MPI+CUDA.

V. ANALISI DELLE PRESTAZIONI

A. MPI

Di seguito vengono riportati i risultati ottenuti nell'implementazione MPI al variare di:

- Numero di processi
- Dimensione delle matrici
- Implementazione del prodotto

Per tutti i calcoli sono stati utilizzati blocchi 32×32 ed i processi sono stati organizzati in una griglia quadrata ove possibile (16 processi griglia 4×4 , 20 processi griglia 5×4)

1) *Matrici quadrate*: Come è possibile vedere dai grafici in Fig. 14 e 15, all'aumentare del numero di processi si hanno sempre vantaggi abbastanza consistenti che diventano più evidenti all'aumentare della dimensione del problema fino ad arrivare ad un fattore 30, inoltre si può notare come l'implementazione column blocked del prodotto porti un miglioramento molto consistente delle prestazioni arrivando ad un fattore 2. Dai grafici è inoltre possibile vedere dei drastici cali di performance, essi avvengono in corrispondenza di matrici le cui dimensioni sono potenze di 2 e peggiorano con l'aumentare della taglia del problema. Questo degrado delle performance è probabilmente un fatto dovuto a problemi di cache, in particolare al problema del *critical stride* [1], nella trattazione viene spiegato come avere zone di memoria la cui taglia che è multiplo del critical stride porti a problemi di cache che si manifestano come un calo di performance molto consistente. Il critical stride può essere calcolato come:

$$critical_stride = cache_line_size \cdot associativity \quad (6)$$

Nel nostro caso le linee di cache hanno taglia 64B mentre l'associatività è 8-way pertanto il critical stride risulta essere 512B, il che è plausibile in quanto il degrado delle performance è osservabile dalle matrici 512×512 in poi, in particolare per 1024, 2048, 4096, 8192 dove ad esempio nel caso di matrici 4096×4096 con blocchi 32×32 e 4 processi organizzati in una griglia 2×2 si ha che ogni processo riceve dalla block cyclic distribuzione una matrice 2048×2048 le cui dimensioni sono ancora multiplo del critical stride, questo rimane vero anche con più processi ad esempio 16 processi in griglia 4×4 si avrebbe che ogni processo riceve una matrice 1024×1024 . Per questioni di tempo non sono state implementate le soluzioni proposte in [1] per risolvere il problema. Un'altra possibile soluzione al problema è quella di cambiare la taglia dei blocchi utilizzati nella block cyclic distribution, in modo tale da evitare che le dimensioni delle matrici distribuite siano multiplo del critical stride, per questioni di tempo e occupazione del server non sono stati effettuati test in tal senso.

In Fig. 16 e 17 sono riportati i risultati ottenuti senza il problema del critical stride per poter visualizzare meglio l'andamento delle performance.




Fig. 14. Prestazioni ottenute con matrici quadrate e prodotto naive.




Fig. 17. Prestazioni ottenute con matrici quadrate e prodotto column blocked senza critical stride.




Fig. 15. Prestazioni ottenute con matrici quadrate e prodotto column blocked.




Fig. 16. Prestazioni ottenute con matrici quadrate e prodotto naive senza critical stride.




Fig. 18. Prestazioni ottenute con matrici rettangolari K=32 e prodotto naive.

2) *Matrici rettangolari*: Come è possibile vedere dai grafici in Fig. 18, 19, 20, 21, 22, 23, 24 e 25 anche in questo caso la parallelizzazione porta ad un vantaggio abbastanza evidente, tuttavia non sempre il numero massimo di processi disponibili porta ai risultati migliori, ad esempio nel caso di $K = 32$ e $K = 64$ effettuare il calcolo con 2, 8 e 12 processi porta a prestazioni migliori rispetto al calcolo con 20 processi, per $K = 128$ risulta essere migliore il calcolo effettuato con 16 processi mentre con $K = 156$ risultano migliori 12 e 16 processi. Questo comportamento è probabilmente dovuto al fatto che rispetto alle matrici quadrate la taglia del problema è molto più piccola, infatti in tutti i casi l'utilizzare un minor numero di processi porta a vantaggi di solo 1 o 2 GFlops che sono trascurabili rispetto ai vantaggi ottenuti con le matrici quadrate. Inoltre si può notare come l'implementazione column blocked porti sempre a prestazioni migliori rispetto a quella naive, anche se in modo meno evidente rispetto alle matrici quadrate, questo probabilmente è sempre dovuto alla taglia del problema. Come è possibile vedere dai grafici anche in questo caso, seppur in maniera meno evidente, è presente il problema del *critical stride*, in Fig. 26, 27, 28, 29, 30, 31, 32 e 33 sono riportati i risultati ottenuti senza il problema del critical stride per poter visualizzare meglio l'andamento delle performance.




Fig. 19. Prestazioni ottenute con matrici rettangolari $K=32$ e prodotto column blocked.




Fig. 22. Prestazioni ottenute con matrici rettangolari $K=128$ e prodotto naive.




Fig. 20. Prestazioni ottenute con matrici rettangolari $K=64$ e prodotto naive.




Fig. 23. Prestazioni ottenute con matrici rettangolari $K=128$ e prodotto column blocked.




Fig. 21. Prestazioni ottenute con matrici rettangolari $K=64$ e prodotto column blocked.




Fig. 24. Prestazioni ottenute con matrici rettangolari $K=156$ e prodotto naive.




Fig. 25. Prestazioni ottenute con matrici rettangolari K=156 e prodotto column blocked.




Fig. 28. Prestazioni ottenute con matrici rettangolari K=64 e prodotto naive senza critical stride.




Fig. 26. Prestazioni ottenute con matrici rettangolari K=32 e prodotto naive senza critical stride




Fig. 29. Prestazioni ottenute con matrici rettangolari K=64 e prodotto column blocked senza critical stride.




Fig. 27. Prestazioni ottenute con matrici rettangolari K=32 e prodotto column blocked senza critical stride.




Fig. 30. Prestazioni ottenute con matrici rettangolari K=128 e prodotto naive senza critical stride.




Fig. 31. Prestazioni ottenute con matrici rettangolari K=128 e prodotto column blocked senza critical stride.




Fig. 32. Prestazioni ottenute con matrici rettangolari K=156 e prodotto naive senza critical stride.




Fig. 33. Prestazioni ottenute con matrici rettangolari K=156 e prodotto column blocked senza critical stride.

B. CUDA

Analizziamo ora le prestazioni ottenute dalle diverse versioni del codice CUDA.

1) *Matrici quadrate*: Mettendo a confronto le prestazioni delle 3 versioni del codice tra loro (Fig. 34) si può notare immediatamente che la versione 3 è quella che ha prestazioni migliori, questo è dovuto al fatto che essa sfrutta al meglio la shared memory e riduce il numero di accessi alla memoria globale, come spiegato in precedenza. Invece la versione 2 ha delle performance peggiori rispetto alla versione 1, nonostante ci si aspettasse un miglioramento. Questo strano comportamento potrebbe essere dovuto al fatto che la versione 2 ha un overhead maggiore di memoria rispetto alla versione 1 in quanto deve mantenere una matrice ausiliaria dei risultati parziali più grande e questo potrebbe avere un impatto maggiore rispetto al numero di sincronizzazioni in più della versione 1. Inoltre un'altra motivazione potrebbe essere che dato che nella versione 2 del codice c'è una complessità aggiuntiva dovuta alla necessità di gestire un numero di colonne diverso da 1, l'aggiunta di codice per gestire questa complessità potrebbe aver portato a ridurre i benefici introdotti e quindi ad ottenere delle prestazioni minori.




Fig. 34. Prestazioni ottenute con matrici quadrate.

2) *Matrici rettangolari*: Per quanto riguarda le matrici rettangolari, si può notare un calo considerevole delle prestazioni. Questo comportamento è probabilmente dovuto al fatto che nelle implementazioni ogni blocco lavora su una singola riga della colonna A alla volta, dividendola per il numero di thread in quel blocco. Dato che ogni riga della matrice A è grande k, e negli esperimenti k varia da 32 a 156, questi sono tutti valori più piccoli della dimensione dei blocchi che è settata a 256. Quindi ci saranno molti thread per ogni blocco che non fanno nulla, portandosi però dietro l'overhead di averli creati. Infatti come si può notare le prestazioni peggiorano sempre più al diminuire del valore di k proprio perché il numero di thread inutili aumenta. E questo succede in tutte le versioni del codice proprio perché utilizzano tutte lo stesso meccanismo di calcolo.




Fig. 35. Prestazioni ottenute con matrici rettangolari nella versione 1.




Fig. 36. Prestazioni ottenute con matrici rettangolari nella versione 2.




Fig. 37. Prestazioni ottenute con matrici rettangolari nella versione 3.

3) *MPI+CUDA*: Per quanto riguarda le prestazioni ottenute con la soluzione MPI+CUDA bisogna premettere che esse riportano vari limiti intrinseci:

- Nel server dove sono stati fatti gli esperimenti è presente una sola GPU, e già questo comporta una limitazione

notevole dato che il vantaggio di utilizzare la soluzione MPI+CUDA è proprio quello di poter utilizzare le GPU di più server, quindi in questo caso non si sta sfruttando appieno il potenziale della soluzione.

- Dato la GPU è una sola quando i processi andranno a tentare di eseguire contemporaneamente il nucleo di calcolo su CPU, essi verranno serializzati e quindi non si avrà un vero vantaggio dovuto alla parallelizzazione tra varie GPU
- Le prestazioni calcolate, al contrario del caso solo CUDA contengono anche il conteggio del trasferimento della memoria RAM alla memoria globale della GPU, quindi non sono confrontabili direttamente con le prestazioni ottenute con la soluzione solo CUDA.

Per questa versione è stata utilizzata solo la versione 3 del codice CUDA, in quanto è quella che ha prestazioni migliori.

4) *Matrici quadrate*: Come si può vedere dal grafico in Fig. 38, come ci si potrebbe aspettare con un solo processo le prestazioni sono migliori proprio perchè c'è meno overhead dovuto alla comunicazione tra i processi e meno sincronizzazioni dovute alla copia su gpu delle matrici, cosa che negli altri casi sarebbe stato dovuto essere controbilanciato dalla parallelizzazione tra varie GPU cosa che non è stato possibile testare, come citato prima. Nel grafico è possibile notare che c'è una flessione delle prestazioni quando le matrici diventano troppo grandi, questo è probabilmente dovuto al fatto che a quel punto il trasferimento di memoria diventa un fattore determinante e annulla il vantaggio dovuto alla parallelizzazione.




Fig. 38. Prestazioni MPI+CUDA con matrici quadrate.

5) *Matrici rettangolari*: Per quanto riguarda le matrici rettangolari (Fig 39, Fig. 40, Fig. 41, Fig. 42), come nel caso già analizzato nella parte CUDA, si può notare un calo notevole delle prestazioni proprio per gli stessi motivi citati in precedenza. Tuttavia si può notare un trend leggermente diverso nel quale al diminuire di k le prestazioni migliorano al contrario di quello che succedeva con il solo codice CUDA.

Questo è probabilmente dovuto al fatto che poiché viene conteggiato anche il trasferimento di memoria nel calcolo esso sia un fattore determinante che aiuta matrici più piccole a ottenere prestazioni migliori. Inoltre come detto anche nel caso delle matrici quadrate, la versione con un solo processo ha delle prestazioni migliori rispetto alle altre proprio perché i kernel non vengono serializzati e ci sono meno *device synchronize* dovute alla copia dei dati dalla memoria centrale alla memoria della GPU. Oltretutto, al contrario del caso quadrato non c'è un punto in cui c'è un calo considerevole delle prestazioni dovuto al trasferimento di memoria, questo è probabilmente dovuto al fatto che le matrici rettangolari sono più piccole e quindi il tempo di trasferimento è minore e non si arriva al punto di annullare la controparte di calcolo.




Fig. 39. Prestazioni MPI+CUDA con matrici rettangolari K=32.




Fig. 40. Prestazioni MPI+CUDA con matrici rettangolari K=64.




Fig. 41. Prestazioni MPI+CUDA con matrici rettangolari K=128.




Fig. 42. Prestazioni MPI+CUDA con matrici rettangolari K=156.

VI. SUDDIVISIONE DEL LAVORO

- Luca Falasca: Implementazione del codice CUDA supporto al design della soluzione MPI e all'implementazione del codice MPI+CUDA
- Matteo Conti: Implementazione del codice MPI, supporto al design della soluzione CUD e all'implementazione del codice MPI+CUDA

VII. RIFERIMENTI

Codice sorgente

- <https://github.com/LucaFalasca/ParallelMatrixMultiplication>

REFERENCES

- [1] Agner "Optimizing software in C++: An optimization guide for Windows, Linux and Mac platforms" pp. 91-92.