Parallel Matrix Multiplication

Matteo Conti, Luca Falasca

Universita' degli Studi di Roma Tor Vergata

Roadmap

- 1 Introduzione
 - Descrizione del problema
 - Obiettivi
 - Metriche di valutazione
 - Raccolta dei dati
- 2 MPI
 - Distribuzione del carico
 - Riduzione del risultato
 - Implementazione del prodotto
- 3 CUDA
 - 1 versione
 - 2 versione
 - 3 versione
 - Configurazione dei parametri

- 4 MPI+CUDA
- 5 Analisi delle prestazioni
 - MPI
 - CUDA
 - MPI+CUDA

Introduzione - Descrizione del problema

Il progetto verte sull'implementazione di un nucleo di calcolo per effettuare il prodotto tra due matrici dense, definito come:

Definition

Introduzione

$$C = C + A \cdot B \tag{1}$$


dove A, B e C sono matrici di dimensioni $M \times K$, $K \times N$ ed $M \times N$ rispettivamente, in particolare verranno considerate:

- Matrici quadrate
- Matrici rettangolari con M, N >> K con $K = \{32, 64, 128, 156\}$

Introduzione - Obiettivi

Verranno analizzate le prestazioni di tre differenti implementazioni del prodotto, in particolare:

- MPI, utilizzando il paradigma SIMD per la parallelizzazione su CPU
- CUDA, sfruttando le potenzialità delle GPU per l'accelerazione computazionale
- MPI+CUDA, cercando di combinare i vantaggi delle due precedenti versioni





Introduzione - Metriche di valutazione

Per valutare le prestazioni delle soluzioni sviluppate sono stati considerati i FLOPS definiti come:

Definition

$$FLOPS = \frac{2MNK}{exec_time} \tag{2}$$



Introduzione - Raccolta dei dati

I dati raccolti sono stati ottenuti eseguendo i vari nuclei di calcolo sul server di dipartimento il quale presenta le seguenti specifiche:

- CPU: 2 x Intel Xeon Silver 4210
- Memory: 64 GiB of RAM
- GPU: Nvidia Quadro RTX 5000
- CUDA version: 12.3
- MPI version: 4.1

Introduzione

00000



Introduzione

1 Introduzione

- Descrizione del problema
- Obiettivi
- Metriche di valutazione
- Raccolta dei dati
- 2 MPI
 - Distribuzione del carico
 - Riduzione del risultato
 - Implementazione del prodotto
- 3 CUDA
 - 1 versione
 - 2 versione
 - 3 versione
 - Configurazione dei parametri

4 MPI+CUDA

- 5 Analisi delle prestazioni
 - MPI
 - CUDA
 - MPI+CUDA



MPI

MPI - Distribuzione del carico

MPI - Riduzione del risultato

0000000

MPI

MPI - Implementazione del prodotto

MPI

MPI - Implementazione del prodotto - Implementazione Naive

MPI - Implementazione del prodotto - Implementazione Column blocked



Roadmap

- 1 Introduzione
 - Descrizione del problema
 - Obiettivi
 - Metriche di valutazione
 - Raccolta dei dati
- 2 MP
 - Distribuzione del carico
 - Riduzione del risultato
 - Implementazione del prodotto
- 3 CUDA
 - 1 versione
 - 2 versione
 - 3 versione
 - Configurazione dei parametri


- 4 MPI+CUDA
- 5 Analisi delle prestazioni
 - MPI
 - CUDA
 - MPI+CUDA



CUDA

00000000

Introduzione



AUX(PL)

- Divisione della riga di A tra i thread
- Divisione della colonna di B tra i thread
- Calcolo del prodotto per ogni thread
- Memorizzazione dei risultati parziali in shared memory
- Reduce dei risultati parziali
- Scrittura sulla matrice C
- Ripeti per ogni colonna di B
- Ripeti per ogni riga di A



Nella versione 1 tra il calcolo di una colonna e l'altra, i thread devono sincronizzarsi per poi fare l'operazione di reduce dei risultati parziali.

Questo perchè il vettore in shared memory riesce a contenere solo i risultati della riga di A per 1 colonna di B.

Soluzione:

Utilizzare una matrice di shared memory che mantiene i risultati parziali di più colonne per volta.

$$aux = \begin{bmatrix} pr_{col_0,t_0} & pr_{col_0,t_2} & \dots & pr_{col_0,t_{BD}} \\ pr_{col_1,t_0} & pr_{col_1,t_2} & \dots & pr_{col_1,t_{BD}} \\ \dots & \dots & \dots & \dots \\ pr_{col_Q,t_0} & pr_{col_Q,t_2} & \dots & pr_{col_Q,t_{BD}} \end{bmatrix}$$





CUDA

0000000000

Introduzione

- Divisione della riga di A tra i thread
- Divisione delle colonna di B tra i thread
- Calcolo del prodotto per ogni thread per tutto il gruppo di colonne
- Memorizzazione dei risultati parziali in shared memory
- Reduce dei risultati parziali
- Scrittura sulla matrice C
- Ripeti per ogni gruppo di colonne di B
- 8 Ripeti per ogni riga di A





CUDA - 2 versione

Nella versione 2 quando si processa il gruppo di colonne, poiché si calcola il risultato parziale di una colonna per volta, per ognuna di esse bisogna riaccedere alla riga della matrice A che è in memoria globale.


Soluzioni:

- ullet Anziché processare una colonna per volta si processano i primi BD elementi delle Q colonne del gruppo corrente.
 - Questo permette di accedere una sola volta alla riga di A.
- Mantenere in shared memory parte della colonna A necessario per il calcolo.
 - Questo permette di accedere alla memoria globale una sola volta.
 - Ogni thread accede al proprio elemento della riga di A necessario per il calcolo dalla memoria shared.

CUDA - 3 versione

Introduzione

- Divisione della riga di A tra i thread
- Divisione delle colonna di B tra i thread
- Memorizzazione della riga parziale di A in shared memory
- Calcolo del prodotto per ogni thread per il blocco di righe del gruppo di colonne
 - ripeti per ogni blocco di righe del gruppo di colonne
- Memorizzazione dei risultati parziali in shared memory
- Reduce dei risultati parziali
- Scrittura sulla matrice C






CUDA - Configurazione dei parametri - Thread

CUDA

- Griglia unidimensionale di dimensione pari al numero di righe della matrice A
 - Dovuto al fatto che ogni blocco è responsabile di una singola riga della matrice A
- Numero di thread per ogni blocco (block size) pari a 256.
 - Difficile stabilire un valore ottimale
 - Si è rivelato il più efficiente in termini di prestazioni
 - Multiplo di 32, dimensione del warp



CUDA - Configurazione dei parametri - Shared memory

- 1 versione:
 - \triangleright size = $BD \cdot 4$
- 2 versione:
 - \triangleright $size = BD \cdot NC \cdot 4$
- 3 versione:

Avrebbe senso scegliere un valore di NC tale da massimizzare la shared memory disponibile, tuttavia tale approccio non porta a prestazioni migliori.

Quindi è stato utilizzato un approccio empirico per la scelta di NC, scegliendo il valore con prestazioni maggiori, ovvero NC=32.



CUDA - Configurazione dei parametri - Bank conflit

Verrà analizzata solo la versione 3 perché tutti gli altri casi sono sottoinsiemi di questo.

- 2 possibili utilizzi della shared memory:
 - Memorizzare la riga della matrice A
 - Si memorizza un pezzo per volta di matrice A pari al numero di thread
 - Ogni warp accede a 32 elementi contigui per volta
 - pattern di accesso lineare con stride di una word da 32 bit
 - Memorizzare il vettore dei risultati parziali
 - Matrice aux row-order major
 - Ogni warp accede a 32 elementi contigui per volta
 - pattern di accesso lineare con stride di una word da 32 bit



Introduzione

- Descrizione del problema
- Objettivi
- Metriche di valutazione
- Raccolta dei dati

- Distribuzione del carico
- Riduzione del risultato
- Implementazione del prodotto

- 1 versione
- 2 versione
- 3 versione
- Configurazione dei parametri

- - MPI
 - CUDA
 - MPI+CUDA



Roadmap


Introduzione

- Descrizione del problema
- Obiettivi
- Metriche di valutazione
- Raccolta dei dati
- - Distribuzione del carico
 - Riduzione del risultato
 - Implementazione del prodotto
- - 1 versione
 - 2 versione
 - 3 versione
 - Configurazione dei parametri

- 5 Analisi delle prestazioni
 - MPI
 - CUDA
 - MPI+CUDA

Analisi delle prestazioni - MPI























Analisi delle prestazioni - MPI+CUDA - Matrici quadrate





Grazie per l'attenzione!

- Tutto il codice che implementa il progetto è disponibile al seguente repository: https://github.com/LucaFalasca/ParallelMatrixMultiplication
- contattaci a:
 - matteo.conti@students.uniroma2.eu
 - luca falasca@students.uniroma2.eu