
1.7 晶体管

- 晶体管非线性电阻的受控机制:
 - MOSFET受控非线性电阻的伏安特性方程
 - 总论晶体管受控非线性电阻特性
- MOSFET的伏安特性方程:
 - 方程推导
 - PMOS和NMOS互补
- 总论晶体管受控非线性电阻特性:
 - JFET
 - MOSFET
 - BJT


PS: 晶体管 (Transistor <-Transfer Resistor转移电阻器) 最开始其实就代表了晶体管的原始作用: 受控非线性电阻

MOSFET受控非线性电阻的伏安特性方程




PMOS和NMOS的区别主要是看沟道: N-Channel (用电子导电) 就是NMOS,反之就是PMOS

MOS电容结构: Metal-Oxide-Substrate这个结构就形成了一个MOS电容,也是场效应的来源。
 PMOS和NMOS的电路图分辨:




第一张是NMOS,第二张是PMOS,主要看箭头和S的相对方向,第一张箭头指向S,说明电流方向和载流子运动方向是相反的,因此载流子是电子,所以是NMOS(注意S的定义就是提供载流子的端);第二张箭头远离S,说明载流子是空穴,是PMOS

MOSFET的伏安特性曲线(V_{GS} 作为控制变量,对于PMOS就是 V_{SG} ,不过不是很重要)




公式推导:

为了保证同一基片上的晶体管相互隔断,衬底接地(最低电位),以保证所有的PN结都是反偏截止的。 MOSFET的立体结构(这张图的参量对后面推导的理解很重要)



欧姆区

• 加控制电压 (*V_{GS}*) 形成沟道:



 $Q_0 = C \cdot V_{od} = -WLC_{ox}(v_{GS} - V_{TH}) = L \cdot Q_x$ 沟道总电荷量

$$Q_x = -WC_{ox}(v_{GS} - V_{TH})$$

栅源过驱动电压 $\mathbf{V}_{cd} = \mathbf{V}_{CS} - \mathbf{V}_{TH}$ 决定的单位长度沟道电荷量

加控制电压可形成沟道

v_{GS}很小时:漏源无法形成沟道,截止状态:**DS**不导电

V_{GS}=V_{TH}时:氧化层下方P型区的一层 空穴全部耗尽

V_{GS}>V_{TH}时:氧化层下方有电子的净累积,形成反型层,形成导电沟道

V_{GS}高于V_{TH}越多,沟道内累积净电荷越多,电荷密度越大(为了便于和金属电阻对比理解,将其形象化为电子浓度为常数但导电沟道变厚了),沟道内可移动电荷数目越多,**DS**间电阻就越小,**DS**电流就越大:沟道是受控的电阻

$$C_{ox} = rac{\mathcal{E}_{ox}}{t_{ox}}$$
 SiO₂介电常数 SiO₂厚度

栅氧层单位面积电容

Understanding:

阈值电压 V_{TH} 是决定能够形成沟道的因素:可以理解为一种动态平衡,当场效应不够强时无法形成有效的导电沟道,但是当 V_{GS} 足够大后,吸引来的电子就多于能够中和的空穴,从而积累电荷,形成导电沟道。

根据这个思路, 也能用电容电荷公式自然推出 (单位长度沟道) 积累电荷 (密度) Q_x

PS: 注意这里的

$$C_{ox} = rac{arepsilon_{ox}}{t_{ox}}$$


有 $arepsilon_{ox}=rac{arepsilon}{4\pi k(WL)}$,理解为单位面积的电容此时有 $Q_x=-WC_{ox}V_{od}$,其中 $V_{od}=V_x-V_{TH}V_{od}$ 是0verDrive电压的含义。

• 沟道加压导电, 电荷分布不再均匀:



沟道加压导电

$$v_{DS} < v_{GS} - V_{TH} = v_{DS,sat} \implies v_{GD} > V_{TH}$$



沟道电荷分布不再均匀

$$Q_x(0) = -WC_{ox}(v_{GS} - V_{TH})$$

$$Q_x(L) = -WC_{ox}(v_{GD} - V_{TH})$$

$$Q_x(x) = -WC_{ox}(v_{GS} - u(x) - V_{TH})$$

$$u(0) = 0$$

$$u(x) = ?$$

$$u(L) = v_{DS}$$

v_{DS}电压作用下,**dt**时间内,[x,x+dx] 区域的电荷被移动到下一位置

$$dQ(x) = Q_x(x)dx$$


$$i_D = \frac{dQ(x)}{dt} = Q_x(x)\frac{dx}{dt} = Q_x(x)v(x)$$

$$i_D = -WC_{ox}(v_{GS} - u(x) - V_{TH})v(x)$$

当外加的 V_{DS} (源漏电压) $< V_{DS,sat}$ 饱和电压时,此时 $V_{GD} = V_{GS} - V_{DS}$,沟道未截断,但是电荷分布不再均匀(因为不同位置 V_{od} 不同)

电流大小

$$v_{DS} < v_{GS} - V_{TH} = v_{DS,sat}$$



$$i_D = -WC_{ox}(v_{GS} - u(x) - V_{TH})v(x)$$

$$v(x) = \mu E_x(x)$$

$$v(x) = v_e(x) = \mu_n E_x(x)$$

电荷运动速度等于载流子 迁移率与电场强度之积

$$E_x(x) = -\frac{du(x)}{dx}$$


$$i_D = WC_{ox}(v_{GS} - u(x) - V_{TH})\mu_n \frac{du(x)}{dx}$$

$$i_D dx = W \mu_n C_{ox} (v_{GS} - u(x) - V_{TH}) du(x)$$

欧姆导通非线性特性

$$v_{DS} < v_{GS} - V_{TH} = v_{DS,sat}$$

$$i_D dx = W \mu_n C_{ox} (v_{GS} - u(x) - V_{TH}) du(x)$$



$$\int_{0}^{L} i_{D} dx = \int_{0}^{v_{DS}} W \mu_{n} C_{ox} (v_{GS} - u(x) - V_{TH}) du(x)$$

$$\begin{split} &i_D L \\ &= W \mu_n C_{ox} \left((v_{GS} - V_{TH}) u(x) - \frac{1}{2} u^2(x) \right) \Big|_{0}^{v_{DS}} \\ &= W \mu_n C_{ox} \left((v_{GS} - V_{TH}) v_{DS} - \frac{1}{2} v_{DS}^2 \right) \end{split}$$

$$i_{D} = \mu_{n} C_{ox} \frac{W}{L} \left((v_{GS} - V_{TH}) v_{DS} - \frac{1}{2} v_{DS}^{2} \right)$$

$$i_{D} = 2\beta_{n} \left((v_{GS} - V_{TH}) v_{DS} - \frac{1}{2} v_{DS}^{2} \right)$$

$$\beta_n = \frac{1}{2} \mu_n C_{ox} \frac{W}{L}$$

$$egin{align} i_D &= \mu_n C_{ox} rac{W}{L} igg((v_{GS} - V_{TH}) v_{DS} - rac{1}{2} v_{DS}^2 igg) \ i_D &= 2 eta_n \left((v_{GS} - V_{TH}) v_{DS} - rac{1}{2} v_{DS}^2
ight) \ eta_n &= rac{1}{2} \mu_n C_{ox} rac{W}{L} \ eta_n &= rac{1}{2}$$


所以 i_D 和 V_{DS} 是二次函数关系(当 $V_{DS} < V_{DS,sat} = V_{GS} - V_{TH}$ 时)



母导通的极限: 沟道夹断

$$v_{DS} = v_{GS} - V_{TH} = v_{DS,sat}$$

$$i_D = \mu_n C_{ox} \frac{W}{L} \left((v_{GS} - V_{TH}) v_{DS} - \frac{1}{2} v_{DS}^2 \right)$$



$$i_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (v_{GS} - V_{TH})^2$$


$$i_D = \beta_n (v_{GS} - V_{TH})^2$$

$$\beta_n = \frac{1}{2} \mu_n C_{ox} \frac{W}{L}$$

$$v_{DS} \geq v_{GS} - V_{TH} = v_{DS,sat}$$


沟道夹断后仍然有电流 (是因为电压吸引载流子形成漂移电流)

饱和导通的恒流特性



小结: 受控非线性电阻特性

$$i_G = f_{iv,G}(v_{GS}, v_{DS}) = 0$$
 (1)




根据 $G = \sigma \frac{S}{L}$ 可知,控制电阻可以通过控制电导率 (电荷密度)、面积实现

对电导率 $\sigma = n\eta e$ 进行控制:可以通过控制电子/空穴浓度实现;

对面积控制可以通过控制导电通道厚度实现;

JFET: 控制导电沟道厚度实现:




截止区: 栅极电压很低, 耗尽层占满, 导电沟道消失

控制变量: V_{GS} , V_{GS} 越高导电沟道厚度越大, 电阻越小。

 V_{DS} 在小于 $V_{DS,sat}$ 时,随着其增大,导电沟道厚度不断减小,从而电阻增大,呈现3/2次方的关系,当 $V_{DS}\geqslant V_{DS,sat}$ 时导电沟道夹断,达到恒流区。

PS: 截止区, 栅极电压很低, 耗尽层占满, 导电沟道消失。

MOSFET: 导电沟道电荷密度控制方式



截止区: 栅极电压很低, 反型层未形成, 导电沟道未形成

BJT: 控制基区导电通道载流子浓度


NPN:控制电子浓度; PNP:控制空穴浓度

Bipolar Junction Transistor (双极结型晶体管)


E: Emitter, 发射极

C: Collector, 集电极


B: Base, 基极



伏安特性曲线



以NPN-BJT为例分析:



以 i_B 为控制变量分析 i_C 和 V_{CE} 的关系:

• 当 V_{CE} 很大时,CB结反偏,BE结正偏,N+区注入P区的电子几乎全部通过,因此集电极电流几乎等于发射极电流 $i_E \approx i_C$,而发射极发射的电子少部分在基区复合,形成的基极电流与集电极电流近似成正比关系 $i_C = \beta i_B, \beta \gg 1$ 所以在有源区(恒流区) i_C 与 i_B 呈正比关系。(这也就是后面电流保持基本不变的原理)

PS: 这个 $i_C = \beta i_B$ 也形成了一个流控流源结构。

• 当 V_{CE} 比较小时,0.7V时, $V_{CB}=0$,未正偏导通,当 $V_{CE}=0.2V$ 左右时, $V_{BC}=0.5V$ 开始导通,导致这段 i_C 下降迅猛,而 V_{CE} 几乎维持0.2V不变,由于这个电压饱和特性,这段在BJT中被称为"<mark>饱和区</mark>"(注意分辨不同晶体管的饱和区含义)

晶体管受控非线性特性小结:

- 通过对导电通道实施控制,实现对电阻的控制
 - JFET: 控制导电沟道的厚度 (截面面积)
 - MOSFET: 控制导电沟道内的电荷密度 (NMOS:电子密度/PMOS:空穴密度)
 - BJT: 控制基区 (导电通道) 的载流子浓度 (NPN:电子浓度/PNP:空穴浓度)
- 导电通道两端电压很小时,导电通道内单位长度载流子数目几乎均匀,通道方向电场强度几乎均匀,呈现出线性电阻特性(原点附近小范围看,特性曲线近似为过原点的直线)
- 导电通道两端电压持续增加,导电通道漏端(BJT集电端)变薄/载流子浓度变低,导电通道内单位长度载流子数目不再均匀(漏端减少),通道电阻变大,电阻阻值随电阻两端电压变化,呈现出非线性电阻特性(通道方向电场强度不再均匀)
- 当导电通道两端电压增大到饱和电压时,漏端通道夹断,通道电流不再增加,进入恒流区 PS:由于夹断点随通道两端电压的增加而内移,通道等效长度变短,电阻变小,电流微增,从而特性曲线并非完全水平(恒流),而是微微上翘(厄利效应)

小结: 晶体管

载流子

电子: N-JFET, NMOSFET, NPN 空穴: P-JFET, PMOSFET, PNP

- 无论是JFET、MOSFET, 还是BJT, 都是受控的非线性电阻
 - 用两个端口电压表述两个端口电流的导纳参量形式表述时,三种晶体管可以完全对应比拟
 - 可归总为导电通道内单位长度上的**载流子数目**受控于栅极(基极)电压: 受控性来源
 - 单位长度上的载流子数目同时受控于导电通道两端电压: 非线性来源
 - 受控非线性电阻特性
 - <u>截止区</u>:在栅极(基极)控制电压的某个范围内,没有导电通道(<mark>导电通道两端均断,</mark>通道内近似认为没有可导电的载流子)
 - 伏安特性: 电流极小, 抽象为0(开路)
 - 欧姆区: 栅极电压的某个范围内,导电通道存在,且两端均通 (**BJT**称之为饱和区)
 - 伏安特性: 导电通道两端电压较低时,导电通道内单位长度载流子数目变化不大,导电通道近似呈现线性电阻的过原点直线伏安特性;随着导电通道两端电压持续升高,导电通道内靠近漏端(集电极端)的单位长度载流子数目降低,导致通道电阻变大,呈现出非线性电阻特性曲线:过原点曲线,且斜率随两端电压增大而越来越小(微分电阻越来越大)
 - 恒流区:存在导电通道,但漏端(集电极端)夹断 (MOSFET称之为饱和区)
 - 伏安特性: 导电通道两端电压升高至饱和电压时, 导电通道漏端(集电极端)单位长度载流子数目趋于0, 导电通道在漏端夹断, 电流不再增加, 呈现出恒流特性
 - 厄利效应: 随着导电通道两端电压继续升高,漏端夹断点内移,导电通道等效长度变短,电阻变小,电流微增,故而恒流区伏安特性并非完全水平,而是微微上翘

NOTICE:

PMOS和NMOS是互补关系,考虑导电沟道的形成是MOS电容的作用,吸引了载流子:所以在NMOS中一定是G端是高电压,这样才能吸引到电子;同样的PMOS中G端一定是低电压这样才能吸引到空穴。