SELECCION DE CRISTAL OSCILADOR HSE 8 MHz

para STM32F405RGT6

Flight Controller - Dron 5 pulgadas

Diseno de PCB

---

1. Introduccion

El STM32F405RGT6 requiere un cristal externo de alta velocidad (HSE) para generar la referencia de clock que alimenta el PLL interno. Este PLL multiplica la frecuencia del cristal hasta los 168 MHz a los que corre el nucleo Cortex-M4.

Un cristal de 8 MHz es la referencia mas comunmente usada en disenos de Flight Controller basados en STM32F405 por su disponibilidad, bajo costo, y compatibilidad comprobada con los parametros del oscilador del microcontrolador.

Este documento describe el proceso de seleccion del cristal correcto siguiendo el procedimiento oficial de STMicroelectronics, con todos los calculos y justificaciones basadas en las fuentes primarias.

2. Fuentes de Referencia

Toda la informacion tecnica en este documento proviene exclusivamente de las siguientes fuentes primarias oficiales:

#	Documento	Autor / Fuente	Uso en este documento

[1]	AN2867 Rev 23 - Guidelines for oscillator design on STM32 MCUs/MPUs	STMicroelectronics (Enero 2025)	Teoria del oscilador Pierce, formulas de calculo, fabricantes recomendados
[2]	STM32F405xx/STM32F407xx Datasheet - DocID022152 Rev 4	STMicroelectronics (Junio 2013)	Parametros electricos del oscilador HSE: gm, frecuencia, Cstray, CL1/CL2
[3]	High-Performance Crystal Oscillator Circuits: Theory and Application	E. Vittoz - IEEE Journal of Solid State Circuits, Vol 23, No 3, Junio 1988	Modelo de resistencia negativa del oscilador (referenciado por AN2867)

3. Parametros del Oscilador HSE del STM32F405RGT6

El oscilador HSE embebido en el STM32F405 es de topologia Pierce, con resistencia de feedback RF interna de 200 kOhm tipico. Los parametros criticos extraidos directamente del datasheet oficial [2] son:

Parametro	Simbolo	Min	Typ	Max	Unidad	Fuente
Frecuencia del oscilador	f_OSC_IN	4	-	26	MHz	[2] Tabla 31, pag. 98
Transconductancia (startup)	gm	5	-	-	mA/V	[2] Tabla 31, pag. 98
Resistencia de feedback interna	RF	-	200	-	kOhm	[2] Tabla 31, pag. 98
Tiempo de startup a 8 MHz	tSU(HSE)	-	2	-	ms	[2] Tabla 31, pag. 98 (nota 3)
Capacitancia de entrada OSC_IN	Cin(HSE)	-	5	-	pF	[2] Tabla 29, pag. 96
Cstray combinado (pin + PCB)	-	-	10	-	pF	[2] pag. 98 (nota)

El parametro gm = 5 mA/V minimo es el dato mas importante para verificar la compatibilidad de cualquier cristal candidato. Segun la AN2867 [1], el gain margin debe ser siempre mayor que 5 para garantizar arranque seguro.

4. Teoria del Oscilador Pierce

Segun la AN2867 [1], el oscilador HSE del STM32 es de tipo Pierce. Este oscilador requiere los siguientes componentes externos:

Componente	Descripcion	Nota
Q (cristal)	Resonador de cuarzo en modo fundamental	El STM32 solo ha sido validado para modo fundamental
RF (feedback)	Resistencia de polarizacion del inversor	INTERNA en el STM32F405, no se coloca externamente
CL1, CL2	Capacitores de carga externos	Se calculan a partir del CL especificado por el fabricante del cristal
RExt	Resistor externo limitador de corriente	Limita el drive level, puede ser 0 Ohm si DL < DLmax del cristal
Cs (stray)	Capacitancia parasita de pines y PCB	El datasheet STM32F405 [2] especifica usar 10 pF como estimado

4.1 Formula de gmcrit

Para verificar si un cristal es compatible, la AN2867 [1] define el criterio de gain margin:

```
gmcrit = 4 x ESR x (2*pi*F)^2 x (C0 + CL)^2
gainmargin = gm / gmcrit  →  debe ser > 5
```

Donde ESR es la resistencia serie equivalente del cristal, F es la frecuencia, C0 es la capacitancia shunt y CL es la capacitancia de carga nominal, todos especificados por el fabricante del cristal.

[Fuente: AN2867 Rev 23, Seccion 3.4 - Oscillator transconductance, pag. 13-14 [1]]

4.2 Formula para CL1 y CL2

Los capacitores de carga se calculan segun la formula de la AN2867 [1], teniendo en cuenta la capacitancia parasita Cstray:

```
CL = (CL1 x CL2) / (CL1 + CL2) + Cstray
Para CL1 = CL2:  CL1 = CL2 = 2 x (CL - Cstray)
```

El datasheet del STM32F405 [2] indica explicitamente usar 10 pF como estimado de Cstray combinado (pin + PCB). Esto implica que el cristal seleccionado debe tener CL suficientemente mayor que 10 pF para que CL1 y CL2 resulten en valores positivos y practicos.

[Fuente: STM32F405 Datasheet [2], Tabla 31, pag. 98 - nota sobre CL1 y CL2]

4.3 Formula del Drive Level y RExt

El drive level es la potencia disipada en el cristal. Si supera el maximo especificado por el fabricante, se requiere RExt:

```
DL = ESR x IQ^2
REXT = 1 / (2*pi*F*CL2)  →  solo si DL > DLmax del cristal
```

Si se agrega RExt, se debe recalcular el gain margin sumando RExt al ESR en la formula de gmcrit para verificar que la condicion gainmargin > 5 se siga cumpliendo.

[Fuente: AN2867 Rev 23, Seccion 3.5 - Drive level and external resistor calculation [1]]

5. Proceso de Seleccion del Cristal (4 Pasos)

La AN2867 [1] define un procedimiento de 4 pasos en la Seccion 4.2 para seleccionar un cristal compatible con cualquier STM32:

Paso 1 - Verificar modo fundamental

Seleccionar un cristal disenado para modo fundamental. Los osciladores STM32 han sido validados unicamente para modo fundamental con la topologia Pierce. Un cristal de overtone no arrancara en la frecuencia correcta con esta implementacion.

[Fuente: AN2867 Rev 23, Seccion 3.9.3 [1]]

Paso 2 - Verificar compatibilidad: calcular gain margin

Con los parametros del cristal candidato (ESR, C0, CL) y gm = 5 mA/V del STM32F405 [2], calcular gmcrit y verificar que gainmargin = gm/gmcrit sea mayor que 5.

[Fuente: AN2867 Rev 23, Seccion 3.4 y Tabla 4 [1] | STM32F405 Datasheet, Tabla 31 [2]]

Paso 3 - Calcular CL1 y CL2

Usando la formula CL = (CL1 x CL2)/(CL1+CL2) + Cstray con Cstray = 10 pF segun el datasheet [2], determinar los valores de CL1 y CL2. Usar capacitores tipo C0G/NP0 para maxima estabilidad.

[Fuente: STM32F405 Datasheet [2], pag. 98 | AN2867 Rev 23, Seccion 3.3 [1]]

Paso 4 - Calcular drive level y RExt

Verificar que DL < DLmax del cristal. Si DL supera el maximo, calcular RExt y recalcular el gain margin. Si gainmargin < 5 con RExt, descartar el cristal y regresar al Paso 1.

[Fuente: AN2867 Rev 23, Seccion 3.5 y 4.2 [1]]

6. Cristales Recomendados para 8 MHz

La AN2867 Rev 23 [1] incluye tablas de cristales compatibles verificados por ST. Para el HSE a 8 MHz, las referencias directamente mencionadas en el documento son:

Fabricante	Referencia	Package	ESR max	CL nominal	DL max	Fuente
KYOCERA	CX3225GA8000D0PTVCC	3225 SMD	500 Ohm	8 pF	200 uW max	[1] Tabla 8, pag. 42
KYOCERA	CX3225SA8000D0PTVCC	3225 SMD	500 Ohm	8 pF	200 uW max	[1] Tabla 8, pag. 42
NDK	NX3225GD 8MHz EXS00A-CG04874	3225 SMD	500 Ohm	8 pF	200 uW max	[1] Tabla 9, pag. 42

El package 3225 corresponde a 3.2 mm x 2.5 mm en formato SMD, el estandar mas comun y facil de soldar en produccion.

6.1 Advertencia sobre CL y Cstray

Los tres cristales de la tabla tienen CL = 8 pF. Sin embargo, el datasheet del STM32F405 [2] especifica Cstray = 10 pF como estimado. Esto genera un problema:

```
CL - Cstray = 8 pF - 10 pF = -2 pF  (resultado negativo,
invalido)
```

Un resultado negativo significa que la capacitancia parasita ya supera el CL del cristal, haciendo imposible ajustar la frecuencia correctamente con CL1 y CL2 positivos. La solucion es seleccionar un cristal con CL mayor:

CL del cristal	CL1 = CL2 resultante	Viabilidad
8 pF	-2 pF (invalido)	No recomendado con Cstray = 10 pF
12 pF	4 pF (muy pequeno)	Posible pero al limite
18 pF	16 pF (optimo)	Recomendado - buen margen
20 pF	20 pF	Valido - capacitores faciles de conseguir

[Fuente: STM32F405 Datasheet [2], pag. 98 - nota CL1/CL2 | AN2867 Rev 23, Seccion 3.3 [1]]

6.2 Verificacion de Gain Margin (peor caso)

Calculando el gain margin con el cristal KYOCERA CX3225SA8000 en condicion de peor caso (ESR = 500 Ohm, C0 = 5 pF tipico, CL = 8 pF):

```
gmcrit = 4 x 500 x (2*pi*8e6)^2 x (5e-12 + 8e-12)^2
gmcrit = 0.86 mA/V
gainmargin = 5 / 0.86 = 5.8  →  PASA (> 5, pero ajustado)
```

El gain margin de 5.8 cumple el criterio minimo pero con poco margen. Para produccion se recomienda un cristal con ESR menor a 100 Ohm para asegurar gainmargin >> 5 bajo todas las condiciones de temperatura y tolerancia.

[Fuente: AN2867 Rev 23, Seccion 3.4 - ejemplo de calculo, pag. 14 [1] | STM32F405 Datasheet, Tabla 31 - gm = 5 mA/V [2]]

6.3 Cristal Alternativo Recomendado

Para mayor robustez en produccion, una excelente alternativa con mejor ESR es:

Parametro	Valor
Fabricante	Abracon
Referencia	ABM3-8.000MHZ-D2Y-T
Package	3225 SMD
ESR tipico	~50 Ohm
CL	18 pF
CL1 = CL2 resultante	16 pF (con Cstray = 10 pF)
gainmargin estimado	>> 5 (ESR bajo da gran margen)

7. Circuito Esquematico Recomendado

La conexion final del cristal al STM32F405RGT6, con los valores calculados para un cristal de CL = 18 pF y Cstray = 10 pF:

Componente	Valor	Descripcion
Q1 (cristal)	8 MHz, CL=18pF, ESR<100 Ohm	Ej: ABM3-8.000MHZ-D2Y-T (Abracon)
CL1	16 pF C0G/NP0 0402	Capacitor de carga OSC_IN - alta estabilidad termica
CL2	16 pF C0G/NP0 0402	Capacitor de carga OSC_OUT - misma tolerancia que CL1
RExt	0 Ohm (verificar DL)	Agregar 1k-2k Ohm si DL excede DLmax del cristal

RF	200 kOhm	INTERNA en el STM32F405, no se coloca en el PCB

Los pines de conexion en el STM32F405RGT6 son OSC_IN (PH0, pin 23 en LQFP64) y OSC_OUT (PH1, pin 24 en LQFP64).

[Fuente: STM32F405 Datasheet [2], Tabla 7 - pin definitions, pag. 46 | AN2867 Rev 23, Figura 5 y 32 [1]]

8. Guia de Layout del PCB

La AN2867 [1] dedica la Seccion 7 completa a las guias de layout. Los puntos criticos para el oscilador de 8 MHz son:

- Montar el cristal lo mas cerca posible del STM32, idealmente a menos de 3 mm de los pines OSC_IN/OSC_OUT para minimizar la inductancia y capacitancia parasita de las pistas.
- Implementar un guard ring conectado a GND alrededor del cristal y los capacitores CL1/CL2 para proteger contra ruido externo y evitar el acoplamiento con otras senales.
- El plano de GND debajo del oscilador debe estar aislado del plano general de la aplicacion, conectandose al GND del MCU en un unico punto.
- No rutear pistas de alta frecuencia (SDIO, SPI, osciladores de buck) por debajo o cerca del cristal. Las pistas largas actuan como antenas y pueden inducir modos de oscilacion erroneos.
- CL1 y CL2 deben tener simetria de longitud de pista respecto al cristal para no introducir diferencias de capacitancia parasita entre ambos lados.
- No colocar test points en las pistas del oscilador ya que agregan capacitancia parasita que altera el CL efectivo y puede impedir el arranque.

[Fuente: AN2867 Rev 23, Seccion 7.1 - PCB design guidelines y Figuras 13-22, pag. 44-50 [1]]

9. Herramientas de Seleccion Adicionales

La AN2867 [1] menciona dos herramientas gratuitas para verificar la compatibilidad cristal-MCU:

Herramienta	Proveedor	Funcion
STM32 Crystal Selection Tool	ECS Inc. (ecsxtal.com)	Seleccion automatica de cristales verificados para toda la familia STM32, calcula gain margin automaticamente
IC Matching Information	NDK (ndk.com)	Base de datos de compatibilidad entre cristales NDK y MCUs STM32 especificos

[Fuente: AN2867 Rev 23, Seccion 5.1 - STM32-compatible high-speed resonators, pag. 29 [1]]

10. Resumen y Decision Final

Para el FC del dron de 5 pulgadas con STM32F405RGT6, el cristal recomendado considerando robustez en produccion, disponibilidad y compatibilidad verificada con el datasheet oficial es:

Criterio	Descripcion
Cristal recomendado	Abracon ABM3-8.000MHZ-D2Y-T
Alternativa equivalente	KYOCERA CX3225SA8000D0PTVCC (verificar con mayor Cstray)
CL del cristal	18 pF
CL1 = CL2	16 pF C0G 0402
RExt inicial	0 Ohm (verificar DL en laboratorio antes de produccion)
Gain margin estimado	> 10 con ESR tipico de 50 Ohm
Safety factor	SAFE (Sf >= 5 segun Tabla 4 AN2867)

Se recomienda validar experimentalmente el arranque del oscilador en la primera iteracion de PCB siguiendo el procedimiento de medicion de safety factor descrito en la Seccion 3.8 de la AN2867 [1], antes de pasar a produccion.

Referencias Bibliograficas

[1] STMicroelectronics. AN2867 Rev 23 - 'Guidelines for oscillator design on STM8AF/AL/S and STM32 MCUs/MPUs'. Enero 2025. Disponible en: www.st.com

[2] STMicroelectronics. 'STM32F405xx STM32F407xx Datasheet - DocID022152 Rev 4'. Junio 2013. Disponible en: www.st.com

[3] E. Vittoz. 'High-Performance Crystal Oscillator Circuits: Theory and Application'. IEEE Journal of Solid State Circuits, Vol 23, No 3, Junio 1988, pp. 774-783. (Referenciado por AN2867 [1])