Contadores

Alumno: Albarracin, Lucas Nahuel.

ELECTRONICA II, PARA ING. ELECTRONICA

RESUMEN.

El presente estudio aborda la caracterización, modelado en VHDL y simulación, a partir del diseño de lógica digital sincrónica, la implementación de contadores binarios que permiten analizar los componentes fundamentales de la síntesis clásica mediante el uso de Máquinas de Estado Finito y el diseño modular estructurado en Ruta de Datos (Datapath) y Unidades de Control.

INTRODUCCION.

Contador Digital

Un contador binario es un circuito secuencial sincrónico cuya función principal es avanzar a través de una secuencia predeterminada de estados numéricos en respuesta a los impulsos periódicos de un reloj. Los contadores representan bloques funcionales clave en la electrónica digital, siendo utilizados para el recuento de eventos, la división de frecuencia, la generación de direcciones de memoria y la medición de intervalos temporales

Datapath (Ruta de Datos)

La técnica de Datapath es una metodología de diseño funcional que desacopla un sistema digital en dos bloques conceptuales: la Ruta de Datos propiamente dicha y la Unidad de Control.

Ruta de Datos: Agrupa los componentes encargados de manipular, transformar y almacenar vectores de datos de múltiples bits, tales como registros de almacenamiento, multiplexores de selección y bloques aritméticos (por ejemplo, sumadores completos *ripple-carry*)[

Unidad de Control: Interpreta las señales de control externas e internas (como *Reset*, *Load* o *Enable*) y gobierna el flujo de información a través del multiplexado de la ruta de datos

Desarrollo.

1.1- Funcionamiento de cerrojo D (Latch D)


El **cerrojo D** o Latch D es un dispositivo biestable de almacenamiento que tiene una entrada de datos D y una entrada de habilitación **E** o Enable.

Este cerrojo, simplifica al cerrojo RS para evitar estados indeterminados o inválidos, ya que usa un inversor interno entre las señales, por lo que se elimina por completo la posibilidad de caer en un estado prohibido.

Su funcionamiento básico consta de 2 etapas:

- **Modo transparente (**E = 1**):** La salida Q sigue en todo momento el valor de la entrada de datos D (si D=1, Q=1; si D=0, Q=0).
- **Modo de almacenamiento u opaco (**E = 0**):** El circuito queda inhabilitado y bloquea cualquier variación en la entrada D, manteniendo almacenado el último estado lógico que poseía Q antes de deshabilitarse.

Esquema del cerrojo D.




1.2- Un flip-flop tipo D maestro-esclavo; es un circuito secuencial que almacena 1 bit el cual, copia el valor de su entrada de datos D en su salida Q de forma sincronizada con el pulso de reloj “CLK”.

Consta de dos cerrojos conectados en serie, que son controlados por señales de reloj opuestas o invertidas:

1. **Primera etapa “El Maestro”:** Recibe los datos de la entrada D. Cuando el reloj está en un nivel específico ya sea alto o bajo lo cual hace que el maestro se active y "lea" o copia el valor de la entrada D.
2. **Segunda etapa “El Esclavo”:** Recibe la señal del maestro a través de un inversor en el reloj. Cuando el reloj cambia al estado opuesto al del maestro, produce el bloqueo de este último, y activa al esclavo, transfiriendo ese valor hacia la salida final Q.

Este diseño evita problemas de transparencia o cambios no deseados durante el mismo pulso de reloj, garantizando que la salida cambie únicamente en el flanco (ascendente o descendente) de la señal de control.

Esquema del circuito.



1.3- Un **registro** es un circuito secuencial, constituido con un conjunto de elementos de almacenamiento (flip-flops) que operan bajo una señal de control común para todos los elementos de su tipo. Su función principal es almacenar, retener o desplazar palabras códigos de n bits de información, ya sea paralelo o en serie según se lo requiera.

1.4- Un **circuito secuencial** es un sistema digital, cuyas salidas no dependen solamente de las combinaciones de las entradas en un momento dado, sino también del estado interno que se tiene almacenado en la memoria, es decir, del historial de entradas anteriores.

1.5- Un **circuito secuencial asincrónico** es un sistema digital secuencial, en el cual los cambios de estado interno y de su salida ocurren directamente como respuesta a los cambios que se produzcan en las señales de entrada, por lo que cada etapa siguiente cambiara con un retardo propio, ya que la lógica interna trabaja sin la presencia de un reloj central que vaya sincronizando los elementos biestables del circuito.

1.6- Un **circuito secuencial sincrónico** es aquel donde todos los elementos de memoria (flip-flops) cambian de estado de forma simultánea y controlada, coordinados y temporizados por una señal periódica común llamada **reloj** (*CLK*)

1.7- Máquinas de estado finito.

1- Una **máquina de estado finito** es un modelo matemático y estructural, que se usa para diseñar circuitos secuenciales sincrónicos que transitan a través de un número finito y discreto de estados internos en función de las entradas aplicadas y del reloj.

2- Se compone de tres bloques principales:


- **Lógica de estado siguiente:** Circuito combinacional que determina el próximo estado basándose en el estado actual y las entradas.
- **Registro de estado:** Conjunto de flip-flops que almacenan el estado actual codificado.
- **Lógica de salida:** Circuito combinacional que calcula las salidas del sistema.

Se dividen a su vez en dos modelos principales:

Máquina de Moore: donde las salidas dependen **únicamente del estado actual** de la máquina.


Máquina de Mealy: Las salidas dependen **tanto del estado actual como de las entradas presentes** en ese instante particular.

Diagrama general de una máquina de estado.



3- Formas de representación

- **Diagrama de estados:** Representación gráfica mediante grafos orientados donde los nodos son los estados y las flechas indican las transiciones condicionadas por las entradas.




- **Tabla de estados / transición:** Tabla que resume el estado actual, la combinación de entrada, el estado futuro y la salida resultante.

Estados	Transición			Salida		
	Entrada			Entrada		
	a	b	c	a	b	c
s_0	s_0	s_3	s_2	0	1	1
s_1	s_1	s_1	s_3	0	0	1
s_2	s_1	s_1	s_3	1	1	0
s_3	s_2	s_3	s_0	1	0	1

- **Ecuaciones características y de excitación:** Expresiones booleanas que definen las entradas necesarias para los flip-flops y las funciones de salida

4- **Asignación de estados**

Es el proceso mediante el cual se asigna un código binario único de n bits a cada uno de los estados abstractos de la máquina.



5- **Análisis y síntesis**

- **Análisis:** es el proceso inverso que parte de un esquema de circuito lógico, para determinar sus ecuaciones booleanas, deducir así la tabla de estados y obtener el diagrama de estados funcional.

- **Síntesis:** es el proceso de diseño que parte de la especificación o diagrama de estados para realizar la reducción de estados, la asignación de códigos binarios, la minimización de las ecuaciones de excitación de los flip-flops y el dibujo del circuito combinacional final.

2. Diseñar una máquina de estado finito que implemente un contador binario de tres bits con reset sincrónico. Utilizar el enfoque basado en estados y transiciones. Realizar la síntesis de la máquina de estado finito. Realizar el diagrama de tiempo de la máquina de sintetizada.

Desarrollo:

Primero establezco mis entradas, salidas, y estados internos.

Entradas: Reloj (CLK) Y Reset (R).

Estados internos: 8 elementos S_7, S_6, S_5, S_4, S_3, S_2, S_1, S_0, codificados en 3 bits ($Q_2Q_1Q_0$) siendo Q_2 el bit más significativo y Q_0 el menos significativo.

Salidas: Las salidas coinciden directamente con el estado actual, siguiendo el modelo de una máquina de Moore: $Y_2 = Q_2$, $Y_1 = Q_1$, $Y_0 = Q_0$.

Reglas de transición:

- Si R = 1, cuando haya un flanco ascendente de CLK, la maquina hace una transición directa hacia la combinación (000).
- Si R = 0, la maquina avanza secuencialmente en cada flanco ascendente de CLK.

000 → 001 → 010 → 011 → 100 → 101 → 110 → 111 → 000

Tabla de asignación de estados:

Q_T	ESTADO
000	S_0
001	S_1
010	S_2
011	S_3
100	S_4
101	S_5
110	S_6
111	S_7

Transición de estados

ESTADO	R =1 Estado siguiente	R = 0 Estado siguiente
S_0	S_0	S_1
S_1	S_0	S_2
S_2	S_0	S_3
S_3	S_0	S_4
S_4	S_0	S_5
S_5	S_0	S_6
S_6	S_0	S_7
S_7	S_0	S_0

Tabla de verdad completa

RST	Q_2	Q_1	Q_0	Q_2^+ (D_2)	Q_1^+ (D_1)	Q_0^+ (D_0)	Estado Actual → Futuro
0	0	0	0	0	0	1	$S_0(0) \rightarrow S_1(1)$
0	0	0	1	0	1	0	$S_1(1) \rightarrow S_2(2)$
0	0	1	0	0	1	1	$S_2(2) \rightarrow S_3(3)$
0	0	1	1	1	0	0	$S_3(3) \rightarrow S_4(4)$
0	1	0	0	1	0	1	$S_4(4) \rightarrow S_5(5)$
0	1	0	1	1	1	0	$S_5(5) \rightarrow S_6(6)$
0	1	1	0	1	1	1	$S_6(6) \rightarrow S_7(7)$
0	1	1	1	0	0	0	$S_7(7) \rightarrow S_0(0)$
1	X	X	X	0	0	0	Reset forzado a $S_0(000)$

Analizo los mapas de carnaugh

para D_2, D_1, Y D_0.

D_0:

$RST, Q_2 \backslash Q_1 Q_0$	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	0	0	0	0
10	0	0	0	0

$D_0 = \overline{R} * \overline{Q_0}$

D_1:

$RST, Q_2 \backslash Q_1 Q_0$	00	01	11	10
00	0	1	0	1
01	0	1	0	1
11	0	0	0	0
10	0	0	0	0

$$D_1 = \overline{R} \cdot \overline{Q_1} \cdot Q_0 + \overline{R} \cdot Q_1 \cdot \overline{Q_0} = \overline{R} \cdot (\overline{Q_1} \cdot Q_0 + Q_1 \cdot \overline{Q_0})$$

D_2:

$RST, Q_2 \backslash Q_1 Q_0$	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0


$$D_2 = \overline{R} \cdot Q_2 \cdot \overline{Q_1} + \overline{R} \cdot Q_2 \cdot \overline{Q_0} + \overline{R} \cdot \overline{Q_2} \cdot Q_1 \cdot Q_0 = \overline{R} \cdot \left[Q_2 \cdot \overline{(Q_1 Q_0)} + \overline{Q_2} \cdot (Q_1 Q_0) \right]$$


Flip-Flop 0: Toma Q_0, lo invierte con una compuerta **NOT**, y pasa por una compuerta **AND** de 2 entradas junto con R. La salida entra a D_0.

Flip-Flop 1: Entra Q_1 y Q_0 a una compuerta **XOR**. La salida se multiplica en una compuerta **AND** con R para alimentar D_1.

Flip-Flop 2: Q_1 y Q_0 entran a una compuerta **AND**. La salida de esta AND y la señal Q_2 ingresan a una compuerta **XOR**. Finalmente, la salida de la XOR entra a una compuerta **AND** con R para alimentar D_2.

Reloj (CLK**):** Se conecta en paralelo a la entrada de reloj de los tres Flip-Flops tipo D.





3. Utilizar la técnica de datapath para diseñar un contador binario de 4 bit con reset, carga y entrada de habilitación. Todas las entradas de control son sincrónicas. Realizar la síntesis del contador, utilizando para la suma un sumador de 4 bit con propagación de acarreo. Realizar el diagrama de tiempo de la máquina sintetizada.

Funciones principales:

- Registro de 4 bits: almacena el valor actual con 4 flip flops D, on reloj común.
- Sumador 4 bits: toma el valor de 4 bits guardado en el registro y le suma 1.
- Bloque de control: organiza las entradas externas, y las organiza según la prioridad establecida (R, C, E).

Orden de prioridad de las entradas.

Todas las entradas de control actúan de forma **sincrónica** en el flanco ascendente del reloj (CLK), la lógica de control se organiza según el siguiente orden de prioridad

prioridad	R	C	E	acción	Estado sig.
1 (max)	1	x	X	Reinicia la cuenta	‘0000’
2	0	1	X	Carga el valor establecido en c	Dato exteno ingresado
3	0	0	1	Cuenta ascendente	Valor actual +1
4	0	0	0	Retiene el valor actual	Valor actual

Lógica de Selección.

A partir de la prioridad establecida, la función de entrada Di para cada bit, i ∈{0, 1, 2, 3} del registro será:

$$D_i = \overline{R} \cdot \left[C \cdot I_i + \overline{C} \cdot \left(E \cdot S_i + \overline{E} \cdot Q_i\right)\right]$$

Donde:

- Ii es el bit i de la entrada de datos de carga paralela.
- Si es el bit i resultante de la suma generada por el sumador de 4 bits.
- Qi es el valor actual almacenado en el bit i del registro.

Sumador de 4 Bits.

El bloque sumador encadena **4 Sumadores Completos**

- **Entrada de Datos A:** Se conecta a la salida actual del registro, $A_{3\text{-}0} = Q_{3\text{-}0}$.
- **Entrada de Datos B (valor + 1):** Se fija la constante binaria +1 haciendo $B_0 = 1$, $B_1 = 0$, $B_2 = 0$, $B_3 = 0$ y acarreo de entrada Cin = 0
- **Acarreo Interno:**
- C1 = Q0 . 1 = Q0
- C2 = Q1 . C1 = Q1 . Q0
- C3 = Q2 . C2 = Q2 . Q1 . Q0
- Cout = C4 = Q3 . C_3 = Q3 . Q2 . Q1 . Q0

Ecuaciones de la Suma:


$S_0 = Q_0 \oplus 1 = \overline{Q_0}$

$S_1 = Q_1 \oplus C_1 = Q_1 \oplus Q_0$

$S_2 = Q_2 \oplus C_2 = Q_2 \oplus (Q_1 \cdot Q_0)$

$S_3 = Q_3 \oplus C_3 = Q_3 \oplus (Q_2 \cdot Q_1 \cdot Q_0)$

Diagrama de tiempos:



SAL	XXXX	0000	1010	1010	1011	1100

Conclusiones.

El desarrollo de esta actividad permitió analizar y comparar dos metodologías fundamentales para el diseño de sistemas secuenciales sincrónicos: el enfoque clásico basado en Máquinas de Estado Finito mediante estados y transiciones, y el enfoque estructurado por Datapath y Unidad de Control

¿Cuándo usar cada enfoque?

- Usar máquinas de estado finito: Cuando el comportamiento del sistema depende de secuencias no aritméticas, saltos arbitrarios o cuando el número de variables de estado sea tan pequeño que la simplificación booleana manual resulte directa y utilice pocas compuestas.
- Usar Datapath: Es más apropiado cuando el sistema procesa vectores de datos binarios de 4 o más bits, realiza operaciones aritméticas (incremento, suma, desplazamiento) y requiere múltiples modos de operación sincrónicos prioritarios (Reset, Carga Paralela, Habilitación y Retención).

Referencias.

- Harris, D. M., & Harris, S. L. (2019). *Digital Design and Computer Architecture* (RISC-V ed.). Morgan Kaufmann.
- Wakerly, J. F. (2005). *Digital Design: Principles and Practices* (4th ed.). Prentice Hall
- NXP Semiconductors. (2010). *74HC00; 74HCT00: Quad 2-input NAND gate* (Product data sheet, Rev. 04). NXP B.V. http://www.nxp.com