Agenda

- Introducción
- Presentación de la Familia Cortex M
- Arquitectura de los Cortex M
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPCXXXX


Excepciones e interrupciones

1

1

Excepciones e Interrupciones

¿Por qué excepciones?



Excepciones e interrupciones

3

3

Excepciones

- Es un concepto más amplio que las interrupciones pues no necesariamente se producen por acciones externas.
- Las interrupciones son un subgrupo de las excepciones y se procesan similarmente

Excepciones e interrupciones

Excepciones

- Reset
- NMI
- Faults
 - Hard Fault
 - Memory Manage
 - Bus Fault
 - Usage Fault
- SVCall
- Debug Monitor
- PendSV

5

- SysTick Interrupt
- External Interrupt

- **Hard Fault**: default Fault or any fault unable to activate
- Memory Manage : MPU violations
- **Bus Fault** : prefetch and memory access violations
- **Usage Fault**: undef instructions, divide by zero, etc.

Excepciones e interrupciones

5

Excepciones

0 NA NA No exception running 1 Reset −3 (Highest) Reset 2 NMI −2 Nonmaskable interrupt (external NMI input) 3 Hard fault −1 All fault conditions, if the corresponding fault handler is not enabled 4 MemManage fault Programmable Memory management fault; MPU violation or access to illegal locations 5 Bus fault Programmable Exceptions due to program error 6 Usage fault Programmable Exceptions due to program error 7-10 Reserved NA Reserved 11 SVCall Programmable System service call 12 Debug monitor Programmable Debug monitor (break points, watchpoints, or external debug request) 13 Reserved NA Reserved 14 Pend5V Programmable Pendable request for system device 15 SYSTICK Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #1 255 IRQ #239 Programmable External interrupt #239	Exception Number	Exception Type	Priority (Default to 0 if Programmable)	Description					
2 NNII —2 Nonmaskable interrupt (external NNI input) 3 Hard fault —1 All flault conditions, if the corresponding fault handler is not enabled 4 MemManage fault Programmable Memory management fault; MPU violation or access to illegal locations 5 Bus fault Programmable Bus error (Prefetch Abort or Data Abort) 6 Usage fault Programmable Exceptions due to program error 7-10 Reserved NA Reserved 11 SVCall Programmable System service call 12 Debug monitor Programmable Debug monitor (break points, watchpoints, or external debug request) 13 Reserved NA Reserved 14 PendSV Programmable Pendable request for system device 15 SYSTICK Programmable System tick timer 16 IRQ #0 Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #0 11	0	NA	NA	No exception running					
Seesand Sees	1	Reset	-3 (Highest)	Reset					
corresponding fault handler is not enabled 4 MemManage fault Programmable Memory management fault; MPU violation or access to illegal locations 5 Bus fault Programmable Bus error (Prefetch Abort or Data Abort) 6 Usage fault Programmable Exceptions due to program error 7-10 Reserved NA Reserved 11 SyCall Programmable System service call 12 Debug monitor Programmable Debug monitor (break points, watchpoints, or external debug request) 13 Reserved NA Reserved 14 PendSV Programmable Pendable request for system device 15 SYSTICK Programmable System tick timer 16 IRQ #0 Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #1	2	NMI	-2						
MPU violation or access to illegal locations Bus fault Programmable Bus error (Prefetch Abort or Data Abort) Usage fault Programmable Exceptions due to program error Language Programmable Programmable System service call SVCall Programmable System service call Debug monitor Programmable Debug monitor (break points, watchpoints, or external debug request) Reserved NA Reserved NA Reserved Programmable Pendable request for system device System tick timer Reserved PendsV Programmable System tick timer External Interrupt #0 RQ #1 Programmable External interrupt #1	3	Hard fault	-1	corresponding fault handler					
Data Abort Data Abort	4	MemManage fault	Programmable	MPU violation or access to					
2-10 Reserved NA Reserved System service call 12 Debug monitor Programmable Debug monitor (break points, watchpoints, or external debug request) 13 Reserved NA Reserved Reserved Reserved Pendable request for system device Reserved Reserved Pendable request for system device Reserved Rese	5	Bus fault	Programmable						
11 SVcall Programmable System service call	6	Usage fault	Programmable						
12 Debug monitor Programmable programmable Debug monitor (break points, watchpoints, or external debug request) 13 Reserved NA Reserved 14 PendSV Programmable programmable evice Pendable request for system device 15 SYSTICK Programmable programmable programmable system tick timer System tick timer 16 IRQ ≠0 Programmable progr	7-10	Reserved	NA	Reserved					
points, watchpoints, or external debug request 13 Reserved NA Reserved 14 PendSV Programmable Pendable request for system device 15 SYSTICK Programmable System tick timer 16 IRQ #0 Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #1	11	SVCall	Programmable	System service call					
14 PendSV Programmable request for system device 15 SYSTICK Programmable system tick timer 16 IRQ #0 Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #1	12	Debug monitor	Programmable	points, watchpoints, or					
15 SYSTICK Programmable System tick timer	13	Reserved	NA	Reserved					
16 IRQ #0 Programmable External interrupt #0 17 IRQ #1 Programmable External interrupt #1	14	PendSV	Programmable						
17 IRQ #1 Programmable External interrupt #1	15	SYSTICK	Programmable	System tick timer					
	16	IRQ #0	Programmable	External interrupt #0					
	17	IRQ #1	Programmable	External interrupt #1					
255 IRQ #239 Programmable External interrupt #239									
	255	IRQ #239	Programmable	External interrupt #239					

Externas

Excepciones

```
; Vector Table Mapped to Address 0 at Reset
                    AREA RESET, DATA, READONLY EXPORT __Vectors
                                                          ; Top of Stack
; Reset Handler
; NMI Handler
; Hard Fault Handler
__Vectors
                    DCD
                                _initial_sp
                              __initial_sp
Reset_Handler
                    DCD
                    DCD
                              NMI_Handler
                             HardFault_Handler
MemManage_Handler
BusFault_Handler
UsageFault_Handler
                    DCD
                                                             ; MPU Fault Handler
; Bus Fault Handler
                    DCD
                    DCD
                    DCD
                                                             ; Usage Fault Handler
                    DCD
                                                              ; Reserved
                    DCD
                                                               ; Reserved
                    DCD
                                                              ; Reserved
                    DCD
                                                              ; Reserved
                                                             ; SVCall Handler
; Debug Monitor Handler
                    DCD
                              SVC Handler
                    DCD
                              DebugMon_Handler
                    DCD
                                                              ; Reserved
                              PendSV Handler
                                                              ; PendSV Handler
                    DCD
                    DCD
                              SysTick_Handler
                                                             ; SysTick Handler
```

Excepciones e interrupciones

-

7

Excepciones

```
; External Interrupts
                                     ; 16: Watchdog Timer
DCD WDT_IRQHandler
DCD
        TIMERO_IRQHandler
                                       ; 17: Timer0
      TIMER1_IRQHandler
TIMER2_IRQHandler
TIMER3_IRQHandler
                                      ; 18: Timer1
                                      ; 19: Timer2
; 20: Timer3
DCD
DCD
                                      ; 21: UARTO
      UARTO_IRQHandler
DCD
DCD
        UART1_IRQHandler
                                       ; 22: UART1
DCD
        UART2_IRQHandler
                                      ; 23: UART2
                                      ; 24: UART3
; 25: PWM1
        UART3_IRQHandler
PWM1_IRQHandler
DCD
DCD
DCD
        I2C0_IRQHandler
                                     ; 26: I2C0
        I2C1_IRQHandler
I2C2_IRQHandler
DCD
                                      ; 28: I2C2
DCD
        SPI_IRQHandler
DCD
                                      ; 29: SPI
DCD
         SSP0_IRQHandler
                                       ; 30: SSP0
DCD
         SSP1 IRQHandler
                                     ; 31: SSP1
        PLLO_IRQHandler
RTC_IRQHandler
                                     ; 32: PLLO Lock (Main PLL)
; 33: Real Time Clock
DCD
DCD
```

Excepciones e interrupciones

Excepciones

```
DCD
         EINTO IRQHandler
                                        ; 34: External Interrupt 0
DCD
         EINT1_IRQHandler
                                        ; 35: External Interrupt 1
DCD
         EINT2_IRQHandler
                                       ; 36: External Interrupt 2
DCD
         EINT3 IRQHandler
                                        ; 37: External Interrupt 3
                                       ; 38: A/D Converter
DCD
         ADC_IRQHandler
DCD
         BOD IRQHandler
                                        ; 39: Brown-Out Detect
DCD
         USB IRQHandler
                                        ; 40: USB
         CAN_IRQHandler
DMA_IRQHandler
                                       ; 41: CAN
; 42: General Purpose DMA
DCD
DCD
                                       ; 43: I2S
         I2S_IRQHandler
DCD
DCD
         ENET IRQHandler
                                        ; 44: Ethernet
DCD
         RIT IRQHandler
                                       ; 45: Repetitive Interrupt Timer
                                       ; 46: Motor Control PWM
; 47: Quadrature Encoder Interface
DCD
         MCPWM IRQHandler
DCD
         QEI IRQHandler
         USBActivity_IRQHandler ; 48: PLL1 Lock (USB PLL)
USBActivity_IRQHandler ; 49: USB Activity interrupt to wakeup
CANActivity_IRQHandler ; 50: CAN Activity interrupt to wakeup
DCD
DCD
DCD
```

Excepciones e interrupciones

9

9

¿WEAK?

```
; Reset Handler
                PROC

EXPORT Reset_Handler

IMPORT SystemInit

main
Reset_Handler
                                                       [WEAK]
                           __main
RO, =SystemInit
                  LDR
                  BLX
                  LDR
                           R0, =__main
                  ENDP
; Dummy Exception Handlers (infinite loops which can be modified)
NMI Handler
                  EXPORT NMI_Handler
                                                      [WEAK]
HardFault_Handler\
PROC
                  EXPORT HardFault_Handler
                                                        [WEAK]
                  ENDP
MemManage_Handler\
                  PROC
                  EXPORT MemManage_Handler
                                                        [WEAK]
                  ENDP
```

Excepciones e interrupciones

IRQHandler

Default_Handler	PROC		
	EXPORT	WDT_IRQHandler	[WEAK]
	EXPORT	TIMERO_IRQHandler	[WEAK]
	EXPORT	TIMER1_IRQHandler	[WEAK]
	EXPORT	TIMER2_IRQHandler	[WEAK]
	EXPORT	TIMER3_IRQHandler	[WEAK]
	EXPORT	UARTO_IRQHandler	[WEAK]
	EXPORT	UART1_IRQHandler	[WEAK]
	EXPORT	UART2_IRQHandler	[WEAK]
	EXPORT	UART3_IRQHandler	[WEAK]
	EXPORT	PWM1_IRQHandler	[WEAK]
	EXPORT	I2CO_IRQHandler	[WEAK]
	EXPORT	I2C1_IRQHandler	[WEAK]
	EXPORT	I2C2_IRQHandler	[WEAK]
	EXPORT	SPI_IRQHandler	[WEAK]
	EXPORT	SSP0_IRQHandler	[WEAK]
	EXPORT	SSP1_IRQHandler	[WEAK]
	EXPORT	PLL0_IRQHandler	[WEAK]
	EXPORT	RTC_IRQHandler	[WEAK]

Excepciones e interrupciones

11

11

Vectores

```
WDT_IRQHandler
TIMERO_IRQHandler
TIMERO_IRQHandler
TIMER1_IRQHandler
TIMER2_IRQHandler
TIMER3_IRQHandler
TIMER3_IRQHandler
UART0_IRQHandler
UART1_IRQHandler
UART1_IRQHandler
UART2_IRQHandler
UART2_IRQHandler
UART3_IRQHandler
UART3_IRQHandler
EIC0_IRQHandler
I2C0_IRQHandler
I2C1_IRQHandler
I2C2_IRQHandler
I2C2_IRQHandler
SPI_IRQHandler
SPI_IRQHandler
SPI_IRQHandler
EINT0_IRQHandler
EINT0_IRQHandler
EINT0_IRQHandler
EINT1_IRQHandler
EINT1_IRQHandler
```

Excepciones e interrupciones

Cerca del Final...

ENDP

ALIGN

; User Initial Stack & Heap

IF :DEF:_MICROLIB

EXPORT __initial_sp
EXPORT __heap_base
EXPORT __heap_limit

ELSE

IMPORT __use_two_region_memory
EXPORT __user_initial_stackheap

Excepciones e interrupciones

13

13

Final....

```
__user_initial_stackheap

LDR R0, = Heap_Mem

LDR R1, = (Stack_Mem + Stack_Size)

LDR R2, = (Heap_Mem + Heap_Size)

LDR R3, = Stack_Mem

BX LR

ALIGN

ENDIF
```

Excepciones e interrupciones

NVIC

- Se introduce un controlador de interrupciones vectorizadas y anidadas
- Permite el cambio dinámico de prioridades de interrupción.
- Reducción del tiempo de latencia de interrupción
- Enmascaramiento individual de interrupciones
- System Tick (Sys Tick), que es un contador descendente de 24 bits imaginado para trabajar con un RTOS u otras tareas similarmente planificadas

Excepciones e interrupciones

15

15

Manejo de interrupciones microcodificado

Entrada:


- Se pushean automáticamente la la pila los registros RO–R3, R12, LR, PSR, y el PC
- En paralelo se hace la pre-fetch de la ISR en el bus de instrucciones.
- ISR esta lista para comenzar tan pronto termine las operaciones de PUSH.
- La llegada tardía de otra interrupción reiniciará el prefetch de la ISR pero no necesita repetir el salvado de registros.

· Salida:

- El estado del procesador es recuperado automáticamente de la pila.
- En paralelo, la instrucción interrumpida es prefetched, lista para reiniciar la ejecución apenas se completen los POPs de la pila.
- Los POPs de la pila pueden ser interrumpidos, permitiendo nuevas ISR ser inmediatamente atendidas sin la sobrecarga temporal de guardar registros

Excepciones e interrupciones

Las excepciones y el stack



Excepciones e interrupciones

17


17

SVC

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	co	nd		1	1	1	1										im	me	diat	e_2	4										

Teniendo en cuenta que los 24 bits menos significativos no son atendidos por el procesador, ¿Cómo hace el user thread para pedir al handler su intervención para diversas acciones?

Como utilizar SVC para hacer un pedido del modo user thread al handler




Excepciones e interrupciones

19

19

Interrupciones



- •Una interrupción no enmascarable (INTNMI)
 - 1-240 interrupciones priorizables
 - · Las interrupciones pueden ser enmascaradas
- •Puede seleccionarse el número de interrupciones activas
- •El controlador de interrupciones anidadas (NVIC) está fuertemente asociado al núcleo del procesador
- Las entradas de interrupción son activas ALTA

Excepciones e interrupciones

Terminología (a ser ampliada)

- Determinístico: Que es predecible. Dado un conjunto de entradas, siempre producirá las mismas salidas pasando por la misma secuencia de estados.
- Prevaciado (preemption) Habilidad de un sistema operativo o programa similar de detener la ejecución de una tarea programada a favor de una tarea de mayor prioridad.
- Tail chaining: Forma de encolar los retornos de interrupciones anidadas, de forma de optimizar el tiempo total de ejecución.
- Latencia de interrupciones: Demora experimentada desde que se genera una interrupción hasta que es atendida

Excepciones e interrupciones


2

21

Interrupciones

- Latencia de interrupciones determinística
- Características avanzadas
 - · Prioridad de pre-vaciado
 - Tail chaining (encadenado de colas)

Latencia de Interrupciones del NVIC



Latencia de interrupciones determinística

- Cortex-M tiene una latencia de interrupción de 12 ciclos y 12 ciclos para retornar de la ISR
- ARM7 tiene una latencia de interrupción entre 26 y 42 ciclos y 16 de retorno. NO ES DETERMINÍSTICO

Excepciones e interrupciones


23

23

Tail Chaining


 En el caso de que una interrupción de mayor prioridad interrumpa una de menor prioridad, se abreviará el proceso de salida y nueva entrada a interrupción (Tail Chaining)

Tail Chaining




25

Latencia de interrupciones - Prevaciado




Excepciones e interrupciones

Latencia de interrupciones – Llegada tardía



27

Manipulación de interrupciones en NVIC



Excepciones e interrupciones

Tabla de vectores Inicial


Exception Type	Address Offset	Exception Vector
18-255	0x48-0x3FF	IRQ #2-239
17	0x44	IRQ #1
16	0x40	IRQ #0
15	0x3C	SYSTICK
14	0x38	PendSV
13	0x34	Reserved
12	0x30	Debug Monitor
11	0x2C	SVC
7-10	0x1C-0x28	Reserved
6	0x18	Usage fault
5	0x14	Bus fault
4	0x10	MemManage fault
3	0x0C	Hard fault
2	0x08	NMI
1	0x04	Reset
0	0x00	Starting value of the MSP

Excepciones e interrupciones

29

29

Tabla de vectores Inicial



Excepciones e interrupciones

Regreso de excepción


EXC_RETURN	Description
0xFFFFFFF1	Return to Handler mode. Exception return gets state from the main stack. Execution uses MSP after return.
0xFFFFFF9	Return to Thread mode. Exception Return get state from the main stack. Execution uses MSP after return.
0xFFFFFFD	Return to Thread mode. Exception return gets state from the process stack. Execution uses PSP after return.
All other values	Reserved.

Excepciones e interrupciones

31

31

Desde el Reset.....



Excepciones e interrupciones