

Diseño Digital Avanzado

Unidad 1 - Introducción a Verto como HDL

Dr. Ariel L. Pola apola@fundacionfulgor.org.ar August 8, 2021

Tabla de Contenidos

- 1. Contenidos Temáticos
- 2. Introducción
- 3. Usando Verilog HDL
- 4. Los Cuatro Niveles de Abstracción
- 5. Verificación en Diseño de Hardware





Contenidos Temáticos

Unidad 1 Introducción a Verilog como lenguaje de diseño de Hardware

- Introducción.
- Historia.
- Síntesis Lógica.
- Módulos.
- Partición del diseño y diseño jerárquico.
- Valores lógicos y tipos de datos.

- Los cuatro niveles de abstracción (switch, gate, dataflow y behavioral).
- Tareas y funciones.
- Aritmética signada.
- Verificación en diseño de hardware.
- Cobertura de código.






Introducción

Verilog - Proyecto

Diseñar Mientras Aprendemos

- El objetivo es aprender el lenguaje de descripción de hardware Verilog mientras diseñamos un módulo que nos permita controlar los leds de la FPGA.
- Los leds RGB se prenderán uno a la vez durante un tiempo definido por una constantes.
- Después de ese tiempo se prende el siguiente led y se apaga el anterior.
- Dos switch selección el tiempo de encendido, un switch permite habilitar el comportamiento y el último switch cambia a otro color los leds.
- Se utiliza el reset del sistema para inicializar todas las variables.




Como es el esquemático? Qué módulos necesitamos?



Introducción Verilog - Proyecto

Diagrama en Bloques

- Contador de 32b
- Comparador
- Multiplexores
- Shift register





Introducción Verilog

Historia

- Verilog fue inventado por Phil Moorby en 1985 mientras trabajaba en Automated Integrated Design Systems, más tarde renombrada Gateway Design Automation.
- El objetivo de Verilog era ser un lenguaje de modelado de hardware.
- VHDL es otro lenguaje que se utiliza para el diseño de hardware.
- Con la llegada de herramientas de síntesis por parte de Synopsys en 1987, Verilog y VHDL empezaron a cambiar todo el paradigma y el espectro de la metodología de diseño de hardware.
- En pocos años, los lenguajes HDL se convirtieron en la elección favorita para el diseño de hardware.



Introducción Verilog

Historia

- Gateway Design Automation fue comprada por Cadence Design Systems en 1990, quien ahora tiene todos los derechos sobre los simuladores lógicos de Verilog y Verilog-XL hechos por Gateway.
- En 1995, con el incremento en el éxito de VHDL, Cadence decidió hacer el lenguaje abierto y transfirió Verilog al dominio público a través de Open Verilog International, actualmente conocida como Accellera.
- La norma Verilog está todavía en evolución.
- Se están agregando más y más características y sintaxis que, por un lado, proporcionan un mayor nivel de abstracción, y por otro lado ayudan al diseñador a verificar eficientemente un diseño RTL.
- Las últimas normas son Verilog 2005 y SystemVerilog 2005, la última adición de más características para el modelado y verificación.



Introducción Verilog

Qué es Verilog?

- Verilog es un lenguaje de descripción de hardware con similitudes a C, pero no es un lenguaje de programación de software.
- Cada línea de código Verilog significa que uno o más componentes de hardware se incluyen en el diseño.
- Es un lenguaje muy rico que permite varios niveles de abstracción, como el diseño, modelado, simulación e implementación.
- No todo el lenguaje es sintetizable por una herramienta de síntesis.
- La herramienta de síntesis traduce Verilog en un diseño a nivel de compuertas.
- La herramienta de síntesis comprende sólo un subconjunto de Verilog llamado RTL.
- El nivel de transferencia de registro (Register Transfer Level RTL) significa la colocación de registros en el diseño y el flujo de datos entre los registros.
- Los avances en la tecnología están permitiendo a los diseñadores desarrollar diseños más complejos, lo que representa un auténtico desafío para los ingenieros de prueba y verificación.
- La prueba de un diseño complejo requiere creatividad e ingenio.





Síntesis Lógica

- El código escrito en RTL se sintetiza para la implementación de nivel de compuertas.
- El proceso de síntesis toma el RTL y lo traduce en un netlist de nivel de compuerta optimizado.
- Para la síntesis lógica, el usuario especifica restricciones de diseño y la tecnología de destino en forma de una biblioteca de celdas estándar (standar cells).
- La biblioteca contiene compuertas lógicas básicas estándar, como AND y OR, o macroceldas como sumadores, multiplicadores, flip-flops, multiplexores, etc.
- La herramienta convierte completamente el diseño descrito en el lenguaje de descripción de hardware RTL en un diseño que contiene celdas estándar.
- Para mapear de forma óptima la descripción de alto nivel en hardware real, la herramienta realiza varios pasos.
 - Convierte primero la descripción RTL en lógica booleana no optimizada.
 - Realiza varias transformaciones para optimizar la lógica sujeto a restricciones de usuario (optimización independiente de la tecnología de destino).
 - La herramienta mapea la lógica optimizada a celdas estándar específicas de la tecnología.



Módulos

- Un código Verilog tiene un módulo de nivel superior, que puede instanciar muchos otros módulos.
- El módulo es el componente básico de Verilog.
- Cada módulo contiene instrucciones e instanciación de módulos de nivel inferior.
- En el diseño de RTL este módulo, una vez sintetizado, infiere la lógica digital.
- El diseñador diseña un diseño de hardware como módulos jerárquicamente interconectados de nivel inferior que forman módulos de nivel superior.
- En el siguiente nivel de jerarquía, los módulos así construidos están conectados además para diseñar incluso módulos de alto nivel (múltiples capas de módulos).
- En el nivel superior, el diseñador también puede concebir la funcionalidad de una aplicación en términos de módulos interconectados.
- Los módulos individuales también pueden ser sintetizados de forma incremental para facilitar la síntesis de diseños grandes.



Módulos

- Los módulos son declarados e instanciados como clases en C ++, pero las declaraciones de módulo no se pueden anidar.
- Las instancias de módulos de bajo nivel están interconectadas y los módulos tienen puertos para estas interconexiones.

Ejemplo


Modulo

```
module fulladder(<port declaration>);
...
endmodule
```

Descripción

```
module fulladder(
output o_sum,
output o_c,
input i_a,
input i_b,
input i_c);
assign {o_c,o_sum}=i_a+i_b+i_c;
endmodule
```

Esquema




Proyecto

Prender Leds

Módulos

- Qué puertos necesitamos?
- Escribir el módulo Top Level con sus puertos.




Partición del Diseño

Lineamientos de Diseño RTL

- La partición de un diseño digital en una serie de módulos es importante.
- Un módulo no debe ser demasiado pequeño ni demasiado grande.
- Siempre que sea posible, el diseño debe dividirse de manera que los límites del módulo terminen en salidas de registros. Esto hará que sea más fácil sintetizar el módulo de nivel superior o síntesis jerárquica en cualquier nivel con limitaciones de tiempo.
- El diseñador también debe asegurarse de que ninguna combinación de nubes cruce los límites del módulo. Esto da a la herramienta de síntesis más facilidades para generar lógica optimizada.

Partición del Diseño - Lineamientos de Diseño RTL





Partición del Diseño

Lineamientos para el Flujo de Diseño de Nivel de Sistema

- Un diseñador de sistemas primero captura los requisitos y especificaciones (R & S) del sistema de tiempo real bajo análisis.
- La implementación del algoritmo en software o hardware necesita realizar cálculos en los datos de entrada y producir datos de salida a las velocidades especificadas.
 - Por ejemplo, en un sistema de comunicación digital, el requisito puede describirse en términos de velocidades de datos y el estándar de comunicación que modula estos datos para la transmisión.
- El desarrollo de algoritmos es uno de los pasos más críticos en el diseño de sistemas.
- Los algoritmos se desarrollan utilizando herramientas como MATLAB, Simulink o C/C++, o en cualquier lenguaje de alto nivel.
- Funcionalmente, cumplir con R & S es una consideración importante cuando el diseñador selecciona un algoritmo de varias opciones.
- Aunque la satisfacción de los requisitos funcionales es la consideración principal, el desarrollador debe tener en cuenta la implementación final del algoritmo en una plataforma integrada que consiste en ASICs, FPGAs y DSPs.



Partición del Diseño

Lineamientos para el Flujo de Diseño de Nivel de Sistema

- Para facilitar la partición del diseño en una plataforma híbrida incorporada, es importante que un diseñador de sistemas defina todos los componentes del diseño, especificando claramente el flujo de datos entre ellos.
- El programa debe ser definido como sucederá en el sistema actual.
 - Por ejemplo, en sistemas de procesamiento de señales en tiempo real, los datos se procesan bloque por bloque. En esta forma, se adquiere un buffer de datos de entrada y se pasa al primer componente del sistema. El componente procesa este buffer de datos y pasa la salida al componente siguiente en orden de ejecución.
- Adherirse a estas directrices facilitará la tarea de partición en HW y SW, co-diseño y co-verificación.



Partición del Diseño

Lineamientos para el Flujo de Diseño de Nivel de Sistema


- Es importante que los diseñadores en las fases subsiguientes en el ciclo de diseño se adhieran a los mismos componentes y nombres de variables en la medida de lo posible.
- Esto facilita enormemente ir y venir en el ciclo de diseño mientras el diseñador está realizando mejoras y verificando su funcionalidad y rendimiento.



Diseño Jerárquico

Jerarquías

- Verilog funciona de manera eficiente con un concepto de modelado jerárquico.
- El código Verilog contiene un módulo de nivel superior y puedo o no tener más módulos instanciados.
- El módulo de nivel superior (top level) no se instancia en ningún lugar.
- Pueden existir varias instancias de un módulo de nivel inferior.
- Verilog es un HDL y, a diferencia de otros lenguajes de programación, una vez sintetizado cada instanciación infiere una copia física del hardware con sus propias compuertas lógicas, registros y cables.






Proyecto

Prender Leds

Jerarquías

- Qué jerarquías podemos encontrar?
- Qué módulos podemos agrupar? Por qué?



Diseño Jerárquico

Puertos

- Los puertos se utilizan para interconectar los módulos instanciados.
- Verilog 95 permite la declaración de los puestos en la definición del módulo y luego se listan en cualquier orden.
- Verilog 2001 incorpora el listado de los puertos dentro de la definición del módulo (ANSI style).

Declaración de Puertos

Verilog 95

```
module fulladder(
    o_sum, o_c, i_a, i_b, i_c);

doutput o_sum;
    output o_c;
    input i_a;
    input i_b;
    input i_c;

assign {o_c,o_sum}=i_a+i_b+i_c;
endmodule
```

Verilog 2001

```
module fulladder(

output o_sum,

output o_c,

input i_a,

input i_b,

input i_c);

assign {o_c,o_sum}=i_a+i_b+i_c;

endmodule
```


Diseño Jerárquico

Instancias

- Instanciar significa incluir un módulo dentro de otro.
- La instancia consiste en:
 - Nombre del módulo (fulladder)
 - Nombre de la instancia (u fulladder)
 - Declaración de puertos
- El orden en la declaración de los puertos es importante dependiendo el estilo que utilicemos.
 - Verilog 95 solo permite declarar los puertos según el orden que fueron definidos en la declaración del módulo.
 - Verilog 2001 incorpora la lista de puertos en la instancia sin tener en cuenta el orden que fueron definidos en la declaración del módulo.



Diseño Jerárquico - Instancias



Ejemplo de instancias de sumadores FA en un Sumador Ripple Carry (Ripple Carry Adder)



Diseño Jerárquico

Instancias de FA en RCA


```
Verilog 95
                                                      Verilog 2001
   module rca(o sum, o c,
                                                          module rca(output [2:0] o sum,
              ia. ib. ic):
                                                                     output
                                                                                  ос.
      output [2:0]
                                                                     input [2:0]
                                                                                  ia.ib.
                            o sum:
 4
      output
                            o c;
                                                       4
                                                                     input
                                                                                   i c);
      input [2:0]
                            ia.ib:
                                                             wire [1:0]
                                                                                   carry:
                                                             // module instantiation
      input
                            i c:
                                                             fulladder
      wire [1:0]
                            carry;
                                                       8
                                                               u fulladder 0 (.o sum(o sum[0]),
9
      // module instantiation
                                                       9
                                                                             .o_c(carry[0]),
      fulladder
                                                                             .i a(i a[0]),
        u fulladder 0(o sum[0],
                                                                             .i b(i b[0]),
                       carry[0],
                                                                             .i_c(i_c));
                       i_a[0], i_b[0],
                                                             fulladder
14
                       i c);
                                                      14
                                                               u fulladder 1 (.o sum(o sum[1]),
      fulladder
                                                                             .o c(carrv[1]).
                                                                             .i a(i_a[1]),
16
        u_fulladder_1(o_sum[1], carry[1],
                                                      16
                       i a[1], i b[1],
                                                                             .i b(i b[1]),
18
                       carry[0]);
                                                      18
                                                                             .i c(carry[0]));
      fulladder
                                                             fulladder
20
        u fulladder 2(o sum[2], o c,
                                                      20
                                                               u fuladder 2(.o sum(o sum[2]),
                       i a[2], i b[2],
                                                                            .o c(o c),
                       carrv[11):
                                                                            .i a(i a[21).
   endmodule
                                                                            .i_b(i_b[2]),
                                                      24
                                                                            .i c(carry[1]));
                                                         endmodule
```

Proyecto

Prender Leds

Instancias

- Instanciar los módulos del diseño.
- Solamente definir los puertos.




Diseño Jerárquico

Lineamientos de Síntesis

- Lógica de encolado (Glue Logic)
 - Mientras que el diseñador está dividiendo el diseño de forma jerárquica en una serie de módulos, debe evitar la lógica de encolado que conecta dos módulos [?].
 - Esto puede suceder después de corregir un desajuste de interfaz o agregar alguna funcionalidad que falta al depurar el diseño.
 - Cualquier lógica de este tipo debería formar parte de la lógica combinacional de uno de los módulos constituyentes.
 - La lógica de encolado puede causar problemas en síntesis ya que los módulos individuales pueden satisfacer restricciones de tiempo, mientras que el módulo de nivel superior puede que no.



Diseño Jerárquico - Instancias




Ejemplo de lógica de encolado(Glue Logic)





Diseño Jerárquico

Lineamientos de Síntesis

- Módulos con objetivos comunes de diseño
 - El diseñador debe evitar colocar en el mismo módulo una lógica crítica y no crítica en tiempo.
 - El módulo con lógica de tiempo crítico debe ser sintetizado para mejorar la sincronización, mientras que el módulo con lógica no crítica en el tiempo se optimiza para el mejor área.
 - Ponerlos en el mismo módulo producirá un diseño sub-óptimo.
 - La lógica debe ser dividida y colocada en dos módulos separados.









Valores Lógicos

Descripción

- Un bit en Verilog puede tomar uno de los cuatro posibles valores mostrados en la tabla.
- Es importante recordar que no hay valores desconocidos en un circuito real, y X en simulación significa solamente que el simulador de Verilog no determina un valor en 0 o 1 de un puerto.

Posibles Valores de un Bit			
0	Cero, Lógico Bajo, Falso o Masa		
1	Uno, Lógico Alto o Potencia		
X	Desconocido		
Z	Alta Impedancia, Desconectado o Puerto Tri-State		



Tipos de Datos

Nets

- Son conexiones físicas entre componentes.
- Tipos de Nets:
 - wire, tri. wor, trior, wand, triand, tri0, tri1, supply0, supply1, trireg.
- En RTL Verilog el tipo de dato mas utilizado es wire.
- Una variable wire representa uno o múltiples bits.
- Aplicación:
 - Conecta puertos entre instancias.
 - Salida de operaciones lógicas.
- En la síntesis, las variables tipo wire infieren físicamente un cable.

Asignación Continua

```
module operation

(output [4:0] o_a , input [1:0] i_s1, input [1:0] i_s2);

wire [3:0] dot;

assign dot = i_s1 + i_s2;

assign o_a = dot + i_s1;
endmodule // operation
```



Tipos de Datos

Register

- Las variables reg se usan para el almacenamiento implícito, ya que los valores deben escribirse en estas variables a menos que se modifique una variable, conserva su valor previamente asignado.
- Una variable *reg* es inferida como registro o dispositivo de almacenamiento cuando tiene asociado una señal de reloj (clock).
- Es importante notar que una variable de tipo reg no implica necesariamente un registro de hardware, puede inferir un cable físico una vez sintetizado.
- Otros tipos de datos register son integer, time y real.

Asignación de Proceso

```
module operation
(output reg [4:0] o_a, input [1:0] i_s1, input [1:0] i_s2, input clock);
reg [3:0] dot;
always@(*) dot = i_s1 * i_s2;
always@(posedge clock) o_a = dot + i_s1;
endmodule // operation
```



Tipos de Datos

Declaración

- Tipo de dato: Especifica el tipo de dato wire/reg.
- Signed/Unsigned: Definición de variable signada o no signada. Por defecto las variables son no signadas.
- Range:
 - Define el número de bits o ancho de palabra de la variable.
 - En el caso de definición de memorias o arreglos la segunda definición determina el número de filas.
 - Sino se definen el rango el valor por defecto es un bit.
- Name: Nombre de la variable.

```
wire/reg <signed/unsigned> [<range or width word>] <name> [<range or len memory>];
```



Tipos de Datos

Ejemplo

■ WIRE

```
1 // 1-bit no signado
wire x1;
3 // 1-bit signado
wire signed x2;
6 // 8-bits no signado
wire [7:0] bus1;
9 // 8-bits signado
uire signed [7:0] bus2;
2 // 8-bits by 1024-row no signado
wire [7:0] array1 [1023:0];
6 // 8-bits by 1024-row signado
vire signed [7:0] array2 [1023:0];
7 wire signed [7:0] array2 [1023:0];
```

REG



Tipos de Datos

Constantes

- Al igual que las variables, una constante en Verilog puede ser de cualquier tamaño.
- Se puede escribir en formato decimal (d), binario (b), octal (o) o hexadecimal (h). Decimal es el formato predeterminado.
- Una constante se representa como < width >' < type > < value >:

Width: Tamaño de la constante.


Type: Tipo de formato.Value: Valor representado.

Ejemplo de formato			
Entero	Almacenado como	Descripción	
1	0000_0000_0000_0000_0000_0000_0000	32 bits Entero	
8'hAA	1010_1010	8 bits Hexadecimal	
6'b10_0011	10_0011	6 bits Binario	
4'017	1111	4 bits Octal	
'hFF	0000_0000_0000_0000_0000_0000_1111_1111	32 bits Hexadecimal	
6'hCA	00_1010	Valor truncado	
6'hA	00_1010	Rellena con ceros	





Clasificación





Nivel Switch o Transistor

Nivel Switch o Transistor

- Es el nivel más bajo de abstracción.
- Este nivel se utiliza para construir compuertas, aunque su uso se está volviendo cada vez mas escaso, ya que las herramientas CAD proporcionan una mejor manera de diseñar y modelar compuertas en el nivel del transistor.



Nivel Gate o Estructural

Nivel Gate o Estructural

- El modelado a nivel de compuerta (gate) está en un bajo nivel de abstracción y no se usa para el diseño de codificación en RTL.
- El interés en este nivel surge del hecho de que las herramientas de síntesis compilan código de alto nivel y generan código a nivel de compuerta.
- Este código se puede simular utilizando el estímulo desarrollado para el código de nivel RTL.
- La simulación a nivel de puerta es muy lenta en comparación con el código de nivel RTL original.
- Se puede realizar una ejecución selectiva del código para unos cuantos casos de prueba para obtener confianza en el código sintetizado.
- La simulación se puede realizar con información de temporización en un archivo de retardo estándar (Standard Delay File - SDF).
- El SDF se genera para simulaciones pre-layout o post-layout, empleando las herramientas de síntesis o *place and route*.




Nivel Gate o Estructural

Nivel Gate o Estructural

- El diseñador puede ejecutar la simulación utilizando el netlist de nivel de compuertas y el SDF.
- Las herramientas proporcionan reportes de tiempo (report timing) que facilitan al diseñador la identificación de caminos (path) que no cumplen con las restricciones de tiempo.
- El código a nivel compuerta se construye a partir de primitivas Verilog (nand, nor, and, or, xor, buf, not).
- El modelado a este nivel requiere describir el circuito usando compuertas lógicas.
- Los retrasos también se pueden modelar en este nivel.



Nivel Gate o Estructural



Ejemplo de implementación a nivel de compuertas.



Los Cuatro Niveles de Abstracción Nivel Dataflow o RTL

Nivel Dataflow o RTL

- Es un nivel de abstracción superior al nivel de compuertas.
- Expresiones, operandos y operadores son utilizados con frecuencia en este nivel.
- Notar que utilizar cualquier operador incluye hardware al desarrollo final.
- En el caso de las operaciones aritméticas, dependiendo el dispositivo para el cual se diseña (FPGAs o VLSI), se infiere diferentes componentes. Por ejemplo, en las FPGAs se instancias DSP, los cuales son IP dedicados que optimizan las operaciones aritméticas. A diferencia de implementaciones VLSI que se instancia sumadores CSA.



Nivel Dataflow o RTL

Tipo	Operadores							
Arithmetic	+	_	=	*	/	%	**	
Binary Bitwise	~	&	\sim &		~	^	~^	^~
Unary Reduction	&	\sim &		\sim	^	~^	+	_
Logical	!	&&		==	===	! =	! ==	
Rational	<	>	<=	>=				
Logical Shift	>>	<<						
Arithmetic Shift	>>>	<<<						
Conditional	?:							
Concatenation	{}							
Replication	{{}}							



Nivel Dataflow o RTL

```
// Suma
                                                     // Logical Shift
                                                     A = 6'b101111;
assign c = a + b;
                                                     B = A >> 2; // B = 6'b001011
// Condicional
assign out = sel ? a : b:
                                                     // Arithmetic Shift
                                                    A = 6'b101111;
                                                     B = A >>> 2: // B = 6'b111011
if(a ==1'b1)
 out = 1'b1:
else
                                                     A = 6'b101111;
  out = 1'b0;
                                                  10 B = A <<< 2; // B = 6'b1111110
// Repeticion
                                                  12 // Reduction
A = 2'b01:
                                                  13 A = 4'b1011:
B = \{4\{A\}\}: // B = 8'b01010101
                                                  14 assign out = &A: // out = 1'b0
```



Nivel Comportamental

Nivel Comportamental

- El nivel de comportamiento es el nivel más alto de abstracción en Verilog.
- Este nivel proporciona construcciones de lenguaje de alto nivel como *for, while, repeat, if-else* y *case*.
- Existen herramientas de síntesis de nivel de comportamiento que toman un modelo de comportamiento completo y lo sintetizan, pero la lógica generada con estas herramientas no suele ser óptima.
- Estas herramientas no se utilizan en aquellos diseños donde el área, la potencia y la velocidad son consideraciones importantes.
- Verilog restringe todas las declaraciones de comportamiento para ser encerrado en un bloque de procedimiento (Procedural Block).
- En un bloque de procedimiento todas las variables en el lado izquierdo de las sentencias deben declararse como del tipo reg, mientras que los operandos del lado derecho en las expresiones pueden ser del tipo reg o wire.
- Hay dos tipos de bloqueo de procedimiento, always e initial



Nivel Comportamental

Bloques de procesamiento Always e Initial

- Un bloque de procedimiento contiene una o varias instrucciones por bloque.
- Una instrucción de asignación utilizada en un bloque de procedimiento se denomina asignación de procedimiento.

Initial

- Se ejecuta sólo una vez, comenzando en t = 0 tiempo de simulación.
- No es un bloque sintetizable, solamente se utiliza para estímulos.
- Generalmente hay mas de un bloque de estímulos, todos ellos se ejecutan concurrentemente.

Always

- Siempre se ejecuta continuamente partiendo en t = 0 y repetidamente después.
- Es sintetizable.



Nivel Comportamental

```
initial always begin procedural assignment 1 procedural assignment 2 procedural assignment 3 procedural assignment 3 procedural assignment 3 end end
```

Ejemplo de bloque Always e Initial.



Nivel Comportamental

Asignación bloqueante

- Una asignación bloqueante es una asignación regular dentro de un bloque de procedimiento.
- Estas asignaciones se llaman bloqueante porque cada asignación bloquea la ejecución de las asignaciones posteriores en la secuencia.
- En el código RTL Verilog, estas asignaciones se utilizan para modelar la lógica combinacional.
- Para que el código RTL deduzca la lógica combinatoria, las asignaciones de procedimiento de bloqueo se colocan en un bloque mismo always.
- Los bloques contienen lista de sensibilidad. Sólo ejecuta un bloque siempre si cambia una de las variables de la lista de sensibilidad.
- El método clásico de listado de sensibilidad es escribir todas las entradas en el bloque en un corchete, donde cada entrada está separada por una etiqueta "or". En Verilog-2001 admite listas de sensibilidad separadas por comas. También admite escribir un "*" para la lista de sensibilidad.




Nivel Comportamental

Asignación Bloqueante

```
module bloqueante
(output reg o_data,
input i_a,i_b);

reg or0, and0;

always@(*) begin
or0 = i_a | i_b;
and0 = i_a & i_b;
o_data = or0 | and0;
end
endmodule
```





Nivel Comportamental

Asignación no-bloqueante

- Las asignaciones de procedimientos no bloqueantes no bloquean otras declaraciones en el bloque y estas sentencias se ejecutan en paralelo.
- El simulador ejecuta esta funcionalidad asignando la salida de estas sentencias a variables temporales y al final de la ejecución del bloque estas variables temporales se asignan a variables reales.
- Las variables del lado izquierdo son del tipo reg.
- Se utiliza para inferir lógica sincrónica.
- Todas las asignaciones se realizan en paralelo.




Nivel Comportamental

Asignación no-Bloqueante

```
module nobloqueante
(output reg o_data,
input i_a,i_b, clock);

reg or0, and0;

always@(posedge clock) begin
or0 <= i_a | i_b;
and0 <= i_a & i_b;
o_data <= or0 | and0;
end
endmodule
```





Nivel Comportamental

Control de Tiempo


- Verilog proporciona diferentes construcciones de tiempo para modelar el tiempo y los retrasos en el diseño. El simulador de Verilog trabaja en la sincronización sin unidad para simular la lógica.
- El tiempo simulado en cualquier instancia del diseño se puede acceder utilizando la variable "\$time".
- El diseñador puede insertar demoras en el código colocando "número". Al encontrar esta sentencia, la simulación detiene la ejecución de la sentencia hasta que "< numero >" de unidades de tiempo hayan pasado. El control se libera de esa sentencia o bloque para que otros procesos puedan ejecutarse.
- No se utiliza para síntesis.
- Otra directiva de control de tiempo importante en Verilog es "@". Esta directiva modela el control basado en eventos. Detiene la ejecución de la sentencia hasta que sucede el evento. Esta construcción de control de sincronización se usa para modelar la lógica combinacional.



Nivel Comportamental

Sistema Realimentado (Feedback)

- Un sistema realimentado, como por ejemplo un acumulador, tienen que ser sistema que incluyan registros entre la lógica combinacional.
- Cualquier circuito que sea solamente combinacional no será sintetizable correctamente por la herramienta.
- Este tipo de diseño no es aceptado en la síntesis.
- Importante: Utilizar una señal de inicialización (reset) en estos registros.
- El reset puede ser síncrono o asíncrona y en ambos casos activo por alto o bajo. Usualmente es activo por bajo porque de esta forma se encuentra disponible en la librerías de tecnologías.





Nivel Comportamental

```
Registro con reset sincrono
   // Registro con reset asincrono
   // activo por bajo
                                                          // activo por bajo
   always @ (posedge clk or negedge rst n)
                                                          always @ (posedge clk)
     begin
                                                            begin
        if (!rst n)
                                                                if (!rst n)
          acc_reg <= 16'b0;
                                                                  acc reg <= 16'b0:
        else
                                                                else
                                                       8
          acc reg <= data+acc reg;
                                                                 acc reg <= data+acc reg;
     end
                                                            end
   // Registro con reset asincrono
                                                             Registro con reset asincrono
   // activo por alto
                                                          // activo por alto
   always @ (posedge clk or posedge rst)
                                                          always @ (posedge clk)
14
     begin
                                                       14
                                                            begin
        if (rst)
                                                                if (rst)
16
          acc reg <= 16'b0:
                                                       16
                                                                  acc reg <= 16'b0:
        else
                                                                else
18
          acc reg <= data+acc reg;
                                                                  acc reg <= data+acc reg;
19
     end
                                                            end
```



Nivel Comportamental

Generación de Clock y Reset

- Normalmente estas señales provienen de un oscilador de cristal fuera del chip o FPGA (clock) y un pulsador (reset).
- El Clock se distribuye o encamina utilizando árboles de reloj. Se trata de rutas especialmente diseñadas que llevan los relojes a los registros y los flip-flops, causando un mínimo sesgo (skew) a estas señales especiales.
- Un "archivo de restricción de usuario" (User Constraint File UCF) enumera las restricciones para la colocación, mapeo, sincronización y generación de bit.
- Estas señales son generadas como estímulos al momento de realizar el testeo y verificación del código RTL.

```
1 initial begin // Inicializacion de variables
2 clk = 0; // clock se inicia con 0
3 #5 rst_n = 0; // reset en bajo
4 #2 rst_n = 1; // reset en alto
6 end
6 always #10 clk = (~clk); // generacion de clock
```



Nivel Comportamental

Declaración CASE

- Compara el valor de entrada con un número de posibles opciones.
- Existen dos variantes de case (situaciones "don't care"):
 - casez: No considera los valores en z.
 - casex: No considera los valores en x y z.

```
module mux4 1(in1,in2,in3,in4,sel,out);
                                                          always @(op code)
      input [1:0] sel;
                                                            begin
      input [15:0] in1, in2, in3, in3;
                                                               casez (op code)
      output [15:0] out;
                                                        4
                                                                 4'b1???: alu inst(op code);
      req
             [15:0] out:
                                                                 4'b01??: mem rd(op code);
      always @(*) begin
                                                                 4'b001?: mem wr(op code):
         case (sel)
                                                               endcase
           2'b00: out = in1;
                                                            end
           2'b01: out = in2:
           2'b10: out = in3:
           2'b11: out = in4;
           default: out = 16'bx:
         endcase
14
      end
   endmodule
```

Nivel Comportamental

Declaración IF


- Evalúa la expresión y realiza una tarea o asignación en caso de ser True o False.
- Soporta múltiples condiciones.



Nivel Comportamental

Evitar Latches en el Diseño

- Un diseñador debe evitar cualquier sintaxis de RTL que infiera latches.
- Un latch es un dispositivo de almacenamiento que almacena un valor sin el uso de un reloj.
- Suelen ser específicos de la tecnología y deben evitarse en diseños síncronos.
- Para evitarlos, el diseñador debe cumplir con las directrices de codificación.





Nivel Comportamental




Diagrama de tiempo D-Latch y D-Flip-Flop.



Nivel Comportamental

Caso 1

```
input [1:0] sel;
                                                        input [1:0] sel;
rea
      [1:0] out a.out b:
                                                              [1:0] out a.out b:
always @(*) begin
                                                        always @(*) begin
   if (sel == 2'b00) begin
                                                           out a = 2'b00;
      out a = 2'b01;
                                                           out b = 2'b00;
      out b = 2'b10:
                                                           if (sel=2'b00) begin
                                                              out a = 2'b01;
   end
                                                              out b = 2'b10:
   else
     out a = 2'b01:
                                                           end
end
                                                           else
                                                             out a = 2'b01:
                                                        end
```

Caso 2

```
always @(*) begin
                                                       always @(*) begin
   out a = 2'b00:
                                                           out a = 2'b00;
   out b = 2'b00:
                                                           out b = 2'b00:
   if (sel==2'b00) begin
                                                           if (sel==2'b00) begin
      out a = 2'b01;
                                                              out a = 2'b01;
      out b = 2'b10;
                                                              out b = 2'b10;
   end
                                                           end
   else if (sel == 2'b01)
                                                           else if (sel == 2'b01)
     out a = 2'b01;
                                                             out a = 2'b01;
                                                           else
end
                                                             out a = 2'b00:
                                                    12 end
```




Proyecto

Prender Leds

Modelar el comportamiento

Describir cada uno de los sub-sistemas





Nivel Comportamental

Control de Simulaciones

- Verilog provee varias funciones para el control de las simulaciones.
 - \$finish: Sale de la simulación.
 - \$stop: Detiene la simulación y puede retornar desde el punto de detención.
 - \$display: Imprime una salida.
 - \$monitor: Es similar a \$display pero esta activo todo el tiempo.
 - \$fmonitor,\$fdisplay: Escriben en archivos y se utiliza la función \$fopen para generar el archivo.
 - \$readmemb,\$readmemh: Carga de datos en memorias en formato binario o hexadecimal.

Otros

- Macros: Permite hacer asignación de constantes utilizando la clave 'define. Ejemplo ('define DIFF 6'b001101).
- Comandos de pre-procesamiento:
 - 'ifdef: Condicional pre-compilación.
 - 'include: Incluye el contenido de archivos donde se localiza el comando.
- Comentarios: Al igual que C se utilizan // y /* */.



Nivel Comportamental

Parámetros (parameter)

- Los parámetros son constantes que son locales a un módulo.
- A un parámetro se le asigna un valor por defecto en el módulo y para cada instancia de este módulo se le puede asignar un valor diferente.
- Los parámetros son muy útiles para mejorar la reutilización de los módulos desarrollados.
- Un módulo se llama parametrizado (parametered) si está escrito de una manera que el mismo módulo se puede instanciar para diferentes anchos de puertos de entrada y salida.

Parámetros locales (localparam)

- Es una constante local al módulo.
- No se puede cambiar en valor en una instancia.
- El valor de la constante puede ser cambiado en forma dinámica si esta asignado a un parámetro.



Nivel Comportamental

Declaración

```
module adder(o sum, i a, i b, i c);
                                                    module adder
  parameter DATA = 4:
                                                      \#(parameter DATA = 4.
  localparam OUTPUT = DATA + 1;
                                                        parameter OUTPUT = DATA + 1)
                                                        (output [OUTPUT -1: 0] o sum,
                                                 4
  output [OUTPUT -1: 0] o_sum;
                                                         input [DATA -1:0] ia. ib.
  input [DATA -1:0] ia, ib;
                                                         input
                                                                                i c);
  input
                         i c;
                                                       assign o sum = i a+i b+i c:
  assign o sum = i a+i b+i c:
                                                    endmodule
endmodule
```

Instancia

```
module stimulus (o sum.in1.in2.i c):
                                                         module stimulus
                                                           \#(parameter DATA = 8,
      parameter DATA
                        = 8:
      localparam OUTPUT = DATA + 1;
                                                             parameter OUTPUT = DATA + 1)
                                                       4
                                                            (output [OUTPUT -1: 0] o sum,
      output [OUTPUT -1: 0] o sum:
                                                             input [DATA -1:0] in1, in2,
     input
             [DATA -1 : 0] in1, in2;
                                                             input
                                                                                     i c);
     input
                             i c;
                                                      8
                                                            adder #(.DATA(DATA),
                                                                    .OUTPUT(OUTPUT))
      adder #(DATA)
      u adder(o sum,
                                                            u adder (.o sum(o sum),
              in1 .
                                                                    .in1(in1).
12
              in2 .
                                                                    .in2(in2).
              i c);
                                                                    .i c(i c));
   endmodule
                                                         endmodule
```



Tarea

Tarea

- Se puede utilizar para codificar una funcionalidad que se repite varias veces en un módulo.
- Tiene entradas, salidas y puede tener sus variables locales.
- Todas las variables definidas en el módulo también son accesibles en la tarea.
- Debe definirse en el mismo módulo utilizando palabras claves task y endtask. Se puede llamar desde otros módulos siempre y cuando esté definida en un archivo aparte que se incluye utilizando la palabra clave 'include.
- Se llaman desde bloques *initial* o *always* o desde otras tareas en un módulo.
- Pueden contener declaraciones de tiempo (#,@).
- Pueden usar y/o asignar valores a cualquier señal declarada como global.
- Importa el orden de los puertos de entrada y salida al momento de llamar una tarea.
- Pueden utilizarse para modelar lógica combinacional o secuencial.



Tarea

```
module RCA
     (output reg [3:0] o sum,
      output reg
                        o_c,
      input
                 [3:0] ia, ib,
      input
                        i c);
      reg [4:0]
                        carry;
      integer
                        i:
9
      task FA(output reg o_sum, o_carry,
              input
                          in1, in2, i_carry);
         {o_carry,o_sum} = in1 + in2 + i_carry;
14
      endtask // FA
16
      always @(*) begin
         carry[0]=c in;
18
         for(i=0; i<4; i=i+1) begin
19
            FA(i_a[i], i_b[i], carry[i], o_sum[i], carry[i+1]);
20
         end
         o c = carry[4];
      end
   endmodule
```



Función

Función

- Similar a una tarea, ya que también implementa código que se puede llamar varias veces dentro de un módulo.
- Se define en el módulo usando las palabras clave function y endfunction.
- Sólo puede calcular una salida, debiendo tener al menos una entrada.
- La salida debe asignarse a una variable implícita que lleve el nombre y el alcance de la función.
- No puede utilizar construcciones de tiempo (#,@).
- Puede ser llamada desde un bloque de procedimiento o una declaración de asignación continua.
- Puede llamarse desde otras funciones y tareas, mientras que una función no puede llamar a una tarea.



Función

```
module MUX4to1(output out, input [3:0] in, input [1:0] sel);
      wire
                               out1, out2;
      function MUX2to1:
         input
                               in1. in2:
         input
                               select:
         assign MUX2to1 = (select) ? in2:in1:
      endfunction // MUX2to1
      assign out1 = MUX2to1(in[0], in[1], sel[0]);
9
      assign out2 = MUX2to1(in[2], in[3], sel[0]);
      assign out = MUX2to1(out1, out2, sel[1]):
   endmodule
   module testFunction:
      rea [3:01 IN:
14
      reg [1:0] SEL;
                OUT:
      wire
16
      MUX4to1 mux(IN. SEL. OUT):
      initial begin
18
         IN = 1:
                    SEL = 0:
19
         #5 IN = 7; SEL = 0;
         #5 IN = 2: SEL = 1:
20
         #5 IN = 4; SEL = 2;
         #5 IN = 8; SEL = 3;
      end
24
      initial
        $monitor($time, " %b %b %b\n", IN, SEL, OUT);
   endmodule
```

Aritmética Signada

Aritmética Signada

- Las variables *reg* y *wire* modifican usando la palabra clave *signed*.
- Habilita las operaciones aritméticas signadas que consideran la extensión de signo.
- Se castea una variable a signada o no signada usando \$signed o \$unsigned.
- >>> considera la expansión de signo.

```
1 // Asignaciones
2 reg signed [63 :0] data;
3 wire signed [7 :0] vector;
input signed [31 :0] a;
function signed [128:0] alu;
6
7 // Desplazamiento Signado
8 reg [63:0] data;
always @(*) begin
10 out = ($signed(data))>>> 2;
end
```





Introducción

- Verilog está especialmente diseñado para el modelado de hardware y carece de características que facilitan la verificación de complejos diseños digitales.
- Herramientas automáticas de diseño electrónico Electronic Design Automation EDA facilitan al diseñador la verificación del diseño empleando diferentes metodologías.
- Es importante señalar que la verificación debe realizarse de manera que el código desarrollado para la verificación sea reutilizable.
- Tres términos que generan confusión:
 - Validación: Las especificaciones (a menudo un modelo C) satisfacen los requisitos del mercado o del cliente.
 - Verificación: La implementación (RTL, netlist) coincide con las especificaciones.
 - Prueba (testing): El dispositivo fabricado coincide con la implementación.



Enfoques para Probar un Diseño Digital

Prueba Black-Box

- Es una prueba contra especificaciones cuando la estructura interna del sistema es desconocida.
- Se aplica un conjunto de entradas y se comprueban las salidas en función de la especificación o de la salida esperada, sin tener en cuenta los detalles internos del sistema.
- El diseño a probar se denomina normalmente el dispositivo bajo prueba (Device Under Test - DUT).

Prueba White-Box

- Contrasta con las especificaciones mientras se hace uso de la estructura interna conocida del sistema.
- Permite al desarrollador localizar un error para una rápida corrección.
- Por lo general, este tipo de pruebas es realizado por el desarrollador del módulo.



Niveles de Prueba

Niveles de Prueba en el Ciclo de Desarrollo

Prueba a nivel de módulo y componente

- Un componente es una combinación de módulos.
- Se emplea la técnica White-Box y es realizada por el desarrollador del módulo.

Prueba de integración

- Los módulos implementados se instancian como componentes de un módulo y se utilizan pruebas Black-Box y White-Box.
- La interacción entre ellos se verifica utilizando casos de prueba (test cases).

Prueba a nivel de sistema

- Se realiza después de integrar todos los componentes del sistema, para comprobar el cumplimiento de las especificaciones.
- Incluye verificación funcional, evaluación del rendimiento y pruebas de stress.

Pruebas de regresión

 Son un subconjunto de vectores de prueba que el diseñador debe ejecutar después de cualquier corrección de errores o modificación significativa en un diseño ya probado.



Métodos para Generar Casos de Prueba

Métodos para generar casos de prueba

- Generación exhaustiva de vectores de prueba: Muy utilizado para diseños pequeños o pruebas a nivel de módulos, ya que la generación de vectores en ocasiones demando mucho tiempo de procesamiento.
- Pruebas aleatorias: Suele utilizarse para diseños grandes, en donde las entradas se generan aleatoriamente a partir de un gran conjunto de valores posibles. En muchos casos, se consideran los casos extremos worst and best cases.
- Pruebas basadas en restricciones (constraint): Funciona con pruebas aleatorias, por lo que la aleatoriedad se ve obligada a trabajar en un rango definido.
- Pruebas para localizar una falla: Se emplea un conjunto de secuencias de entrada como estrategia de prueba para identificar fallos, teniendo en cuenta patrones que pueden generar errores en el diseño.
- Comprobador de modelos (model checkers): El diseñador puede hacer uso de modelos para comprobar diseños que implementan protocolos estándar (por ejemplo, interfaces).



Verificación en Diseño de Hardware Cobertura de Código

Cobertura de Código (coverage)

- Las herramientas de cobertura de código proporcionan la capacidad de evaluar la calidad de la verificación.
- Pueden proporcionar información sobre qué partes del código han sido probadas, así como qué estados y argumentos de una máquina de estado finito han sido probados.
- Una cobertura de código del 100% es muy difícil lograr, por lo cual se buscan casos funcionales que permitan arribar a ese valor.
- La cobertura considera expresiones y *toggle* de compuertas.

