Cortex M

Parte 1 – Introducción

Introducción y Arquitectura

1

1

Agenda

- Introducción
- Presentación de la Familia Cortex M
- Arquitectura de los Cortex M
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP

Introducción y Arquitectura

Agenda

- Introducción
- Presentación de la Familia Cortex M
- Arquitectura de los Cortex M
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPC

Introducción y Arquitectura

3

3

Algunos conceptos Fundamentales


Ciclo perpetuo de ejecución Búsqueda Cod Op Decodificación Cod Op Este ciclo perpetuo y secuencial cambiará con la introducción del pipeline de la familia ARM

5

Arquitecturas de las computadoras

Introducción y Arquitectura


Arquitectura Von Neumann



Introducción y Arquitectura

Arquitecturas de las computadoras

Arquitectura Harvard



Introducción y Arquitectura

7

7

Mapa de Memoria Genérico

0xFFFFFFF 0xE0000000	System Level	Private peripherals, including built-in interrupt controller (NVIC), MPU control registers, and debug components					
0xDFFFFFF 0xA0000000	External Device	Mainly used as external peripherals					
0x9FFFFFF 0x60000000	External RAM	Mainly used as external memory					
0x5FFFFFF 0x40000000	Peripherals	Mainly used as peripherals					
0x3FFFFFF 0x20000000	SRAM	Mainly used as static RAM					
0x1FFFFFF 0x00000000	Code	Mainly used for program code, also provides exception vector table after power-up					

Cortex - Parte 1 8

Una de las formas de clasificar las computadoras

- Complejidad de su repertorio de instrucciones
 - Computadoras CISC
 - Computadoras RISC

Introducción y Arquitectura

9

9

Análisis estadístico de Ejecución de programas estándar

	Tipo de instrucción %					
	Movimiento de datos ൂ ^{ട്ട} ൂ ^{ട്ട}	s 43				
_	Movimiento de datos Control de flujo (branches) ည ^{3 de las} instru ^{cciones}	23				
	Operaciones Aritméticas	15				
	Comparaciones	13				
	Operaciones Lógicas	5				
	Otras	1				

Concepto RISC

- Se buscó diseñar un procesador que tuviera pocas instrucciones, fundamentalmente las de uso más frecuente y se optimizó su tiempo de ejecución, de manera que la arquitectura resultante fuera muy eficiente en la mayoría de las instrucciones de uso corriente.
- Las instrucciones complejas, no tendrían lugar en el repertorio de instrucciones y deberían ser implementadas por medio de varias instrucciones sencillas.

Introducción y Arquitectura

11

11

Ventajas Arquitectura RISC

- 1. Mejor aprovechamiento de área de silicio. Típicamente 1/3 a ¼ del área requerida por un procesador x86.
- 2. Menor consumo de energía.
- 3. Menor tiempo de desarrollo
- Mayor rendimiento de la energía.
 Típicamente 40 a 50% menor consumo por MHz de reloj.

http://blogs.arm.com/software-enablement/375-risc-versus-cisc-wars-in-the-prepc-and-pc-eras-part-1/http://blogs.arm.com/software-enablement/377-risc-versus-cisc-wars-in-the-postpc-eras-part-2/

Inconvenientes Arquitectura RISC

- 1. No ejecuta código x86
- 2. Generalmente tienen una pobre densidad de código comparada con CISC
- Se requerirán múltiples instrucciones RISC para ejecutar una CISC (aunque el tiempo de ejecución del programa completo en RISC sea menor que el tiempo de ejecución en CISC)

Introducción y Arquitectura

13

13

El repertorio de instrucciones con que nos encontraremos será:

- 1. Instrucciones de procesamiento de datos
- 2. Instrucciones de movimientos de datos
- 3. Instrucciones de control de flujo
- 4. Instrucciones especiales

Cantidad de direcciones en la palabra de instrucción

Tres Direcciones



Introducción y Arquitectura


15

15

Expectativas

- 1. Arquitectura Harvard Modificada.
- 2. Bajo consumo (chip pequeño por arquitectura RISC).
- 3. Depuración incluída en el chip (JTAG y SWD).
- 4. Chip diseñado para trabajar en lenguajes de alto nivel.

Implementación en un Microcontrolador Cortex



En los microcontroladores de 32 bits se implementa una versión de las máquinas de 3 direcciones en las que las direcciones de los operandos se puede dar por medio de registros de 32 bits que contienen los operandos y que previamente fueron cargados en los mismos **17** ₁₇

Introducción y Arquitectura

17

Suma del contenido de dos posiciones de memoria

Lo que en un CISC sería: Add result, Oper1, Oper2


En RIS	En RISC puede ser:							
ldr	r0,=Oper1							
ldr	r1,[r0]							
ldr	r0,=Oper2							
ldr	r2,[r0]							
add	r3,r2,r1							
LDR	r0,=result							
str	r3,[r0]							

Oper1 Oper2	DCD DCD		0x12345678 0x23456789
AREA result		4	

Carga inmediata de 32 bits en un registro

En realidad el compilador lo traduce a:

Queremos implementar LDR R0,=0x12345



Introducción y Arquitectura

19

19

Agenda

- Introducción
- Presentación de la Familia Cortex M
- Arquitectura de los Cortex M
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPC

Introducción y Arquitectura


ARM Connected Community – 900+



21

Aplicaciones







23

¿Para qué un PLL?





¿Qué efectos producen los picos de corriente y cómo se minimizan?




Introducción y Arquitectura

25

25

Potencia disipada en función de la frecuencia



Introducción y Arquitectura

Principios Básicos ARM - Cortex

- Se basa en Arquitectura RISC.
- Optimización del tiempo de ejecución de las instrucciones más frecuentes
- Importante banco de registros
- Arquitectura load-store.
- Pipeline

Introducción y Arquitectura

27

27

Principios Básicos ARM - Cortex

- Instrucciones de tamaño fijo: 16 ó 32-bit
- Ejecución condicional de todas las instrucciones, para maximizar el rendimiento de la ejecución.
- Computadora de 3 direcciones.
- Varios modos de operación.
- Las operaciones aritméticas y lógicas son entre registros.

Introducción y Arquitectura

Características ARM - Cortex

- Todos las familias de procesadores Cortex comparten el mismo repertorio de instrucciones.
- El núcleo del procesador es compartido por todos los fabricantes de silicio. Los periféricos son específicos de cada modelo y suelen NO ser compatibles entre si, por lo cual se han implementado metodologías de homogeneización (CMSIS).
- Existen técnicas de programación que hacen que esas incompatibilidades de hardware sean disimuladas para el programador
- Registros de 32 bits (16 + 1 disponibles). Registros 0 a 7 disponibles en todo momento
- Estructura del bus tipo Von Neuman (ARM7 y Cortex M0), tipo Harvard (Cortex y ARM9)

Introducción y Arquitectura

29

29

Componentes, Familias y subfamilias

Evolución


Processor Name	Architecture Version	Memory Management Features	Other Features
ARM7TDMI	ARMv4T		
ARM7TDMI-S	ARMv4T		
ARM7EJ-S	ARMv5E		DSP, Jazelle
ARM920T	ARMv4T	MMU	
ARM922T	ARMv4T	MMU	
ARM926EJ-S	ARMv5E	MMU	DSP, Jazelle
ARM946E-S	ARMv5E	MPU	DSP
ARM966E-S	ARMv5E		DSP
ARM968E-S	ARMv5E		DMA, DSP
ARM966HS	ARMv5E	MPU (optional)	DSP
ARM1020E	ARMv5E	MMU	DSP
ARM1022E	ARMv5E	MMU	DSP
ARM1026EJ-S	ARMv5E	MMU or MPU	DSP, Jazelle
ARM1136J(F)-S	ARMv6	MMU	DSP, Jazelle
ARM1176JZ(F)-S	ARMv6	MMU + TrustZone	DSP, Jazelle
ARM11 MPCore	ARMv6	MMU + multiprocessor cache support	DSP, Jazelle
ARM1156T2(F)-S	ARMv6	MPU	DSP
Cortex-M3	ARMv7-M	MPU (optional)	NVIC
Cortex-R4	ARMv7-R	MPU	DSP
Cortex-R4F	ARMv7-R	MPU	DSP + Floating point
Cortex-A8	ARMv7-A	MMU + TrustZone	DSP, Jazelle

Introducción y Arquitectura


31

31

Evolución



Aplicaciones de las distintas subfamilias



- ARM Cortex-A, Orientado a Sistemas Operativos complejos y aplicaciones multiusuario.
- ARM Cortex-R, Orientada a sistemas operativos embebidos en tiempo real.
- ARM Cortex-M, Orientada a aplicaciones de bajo costo y FPGA

http://www.actel.com/interact/confirmati on.aspx?p=E239default.aspx.htm

Introducción y Arquitectura

33

33

Aplicaciones de las distintas subfamilias

Cortex Processors

- Cortex-A: application profile
 - · High performance, multiprocessing
 - A5,A7,A8,A9,A12,A15,A53,A57
- Cortex-R: real-time profile
 - Predictable performance
- Cortex-M: microcontroller profile
 - Low cost, low power, bit and byte operations, fast interrupt response
 - M0: Optimized for size and power (13 $\mu W/MHz$ dynamic power)
 - M0+: Lower power (11 μ W/MHz dynamic power), shorter pipeline
 - MI: Optimized for FPGAs
 - M3: Full Thumb and Thumb-2 instruction sets, single-cycle multiply instruction, hardware divide, saturated math, $(32 \, \mu W/MHz)$
 - M4: Adds DSP instructions, optional floating point unit
- Power and performance comparisons
- ISA: ARM vs. Thumb



Cortex M básicos




Introducción y Arquitectura

35

35

Cortex




Agenda

- Introducción
- Presentación de la Familia Cortex M
- Arquitectura de los Cortex M
- Repertorio de Instrucciones y Ejemplos
- Sistema de Memoria
- Excepciones, Interrupciones y el NVIC
- La familia NXP LPC

Introducción y Arquitectura

37

37



Introducción y Arquitectura

Objetivos Cortex M

- Optimizado para uso con flash en un solo ciclo
- Esquema de Interrupciones priorizables basado en hardware
 - Deterministico/Interrupciones con baja latencia
 - Interrupción no enmascarable (NMI)
- Multiplicación en un solo ciclo y división por hardware
- Requerimientos reducidos de memoria.
 - Almacenamiento de datos no-alineado
 - Manipulación de bits
 - Thumb-2

Introducción y Arquitectura

39

39

Objetivos Cortex M

- Manejo de potencia disipada y modos de muy bajo consumo.
- Herramientas de depuración incorporadas en el chip (breakpoints, watchpoints y serial wire viewer).
- Diseño optimizado para la programamción en C (aún del reset, interrupciones y excepciones).
- Excelente soporte para la implementación de sistemas operativos.
- Mapa de memoria Fijo
- Bit-banding (operación atómica sobre bits)

Introducción y Arquitectura

Tamaño de instrucciones y datos


- ARM es una arquitectura de 32-bits.
 - Byte significa 8 bits
 - Halfword significa 16 bits
 - Word significa 32 bits
- El repertorio de instrucciones
 - 32-bit ARM
 - 16-bit Thumb
 - Thumb-2 es una combinación de ambos
- Los que tienen la extensión Jazelle ejecutan código Java

Introducción y Arquitectura

4


41

Cortex M



Introducción y Arquitectura

Arquitectura Cortex M



Núcleo Cortex-M (core)

Arquitectura Harvard
Pipeline de tres etapas con especulación
de saltos

Thumb®-2 y Thumb tradicional ALU con división por H/W y multiplicación en un ciclo

Procesador Cortex-M

Controlador de interrupciones Configurable

Bus matrix

Componentes de depuración avanzados


Opcionales: MPU & ETM

Introducción y Arquitectura

43


43

Arquitectura Cortex M



Un ejemplo: AMBA

(Advanced Microcontroller Bus Architecture)




Introducción y Arquitectura

45


45

Ejemplo de Implementación Arquitectura Cortex M



Introducción y Arquitectura

STM32F401RE



Introducción y Arquitectura


4

47

Registros de Cortex M

Modelo amigable para compiladores

- Arquitectura Load/Store
- Registros de 32-bit
- Esquema Flexible de registros
- Espacio de direccionamiento Linear de 32-bits



Introducción y Arquitectura

Registros específicos

- R15 = PC
- R14 = LR = Link register. Almacena la dirección de retorno en subrutinas y excepciones
- R13 = SP (con doble significación)
- Program Status Registers (PSRs)
- Interrupt Mask Registers (PRIMASK, FAULTMASK, BASEPRI)
- Control Register (CONTROL)


Introducción y Arquitectura

49

49

Modos ARM, Thumb y Thumb-2

Thumb-2 y Thumb




Introducción y Arquitectura

51

51

Cambio de modos en ARM



Introducción y Arquitectura

Arm 32 y Thumb 2 en Cortex

- No hay overhead de conmutación de estado, ahorrando tiempo de ejecución y espacio de instrucción
- No hay necesidad de separar el código ARM del Thumb y se puede hacer todo el programa en un solo archivo, lo que hace el desarrollo y mantenimiento del firmware más fácil
- Es más fácil obtener la mejor eficiencia y rendimiento, a su vez, por lo que es más fácil escribir software, porque no hay necesidad de preocuparse por el cambio de código entre el ARM y Thumb para tratar de obtener la mejor densidad / rendimiento

Introducción y Arquitectura

53

53

Thumb-2


- Permite mezclar instrucciones de 16 bits de longitud con instrucciones de 32 bits.
- La mayor parte de las instrucciones de los Cortex-M son de 16 bits.
- Internamente se procesan como instrucciones de 32 bits, por lo que existe una etapa de decompresión de las instrucciones que las lleva de 16 a 32 bits.

Introducción y Arquitectura

Thumb-2

Debemos destacar dos temas muy importantes:

1. A pesar de que la mayoría de las instrucciones de un Cortex M son de 16 bits, internamente se procesan como 32 bits "descomprimiéndose"



 Aunque las instrucciones sean de 16 operan sobre registros de 32 bits (salvo las instrucciones específicas que trabajan sobre 16 u 8 bits)

Introducción y Arquitectura

55

55

Instrucciones en Thumb-2

- En ARM Unified Assembler Language Muchas instrucciones se representan nemónicamente de igual manera para 32 ó 16 bits.
- Si no indicamos lo contrario, y de ser posible los compiladores habitualmente eligen la opción de 16 bits.
- Ej: ADDS RO, #1 será implementada en 16 bits
- · Si deseamos se más explícitos (strong Typing)
- ADDS.W R0,#1 ; Wide = 32 bits
- ADDS.N R0,#1 ; Narrow = 16 bits

Thumb-2




Introducción y Arquitectura

57

57


Comparación

Dhrystone 2.1 Benchmark



Introducción y Arquitectura

Compatibilidad entre subfamilias




Introducción y Arquitectura

5

59

Caminos de Datos y pipeline

Caminos de datos




Introducción y Arquitectura


61

61

Pipeline de 3 etapas



Pipeline en Cortex. Funciones ampliadas



- Pipeline de 3-etapas + especulación de saltos
 - Cuando se encuentra una instrucción de salto, la etapa de decodificación también incluye una búsqueda de código de operación especulativa del salto


Introducción y Arquitectura

63

63


Utilización Óptima del Pipeline

6 cilos = 6 Instrucciones



Introducción y Arquitectura

Caso más desfavorable




Introducción y Arquitectura

65

65





LDR

Debe completarse la instrucción LDR antes de poder ejecutar la sig. instrucción

Cycle				1	2	3	4	5	6	7	8	9
Operation												
ADD		F	D	Е								
SUB			F	D	Е							
LDR				F	D	Ea	Ed					
AND					F	D	S	Е				
ORR						F	S	۵	Е			
EOR								F	D	Е		
	F - Fetch Ea – LDR a											

Introducción y Arquitectura

67

67

That's All Folks



Introducción y Arquitectura