
Exercício Prático 01 Prof. Romanelli

Atenção:

- 1) Observe a data de entrega, não haverá nenhum adiamento.
- 2) Estes exercícios poderão ser realizados em grupo, mas todos os elementos do grupo devem submeter os arquivos pelo Canvas.
- 3) O formato deverá ser pdf, outros formatos serão penalizados (tiro ponto!).


Objetivo: Datasheet de componentes,

portas lógicas Somador completo



1/2 somador

1. Monte um ½ somador no logisim.



2. Verifique a tabela verdade.

A0	B0	Soma	CarryOu
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

3. Identifique através de um datasheet (use a web) os componentes que possuem as portas lógicas necessárias para a construção de um meio somador (portas XOR, AND e OR).


Os circuitos integrados que possuem as portas lógicas necessárias (para a construção de um meio somador) são:

AND: 74HC08

XOR: 74HC06 ou TTL 7486

OR: 74HC32

4. Procure os pinos de alimentação (VCC e GND) e os pinos de entrada e saída de cada porta lógica.




5. Acompanhe a aula para montar este circuito no Tinkercad.

Pergunta 1: O que acontece se um dos terminais de entrada de uma porta lógica não estiver conectado em 0 ou 1 (eletricamente ele deverá estar flutuando, ou seja não conectado a nenhum nível lógico)


Quando uma das entradas de uma porta lógica não está conectada, ela está flutuando e pode ficar sujeita a interferências (eletromagnéticas ou a instabilidades elétricas), o que pode resultar em um comportamento imprevisível da porta lógica.

Isso pode levar a diferentes estados de saída, dependendo das condições específicas do ambiente. É recomendado conectar todas as entradas de uma porta lógica para garantir um comportamento consistente e previsível do circuito.


6. Monte agora o $\frac{1}{2}$ somador realizado no logisim, no Tinkercad.



7. Usando outra porta do mesmo chip, monte outro $\frac{1}{2}$ somador e teste para verificar o funcionamento.




8. Una os 2 meio-somadores e construa um circuito somador completo de 1 bit.




9. Levantar a tabela verdade.

Ci	A0	B0	CarryOut	Soma
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1



somador completo

10. Explicar agora o funcionamento de um somador de 4 bits. Apresentar esse somador no logisim.



O **somador de 4 bits** consegue realizar somas e subtrações "concatenando" 4 **somadores completos de 1 bit.** Cada um desses somadores de 1 bit recebe duas entradas e produz duas saídas.

- Entradas:
 - Número A
 - Número B
 - Carry In (Vem um)
- Saídas:
 - Resultado da Soma
 - Carry out (Vai um)

Perguntas:

- 2) Qual o problema de tempo associado a esse tipo de somador (pense no carry), considere o atraso médio de cada porta lógica de 10 ns.
 - Estudando o tempo de propagação das portas lógicas e a construção interna do somadores de um bit podemos chegar à conclusão que cada um deles levaria 30ns para produzir um resultado. Tendo em mente que três dos 4 somadores de 1 bit dependendo do resultado de um anterior, e considerando um atraso adicional (tempo de propagação das portas lógicas umas vez que o carry in é atualizado) temos um tempo que cresce à medida que aumentamos a quantidade de sub circuitos somadores (os somadores de 1 bit).
- 3) Qual o tempo necessário para a computação de uma soma e do vai um em um somador de 4 bits.
 - Para que o resultado da soma (em todos os bits esteja finalizado, ou seja, estabilizado) levaria 80ns
 - Para que o resultado do Carry out (em todos os bits esteja finalizado, ou seja, estabilizado) levaria 90ns
- 4) O que seria necessário para um somador de 32 bits?
 - Para que o resultado da soma (em todos os bits esteja finalizado, ou seja, estabilizado)
 levaria 640ns
 - Para que o resultado do Carry out (em todos os bits esteja finalizado, ou seja, estabilizado) levaria 650ns
- 5) Considerando esses tempos acima, calcule a frequência de operação de um somador de 32 bits.

$$30 + 20.31 = 650 \text{ m/s}$$

$$\frac{1}{650.10^{-9}} = \frac{1}{65.10^{-8}} = \frac{1}{6.5.10^{-4}} = \frac{1}{0.65.10^{6}} = 0.65 \text{ MHz}$$

6) Você consegue propor alguma forma de tornar essa soma mais veloz?

A estratégia "Carry Look-Ahead" é uma técnica usada para aumentar a velocidade de operações de soma em sistemas computacionais. Especificamente, é frequentemente aplicada em circuitos de soma binária.

Na estratégia "Carry Look-Ahead", a ideia é antecipar a propagação do carry entre os circuitos somadores de 1 bit. Em vez de esperar que o carry se propague sequencialmente de

um circuito para o outro, a estratégia calcula o carry de cada estágio em paralelo, usando expressões booleanas que consideram os bits de entrada. Isso permite que o carry seja "olhado adiante" e calculado antes que os bits de soma individuais sejam realmente somados.


O benefício disso é uma redução significativa no tempo de propagação do carry e, portanto, uma melhoria na velocidade geral da soma binária.

Calculadora de 4 bits (logisim)


Agora, você deverá construir um somador completo de 4 bits. Juntamente com o somador deverão estar presentes os **decodificadores** conectados a displays **de 7 segmentos** para podermos avaliar as parcelas e a soma, além da indicação de overflow.

Atenção que o seu somador deverá ser capaz de realizar as somas e mostrar os resultados em **Hexadecinal**, já que lidamos com um somador de 4 bits.


Procure usar **subcircuitos** para toda a montagem conforme o circuito abaixo:




Calculadora de 4 Bits:




Decodificador da Calculadora:



Somador de 4 Bits:



Somador Completo de 1 Bit:



Multiplexador de uma entrada:

