



Instituto Federal de Educação, Ciência e Tecnologia de Goiás Campus Anápolis

Departamento de Áreas Acadêmicas Curso de Bacharelado em Ciência da Computação

Curso de Bacharelado em Ciência da Computação
Disciplina de Arquitetura e Organização de Computadores I

Trabalho N1 - Tipo 3 (versão 3) - Valor: 10%

O objetivo deste trabalho é compreender como o ciclo de instrução da Máquina de von Neumann. Para isso, cada <u>dupla de alunos</u> deverá implementar um "simulador" de uma CPU com o conjunto de instruções (ISA – *Instruction Set Architecture*), o conjunto de registradores arquiteturais e o formato de instrução listados abaixo. Esse simulador deve mostrar o conteúdo dos registradores no fim de cada ciclo de máquina, quando haverá uma pausa até apertar uma tecla para iniciar o próximo ciclo.

O prazo de entrega é 13/04/2024, sábado, às 23:59 via Moodle. Como de praxe, <u>cópia ou semelhança nas implementa-</u>
<u>cões serão punidas com nota zero</u> para todas as duplas em que isso for detectado. Passar o seu código para o colega é antiético, antiprofissional e está atrapalhando no desenvolvimento dele. Além disso, corre-se o risco da punição e, no fim do semestre, todo ponto faz a diferença entre ser aprovado ou não. Ainda, <u>duplas que não tiverem tirado nenhuma dúvida comigo até a entrega do trabalho terão a nota zero atribuída à atividade.</u> Isso é para evitar alunos que simplesmente aparecem com o trabalho pronto sem nunca ter tirado dúvidas, o que é extremamente improvável.


Os entregáveis são: todos os códigos-fonte necessários para a compilação e o programa compilação, assim como instruções de compilação e de uso do programa.

Ele deve ser implementado em linguagem C. Não é C++ e, sim, C. Portanto, sem orientação a objeto, pois só complica desnecessariamente o desenvolvimento deste trabalho em específico. Para facilitar, <u>a memória deve ser um vetor de palavras de oito bits</u> de 154 posições, o que, consequentemente, totalizará essa mesma quantidade em bytes. Em outras palavras, unsigned char memoria[154]. <u>Não serão aceitas</u> implementações onde os registradores sejam um vetor de caracteres ou a memória, uma matriz de caracteres. O programa deve ser colocado na memória na forma binária respeitando os formatos das palavras de instrução abaixo. Outra característica dessa memória é que ela usa um barramento com oito linhas de dados – ou seja, um barramento de oito bits. Sendo assim, <u>todas as transferências entre MBR e a memória devem ser de byte em byte</u>.

O simulador <u>deve</u> possuir uma maneira de ler um arquivo texto para carregar a memória com instruções e dados como apresentado na última página. É importante ressaltar, porém, que o simulador não precisa ser "bonito", mas precisa ser fácil de usar.

Além disso, a CPU a ser implementada processa apenas números inteiros contidos em palavras de 32 bits e, portanto, não há nenhuma operação com ponto-flutuante, BCD ou números inteiros de outros tamanhos. Ademais, não é necessário implementar nenhuma representação de aritmética sinalizada. Embora o formato de instrução permita endereçar até $2^{23} = 8.388.608$ palavras de oito bits na memória, a memória possui apenas 154 endereços, como apresentado acima, abrangendo os endereços de 0 (0x0) a 153 (0x99).

De maneira muito simplificada, o diagrama da CPU com os registradores arquiteturais é:



INSTITUTO FEDERAL.

Instituto Federal de Educação, Ciência e Tecnologia de Goiás Campus Anápolis

Departamento de Áreas Acadêmicas Curso de Bacharelado em Ciência da Computação

Disciplina de Arquitetura e Organização de Computadores I

E a função de cada registrador arquitetural é:

- MBR Memory Buffer Register contém a palavra a ser armazenada na memória. Também é o registrador usado para receber uma palavra lida da memória. Todo o tráfego de e para a memória RAM deve passar pelo MBR. Deve ser implementado como uma variável de 32 bits (unsigned int mbr);
- 2. **MAR** *Memory Address Register* especifica o endereço de memória a ser lida da ou escrita na memória. Todo endereço de memória deve ser indicado nesse registrador antes da execução da instrução. Teoricamente, ele deveria ter o tamanho de 23 bits, mas como não existe variável de 23 bits na linguagem C, ele deve ser implementado como uma variável de 32 bits (unsigned int mar);
- IR Instruction Register contém o opcode da instrução a ser executada. Teoricamente, ele deveria ter o tamanho de cinco bits, mas como não existe variável de cinco bits na linguagem C, ele deve ser implementado como uma variável de oito bits (unsigned char ir);
- 4. **RO0** *Register Operand 0* contém o endereço do primeiro operando registrador da instrução. Teoricamente, ele deveria ter o tamanho de quatro bits, mas como não existe variável de quatro bits na linguagem C, ele deve ser implementado como uma variável de oito bits (unsigned char roø);
- 5. **RO1** *Register Operand 1* contém o endereço do segundo operando registrador da instrução. Teoricamente, ele deveria ter o tamanho de quatro bits, mas como não existe variável de quatro bits na linguagem C, ele deve ser implementado como uma variável de oito bits (unsigned char ro1);
- 6. **RO2** *Register Operand* 2 contém o endereço do terceiro operando registrador da instrução. Teoricamente, ele deveria ter o tamanho de quatro bits, mas como não existe variável de quatro bits na linguagem C, ele deve ser implementado como uma variável de oito bits (unsigned char ro2);
- 7. **IMM** *Immediate* contém o operando imediato da instrução. Teoricamente, ele deveria ter o tamanho de 23 bits, mas como não existe variável de 23 bits na linguagem C, ele deve ser implementado como uma variável de 32 bits (unsigned int imm);
- 8. **PC** *Program Counter* contém o endereço da próxima palavra de instrução a ser buscada na memória. Caso não haja nenhum desvio, halt ou nop, o PC deve ser incrementado em cada ciclo de instrução. Deve ser implementado como uma variável de 32 bits (unsigned int pc);
- 9. **E, L e G** registradores internos que armazenam as *flags 'equal to', 'lower than'* e *'greater than'*. Cada uma delas contém um bit indicando se o conteúdo do primeiro operando registrador é, ao ser comparado pela instrução cmp, respectivamente 1) igual a, 2) menor do que ou 3) maior do que o conteúdo do segundo operando registrador. Como não há maneira de implementar variáveis de um bit, devem ser implementados como variáveis de oito bits (unsigned char e, unsigned char 1, unsigned char g);
- 10. **r0 a r15** registradores de propósito-geral (GPRs) utilizados para manter temporariamente os operandos na ALU. Devem ser implementados como um vetor com posições de 32 bits (unsigned int reg[16]). Esses registradores são codificados nos campos de instrução regø, reg1 e reg2 da seguinte forma:

Reg.	Sequência de bits	Reg.	Sequência de bits
r0	0000	r8	1000
r1	0001	r9	1001
r2	0010	r10	1010
r3	0011	r11	1011
r4	0100	r12	1100
r5	0101	r13	1101
r6	0110	r14	1110
r7	0111	r15	1111

Finalmente, o conjunto de instruções é:

Mnemônico	Opcode	Descrição
h]+	I NDNNNN I	HALT: o processador não faz nada. Em outras palavras, nenhum registrador tem o seu valor alte-
nit		rado durante a execução de h1t. Deve-se colocar no fim do programa.

INSTITUTO FEDERAL GOIÁS Campus Anápolis

lsh rX, imm

rsh rX, imm

je M[X] jne M[X]

jl M[X]

jle M[X]

jg M[X]

jge M[X]

jmp M[X]

Instituto Federal de Educação, Ciência e Tecnologia de Goiás Campus Anápolis

Departamento de Áreas Acadêmicas

Curso de Bacharelado em Ciência da Computação
Disciplina de Arquitetura e Organização de Computadores I

Mnemônico Opcode Descrição NO OPERATION: O PC é incrementado, mas nenhum outro registrador tem seu valor alterado dunop 0b00001 rante a execução de nop. 0b00010 not rX LOGICAL-NOT ON REGISTER: rX = !rX0b00011 MOVE REGISTER: rX = rYmovr rX, rY COMPARE REGISTER: compara a palavra no registrador X com a palavra no registrador Y e preenche os registradores internos E, L e G os valores fazendo sequencialmente os sequintes testes: 0b00100 Se rX = rY, então E = 1; senão E = 0; cmp rX, rY 2. Se rX < rY, então L = 1; senão L = 0; Se rX > rY, então G = 1; senão G = 0. 0b00101 LOAD VIA BASE+OFFSET: rX = *(M[Z] + rY)ldbo rX, rY, M[Z] stbo rX, rY, M[Z] 0b00110 STORE VIA BASE+OFFSET: *(M[Z] + rY) = rX0b00111 ADD REGISTER: rX = rY + rZadd rX, rY, rZ SUBTRACT REGISTER: rX = rY - rZsub rX, rY, rZ 0b01000 0b01001 MULTIPLY REGISTER: $rX = rY \times rZ$ mul rX, rY, rZ div rX, rY, rZ 0b01010 DIVIDE REGISTER: $rX = rY \div rZ$ 0b01011 LOGICAL-AND ON REGISTER: rX = rY & rZand rX, rY, rZ or rX, rY, rZ 0b01100 LOGICAL-OR ON REGISTER: $rX = rY \mid rZ$ xor rX, rY, rZ 0b01101 LOGICAL-XOR ON REGISTER: $rX = rY ^ rZ$ LOAD: carrega para o registrador X uma palavra da memória de 32 bits que se inicia no endereço ld rX, M[Y] 0b01110 STORE: armazena uma palavra de 32 bits que começa a partir do endereço de memória Y o contest rX, M[Y] 0b01111 údo do registrador X. MOVE IMMEDIATE TO THE LOWER HALF OF THE REGISTER: zera o registrador X e move os 0b10000 movil rX, imm dezesseis bits menos significativos (0:15) do imediato para a parte inferior (0:15) do registrador X. MOVE IMMEDIATE TO THE HIGHER HALF OF THE REGISTER: move os dezesseis bits menos movih rX, imm 0b10001 significativos (0:15) do imediato para a parte superior (16:31) do registrador X, enquanto os bits menos significativos do registrador X são mantidos intactos. $\overline{ADD \text{ IMMEDIATE: } rX} = rX + IMM$ 0b10010 addi rX, imm SUBTRACT IMMEDIATE: rX = rX - IMMsubi rX, imm 0b10011 0b10100 MULTIPLY IMMEDIATE: $rX = rX \times IMM$ muli rX, imm 0b10101 DIVIDE IMMEDIATE: $rX = rX \div IMM$ divi rX, imm

LEFT SHIFT: desloca a palavra no registrador X em IMM bits à esquerda.

JUMP IF EQUAL TO: muda o registrador PC para o endereço de memória X caso $\mathrm{E}=1$

JUMP IF NOT EQUAL TO: muda o registrador PC para o endereço de memória X caso E=0.

JUMP IF LOWER THAN OR EQUAL TO: muda o registrador PC para o endereço de memória X

JUMP IF GREATER THAN: muda o registrador PC para o endereço de memória X caso G=1.

JUMP IF GREATER THAN OR EQUAL TO: muda o registrador PC para o endereço de memória X

JUMP IF LOWER THAN: muda o registrador PC para o endereço de memória X caso L=1.

RIGHT SHIFT: desloca a palavra no registrador X em IMM bits à direita.

JUMP: muda o registrador PC para o endereço de memória X.

As instruções são codificadas da seguinte forma:

0b10110

0b10111 0b11000

0b11001

0b11010

0b11011

0b11100

0b11101

0b11110

caso E = 1 ou L = 1.

caso E = 1 ou G = 1.

Mnemônico	Formato da palavra de instrução
hlt nop	Opcode 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
not rX	Opcode Reg0 0 0 5 9 31
movr rX, rY cmp rX, rY	Opcode Reg0 Reg1 0 0 5 9 13 31
add rX, rY, rZ sub rX, rY, rZ mul rX, rY, rZ div rX, rY, rZ and rX, rY, rZ or rX, rY, rZ xor rX, rY, rZ	Opcode Reg0 Reg1 Reg2 0 0 5 9 13 17 31

INSTITUTO FEDERAL

Instituto Federal de Educação, Ciência e Tecnologia de Goiás Campus Anápolis

Departamento de Áreas Acadêmicas Curso de Bacharelado em Ciência da Computação

Disciplina de Arquitetura e Organização de Computadores I

Mnemônico	Formato da palav	ra de instruç	io	·
ld rX, M[Y]	Opcode	Reg0	Memory addre	SS
st rX, M[Y]	0	i 5		31
movil rX, imm				
movih rX, imm				
addi rX, imm				
subi rX, imm	Opcode	Reg0	Immediate	
muli rX, imm	0	5 9		31
divi rX, imm				
lsh rX, imm				
rsh rX, imm				
je M[X]				
jne M[X]				
jl M[X]	Opcode	0	Memory addre	ss
jle M[X]		ĺ		
jg M[X]	0	5		31
jge M[X]				
jmp M[X]				
ldbo rX, rY, M[Z]	Opcode	Reg0	Reg1 Mer	nory address
stbo rX, rY, M[Z]	0	1 5	13	31

Observe que a CPU simulada deverá ser capaz de executar <u>qualquer</u> programa que for adicionado à memória. O programa deve ser colocado na memória na forma binária respeitando os formatos das palavras de instrução ilustradas na tabela acima. Dessa forma, o funcionamento do programa deve seguir a seguinte sequência:



Para a primeira etapa – carregar a memória – o simulador deve ler um arquivo texto como apresentado na última página. Essa etapa deve continuar enquanto o programa não encontrar a linha contendo 'hlt' (sem os apóstrofos). A conversão preencherá a memória em uma maneira semelhante à observada abaixo.

End. mem.	C	onte	údo		Conteúdo codificado em binário						Conte	údo c	odific	ado e	n hex	adecim	nal				
0x0	1d	r0,	<mark>18</mark>		0111	000	<mark>0</mark> 000	0000	0000	0000	0001	1000		70	00 0	0 18					
0x4	1d	r1,	<mark>1C</mark>		0111	000	1 000	0000	0000	0000	0001	1100		70	80 0	0 1C					
0x8	add	r2,	<mark>r0</mark> ,	r1	0011	1001	0000	<mark>0</mark> 000	<mark>1</mark> 000	0000	0000	0000		39	00 8	0 0 0					
0xC	addi	r0,	<mark>20</mark>		1001	0000	<mark>0</mark> 000	0000	0000	0000	0010	0000		90	00 0	0 20					
0x10	st	r0,	<mark>20</mark>		0111	1000	<mark>0</mark> 000	0000	0000	0000	0010	0000		78	00 0	0 20					
0x14	hlt				0000	000	0000	0000	0000	0000	0000	0000		00	00 0	0 0 0					
0x18	15	•	•		0000	0000	0000	0000	0000	0000	0000	1111	•	00	00 0	0 0F					
0x1C	8	•	•	·	0000	0000	0000	0000	0000	0000	0000	1000	•	00	00 0	0 08			•	•	

Você pode observar na última coluna da tabela acima que os valores estão agrupados em pares de valores hexadecimais, onde cada um deles é um byte (ou o equivalente a uma posição de memória). Dessa forma, o mapa de memória fica assim (os endereços de memória e os seus conteúdos estão em hexadecimal):

Endereço	Conteúdo	Endereço	Conteúdo	Endereço	Conteúdo	Endereço	Conteúdo
0	70	Α	80	14	00	1E	00
1	00	В	00	15	00	1F	08
2	00	С	90	16	00	20	•••
3	18	D	00	17	00	21	•••
4	70	Е	00	18	00	22	•••
5	80	F	20	19	00	23	• • •
6	00	10	78	1A	00	24	• • •
7	1C	11	00	1B	0F	25	• • •
8	39	12	00	1C	00	26	
9	00	13	20	1D	00	27	



Instituto Federal de Educação, Ciência e Tecnologia de Goiás Campus Anápolis

Departamento de Áreas Acadêmicas Curso de Bacharelado em Ciência da Computação

Disciplina de Arquitetura e Organização de Computadores I

Na segunda etapa – que é exibir o funcionamento da CPU executando o programa – o trabalho deve exibir algo assim (considerando que todos os conteúdos de registradores e da memória, incluindo os seus endereços, estão em hexadecimal):

CPU:									
R0:	0xFFF	FFFFF	R1:	0xFFF	FFFFF	R2:	0xFFFFFFF	R3:	0xFFFFFFF
R4:	0xFFF	FFFFF	R5:	0xFFF	FFFFF	R6:	0xFFFFFFF	R7:	0xFFFFFFF
R8:	0xFFF	FFFFF	R9:	0xFFF	FFFFF	R10:	0xFFFFFFF	R11:	0xFFFFFFF
R12:	0xFFF	FFFFF	R13:	0xFFF	FFFFF	R14:	0xFFFFFFF	R15:	0xFFFFFFF
MBR:	0xFFF	FFFFF	MAR:	0xFFF	FFFFF	IMM:	0xFFFFFFF	PC:	0xFFFFFFF
IR:	0xFF		RO0:	0xF		RO1:	0xF	RO2:	0xF
E:	0xF		L:	0xF		G:	0xF		
Memó	ria:								
00:	0xFF 01:	0xFF	02:	0xFF	03:	0xFF			
	• • • • • • • • • • • • • • • • • • • •				99:	0xFF			

Pressione uma tecla para iniciar o próximo ciclo de máquina ou aperte CTRL+C para finalizar a execução do trabalho.

Deve-se exibir o conteúdo dos registradores e da memória ao fim de cada ciclo de máquina, com o usuário devendo pressionar uma tecla para iniciar a execução do próximo ciclo.

Para ajudar no desenvolvimento do trabalho, teste-o com os dois programas abaixo, considerando que eles já estão no formato esperado de arquivo esperado de arquivo a ser lido pelo trabalho. Todos os dados, endereços e imediatos estão representados em hexadecimal. Observe que as linhas que estão no formato endereço; instrução/dado; palavra de instrução ou palavra de dado. Em todo caso, o endereço inicial de memória que aquela instrução ou dado ocupará é dado em hexadecimal, assim como os valores numéricos nas instruções. Além disso, observe que as instruções e os dados ocupam quatro bytes.

$A = 32 + 3 \times \frac{4}{5 - 3}$	$A = \sum_{1}^{10} \frac{10}{5} + 3 \times (2 - 1)$
0;i;ld r0, 86 4;i;ld r1, 8a 8;i;ld r2, 8e c;i;ld r3, 92 10;i;ld r4, 96 14;i;sub r5, r3, r4 18;i;div r6, r2, r5 1c;i;mul r7, r6, r1 20;i;add r8, r0, r7 24;i;st r8, 82 28;i;hlt 86;d;20 8a;d;3 8e;d;4 92;d;5 96;d;3	0;i;ld r0, 7a 4;i;ld r1, 7e 8;i;ld r2, 82 c;i;ld r3, 86 10;i;ld r4, 8a 14;i;ld r5, 8e 18;i;ld r6, 92 1c;i;ld r7, 96 20;i;div r8, r3, r4 24;i;sub r9, r6, r7 28;i;mul r9, r9, r5 2c;i;add r9, r9, r8 30;i;add r0, r0, r9 34;i;addi r1, 1 38;i;cmp r1, r2 3c;i;jle 30 40;i;st r0, 7a 44;i;st r1, 7e 48;i;hlt 7a;d;0 7e;d;1 82;d;a 86;d;a 8a;d;5 8e;d;3 92;d;2 96;d;1