

Guía Práctica 2 - Verilog Risc V

Importante: De cada circuito es necesario diseñar su correspondiente banco de pruebas para detectar y corregir errores qué de otro modo serán difíciles de identificar en etapas posteriores de su aplicación. El banco de pruebas debe crearse y ejecutarse antes de pasar al siguiente desarrollo de circuito.

Parte 1:

Continuando con el diseño en verilog de los circuitos correspondientes al risc-V, empezaremos a construir a partir de módulos contenedores, un camino de datos qué realice trabajo de fetch, decode, execute y write back. para encerrarlos en un componente rv32i

- a. Camino de datos (dataPath) módulo qué agrupa a:
 - 1. Registro Contador de programa.
 - 3. Banco de Registros.
 - 5. Extensión de Signo
 - 6. Unidad Aritmético Lógica
 - 7. Unidad Aritmético Lógica Suma (2)
 - 8. Multiplexor 2x1 (3)
- b. Unidad de Control (controlUnit) módulo qué agrupa a:
 - 10. Decodificador Principal
 - 11. Decodificador de ALU
- c. procesador (rv32i) módulo qué agrupa a los módulos anteriores:
 - a. dataPath
 - b. controlUnit
- d. Memoria (memory) módulo qué agrupa a:
 - 2. Memoria de Instrucciones.
 - 4. Memoria de Datos.

Parte 2:

- 1. Realice las modificaciones necesarias para implementar la instrucción tipo I *addi*.
- 2. Realice las modificaciones necesarias para implementar la instrucción tipo J *jal*.