


# Laboratório 10

## Unidades de Controle de Via de Dados

O objetivo desta laboratório é projetar uma via de dados como descrito na Figura 1.



Na implementação, cada registrador  $R_{0-7}$  de 8 bits tem como entrada o barramento, e portanto deverá possuir um sinal de *Enable* próprio a ser controlado pela Unidade de Controle ( $enable_{\{0-7\}}$ ). O acesso de dados para o barramento (pelos registradores ou de um sinal externo) deve ser feito através de um multiplexador, que também terá suas entradas de seleção dadas pela Unidade de Controle. Além disso, um registrador de saída de 8 bits e com outro sinal de *Enable* próprio, também ligado ao barramento, deverá fornecer dados para dois displays de 7 segmentos.

A unidade de controle recebe um sinal de 8 bits (2 bits de *opcode*, 3 bits para identificar o Registrador  $R_a$  e 3 bits para identificar o Registrador  $R_b$ ). O *opcode* 00 indica a instrução  $R_a \leftarrow R_b$ . O *opcode* 01 indica a instrução  $R_{out} \leftarrow R_b$  e o *opcode* 11 indica a instrução  $R_a \leftarrow Input$ .

1. Use as chaves  $SW_{15-8}$  para representar a entrada da unidade de controle (*opcode*,  $R_a$ ,  $R_b$ ), e as chaves  $SW_{7-0}$  para representar a entrada externa. Use  $KEY_1$  como um reset assíncrono e  $KEY_0$  como uma entrada de clock manual. O valor hexadecimal de  $R_{out}$  deve ser mostrados nos displays de 7-segmentos *HEX1-0*.
2. Envie todo o código para o Ensino Aberto.