

Danh mục đề tài Đồ án tốt nghiệp

Nhóm A — Vi mạch số: RTL · FPGA · ASIC · Nhóm B — Polar coding: từ thuật toán tới phần cứng · Nhóm C — Hệ nhúng, IoT và co-design thuật toán-phần cứng · HK1 2026-2027

Engineering & Research Mentoring Program (Lucero) · Phiên bản 1.8.0 · 2026-09-02

Tác giả: ThS. Đinh Văn Nam (Mr. Lucero Dinh) — Khoa Điện-Điện tử, Trường Kỹ thuật, Đại học Phenikaa

File này được sinh tự động từ `06_Data/` (`scripts/generate_catalogs.py`). **KHÔNG** sửa tay — mọi thay đổi phải sửa nguồn chuẩn rồi generate lại.

Mục tiêu tài liệu: giúp sinh viên quan sát nhanh các hướng đề tài, hiểu yêu cầu đầu vào, sản phẩm bắt buộc (MVT) và lựa chọn phù hợp năng lực, sở thích, định hướng nghề nghiệp.

Quy ước mã: mỗi đề tài có **mã chuẩn** dạng `Family-TypeNN` (vd `A4-T01`) dùng trong mọi hồ sơ/tracker, kèm **mã ngắn cohort** (vd `A1`) chỉ để đọc nhanh trong kỳ HK1 2026-2027. Khi điền phiếu, ghi **mã chuẩn**.

Quy ước mã tham chiếu: Mỗi phần tử là mã chính xác (vd 'A5-T02') hoặc pattern family-type 'A1-P' nghĩa là hoàn thành ít nhất một đề tài P của family A1 hoặc năng lực tương đương có evidence.*

1. Thông tin chung

Cách chọn đề tài: (1) xác định hướng ưu tiên A hay B → (2) đối chiếu kiến thức đầu vào với mô tả đề tài → (3) chọn 3 nguyện vọng theo thứ tự (ghi mã chuẩn) → (4) hoàn thành readiness test → (5) làm việc theo milestone và evidence hằng tuần.

2. Khung 15 tuần và các cửa kiểm soát tiến độ

Mọi mốc dưới đây tính theo **số tuần kể từ ngày sinh viên chính thức nhận đề tài** — khung này dùng chung cho mọi khóa, không gắn với một học kỳ cụ thể. Khóa hiện tại bắt đầu **07/09/2026**, nên tuần 1 là 07/09/2026–13/09/2026 và ngày tương ứng của từng mốc được ghi kèm.

Gate	Tuần	Hạn nộp	Điều kiện qua	Nếu không đạt
Gate 1 - Problem & Foundation	Tuần 1-2	hết tuần 2 · 20/09/2026	Hiểu problem, input/output, baseline, metric, prerequisite gaps.	Không đạt: điều chỉnh đề tài hoặc learning plan.
Gate 2 - Baseline	Tuần 3-5	hết tuần 5 · 11/10/2026	Baseline/chức năng cơ sở phải chạy và có evidence tái lập.	Không baseline ở tuần 5: không mở research extension.

Gate	Tuần	Hạn nộp	Điều kiện qua	Nếu không đạt
Gate 3 - Core Implementation	Tuần 6-8	hết tuần 8 · 01/11/2026	Có core implementation và kết quả định lượng trung gian.	Không đạt tuần 8: reduce scope; không cứu bằng cách mentor làm thay.
Gate 4 - Experiments	Tuần 9-11	hết tuần 11 · 22/11/2026	Thực nghiệm chính hoàn tất; table/figure chính hình thành.	Sau tuần 11: không thêm thuật toán lớn mới.
Gate 5 - Analysis & Draft	Tuần 12-13	hết tuần 13 · 06/12/2026	Phân tích kết quả và thảo luận báo cáo/khóa luận đầy đủ.	Thiếu evidence: ưu tiên hoàn thiện core, không polish che lỗ hổng.
Gate 6 - Reproducibility & Defense	Tuần 14-15	hết tuần 15 · 20/12/2026	Người khác có thể chạy lại; slides/demo; legacy package; defense readiness.	Chỉ xác nhận hoàn thành khi ownership và reproducibility đạt.

Nguyên tắc evidence: không coi “đã đọc/tìm hiểu” là tiến độ nếu chưa có sản phẩm quan sát được (code, waveform, log, figure, bảng kết quả, technical note, demo).

3. Bảng lựa chọn nhanh

Nhóm A — Vi mạch số: RTL · FPGA · ASIC (9 đề tài)

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
A1	A4-T01	Thiết kế một Digital IP từ RTL đến GDSII	Trung bình	Verified RTL + Linux + synthesis basics.	Verilog/SystemVerilog, Icarus/Verilator, GTKWave, Yosys, LibreLane/OpenROAD, KLayout, Git.
A2	A4-T02	Khảo sát ảnh hưởng kiến trúc RTL đến PPA	Trung bình-khá	A4-T01-level flow on at least one design.	Verilog/SystemVerilog, simulator, Yosys/EDA synthesis, OpenSTA/ASIC flow, Python/Excel để phân tích.
A3	A2-T01	Thiết kế bộ lọc FIR fixed-point trên FPGA và khảo sát ASIC	Trung bình	DSP + RTL + FPGA; Python/MATLAB.	MATLAB/Python, Verilog, FPGA toolchain, Yosys/LibreLane tùy phạm vi.

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
A4	A1-T01	Thiết kế và kiểm chứng một IP số có khả năng tái sử dụng	Trung bình	RTL khá; simulation/debug; Git.	Verilog/SystemVerilog, Icarus/Verilator/ModelSim, GTKWave, FPGA tool, Git.
A5	A3-T01	Thiết kế hệ thống xử lý dữ liệu số pipelined trên FPGA	Trung bình	Strong RTL + FPGA + measurement discipline.	Python/MATLAB, Verilog, simulator, FPGA tool.
A6	A5-T01	Xây dựng quy trình ASIC tái lập sử dụng LibreLane + Nix	Trung bình-khá	Linux + Git + A4 basics.	WSL/Linux, Git, Nix, LibreLane/OpenROAD, Yosys, simulators.
A7	A5-T02	Continuous Integration cho dự án RTL/ASIC	Trung bình-khá	Git/GitHub; scripting; simulation; synthesis basics.	GitHub Actions, shell/Python, Verilator/Icarus, Yosys, tùy chọn LibreLane/Nix/Docker.
A8	A2-T03	Thiết kế và đánh giá PPA của các kiến trúc bộ cộng số học	Trung bình	Logic tổ hợp; binary arithmetic; RTL; synthesis/STA cơ bản.	Verilog, simulator, Yosys/synthesis, OpenSTA/ASIC flow.
A9	A2-T02	Thiết kế và tối ưu MAC datapath cho FPGA/ASIC	Trung bình	RTL; fixed-point; synthesis.	Python/MATLAB, Verilog, FPGA tool, synthesis/STA.

Nhóm B — Polar coding: từ thuật toán tới phần cứng (12 đề tài)

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
B1	B0-T01	Xây dựng và đánh giá hệ thống Polar Code sử dụng SC decoding	Trung bình	Digital comm + Python/MATLAB.	Python hoặc MATLAB, Git.
B2	B1-T01	Thiết kế Polar Encoder trên FPGA	Trung bình	B0 + RTL + FPGA.	Python/MATLAB, Verilog, simulator, FPGA tool.
B3	B2-T01	Thiết kế bộ giải mã SC Polar trên FPGA	Trung bình-khá	Correct SC software baseline; B1; strong RTL.	Python/MATLAB, Verilog/SystemVerilog, simulator, FPGA tool.

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
B4	B3-T01	Phân tích lượng tử hóa LLR cho hardware-efficient Polar decoding	Trung bình-khá	Correct SC baseline; scripted experiments.	Python/MATLAB, tùy chọn Verilog/Yosys/FPGA.
B5	B1-T02	Thiết kế và đánh giá f/g Processing Elements cho Polar Decoder	Trung bình	B0 SC + fixed-point + RTL.	Python/MATLAB, Verilog, simulator, synthesis/STA.
B6	B4-T01	Thiết kế và đánh giá SC-Flip Polar decoder	Trung bình-khá	B4-I01-level baseline; experimental discipline.	Python/MATLAB, Git.
B7	B5-T01	Phát hiện frame không tin cậy cho adaptive Polar decoding	Trung bình-khá	B5-P/I baseline; controlled experiments.	Python/MATLAB; scikit-learn hoặc mô hình nhẹ tương đương.
B8	B4-T02	Reliability-based candidate ranking cho SC-Flip	Trung bình-khá	Stable SCF framework.	Python/MATLAB.
B9	B5-T02	Adaptive decoder chỉ kích hoạt enhanced processing trên frame khó	Trung bình-khá	SC/SCF + reliable detector.	Python/MATLAB; tùy chọn RTL cost model.
B10	B6-T02	Neural-assisted candidate ranking cho SC-Flip Polar decoder	Khá-cao	B4 stable + ML basics + research readiness.	Python, PyTorch, NumPy; tùy chọn synthesis model.
B11	B5-T03	Đồng thiết kế thuật toán - phần cứng cho bộ giải mã Polar thích ứng	Khá-cao	Adaptive decoder baseline (B5); fixed-point; RTL/synthesis; Python.	Python/MATLAB, Verilog, synthesis/FPGA/ASIC tools.

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
B12	AB-T01	ASIC feasibility study cho Polar Processing Element	Trung bình-khá	B1 PE + A4 flow.	Python/MATLAB, Verilog, Yosys, LibreLane/OpenROAD, KLayout.

Nhóm C — Hệ nhúng, IoT và co-design thuật toán-phần cứng (6 đề tài)

Mã ngắn	Mã chuẩn	Đề tài	Độ khó	Đầu vào chính	Công cụ
C1	A6-T01	Thiết kế hệ thống nhúng điều khiển và thu thập dữ liệu hoàn chỉnh	Trung bình	A6-P01 + A6-P02 hoặc tương đương có evidence.	C; MCU + RTOS; logic analyzer; thiết bị đo phù hợp; Git.
C2	A7-T01	Thiết kế và đánh giá hệ thống giám sát IoT đa nút hoàn chỉnh	Trung bình	A7-P01 + A7-P02 hoặc tương đương.	ESP32/STM32; MQTT/LoRa tùy bài; thiết bị đo dòng; backend + dashboard; Git.
C3	A6-T02	Tích hợp bộ tăng tốc phần cứng tùy biến vào SoC FPGA	Trung bình-khá	A6-P03 + nền FPGA (A3-P* hoặc tương đương).	Verilog; Zynq/PYNQ; C/Python; profiler; Git.
C4	A7-T02	Triển khai và tối ưu mô hình AI gọn nhẹ trên thiết bị biên	Trung bình-khá	A7-P03 hoặc tương đương.	Python/TensorFlow; TFLite Micro/CMSIS-NN; MCU hoặc Zynq; thiết bị đo dòng; Git.
C5	AB-T05	Tăng tốc phần cứng cho suy luận AI biên trên SoC FPGA	Trung bình-khá	A6-T02 hoặc (A3-T* + A7-P03).	Zynq/PYNQ; Verilog/HLS được duyệt; TFLite; profiler; thiết bị đo dòng; Git.
C6	AB-T06	Bộ giải mã SC Polar tiết kiệm năng lượng cho liên kết IoT	Trung bình-khá	B1-T02 hoặc B2-T01 hoặc B3-T01; hiểu ngân sách năng lượng thiết bị biên.	Python/MATLAB golden model; Verilog; FPGA; thiết bị đo/ước lượng năng lượng; Git.

4. NHÓM A — VI MẠCH SỐ: RTL · FPGA · ASIC

A1 · A4-T01 — Thiết kế một Digital IP từ RTL đến GDSII

Design and Evaluation of a Digital IP from RTL to GDSII

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: Verified RTL + Linux + synthesis basics. (mã tham chiếu: A4-P01)

Phạm vi: End-to-end digital ASIC flow on a manageable IP.

Sản phẩm bắt buộc (MVT): Specification + block diagram; RTL + testbench + regression; Waveform/log verification; Synthesis/STA/PPA report; Layout/GDSII hoặc physical implementation report; Repository có README và hướng dẫn tái lập.

Công cụ dự kiến: Verilog/SystemVerilog, Icarus/Verilator, GTKWave, Yosys, LibreLane/OpenROAD, KLayout, Git.

Checkpoint 15 tuần: W2: spec + test plan. W5: RTL verified. W8: synthesis/STA ổn. W11: physical flow/PPA. W15: thesis + demo + repo.

Research extension (không bắt buộc): Compare constraints or architectures only after baseline sign-off.

Định hướng nghề nghiệp: ASIC physical design; RTL-to-GDSII engineer.

A2 · A4-T02 — Khảo sát ảnh hưởng kiến trúc RTL đến PPA

RTL Architecture Exploration for PPA

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: A4-T01-level flow on at least one design. (mã tham chiếu: A4-T01)

Phạm vi: Measure power/performance/area proxies and explain architectural causes.

Sản phẩm bắt buộc (MVT): Hai hoặc nhiều RTL architecture; Testbench dùng chung; Bảng PPA + latency/throughput; Giải thích nguyên nhân vật lý/kiến trúc của khác biệt; Khuyến nghị architecture theo mục tiêu thiết kế.

Công cụ dự kiến: Verilog/SystemVerilog, simulator, Yosys/EDA synthesis, OpenSTA/ASIC flow, Python/Excel để phân tích.

Checkpoint 15 tuần: W2: chọn function + architecture hypotheses. W5: equivalence verified. W8: synthesis/STA. W11: PPA experiment. W15: kết luận thiết kế.

Research extension (không bắt buộc): Pareto optimization.

Định hướng nghề nghiệp: ASIC physical design; RTL-to-GDSII engineer.

A3 · A2-T01 — Thiết kế bộ lọc FIR fixed-point trên FPGA và khảo sát ASIC

Fixed-Point FIR Filter Design on FPGA with ASIC Implementation Analysis

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: DSP + RTL + FPGA; Python/MATLAB. (mã tham chiếu: A2-P04)

Phạm vi: Floating -> fixed -> RTL -> FPGA -> ASIC feasibility.

Sản phẩm bắt buộc (MVT): Golden model + test vectors; Fixed-point error analysis; RTL + testbench; FPGA resource/Fmax/latency; ASIC area/timing estimate; Bảng trade-off accuracy - hardware cost.

Công cụ dự kiến: MATLAB/Python, Verilog, FPGA toolchain, Yosys/LibreLane tùy phạm vi.

Checkpoint 15 tuần: W2: FIR spec + reference. W5: fixed-point model. W8: RTL verified. W11: FPGA/ASIC metrics. W15: trade-off analysis.

Research extension (không bắt buộc): Architecture comparison hoặc coefficient quantization study.

Định hướng nghề nghiệp: DSP hardware / datapath design; nền số học cho FPGA-ASIC.

A4 · A1-T01 — Thiết kế và kiểm chứng một IP số có khả năng tái sử dụng

Design and Verification of a Reusable Digital IP

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: RTL khá; simulation/debug; Git. (mã tham chiếu: A1-P*)

Phạm vi: Tập trung correctness, corner cases, portability và reuse.

Sản phẩm bắt buộc (MVT): Specification; Reusable RTL IP; Testbench + regression; Waveform/checklist verification; FPGA demo; User guide cho IP.

Công cụ dự kiến: Verilog/SystemVerilog, Icarus/Verilator/ModelSim, GTKWave, FPGA tool, Git.

Checkpoint 15 tuần: W2: protocol/spec. W5: basic RTL pass. W8: corner-case regression. W11: FPGA demo. W15: hoàn thiện reusable package.

Research extension (không bắt buộc): FPGA/ASIC implementation hoặc stronger verification.

Định hướng nghề nghiệp: RTL design & verification engineer.

A5 · A3-T01 — Thiết kế hệ thống xử lý dữ liệu số pipelined trên FPGA

Design of a Pipelined Digital Processing System on FPGA

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: Strong RTL + FPGA + measurement discipline. (mã tham chiếu: A3-P*)

Phạm vi: Optimize pipeline and explain performance trade-offs.

Sản phẩm bắt buộc (MVT): Reference model; 2+ pipeline configurations; RTL + verification; Fmax/resource/latency/throughput table; Kết luận về pipeline trade-off.

Công cụ dự kiến: Python/MATLAB, Verilog, simulator, FPGA tool.

Checkpoint 15 tuần: W2: workload + reference. W5: architecture 1. W8: architecture 2. W11: FPGA metrics. W15: comparison.

Research extension (không bắt buộc): Compare two pipeline depths/architectures.

Định hướng nghề nghiệp: FPGA system engineer.

A6 · A5-T01 — Xây dựng quy trình ASIC tái lập sử dụng LibreLane + Nix

Reproducible ASIC Workflow Using LibreLane and Nix

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: Linux + Git + A4 basics. (mã tham chiếu: A4-P01)

Phạm vi: Reproducibility is the thesis object, not software installation alone.

Sản phẩm bắt buộc (MVT): Repository môi trường; Automated scripts; 3 benchmark designs; Reproducibility checklist; Installation/use guide; Báo cáo đánh giá workflow.

Công cụ dự kiến: WSL/Linux, Git, Nix, LibreLane/OpenROAD, Yosys, simulators.

Checkpoint 15 tuần: W2: environment spec. W5: one design end-to-end. W8: 3 benchmarks. W11: reproduce trên clean environment. W15: documentation + demo.

Research extension (không bắt buộc): Docker fallback/CI comparison if needed.

Định hướng nghề nghiệp: Verification/EDA infrastructure; DevOps cho phần cứng.

A7 · A5-T02 — Continuous Integration cho dự án RTL/ASIC

Continuous Integration for RTL/ASIC Projects

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: Git/GitHub; scripting; simulation; synthesis basics. (mã tham chiếu: A5-P02)

Phạm vi: Automated quality gates for hardware repository.

Sản phẩm bắt buộc (MVT): CI-enabled repository; Automated test pipeline; Artifacts/reports; Regression demonstration; Developer guide.

Công cụ dự kiến: GitHub Actions, shell/Python, Verilator/Icarus, Yosys, tùy chọn LibreLane/Nix/Docker.

Checkpoint 15 tuần: W2: CI spec. W5: simulation CI. W8: synthesis/report CI. W11: regression case. W15: documented workflow.

Research extension (không bắt buộc): ASIC smoke/PPA regression.

Định hướng nghề nghiệp: Verification/EDA infrastructure; DevOps cho phần cứng.

A8 · A2-T03 — Thiết kế và đánh giá PPA của các kiến trúc bộ cộng số học

Design and PPA Evaluation of Digital Adder Architectures

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: Logic tổ hợp; binary arithmetic; RTL; synthesis/STA cơ bản. (mã tham chiếu: A2-P01)

Phạm vi: Triển khai và so sánh các kiến trúc adder theo delay/area trên nhiều bit-width trong cùng điều kiện synthesis/implementation.

Sản phẩm bắt buộc (MVT): RTL các adder; Common testbench; Timing/area table theo bit-width; Critical path analysis; Design recommendation.

Công cụ dự kiến: Verilog, simulator, Yosys/synthesis, OpenSTA/ASIC flow.

Checkpoint 15 tuần: W2: architecture study. W5: all RTL verified. W8: synthesis sweep. W11: analysis. W15: report/demo.

Research extension (không bắt buộc): Thêm parallel-prefix (Kogge-Stone/Brent-Kung) hoặc Pareto analysis theo bit-width.

Định hướng nghề nghiệp: DSP hardware / datapath design; nền số học cho FPGA-ASIC.

A9 · A2-T02 — Thiết kế và tối ưu MAC datapath cho FPGA/ASIC

Design and Optimization of a Fixed-Point MAC Datapath for FPGA/ASIC

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: RTL; fixed-point; synthesis. (mã tham chiếu: A2-P03)

Phạm vi: Bit width + pipeline + rounding/saturation + resource sharing.

Sản phẩm bắt buộc (MVT): Golden model; Parameterized RTL MAC; Verification vectors; PPA/Fmax/latency table; Numerical error analysis.

Công cụ dự kiến: Python/MATLAB, Verilog, FPGA tool, synthesis/STA.

Checkpoint 15 tuần: W2: numeric spec. W5: MAC baseline. W8: parameter sweep. W11: FPGA/ASIC metrics. W15: optimization recommendation.

Research extension (không bắt buộc): Pareto/design-space analysis.

Định hướng nghề nghiệp: DSP hardware / datapath design; nền số học cho FPGA-ASIC.

5. NHÓM B — POLAR CODING: TỪ THUẬT TOÁN TỚI PHẦN CỨNG

B1 · B0-T01 — Xây dựng và đánh giá hệ thống Polar Code sử dụng SC decoding

Software Modeling and Performance Evaluation of Polar Codes with SC Decoding

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: Digital comm + Python/MATLAB.

Phạm vi: Foundation thesis for students not yet ready for RTL.

Sản phẩm bắt buộc (MVT): Reusable simulator; BER/BLER curves; Unit tests/golden vectors; Technical note về SC flow; Dataset/test vectors cho hardware track.

Công cụ dự kiến: Python hoặc MATLAB, Git.

Checkpoint 15 tuần: W2: chain spec. W5: noiseless + AWGN verified. W8: BER/BLER curves. W11: parameter study. W15: clean golden model.

Research extension (không bắt buộc): Add quantization or controlled SC improvement.

Định hướng nghề nghiệp: Thuật toán truyền thông; nền nghiên cứu coding theory.

B2 · B1-T01 — Thiết kế Polar Encoder trên FPGA

FPGA Design and Verification of a Polar Encoder

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: B0 + RTL + FPGA. (mã tham chiếu: B0-P01)

Phạm vi: Compare at least one architectural decision where feasible.

Sản phẩm bắt buộc (MVT): Golden encoder; RTL + testbench; FPGA resource/Fmax/latency; Architecture explanation; Demo hoặc co-simulation.

Công cụ dự kiến: Python/MATLAB, Verilog, simulator, FPGA tool.

Checkpoint 15 tuần: W2: encoder mapping. W5: RTL pass. W8: second architecture/optimization. W11: FPGA result. W15: report.

Research extension (không bắt buộc): ASIC feasibility or pipelining.

Định hướng nghề nghiệp: Hardware architecture cho coding; RTL cho khối giải mã.

B3 · B2-T01 — Thiết kế bộ giải mã SC Polar trên FPGA

FPGA Architecture and Implementation of an SC Polar Decoder

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: Correct SC software baseline; B1; strong RTL. (mã tham chiếu: B0-P03, B1-P*)

Phạm vi: Complete hardware-oriented SC decoder at manageable N/K.

Sản phẩm bắt buộc (MVT): SC golden model; RTL decoder hoặc subsystem đủ lớn; Test vectors + co-verification; Resource/Fmax/latency/throughput; Architecture report.

Công cụ dự kiến: Python/MATLAB, Verilog/SystemVerilog, simulator, FPGA tool.

Checkpoint 15 tuần: W2: architecture plan. W5: f/g + control unit tests. W8: integrated decoder/subsystem. W11: FPGA metrics. W15: reproducible demo.

Research extension (không bắt buộc): Optimization only after correctness.

Định hướng nghề nghiệp: Decoder hardware architecture trên FPGA.

B4 · B3-T01 — Phân tích lượng tử hóa LLR cho hardware-efficient Polar decoding

Fixed-Point LLR Quantization Analysis for Hardware-Efficient Polar Decoding

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: Correct SC baseline; scripted experiments. (mã tham chiếu: B0-P03)

Phạm vi: Find minimum practical precision under defined performance loss.

Sản phẩm bắt buộc (MVT): Quantization framework; BLER curves theo bit-width; Hardware-cost proxy hoặc synthesis; Recommendation bit-width/range.

Công cụ dự kiến: Python/MATLAB, tùy chọn Verilog/Yosys/FPGA.

Checkpoint 15 tuần: W2: reference verified. W5: quantizer. W8: BLER sweep. W11: hardware impact. W15: trade-off conclusion.

Research extension (không bắt buộc): RTL/FPGA validation of selected points.

Định hướng nghề nghiệp: Hardware-aware algorithm engineering; fixed-point optimization.

B5 · B1-T02 — Thiết kế và đánh giá f/g Processing Elements cho Polar Decoder

Design and Evaluation of Processing Elements for Polar Decoders

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: B0 SC + fixed-point + RTL. (mã tham chiếu: B0-P03)

Phạm vi: Connect numerical approximation to hardware cost.

Sản phẩm bắt buộc (MVT): PE RTL; Verification suite; Error statistics; PPA/timing comparison; BLER impact analysis.

Công cụ dự kiến: Python/MATLAB, Verilog, simulator, synthesis/STA.

Checkpoint 15 tuần: W2: math/reference. W5: RTL exact/min-sum. W8: synthesis. W11: BLER impact. W15: design recommendation.

Research extension (không bắt buộc): ASIC PPA or broader bit-width sweep.

Định hướng nghề nghiệp: Hardware architecture cho coding; RTL cho khối giải mã.

B6 · B4-T01 — Thiết kế và đánh giá SC-Flip Polar decoder

Design and Performance Evaluation of SC-Flip Polar Decoding

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: B4-I01-level baseline; experimental discipline. (mã tham chiếu: B4-I01)

Phạm vi: Evaluate reliability-based re-decoding under controlled settings.

Sản phẩm bắt buộc (MVT): SCF simulator; Candidate-ranking analysis; BLER/complexity plots; Average attempts/latency proxy; Conclusion về reliability metric.

Công cụ dự kiến: Python/MATLAB, Git.

Checkpoint 15 tuần: W2: SC verified. W5: basic SCF. W8: candidate metrics. W11: full experiments. W15: analysis.

Research extension (không bắt buộc): Hardware mapping or improved metric.

Định hướng nghề nghiệp: Nghiên cứu thuật toán decoding (SC-Flip/reliability).

B7 · B5-T01 — Phát hiện frame không tin cậy cho adaptive Polar decoding

Unreliable-Frame Detection for Adaptive Polar Decoding

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: B5-P/I baseline; controlled experiments. (mã tham chiếu: B5-P01)

Phạm vi: Predict whether stronger decoding is worth invoking.

Sản phẩm bắt buộc (MVT): Dataset/features; Detector baseline; ROC/F1 hoặc metric phù hợp; Activation rate + BLER + average cost; Adaptive policy report.

Công cụ dự kiến: Python/MATLAB; scikit-learn hoặc mô hình nhẹ tương đương.

Checkpoint 15 tuần: W2: label/feature definition. W5: dataset. W8: detector baseline. W11: adaptive evaluation. W15: trade-off analysis.

Research extension (không bắt buộc): Lightweight NN if justified.

Định hướng nghề nghiệp: Adaptive decoding research; cân bằng thuật toán-phần cứng.

B8 · B4-T02 — Reliability-based candidate ranking cho SC-Flip

Reliability-Based Candidate Ranking for SC-Flip Polar Decoding

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: Stable SCF framework. (mã tham chiếu: B4-I01)

Phạm vi: Compare transparent ranking metrics.

Sản phẩm bắt buộc (MVT): Ranking dataset; Baseline + proposed/simple metrics; Top-k results; BLER vs attempts; Complexity discussion.

Công cụ dự kiến: Python/MATLAB.

Checkpoint 15 tuần: W2: error definition. W5: baseline ranking. W8: alternative metric. W11: SCF integration. W15: final comparison.

Research extension (không bắt buộc): Lightweight ML only after strong heuristic baselines.

Định hướng nghề nghiệp: Nghiên cứu thuật toán decoding (SC-Flip/reliability).

B9 · B5-T02 — Adaptive decoder chỉ kích hoạt enhanced processing trên frame khó

Adaptive Polar Decoding with Selective Enhanced Processing

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: SC/SCF + reliable detector. (mã tham chiếu: B5-T01)

Phạm vi: Compare fixed strong decoder vs selective processing.

Sản phẩm bắt buộc (MVT): Adaptive decoder simulator; Threshold/policy study; BLER/activation/cost curves; Comparison với SC và always-enhanced.

Công cụ dự kiến: Python/MATLAB; tùy chọn RTL cost model.

Checkpoint 15 tuần: W2: baselines. W5: detector/trigger. W8: adaptive integration. W11: full evaluation. W15: trade-off conclusion.

Research extension (không bắt buộc): Hardware-aware energy/resource model.

Định hướng nghề nghiệp: Adaptive decoding research; cân bằng thuật toán-phần cứng.

B10 · B6-T02 — Neural-assisted candidate ranking cho SC-Flip Polar decoder

Lightweight Neural-Assisted Candidate Ranking for SC-Flip Polar Decoding

Độ khó: Khá-cao · **Level tối thiểu:** L4 - Undergraduate Researcher

Đầu vào: B4 stable + ML basics + research readiness. (mã tham chiếu: B4-I01)

Phạm vi: NN ranks candidates only.

Sản phẩm bắt buộc (MVT): Reproducible dataset split; Heuristic baseline; Lightweight model; Top-k/BLER/complexity comparison; Hardware-feasibility note.

Công cụ dự kiến: Python, PyTorch, NumPy; tùy chọn synthesis model.

Checkpoint 15 tuần: W2: SCF fixed. W5: dataset + heuristic. W8: model. W11: robust evaluation. W15: hardware-aware comparison.

Research extension (không bắt buộc): Quantized model/hardware implementation.

Định hướng nghề nghiệp: ML-assisted communications; hardware-aware ML.

B11 · B5-T03 — Đồng thiết kế thuật toán - phần cứng cho bộ giải mã Polar thích ứng

Algorithm-Hardware Co-Design of an Adaptive Polar Decoder

Độ khó: Khá-cao · **Level tối thiểu:** L4 - Undergraduate Researcher

Đầu vào: Adaptive decoder baseline (B5); fixed-point; RTL/synthesis; Python. (mã tham chiếu: B5-T02)

Phạm vi: Đánh giá thuật toán adaptive không chỉ bằng BLER mà đồng thời bằng latency, operations, memory và hardware cost; synthesis các critical block hoặc subsystem.

Sản phẩm bắt buộc (MVT): Algorithm baseline; Hardware cost model; Critical-block RTL; Pareto results; Co-design recommendations.

Công cụ dự kiến: Python/MATLAB, Verilog, synthesis/FPGA/ASIC tools.

Checkpoint 15 tuần: W2: scope freeze. W5: algorithm baseline. W8: hardware model/RTL. W11: Pareto evaluation. W15: co-design conclusion.

Research extension (không bắt buộc): FPGA prototype một subsystem.

Định hướng nghề nghiệp: Adaptive decoding research; cân bằng thuật toán-phần cứng.

B12 · AB-T01 — ASIC feasibility study cho Polar Processing Element

ASIC Feasibility Study of a Polar Processing Element

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: B1 PE + A4 flow. (mã tham chiếu: B1-P02, B1-P03, A4-P01)

Phạm vi: Take f/g/partial-sum block through ASIC flow.

Sản phẩm bắt buộc (MVT): Verified Polar RTL block; Synthesis/STA reports; Physical layout/GDSII nếu đạt; PPA analysis; ASIC feasibility conclusion.

Công cụ dự kiến: Python/MATLAB, Verilog, Yosys, LibreLane/OpenROAD, KLayout.

Checkpoint 15 tuần: W2: target block freeze. W5: verified RTL. W8: synthesis/STA. W11: physical flow. W15: PPA + feasibility report.

Research extension (không bắt buộc): Precision/pipeline comparison.

Định hướng nghề nghiệp: Algorithm-hardware co-design; Digital IC x communications research.

6. NHÓM C — HỆ NHÚNG, IOT VÀ CO-DESIGN THUẬT TOÁN-PHÂN CỨNG

C1 · A6-T01 — Thiết kế hệ thống nhúng điều khiển và thu thập dữ liệu hoàn chỉnh

Design of a Complete Embedded Control and Data-Acquisition System

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: A6-P01 + A6-P02 hoặc tương đương có evidence. (mã tham chiếu: A6-P01, A6-P02)

Phạm vi: Bài toán điều khiển-thu thập dữ liệu cụ thể do mentor chốt; đi trọn từ yêu cầu đến đánh giá định lượng.

Sản phẩm bắt buộc (MVT): Specification + kiến trúc phần mềm; firmware đầy đủ chức năng lõi; driver ≥ 2 ngoại vi tự viết hoặc hiểu sâu; kế hoạch + kết quả kiểm thử hệ thống; số liệu hiệu năng (đáp ứng, độ tin cậy); repository có README và hướng dẫn tái lập.

Công cụ dự kiến: C; MCU + RTOS; logic analyzer; thiết bị đo phù hợp; Git.

Checkpoint 15 tuần: W2: spec + kiến trúc phần mềm, chốt ngoại vi. W5: firmware chạy đúng ≥ 2 ngoại vi + unit test. W8: hệ tích hợp chạy liên tục, có kịch bản kiểm thử. W11: số liệu đáp ứng và độ tin cậy. W15: khóa luận + demo + repo tái lập.

Research extension (không bắt buộc): Chỉ mở sau baseline: low-power mode hoặc failsafe + phân tích định lượng.

Định hướng nghề nghiệp: Embedded systems engineer.

C2 · A7-T01 — Thiết kế và đánh giá hệ thống giám sát IoT đa nút hoàn chỉnh

Design and Evaluation of a Complete Multi-Node IoT Monitoring System

Độ khó: Trung bình · **Level tối thiểu:** L2 - Independent Engineering Student

Đầu vào: A7-P01 + A7-P02 hoặc tương đương. (mã tham chiếu: A7-P01, A7-P02)

Phạm vi: Bài toán giám sát cụ thể do mentor chốt (môi trường/năng lượng/nông nghiệp...); chạy thật nhiều ngày, số liệu thật.

Sản phẩm bắt buộc (MVT): Kiến trúc hệ thống + spec; ≥ 3 node chạy pin hoạt động; gateway + lưu trữ + dashboard; số liệu vận hành ≥ 7 ngày (uptime, mất gói, năng lượng); phân tích điểm yếu; repository và tài liệu triển khai tái lập.

Công cụ dự kiến: ESP32/STM32; MQTT/LoRa tùy bài; thiết bị đo dòng; backend + dashboard; Git.

Checkpoint 15 tuần: W2: kiến trúc hệ, chốt cảm biến và giao thức. W5: một node chạy ổn định + dashboard. W8: ≥ 3 node + gateway vận hành liên tục. W11: số liệu ≥ 7 ngày (uptime, mất gói, năng lượng). W15: khóa luận + tài liệu triển khai.

Research extension (không bắt buộc): Chỉ mở sau baseline: tối ưu năng lượng có so sánh, hoặc dự đoán bất thường đơn giản tại gateway.

Định hướng nghề nghiệp: IoT solution engineer.

C3 · A6-T02 — Tích hợp bộ tăng tốc phần cứng tùy biến vào SoC FPGA

Integrating a Custom Hardware Accelerator into a SoC FPGA

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: A6-P03 + nền FPGA (A3-P* hoặc tương đương). (mã tham chiếu: A6-P03, A3-P*)

Phạm vi: HW/SW co-design nhập môn: chọn hàm nặng -> offload xuống phần cứng -> đo bằng cùng một benchmark.

Sản phẩm bắt buộc (MVT): Baseline phần mềm + số liệu profile; RTL accelerator + testbench; tích hợp bus + driver chạy đúng; bảng speedup và tài nguyên so với baseline; phân tích điểm nghẽn; repository tái lập.

Công cụ dự kiến: Verilog; Zynq/PYNQ; C/Python; profiler; Git.

Checkpoint 15 tuần: W2: chọn hàm nặng, baseline phần mềm có số liệu profile. W5: RTL accelerator + testbench đúng. W8: tích hợp bus + driver chạy đúng end-to-end. W11: bảng speedup và tài nguyên so với baseline. W15: khóa luận + demo + repo.

Research extension (không bắt buộc): So sánh hai kiến trúc accelerator hoặc thêm DMA, chỉ sau baseline sign-off.

Định hướng nghề nghiệp: SoC/FPGA engineer; nền tảng cho hướng luận án co-design.

C4 · A7-T02 — Triển khai và tối ưu mô hình AI gọn nhẹ trên thiết bị biên

Deploying and Optimizing a Lightweight AI Model on an Edge Device

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: A7-P03 hoặc tương đương. (mã tham chiếu: A7-P03)

Phạm vi: Một bài toán suy luận cụ thể trên MCU hoặc SoC FPGA; đánh giá trên thiết bị thật, không chỉ trên máy tính.

Sản phẩm bắt buộc (MVT): Baseline float trên máy + trên thiết bị; bản INT8 chạy trên thiết bị; bảng accuracy/latency/bộ nhớ/năng lượng cho từng bản; phân tích trade-off; pipeline tái lập một lệnh; repository có README.

Công cụ dự kiến: Python/TensorFlow; TFLite Micro/CMSIS-NN; MCU hoặc Zynq; thiết bị đo dòng; Git.

Checkpoint 15 tuần: W2: chốt bài toán, baseline float trên máy. W5: pipeline train->quantize chạy lại được. W8: bản INT8 chạy trên thiết bị thật. W11: bảng accuracy/latency/bộ nhớ/năng lượng. W15: khóa luận + pipeline tái lập một lệnh.

Research extension (không bắt buộc): Chỉ mở sau baseline: pruning/kiến trúc thay thế, hoặc chuyển một lớp nặng xuống phần cứng (nối sang AB-T05).

Định hướng nghề nghiệp: Edge AI/embedded ML engineer.

C5 · AB-T05 — Tăng tốc phần cứng cho suy luận AI biên trên SoC FPGA

Hardware Acceleration of an Edge-AI Workload on a SoC FPGA

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: A6-T02 hoặc (A3-T* + A7-P03). (mã tham chiếu: A6-P03, A7-P03)

Phạm vi: Co-design vi mạch × edge AI: cùng một mô hình, so phần mềm thuần với bản có accelerator trên cùng board.

Sản phẩm bắt buộc (MVT): Baseline CPU-only có số liệu; accelerator RTL + testbench; tích hợp driver chạy đúng mô hình thật; bảng latency/năng lượng/tài nguyên so với baseline; phân tích điểm nghẽn; repository tái lập.

Công cụ dự kiến: Zynq/PYNQ; Verilog/HLS được duyệt; TFLite; profiler; thiết bị đo dòng; Git.

Checkpoint 15 tuần: W2: chốt mô hình, baseline CPU-only có số liệu. W5: profile tìm lớp nặng nhất + thiết kế accelerator. W8: RTL + testbench đúng. W11: tích hợp và bảng latency/năng lượng/tài nguyên. W15: khóa luận + demo.

Research extension (không bắt buộc): Chỉ mở sau baseline: quét bit width của accelerator và vẽ đường accuracy/PPA.

Định hướng nghề nghiệp: Edge-AI hardware engineer; đúng mạch nghiên cứu accelerator hiện nay.

C6 · AB-T06 — Bộ giải mã SC Polar tiết kiệm năng lượng cho liên kết IoT

Energy-Efficient SC Polar Decoder for an IoT Link

Độ khó: Trung bình-khá · **Level tối thiểu:** L3 - Research-Ready Undergraduate

Đầu vào: B1-T02 hoặc B2-T01 hoặc B3-T01; hiểu ngân sách năng lượng thiết bị biên. (mã tham chiếu: B1-T*, B3-P01)

Phạm vi: Co-design Polar × IoT: câu hỏi không phải ‘decoder chạy chưa’ mà ‘tốn bao nhiêu năng lượng cho một bit tin cậy’.

Sản phẩm bắt buộc (MVT): Golden model đối chiếu; decoder fixed-point trên FPGA khớp golden; đường BLER; bảng năng lượng/bit + độ trễ cho ≥ 2 cấu hình; phân tích trade-off; repository tái lập.

Công cụ dự kiến: Python/MATLAB golden model; Verilog; FPGA; thiết bị đo/ước lượng năng lượng; Git.

Checkpoint 15 tuần: W2: golden model + chốt tham số (block length, dải SNR). W5: fixed-point khớp golden model. W8: decoder chạy đúng trên FPGA. W11: đường BLER + bảng năng lượng/bit cho ≥ 2 cấu hình. W15: khóa luận + repo tái lập.

Research extension (không bắt buộc): Chỉ mở sau baseline: adaptive scheme (nối B5) hoặc ước lượng ASIC (nối AB-T01).

Định hướng nghề nghiệp: Baseband/hardware engineer cho truyền thông IoT; trực tiếp phục vụ hướng luận án.

7. Đề tài mở theo yêu cầu

Kho đề tài của chương trình có **34 đề tài T**; kỳ này phát rộng rãi **27** đề tài ở các mục trên. **7 đề tài** dưới đây vẫn nằm trong kho nhưng không phát đại trà — thường vì cần nền chuyên sâu hơn, hoặc để dành làm bước tiếp theo cho sinh viên đã có nền từ kỳ trước.

Vấn đăng ký được: nếu bạn thấy đề tài phù hợp và chứng minh được nền tương ứng qua bài kiểm tra năng lực, hãy nêu trong phiếu nguyện vọng (mục *nguyện vọng khác*) hoặc trao đổi trực tiếp với mentor. Mentor quyết định theo từng trường hợp — không có suất cố định.

Mã chuẩn	Đề tài	Độ khó	Vì sao cần cân nhắc kỹ
A3-T02	Hardware/software co-verification cho hệ thống FPGA	Trung bình	Cần nền chuyên sâu hoặc đề tài nối tiếp từ kỳ trước
AB-T02	FPGA-to-ASIC evaluation của Polar Encoder	Trung bình-khá	Cần nền chuyên sâu hoặc đề tài nối tiếp từ kỳ trước
B2-T02	Software-RTL co-verification cho SC Polar decoder	Trung bình-khá	Cần nền chuyên sâu hoặc đề tài nối tiếp từ kỳ trước
B3-T02	Tối ưu fixed-point cho SC Polar decoder	Trung bình-khá	Cần nền chuyên sâu hoặc đề tài nối tiếp từ kỳ trước
AB-T03	FPGA-to-ASIC evaluation của SC Polar Decoder	Khá-cai	Bậc cao — cần nền nghiên cứu vững
AB-T04	PPA optimization cho fixed-point Polar Processing Element	Khá-cai	Bậc cao — cần nền nghiên cứu vững
B6-T01	Lightweight neural-assisted unreliable-frame detector	Khá-cai	Bậc cao — cần nền nghiên cứu vững

8. Gợi ý chọn đề tài theo mục tiêu nghề nghiệp

Mục tiêu	Đề tài ưu tiên	Lộ trình tiếp theo
Digital IC / RTL Verification	A1-T01, A4-T01, A4-T02	B1-T01, B2-T01
FPGA / DSP Hardware	A2-T01, A3-T01, A2-T02	B1-T01, B2-T01
ASIC Physical Flow / PPA	A4-T01, A4-T02, A2-T03, A2-T02	AB-T01
EDA infrastructure / DevOps cho hardware	A5-T01, A5-T02	AB-T01 (hỗ trợ CI)
Nghiên cứu Polar algorithm	B0-T01, B3-T01, B4-T01	B5-T01, B4-T02, B5-T02
AI hỗ trợ decoder (<i>Không bắt đầu trực tiếp bằng NN — cần baseline trước.</i>)	B5-T01, B4-T02	B6-T02
Algorithm-hardware co-design	A2-T02	B5-T03, AB-T01

9. Readiness test và nguyên tắc làm việc

- **Literature task:** đọc một tài liệu ngắn; trình bày problem - input - output - method - metric - điểm chưa hiểu.

- **Technical mini-task (4-10 giờ):** simulation nhỏ, module RTL, tái tạo figure hoặc xử lý dataset tùy đề tài.
- **Oral check (5-10 phút):** trình bày bằng lời của chính mình; sản phẩm không giải thích được coi là chưa hoàn thành.

Nguyên tắc: mentor chịu trách nhiệm scope/hướng kỹ thuật/milestone/quality control; sinh viên chịu trách nhiệm đọc, học, code, debug, experiment, deadline, báo cáo. Baseline chưa xong thì không mở research extension. Tiến độ không phù hợp giữa kỳ → ưu tiên giảm scope, giữ chuẩn kỹ thuật. AI được dùng để hỗ trợ nhưng **cannot explain = not completed**.

10. Phiếu đăng ký

Sử dụng file **Phieu_lua_chon_va_danh_gia_de_tai_DATN_HK1_2026_2027.docx** (bản duy nhất, thang điểm chuẩn). Không dùng các bản phiếu cũ.