

1. (a) <기준>

$$R, I\text{-type} : 30 + 250 + 150 + 200 + 25 + 20 + 25 = 700 \text{ PS}$$

$$LW : 30 + 250 + 150 + 25 + 200 + 250 + 25 + 20 = 950 \text{ PS}$$

$$SW : 30 + 250 + 150 + 200 + 25 + 250 = 905 \text{ PS}$$

$$beg : 30 + 250 + 150 + 25 + 200 + 5 + 25 + 20 = 705 \text{ PS}$$

<변경 후>

$$R, I\text{-type} : 30 + 250 + 160 + 25 + 200 + 25 + 20 = 710 \text{ PS}$$

$$LW : 30 + 250 + 160 + 25 + 200 + 250 + 25 + 20 = 960 \text{ PS}$$

$$SW : 30 + 250 + 160 + 200 + 25 + 250 = 915 \text{ PS}$$

$$beg : 30 + 250 + 160 + 25 + 200 + 5 + 25 + 20 = 715 \text{ PS}$$

기준과 변경 후의 clock period는 각각 900, 960 PS이다.

변경 후에는 LW와 SW의 속가 12% 감소하므로,

$$12\% \times (25\% + 11\%) = 4.3\%, \text{ 따라서 전체 instruction의 } 100 - 4.3 = 95.7\% \text{가 된다.}$$

$$\therefore, 960 \times 0.957 = 918.7 \text{ PS}$$

$$\text{따라서 speedup} = 950 / 918.7 = 1.03, \text{ "3\% speedup."}$$

(b) <기준>

$$\text{Sum of cost} = 1000 + 200 + 10 \times 4 + 100 + 30 \times 2 + 2000 + 5 + 100 + 1 \times 2 + 500 \times 2 = 4507$$

<변경 후>

$$\text{" } \Rightarrow \text{ register과 file의 cost가 } 200 \rightarrow 400 \text{이 되었으므로 } 4707.$$

$$\text{cost 증가량} = 4707 / 4507 = 1.04, \text{ "4\% 증가."}$$

(c) makes sense : 성능이 무시되는 경우 (4%의 비용 증가를 감안하더라도)

doesn't

: 성능 증가율보다 비용 증가율이 더 크므로 대부분의 경우에서 부적합

2 (a).
 sd IF ID EX MEM WB.
 ld IF ID EX MEM WB.
 sub IF ID EX MEM WB
 bgez * * IF ID EX MEM WB.
 add IF ID EX MEM WB
 sub IF ID EX MEM WB.

(b). 코드의 순서를 재배치하더라도 hazard가 일어나는 코드 쌍만 바꾸고 state는 여전히 발생하기 때문에 도움이 되지 않는다.

(c). NOP를 삽입하더라도 결국 Instruction Fetch가 일어나야 하기 때문에 해결되지 못한다.

(d). 36%.

3. (a)
 ld IF ID EX MEM WB.
 ld IF ID EX MEM WB
 add IF ID * EX MEM WB
 addi IF * ID EX MEM WB
 bnez * IF ID EX MEM WB
 ld IF ID EX MEM WB.
 ld IF ID EX MEM WB
 add IF ID * EX MEM WB
 addi IF * ID EX MEM WB
 bnez IF ID EX MEM WB

(b). 0도 불가능하다. Pipeline이 full일 경우 모든 stage에서 useful 바를 갖는 cycle은 없다.

4. (a) add \$S3, \$S1, \$S0

nop

nop

lw \$S2, 4(\$S3)

lw \$S1, 0(\$S4).

nop

or \$S2, \$S3, \$S2.

nop

nop

sw \$S2, 0(\$S3).

(b) add \$S3, \$S1, \$S0.

lw \$S1, 0(\$S4). ← 순서 변경.

nop

lw \$S2, 4(\$S3).

nop

nop

or \$S2, \$S3, \$S2.

nop

nop

sw \$S2, 0(\$S3).

⇒ lw instruction의 순서를 변경한 다른 instruction끼리 연관이되어서 nop의 수를 줄이지는 못했다

(c) load instruction의 결과가 MEM stage 이후에 register에 반영되는데, hazard detection unit이 없다면 이를 감지하지 못해 결국 다른 instruction에서 잘못된 값(load 전 값)을 이용하게 될수 있다.

(d).	C1	2	3	4	5	6	7	PCWrite	Signals. ALUin1	ALUin2
add \$S3, \$S1, \$S0	IT	ID	EX	MEM	WB			1	X	X
lw \$S2, 4(\$S3)		IT	ID	EX	MEM	WB		1	X	X
lw \$S1, 0(\$S4)			IF	ID	EX	MEM	WB	1	0	0
or \$S2, \$S3, \$S2				IT	ID	EX	MEM	1	1	0
sw \$S2, 0(\$S3)					IF	ID	EX	1	0	0

(c). ID stage에 있는 instruction은 EX나 MEM stage의 결과물에 따라 stall 될 수 있다. 즉 각 instruction의 ID register를 확인해야 한다.

① EX stage : R-type, load instruction에서 ID를 확인해야 한다.

② MEM stage : R-type instruction에서 ID를 확인해야 한다.

new input : ID/EX pipeline register의 ID, EX/MEM pipeline register의 output register number.

new output : value X. (가장 output signal로 활용)

example : lw \$s2, 4(\$s3) 는 R-type instruction인 add \$3, \$s1, \$s0 의 ID를 사용해서 stall 된다.

(f)	CC 1	2	3	4	5	Signal PCWrite
add \$s3, \$s1, \$s0	IF	ID	EX	MEM	WB	1
lw \$s2, 4(\$s3)		IF	ID	*	*	1
lw \$s1, 0(\$s4)			IF	*	*	1
or \$s2, \$s3, \$s2				*		0
sw \$s2, 0(\$s3)						0