BKB220 用户手册

v1.1



版本变更		
版本号	变更记录	作者
v1.0	2024.4.11	Lai xiao jun
v1.1	2025.5.12	Huang yue

目录

前言 4
第一章 开发板产品简介 5
第二章 开发板资源介绍 15
第三章 FPGA 部分管脚约束文件 17
第四章 开发环境搭建 26
第五章 板卡基础工程 29
支持及售后 30

前言

首先感谢大家使用本团队设计的 ZYNQ 开发板，您对我们的支持与信任，是我们勇往直前的信心和勇气！

BKB220 开发板（以下简称 B220）是一款基于 Zynq-7000 系列芯片 Soc 开发板，ZYNQ-7000 将双核 ARM Cortex-A9 处理器（PS）和 FPGA 可编程逻辑单 元（PL）集成作了深度集成化，并通过 AXI 总线进行相互通信，

其技术优势集中于软硬件协同、高扩展性与集成度、低功耗与高可靠性、在工业自动化、人工智能、通信与射频、骑车电子上有广泛应用。

B220 板卡集成了多路常用扩展外设，严格按照业内设计标准进行 PCB 设计，保证数据信号的完好行与稳定性，充分发挥板卡 Soc 特性，设计上参考国人科研学习思维进行了诸多的优化调校，可为初学者及熟手提供 FPGA 编程、嵌入式裸机编程、Soc 设计、嵌入式 linux 设计、pynq 设计等多种方案的设计需求。


该产品手册旨在让使用者了解开发板的基本情况，且拿到开发板后能够快速上手体验。

第一章 开发板产品简介

ZYNQ 是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与 FPGA 的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。与传统 SoC 解决方案不同的是，高度灵活的可编程逻辑（FPGA）可以实现系统的优化和差异化，允许添加定制外设与加速器，从而适应各种广泛的应用。

产品综述

本产品是 XILINX 的 Zynq7000 SOC 芯片的解决方案。它采用 ARM+FPGA SOC 技术将双核 ARM Cortex-A9 和 FPGA 可编程逻辑集成在一颗芯片上。它采用的是 Xilinx 的 Zynq7000 系列 XC7Z020-2CLG400I （或 XC7Z010-2CLG400I）作为核心处理器，在 ARM 和 FPGA 上分别具有丰富的硬件资源和外围接口。设计上坚持“精致、实用、简洁”的设计理念，它不但适合于软件工作人员的前期的软件验证，也适合于硬件开发人员的硬件设计即软硬件的系统协作，加快项目的开发进程。




B220 开发板全貌

ZYNQ7000

B220 开发板使用的是 xilinx 公司的 ZYNQ7000 系列的芯片，型号为

XC7Z020-2CLG400l。芯片的 PS 系统集成了两个 ARM Cortex™-A9 处理器，AMBA 互联，内部存储器，外部存储器接口和外设。这些外设主要包括 USB 总线接口，以太网接口，SD/SDIO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。PS 可以独立运行并在上电或复位下启动。

ZYNQ7000 芯片的总体框图如下图所示 ：



其中 PS 系统部分的主要参数如下：

- 基于 ARM 双核 CortexA9 的应用处理器
- 每个 CPU 32KB 1 级指令和数据缓存，512KB 2 级缓存 2 个 CPU 共享
- 片上 boot ROM 和 256KB 片内 RAM
- 外部存储接口，支持 16/32 bit DDR2、DDR3 接口
- 两个千兆网卡支持：发散-聚集 DMA，GMII，RGMII，SGMII 接口
- 两个 USB2.0 OTG 接口，每个最多支持 12 节点
- 两个 CAN2.0B 总线接口
- 两个 SD 卡、SDIO、MMC 兼容控制器
- 2 个 SPI，2 个 UARTs，2 个 I2C 接口

- 4 组 32bit GPIO，54（32+22）作为 PS 系统 IO，64 连接到 PL

- PS 内和 PS 到 PL 的高带宽连接

其中 PL 逻辑部分的主要参数如下：

- 逻辑单元 Logic Cells：85K

- 查找表 LUTs: 53,200

- 触发器(flip-flops): 106,400

- 乘法器 18x25MACCs：220

- Block RAM：4.9 Mb

两个 AD 转换器，可以测量片上电压、温度感应和高达 17 外部差分输入通道，1MBPS XC7Z020-2CLG400I 芯片为 BGA 装，400 个引脚，引脚间距为 0.8mm。再次说明一下 BGA 管脚，当我们使用 BGA 封装的芯片以后，引脚名称变为由字母+数字的形式，比如 E3，G3 等等，因此我们在看原理图的时候，看到的字母+数字这种形式的，就是代表了 BGA 的引脚。



XC7Z020 芯片实物

JTAG 接口

首先我们来说 B220 开发板的 JTAG 调试接口，在电路板上已经集成了 JTAG 的下载调试电路，所以用户无需购买额外的 Xilinx 下载器。只要一根 USB 线就能进行 ZYNQ 的开发和调试了。在 B220 开发板上通过一个 FTDI 的 USB 桥接芯片 FT4232HL 实现 PC 的 USB 和 ZYNQ 的 JTAG 调试信号 TCK，TDO，TMS，TDI 进行数据通信。

FPGA 供电系统

接下来，我们说一下 B220 的电源设计部分。ZYNQ 芯片的电源分 PS 系统部分和 PL 逻辑部分，两部分的电源分别是独立工作。PS 系统部分的电源和 PL

逻辑部分的电源都有上电顺序，不正常的上电顺序可能会导致 ARM 系统和 FPGA 系统无法正常工作。

PS 部分的电源有 VCCPINT、VCCPAUX、VCCPLL 和 PS VCCO。VCCPINT 为 PS 内核供电引脚，接 1.0V；VCCPAUX 为 PS 系统辅助供电引脚，接 1.8V；VCCPLL 为 PS 的内部时钟 PLL 的电源供电引脚，也接 1.8V；PSVCCO 为 BANK 的电压，包含 VCCO_MIO0，VCCO_MIO1 和 VCCO_DDR，根据连接的外设不同，连接的电源电压也会不同，在 B220 开发板上，VCC_MIO0 连接 3.3V，VCCO_MIO1 连接 1.8V，VCCO_DDR 连接 1.5V。PS 系统要求上电顺序分别为先 VCCPINT 供电，然后 VCCPAUX 和 VCCPLL，最后为 PS VCCO。断电的顺序则相反。PL 部分的电源有 VCCINT，VCCBRAM，VCCAUX 和 VCCO。VCCPINT 为 FPGA 内核供电引脚，接 1.0V；VCCBRAM 为 FPGA Block RAM 的供电引脚；接 1.0V；VCCAUX 为 FPGA 辅助供电引脚, 接 1.8V；VCCO 为 PL 的各个 BANK 的电压，包含 BANK13，BANK34， BANK35，在 B220 开发板上，BANK 的电压连接 3.3V。PL 系统要求上电顺序分别为先 VCCINT 供电，再是 VCCBRAM，然后是 VCCAUX，最后为 VCCO。如果 VCCINT 和 VCCBRAM 的电压一样，可以同时上电。断电的顺序则相反。

ZYNQ 启动配置

B220 开发板支持三种启动模式。这三种启动模式分别是 JTAG 调试模式，QSPI FLASH 和 SD 卡启动模式。ZYNQ7020 芯片上电后会检测响应 MIO 口的电平来决定那种启动模式。在 B220 开发板上，JTAG 接口的形式是 USB 接口方式的，用户可以通过 USB 线连接 PC 和 JTAG 接口进行 ZYNQ 的系统调试。

PS 端的外设

（1）QSPI Flash


开发板配有一片 256Mbit 大小的 Quad-SPI FLASH 芯片，型号为 W25Q256，它使用 3.3VCMOS 电压标准。由于 QSPI FLASH 的非易失特性，在使用中，它可以作为系统的启动设备来存储系统的启动镜像。这些镜像主要包括 FPGA 的 bit 文件、ARM 的应用程序代码以及其它的用户数据文件。QSPI FLASH 的具体型号和相关参数见下表。

位号	芯片类型	容量	厂家

U20	W25Q256	32M Byte	Winbond

QSPI Flash 的型号和参数

QSPI FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口。



QSPI Flash 连接示意图

配置芯片引脚分配：

信号名称	ZYNQ 引脚名	ZYNQ 引脚号
QSPI_CLK	PS_MIO6_500	A5
QSPI_CS	PS_MIO1_500	A7
QSPI_D0	PS_MIO2_500	B8
QSPI_D1	PS_MIO3_500	D6
QSPI_D2	PS_MIO4_500	B7
QSPI_D3	PS_MIO5_500	A6


（2）DDR3 DRAM

B220 开发板上配有两个 Micron (镁光）的 4Gbit（512MB）的 DDR3 芯片(共计 8Gbit), 型号为 MT41K256M16TW-107。DDR 的总线宽度为 32bit。 DDR3

SDRAM 的最高运行速度可达 533MHz(数据速率 1066Mbps)。该 DDR3 存储系统直接连接到了 ZYNQ 处理系统（PS）的 BANK 502 的存储器接口上。DDR3 SDRAM 的具体配置如下表所示。

位号	芯片类型	容量	厂家
U18_UA、UB	MT41K256M16TW-107	256M×16bit	Micron

DDR3 的硬件设计需要严格考虑信号完整性，我们在电路设计和 PCB 设计的时候已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，保证 DDR3 的高速稳定的工作。连接示意图如图所示:



DDR3 DRAM 原理图



DDR3 DRAM 实物图

DDR3 DRAM 引脚分配：


信号名称	ZYNQ 引脚名	ZYNQ 引脚号
DDR3_DQS0_P	PS_DDR_DQS_P0_502	C2
DDR3_DQS0_N	PS_DDR_DQS_N0_502	B2
DDR3_DQS1_P	PS_DDR_DQS_P1_502	G2
DDR3_DQS1_N	PS_DDR_DQS_N1_502	F2
DDR3_DQS2_P	PS_DDR_DQS_P2_502	R2
DDR3_DQS2_N	PS_DDR_DQS_N2_502	T2
DDR3_DQS3_P	PS_DDR_DQS_P3_502	W5
DDR3_DQS4_N	PS_DDR_DQS_N3_502	W4
DDR3_DQ[0]	PS_DDR_DQ0_502	C3
DDR3_DQ [1]	PS_DDR_DQ1_502	B3
DDR3_DQ [2]	PS_DDR_DQ2_502	A2
DDR3_DQ [3]	PS_DDR_DQ3_502	A4
DDR3_DQ [4]	PS_DDR_DQ4_502	D3

DDR3_DQ [5]	PS_DDR_DQ5_502	D1
DDR3_DQ [6]	PS_DDR_DQ6_502	C1
DDR3_DQ [7]	PS_DDR_DQ7_502	E1
DDR3_DQ [8]	PS_DDR_DQ8_502	E2
DDR3_DQ [9]	PS_DDR_DQ9_502	E3
DDR3_DQ [10]	PS_DDR_DQ10_502	G3
DDR3_DQ [11]	PS_DDR_DQ11_502	H3
DDR3_DQ [12]	PS_DDR_DQ12_502	J3
DDR3_DQ [13]	PS_DDR_DQ13_502	H2
DDR3_DQ [14]	PS_DDR_DQ14_502	H1
DDR3_DQ [15]	PS_DDR_DQ15_502	J1
DDR3_DQ [16]	PS_DDR_DQ16_502	P1
DDR3_DQ [17]	PS_DDR_DQ17_502	P3
DDR3_DQ [18]	PS_DDR_DQ18_502	R3
DDR3_DQ [19]	PS_DDR_DQ19_502	R1
DDR3_DQ [20]	PS_DDR_DQ20_502	T4
DDR3_DQ [21]	PS_DDR_DQ21_502	U4
DDR3_DQ [22]	PS_DDR_DQ22_502	U2
DDR3_DQ [23]	PS_DDR_DQ23_502	U3
DDR3_DQ [24]	PS_DDR_DQ24_502	V1
DDR3_DQ [25]	PS_DDR_DQ25_502	Y3
DDR3_DQ [26]	PS_DDR_DQ26_502	W1
DDR3_DQ [27]	PS_DDR_DQ27_502	Y4
DDR3_DQ [28]	PS_DDR_DQ28_502	Y2
DDR3_DQ [29]	PS_DDR_DQ29_502	W3

DDR3_DQ [30]	PS_DDR_DQ30_502	V2
DDR3_DQ [31]	PS_DDR_DQ31_502	V3
DDR3_DM0	PS_DDR_DM0_502	A1
DDR3_DM1	PS_DDR_DM1_502	F1
DDR3_DM2	PS_DDR_DM2_502	T1
DDR3_DM3	PS_DDR_DM3_502	Y1
DDR3_A[0]	PS_DDR_A0_502	N2
DDR3_A[1]	PS_DDR_A1_502	K2
DDR3_A[2]	PS_DDR_A2_502	M3
DDR3_A[3]	PS_DDR_A3_502	K3
DDR3_A[4]	PS_DDR_A4_502	M4
DDR3_A[5]	PS_DDR_A5_502	L1
DDR3_A[6]	PS_DDR_A6_502	L4
DDR3_A[7]	PS_DDR_A7_502	K4
DDR3_A[8]	PS_DDR_A8_502	K1
DDR3_A[9]	PS_DDR_A9_502	J4
DDR3_A[10]	PS_DDR_A10_502	F5
DDR3_A[11]	PS_DDR_A11_502	G4
DDR3_A[12]	PS_DDR_A12_502	E4
DDR3_A[13]	PS_DDR_A13_502	D4
DDR3_A[14]	PS_DDR_A14_502	F4
DDR3_BA[0]	PS_DDR_BA0_502	L5
DDR3_BA[1]	PS_DDR_BA1_502	R4
DDR3_BA[2]	PS_DDR_BA2_502	J5
DDR3_S0	PS_DDR_CS_B_502	N1

DDR3_RAS	PS_DDR_RAS_B_502	P4
DDR3_CAS	PS_DDR_CAS_B_502	P5
DDR3_WE	PS_DDR_WE_B_502	M5
DDR3_ODT	PS_DDR_ODT_502	N5
DDR3_RESET	PS_DDR_DRST_B_502	B4
DDR3_CLK_P	PS_DDR_CKP_502	L2
DDR3_CLK_N	PS_DDR_CKN_502	M2
DDR3_CKE	PS_DDR_CKE_502	N3

第二章 开发板资源介绍



1. HDMI 输出接口：用于图片、视频等信息的输出；
2. PS 端 TF 卡接口
3. 3.3V 电源指示灯
4. PS 端复位键：用于 ZYNQ 芯片的复位
5. 启动模式选择开关：在第一章中提到此开发板有三种启动模式，改变启动模式就用该拨码开关，对应模式如下表：

BOOT_CFG	1	2
JTGA	ON	ON
QSPI/FLASH	ON	OFF
SD_CARD	OFF	OFF
无	OFF	ON

6. PL 端独立按键 6 个：PL 端用户自定义按键 4 个，MIO 按键两个。
7. 用户 led 6 个 其中 2 路接入 MIO 4 路接入 FPGA 侧
8. USB2.0 - host 端口
9. USB2.0 -slave 端口 type-c
10. 5V-DC 电源输入

11. USB 转串口一路 PL、一路 PS，USB 转 JTAG
12. 电源总开关
13. 电源输入指示
14. 3.3V 电源指示灯
15. 4 路 PMOD 接口
16. Audio 输出
17. Audio 输入 HP + MIC
18. 双路 DDR3， 共 1Gb
19. QSPI 256Mbit
20. Emmc 1Gbit
21. Wifi 接口
22. PS 以太网

第三章 FPGA 部分管脚约束文件

该文件可直接复制到 xdc 文件中

#BK-B220 development board IO constraint file

#

##----------------------绯荤粺鏃堕拧--------------------------

#set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports sys_clk]; #sys_clk

#

##----------------------PL_KEY----------------------------

#

#set_property -dict {PACKAGE_PIN R18 IOSTANDARD LVCMOS33} [get_ports gp_i[0]]; #PL_KEY[0]

#set_property -dict {PACKAGE_PIN T17 IOSTANDARD LVCMOS33} [get_ports gp_i[1]]; #PL_KEY[1]

#set_property -dict {PACKAGE_PIN R14 IOSTANDARD LVCMOS33} [get_ports gp_i[2]]; #PL_KEY[2]

#set_property -dict {PACKAGE_PIN P14 IOSTANDARD LVCMOS33} [get_ports gp_i[3]]; #PL_KEY[3]

#

#

##----------------------PL_LED---------------------------- #

#set_property -dict {PACKAGE_PIN W13 IOSTANDARD LVCMOS33} [get_ports gp_o[0]]; #PL_LED[0]

#set_property -dict {PACKAGE_PIN V12 IOSTANDARD LVCMOS33} [get_ports gp_o[1]]; #PL_LED[1]

#set_property -dict {PACKAGE_PIN W19 IOSTANDARD LVCMOS33} [get_ports gp_o[2]]; #PL_LED[2]

#set_property -dict {PACKAGE_PIN W18 IOSTANDARD LVCMOS33} [get_ports

```
gp_o[3]];    #PL_LED[3]
#
#
##-----------------------PL_UART--------------------------                                  #
#set_property -dict {PACKAGE_PIN F16 IOSTANDARD LVCMOS33} [get_ports
uart_rxd];     #uart_rxd
#set_property -dict {PACKAGE_PIN F17 IOSTANDARD LVCMOS33} [get_ports
uart_txd];     #uart_txd
#
##----------------------HDMI_TX--------------------------
#
#set_property -dict {PACKAGE_PIN K19    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_p[2]}];            #tmds_data_p[2]
#set_property -dict {PACKAGE_PIN J19    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_n[2]}];            #tmds_data_n[2]
#set_property -dict {PACKAGE_PIN J18    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_p[1]}];            #tmds_data_p[1]
#set_property -dict {PACKAGE_PIN H18    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_n[1]}];            #tmds_data_p[1]
#set_property -dict {PACKAGE_PIN G17    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_p[0]}];            #tmds_data_p[0]
#set_property -dict {PACKAGE_PIN G18    IOSTANDARD TMDS_33 } [get_ports
{TMDS_data_n[0]}];            #tmds_data_p[0]
#set_property -dict {PACKAGE_PIN E18    IOSTANDARD TMDS_33 } [get_ports
TMDS_clk_p];                    #tmds_clk_p
#set_property -dict {PACKAGE_PIN E19    IOSTANDARD TMDS_33 } [get_ports
TMDS_clk_n];                    #tmds_clk_n

#
#set_property -dict {PACKAGE_PIN E17    IOSTANDARD LVCMOS33} [get_ports
```

```
tmds_cec];                          #tmds_cec
#set_property -dict {PACKAGE_PIN D18    IOSTANDARD LVCMOS33} [get_ports
IIC_0_scl_io];                      #tmds_scl
#set_property -dict {PACKAGE_PIN K14    IOSTANDARD LVCMOS33} [get_ports
IIC_0_sda_io];                      #tmds_sda
#set_property -dict {PACKAGE_PIN F20    IOSTANDARD LVCMOS33} [get_ports
tmds_hpd];                          #tmds_hpd
#
##----------------------PMOD1--------------------------
#
#set_property -dict {PACKAGE_PIN Y7 IOSTANDARD LVCMOS33}    [get_ports
gp_o[4]] ;                          #pmod1_d0
#set_property -dict {PACKAGE_PIN Y9 IOSTANDARD LVCMOS33}    [get_ports
gp_o[5]] ;                          #pmod1_d1
#set_property -dict {PACKAGE_PIN W10 IOSTANDARD LVCMOS33} [get_ports
gp_o[6]] ;                         #pmod1_d2
#set_property -dict {PACKAGE_PIN W11 IOSTANDARD LVCMOS33} [get_ports
gp_o[7]] ;                         #pmod1_d3
#set_property -dict {PACKAGE_PIN Y6 IOSTANDARD LVCMOS33}    [get_ports
gp_o[8]]    ;                       #pmod1_d4
#set_property -dict {PACKAGE_PIN Y8 IOSTANDARD LVCMOS33}    [get_ports
gp_o[9]]    ;                       #pmod1_d5
#set_property -dict {PACKAGE_PIN W9 IOSTANDARD LVCMOS33}    [get_ports
gp_o[10]]    ;                      #pmod1_d6
#set_property -dict {PACKAGE_PIN Y11 IOSTANDARD LVCMOS33} [get_ports
gp_o[11]] ;                         #pmod1_d7
#
#
#----------------------PMOD2--------------------------
#
```

```
#
#set_property -dict {PACKAGE_PIN T11 IOSTANDARD LVCMOS33} [get_ports gp_o[12]] ;                #pmod2_d0
#set_property -dict {PACKAGE_PIN T12 IOSTANDARD LVCMOS33} [get_ports gp_o[13]] ;                #pmod2_d1
#set_property -dict {PACKAGE_PIN T16 IOSTANDARD LVCMOS33} [get_ports gp_o[14]] ;                #pmod2_d2
#set_property -dict {PACKAGE_PIN Y14 IOSTANDARD LVCMOS33} [get_ports gp_o[15]] ;                #pmod2_d3
#set_property -dict {PACKAGE_PIN T10 IOSTANDARD LVCMOS33} [get_ports gp_o[16]] ;                #pmod2_d4
#set_property -dict {PACKAGE_PIN U12 IOSTANDARD LVCMOS33} [get_ports gp_o[17]] ;                #pmod2_d5
#set_property -dict {PACKAGE_PIN U17 IOSTANDARD LVCMOS33} [get_ports gp_o[18]] ;                #pmod2_d6
#set_property -dict {PACKAGE_PIN W14 IOSTANDARD LVCMOS33} [get_ports gp_o[19]] ;                #pmod2_d7
#
#
##----------------------PMOD3--------------------------
#
#
#
#set_property -dict {PACKAGE_PIN V15 IOSTANDARD LVCMOS33} [get_ports gp_i[4]];                  #pmod3_d0
#set_property -dict {PACKAGE_PIN Y16 IOSTANDARD LVCMOS33} [get_ports gp_i[5]];                  #pmod3_d1
#set_property -dict {PACKAGE_PIN V20 IOSTANDARD LVCMOS33} [get_ports gp_i[6]];                  #pmod3_d2
```

```
#set_property -dict {PACKAGE_PIN R16 IOSTANDARD LVCMOS33} [get_ports gp_i[7]];                    #pmod3_d3
#set_property -dict {PACKAGE_PIN W15 IOSTANDARD LVCMOS33} [get_ports gp_i[8]];                    #pmod3_d4
#set_property -dict {PACKAGE_PIN Y17 IOSTANDARD LVCMOS33} [get_ports gp_i[9]];                    #pmod3_d5
#set_property -dict {PACKAGE_PIN W20 IOSTANDARD LVCMOS33} [get_ports gp_i[10]];                    #pmod3_d6
#set_property -dict {PACKAGE_PIN R17 IOSTANDARD LVCMOS33} [get_ports gp_i[11]];                    #pmod3_d7
#
#
#----------------------PMOD4---------------------------
#


#
#set_property -dict {PACKAGE_PIN M19 IOSTANDARD LVCMOS33} [get_ports gp_i[12]];                    #pmod4_d0
#set_property -dict {PACKAGE_PIN L19 IOSTANDARD LVCMOS33} [get_ports gp_i[13]];                    #pmod4_d1
#set_property -dict {PACKAGE_PIN N15 IOSTANDARD LVCMOS33} [get_ports gp_i[14]];                    #pmod4_d2
#set_property -dict {PACKAGE_PIN L16 IOSTANDARD LVCMOS33} [get_ports gp_i[15]];                    #pmod4_d3
#set_property -dict {PACKAGE_PIN M20 IOSTANDARD LVCMOS33} [get_ports gp_i[16]];                    #pmod4_d4
#set_property -dict {PACKAGE_PIN L20 IOSTANDARD LVCMOS33} [get_ports gp_i[17]];                    #pmod4_d5
#set_property -dict {PACKAGE_PIN N16 IOSTANDARD LVCMOS33} [get_ports gp_i[18]];                    #pmod4_d6
```

```
#set_property -dict {PACKAGE_PIN L17 IOSTANDARD LVCMOS33} [get_ports
gp_i[19]];                    #pmod4_d7
#
#
##----------------------LCD--------------------------
#
#
#
#set_property -dict {PACKAGE_PIN J20 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[0]];          #B0
#set_property -dict {PACKAGE_PIN P19 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[1]];                  #B1
#set_property -dict {PACKAGE_PIN N18 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[2]];                  #B2
#set_property -dict {PACKAGE_PIN K17 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[3]];                  #B3
#set_property -dict {PACKAGE_PIN P20 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[4]];                  #B4

#
#set_property -dict {PACKAGE_PIN T14 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[5]];                  #G0
#set_property -dict {PACKAGE_PIN U15 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[6]];                  #G1
#set_property -dict {PACKAGE_PIN U14 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[7]];                  #G2
#set_property -dict {PACKAGE_PIN K18 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[8]];                  #G3
#set_property -dict {PACKAGE_PIN H20 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[9]];                  #G4
```

```
#set_property -dict {PACKAGE_PIN M17 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[10]];                    #G5
#
#
#set_property -dict {PACKAGE_PIN Y19 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[11]];                    #R0
#set_property -dict {PACKAGE_PIN U19 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[12]];                    #R1
#set_property -dict {PACKAGE_PIN M18 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[13]];                    #R2
#set_property -dict {PACKAGE_PIN V13 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[14]];                    #R3
#set_property -dict {PACKAGE_PIN T15 IOSTANDARD LVCMOS33} [get_ports
lcd_rgb_tri_io[15]];                    #R4

#

#
#set_property -dict {PACKAGE_PIN T20 IOSTANDARD LVCMOS33} [get_ports
lcd_hs]   ;                  #lcd_hs
#set_property -dict {PACKAGE_PIN M15 IOSTANDARD LVCMOS33} [get_ports
lcd_vs]   ;                  #lcd_vs
#set_property -dict {PACKAGE_PIN U20 IOSTANDARD LVCMOS33} [get_ports
lcd_de]   ;                  #lcd_de
#set_property -dict {PACKAGE_PIN V17 IOSTANDARD LVCMOS33} [get_ports
lcd_bl]   ;                  #lcd_bl
#set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports
lcd_pclk] ;                  #lcd_clk
#set_property -dict {PACKAGE_PIN V18 IOSTANDARD LVCMOS33} [get_ports
lcd_rst] ;                  #lcd_rst
```


```
#
#
#
#
##lcd_scl:
#
#set_property -dict {PACKAGE_PIN P15 IOSTANDARD LVCMOS33} [get_ports IIC_1_scl_io] ;                    #touch_scl
##lcd_sda:
#
#set_property -dict {PACKAGE_PIN P16 IOSTANDARD LVCMOS33} [get_ports IIC_1_sda_io];                    #touch_sda
###CT_RST
#
#set_property -dict {PACKAGE_PIN P18 IOSTANDARD LVCMOS33} [get_ports lcd_touch_rst];                    #touch_rst
##CT_INT
#
#set_property -dict {PACKAGE_PIN N17 IOSTANDARD LVCMOS33} [get_ports lcd_touch_int];                    #touch_int

##-------------------------------------------------
###Audio
#set_property  -dict  {  PACKAGE_PIN  H17          IOSTANDARD  LVCMOS33  }  [get_ports { iic_rtl_scl_io    }];        #au_sda_r
#set_property PULLUP true [get_ports iic_rtl_scl_io];
#set_property  -dict  {  PACKAGE_PIN  H16          IOSTANDARD  LVCMOS33  }  [get_ports { iic_rtl_sda_io    }];        #au_scl_r
#set_property PULLUP true [get_ports iic_rtl_sda_io];
```

```
#set_property -dict { PACKAGE_PIN A20 IOSTANDARD LVCMOS33 }
[get_ports { codec_address[0] }]; #adr0
#set_property -dict { PACKAGE_PIN B19 IOSTANDARD LVCMOS33 }
[get_ports { codec_address[1] }]; #adr1
                                                    #
#set_property -dict { PACKAGE_PIN V16 IOSTANDARD LVCMOS33 }
[get_ports { audio_clk_10MHz }]; #au_mclk_r
#set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMOS33 }
[get_ports { sdata_o }]; #au_dout_r
#set_property -dict { PACKAGE_PIN D19 IOSTANDARD LVCMOS33 }
[get_ports { sdata_i }]; #au_din_r
#set_property -dict { PACKAGE_PIN B20 IOSTANDARD LVCMOS33 }
[get_ports { lrclk }]; #au_wclk_r
#set_property -dict { PACKAGE_PIN C20 IOSTANDARD LVCMOS33 }
[get_ports { bclk }]; #au_bclk_r
```


第四章 开发环境搭建

将我们自定义板卡文件添加到 board_files 文件夹中，
若版本为 2020.1 以前路径为：
:\Xilinx\Vivado\2019.1\data\boards\board_files
若版本为 2020.1 及以后路径为：
:\Xilinx\Vivado\2022.1\data\xhub\boards\XilinxBoardStore\boards\Xilinx




导入后使用 vivado 新建一个工程，在 select device 这一步选择板卡文件，如下图


创建 bd 文件




选择 zynq




点击 run block automation



可以看到 zynq 自动勾选复位了一些 ps 端外设，包括 uart0 gpio sd0 usb0 enet0



再点击 run connection automation,两个都勾选上，点击 ok，即可完成自动化 ARM 配置信息导入，导入信息包括了与 B220 有关的 PS 配置，如串口 、IIC、 SD 卡、 以太网 DDR 等。



第五章 板卡基础工程

我司提供一板卡基础工程使用方法以及基于这些基础工程的后续外设模块的学习文档, 均有特定文档进行讲解，目前该版本用户手册对应于 Vivado2022.1 板卡的技术支持。

1. 一套裸机基础工程及开发文档,
2. 一套 linux 平台基础固件及开发文档,
3. 一套 PYNQ3.0.1 固件及开发文档（若需定制 2.7.0 版本 pynq 请联系售后）

支持及售后

（1）FPGA 硬件示例工程，提供长期维护并提供技术支持；

（2）联系方式：chengp@cqupt.edu.cn，或致电 15736055175；15902342401。