
ZYNQ_ECO 硬件规格说明书

------ 基于 ZYNQ ECO开发板



编写人：杨老师、吴老师

编写定稿日期：2022.05.18

目录

一、 文档简介 3
二、 电源供电部分设计 3
三、 开发板时钟和启动BOOT电路 5
四、 调试器和板载串口电路 7
五、 DDR3电路 8
六、 千兆网口电路 9
七、 存储电路 9
八、 扩展IO及LED和按钮电路 11
九、 USB电路 13
十、 HDMI电路 14
十一、 OLED电路 15

小熊猫内部教程，严禁外传

一、文档简介

本文档对本开发板规格设计进行概述。包括开发板功能介绍，参数介绍，以及开发板电路实现讲解。本文档针对最新的ZYNQ ECO开发板，针对R6及其之后的版本。由于芯片市场持续波动，开发板每个版本由于芯片缺货，导致做细微修改，不会影响到使用。对于目前最新的R6版本，我们做了一些调整：

1、去掉了原来的USB HUB功能，目前USB功能移到我们的开发板左边三个TYPE-C中间那个口，原来的开发板仅用于供电不足或者电脑USB坏掉，不能供电做的冗余供电输入，现在作为板子的USB接口；原来的开发板只支持HOST设备，目前更改后，中间这个口即可以支持HOST，也可以作为SLAVE。

2、开发板新增一块OLED屏幕，128 x64分辨率单色。


在ZYNQ中，PS代表ARM部分，PL代表FPGA部分。本文中后续均以PS PL代替。

二、电源供电部分设计

原理图第一部分和第二部分。

电源供电包括五个电源，系统1.0V内核电源（给芯片的FPGA内部逻辑等），1.5V电源（给DDR3部分的IO等），1.8V（1.8V相关系统供电，比如VCCAUX，内部锁相环等，以及1.8V的IO），3.3V（3.3V的IO等），以及我们的DDR3芯片的外部驱动参考电源芯片。

首先是1.0V的内核电源，采用MP2143DJ芯片，可提供3A最大输出电流，MP2143DJ为同步整流输出，电源转换效率高：




其余三路，1.5V,1.8V,3.3V与上面电路方案一致，这里不再重复。由于ZYNQ上电需要顺序上电，所以我们采用MP2143的PG功能。当电源输出电压输出接近目标电压的时候，PG会从0释放，上拉电阻使得PG变为5V，从而做下一路电源的使能。ZYNQ上电顺序为：1.0V->1.8V->1.5V->3.3V。所以，1.0V的电源EN直接上拉使能，其PG上拉到5.0V后连接到1.8V电源的EN脚，1.8V的PG上拉连接到1.5V的EN，1.5V的PG上拉连接到3.3V的EN。

完成上电后，最后一路3.3V上电完成，我们需要复位一下。我们原理图第三页中《第三部分 ZYNQ的JTAG和调试器电路》，采用了一颗MAX809T上电监测完成复位芯片。当3.3V电压达到电压要求，此芯片会产生一个拉低复位信号。我们将这个拉低复位连接到了


ZYNQ的PS的POR信号。这个POR信号在PS的BANK500上，位于第四部分原理图。当开发板上电完成，POR拉低之后再次拉高后完成了复位，芯片就会检测BOOT模式，然后加载程序。比如BOOT为QSPI，就会从flash加载，如果是SD启动就会从SD加载。注意，如果上电完成没有对芯片复位，可能会出现程序启动失败现象。

我们的DDR3电源采用TI的TPS51206电源芯片：



此芯片输出VTT和VREF，其中，VTT是连接到DDR3的地址信号和控制信号的上拉电阻端接，以增加DDR3的地址信号稳定和驱动能力。这个VTT要求瞬间输出电流能力高，比如说需要大于2A瞬间输出能力；而VREF是做IO的参考电压的.VTT VREF电压均为0.75V左右。这个电压怎么决定的？是通过1.5V电压输入，然后内部自动分压一半为输出值。而有的DDR3驱动芯片比如TPS51200，就需要外部两个相同的电阻比如10K分压作为参考输入。

开发板的BANK电源。我们ZYNQ芯片每一部分的供电电压由下部分决定：




其中我们ZYNQ芯片400脚的7020的FPGA有3个BANK，BANK13,BANK34,BANK35。其中，BANK13在7010中是没有的，仅仅是7020才有，在我们本开发板，没有连接BANK13的IO出来。上图中可以看到我们ZYNQ每部分电源电压，注意，在ZYNQ的开发中，BANK电压大家一定要清楚，这里是多少V，后续代码引脚电压选择绑定必须与这里一致：

- BANK13(PL):3.3V;
- BANK34(PL):3.3V;
- BANK35(PL):3.3V;
- BANK502(PS部分专用于DDR3的BANK):1.5V;
- BANK500(PS):3.3V;
- BANK501(PS):1.8V;
- VCCPINT(PS的内核)：1.0V;
- VCCINT(PL的内核):1.0V;
- VCCAUX(PL辅助电源):1.8V;
- VCCPAUX(PS辅助电源)：1.8V;
- VCCBRAM(PL的块RAM)：1.0V;
- VCCPLL(PL的PLL时钟电源)：1.8V


三、开发板时钟和启动BOOT电路

开发板有两个时钟晶振，一个是PS的时钟，一个是PL的时钟，分别位于原理图第四和第五部分。PS时钟如下：




PS时钟频率33.3333M。

PL时钟如下：




PL时钟给FPGA部分提供时钟源，单端3.3V电压，连接到BANK35的K17引脚。注意K17是一个时钟转用引脚，ZYNQ 7000系列的FPGA部分BANK时钟必须通过时钟专用引脚输入，规则是：带有MRCC可以接入全局时钟网络，SRCC可以接入局部时钟，通过一些时钟BUF可以接入全局时钟。如果是单端时钟晶振输入，必须接到SRCC的P引脚，差分需要P和N一起接。单端不能接N引脚。比如说我们时钟50M单端就是接的IO_L12P。

关于开发板启动BOOT电路在我们原理图的第四部分有讲解，原理图如下：



通过上图的SW1拨码开关，可以配置在开发板上的三种可用BOOT模式，关于BOOT配置，开发板背面有丝印，也可以通过这里确定：




四、调试器和板载串口电路


开发板有一个JTAG下载器以及一个板载的串口。原理图的第三部分。

下载器使用FT232H,具备USB转JTAG能力；串口采用CH340芯片。


FT232H电路如下：



CH340串口电路如下：




注意，CH340的引脚电压为3.3V，而我们串口用到的PS的BANK501,BANK501我们上一节电源降到了其电压是1.8V供电。怎么办呢？这里我们用到了两个电平匹配的转换芯片，74LVC1T45W6-7:



串口经过转换后连接到了我们的PS的MIO48 49。

五、DDR3电路


原理图第六部分，DDR3。DDR3在本开发板，仅用于PS部分。我们DDR3连接到ZYNQ的BANK502上，在本开发板设计中，我们仅用到了一片MT41J256M16HA-125型号的DDR3。我们ZYNQ的DDR3电路如下:



DDR3电路为了提高稳定性，将地址连接了39R电阻上拉到VTT。对于单颗DDR3，其实可以不用上拉连接VTT，为了稳定我们还是使用了VTT。我们开发板由于只有一颗16比特的DDR3，所以我们的PS在使用ARM的时候，配置DDR3必须是16位，默认配置32位，如果不更改不能运行。

六、千兆网口电路

原理图的第七部分，千兆网口电路。开发板使用了一个RTL8211E-VL芯片，支持千兆以太网。这个网口位于PS部分，电路如下:




其中，网口连接到我们的PS的BANK501的MIO16-27，引脚IO电压均为1.8V。

七、存储电路


原理图的第八部分，开发板除了DDR3内存以外，还有两个位于PS的TF(SD接口)接口，一个24C02的EEPROM芯片，以及一片128Mbit的QSPI存储器。

SD0接口的TF电路:




由于SD0接到了PS的BANK501,而BANK501是1.8V电压，我们TF卡默认是3.3V供电，所以我们用到了一片TXS02512芯片进行SD接口的电平转换。注意，这个转换芯片是SD接口的专用转换芯片。转换之后即可匹配。使用到了BANK501的MIO40-45。我们SD电路没有用到CD,WP等额外的检测。

SD1接口：




SD1由于直接连接到PS的BANK500，BANK500是3.3V电压，无需电平转换。

板载的EEPROM电路，使用了一片24C02芯片,此芯片可用于FPGA做I2C的通信接口时序学习使用：



电路连接到了PL的BANK35。SDA连接到G17,SCL连接到G18。


QSPI电路部分。我们板载一片W25Q128FV的FLASH，用于PS部分上电可从FLASH启动，容量128Mbit(16M字节)：



QSPI连接到我们的PS的BANK500上，MIO1-6。

八、扩展IO及LED和按钮电路

原理图第九部分，开发板有一个40针的2.54标准扩展口，电压标准3.3V，未做等长，仅满足普通的扩展IO实验需求。其中扩展IO口位于BANK34上。




其中扩展口与芯片BANK连接关系如下：

FPGA_GPIO_21P_34	PL_IO1
FPGA_GPIO_9N_34	PL_IO2
FPGA_GPIO_17P_34	PL_IO3
FPGA_GPIO_21N_34	PL_IO4
FPGA_GPIO_23P_34	PL_IO5
FPGA_GPIO_11P_34	PL_IO6
FPGA_GPIO_8P_34	PL_IO7
FPGA_GPIO_8N_34	PL_IO8
FPGA_GPIO_18P_34	PL_IO9
FPGA_GPIO_12P_34	PL_IO10
FPGA_GPIO_20P_34	PL_IO11
FPGA_GPIO_19N_34	PL_IO12
FPGA_GPIO_16N_34	PL_IO13
FPGA_GPIO_16P_34	PL_IO14
FPGA_GPIO_15N_34	PL_IO15
FPGA_GPIO_15P_34	PL_IO16
FPGA_GPIO_14N_34	PL_IO17

PL_IO18	FPGA_GPIO_24P_34
PL_IO19	FPGA_GPIO_11N_34
PL_IO20	FPGA_GPIO_10P_34
PL_IO21	FPGA_GPIO_10N_34
PL_IO22	FPGA_GPIO_17N_34
PL_IO23	FPGA_GPIO_22P_34
PL_IO24	FPGA_GPIO_22N_34
PL_IO25	FPGA_GPIO_12N_34
PL_IO26	FPGA_GPIO_24N_34
PL_IO27	FPGA_GPIO_19P_34
PL_IO28	FPGA_GPIO_9P_34
PL_IO29	FPGA_GPIO_18N_34
PL_IO30	FPGA_GPIO_20N_34
PL_IO31	FPGA_GPIO_13N_34
PL_IO32	FPGA_GPIO_23N_34
PL_IO33	FPGA_GPIO_13P_34
PL_IO34	FPGA_GPIO_14P_34

原理图将引脚做了重新命名编号，大家看引脚可以直接查看板子背面的丝印即可，每一个针脚对应的芯片引脚编号。原理图右侧同时也提供了丝印对照图。


开发板的用户LED和按钮电路。开发板提供了四个LED连接到PL部分，给FPGA做流水灯实验。同时提供了一个PS的按钮和两个PL的按钮：



其中，四个LED位于BANK34,LED1->T12,LED2->U12,LED3->V12,LED4->W13。

PS的按钮位于BANK500，也就是KEY1,KEY1->MIO0。PL的按钮位于BANK35,KEY2(PL_KEY1)->M20,KEY3(PL_KEY2)->M19。


另外开发板还有一个复位POR按钮，位于原理图第三部分，连接到MAX809T上，除了上电MAX809T可以控制POR复位，也可以通过这个按钮控制拉低复位：



这个按钮在开发板中，丝印 SYS RST。

九、USB电路

原理图第十部分，我们开发板的USB电路。开发板的这个USB不是JTAG和UART的那个USB，而是ZYNQ的PS扩展出来的一个USB2.0控制器。在我们原来旧版本，开发板的USB带有HUB电路，仅支持HOST（主设备）角色，而我们现在的版本，USB支持SLAVE和HOST。也就是说，我们ZYNQ既可以做主设备又可以做从设备了。举个例子，开发板运行linux，比如例程的PYNQ，连接USB摄像头，鼠标键盘等，这个时候USB为HOST角色；如果我们想将开发板USB插到电脑，虚拟一个优盘或者存储设备，这个时候我们ZYNQ就是SLAVE角色。在我们最新版开发板上，USB接口是我们左边三个TYPE-C中间那个。USB部分电路如下：




USB芯片的USB3320 PHY连接到我们的PS的BANK501，位于MIO28-39。电压均为1.8V。注意，这个USB的TYPE-C也可以给开发板供电，因为输出的USB电源门控用了两个MOS管，其中AO3407具有一个反向的体寄生二极管，可以从USB接口通过这个二极管。反之不行，只有USB驱动起来3320芯片同时3320把CPEN拉高，开发板假设已经用JTAG或者UART口供电了，然后这个USB接口就可以对外供电，比如说连接一个TYPE-C转A口的转接头，

接一个优盘，给优盘供电。

十、HDMI电路

原理图的11部分，我们开发板有一个HDMI接口，这个接口仅可以做HDMI输出。接口电路很简单：



其中，HDMI的+5V一旦输出电压，显示器即可进入显示信号解析状态就可以进行显示，电源输出门控是两个MOS管控制的。我们HDMI接口直接连接到了PL部分的BANK35上，直接使用FPGA芯片引脚的3.3V TMDS电压标准。注意，这个电压标准必须要外部通过一个50R左右的电阻上拉到3.3V，这里我们用的39R。HDMI引脚连接：

HDMI_CLK_N->H17

HDMI_CLK_P->H16

HDMI_DATA0_N->D20

HDMI_DATA0_P->D19

HDMI_DATA1_N->B20


HDMI_DATA1_P->C20

HDMI_DATA2_N->A20

HDMI_DATA2_P->D19

十一、OLED电路

开发板原理图第12部分，OLED电路。我们开发板带有一片SPI接口的OLED屏幕。这个屏幕可以做简单的图案文字显示，连接到我们的PL部分，甚至可以做OLED的FPGA时序学习。电路原理图如下：



OLED连接到PL的BANK35,引脚如下：

OLED_D0->E18;

OLED_D1->E19;

OLED_DC->H20;

OLED_RST->G20。

小熊猫内部教程