

Scheda tecnica riassuntiva del MIPS



INSIEME DELLE ISTRUZIONI ARITMETICHE DI BASE

INSIEME DELLE ISTRUZIONI DI BASE

Nome	Formato	Operazione (in Verilog)	Codice Operativo/ Funz
Somma	add	R	R[rd] = R[rs] + R[rt]
Somma immediata	addi	I	R[rt] = R[rs] + EstSegnoImm
Somma immediata senza segno	addiu	I	R[rt] = R[rs] + EstSegnoImm
Somma senza segno	addu	R	R[rd] = R[rs] + R[rt]
And	and	R	R[rd] = R[rs] & R[rt]
And immediato	andi	I	R[rt] = R[rs] & EstZeroImm
Salto condizionato su uguaglianza	beq	I	if (R[rs] == R[rt]) PC = PC + 4 + IndSaltoCond
Salto condizionato su disuguaglianza	bne	I	if (R[rs] != R[rt]) PC = PC + 4 + IndSaltoCond
Salto incondizionato	j	J	PC = IndSaltoInCond
Salta e unisci (jump and link)	jal	J	R[31] = PC + 8; PC = IndSaltoInCond
Salta a registro	jr	R	PC = R[rs]
Carica un byte senza segno	lbu	I	R[rt] = [24'b0, M[R[rs] + EstSegnoImm](7:0)]
Carica una mezza parola senza segno	lhu	I	R[rt] = [16'b0, M[R[rs] + EstSegnoImm](15:0)]
Load linked	ll	I	R[rt] = M[R[rs] + EstSegnoImm]
Carica la mezza parola superiore	lui	I	R[rt] = {imm, 16'b0}
Carica una parola	lw	I	R[rt] = M[R[rs] + EstSegnoImm]
Nor	nor	R	R[rd] = ~(R[rs] R[rt])
Or	or	R	R[rd] = R[rs] R[rt]
Or immediato	ori	I	R[rt] = R[rs] EstZeroImm
Imposta se minore	slt	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0
Imposta se minore immediato	slti	I	R[rt] = (R[rs] < EstSegnoImm) ? 1 : 0
Imposta se minore senza segno	sltiu	I	R[rt] = (R[rs] < EstSegnoImm) ? 1 : 0
Imposta se minore senza segno	sltu	R	R[rd] = (R[rs] < R[rt]) ? 1 : 0
Scorrimento logico a sinistra	sll	R	R[rd] = R[rt] << shamt
Scorrimento logico a destra	srl	R	R[rd] = R[rt] >>> shamt
Salva un byte	sb	I	M[R[rs] + EstSegnoImm](7:0) = R[rt](7:0)
Salvataggio condizionato	sc	I	M[R[rs] + EstSegnoImm] = R[rt]; R[rt] = (atomica) ? 1 : 0
Salvataggio di una mezza parola	sh	I	M[R[rs] + EstSegnoImm](15:0) = R[rt](15:0)
Salvataggio di una parola	sw	I	M[R[rs] + EstSegnoImm] = R[rt]
Sottrazione	sub	R	R[rd] = R[rs] - R[rt]
Sottrazione senza segno	subu	R	R[rd] = R[rs] - R[rt]

- (1) Può causare l'eccezione di overflow
- (2) EstSegnoImm = {16[immediato][15]}, immediato
- (3) EstZeroImm = {16[1b'0]}, immediato
- (4) IndSaltoCond = {14[immediato][15]}, immediato, 2'b0
- (5) IndSaltoInCond = {PC+4[31:28]}, indirizzo, 2'b0
- (6) Operandi considerati come numeri senza segno, invece che numeri in complemento a 2
- (7) Coppia di operazioni atomiche: test e impostazione di flag: R[rt] = 1 se la coppia di istruzioni è stata eseguita in modo atomico, 0 altrimenti.

FORMATI DI BASE DELLE ISTRUZIONI

R	Codice operativo	rs	rt	rd	shamt	funct
	31	26 25	21 20	16 15	11 10	6 5 0
I	Codice operativo	rs	rt	immediato		
	31	26 25	21 20	16 15	0	
J	Codice operativo	indirizzo				
	31	26 25				

Nome	Formato	Operazione (in Verilog)	Codice Op/FMT/ FT/Funz
Salto cond. su uguaglianza su VM	bclt	FI	if(Fpcond) PC = PC+4+IndSalto
Salto cond. su disuguaglianza su VM	bclf	FI	if(!Fpcond) PC = PC+4+IndSalto
Divisione	div	R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]
Divisione senza segno	divu	R	Lo=R[rs]/R[rt]; Hi=R[rs]%R[rt]
Somma in singola prec.	add.s	FR	F[fd]=F[fs]+F[ft]
Somma in VM in doppia prec.	add.d	FR	{F[fd],F[fd+1]}={F[fs],F[fs+1]}+{F[ft],F[ft+1]}
Confronto in VM, in singola prec.	c.x.s*	FR	Fpcond = (F[fs] op F[ft]) ? 1 : 0
Confronto in VM, in doppia prec.	c.x.d*	FR	Fpcond = ((F[fs],F[fs+1]) op {F[ft],F[ft+1]}) ? 1 : 0
* (x è uguale agli operatori: eq, lt, o le) (Codice op è uguale agli operatori: ==, < o <=) (y può assumere i valori: 32, 3c o 3e)			
Divisione in VM in singola prec.	div.s	FR	F[fd] = F[fs]/F[ft]
Divisione in VM in doppia prec.	div.d	FR	{F[fd],F[fd+1]} = {F[fs],F[fs+1]}/ {F[ft],F[ft+1]}
Moltiplicazione in VM in singola prec.	mul.s	FR	F[fd]=F[fs]*F[ft]
Moltiplicazione in VM in doppia prec.	mul.d	FR	{F[fd],F[fd+1]}={F[fs],F[fs+1]}*{F[ft],F[ft+1]}
Sottrazione in VM in singola prec.	sub.s	FR	F[fd] = F[fs] - F[ft]
Sottrazione in VM in doppia prec.	sub.d	FR	{F[fd],F[fd+1]} = {F[fs],F[fs+1]} - {F[ft],F[ft+1]}
Caricamento parola in VM in singola prec.	lwc1	I	F[rt]=M[R[rs]+EstSegnoImm]
Caricamento parola in VM in doppia prec.	ldc1	I	F[rt+1]=M[R[rs]+EstSegnoImm+4]
Copia da Hi	mfhi	R	R[rd] = Hi
Copia da Lo	mflo	R	R[rd] = Lo
Copia da Controllo	mfc0	R	R[rd] = CR[rs]
Moltiplicazione senza segno	mult	R	{Hi,Lo} = R[rs] * R[rt]
Moltiplicazione senza segno	multu	R	{Hi,Lo} = R[rs] * R[rt]
Scorrimento a destra aritmetico	sra	R	R[rd] = R[rt] >> shamt
Salvataggio in VM in singola prec.	swc1	I	M[R[rs]+EstSegnoImm]=F[rt]
Salvataggio in VM in doppia prec.	sdcl	I	M[R[rs]+EstSegnoImm+4]=F[rt+1]

FORMATO DELLE ISTRUZIONI IN VIRGOLA MOBILE

FR	Codice operativo	formato	ft	fs	fd	funz
31	26 25	21 20	16 15	11 10	6 5	0
FI	Codice operativo	formato	ft	immediato		
31	26 25	21 20	16 15			

INSIEME DELLE PSEUDOISTRUZIONI

NOME	NOME SIMBOLICO	OPERAZIONE
Salta se minore	blt	if (R[rs] < R[rt]) PC = Etichetta
Salta se maggiore	bgt	if (R[rs] > R[rt]) PC = Etichetta
Salta se minore uguale	ble	if (R[rs] <= R[rt]) PC = Etichetta
Salta se maggiore uguale	bge	if (R[rs] >= R[rt]) PC = Etichetta
Caricamento immediato	li	R[rd] = immediato
Copia	move	R[rd] = R[rs]

NOME DEI REGISTRI, NUMERO, UTILIZZO, CONVENZIONI DI CHIAMATA

Nome	Numero	Utilizzo	Conservato dalla chiamata?
\$zero	0	Il valore costante 0	N.A.
\$at	1	Temporaneo per l'assemblatore	No
\$v0-\$v1	2-3	Valore restituito da funzione o dalla valutazione di espressione	No
\$a0-\$a3	4-7	Argomenti	No
\$t0-\$t7	8-15	Registri per variabili temporanee	No
\$s0-\$s7	16-23	Registri di variabile	Si
\$t8-\$t9	24-25	Registri per variabili temporanee	No
\$k0-\$k1	26-27	Riservati al kernel del SO	No
\$gp	28	Global pointer	Si
\$sp	29	Stack pointer	Si
\$fp	30	Frame pointer	Si
\$ra	31	Indirizzo di ritorno	Si

CODICI OPERATIVI, BASE, CONVERSIONE, SIMBOLI ASCII

Codice Op MIPS (31:26)	Campo Funz MIPS (1) (5:0)	Campo Funz MIPS (2) (5:0)	Binario	Decimale	Esa-dec.	Carattere ASCII	Decimale	Esa-dec.	Carattere ASCII
(1)	sll	add.f	00 0000	0	0	NULL	64	40	@
		sub.f	00 0001	1	1	SOH	65	41	A
j	srl	mul.f	00 0010	2	2	STX	66	42	B
jal	sra	div.f	00 0011	3	3	ETX	67	43	C
beq	sllv	sqrt.f	00 0100	4	4	EOT	68	44	D
bne		abs.f	00 0101	5	5	ENQ	69	45	E
blez	srlv	mov.f	00 0110	6	6	ACK	70	46	F
bgtz	srav	neg.f	00 0111	7	7	BEL	71	47	G
addi	jr		00 1000	8	8	BS	72	48	H
addiu	jalr		00 1001	9	9	HT	73	49	I
slti	movz		00 1010	10	a	LF	74	4a	J
sltiu	movn		00 1011	11	b	VT	75	4b	K
andi	syscall	round.w.f	00 1100	12	c	FF	76	4c	L
ori	break	trunc.w.f	00 1101	13	d	CR	77	4d	M
xori		ceil.w.f	00 1110	14	e	SO	78	4e	N
lui	sync	floor.w.f	00 1111	15	f	SI	79	4f	O
	mfhi		01 0000	16	10	DLE	80	50	P
(2)	mfhi		01 0001	17	11	DC1	81	51	Q
	mflo	movz.f	01 0010	18	12	DC2	82	52	R
	mtlo	movn.f	01 0011	19	13	DC3	83	53	S
			01 0100	20	14	DC4	84	54	T
			01 0101	21	15	NAK	85	55	U
			01 0110	22	16	SYN	86	56	V
			01 0111	23	17	ETB	87	57	W
	mult		01 1000	24	18	CAN	88	58	X
	multu		01 1001	25	19	EM	89	59	Y
	div		01 1010	26	1a	SUB	90	5a	Z
	divu		01 1011	27	1b	ESC	91	5b	[
			01 1100	28	1c	FS	92	5c	\
			01 1101	29	1d	GS	93	5d]
			01 1110	30	1e	RS	94	5e	^
			01 1111	31	1f	US	95	5f	_
lb	add	cvt.s.f	10 0000	32	20	Spazio	96	60	,
lh	addu	cvt.d.f	10 0001	33	21	!	97	61	a
lwl	sub		10 0010	34	22	"	98	62	b
lw	subu		10 0011	35	23	#	99	63	c
lbu	and	cvt.w.f	10 0100	36	24	\$	100	64	d
lhu	or		10 0101	37	25	%	101	65	e
lwr	xor		10 0110	38	26	&	102	66	f
	nor		10 0111	39	27	'	103	67	g
sb			10 1000	40	28	(104	68	h
sh			10 1001	41	29)	105	69	i
swl	slt		10 1010	42	2a	*	106	6a	j
sw	situ		10 1011	43	2b	+	107	6b	k
			10 1100	44	2c	,	108	6c	l
			10 1101	45	2d	-	109	6d	m
swr			10 1110	46	2e	.	110	6e	n
cache			10 1111	47	2f	/	111	6f	o
ll	tge	c.f.f	11 0000	48	30	0	112	70	p
lwc1	tgeu	c.un.f	11 0001	49	31	1	113	71	q
lwc2	tlb	c.eq.f	11 0010	50	32	2	114	72	r
pref	tlbu	c.ueq.f	11 0011	51	33	3	115	73	s
	teq	c.olt.f	11 0100	52	34	4	116	74	t
ldc1		c.ult.f	11 0101	53	35	5	117	75	u
ldc2	tne	c.ole.f	11 0110	54	36	6	118	76	v
		c.ule.f	11 0111	55	37	7	119	77	w
sc		c.s.f	11 1000	56	38	8	120	78	x
swc1		c.ngle.f	11 1001	57	39	9	121	79	y
swc2		c.seq.f	11 1010	58	3a	:	122	7a	z
		c.ngl.f	11 1011	59	3b	;	123	7b	{
		c.lt.f	11 1100	60	3c	<	124	7c	
sdc1		c.nge.f	11 1101	61	3d	=	125	7d	}
sdc2		c.le.f	11 1110	62	3e	>	126	7e	~
		c.ngt.f	11 1111	63	3f	?	127	7f	DEL

(1) codice operativo(31:26) == 0
(2) codice operativo(31:26) == 17_{dec}(11_{esa}); if formato(25:21) == 16_{dec}(10_{esa}) f = s (singola);
if formato(25:21) == 17_{dec}(11_{esa}) f = d (doppia);

STANDARD IEEE754 DEI NUMERI IN VIRGOLA MOBILE

$(-1)^f \times (1 + \text{mantissa}) \times 2^{\text{Esponente} - \text{Polarizzazione}}$
Dove la polarizzazione in singola
precisione = 127,
in doppia precisione = 1023.

Simboli in IEEE754


Esponente	Mantissa	Significato
0	0	± 0
0	$\neq 0$	\pm denormalizzato
Da 1 a MAX-1	qualsiasi	\pm numero in VM
MAX	0	$\pm \infty$
MAX	$\neq 0$	NaN

Sing. prec. MAX = 255; Doppia prec. MAX = 2047

Formati IEEE in singola e doppia precisione

S	Esponente	Mantissa
31	30	23 22
0		
S	Esponente	Mantissa
63	62	52 51
0		

ALLOCAZIONE DELLA MEMORIA



FRAME DI STACK




ALLINEAMENTO DEI DATI

Doppia Parola							
Parola				Parola			
Mezza parola		Mezza parola		Mezza parola		Mezza parola	
Byte	Byte	Byte	Byte	Byte	Byte	Byte	Byte
0	1	2	3	4	5	6	7

Contenuto dei tre bit meno significativi di un indirizzo di byte (codifica *big endian*)

REGISTRI DI GESTIONE DELLE ECCEZIONI: CAUSA E STATO



BD = Branch Delay; UM = Modalità Utente, EL = Livello Eccezione, IE = Interrupt Enable.

CODICI DELLE ECCEZIONI

Numero	Nome	Causa dell'eccezione	Numero	Nome	Causa dell'eccezione
0	Int	Interrupt (hardware)	9	Bp	Eccezione di breakpoint
4	AdEL	Eccezione di errore nell'indirizzo (caricamento dati o fetch istruzione)	10	RI	Eccezione di istruzione riservata
5	AdES	Eccezione di errore nell'indirizzo (memorizzazione)	11	CpU	Coprocessore non implementato
6	IBE	Errore sul bus nel fetch di un'istruzione	12	Ov	Eccezione di overflow aritmetico
7	DBE	Errore sul bus in una load o store	13	Tr	Trap
8	Sys	Eccezione di Syscall	15	FPE	Eccezione Floating Point (VM)

PREFISSI DELLE DIMENSIONI

Dimensione	Prefisso	Simbolo	Dimensione	Prefisso	Simbolo	Dimensione	Prefisso	Simbolo	Dimensione	Prefisso	Simbolo
10 ³	Kilo	K	2 ¹⁰	Kibi	Ki	10 ¹⁸	Exa	E	2 ⁶⁰	Exbi	Ei
10 ⁶	Mega	M	2 ²⁰	Mebi	Mi	10 ²¹	Zetta	Z	2 ⁷⁰	Zebi	Zi
10 ⁹	Giga	G	2 ³⁰	Gibi	Gi	10 ³¹	Yotta	Y	2 ⁸⁰	Zebi	Yi
10 ¹²	Tera	T	2 ⁴⁰	Tebi	Ti	10 ²⁷	Ronna	R	2 ⁹⁰	Robi	Ri
10 ¹⁵	Peta	P	2 ⁵⁰	Pebi	Pi	10 ³⁰	Quecca	Q	2 ¹⁰⁰	Quebi	Qi