

Equivalência Formal do Controlador de Vending Machine

RTL versus Netlist com Guidance SVF

Relatório Técnico - Atividade 02

Aluno: Luciano Antunes de Oliveira

Projeto: Controlador digital de vending machine

Ferramentas: Synopsys Design Compiler e Synopsys Formality

Repositório GitHub: https://github.com/luciano066/grupo_NN_vending

Sumário

1	Introdução	1
2	Objetivos	1
3	Fundamentos da Equivalência Formal	1
4	Ambiente e Organização dos Arquivos	1
5	Metodologia	2
5.1	Síntese grouped	2
5.2	Síntese ungrouped	3
5.3	Geração dos artefatos	4
5.4	Configuração do Formality	4
6	Resultados da Verificação	6
6.1	Resultado grouped	6
6.2	Resultado ungrouped	7
6.3	Operações SVF aceitas e rejeitadas	8
6.4	Failing e unmatched points	9
7	Comparação entre Grouped e Ungrouped	10
8	Avisos e Análise de Consistência	11
9	Discussão	12
10	Conclusão	12
11	Referências	12
A	Resumo textual das execuções	12
B	Arquivos de evidência incluídos	13

1 Introdução

Este relatório apresenta a verificação de equivalência formal do controlador de vending machine desenvolvido em SystemVerilog na atividade anterior. O objetivo do fluxo é demonstrar que as netlists mapeadas produzidas pelo Synopsys Design Compiler preservam o comportamento sequencial do RTL original.

Diferentemente da simulação funcional, que avalia o circuito para um conjunto finito de estímulos, a equivalência formal compara matematicamente a implementação sintetizada com o design de referência. O Synopsys Formality realiza inicialmente o casamento dos pontos de comparação por meio do comando `match` e, em seguida, prova a equivalência lógica desses pontos com o comando `verify`.

O arquivo SVF (Setup/Verification File) foi utilizado como guidance entre a síntese e a verificação. Esse arquivo registra as transformações realizadas pelo Design Compiler e permite que o Formality interprete alterações como otimizações lógicas, mudanças de nomes e remoção de fronteiras hierárquicas. Foram executadas duas rodadas independentes: uma com `compile_ultra -no_autoungroup`, preservando a hierarquia, e outra com `compile_ultra`, permitindo o desagrupamento automático.

2 Objetivos

Os objetivos específicos da atividade foram:

- gerar um SVF próprio para cada rodada de síntese;
- carregar o RTL como design de referência e a netlist como implementação;
- habilitar o modo `synopsys_auto_setup`;
- executar `match` e `verify`;
- analisar operações SVF aceitas e rejeitadas;
- verificar a existência de pontos `passing`, `failing` e `unmatched`;
- comparar os fluxos `grouped` e `ungrouped`;
- documentar o sign-off formal com evidências reproduzíveis.

3 Fundamentos da Equivalência Formal

O *golden design*, ou design de referência, corresponde ao RTL SystemVerilog original. Nesta atividade, ele é composto pelos módulos `vending_pkg`, `credit_reg`, `memory`, `comparator`, `subtractor`, `control_unit` e `vending_top`. O *revised design*, ou implementação, corresponde à netlist Verilog mapeada gerada após `compile_ultra`.

Os pontos de comparação incluem saídas primárias e elementos de estado. O comando `match` estabelece correspondências entre os pontos do RTL e da netlist, enquanto `verify` demonstra se a lógica entre cada par é equivalente. Um resultado `SUCCEEDED` indica que todos os pontos relevantes foram provados equivalentes. Pontos `failing` representam divergências lógicas, e pontos `unmatched` representam elementos que não encontraram correspondência entre os dois designs.

O SVF é central no fluxo porque mantém um trilho de auditoria das transformações da síntese. Cada netlist foi verificada com o SVF produzido na mesma execução de `compile_ultra`, evitando a mistura de artefatos de rodadas distintas.

4 Ambiente e Organização dos Arquivos

As execuções foram realizadas no servidor `srv-microeletronica3`. As versões utilizadas foram:

Tabela 1: Ferramentas utilizadas

Ferramenta	Versão
Synopsys Design Compiler	X-2025.06-SP2
Synopsys Formality	X-2025.06-SP3
Biblioteca tecnológica	SAED32 RVT, saed32rvt_tt1p05v25c.db

A atividade foi organizada em diretórios separados para RTL, síntese, Formality, logs e relatórios. Os artefatos grouped e ungrouped receberam nomes independentes, incluindo netlists, SVFs e pastas de reports.

Listing 1: Estrutura principal da Atividade 02.

```

atividade_02_formality/
|-- rtl/
|-- libs/
|-- synth/
|   |-- synth_grouped.tcl
|   |-- synth_ungrouped.tcl
|   |-- netlist/
|   |-- reports/
|   '-- logs/
'-- fm/
    |-- formality_grouped.tcl
    |-- formality_ungrouped.tcl
    |-- reports/grouped/
    |-- reports/ungrouped/
    '-- logs/

```

5 Metodologia

5.1 Síntese grouped

Na primeira rodada, `set_svf` foi ativado antes da compilação e a opção `-no_autoungroup` foi utilizada para preservar a hierarquia dos módulos. Ao final, o SVF foi encerrado com `set_svf -off`, e uma netlist específica foi escrita.

Listing 2: Trecho principal de `synth_grouped.tcl`.

```

1  # O SVF registra as transformações da síntese que orientarão o Formality.
2  set_svf reports/default_grouped.svf
3
4  # analyze lê e compila cada fonte SystemVerilog na ordem de dependências.
5  analyze -format sverilog -library WORK ../rtl/vending_pkg.sv
6  analyze -format sverilog -library WORK ../rtl/comparator.sv
7  analyze -format sverilog -library WORK ../rtl/subtractor.sv
8  analyze -format sverilog -library WORK ../rtl/credit_reg.sv
9  analyze -format sverilog -library WORK ../rtl/memory.sv
10 analyze -format sverilog -library WORK ../rtl/control_unit.sv
11 analyze -format sverilog -library WORK ../rtl/vending_top.sv
12
13 # elaborate constrói a hierarquia do TOP; current_design seleciona o projeto;
14 # link resolve todas as referências aos módulos e às células tecnológicas.
15 elaborate $TOP -library WORK
16 current_design $TOP
17 link
18
19 # Validação estrutural anterior à compilação e aplicação das restrições SDC.
20 check_design > reports/check_design_grouped.rpt
21 # read_sdc aplica clock, atrasos, cargas e demais restrições de temporização.

```

```

22 read_sdc [file join $SCRIPT_DIR vending.sdc]
23
24 # -no_autoungroup impede o desagrupamento automático e mantém a hierarquia
25 # grouped. As otimizações e o mapeamento lógico continuam ativos.
26 compile_ultra -no_autoungroup
27 # Encerra a gravação do SVF depois das transformações que devem ser guiadas.
28 set_svf -off
29
30 # Relatórios de área, temporização, potência e violações das restrições.
31 report_area > reports/area_grouped.rpt
32 report_timing -max_paths 10 -delay_type max > reports/timing_grouped.rpt
33 report_power > reports/power_grouped.rpt
34 report_constraint -all_violators > reports/constraint_grouped.rpt
35
36 # Gera a netlist Verilog mapeada e o SDC correspondente para uso posterior.
37 write -format verilog -hierarchy -output netlist/vending_top_netlist_grouped.v
38 write_sdc netlist/vending_top_mapped_grouped.sdc

```

5.2 Síntese ungrouped

Na segunda rodada, o comando `compile_ultra` foi executado sem `-no_autoungroup`. Isso permitiu que o Design Compiler removesse fronteiras hierárquicas quando considerou vantajoso. Um novo SVF e uma nova netlist foram produzidos para essa execução.

Listing 3: Trecho principal de `synth_ungrouped.tcl`.

```

1 # O SVF guarda as transformações da síntese, inclusive operações de ungroup,
2 # para orientar a correspondência entre RTL e implementação no Formality.
3 set_svf reports/default_ungrouped.svf
4
5 # analyze compila os arquivos SystemVerilog na biblioteca WORK.
6 analyze -format sverilog -library WORK ../rtl/vending_pkg.sv
7 analyze -format sverilog -library WORK ../rtl/comparator.sv
8 analyze -format sverilog -library WORK ../rtl/subtractor.sv
9 analyze -format sverilog -library WORK ../rtl/credit_reg.sv
10 analyze -format sverilog -library WORK ../rtl/memory.sv
11 analyze -format sverilog -library WORK ../rtl/control_unit.sv
12 analyze -format sverilog -library WORK ../rtl/vending_top.sv
13
14 # elaborate instancia a hierarquia do TOP; current_design a seleciona; link
15 # associa referências de projeto e células à biblioteca tecnológica.
16 elaborate $TOP -library WORK
17 current_design $TOP
18 link
19
20 # Verifica a estrutura e lê as restrições de clock e interface do SDC.
21 check_design > reports/check_design_ungrouped.rpt
22 # read_sdc aplica ao projeto as restrições definidas em vending.sdc.
23 read_sdc [file join $SCRIPT_DIR vending.sdc]
24
25 # Sem -no_autoungroup, compile_ultra pode achatar hierarquias para otimizar o
26 # circuito. Essa é a diferença funcional do fluxo de síntese ungrouped.
27 compile_ultra
28 # Interrompe a gravação do SVF após a etapa de compilação e mapeamento.
29 set_svf -off
30
31 # Produz relatórios de qualidade e de atendimento às restrições.
32 report_area > reports/area_ungrouped.rpt
33 report_timing -max_paths 10 -delay_type max > reports/timing_ungrouped.rpt
34 report_power > reports/power_ungrouped.rpt
35 report_constraint -all_violators > reports/constraint_ungrouped.rpt

```

```

36
37 # Escreve a netlist mapeada e as restrições SDC propagadas desta variante.
38 write -format verilog -hierarchy -output netlist/vending_top_netlist_ungrouped.v
39 write_sdc netlist/vending_top_mapped_ungrouped.sdc

```

```

[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ echo "==== SYNTH GROUPED ====="
==== SYNTH GROUPED =====
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ grep -nE \
> '^[:space:]]*(set_svf reports/default_grouped\.svf|compile_ultra -no_autoungroup|write .*vending_top_netlist_grouped\.v)' \
> synth/synth_grouped.tcl
27:set_svf reports/default_grouped.svf
51:compile_ultra -no_autoungroup
62:write -format verilog -hierarchy -output netlist/vending_top_netlist_grouped.v
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ echo
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ echo "==== SYNTH UNGROUPED ====="
==== SYNTH UNGROUPED =====
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ grep -nE \
> '^[:space:]]*(set_svf reports/default_ungrouped\.svf|compile_ultra[:space:]]*[$]|write .*vending_top_netlist_ungrouped\.v)' \
> synth/synth_ungrouped.tcl
26:set_svf reports/default_ungrouped.svf
50:compile_ultra
61:write -format verilog -hierarchy -output netlist/vending_top_netlist_ungrouped.v

```

Figura 1: Trechos dos scripts de síntese grouped e ungrouped, mostrando `set_svf`, `compile_ultra` e a escrita das netlists.

5.3 Geração dos artefatos

A Figura 2 comprova a criação de dois SVFs e duas netlists. O SVF grouped possui 17.152 bytes e a netlist grouped 29.480 bytes. O SVF ungrouped possui 18.944 bytes e a netlist ungrouped 27.757 bytes. Os tamanhos diferentes confirmam que os arquivos pertencem a rodadas distintas.

```

[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ echo "==== ARTEFATOS GERADOS ====="
==== ARTEFATOS GERADOS =====
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$
[luciano.oliveira@srv-microeletronica3 atividade_02_formality]$ ls -lh \
> synth/reports/default_grouped.svf \
> synth/reports/default_ungrouped.svf \
> synth/netlist/vending_top_netlist_grouped.v \
> synth/netlist/vending_top_netlist_ungrouped.v
-rw-rw-r-- 1 luciano.oliveira luciano.oliveira 29K jul 31 20:37 synth/netlist/vending_top_netlist_grouped.v
-rw-rw-r-- 1 luciano.oliveira luciano.oliveira 28K jul 31 20:39 synth/netlist/vending_top_netlist_ungrouped.v
-rw-rw-r-- 1 luciano.oliveira luciano.oliveira 17K jul 31 20:37 synth/reports/default_grouped.svf
-rw-rw-r-- 1 luciano.oliveira luciano.oliveira 19K jul 31 20:39 synth/reports/default_ungrouped.svf

```

Figura 2: SVFs e netlists gerados nas duas rodadas de síntese.

5.4 Configuração do Formality

Em cada script, o modo `synopsys_auto_setup` foi habilitado, a biblioteca tecnológica foi carregada, o SVF correspondente foi associado e os designs foram lidos em containers separados. O RTL foi carregado como referência em `r:/WORK/vending_top`, enquanto a netlist foi carregada como implementação em `i:/WORK/vending_top`.

Na versão instalada, foi adotada a ordem funcional `set synopsys_auto_setup true` antes de `set_svf`. O próprio relatório final confirmou que o modo automático estava habilitado durante as duas verificações.

Listing 4: Fluxo de leitura, match, verify e geração de reports na configuração grouped.

```

1 # O modo automático ajusta o Formality para interpretar transformações comuns
2 # do Design Compiler. Esta configuração deve preceder obrigatoriamente set_svf.
3 set synopsys_auto_setup true
4
5 # Carrega a biblioteca tecnológica para resolver as células da netlist mapeada.
6 read_db ../libs/saed32rvt_tt1p05v25c.db
7
8 # Associa o SVF da mesma rodada grouped. Operações aceitas serão usadas como
9 # orientação; operações rejeitadas serão registradas para diagnóstico.
10 set_svf ../synth/reports/default_grouped.svf
11
12 # Lê o SystemVerilog original no container de referência r:. A opção -r é
13 # importante para que estes arquivos sejam tratados como o projeto de referência.
14 read_sverilog -r {
15   ../rtl/vending_pkg.sv

```

```

16  ../rtl/comparator.sv
17  ../rtl/subtractor.sv
18  ../rtl/credit_reg.sv
19  ../rtl/memory.sv
20  ../rtl/control_unit.sv
21  ../rtl/vending_top.sv
22  }
23
24  # Seleciona o top vending_top elaborado em WORK dentro do container r:.
25  set_top r:/WORK/vending_top
26
27  # Lê a netlist sintetizada como implementação no container i:.
28  read_verilog -i ../synth/netlist/vending_top_netlist_grouped.v
29
30  # Seleciona exatamente o top correspondente dentro do container i:.
31  set_top i:/WORK/vending_top
32
33  # match associa compare points da referência aos da implementação. Os relatórios
34  # seguintes mostram pontos casados e unmatched (sem correspondência encontrada).
35  match
36
37  report_status \
38    > reports/grouped/status_after_match.rpt
39
40  report_matched_points \
41    > reports/grouped/matched_points.rpt
42
43  report_unmatched_points \
44    > reports/grouped/unmatched_points.rpt
45
46  # Relaciona separadamente as operações SVF aceitas e rejeitadas pela ferramenta.
47  report_svf_operation -status accepted \
48    > reports/grouped/svf_accepted.rpt
49
50  report_svf_operation -status rejected \
51    > reports/grouped/svf_rejected.rpt
52
53  # verify prova a equivalência dos compare points casados. Passing points foram
54  # provados; failing points falharam ou produziram contraexemplo; unmatched points
55  # não puderam ser associados e são conferidos novamente no status final.
56  verify
57
58  report_status \
59    > reports/grouped/status_final.rpt
60
61  report_passing_points \
62    > reports/grouped/passing_points.rpt
63
64  report_failing_points \
65    > reports/grouped/failing_points.rpt
66
67  report_unmatched_points \
68    > reports/grouped/unmatched_points_final.rpt

```

```

[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== FORMALITY GROUPED ====="
===== FORMALITY GROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$ grep -nE \
> '^[[:space:]]*(set synopsys_auto_setup true|set_svf|read_db|read_sverilog|read_verilog -i|set_top|match|verify)' \
> formality_grouped.tcl
9:set synopsys_auto_setup true
12:read_db ../libs/saed32rvt_ttlp05v25c.db
16:set_svf ../synth/reports/default_grouped.svf
20:read_sverilog -r {
31:set_top r:/WORK/vending_top
34:read_verilog -i ../synth/netlist/vending_top_netlist_grouped.v
37:set_top i:/WORK/vending_top
41:match
62:verify
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo

[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== FORMALITY UNGROUPED ====="
===== FORMALITY UNGROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$ grep -nE \
> '^[[:space:]]*(set synopsys_auto_setup true|set_svf|read_db|read_sverilog|read_verilog -i|set_top|match|verify)' \
> formality_ungrouped.tcl
11:set synopsys_auto_setup true
13:read_db ../libs/saed32rvt_ttlp05v25c.db
15:set_svf ../synth/reports/default_ungrouped.svf
18:read_sverilog -r {
28:set_top r:/WORK/vending_top
31:read_verilog -i ../synth/netlist/vending_top_netlist_ungrouped.v
34:set_top i:/WORK/vending_top
37:match
48:verify

```

Figura 3: Configuração dos scripts Formality para as rodadas grouped e ungrouped.

Os scripts entregues são scripts manuais e incluem diretamente todos os comandos de setup, match, verify e geração de relatórios. Não foi necessário utilizar `match -certain` nem `set_user_match`, pois o casamento padrão guiado pelo SVF resolveu todos os pontos.

6 Resultados da Verificação

6.1 Resultado grouped

A execução grouped terminou com código de saída zero e veredito `Verification SUCCEEDED`. Foram provados 101 pontos de comparação equivalentes, sendo 21 portas e 80 flip-flops. Nenhum ponto foi classificado como failing.

```

***** Verification Results *****
Verification SUCCEEDED
  ATTENTION: synopsys_auto_setup mode was enabled.
             See Synopsys Auto Setup Summary for details.
-----
Reference design: r:/WORK/vending_top
Implementation design: i:/WORK/vending_top
101 Passing compare points
-----
Matched Compare Points   BBPin   Loop   BBNet   Cut   Port   DFF   LAT   TOTAL
-----
Passing (equivalent)      0       0       0       0    21    80     0    101
Failing (not equivalent)  0       0       0       0     0     0     0     0
*****
1

```

Figura 4: Status final da verificação formal para a netlist grouped.

Tabela 2: Resumo da verificação grouped

Métrica	Resultado
Veredito	Verification SUCCEEDED
Compare points passing	101
Portas	21
Flip-flops (DFF)	80
Failing points	0
Unmatched points	0
Operações SVF aceitas	64
Operações SVF rejeitadas	0
Tempo do Formality	4 s
Memória máxima	1032 MB

6.2 Resultado ungrouped

A execução ungrouped também terminou com código de saída zero e veredito **Verification SUCCEEDED**. O total de pontos foi idêntico ao da execução grouped: 101 compare points, compostos por 21 portas e 80 flip-flops, sem failing points.

```
[luciano.oliveira@srv-microeletronica3 fm]$ echo "==== STATUS FINAL  UNGROUPED  ====="
==== STATUS FINAL  UNGROUPED  =====
[luciano.oliveira@srv-microeletronica3 fm]$ echo "Arquivo: reports/ungrouped/status_final.rpt"
Arquivo: reports/ungrouped/status_final.rpt
[luciano.oliveira@srv-microeletronica3 fm]$ echo

[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ sed -n "/Verification Results/,Sp" \
> reports/ungrouped/status_final.rpt | sed 's/d'
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
Verification SUCCEEDED
ATTENTION: synopsys_auto_setup mode was enabled.
See Synopsys Auto Setup Summary for details.
-----
Reference design: r:/WORK/vending_top
Implementation design: i:/WORK/vending_top
101 Passing compare points
-----
Matched Compare Points    BBPin    Loop    BBNet    Cut    Port    DFF    LAT    TOTAL
-----
Passing (equivalent)      0         0         0         0     21     80     0     101
Failing (not equivalent)  0         0         0         0     0      0      0     0
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
```

Figura 5: Status final da verificação formal para a netlist ungrouped.

Tabela 3: Resumo da verificação ungrouped

Métrica	Resultado
Veredito	Verification SUCCEEDED
Compare points passing	101
Portas	21
Flip-flops (DFF)	80
Failing points	0
Unmatched points	0
Operações SVF aceitas	69
Operações SVF rejeitadas	0
Tempo do Formality	4 s
Memória máxima	1032 MB

6.3 Operações SVF aceitas e rejeitadas

A configuração grouped apresentou 64 operações SVF aceitas e nenhuma rejeitada. A configuração ungrouped apresentou 69 operações aceitas e nenhuma rejeitada. Portanto, o guidance foi consumido sem rejeições nas duas rodadas.

```
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== OPERAÇÕES SVF GROUPED ====="
===== OPERAÇÕES SVF GROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Aceitas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/grouped/svf_accepted.rpt)"
Aceitas: 64
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Rejeitadas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/grouped/svf_rejected.rpt)"
Rejeitadas: 0
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo

[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== OPERAÇÕES SVF UNGROUPED ====="
===== OPERAÇÕES SVF UNGROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Aceitas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/ungrouped/svf_accepted.rpt)"
Aceitas: 69
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Rejeitadas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/ungrouped/svf_rejected.rpt)"
Rejeitadas: 0
```

Figura 6: Contagem de operações SVF aceitas e rejeitadas nas duas verificações.

A diferença de cinco operações aceitas é explicada pelas operações `guide_ungroup` registradas para cinco instâncias do projeto:

Listing 5: Operações `guide_ungroup` aceitas no SVF da síntese ungrouped.

```
guide_ungroup \
  -cells { u_control_unit } \
  -design { vending_top }

## SVF Operation 29 (Line: 246) - ungroup. Status: accepted
## Operation Id: 29
guide_ungroup \
  -cells { u_credit_reg } \
  -design { vending_top }

## SVF Operation 30 (Line: 251) - ungroup. Status: accepted
## Operation Id: 30
guide_ungroup \
  -cells { u_memory } \
  -design { vending_top }

## SVF Operation 31 (Line: 256) - ungroup. Status: accepted
## Operation Id: 31
guide_ungroup \
  -cells { u_comparator } \
  -design { vending_top }

## SVF Operation 32 (Line: 261) - ungroup. Status: accepted
## Operation Id: 32
guide_ungroup \
  -cells { u_subtractor } \
  -design { vending_top }
```

As instâncias desagrupadas foram `u_control_unit`, `u_credit_reg`, `u_memory`, `u_comparator` e `u_subtractor`. O SVF permitiu que essas mudanças de hierarquia fossem interpretadas automaticamente pelo Formality.

Os arquivos `svf_rejected.rpt` contêm apenas o cabeçalho do relatório, sem nenhuma entrada

de operação rejeitada, o que confirma a contagem igual a zero.

6.4 Failing e unmatched points

Os relatórios finais das duas configurações registraram explicitamente No failing compare points e No unmatched points. Assim, não houve necessidade de executar `analyze_points`, aplicar casamento manual ou justificar pontos não comparados.

```
[luciano.oliveira@srv-microeletronica3 fm]$  
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== GROUPED  FAILING POINTS ====="  
===== GROUPED  FAILING POINTS =====  
[luciano.oliveira@srv-microeletronica3 fm]$ cat reports/grouped/failing_points.rpt  
*****  
Report      : failing_points  
  
Reference   : r:/WORK/vending_top  
Implementation : i:/WORK/vending_top  
Version     : X-2025.06-SP3  
Date        : Fri Jul 31 21:11:31 2026  
*****  
  
No failing compare points.  
  
1  
[luciano.oliveira@srv-microeletronica3 fm]$  
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== GROUPED  UNMATCHED POINTS ====="  
===== GROUPED  UNMATCHED POINTS =====  
[luciano.oliveira@srv-microeletronica3 fm]$ cat reports/grouped/unmatched_points_final.rpt  
*****  
Report      : unmatched_points  
  
Reference   : r:/WORK/vending_top  
Implementation : i:/WORK/vending_top  
Version     : X-2025.06-SP3  
Date        : Fri Jul 31 21:11:31 2026  
*****  
  
No unmatched points.  
  
1
```

Figura 7: Relatórios grouped sem failing points e sem unmatched points.

```

[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo "==== UNGROUPED FAILING POINTS ====="
==== UNGROUPED FAILING POINTS =====
[luciano.oliveira@srv-microeletronica3 fm]$ cat reports/ungrouped/failing_points.rpt
*****
Report      : failing_points

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Fri Jul 31 21:30:24 2026
*****

No failing compare points.

1
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo

[luciano.oliveira@srv-microeletronica3 fm]$ echo "==== UNGROUPED UNMATCHED POINTS ====="
==== UNGROUPED UNMATCHED POINTS =====
[luciano.oliveira@srv-microeletronica3 fm]$ cat reports/ungrouped/unmatched_points_final.rpt
*****
Report      : unmatched_points

Reference   : r:/WORK/vending_top
Implementation : i:/WORK/vending_top
Version     : X-2025.06-SP3
Date        : Fri Jul 31 21:30:24 2026
*****

No unmatched points.

1

```

Figura 8: Relatórios ungrouped sem failing points e sem unmatched points.

7 Comparação entre Grouped e Ungrouped

A Tabela 4 resume as duas execuções. Ambas chegaram ao mesmo resultado funcional, mas a rodada ungrouped exigiu cinco operações SVF adicionais para representar o desagrupamento dos submódulos.

Tabela 4: Comparação das verificações grouped e ungrouped

Métrica	Grouped	Ungrouped
Comando de síntese	compile_ultra -no_autoungroup	compile_ultra
Tamanho da netlist	29.480 bytes	27.757 bytes
Tamanho do SVF	17.152 bytes	18.944 bytes
Veredito	SUCCEDED	SUCCEDED
Compare points passing	101	101
Portas	21	21
DFFs	80	80
Failing points	0	0
Unmatched points	0	0
Operações SVF aceitas	64	69
Operações SVF rejeitadas	0	0
Tempo do Formality	4 s	4 s
Memória máxima	1032 MB	1032 MB
Matching manual necessário	Não	Não

```

[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== COMPARAÇÃO FINAL GROUPED ====="
===== COMPARAÇÃO FINAL GROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ grep -E \
> 'Verification SUCCEEDED|Passing compare points|Passing \((equivalent\)|Failing \((not equivalent\)| \
> reports/grouped/status_final.rpt
Verification SUCCEEDED
101 Passing compare points
Passing (equivalent)      0      0      0      0      21      80      0      101
Failing (not equivalent)  0      0      0      0      0      0      0      0
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Operações SVF aceitas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/grouped/svf_accepted.rpt)"
Operações SVF aceitas: 64
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Operações SVF rejeitadas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/grouped/svf_rejected.rpt)"
Operações SVF rejeitadas: 0
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ grep -Ei 'Elapsed time|Maximum memory' \
> logs/formality_grouped.log | tail -n 2
Maximum memory usage for this session: 1032 MB
Elapsed time: 4 seconds ( 0.00 hours )
[luciano.oliveira@srv-microeletronica3 fm]$

```

Figura 9: Resumo final da execução grouped.

```

[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ echo "===== COMPARAÇÃO FINAL UNGROUPED ====="
===== COMPARAÇÃO FINAL UNGROUPED =====
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ grep -E \
> 'Verification SUCCEEDED|Passing compare points|Passing \((equivalent\)|Failing \((not equivalent\)| \
> reports/ungrouped/status_final.rpt
Verification SUCCEEDED
101 Passing compare points
Passing (equivalent)      0      0      0      0      21      80      0      101
Failing (not equivalent)  0      0      0      0      0      0      0      0
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Operações SVF aceitas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/ungrouped/svf_accepted.rpt)"
Operações SVF aceitas: 69
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ printf "Operações SVF rejeitadas: %s\n" \
> "$(grep -c '^## SVF Operation' reports/ungrouped/svf_rejected.rpt)"
Operações SVF rejeitadas: 0
[luciano.oliveira@srv-microeletronica3 fm]$
[luciano.oliveira@srv-microeletronica3 fm]$ grep -Ei 'Elapsed time|Maximum memory' \
> logs/formality_ungrouped.log | tail -n 2
Maximum memory usage for this session: 1032 MB
Elapsed time: 4 seconds ( 0.00 hours )
[luciano.oliveira@srv-microeletronica3 fm]$

```

Figura 10: Resumo final da execução ungrouped.

A netlist ungrouped ficou ligeiramente menor, enquanto o seu SVF ficou maior. Esse comportamento é coerente com o achatamento hierárquico: a implementação pode eliminar estruturas de módulo, mas o SVF precisa registrar transformações adicionais para permitir que o Formality reconstrua a correspondência lógica com o RTL hierárquico.

A igualdade do número de compare points demonstra que a remoção das fronteiras de módulo não alterou a quantidade de saídas e elementos de estado relevantes para a prova. O guidance eliminou a necessidade de `match -certain` ou de associações manuais, mesmo na configuração com hierarquia modificada.

8 Avisos e Análise de Consistência

Durante a síntese, o Design Compiler registrou avisos sobre um ramo `default` inalcançável no módulo `credit_reg` e sobre a desconsideração de comandos `initial` no módulo `memory`. O Formality também informou que comandos `initial` não são suportados e apresentou avisos relacionados a células de potência da biblioteca SAED32.

Na rodada grouped, o log registrou ainda a existência de cinco nets não dirigidas na implementação.

O modo `synopsys_auto_setup` configurou o tratamento de sinais não dirigidos de forma compatível com a síntese. Esses avisos não produziram failing points, unmatched points ou resultado inconclusivo. Como ambas as execuções terminaram com `Verification SUCCEEDED`, os avisos não invalidaram a equivalência provada para os compare points do design.

Também foi verificado que cada script possui exatamente dois comandos `set_top`: um para o design de referência e outro para a implementação. Essa organização evita o erro de redefinição de top observado durante a fase inicial de depuração.

9 Discussão

O resultado demonstra que a netlist produzida pelo Design Compiler é sequencialmente equivalente ao RTL da vending machine nas duas estratégias de síntese. A preservação da hierarquia não foi necessária para que o Formality alcançasse o sign-off, pois o SVF foi capaz de orientar o casamento também na versão ungrouped.

O principal efeito da remoção de `-no_autoungroup` apareceu no conteúdo do SVF: foram registradas e aceitas cinco operações `guide_ungroup`, exatamente uma para cada submódulo achatado. Apesar dessa diferença estrutural, os resultados finais permaneceram idênticos: 101 pontos equivalentes, zero failing e zero unmatched.

Sem guidance, alterações de hierarquia e nomes poderiam exigir uma segunda passada de `match-certain` ou comandos `set_user_match`. Neste fluxo, nenhuma dessas intervenções foi necessária. Portanto, o SVF reduziu o trabalho manual de matching e forneceu um trilha contínuo entre a síntese e a prova formal.

10 Conclusão

A atividade atingiu o objetivo de fechar o sign-off formal da síntese do controlador de vending machine. Foram geradas duas netlists e dois arquivos SVF independentes, correspondentes às configurações grouped e ungrouped. Os scripts do Formality carregaram corretamente a biblioteca, o guidance, o RTL e as netlists, executando `match` e `verify` sem erros fatais.

As duas verificações terminaram com `Verification SUCCEEDED`. Em cada rodada, 101 compare points foram provados equivalentes, sendo 21 portas e 80 flip-flops. Não houve failing points, unmatched points ou operações SVF rejeitadas. A configuração ungrouped apresentou cinco operações aceitas adicionais, associadas ao desagrupamento dos módulos, mas manteve o mesmo resultado funcional e o mesmo tempo de prova.

Conclui-se que as otimizações realizadas pelo Design Compiler, inclusive as mudanças de hierarquia da síntese ungrouped, preservaram integralmente o comportamento do RTL original. O uso do SVF foi suficiente para eliminar matching manual e documentar de forma reproduzível a equivalência entre o design de referência e as implementações sintetizadas.

11 Referências

- CI Expert. *Roteiro de Verificação de Equivalência Formal (Formality) - Vending Machine Controller*.
- Synopsys. *Design Compiler User Guide*.
- Synopsys. *Formality User Guide*.
- Synopsys. *Formality Automated Setup File (SVF) Manual*.

A Resumo textual das execuções

O arquivo abaixo foi gerado diretamente no servidor a partir dos reports e logs das duas verificações.

Listing 6: Resumo consolidado das execuções do Formality.

```
RELATÓRIO RESUMIDO FORMALITY
Data: sex jul 31 21:52:51 -03 2026
```

```
===== GROUPED =====
```

```
Verification SUCCEEDED
```

```
101 Passing compare points
```

Passing (equivalent)	0	0	0	0	21	80	0	101
Failing (not equivalent)	0	0	0	0	0	0	0	0

```
Operações SVF aceitas: 64
```

```
Operações SVF rejeitadas: 0
```

```
Maximum memory usage for this session: 1032 MB
```

```
Elapsed time: 4 seconds ( 0.00 hours )
```

```
===== UNGROUPED =====
```

```
Verification SUCCEEDED
```

```
101 Passing compare points
```

Passing (equivalent)	0	0	0	0	21	80	0	101
Failing (not equivalent)	0	0	0	0	0	0	0	0

```
Operações SVF aceitas: 69
```

```
Operações SVF rejeitadas: 0
```

```
Maximum memory usage for this session: 1032 MB
```

```
Elapsed time: 4 seconds ( 0.00 hours )
```

B Arquivos de evidência incluídos

O pacote LaTeX acompanha os scripts e relatórios utilizados na elaboração deste documento:

- dados/synth_grouped.tcl e dados/synth_ungrouped.tcl;
- dados/formality_grouped.tcl e dados/formality_ungrouped.tcl;
- reports finais de status, failing e unmatched;
- reports de operações SVF aceitas e rejeitadas;
- imagens reais obtidas no servidor durante a execução.