

## **DESCRIÇÃO**

Apresentação do vínculo entre o alto desempenho da computação e o processamento em paralelo, identificando tipos de organização de processadores e a propensão para o uso da tecnologia *multicore* em busca do aumento de desempenho.

## **PROPÓSITO**

Apontar as arquiteturas multiprocessadas e *multicore* como uma alternativa às limitações da eficiência e do custo de desenvolvimento dos computadores com um único processador e único núcleo de execução, melhorando o desempenho do *hardware* com o aumento da frequência do *clock* do processador.

#### **OBJETIVOS**

#### **MÓDULO 1**

Reconhecer as vantagens da computação de alto desempenho por meio do processamento em paralelo

#### **MÓDULO 2**


Identificar os tipos de organizações de processadores paralelos

#### **MÓDULO 3**

Identificar as questões de desempenho do *hardware* que direcionam o movimento para os computadores *multicore* 

## **MÓDULO 1**

 Reconhecer as vantagens da computação de alto desempenho por meio do processamento em paralelo




# **INTRODUÇÃO**

Neste vídeo, preparamos uma breve contextualização do tema.

Para assistir a um vídeo sobre o assunto, acesse a versão online deste conteúdo.



## **QUESTÕES DE DESEMPENHO**



#### **EVOLUÇÃO DOS COMPUTADORES**

Imagem: Shutterstock.com

A evolução da máquina.

Nas últimas décadas, o custo dos sistemas computacionais diminuiu à medida que o desempenho e a capacidade das máquinas aumentaram significativamente. Exemplos disso são os equipamentos usados em nosso cotidiano, como computadores, tablets, *smartphones* e outros, que possuem uma capacidade computacional superior em comparação a um computador (*mainframe*) da década de 1960 ou 1970, considerado um supercomputador para a época.

As limitações do passado foram colocadas de lado, tanto pelo custo quanto pela capacidade de processamento. Podemos citar algumas aplicações que, atualmente, possuem uma grande capacidade de processamento em sistemas baseados em microprocessadores:

#### PROCESSAMENTO DE IMAGEM

#### RENDERIZAÇÃO TRIDIMENSIONAL

#### RECONHECIMENTO DE LINGUAGEM

#### **VIDEOCONFERÊNCIA**

#### **MODELAGEM E SIMULAÇÃO**

## QUAL SERIA O RESULTADO SE DETERMINADA TAREFA FOSSE REALIZADA POR VÁRIAS PESSOAS AO INVÉS DE APENAS UMA?

#### APÓS REFLEXÃO, LEIA A RESPOSTA

As respostas poderiam ser várias, inclusive a possibilidade de não conclusão dessa tarefa. Mas, se olhássemos a distribuição das ações que compõem a tarefa de forma organizada, buscando controlar a sua eficiência, poderíamos obter as seguintes respostas:

A tarefa será realizada no mesmo tempo.

O tempo de conclusão da tarefa será reduzido.

A partir dessa análise, podemos compreender a importância da busca por soluções paralelizáveis, já que, atualmente, a maior parte das aplicações com *software* e *hardware* é implementada dessa forma.

# PARALELISMO EM NÍVEL DE INSTRUÇÕES E PROCESSADORES SUPERESCALARES

#### SUPERESCALAR E PIPELINE

O termo **superescalar** foi criado em 1987, por Agerwala e Cocke (*apud* STALLINGS, 2017), em função do projeto de uma máquina, cujo foco estava ligado à melhoria no desempenho da execução das instruções escalares.

Na organização superescalar em uma arquitetura de um processador, as instruções comuns (aritméticas de inteiros e pontos flutuantes), a carga do valor da memória em um registrador, o armazenamento do valor do registrador na memória e os desvios condicionais poderão ser iniciados e executados de forma independente.

Na técnica de *pipeline*, o caminho executável de uma instrução é dividido em estágios discretos, permitindo ao processador efetuar várias instruções simultaneamente, contanto que apenas uma delas ocupe cada estágio durante um ciclo de relógio.

Veja o diagrama:

Diagrama de tempo para a operação do pipeline de instrução. | Imagem: STALLINGS, 2017

Como **exemplo**, vamos representar a decomposição do processamento de instruções em um *pipeline* de seis estágios:

Diagrama de tempo para a operação do <em>pipeline</em> de instrução. | Imagem: STALLINGS, 2017

PRESUMINDO QUE OS ESTÁGIOS TENHAM A MESMA DURAÇÃO, UM *PIPELINE* DE SEIS ESTÁGIOS PODE REDUZIR O TEMPO DE EXECUÇÃO DE 9 INSTRUÇÕES DE 54 PARA 14 UNIDADES DE TEMPO.

	<del>TEMPO</del> →					
	1	2	3	4	5	6
INSTRUÇÃO 1						
INSTRUÇÃO 2						
INSTRUÇÃO 3						
INSTRUÇÃO 4						
INSTRUÇÃO 5						



	<del>TEMPO →</del>					
	1	2	3	4	5	6
INSTRUÇÃO 1						
INSTRUÇÃO 2						
INSTRUÇÃO 3						
INSTRUÇÃO 4						
INSTRUÇÃO 5						

As técnicas **VLIW** (*Very Long Instruction Word*) e **superescalar** emitem várias instruções independentes (de um fluxo de instruções) que são realizadas simultaneamente em diferentes unidades de execução.

A VLIW depende de um compilador para determinar quais instruções emitir a qualquer ciclo de relógio, enquanto um projeto superescalar requer que um processador tome essa decisão. A tecnologia *Hyper-Threading* (HT) da Intel introduziu paralelismo ao criar dois processadores virtuais a partir de um único processador físico, dando ao sistema operacional habilitado a multiprocessador a impressão de executar em dois processadores, cada um com pouco menos da metade da velocidade do processador físico.

Processadores vetoriais contêm uma unidade de processamento que executa cada instrução vetorial em um conjunto de dados, processando a mesma operação em cada elemento de dados. Eles dependem de *pipelines* profundos e altas velocidades de *clock*.

Um processador matricial, também denominado processador maciçamente paralelo, contém diversas unidades de processamento que executam a mesma instrução em paralelo sobre muitos elementos de dados. Esse modelo pode conter dezenas de milhares de elementos de processamento. Portanto, esses processadores são mais eficientes quando manipulam grandes conjuntos de dados.




Imagem: STALLINGS, 2017

Organização Escalar e Superescalar.

A essência da abordagem superescalar é a possibilidade de execução independente e concorrente em pipelines diferentes, inclusive em ordem diversa daquela definida no programa.

#### **PIPELINES PROFUNDOS**


*Pipelines* profundos permitem que o processador realize trabalho em diversas instruções simultaneamente, de modo que muitos elementos de dados possam ser manipulados de uma só vez.

#### **ATENÇÃO**

O paralelismo é obtido quando as múltiplas instruções são habilitadas para estarem em diferentes estágios do *pipeline* no mesmo momento, diferente da organização escalar tradicional, na qual existe uma unidade funcional em um *pipeline* único para as operações inteiras e outra para as operações de ponto flutuante.

#### SUPERESCALAR X SUPERPIPELINE

Na abordagem conhecida como *superpipeline* — onde múltiplos estágios do *pipeline* executam tarefas que necessitam de menos da metade de um ciclo de *clock* — é possível dobrar a velocidade do *clock* interno, aumentando o desempenho, ao executar duas tarefas em um ciclo de *clock* externo.



No esquema a seguir, podemos visualizar uma comparação entre as organizações superpipeline e superescalar, tendo um *pipeline* comum na parte superior do diagrama que será utilizado apenas como referência:

No caso apresentado, o *pipeline* inicia a instrução e executa um estágio, ambos por ciclo de *clock*. Nesse exemplo, o *pipeline* possui quatro estágios (busca por instrução, decodificação da

operação, execução da operação-quadro com linhas cruzadas e atualização do resultado).

Note que, mesmo que várias instruções sejam executadas simultaneamente, apenas uma está no seu estágio de execução em determinado tempo.

Na representação do *superpipeline*, temos execução de dois estágios de *pipeline* por ciclo de *clock*. Repare que as funções executadas em cada estágio podem ser divididas em duas partes, que não se sobrepõem, e cada uma pode ser executada na metade do ciclo de *clock*.

A parte final do diagrama ilustra a implementação superescalar, onde é possível perceber a execução de duas instâncias de cada estágio em paralelo.




Imagem: Shutterstock.com

Superescalar x Superpipeline

### **₹** ATENÇÃO

Nesse diagrama, tanto o *superpipeline* como o superescalar possuem o mesmo número de instruções executadas ao mesmo tempo em determinado estado. Assim, o processador *superpipeline* "perde" quando comparado ao superescalar no início do programa e a cada alvo de desvio.

## **VEM QUE EU TE EXPLICO!**

s vídeos a seguir abordam os assuntos mais relevantes do conteúdo que você acabou de studar.
uperescalar
uperpipeline
/ERIFICANDO O APRENDIZADO
. CONSIDERE UM PROCESSADOR COM <i>PIPELINE</i> IDEAL DE 4 STÁGIOS, EM QUE CADA ESTÁGIO OCUPA UM CICLO DE ROCESSADOR. A EXECUÇÃO DE UM PROGRAMA COM 9 INSTRUÇÕES TILIZANDO OS 4 ESTÁGIOS, LEVARÁ:
) 28 ciclos.
) 18 ciclos.
) 24 ciclos.
) 12 ciclos.
. CONSIDERE UM SISTEMA COM 1000 INSTRUÇÕES, FREQUÊNCIA DE 00MHZ E ARQUITETURA DE PIPELINE DE 5 ESTÁGIOS E LEIA AS ERGUNTAS A SEGUIR:
QUAL É O TEMPO NECESSÁRIO PARA EXECUTAR UMA INSTRUÇÃO?

QUAL É O TEMPO NECESSÁRIO PARA EXECUTAR INTEGRALMENTE O PROGRAMA SEM A UTILIZAÇÃO DO *PIPELINE*?

# QUAL É O TEMPO NECESSÁRIO PARA EXECUTAR INTEGRALMENTE O PROGRAMA COM A UTILIZAÇÃO DO *PIPELINE*?

- A) O tempo necessário para executar uma instrução é igual a  $50\mu s$ .
- **B)** O tempo necessário para executar todas as instruções sem pipeline é menor do que 10ns.
- C) O tempo necessário para executar todas as instruções sem pipeline é igual a  $50 \mu s$ .
- **D)** O tempo necessário para executar uma instrução é igual a  $10\mu s$ .

#### **GABARITO**

1. Considere um processador com *pipeline* ideal de 4 estágios, em que cada estágio ocupa um ciclo de processador. A execução de um programa com 9 instruções, utilizando os 4 estágios, levará:

A alternativa "D " está correta.

Veja como o cálculo foi feito:

#### **CÁLCULO**

Como existem 4 estágios, cada instrução demandará percorrer 4 ciclos para ser executada e cada estágio ocupa 1 ciclo.

NI = número da instrução

Ciclo	1º estágio	2º estágio	3º estágio	4º estágio
1	11			
2	21	11		

3	31	21	11	0
4	41	31	21	11
5	51	41	31	21
6	61	51	41	31
7	71	61	51	41
8	81	71	61	51
9	91	81	71	6l
10		91	81	71
11			91	81
12				91

Atenção! Para visualização completa da tabela utilize a rolagem horizontal

Assim, serão necessários 12 ciclos para que a nona instrução seja executada completamente.

2. Considere um sistema com 1000 instruções, frequência de 100MHz e arquitetura de pipeline de 5 estágios e leia as perguntas a seguir:

Qual é o tempo necessário para executar uma instrução?

Qual é o tempo necessário para executar integralmente o programa sem a utilização do *pipeline*?

# Qual é o tempo necessário para executar integralmente o programa com a utilização do *pipeline*?

A alternativa "C" está correta.

Como o período T = 1/f, onde f = frequência em Hz e T = período em segundos, temos:

$$v = \frac{\Delta S}{t} \rightarrow t = \frac{4.0 \text{ km}}{80 \text{ km/h}} \rightarrow t = 0.05 h = 3 \text{min } m$$

I - Neste caso, 1 ciclo é igual a 10ns, então, o tempo para a execução da instrução é tempo de
 1 ciclo = T x número de estágios = 5 \* 10ns = 50ns

II – O tempo total de execução sem o pipeline é:

- Tempo Total sem pipeline = T \* Número de estágios \* Número de instruções
- Tempo Total sem *pipeline* = 10ns \* 5 \* 1000 = 50000ns
- Tempo Total sem *pipeline* = 50000ns =  $5*10^{4*}10^{-9}=50*10^{-6}=50\mu s$

### **MÓDULO 2**

Identificar os tipos de organizações de processadores paralelos

### **MÚLTIPLOS PROCESSADORES**

A maior parte dos usuários considera o computador uma máquina sequencial, já que a maioria das linguagens de programação exige que o programador especifique os algoritmos com instruções ordenadas de modo contínuo. Seguindo essa linha de raciocínio, podemos concluir que:

# OS PROCESSADORES EXECUTAM PROGRAMAS COM INSTRUÇÕES DE MÁQUINA EM SEQUÊNCIA PORQUE CADA INSTRUÇÃO TRAZ UMA SEQUÊNCIA DE OPERAÇÕES.

Essa percepção poderia ser revertida se o conhecimento sobre a operação dessas máquinas fosse analisado com maiores detalhes. Como, por exemplo, no nível da realização de várias micro-operações, as quais possuem diferentes sinais de controle que são gerados de forma paralela (ao mesmo tempo) e de forma transparente (invisível). Um exemplo disso é o *pipeline* de instruções, no qual ocorre a sobreposição das operações de leitura e de execução, ambas refletindo a implementação de funções paralelas.

Por outro lado, um dos fatores que permitiu a implementação de soluções para ampliar a eficiência nos computadores foi a redução do custo de hardware, mediante projetos de arquiteturas que realizassem as operações demandadas de forma mais rápida, robusta e com maior disponibilidade. As soluções paralelizadas vêm ao encontro dessas demandas.




Imagem: Shutterstock.com

# TIPOS DE SISTEMAS DE PROCESSADORES PARALELOS

Levando em consideração a possibilidade de implementar uma solução de múltiplos processadores, Michael J. Flynn (foto) propôs, em 1966, a **taxonomia de Flynn**, esquema considerado pioneiro na classificação de computadores em configurações de paralelismo crescente.

Esse esquema é composto de quatro categorias baseadas em tipos diferentes de **fluxos** (sequência de bytes) usados por processadores, os quais podem aceitar dois tipos de fluxos — de instruções ou de dados.




Imagem: Shutterstock.com

Vamos conhecer essas categorias, a seguir, na tabela da classificação de Flynn:

		Nº FLUXOS DE INSTRUÇÃO		
		ÚNICO	MÚLTIPLOS	
DE DADOS	ÚNICO	SISD (Single Instruction Single Data) Monoprocessador	MISD (Multiple Instruction Single Data) Máquina Teórica	
	MÚLTIPLOS	SIMD (Single	MIMD (Multiple	

Instruction Multiple
Data) Máquinas
Vetoriais

Instruction MultipleData) SMP, Cluster,NUMA

Tabela: Classificação de Flynn



Atenção! Para visualização completa da tabela utilize a rolagem horizontal

 $\bigcirc$ 

# COMPUTADORES DE FLUXO ÚNICO DE INSTRUÇÕES, FLUXO ÚNICO DE DADOS SINGLE-INSTRUCTION-STREAM, SINGLE-DATA-STREAM — SISD

É o tipo mais simples da classificação. São considerados monoprocessadores tradicionais, onde um único processador busca por uma instrução por vez e a executa sobre um único item de dado.

Técnicas como *pipeline*, palavra de instrução muito longa (VLIW) e projeto superescalar podem introduzir paralelismo em computadores SISD.

**Exemplo**: Arquitetura sequencial, Máquina de Von-Neumann.



0

COMPUTADORES DE FLUXO MÚLTIPLO DE INSTRUÇÕES, FLUXO ÚNICO DE DADOS MULTIPLE-INSTRUCTION-STREAM, SINGLE-DATA-STREAM — MISD

Essa arquitetura não é utilizada devido à impossibilidade de garantir o acesso de múltiplas unidades de execução para uma unidade de dados, isto é, uma arquitetura MISD deveria possuir várias unidades de processamento agindo sobre um único fluxo de dados. Nesse caso, cada uma das unidades deveria executar uma instrução diferente nos dados e passaria o resultado para a próxima. É considerada apenas uma máquina teórica.

**FECHAR** 

 $\circ$ 

# COMPUTADORES DE FLUXO ÚNICO DE INSTRUÇÕES, FLUXO MÚLTIPLO DE DADOS SINGLE-INSTRUCTION-STREAM, MULTIPLE-DATA-STREAM — SIMD

As máquinas que fazem parte dessa classificação emitem instruções que atuam sobre vários itens de dados. Um computador SIMD consiste em uma ou mais unidades de processamento.

**Exemplo:** processadores vetoriais e matriciais usam arquitetura SIMD. Um processador executa uma instrução SIMD processando-a em um bloco de dados (por exemplo, adicionando um a todos os elementos de um arranjo). Se houver mais elementos de dados do que unidades de processamento, elas buscarão elementos de dados adicionais para o ciclo seguinte.

Isso pode melhorar o desempenho em relação às arquiteturas SISD, que exigem um laço para realizar a mesma operação em um elemento de dados por vez. Um laço contém muitos testes condicionais e requer que o processador SISD decodifique a mesma instrução várias vezes e leia dados uma palavra por vez. Ao contrário, arquiteturas SIMD leem um bloco de dados por vez, reduzindo dispendiosas transferências da memória para o registrador. Arquiteturas SIMD são mais efetivas em ambientes em que um sistema aplica a mesma instrução a grandes conjuntos de dados.

**FECHAR** 

0

# COMPUTADORES DE FLUXO MÚLTIPLO DE INSTRUÇÕES, FLUXO MÚLTIPLO DE DADOS MULTIPLE-INSTRUCTION-STREAM, MULTIPLE-DATA-STREAM — MIMD

Os computadores que fazem parte desta classificação possuem múltiplos processadores, onde as unidades processadoras são completamente independentes e atuam sobre fluxos de instruções separados. Esses computadores normalmente contêm hardware que permite que os processadores se sincronizem uns com os outros quando necessário, tal como ao acessarem um dispositivo periférico compartilhado. Essa classe foi subdividida em:

Sistemas fortemente acoplados

Sistemas fracamente acoplados

**FECHAR** 

#### SAIBA MAIS

Veja o esquema: Organizações alternativas de computadores




Imagem: Organizações alternativas de computadores, STALLINGS, 2017.

### **MULTIPROCESSADORES SIMÉTRICOS**

Há algumas décadas, os computadores pessoais e as máquinas com capacidade computacional similar eram construídas com um único processador de uso geral. A partir da evolução das tecnologias envolvidas na construção dos componentes de hardware e a redução do seu custo de produção, foi possível atender às demandas em função do aumento de desempenho dessas máquinas.

Os fabricantes introduziram sistemas com uma organização SMP — sigla para o termo symmetric multiprocessing, traduzido do inglês para multiprocessamento simétrico —, relacionada à arquitetura do hardware e ao comportamento dos sistemas operacionais.

Um sistema SMP pode ser definido como uma **arquitetura independente** com as seguintes características:

1

Há dois ou mais processadores semelhantes (capacidades que podem ser comparadas).


Os processadores compartilham a mesma memória principal e os dispositivos de E/S, além de serem interconectados por barramentos ou algum outro esquema de conexão que permita a equalização do tempo de resposta para cada processador.

3

Todos os processadores desempenham as mesmas funções. O termo simétrico é derivado dessa afirmação.

4


Todo o sistema é controlado pelo sistema operacional integrado que fornece a integração entre os processadores, seja para os seus programas, arquivos, dados ou suas tarefas.



# ESQUEMAS DE INTERCONEXÃO DE PROCESSADORES

Neste vídeo, apresentamos os esquemas de interconexão de processadores.

Para assistir a um vídeo sobre o assunto, acesse a versão online deste conteúdo.



#### **COERÊNCIA DE CACHE**

A coerência de memória passou a ser uma consideração de projeto quando surgiram os caches, porque as arquiteturas de computador permitiam caminhos de acesso diferentes aos dados, ou seja, por meio da cópia do cache ou da cópia da memória principal. Em sistemas multiprocessadores, o tratamento da coerência é complexo porque cada processador mantém um cache privado.

#### **COERÊNCIA DE CACHE UMA**

Implementar protocolos de coerência de cache para multiprocessadores UMA é simples porque os caches são relativamente pequenos e o barramento que conecta a memória compartilhada é relativamente rápido.

Quando um processador atualiza um item de dado, o sistema também deve atualizar ou descartar todas as instâncias daquele dado nos caches de outros processadores e na memória principal, o que pode ser realizado por escuta do barramento (também denominado escuta do cache). Nesse protocolo, um processador "escuta" o barramento, determinando se a escrita requisitada de outro processador é destinada ao item de dado que está no cache. Se o dado residir no cache do processador, ele remove o item do seu cache.

A escuta de barramento é simples de implementar, mas gera tráfego adicional no barramento compartilhado.

#### **NUMA COM CACHE COERENTE (CC-NUMA)**

NUMA com cache coerente (*Cache Coherent NUMA* — CC-NUMA) são multiprocessadores NUMA que impõem coerência de cache. Em uma arquitetura CC-NUMA típica, cada endereço de memória física está associado a um nó nativo responsável por armazenar o item de dado

com aquele endereço de memória principal. Muitas vezes o nó nativo é simplesmente determinado pelos *bits* de ordem mais alta do endereço.

Quando ocorrer uma falha de cache em um nó, ele contata o nó associado ao endereço de memória requisitado:


Se o item de dado estiver **limpo** (se nenhum outro nó tiver uma versão modificada do item em seu cache), o nó nativo o despachará para o cache do processador requisitante;

Se o item de dado estiver **sujo** (se outro nó escreveu para o item de dado desde a última vez que a entrada da memória principal foi atualizada), o nó nativo despachará a requisição para o nó que tem a cópia suja; esse nó envia o item de dado para o requisitante e também para o nó nativo.

Requisições para modificar dados são realizadas via nó nativo. O nó que desejar modificar dados em determinado endereço de memória requisita propriedade exclusiva dos dados.

A versão mais recente dos dados, ou seja, se não estiver no cache do nó modificador, é obtida da mesma maneira que uma requisição de leitura. Após a modificação, o nó nativo notifica a outros nós com cópias dos dados que os dados foram modificados.

Esse protocolo é relativamente simples de implementar porque todas as leituras e escritas contatam o nó nativo e, embora possa parecer ineficiente, requer o número máximo de comunicações de rede. Além disso, ele também facilita a distribuição de carga por todo o sistema, designando cada nó nativo com aproximadamente o mesmo número de endereços, o que aumenta a tolerância à falha e reduz a contenção. Contudo, esse protocolo pode ter mau desempenho se a maioria dos acessos aos dados vier de nós remotos.



## ARQUITETURAS DE ACESSO À MEMÓRIA

Neste vídeo, conheceremos os tipos de arquiteturas de acesso à memória.



A seguir, apresentamos a taxonomia de múltiplos processadores e classificação segundo o acesso à memória.




Imagem: Shutterstock.com

#### **VEM QUE EU TE EXPLICO!**

Os vídeos a seguir abordam os assuntos mais relevantes do conteúdo que você acabou de estudar.

Multiprocessadores simétricos

Arquiteturas de acesso à memória

#### **VERIFICANDO O APRENDIZADO**

1. QUANTO À COMPARAÇÃO ENTRE REDES MULTIESTÁGIO E BARRAMENTO DE BARRAS CRUZADAS, PODE-SE AFIRMAR: I. NO CROSSBAR SWITCH (BARRAS CRUZADAS) A QUANTIDADE DE CHAVES (SWITCH) É MENOR DO QUE EM UMA REDE ÔMEGA (MULTIESTÁGIO).

- II. NO *CROSSBAR SWITCH* (BARRAS CRUZADAS) HÁ UM CRESCIMENTO EXPONENCIAL DO NÚMERO DE CHAVES E NAS REDES ÔMEGA HÁ UM CRESCIMENTO LOGARÍTMICO.
- III. A SOLUÇÃO IMPLEMENTADA PELA *CROSSBAR SWITCH* (BARRAS CRUZADAS) NÃO É BLOQUEANTE.

#### **ASSINALE A ALTERNATIVA CORRETA**

- A) I, II e III estão corretas.
- B) I, II e III estão incorretas.
- C) Somente I e III estão corretas.
- D) Somente II está correta.
- E) Somente II e III estão corretas.
- 2. QUANTO À COMPARAÇÃO ENTRE ORGANIZAÇÕES DE ACESSO UNIFORME À MEMÓRIA (UMA) E ACESSO NÃO UNIFORME À MEMÓRIA (NUMA), PODE-SE AFIRMAR:
- I. NO UMA, A UNIFORMIDADE DO ACESSO À MEMÓRIA É GARANTIDA EM FUNÇÃO DO ACESSO À MEMÓRIA POR MEIO DE UM BARRAMENTO COMUM COMPARTILHADO POR TODOS OS PROCESSADORES. II. NO NUMA, HÁ BARRAMENTOS INDEPENDENTES ENTRE OS MÓDULOS DE MEMÓRIA E OS PROCESSADORES. ALÉM DISSO, PODERÁ HAVER UM BARRAMENTO COMPARTILHADO PARA PERMITIR A COMUNICAÇÃO ENTRE OS PROCESSADORES. III. TANTO NO UMA COMO NO NUMA, NÃO HAVERÁ LIMITAÇÕES EM FUNÇÃO DA TAXA DE PROCESSADORES NESSAS ESTRUTURAS.

#### **ASSINALE A ALTERNATIVA CORRETA:**

- A) I, II e III estão corretas
- B) I, II e III estão incorretas.
- C) Somente I e II estão corretas.
- D) Somente II está correta.

E) Somente II e III estão corretas.

#### **GABARITO**

- 1. Quanto à comparação entre redes multiestágio e barramento de barras cruzadas, pode-se afirmar: I. No *crossbar switch* (barras cruzadas) a quantidade de chaves (switch) é menor do que em uma rede Ômega (multiestágio).
- II. No *crossbar switch* (barras cruzadas) há um crescimento exponencial do número de chaves e nas redes Ômega há um crescimento logarítmico.
- III. A solução implementada pela *crossbar switch* (barras cruzadas) não é bloqueante. Assinale a alternativa correta

A alternativa "E" está correta.

Na solução por barras cruzadas, vamos supor que existam N processadores e N módulos de memória; nesse caso, o crescimento da quantidade de chaves será  $Q = N \times N$ , isto é, a quantidade de chaves será  $Q = N^2$ . Um crescimento **exponencial**.

Na solução de redes ômega, como estamos utilizando chaves 2 x 2 (2 entradas e 2 saídas), cada chave na extremidade da rede conectará 2 processadores e 2 módulos de memória por chave. Então, teremos em uma camada N/2 chaves por processador e por módulo de memória.

Para calcular o número de camadas x, será necessário calcular  $x = \log_2 N$ . Logo, a quantidade de chaves será  $Q = N/2 \log_2 N$ . Um crescimento **logarítmico**.

Por fim, a solução das barras cruzadas não é bloqueante, pois permitirá a conexão simultânea de vários processadores a qualquer módulo de memória. A única restrição será cada processador acessar somente um módulo de memória por vez e vice-versa. Sendo assim, as afirmativas II e III estão corretas.

- 2. Quanto à comparação entre organizações de acesso uniforme à memória (UMA) e acesso não uniforme à memória (NUMA), pode-se afirmar:
- I. No UMA, a uniformidade do acesso à memória é garantida em função do acesso à memória por meio de um barramento comum compartilhado por todos os processadores.
- II. No NUMA, há barramentos independentes entre os módulos de memória e os processadores. Além disso, poderá haver um barramento compartilhado para permitir a

comunicação entre os processadores.

III. Tanto no UMA como no NUMA, não haverá limitações em função da taxa de processadores nessas estruturas.

#### Assinale a alternativa correta:

A alternativa "C " está correta.

As alternativas I e II estão especificadas na própria definição dessas organizações. Entretanto, na afirmativa III haverá problemas de escala em ambas as soluções: incialmente na UMA, por se tratar de um barramento único compartilhado, o aumento de processadores introduzirá uma maior complexidade no controle de fluxo de comunicação entre os processadores e, consequentemente, o barramento tenderá a saturar mais facilmente do que no NUMA.

#### **MÓDULO 3**

 Identificar as questões de desempenho do hardware que direcionam o movimento para os computadores multicore

#### **COMPUTADORES MULTICORE**

Um processador é considerado *multicore* quando combina duas ou mais unidades de processamento (chamados de *core*) em uma única pastilha de silício. De modo geral, cada um dos cores possui os componentes de um processador de forma independente, tais como registradores, ULA, *hardware de pipeline* e UC, além das caches L1 de dados e instruções e caches L2 e L3.




Imagem: Shutterstock.com

#### SAIBA MAIS

Alguns processadores multicore também incluem memória e controladores de periféricos.


#### **DESEMPENHO DO HARDWARE**


O projeto de evolução dos processadores se baseou, inicialmente, no aumento de paralelismo em nível das instruções, buscando realizar mais trabalho em cada ciclo do *clock*, o que resultou em soluções como o *pipeline*, estrutura superescalar e SMT (*multithreading* simultâneo). Em cada uma delas, os projetistas tentaram aumentar o desempenho do sistema incrementando a complexidade das soluções.

Entretanto, muitas dessas soluções se depararam com algumas limitações (nos processos de fabricação, nos materiais utilizados) e exigência de melhores controles para que fosse possível garantir a sua eficiência.

Com a construção de novos processadores, houve o acréscimo do número de transistores por chip e altas frequências de *clock*. Nesse contexto, o aumento do consumo de energia cresceu exponencialmente e, por conseguinte, a produção de calor, entre outras inúmeras situações.







Seguindo essa linha de raciocínio, podemos referenciar a **Regra de Pollack**. Ela determina que o aumento de desempenho é diretamente proporcional à raiz quadrada do aumento da complexidade. Nesse caso, se a lógica utilizada em um core do processador for dobrada, apenas conseguirá um aumento de 40% no seu desempenho. Logo, com o uso de vários

cores, cria-se **potencial para aumentar o desempenho de forma quase linear**, caso o software possa usar essa vantagem.

OUTRO PONTO IMPORTANTE DEVE-SE À
CAPACIDADE DE INTEGRAÇÃO DAS
PASTILHAS, O QUE PERMITE AUMENTAR
PROPORCIONALMENTE O ESPAÇO DESTINADO
AO USO DAS CACHES, REDUZINDO, ASSIM, O
CONSUMO DE ENERGIA.

#### **DESEMPENHO DO SOFTWARE**

Diferentes análises podem ser realizadas para medir o desempenho em *softwares*, partindo das medições do tempo necessário para realizar as partes serial e paralelizável, considerando a sobrecarga de escalonamento.

Estudos apontam que, mesmo com uma pequena parte do código sendo serial, executar esse código no sistema *multicore* poderia ser vantajoso quando comparado a soluções de um único core. Os softwares desenvolvidos para servidores também podem utilizar de forma eficiente uma estrutura *multicore* paralela, pois os servidores geralmente lidam com numerosas transações em paralelo e, em muitos casos, independentes.

É possível identificar vantagens nos *softwares* de uso geral para servidores, de acordo com a habilidade de dimensionar o rendimento em função do número de cores. Stallings (2017) lista vários **exemplos**:

# APLICAÇÕES *MULTITHREAD* NATIVAS (PARALELISMO EM NÍVEL DE *THREAD*)

São caracterizadas por possuírem um pequeno número de processos com alto nível de paralelização.

# APLICAÇÕES COM MÚLTIPLOS PROCESSOS (PARALELISMO EM NÍVEL DE PROCESSO)

São caracterizadas pela presença de muitos processos de *thpread* única (*threads* podem ser consideradas como fluxos de um processo).

#### **APLICAÇÕES JAVA**

Aceitam *threads* de uma maneira natural, isto é, a Máquina Virtual Java (JVM) é um processo *multithread* que permite o escalonamento e o gerenciamento de memória para aplicações Java.

# APLICAÇÕES COM MÚLTIPLAS INSTÂNCIAS (PARALELISMO EM NÍVEL DE APLICAÇÃO)

Mesmo que uma aplicação individual não possa ser dimensionada para obter vantagem em um número grande de *threads*, ainda é possível que se beneficie com a execução de várias instâncias da aplicação em paralelo.

## ORGANIZAÇÃO MULTICORE

As principais variáveis em uma organização multicore são:

#### **NÚMERO DE CORES PROCESSADORES NO CHIP**

**NÚMERO DE NÍVEIS DA MEMÓRIA CACHE** 

QUANTIDADE DE MEMÓRIA CACHE COMPARTILHADA

#### EMPREGO DO MULTITHREADING SIMULTÂNEO (SMT)

#### **NÍVEIS DE CACHE E CACHE COMPARTILHADA**

Dada a importância dos caches em uma arquitetura *multicore*, ilustramos as organizações de cache a seguir.



Imagem: Ensine.Me

Níveis de cache em processadores *multicore* 

(a)

Há dois ou mais processadores semelhantes (capacidades que podem ser comparadas).

(b)

As caches L1 não são compartilhadas, mas, neste caso, há espaço suficiente no chip para permitir a cache L2. Exemplo: AMD Opterom e Athlon X2.

(c)

É representada uma organização semelhante ao item anterior, mas agora o uso de cache L2 é compartilhada. Exemplo: Intel Core Duo – esse foi um marco definido pela Intel para a

construção de processadores multicore com maior eficiência.

(d)

Representa a possibilidade de expansão na quantidade de área disponível para caches no chip. Aqui, temos a divisão de uma cache L3 separada e compartilhada, com caches L1 e L2 dedicadas para cada core do processador. Exemplo: o Intel Core I7.

#### SAIBA MAIS

O uso de caches L2 compartilhadas no chip possui inúmeras vantagens quando comparado à dependência exclusiva das caches dedicadas, como, por exemplo, a comunicação mais eficiente entre os processadores e a implementação de caches coerentes.

#### **MULTITHREADING SIMULTÂNEO**

Outro ponto importante, que deve ser considerado no projeto de sistemas *multicore*, são os cores individuais e a possibilidade de implementação de *multithreading* simultâneo (SMT), também conhecido comercialmente como *hyper-threading*.

Veja a comparação entre as duas arquiteturas:



Imagem: Shutterstock.com

O Intel Core Duo utiliza cores superescalares puros.



Imagem: Shutterstock.com

O Intel Core I7 utiliza cores SMT.

#### **CORES SMT**

O SMT permite ampliar o uso de threads em nível de *hardware* que o sistema *multicore* suporta. Um sistema *multicore* com quatro cores e SMT, que suporta quatro threads simultâneos em cada core, se assemelha a um sistema *multicore* de 16 cores. **Exemplo**: Blue Gene/Q da IBM possui SMT de 4 vias.

## **FECHAR**

Veja, a seguir, a comparação da execução de várias threads com a implementação de um processador de diferentes arquiteturas:




Imagem: PCXStats

Exemplo de execução de threads com: (a) um processador escalar; (b) dois processadores; (c) um processador habilitado com hyper-threading; (d) dois processadores habilitados com hyper-threading.

(a)

Com um único processador superescalar - o processador está em uso, mas cerca de metade do tempo do processador permanece sem uso.

(b)

No multiprocessamento, é possível verificar um sistema de CPU dupla trabalhando em dois threads separados. No entanto, novamente cerca de 50% do tempo de ambas as CPUs

permanecem sem uso.

(c)

No terceiro caso, um único processador está habilitado para *hyper-threading*, os dois threads estão sendo computados simultaneamente e a eficiência da CPU aumentou de cerca de 50% para mais de 90%.

(d)

O último **exemplo** possui dois processadores habilitados para *hyper-threading* que podem funcionar em quatro threads independentes ao mesmo tempo. Novamente, a eficiência da CPU é de cerca de 90%. Nesse caso, teríamos quatro processadores lógicos e dois processadores físicos.

#### **ATENÇÃO**

Para concluir, devemos avaliar os benefícios quando os softwares forem desenvolvidos com a capacidade de usufruir de recursos paralelos, valorizando a abordagem SMT.

#### **VEM QUE EU TE EXPLICO!**

Os vídeos a seguir abordam os assuntos mais relevantes do conteúdo que você acabou de estudar.

Desempenho do hardware

Desempenho no software

#### **VERIFICANDO O APRENDIZADO**

# 1. DENTRE AS ALTERNATIVAS ABAIXO, QUAL DELAS NÃO É CONSIDERADA UMA DAS PRINCIPAIS VARIÁVEIS NA ORGANIZAÇÃO *MULTICORE*:

- A) Número de cores processadores no chip.
- B) Número de níveis da memória cache.
- C) Cache L1 compartilhada.
- D) Quantidade de memória cache compartilhada.
- E) O emprego do multithreading simultâneo.

# 2. CONSIDERE OS TERMOS ABAIXO E RELACIONE-OS AOS RESPECTIVOS SIGNIFICADOS:

- I. SIMULTANEOUS MULTIPROCESSING (SMP)
- II. MULTITHREADING
- III. MULTITHREADING SIMULTÂNEO SMT
- IV. MULTICORE
- A. PROCESSADOR POSSUI A CAPACIDADE DE EXECUTAR MAIS DE UMA THREAD NO MESMO INSTANTE.
- B. TÉCNICA QUE PERMITE EXPLORAR TLP (PARALELISMO A NÍVEL DE THREADS) E ILP (PARALELISMO A NÍVEL DE INSTRUÇÃO).
- C. MÚLTIPLOS NÚCLEOS DE EXECUÇÃO EM UM PROCESSADOR.
- D. ARQUITETURA QUE PERMITE A MAIS DE UM PROCESSADOR COMPARTILHAR RECURSOS DE MEMÓRIA, DISCOS E RODAR NO MESMO SO.

#### **ASSINALE A ALTERNATIVA CORRETA:**

$$\textbf{D)} \; \mathsf{I} \; (\mathsf{D}) \; \mathsf{-} \; \mathsf{II} \; (\mathsf{B}) \; \mathsf{-} \; \mathsf{III} \; (\mathsf{A}) \; \mathsf{-} \; \mathsf{IV} \; (\mathsf{C})$$

#### **GABARITO**

1. Dentre as alternativas abaixo, qual delas não é considerada uma das principais variáveis na organização *multicore*:

A alternativa "C" está correta.

A quantidade de cache compartilhada é importante, mas não exclusivamente a cache L1.

- 2. Considere os termos abaixo e relacione-os aos respectivos significados:
- I. Simultaneous Multiprocessing (SMP)
- II. Multithreading
- III. Multithreading simultâneo SMT
- IV. Multicore
- A. Processador possui a capacidade de executar mais de uma thread no mesmo instante.
- B. Técnica que permite explorar TLP (paralelismo a nível de threads) e ILP (paralelismo a nível de instrução).
- C. Múltiplos núcleos de execução em um processador.
- D. Arquitetura que permite a mais de um processador compartilhar recursos de memória, discos e rodar no mesmo SO.

#### Assinale a alternativa correta:

A alternativa "D " está correta.

A configuração correta é:

- I- Simultaneous Multiprocessing (SMP) -> D- Arquitetura que permite a mais de um processador compartilhar recursos de memória, discos e rodar no mesmo SO.
- II- *Multithreading* -> A- Processador possui a capacidade de executar mais de uma thread no mesmo instante.
- III- Multithreading simultâneo SMT -> B- Técnica que permite explorar TLP (paralelismo a nível

de threads) e ILP (paralelismo a nível de instrução).

IV- Multicore -> C- Múltiplos núcleos de execução em um processador.

### **CONCLUSÃO**

## **CONSIDERAÇÕES FINAIS**

Muitas das limitações associadas ao desenvolvimento de dispositivos e equipamentos com maior desempenho estavam relacionadas ao problema de controle da temperatura gerada pelos seus componentes, isto é, com transistores menores, buscava-se construir processadores mais rápidos e, como consequência, esses dispositivos consumiam mais energia, produzindo um aumento de calor (energia térmica).

Soluções que buscavam aumentar o desempenho, simplesmente com o objetivo de serem mais rápidos, produziam processadores instáveis e não confiáveis. Além disso, outros fatores inibiam o desenvolvimento, seja em função de restrições físicas, como a estabilidade dos materiais utilizados, ou da redução de suas dimensões (litografia).

As arquiteturas paralelas vieram ao encontro desses objetivos, por trazerem a possibilidade de integrar elementos do *hardware*, permitindo que o aumento do desempenho estivesse vinculado não somente à velocidade de processamento desses dispositivos, mas à capacidade de tratar as suas execuções de forma paralelizada.

As diferentes soluções idealizadas em processamento paralelo, como as estruturas superescalares, superpipeline e multiprocessadores simétricos, permitiram a construção de computadores e dispositivos que convergissem na direção de soluções de alto desempenho.

Os processadores *multicore*, por sua vez, são economicamente viáveis para a produção em larga escala de dispositivos, que buscam uma alta capacidade de processamento, por serem confiáveis e estáveis, além de permitir a sua integração com os demais componentes de cada equipamento.

Para ouvir um *podcast* sobre o assunto, acesse a versão online deste conteúdo.



**REFERÊNCIAS** 

MONTEIRO, M. **Introdução à Organização de Computadores**. 5. ed. Rio de Janeiro: LTC, 2007.

STALLINGS, W. **Arquitetura e organização de computadores**. 10. ed. São Paulo: Pearson Education do Brasil, 2017.

TANENBAUM, A. S.; STEEN, M. **Sistemas Distribuídos:** Princípios e Paradigmas. 2. ed. São Paulo: Pearson Prentice Hall, 2007.

#### **EXPLORE+**

Pesquise o modo de fabricação do processador Intel.

Visite o site da *Multicore Association* (MCA), que promove o desenvolvimento e o uso de tecnologia multicore.

Leia, no site da Intel, a matéria Tecnologia *Hyper-Threading Intel - Obtenha desempenho mais rápido para muitos aplicativos empresariais exigentes*.

Veja, no site da Intel, a ferramenta de diagnóstico para um processador Intel.

Leia o capítulo 17, intitulado Processamento Paralelo, do livro *Arquitetura e organização de computadores*, do autor William Stallings.

Pesquise a biografia de Michael Flynn.

#### **CONTEUDISTA**

Mauro Cesar Cantarino Gil

