

Computer Architecture Lab1 Report

PB18111699 魏钊

1. 描述执行一条 XOR 指令的过程（数据通路、控制信号等）。

控制信号：RegRead 有效，AluSrc1 选通寄存器，AluSrc2 也选通寄存器，AluContr1 输出 XOR 信号，MemToReg 选通 Result, RegWirte 有效，其余信号无效。

数据通路：首先得到 RD1 和 RD2 的值，进去 EX 段经过 ALU 的计算，再经过 MEM 段和 WB 段选择器的选择写回寄存器。

2. 描述执行一条 BEQ 指令的过程（数据通路、控制信号等）。

控制信号：BranchType 输出 BEQ 信号，RegRead 有效，AluSrc1D 选通寄存器，AluSrc2D 也选通寄存器，ImmType 为 B 立即数，根据 $rs1 == rs2$ 比较结果，决定是否跳转。

数据通路：首先在 ID 段得到 RD1 和 RD2 的值和 PCE+Imm 的值，将比较结果输入到 EX 段，EX 段比较 $rs1$ 和 $rs2$ 的值，根据比较结果，决定是否改变 NPC。

3. 描述执行一条 LHU 指令的过程（数据通路、控制信号等）。

控制信号：RegRead 有效，AluSrc1 选通寄存器，AluSrc2 选立即数，ImmType 为 I 类立即数，AluContr1 输出加信号，MemToReg 选通 Data, RegWirte 有效，其他信号无效。

数据通路：首先在 ID 段得到 RD1 并扩展立即数，在 EX 段经 ALU 计算，算出地址，在 MEM 段读出数据，在 WB 段经过相关处理写回 Reg。

4. 如果要实现 CSR 指令 (csrrw, csrrs, csrrc, csrrwi, csrrsi, csrrci)，设计图中还需要增加什么部件和数据通路？给出详细说明。

IF: 无

ID: 完善立即数扩展模块，加入 CSR 扩展的格式支持；添加 CSR 寄存器文件；控制单元需要额外生成 CSR 读写使能信号；将符号扩展后的 CSR 送入 ID/EX 段寄存器

EX: 在 AluSrc2 数据选择器处加入 CSR

MEM: 无

写回通用寄存器和 CSR

5. Verilog 如何实现立即数的扩展？

有五类立即数。

- I-Type: `sxt(inst[31 : 20])`
- S-Type: `sxt(inst[31 : 25] || inst[11 : 7])`
- B-Type: `sxt(inst[31] || inst[7] || inst[30 : 25] || inst[11 : 8])`
- U-Type: `sxt(inst[31 : 12] << 12)`
- J-Type: `sxt(inst[31 : 12])`

6. 如何实现 Data Memory 的非字对齐的 Load 和 Store?

在 cache 内部使用字节交叉编址, 按照地址 mod4 的余数将不同的字节映射到 4 个不同的存储体, 根据 load 和 store 指令格式, 选择相应的存储体进行存储。

7. ALU 模块中, 默认 wire 变量是有符号数还是无符号数?

无符号。

8. 简述 BranchE 信号的作用。

分支跳转使能, 决定是否跳转, 若有效 NPC Generator 将修改 NPC 为 BrT, 也作为冒险单元的一个输入信号,

9. NPC Generator 中对于不同跳转 target 的选择有没有优先级?

branch, Jalr > Jal (EX 段指令优先, 因为不考虑乱序的情况下, EX 段指令靠前)

10. Harzard 模块中, 有哪几类冲突需要插入气泡, 分别使流水线停顿几个周期?

- Load-Use 型, 停顿 1 个周期
- 分支和跳转, 停顿 2 个周期

11. Harzard 模块中采用静态分支预测器, 即默认不跳转, 遇到 branch 指令时, 如何控制 flush 和 stall 信号?

- branch ID
- branch IF 下一条指令 IF

- branch EX 下一条指令 ID，下下条指令 IF，此时 branch 是否跳转已经确定，若不跳转则不需要 flush 和 stall；否则 Flush IF/ID 和 ID/EX.

12. 0 号寄存器值始终为 0，是否会对 forward 的处理产生影响？

需要在实现转发控制信号的时候对源寄存器是 x0 的情况进行特殊判断（组成原理课本有提及），当某条运算指令写的是 x0 寄存器时，不能对后续指令转发运算结果，而是需要转发 0。