Verilog 搭建单周期 CPU 设计报告

一、 数据通路设计

1、IFU(取指令单元)

IFU 是取指令单元,包含 PC (程序计数器)、IM (指令存储器)和相关逻辑。IFU 根据当前指令计算出计算出下一条指令的地址并将指令取出。

表格 1 IFU 端口说明

方向	说明
Ι	nPC 计算方式的判断信号。(该信号根据当前指令的
	opcode 产生)
	0: (非跳转指令) PC←PC+4
	1: (beq) PC←PC+4+sign_ext(imm16 00)
	2: (j/jal) PC← (PC[31:28] imm26 00)
	3: (jr) PC←\$ra
Ι	该转移指令是否需要转移的判断信号(该信号根据 ALU
	判断 busA 与 busB 是否相等产生)。
	0: 不需要转移 (busA!=busB)
	1: 需要转移(busA==busB)
Ι	beq 指令的指令移位量,左移两位并符号扩展后存入 PC
Ι	j/jal 指令的跳转地址,左移两位并无符号扩展后存入
	PC
Ι	jr 指令的跳转地址,\$ra 寄存器的值,直接存入 PC
Ι	同步复位信号
Ι	时钟信号
0	当前被取出的指令
0	输出当前 PC 值
	I I I I I O

表格 2 IFU 功能定义

序号	功能名称	功能描述

1	计算 beqPC	br_e==0 时, beqPC←PC+4。
		br_e=1 时,
		beqPC \leftarrow PC+4+(sign_ext(imm16) 00).
2	计算 jPC	jPC←{PC+4[31:28],imm26,{2{1'b0}}}
3	计算 nPC 并	nPC_sel==2'b00 时,PC←PC+4
	更新 PC	nPC_sel==2'b01 时,PC←brPC
		nPC_sel==2'b10 时,PC←jPC
		nPC_sel==2'b11 时,PC~jrPC-32'b00003000
4	取指令	从 IM 中取出地址为 PC 的指令(注:由于 PC 以字节为
		单位、位宽为 32, 但 IM 中的 ROM 以字为单位、位宽
		为 5, 故只取 PC 的 2-6 位作为指令的地址)
5	复位	clr=1 时,PC 被设置为 0x00003000。
6	输出 PC+4	PC4←PC+4

2、GRF(寄存器堆)

GRF 由 32 个寄存器构成(其中 0 号寄存器恒为 0)。首先计算 RegA、RegB、RegD 信号的值,再进行读或写操作:读操作时,将编号为 RegA、RegB 的两个寄存器的值读出到 busA、busB。写操作时,在 RegWr 信号为 1 时,将 dataWr写入 RegD 编号对应的寄存器中。

表格 3 GRF 端口说明

端口名	方向	说明
rt[4:0]	Ι	待读出数据 1 的寄存器编号(\$rs 的编号)。
rd[4:0]	Ι	待读出数据 2 的寄存器编号(\$rt 的编号)。
rs[4:0]	Ι	待写入寄存器的编号(\$rd 或\$rt 的编号)
RegDst[1:0]	Ι	由 Controller 产生的控制信号,存储寄存器选择信号。
		2'b00: rt
		2'b01: rd
		2'b10: \$31(0x1f)
		2'b11: 未定义

dataWr[31:0]	Ι	待写入寄存器的数据
RegWr	Ι	寄存器写使能信号
		0: 不写入 1: 写入
clk	Ι	时钟信号
reset	Ι	复位信号
PC[31:0]	Ι	PC 值,\$display 时会使用
dataA[31:0]	0	读出数据 1(\$rs 的值)
dataB[31:0]	0	读出数据 2(\$rt 的值)

表格 4 GRF 功能定义

序号	功能名称	功能描述
1	确定各寄	RegA=rs RegB=rt
	存器	RegDst==2'b00 时, RegD=rt
		RegDst==2'b01 时, RegD=rd
		RegDst==2'b10 时, RegD=0x1f
2	读寄存器	将编号为 RegA 的寄存器中的数据输出到 dataA 端口;
		将编号为 RegB 的寄存器中的数据输出到 dataB 端口
3	写寄存器	RegWr=1 时,在时钟上升沿将 dataWr 写入到编号为
		RegW 的寄存器中;写入寄存器时进行输出操作

3、ALU(算术逻辑单元)

ALU 由何种算数逻辑组成。根据 ALUctr 对 ALUin1 和 ALUin2 进行加、减、或、相等比较等操作并输出。

表格 5 ALU 端口说明

端口名	方向	说明
RegA[31:0]	Ι	GRF 的 RegA 输出,第一个待操作数据。
RegB[31:0]	Ι	GRF 的 RegB 输出,可能为第二个待操作数据。
ExtOut[31:0]	Ι	EXT 的 ExtOut 输出,可能为第二个待操作数。
ALUSrc1	Ι	第一个待操作数的选择信号

		0: ALUIn1=RegA 1:ALUIn2=RegB
ALUSrc2	Ι	第二个待操作数的选择信号
		0: ALUIn2=RegB 1: ALUIn2=ExtOut
ALUOp[1:0]	Ι	进行何种运算的选择信号。
		00: ALUIn1+ALUIn2
		01: ALUIn1-ALUIn2
		10: ALUIn1 ALUIn2
		11: ALUIn1< <aluin2< td=""></aluin2<>
ALUOut[31:0]	0	输出运算后的结果。
br_e	0	输出 ALUin1 与 ALUin2 的相等判断结果。
		0: ALUin1!=ALUin2 1: ALUin1==A1Uin2

表格 6 ALU 功能定义

序号	功能名称	功能描述
1	确定 ALU 的两	ALUSrc1=0 时,ALUIn1=RegA
	个操作数	ALUSrc1=1 时,ALUIn1=RegB
		ALUSrc2=0 时,ALUIn2=RegB
		ALUSrc2=1 时,ALUIn2=ExtOut
2	加 (无溢出)	ALUOut=ALUin1 + ALUin2
2	减 (无溢出)	ALUOut=ALUin1 - ALUin2
3	或	ALUOut=ALUin1 ALUin2
4	移位	ALUOut=ALUin1 << ALUin2
5	相等判断	br_e=(ALUin1==ALUin2)

4、DM(数据存储器)

表格 7 DM 端口说明

端口名	方向	说明
MemAddr[31:0]	Ι	DM 中的读出/写入地址,即 ALU 的输出端 ALUOut
MemData[31:0]	Ι	待写入 DM 的数据,即 GRF 的输出端 dataB

MemWr	Ι	将 DMdata 写入 DM 的写使能信号。
		0: 不写入 1: 写入
clk	Ι	时钟信号
reset	Ι	复位信号
PC[31:0]	Ι	PC值,\$display时会使用
MemtoReg[1:0]	Ι	RegData 的选择信号
		00: RegData=ALUOut=MemAddr
		01: RegData=MemOut
		10: RegData=PC+0x4
		11: (未定义)
RegData[31:0]	0	将数据输出到 GRF 的 dataWr 端

表格 8 DM 功能定义

序号	功能名称	功能描述
1	读出	MemOut=DM 中 MemAddr 地址中的数据。
2	写入	MemWR=1 时,将 DMdata 写入 DM 的 DMaddr 地址中。
3	选择写入	MemtoReg=2'b00 时, RegData=ALUOut=MemAddr
	GRF 的数据	MemtoReg=2'b01 时, RegData=MemOut
		MemtoReg=2'b11 时, RegData=PC+0x4

5、EXT (扩展器)

EXT 根据 ExtOp 对 16 位立即数 imm16 进行各类扩展。

表格 9 EXT端口说明

端口名	方向	说明	
imm[15:0]	Ι	待扩展的数据。	
ExtOp[1:0]	Ι	进行何种扩展的选择信号。	
		00: 无符号扩展	
		01: 有符号扩展	
		10: 加载到高 16 位, 低 16 位补 0	

		11: (未定义)
ExtOut[31:0]	0	扩展后的数据。

表格 10 EXT 功能定义

序号	功能名称	功能描述
1	无符号扩展	ExtOp=00时,对imm16进行无符号扩展并输出到
		ExtOut.
2	有符号扩展	ExtOp=01 时,对 imm16 进行有符号扩展并输出到
		ExtOut.
3	后补 16 位 0	ExtOp=10 时,将 imm16 加载到高 16 位,在低 16 位补
		0,并输出到 ExtOut。

6、DC(**译码器**)

DC 将指令 instr 拆解。

表格 11 DC 端口说明

端口名	方向	说明
instr[31:0]	Ι	当前指令。
fc[5:0]	0	fc[5:0]=instr[5:0]
shamt[4:0]	0	shamt[4:0]=instr[10:6]
rd[4:0]	0	rd[4:0]=instr[15:11]
rt[4:0]	0	rt[4:0]=instr[20:16]
rs[4:0]	0	rs[4:0]=instr[25:21]
op[5:0]	0	op[5:0]=instr[31:26]
imm16[15:0]	0	imm[15:0]=instr[15:0]
imm26[25:0]	0	imm26[25:0]=instr[25:0]

表格 12 DC 功能定义

序号	功能名称	功能描述
1	译码	将 instr 根据上表所述进行译码

7、电路图总览




图 1 CPU 主要部件示意图




图 2 CPU 主要部件示意图 (Logisim)

二、 Controller (控制器)设计

1、基本描述

Controller 根据指令中的 opcode 段和 funct 段,先利用与门确定该指令类型,再利用或门确定各控制信号。

端口名	方向	说明
op [5:0]	Ι	=instr[25:21]
fc[5:0]	Ι	=instr[5:0]
ALUSrc1	0	
ALUSrc2	0	
MemWr	0	
RegWr	0	
ExtOp[1:0]	0	说明见后
ALUOp[1:0]	0	
nPC_sel[1:0]	0	
RegDst[1:0]	0	
MemtoReg[1:0]	0	

2、控制信号真值表

表格 13 控制信号真值表

func	100001	100011					
opcode	000000	000000	001101	100011	101011	000100	001111
	addu	subu	ori	lw	sw	beq	lui
ExtOp[1:0]	xx	xx	00	01	01	xx	10
ALUSrc1	0	0	0	0	0	0	0
ALUSrc2	0	0	1	1	1	0	1
ALUOp[2:0]	000	001	010	000	000	xxx	000
nPC_sel[2:0]	000	000	000	000	000	001	000
MemWr	0	0	0	0	1	0	0

MemtoReg	00	00	00	01	xx	XX	00
[1:0]							
RegDst[1:0]	01	01	00	00	XX	XX	00
RegWr	1	1	1	1	0	0	1

表格 14 控制信号真值表

func	000000		001000		(rt)		
					00001		
opcode	000000	000011	000000	000010	000001	100000	101000
	sll(nop)	jal	jr	j	bgez	1b	sb
ExtOp[1:0]	00	xx	xx	XX	xx	01	01
ALUSrc1	1	X	0	X	0	0	0
ALUSrc2	1	X	0	X	0	1	1
ALUOp[2:0]	011	xxx	000	XXX	xxx	000	000
nPC_sel[2:0]	000	010	011	010	100	000	000
MemWr	0	0	0	0	0	0	1
MemtoReg	00	10	xx	XX	xx	01	XX
[1:0]							
RegDst[1:0]	01	10	xx	XX	xx	00	XX
RegWr	1	1	0	0	0	1	0
lb						1	
sb							1

func	101011	101010		001001		
opcode	000000	000000	001000	000000		
	sltu	slt	addi	jalr		
ExtOp[1:0]	XX	XX	01	XX		
ALUSrc1	0	0	0	0		
ALUSrc2	0	0	1	0		

ALUOp[2:0]	100	101	000	000		
nPC_sel[2:0]	000	000	000	011		
MemWr	0	0	0	0		
MemtoReg	00	00	00	10		
[1:0]						
RegDst[1:0]	01	01	00	10		
RegWr	1	1	1	1		
lb						
sb						

3、控制信号含义

表格 15 控制信号含义 1

	0	1
ALUSrc1	ALUin1=dataA	ALUin2=dataB
ALUSrc2	ALUin2=dataB	ALUin2=ExtOut
MemWr	不可以向 DM 中写入数据	可以向 DM 中写入数据
RegWr	不可以向 GRF 中写入数据	可以向 GRF 中写入数据

表格 16 控制信号含义 2

	00	01	10	11
ExtOp	无符号扩展	有符号扩展	低位补 16 位	(未定义)
			0	
RegDst	RegWr=rt	RegWr=rd	RegWr=\$31	(未定义)
MemtoReg	RegData=	RegData=	RegData=	(未定义)
	ALUOut	MemOut	PC4	

	nPC_sel	ALUOp	
000	顺序执行指令	加 (无符号)	
	PC←PC+4		

001	beq 指令	减 (无符号)	
	PC←beqPC		
010	j/jal 指令	或	
	PC←jPC		
011	jr 指令	逻辑左移	
	PC←jrPC		
100	bgez 指令	Sltu	
	PC←bgezPC		
101		Slt	
110			
111			

三、 测试 CPU

1、 测试代码 1

```
#ori
ori $0, $0, 123
ori $a0, $0, 123 #$4=0x0000007b=123
ori $a1, $a0, 456 #$5=0x000001fb=507
#lui
lui $a2, 123 #$6=0x007b0000=8060928
lui $a3, 0xffff
ori $a3, $a3, 0xffff #$7=0xffffffff=-1
nop
#addu
addu $s0, $a0, $a2 #$16=0x007b007b=8061051 ++
addu $s1, $a0, $a3 #$17=0x0000007a=122 +-
addu $s2, $a3, $a3 #$18=0xfffffffe=-2
#subu
subu $s3, $a0, $a2 #$19=0xff85007b=-8060805
subu $s4, $a0, $a3 #$20=0x0000007c=124
                                            +-
subu $s5, $a3, $a3 #$21=0x0000000=0
```

```
#sw
     ori $t0, $0, 0x0000
     sw $a0, 0($t0) #00000000=0x0000007b
     sw $a1, 4($t0)
     sw $a2, 8($t0)
     sw $a3, 12($t0)
     sw $s0, 16($t0)
     sw $s1, 20($t0)
     sw $s2, 24($t0)
     nop
     #lw
     lw $s0, 24($t0) #$16=$18=-2
     lw $s2, 16($t0) #$18=$16=8061051
     #beq(up)
     ori $s0, $0, 2 #$16=2
     ori $s1, $0, 3 #$17=3
     ori $t0, $0, 1 #$8=1
     up:addu $s0, $s0, $t0 #$16=3 $16=4
     beq $s0, $s1, up
     #beg(down)
     ori $s6, $0, 123 #$22=$4=0x0000007b=123
     beq $a0, $a1, loop1
     #if($4==$5) 0x0000001c=507 0x00000020=123
     beg $a0, $s6, loop2
     #if($4==$22) 0x0000001c=0 0x00000020=123
     loop1:sw $a1, 28($t0)
     loop2:sw $s6, 32($0) #00000020=0x0000007b
MIPS 结果:
```

Registers	Coproc 1	Coproc 0			
Name		Number		Value	
\$zero		0		0x00000000	
\$at			1	0x00000000	
\$v0			2	0x00000000	
\$v1			3	0x00000000	
\$a0			4	0x00000071	
\$a1			5	0x000001f	
\$a2			6	0x007b0000	
\$a3			7	0xfffffff	
\$t0			8	0x0000000	
\$t1			9	0x0000000	
\$t2			10	0x00000000	
\$t3			11	0x0000000	
\$t4			12	0x0000000	
\$t5			13	0x0000000	
\$t6			14	0x0000000	
\$t7			15	0x0000000	
\$s0			16	0x0000000	
\$s1			17	0x0000000	
\$s2			18	0x007b007	
\$s3			19	0xff85007	
\$s4			20	0x0000007	
\$s5			21	0x0000000	
\$s6			22	0x0000007	
\$s7			23	0x0000000	
\$t8			24	0x0000000	
\$t9			25	0x0000000	
\$k0			26	0x0000000	
\$k1			27	0x00000000	
\$gp			28	0x00001800	
\$sp			29	0x00002ff	
\$fp			30	0x00000000	
\$ra			31	0x0000000	
pc				0x00003088	
hi				0x0000000	
10	10			0x0000000	

a Segment								
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	0х0000007Ъ	0x000001fb	0x007b0000	0xffffffff	0x007b007b	0x0000007a	0xfffffffe	0x000000
0x00000020	0х0000007Ъ	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000040	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000060	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000080	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000100	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000120	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000140	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000160	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000180	0x00000000	0x00000000	0x000000000	0x00000000	0x000000000	0x00000000	0x00000000	0x000000
0x000001a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000

Verilog 运行结果:

@00003004: \$ 4 <= 0000007b @00003008: \$ 5 <= 000001fb @0000300c: \$ 6 <= 007b0000 @00003010: \$ 7 <= fffff0000 @00003014: \$ 7 <= ffffffff @0000301c: \$16 <= 007b007b @00003020: \$17 <= 0000007a

```
@00003024: $18 <= fffffffe
@00003028: $19 <= ff85007b
@0000302c: $20 <= 0000007c
@00003030: $21 <= 00000000
@00003034: $ 8 <= 00000000
@00003038: *00000000 <= 0000007b
@0000303c: *00000004 <= 000001fb
@00003040: *00000008 <= 007b0000
@00003044: *0000000c <= ffffffff
@00003048: *00000010 <= 007b007b
@0000304c: *00000014 <= 0000007a
@00003050: *00000018 <= fffffffe
@00003058: $16 <= fffffffe
@0000305c: $18 <= 007b007b
@00003060: $16 <= 00000002
@00003064: $17 <= 00000003
@00003068: $ 8 <= 00000001
@0000306c: $16 <= 00000003
@0000306c: $16 <= 00000004
@00003074: $22 <= 0000007b
@00003084: *00000020 <= 0000007b
```

2、 测试代码 2

```
#jal+jr
ori $t0, $0, 1 #$8=1
ori $t1, $0, 1 #$9=1
ori $t2, $0, 1 #$10=1
jal dd #$31=0x0000
addu $t1, $t1, $t2
jal end
dd:addu $t0, $t0, $t2
jr $ra
end:
#$8=1
#$9=1
#$10=1
#$31=0x00003010
#$8=2
#$9=2
```

#\$31=0x00003018

MIPS 运行结果:

Registers	Coproc 1	Coproc 0			
Name		Number		Value	
\$zero			0	0x00000000	
\$at			1	0x00000000	
\$v0			2	0x00000000	
\$v1			3	0x00000000	
\$a0			4	0x00000000	
\$a1			5	0x00000000	
\$a2			6	0x00000000	
\$a3			7	0x00000000	
\$t0			8	0x00000002	
\$t1			9	0x00000002	
\$t2			10	0x00000001	
\$t3			11	0x00000000	
\$t4			12	0x00000000	
\$t5			13	0x00000000	
\$t6			14	0x00000000	
\$t7			15	0x00000000	
\$s0			16	0x00000000	
\$s1			17	0x00000000	
\$s2			18	0x00000000	
\$s3			19	0x00000000	
\$s4			20	0x00000000	
\$s5			21	0x00000000	
\$s6			22	0x00000000	
\$s7			23	0x00000000	
\$t8			24	0x00000000	
\$t9			25	0x00000000	
\$k0			26	0x00000000	
\$k1			27	0x00000000	
\$gp			28	0x00001800	
\$sp			29	0x00002ffc	
\$fp			30	0x00000000	
\$ra			31	0x00003018	
pc				0x00003020	
hi				0x00000000	
10				0x00000000	

Verilog 运行结果:

@00003000: \$ 8 <= 00000001
@00003004: \$ 9 <= 00000001
@00003008: \$10 <= 00000001
@0000300c: \$31 <= 00003010
@00003018: \$ 8 <= 00000002
@00003010: \$ 9 <= 0000002
@00003014: \$31 <= 00003018</pre>

3、 测试代码 3

lui \$s0, Oxffee

```
ori $s0, $s0, 0xccdd
sw $s0, 0 ($0)
ori $t0, $0, 1
ori $t1, $0, 0
bgez $t0, bj1
bj3: lb $s1, 1($0)
j end
bj1: lb $s2, 3($0)
bgez $t1, bj2
sb $s0, 4($0)
bj2: sb $s0, 6($0)
bgez $t1, bj3
end:
预计输出: $16 <= ffee0000
         $16 <= ffeeccdd
         *00000000 <= ffeecdd
         $ 8 <= 00000001
         $ 9 <= 00000000
         $18 <= ffffffff
         *00000006 <= dd
         $17 <= ffffffcc
实际输出: @00003000: $16 <= ffee0000
         @00003004: $16 <= ffeeccdd
         @00003008: *00000000 <= ffeeccdd
         @0000300c: $ 8 <= 00000001
         @00003010: $ 9 <= 00000000
         @00003020: $18 <= ffffffff
         @0000302c: *00000006 <= dd
```

四、思考题

1、根据你的理解,在下面给出的 DM 的输入示例中,地址信号 addr 位数为什么是[11:2]而不是[9:0]? 这个 addr 信号又是从哪里来的?

文件	模块接口定义				
dm.v	<pre>dm(clk,reset,MemWrite,addr,din,dout); input clk; //clock input reset; //reset input MemWrite; //memory write enable input [11:2] addr; //memory's address for write input [31:0] din; //write data</pre>				
output [31:0] dout; //read data					

答:

因为 DM 大小为 32bit*1024, 即为以字为单位进行读入和读出, 而地址信号 addr 是以字节为单位的, 在执行 lw、sw 指令时要将 addr 除以 4, 即右移 2位, 即取[11:2]。addr 信号是 ALU 的输出信号 ALUOut, 是 GPR[rs(base)]+sign_extend(offset)的结果。

2、在相应的部件中,reset 的优先级比其他控制信号(不包括 clk 信号)都要高,且相应的设计都是同步复位。清零信号 reset 是针对哪些部件进行清零复位操作?这些部件为什么需要清零?

答:

reset 针对程序计数器 PC、寄存器堆 GRF32 和数据内存 DM1024 复位。 原因:清楚上一次执行留下的所有痕迹,保证在下一次执行开始时 PC 为 0x00003000, GRF32 和 DM1024 都为 0。

3、列举出用 Verilog 语言设计控制器的几种编码方式(至少三种),并给出代码示例。

答:

(1) 利用 case 语句对每一个指令生成控制信号(以 addu, jr, ori, jal 四个指令为例)

```
RegWr = 1'b1;
          end
          6'b001000: begin //jr
             RegDst = 2'b00;
            RegWr = 1'b0;
          end
       endcase
       6'b001101: begin //ori
       RegDst = 2'b00;
       RegWr = 1'b1;
       end
       6'b000011: begin //jal
       RegDst = 2'b10;
       RegWr = 1'b0;
       end
    endcase
(2) 利用 assign 语句书写控制信号布尔表达式(或)
    与(4)类似,但没有`define 及 addu, subu 等各种指令的 wire 定
    义
(3) 利用 assign 语句书写指令表达式及控制信号表达式(与+或)
    与(4)类似,但没有`define
(4) 上述(1) -- (3) 均可利用宏定义进行优化
  `define R OP 6'b000000
  `define ADDU FC 6'b100001
  `define SUBU FC 6'b100011
  `define ORI 6'b001101
  `define LW 6'b100011
  `define SW 6'b101011
  `define BEQ 6'b000100
  `define LUI 6'b001111
  `define SLL FC 6'b000000
  `define JAL 6'b000011
  `define JR FC 6'b001000
```

```
wire addu, subu, ori, lw, sw, beq, lui, sll, jal, jr;
   assign addu = (op==`R OP)&(fc==`ADDU FC);
   assign subu = (op==`R OP)&(fc==`SUBU FC);
   assign ori = (op==`ORI);
   assign lw = (op==`LW);
   assign sw = (op==`SW);
   assign beq = (op==`BEQ);
   assign lui = (op==`LUI);
   assign sll = (op==\R OP) \& (fc==\SLL FC);
   assign jal = (op==`JAL);
   assign jr = (op== R OP) & (fc== JR FC);
   assign ALUSrc1 = sll;
   assign ALUSrc2 = ori|lw|sw|lui|sll;
   assign MemWr = sw;
   assign RegWr = addu|subu|ori|lw|lui|sll|jal;
   assign ExtOp = {lui,lw|sw};
   assign ALUOp = {ori|sll,sll|subu};
   assign nPC sel = {jal|jr,beq|jr};
   assign RegDst = {jal,addu|subu|sll};
   assign MemtoReg = {jal,lw};
```

4、根据你所列举的编码方式,说明他们的优缺点。

答:

- (1) 优点:简单直观,直接翻译表格。缺点:指令和控制信号的增加会导致代码量的线性增加。
- (2) 优点:相比于(1)代码量明显减少。缺点:相比于(3)不够直观。
- (3) 优点:与+或的布尔表达式使得可读性提高,而且代码量随指令和控制信号的增加小幅度增加。缺点:相比于(4)有一点繁琐。
- (4) 优点:宏定义使得代码可读性和可维护性再度提高。缺点:目前没发现。
- 5、C语言是一种弱类型程序设计语言。C语言中不对计算结果溢出进行处理, 这意味着 C语言要求程序员必须很清楚计算结果是否会导致溢出。因此,如果

仅仅支持 C 语言,MIPS 指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下,addi 与 addiu 是等价的,add 与 addu 是等价的。提示: 阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的 Operation 部分 。答:

在忽略溢出的情况下,add(addi)指令仍然是把计算结果的低 32 位写入\$rd 之中 (即 else 部分),与 addu(addiu)的行为相同。

6、根据自己的设计说明单周期处理器的优缺点。

答:

优点:实现简单,一个周期处理一条指令,在当前周期只需要考虑当前指令的 行为。

缺点:考虑到组合逻辑的输出和输入间存在延迟,较长的数据通路会使得时钟 周期只能设置在较慢水平。

7、简要说明 jal、jr 和堆栈的关系。

答:

Jal, jr 常用于函数调用,尤其在递归程序的实现之中,我们进入函数和跳转回原来位置的时候不可避免的要使用 jal, jr。一般调用函数时会用 jal 指令将函数结束时的跳回的位置存入\$ra,然后将\$ra 的值存到堆栈之中,在函数调用结束的时候就将堆栈中存储的数据以及返回地址信息回写到\$ra 之中,再用 jr 指令进行跳转。