UM

HPM5E00

基于 RISC-V 内核的 32 位高性能微控制器

Rev 0.4

HPM5E00 系列高性能微控制器用户手册

适用于上海先楫半导体科技有限公司以下型号产品:

HPM5E31IGN1、HPM5E31IPB1、HPM5E31IVK1

HPM5E11IGN1、HPM5E11IPB1、HPM5E11IVK1

HPM5E3YIGN1、HPM5E3YIVK1

目录

1 产品概述 . . . 1
1.1 系统框图 . . . 1
1.2 特性总结 . . . 3
1.2.1 内核与系统 . . . 3
1.2.2 内部存储器 . . . 4
1.2.3 电源管理 . . . 4
1.2.4 时钟 . . . 4
1.2.5 复位 . . . 5
1.2.6 启动 . . . 5
1.2.7 外部存储器 . . . 5
1.2.8 算法硬件加速 . . . 5
1.2.9 电动控制系统 . . . 6
1.2.10 定时器 . . . 6
1.2.11 实时以太网系统 . . . 6
1.2.12 通讯外设 . . . 6
1.2.13 模拟外设 . . . 7
1.2.14 输入输出 . . . 7
1.2.15 信息安全系统 . . . 7
1.2.16 系统调试 . . . 8
1.3 文档约定 . . . 8
1.3.1 寄存器相关缩写词列表 . . . 8
2 处理器内核 . . . 9
2.1 中央处理器 . . . 9
2.2 核心配置 . . . 9
2.3 总线和存储器接口 . . . 9
2.4 TRAP . . . 10
2.5 机器定时器 MCHTMR . . . 10
2.6 硬件性能监视器 (Hardware Performance Monitor) . . . 10
2.7 特权模式 . . . 10
2.8 物理内存属性（Physical Memory Attributes） . . . 10
2.9 物理内存保护（Physical Memory Protection） . . . 12
2.10 相关文档 . . . 12
3 RISC-V 处理器的控制状态寄存器 . . . 13
3.1 控制状态寄存器 CSR 说明 . . . 13
3.2 控制状态寄存器 CSR 详细信息 . . . 18
3.2.1 USTATUS (0x0) (standard read/write) . . . 18
3.2.2 UIE (0x4) (standard read/write) . . . 19
3.2.3 UTVEC (0x5) (standard read/write) . . . 19
3.2.4 USCRATCH (0x40) (standard read/write) . . . 20
3.2.5 UEPC (0x41) (standard read/write) . . . 20
3.2.6 UCAUSE (0x42) (standard read/write) . . . 20

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.7 UTVAL (0x43) (standard read/write) . . . 21
3.2.8 UIP (0x44) (standard read/write) . . . 22
3.2.9 SSTATUS (0x100) (standard read/write) . . . 22
3.2.10 SEDELEG (0x102) (standard read/write) . . . 24
3.2.11 SIDELEG (0x103) (standard read/write) . . . 25
3.2.12 SIE (0x104) (standard read/write) . . . 26
3.2.13 STVEC (0x105) (standard read/write) . . . 26
3.2.14 SCOUNTEREN (0x106) (non-standard read/write) . . . 27
3.2.15 SSCRATCH (0x140) (standard read/write) . . . 27
3.2.16 SEPC (0x141) (standard read/write) . . . 27
3.2.17 SCAUSE (0x142) (standard read/write) . . . 28
3.2.18 STVAL (0x143) (standard read/write) . . . 29
3.2.19 SIP (0x144) (standard read/write) . . . 30
3.2.20 SATP (0x180) (standard read/write) . . . 30
3.2.21 MSTATUS (0x300) (standard read/write) . . . 31
3.2.22 MISA (0x301) (standard read/write) . . . 33
3.2.23 MEDELEG (0x302) (standard read/write) . . . 34
3.2.24 MIDELEG (0x303) (standard read/write) . . . 36
3.2.25 MIE (0x304) (standard read/write) . . . 36
3.2.26 MTVEC (0x305) (standard read/write) . . . 38
3.2.27 MCOUNTEREN (0x306) (standard read/write) . . . 38
3.2.28 MCOUNTINHIBIT (0x320) (non-standard read/write) . . . 38
3.2.29 MHPMEVENT3 (0x323) (standard read/write) . . . 39
3.2.30 MHPMEVENT4 (0x324) (standard read/write) . . . 42
3.2.31 MHPMEVENT5 (0x325) (standard read/write) . . . 43
3.2.32 MHPMEVENT6 (0x326) (standard read/write) . . . 43
3.2.33 MSCRATCH (0x340) (standard read/write) . . . 43
3.2.34 MEPC (0x341) (standard read/write) . . . 44
3.2.35 MCAUSE (0x342) (standard read/write) . . . 44
3.2.36 MTVAL (0x343) (standard read/write) . . . 45
3.2.37 MIP (0x344) (standard read/write) . . . 46
3.2.38 PMPCFG0 (0x3A0) (standard read/write) . . . 47
3.2.39 PMPCFG1 (0x3A1) (standard read/write) . . . 47
3.2.40 PMPCFG2 (0x3A2) (standard read/write) . . . 48
3.2.41 PMPCFG3 (0x3A3) (standard read/write) . . . 48
3.2.42 PMPADDR[PMPADDR0] (0x3B0 + 0x1 * n) (standard read/write) . . . 50
3.2.43 TSELECT (0x7A0) (standard read/write) . . . 50
3.2.44 TDATA1 (0x7A1) (standard read/write) . . . 51
3.2.45 MCONTROL (0x7A1) (standard read/write) . . . 51
3.2.46 ICOUNT (0x7A1) (standard read/write) . . . 52
3.2.47 ITRIGGER (0x7A1) (standard read/write) . . . 53
3.2.48 ETRIGGER (0x7A1) (standard read/write) . . . 54
3.2.49 TDATA2 (0x7A2) (standard read/write) . . . 54

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.50 TDATA3 (0x7A3) (standard read/write) . . . 55
3.2.51 TEXTRA (0x7A3) (standard read/write) . . . 55
3.2.52 TINFO (0x7A4) (standard read/write) . . . 55
3.2.53 TCONTROL (0x7A5) (standard read/write) . . . 56
3.2.54 MCONTEXT (0x7A8) (standard read/write) . . . 57
3.2.55 SCONTEXT (0x7AA) (standard read/write) . . . 57
3.2.56 DCSR (0x7B0) (debug-mode-only) . . . 57
3.2.57 DPC (0x7B1) (debug-mode-only) . . . 59
3.2.58 DSCRATCH0 (0x7B2) (debug-mode-only) . . . 59
3.2.59 DSCRATCH1 (0x7B3) (debug-mode-only) . . . 60
3.2.60 MILMB (0x7C0) (non-standard read/write) . . . 60
3.2.61 MDLMB (0x7C1) (non-standard read/write) . . . 61
3.2.62 MECC_CODE (0x7C2) (non-standard read/write) . . . 61
3.2.63 MNVEC (0x7C3) (non-standard read/write) . . . 62
3.2.64 MXSTATUS (0x7C4) (non-standard read/write) . . . 62
3.2.65 MPFT_CTL (0x7C5) (non-standard read/write) . . . 63
3.2.66 MHSP_CTL (0x7C6) (non-standard read/write) . . . 64
3.2.67 MSP_BOUND (0x7C7) (non-standard read/write) . . . 65
3.2.68 MSP_BASE (0x7C8) (non-standard read/write) . . . 65
3.2.69 MDCAUSE (0x7C9) (non-standard read/write) . . . 65
3.2.70 MCACHE_CTL (0x7CA) (non-standard read/write) . . . 66
3.2.71 MCCTLBEGINADDR (0x7CB) (non-standard read/write) . . . 68
3.2.72 MCCTLCOMMAND (0x7CC) (non-standard read/write) . . . 68
3.2.73 MCCTLDATA (0x7CD) (non-standard read/write) . . . 69
3.2.74 MCOUNTERWEN (0x7CE) (non-standard read/write) . . . 70
3.2.75 MCOUNTERINTEN (0x7CF) (non-standard read/write) . . . 71
3.2.76 MMISC_CTL (0x7D0) (non-standard read/write) . . . 71
3.2.77 MCOUNTERMASK_M (0x7D1) (non-standard read/write) . . . 72
3.2.78 MCOUNTERMASK_S (0x7D2) (non-standard read/write) . . . 73
3.2.79 MCOUNTERMASK_U (0x7D3) (non-standard read/write) . . . 73
3.2.80 MCOUNTEROVF (0x7D4) (non-standard read/write) . . . 73
3.2.81 MSLIDELEG (0x7D5) (non-standard read/write) . . . 74
3.2.82 MCLK_CTL (0x7DF) (non-standard read/write) . . . 75
3.2.83 DEXC2DBG (0x7E0) (non-standard read/write) . . . 75
3.2.84 DDCAUSE (0x7E1) (non-standard read/write) . . . 77
3.2.85 UITB (0x800) (non-standard read/write) . . . 78
3.2.86 UCODE (0x801) (non-standard read/write) . . . 79
3.2.87 UDCAUSE (0x809) (non-standard read/write) . . . 79
3.2.88 UCCTLBEGINADDR (0x80B) (non-standard read/write) . . . 80
3.2.89 UCCTLCOMMAND (0x80C) (non-standard read/write) . . . 81
3.2.90 SLIE (0x9C4) (non-standard read/write) . . . 82
3.2.91 SLIP (0x9C5) (non-standard read/write) . . . 82
3.2.92 SDCAUSE (0x9C9) (non-standard read/write) . . . 83

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.93 SCCTLDATA (0x9CD) (non-standard read/write) . . . 84
3.2.94 SCOUNTERINTEN (0x9CF) (non-standard read/write) . . . 85
3.2.95 SCOUNTERMASK_M (0x9D1) (non-standard read/write) . . . 85
3.2.96 SCOUNTERMASK_S (0x9D2) (non-standard read/write) . . . 86
3.2.97 SCOUNTERMASK_U (0x9D3) (non-standard read/write) . . . 86
3.2.98 SCOUNTEROVF (0x9D4) (non-standard read/write) . . . 87
3.2.99 SCOUNTINHIBIT (0x9E0) (non-standard read/write) . . . 87
3.2.100 SHPMEVENT3 (0x9E3) (non-standard read/write) . . . 88
3.2.101 SHPMEVENT4 (0x9E4) (non-standard read/write) . . . 88
3.2.102 SHPMEVENT5 (0x9E5) (non-standard read/write) . . . 88
3.2.103 SHPMEVENT6 (0x9E6) (non-standard read/write) . . . 89
3.2.104 MCYCLE (0xB00) (standard read/write) . . . 89
3.2.105 MINSTRET (0xB02) (standard read/write) . . . 89
3.2.106 MHPMCOUNTER3 (0xB03) (standard read/write) . . . 90
3.2.107 MHPMCOUNTER4 (0xB04) (standard read/write) . . . 90
3.2.108 MHPMCOUNTER5 (0xB05) (standard read/write) . . . 90
3.2.109 MHPMCOUNTER6 (0xB06) (standard read/write) . . . 91
3.2.110 MCYCLEH (0xB80) (standard read/write) . . . 91
3.2.111 MINSTRETH (0xB82) (standard read/write) . . . 91
3.2.112 MHPMCOUNTER3H (0xB83) (standard read/write) . . . 92
3.2.113 MHPMCOUNTER4H (0xB84) (standard read/write) . . . 92
3.2.114 MHPMCOUNTER5H (0xB85) (standard read/write) . . . 92
3.2.115 MHPMCOUNTER6H (0xB86) (standard read/write) . . . 93
3.2.116 PMACFG0 (0xBC0) (standard read/write) . . . 93
3.2.117 PMACFG1 (0xBC1) (standard read/write) . . . 93
3.2.118 PMACFG2 (0xBC2) (standard read/write) . . . 94
3.2.119 PMACFG3 (0xBC3) (standard read/write) . . . 94
3.2.120 PMAADDR[PMAADDR0] (0xBD0 + 0x1 * n) (standard read/write) . . . 96
3.2.121 CYCLE (0xC00) () . . . 97
3.2.122 CYCLEH (0xC80) () . . . 97
3.2.123 MVENDORID (0xF11) (standard read only) . . . 98
3.2.124 MARCHID (0xF12) (standard read only) . . . 98
3.2.125 MIMPID (0xF13) (standard read only) . . . 98
3.2.126 MHARTID (0xF14) (standard read only) . . . 99
4 TRAP 处理器的异常和中断 . . . 100
4.1 RISC-V 处理器 TRAP 概述 . . . 100
4.1.1 异常 . . . 100
4.1.2 中断 . . . 101
4.1.3 平台中断控制器 PLIC . . . 101
4.1.4 软件中断控制器 PLICSW . . . 101
4.1.5 机器定时器 MCHTMR . . . 101
4.2 TRAP 和处理器特权模式 . . . 101
4.3 中断嵌套 . . . 102

©Shanghai HPMICRO Semiconductor Co., Ltd.

4.4 中断向量 . . . 103
4.5 中断响应流程 . . . 106
5 机器定时器 MCHTMR . . . 108
5.1 特性总结 . . . 108
5.2 功能描述 . . . 108
5.2.1 计时与定时功能 . . . 108
5.2.2 计时器重置 . . . 108
5.3 MCHTMR 寄存器说明 . . . 109
5.4 MCHTMR 寄存器详细信息 . . . 109
5.4.1 MTIME (0x0) . . . 109
5.4.2 MTIMECMP (0x8) . . . 109
6 平台级中断控制器 PLIC . . . 111
6.1 特性总结 . . . 111
6.2 功能描述 . . . 111
6.2.1 向量式中断扩展 . . . 111
6.2.2 中断优先级抢占 . . . 111
6.3 PLIC 寄存器说明 . . . 112
6.4 PLIC 寄存器详细信息 . . . 115
6.4.1 FEATURE (0x0) . . . 115
6.4.2 PRIORITY (0x4 + 0x4 * n) . . . 115
6.4.3 PENDING (0x1000 + 0x4 * n) . . . 116
6.4.4 TRIGGER (0x1080 + 0x4 * n) . . . 116
6.4.5 NUMBER (0x1100) . . . 117
6.4.6 INFO (0x1104) . . . 117
6.4.7 TARGETINT[INTEN] (0x2000 + 0x80 * n + 0x4 * m) . . . 117
6.4.8 TARGETCONFIG[THRESHOLD] (0x200000 + 0x1000 * n) . . . 118
6.4.9 TARGETCONFIG[CLAIM] (0x200004 + 0x1000 * n) . . . 118
6.4.10 TARGETCONFIG[PPS] (0x200400 + 0x1000 * n) . . . 119
7 平台级软件中断控制器 PLICSW . . . 120
7.1 特性总结 . . . 120
7.2 功能描述 . . . 120
7.3 PLICSW 寄存器说明 . . . 120
7.3.1 PLICSW 寄存器详细信息 . . . 120
7.3.2 PENDING (0x1000) . . . 120
7.3.3 INTEN (0x2000) . . . 121
7.3.4 CLAIM (0x200004) . . . 121
8 电源管理 . . . 122
8.1 电源系统结构 . . . 122
8.2 电源供电系统 . . . 122
8.2.1 开关电源 DCDC . . . 124
8.2.2 电源管理域线性稳压器 LDOPMC . . . 124
8.2.3 OTP 线性稳压器 LDOOTP . . . 125

©Shanghai HPMICRO Semiconductor Co., Ltd.

8.3 IO 供电 . . . 125
8.4 电源引脚说明 . . . 125
8.5 低功耗概览 . . . 126
8.6 电源管理功能相关 IO . . . 126
9 系统复位 . . . 127
9.1 复位概览 . . . 127
9.2 全局复位 . . . 127
9.3 系统电源域的复位 . . . 127
10 时钟系统 . . . 128
10.1 时钟系统概述 . . . 128
10.2 时钟源 . . . 128
10.2.1 32KHz 时钟源 CLK_32K . . . 128
10.2.2 24MHz 时钟源 CLK_24M . . . 128
10.2.3 锁相环 PLL . . . 129
10.3 功能时钟 . . . 129
10.4 直接使用时钟源的模块 . . . 131
11 电源管理域开关机模块 PDGO . . . 132
11.1 主要特性 . . . 132
11.2 CLK_32K 时钟源管理 . . . 132
11.3 全局复位引脚 RESETN 控制 . . . 132
11.4 电源管理域开关机控制 . . . 132
11.4.1 关机模式的进入 . . . 132
11.4.2 关机模式的退出 . . . 132
11.4.2.1 软件倒计时单次唤醒或周期性唤醒 . . . 132
11.4.2.2 引脚 WAKEUP 唤醒 . . . 133
11.4.2.3 复位引脚 RESETN 唤醒 . . . 133
11.5 通用寄存器 . . . 133
11.6 PDGO 寄存器说明 . . . 133
11.7 PDGO 寄存器详细信息 . . . 134
11.7.1 DGO_TURNOFF (0x0) . . . 134
11.7.2 DGO_RC32K_CFG (0x4) . . . 135
11.7.3 DGO_CTRL (0x8) . . . 135
11.7.4 PIN_CTRL (0x10) . . . 136
11.7.5 PIN_STS (0x14) . . . 137
11.7.6 WAKEUP (0x18) . . . 137
11.7.7 WKUP_CYC (0x1C) . . . 138
11.7.8 WKUP_EN (0x20) . . . 138
11.7.9 WKUP_STS (0x24) . . . 139
11.7.10 IRQ0_EN (0x60) . . . 140
11.7.11 IRQ0_STS (0x64) . . . 140
11.7.12 IRQ1_EN (0x68) . . . 141
11.7.13 IRQ1_STS (0x6C) . . . 142

©Shanghai HPMICRO Semiconductor Co., Ltd.

11.7.14 GPR (0x80 + 0x4 * n) . . . 143
11.7.15 IOFILTER (0x100 + 0x4 * n) . . . 144
11.7.16 PCAP[CTRL] (0x200 + 0x18 * n) . . . 145
11.7.17 PCAP[CP_CFG] (0x204 + 0x18 * n) . . . 146
11.7.18 PCAP[COUNTER] (0x210 + 0x18 * n) . . . 146
11.7.19 PCAP[DUMP] (0x214 + 0x18 * n) . . . 147
11.7.20 PCNT[CNT_CFG] (0x280 + 0x30 * n) . . . 147
11.7.21 PCNT[CALIB_CFG] (0x284 + 0x30 * n) . . . 149
11.7.22 PCNT[RESOLUTION] (0x288 + 0x30 * n) . . . 150
11.7.23 PCNT[HOMING_CFG] (0x28C + 0x30 * n) . . . 150
11.7.24 PCNT[ANALYSE_CFG] (0x290 + 0x30 * n) . . . 152
11.7.25 PCNT[DIRECTION] (0x294 + 0x30 * n) . . . 153
11.7.26 PCNT[CMP0] (0x298 + 0x30 * n) . . . 153
11.7.27 PCNT[CMP1] (0x29C + 0x30 * n) . . . 154
11.7.28 PCNT[CNT] (0x2A0 + 0x30 * n) . . . 154
11.7.29 PCNT[TACHO] (0x2A4 + 0x30 * n) . . . 155
11.7.30 PCNT[DUMP] (0x2A8 + 0x30 * n) . . . 156
11.7.31 PCNT[STS] (0x2AC + 0x30 * n) . . . 156
12 电源管理域配置模块 PCFG . . . 157
12.1 特性总结 . . . 157
12.2 功能描述 . . . 157
12.2.1 线性稳压器 LDOOTP 配置 . . . 157
12.2.2 开关电源 DCDC 配置 . . . 157
12.2.3 电源管理域模块的时钟门控 . . . 157
12.2.4 系统电源域唤醒 . . . 158
12.2.5 调试控制 . . . 158
12.2.6 电源管理域复位控制模块 PPOR . . . 158
12.3 PCFG 寄存器说明 . . . 158
12.4 PCFG 寄存器详细信息 . . . 159
12.4.1 BANDGAP (0x0) . . . 159
12.4.2 LDO1P1 (0x4) . . . 160
12.4.3 LDO2P5 (0x8) . . . 160
12.4.4 DCDC_MODE (0x10) . . . 161
12.4.5 DCDC_LPMODE (0x14) . . . 161
12.4.6 DCDC_PROT (0x18) . . . 162
12.4.7 DCDC_CURRENT (0x1C) . . . 163
12.4.8 DCDC_ADVMODE (0x20) . . . 163
12.4.9 DCDC_ADVPARAM (0x24) . . . 164
12.4.10 DCDC_MISC (0x28) . . . 165
12.4.11 DCDC_DEBUG (0x2C) . . . 165
12.4.12 DCDC_START_TIME (0x30) . . . 166
12.4.13 DCDC_RESUME_TIME (0x34) . . . 166
12.4.14 POWER_TRAP (0x40) . . . 167

©Shanghai HPMICRO Semiconductor Co., Ltd.

12.4.15 WAKE_CAUSE (0x44) . . . 167
12.4.16 WAKE_MASK (0x48) . . . 168
12.4.17 SCG_CTRL (0x4C) . . . 168
12.4.18 RC24M (0x60) . . . 169
12.4.19 RC24M_TRACK (0x64) . . . 169
12.4.20 TRACK_TARGET (0x68) . . . 170
12.4.21 STATUS (0x6C) . . . 170
12.5 PPOR 寄存器说明 . . . 171
12.6 PPOR 寄存器详细信息 . . . 171
12.6.1 RESET_FLAG (0x0) . . . 171
12.6.2 RESET_STATUS (0x4) . . . 172
12.6.3 RESET_HOLD (0x8) . . . 172
12.6.4 RESET_ENABLE (0xC) . . . 173
12.6.5 RESET_TYPE (0x10) . . . 173
12.6.6 SOFTWARE_RESET (0x1C) . . . 174
13 系统控制模块 SYSCTL . . . 175
13.1 特性总结 . . . 175
13.2 功能时钟配置 . . . 175
13.3 CPU 启动管理 . . . 175
13.3.1 启动管理 . . . 175
13.4 系统电源域资源管理 . . . 175
13.4.1 资源节点 . . . 175
13.4.2 资源节点的链式结构 . . . 176
13.4.3 资源节点的自动关闭机制 . . . 177
13.4.4 资源节点保持开启 . . . 177
13.4.5 功能模块与处理器的连接 . . . 177
13.4.6 资源节点的使用 . . . 180
13.5 低功耗管理 . . . 180
13.5.1 处理器的低功耗模式及唤醒 . . . 180
13.5.2 低功耗模式下资源节点的状态保持 . . . 181
13.6 时钟测量模块 . . . 182
13.7 SYSCTL 寄存器说明 . . . 183
13.8 寄存器详细信息 . . . 191
13.8.1 RESOURCE (0x0 + 0x4 * n) . . . 191
13.8.2 GROUP0[VALUE] (0x800 + 0x10 * n) . . . 192
13.8.3 GROUP0[SET] (0x804 + 0x10 * n) . . . 192
13.8.4 GROUP0[CLEAR] (0x808 + 0x10 * n) . . . 193
13.8.5 GROUP0[TOGGLE] (0x80C + 0x10 * n) . . . 193
13.8.6 GROUP1[VALUE] (0x840 + 0x10 * n) . . . 193
13.8.7 GROUP1[SET] (0x844 + 0x10 * n) . . . 194
13.8.8 GROUP1[CLEAR] (0x848 + 0x10 * n) . . . 194
13.8.9 GROUP1[TOGGLE] (0x84C + 0x10 * n) . . . 195
13.8.10 AFFILIATE[VALUE] (0x900 + 0x10 * n) . . . 195

©Shanghai HPMICRO Semiconductor Co., Ltd.

13.8.11 AFFILIATE[SET] (0x904 + 0x10 * n) . . . 196
13.8.12 AFFILIATE[CLEAR] (0x908 + 0x10 * n) . . . 196
13.8.13 AFFILIATE[TOGGLE] (0x90C + 0x10 * n) . . . 196
13.8.14 RETENTION[VALUE] (0x920 + 0x10 * n) . . . 197
13.8.15 RETENTION[SET] (0x924 + 0x10 * n) . . . 197
13.8.16 RETENTION[CLEAR] (0x928 + 0x10 * n) . . . 198
13.8.17 RETENTION[TOGGLE] (0x92C + 0x10 * n) . . . 198
13.8.18 POWER[STATUS] (0x1000 + 0x10 * n) . . . 198
13.8.19 POWER[LF_WAIT] (0x1004 + 0x10 * n) . . . 199
13.8.20 POWER[OFF_WAIT] (0x100C + 0x10 * n) . . . 200
13.8.21 RESET[CONTROL] (0x1400 + 0x10 * n) . . . 200
13.8.22 RESET[CONFIG] (0x1404 + 0x10 * n) . . . 201
13.8.23 RESET[COUNTER] (0x140C + 0x10 * n) . . . 201
13.8.24 CLOCK (0x1800 + 0x4 * n) . . . 202
13.8.25 ADCCLK (0x1C00 + 0x4 * n) . . . 203
13.8.26 GLOBAL00 (0x2000) . . . 204
13.8.27 MONITOR[CONTROL] (0x2400 + 0x20 * n) . . . 204
13.8.28 MONITOR[CURRENT] (0x2404 + 0x20 * n) . . . 205
13.8.29 MONITOR[LOW_LIMIT] (0x2408 + 0x20 * n) . . . 206
13.8.30 MONITOR[HIGH_LIMIT] (0x240C + 0x20 * n) . . . 206
13.8.31 CPU[LP] (0x2800 + 0x400 * n) . . . 206
13.8.32 CPU[LOCK] (0x2804 + 0x400 * n) . . . 207
13.8.33 CPU[GPR] (0x2808 + 0x400 * n + 0x4 * m) . . . 208
13.8.34 CPU[WAKEUP_STATUS] (0x2840 + 0x400 * n + 0x4 * m) . . . 208
13.8.35 CPU[WAKEUP_ENABLE] (0x2880 + 0x400 * n + 0x4 * m) . . . 209
14 锁相环控制器 PLLCTL . . . 210
14.1 特性总结 . . . 210
14.2 功能描述 . . . 210
14.2.1 XTAL 振荡器 . . . 210
14.2.2 PLL 参考时钟设置 . . . 210
14.2.3 PLL 工作频率配置 . . . 210
14.2.4 PLL 扩谱模式 . . . 210
14.2.5 PLL 输出分频器 . . . 211
14.3 PLLCTL 寄存器 . . . 211
14.3.1 寄存器说明 . . . 211
14.3.2 XTAL (0x0) . . . 212
14.3.3 PLL[MFI] (0x80 + 0x80 * n) . . . 213
14.3.4 PLL[MFN] (0x84 + 0x80 * n) . . . 214
14.3.5 PLL[MFD] (0x88 + 0x80 * n) . . . 214
14.3.6 PLL[SS_STEP] (0x8C + 0x80 * n) . . . 214
14.3.7 PLL[SS_STOP] (0x90 + 0x80 * n) . . . 215
14.3.8 PLL[CONFIG] (0x94 + 0x80 * n) . . . 215
14.3.9 PLL[LOCKTIME] (0x98 + 0x80 * n) . . . 216

©Shanghai HPMICRO Semiconductor Co., Ltd.

14.3.10 PLL[STEPTIME] (0x9C + 0x80 * n) . . . 216
14.3.11 PLL[ADVANCED] (0xA0 + 0x80 * n) . . . 216
14.3.12 PLL[DIV] (0xC0 + 0x80 * n + 0x4 * m) . . . 217
15 低功耗管理 . . . 219
15.1 运行模式 RUN . . . 219
15.2 等待模式 WAIT . . . 219
15.3 停止模式 STOP . . . 219
15.4 休眠模式 STANDBY . . . 220
15.5 关机模式 SHUTDOWN . . . 220
15.6 低功耗总结 . . . 220
16 系统内存映射 . . . 222
16.1 系统内存映射 System Memory Map . . . 222
17 OTP 映射表 . . . 225
18 BootROM . . . 226
18.1 BootROM 概述 . . . 226
18.2 启动流程 . . . 227
18.2.1 启动流程图 . . . 227
18.2.2 XPI NOR 启动 . . . 227
18.2.2.1 支持的 Serial NOR 设备 . . . 227
18.2.2.2 FLASH 的接入方式 . . . 227
18.2.2.3 XPI NOR 启动流程 . . . 229
18.2.2.4 XPI NOR 启动镜像布局 . . . 229
18.2.2.5 原地解密执行 . . . 229
18.2.3 在系统编程 (In-System-Programming) . . . 230
18.2.3.1 命令协议 . . . 231
18.2.4 串口通信 . . . 243
18.2.4.1 载荷包 (Payload Packet) . . . 243
18.2.4.2 确认包 (ACK Packet) . . . 244
18.2.5 USB-HID 通信 . . . 245
18.2.5.1 USB-HID 描述符信息 . . . 245
18.2.5.2 USB 端点信息 . . . 245
18.2.5.3 USB-HID 通信协议 . . . 245
18.3 启动镜像 (Boot Image) . . . 246
18.3.1 固件容器头 (FW Container Header) . . . 246
18.3.2 固件信息表 (FW Info Table) . . . 247
18.3.3 设备配置信息块 (Device Configuration Info Block) . . . 249
18.3.3.1 XPI NOR 配置信息 . . . 250
18.3.3.2 唤醒验证信息 . . . 254
18.3.3.3 OTP 解锁信息 . . . 255
18.3.4 签名块 (Signature Block) . . . 255
18.3.4.1 签名块头部 (Signature Block Header) . . . 255
18.3.5 根密钥表 (SRK Table) . . . 257

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.3.5.1 根密钥表头 (SRK Table Header) . . . 257
18.3.5.2 根密钥表项 (SRK Table Item) . . . 257
18.3.6 签名信息 (Signature Info) . . . 258
18.3.7 证书 (Certificate) . . . 258
18.3.8 命令容器 (Command Container) . . . 258
18.3.8.1 命令容器头 (Command Container Header) . . . 259
18.3.8.2 命令容器支持的命令 . . . 259
18.3.8.3 加密命令容器 (Encrypted Command Container) . . . 261
18.4 安全启动 (Secure Boot) . . . 261
18.4.1 安全启动简介 . . . 261
18.4.2 安全启动流程 . . . 262
18.4.3 固件容器验签 . . . 262
18.4.4 固件的验签 . . . 263
18.4.5 公钥的撤销 . . . 263
18.5 低功耗唤醒 . . . 263
18.5.1 快速跳转 . . . 263
18.5.2 强检验跳转 . . . 264
18.5.3 禁用低功耗唤醒 . . . 264
18.6 Debug 接口权限管理 . . . 264
18.7 ROM API . . . 264
18.7.1 简介 . . . 265
18.7.2 run_bootloader API . . . 265
18.7.2.1 示例: . . . 266
18.7.3 OTP API . . . 266
18.7.3.1 init . . . 266
18.7.3.2 read_from_shadow . . . 266
18.7.3.3 read_from_ip . . . 267
18.7.3.4 program . . . 267
18.7.3.5 reload . . . 267
18.7.3.6 lock_otp . . . 267
18.7.3.7 set_configuratable_region . . . 267
18.7.3.8 write_shadow_register . . . 267
18.7.3.9 示例 . . . 267
18.7.4 XPI 底层驱动 API . . . 268
18.7.4.1 get_default_config . . . 268
18.7.4.2 get_default_device_config . . . 268
18.7.4.3 init . . . 269
18.7.4.4 config_ahb_buffer . . . 269
18.7.4.5 config_device . . . 269
18.7.4.6 update_instr_table . . . 269
18.7.4.7 transfer_blocking . . . 270
18.7.4.8 software_reset . . . 270
18.7.4.9 is_idle . . . 270

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.4.10 update_dllcr . . . 270
18.7.5 XPI NOR API . . . 271
18.7.5.1 get_config . . . 272
18.7.5.2 init . . . 272
18.7.5.3 enable_write . . . 272
18.7.5.4 get_status . . . 272
18.7.5.5 wait_busy . . . 273
18.7.5.6 erase . . . 273
18.7.5.7 erase_chip . . . 273
18.7.5.8 erase_sector . . . 273
18.7.5.9 erase_block . . . 273
18.7.5.10 program . . . 273
18.7.5.11 read . . . 274
18.7.5.12 page_program_nonblocking . . . 274
18.7.5.13 erase_sector_nonblocking . . . 274
18.7.5.14 erase_block_nonblocking . . . 274
18.7.5.15 erase_chip_nonblocking . . . 274
18.7.6 XPI RAM API . . . 274
18.7.6.1 get_config . . . 275
18.7.6.2 init . . . 275
18.7.7 安全启动 API . . . 275
18.8 SoC 专有信息 . . . 276
18.8.1 OTP 映射表 . . . 276
18.8.2 BootROM 支持的外设信息 . . . 279
18.8.2.1 XPI 信息 . . . 279
18.8.2.2 UART 引脚 . . . 280
18.8.2.3 USB 引脚 . . . 280
18.8.2.4 启动模式 (BOOT_MODE) 引脚 . . . 280
18.8.3 BootROM 预占用的寄存器信息 . . . 280
18.8.4 通用寄存器配置支持的寄存器范围 . . . 281
18.8.5 BootROM 内存映射表 . . . 281
18.8.6 BootROM 生命周期 (Lifecycle) . . . 281
19 引脚配置及功能 PINMUX . . . 283
19.1 IO 功能分配 . . . 283
19.2 系统电源域外设管脚分配 . . . 326
19.3 特殊功能引脚 . . . 367
19.4 IO 复位状态 . . . 367
20 输入输出模块概述 . . . 368
20.1 IO 控制器 . . . 368
20.2 GPIO 控制器 . . . 368
20.3 GPIO 管理器 GPIOM . . . 369

©Shanghai HPMICRO Semiconductor Co., Ltd.

21 IO 控制器 IOC 370
21.1 特性总结 370
21.2 功能描述 370
21.2.1 IO 基本配置 370
21.2.2 IO 外设功能配置 370
21.3 IOC 寄存器 371
21.3.1 寄存器说明 371
21.3.2 PAD[FUNC_CTL] (0x0 + 0x8 * n) 380
21.3.3 PAD[PAD_CTL] (0x4 + 0x8 * n) 381
22 GPIO 控制器 383
22.1 特性总结 383
22.2 功能描述 383
22.2.1 GPIO 控制 383
22.2.2 GPIO 中断 383
22.3 GPIO 寄存器列表 384
22.4 GPIO 寄存器描述 391
22.4.1 DI[VALUE] (0x0 + 0x10 * n) 391
22.4.2 DO[VALUE] (0x100 + 0x10 * n) 392
22.4.3 DO[SET] (0x104 + 0x10 * n) 392
22.4.4 DO[CLEAR] (0x108 + 0x10 * n) 393
22.4.5 DO[TOGGLE] (0x10C + 0x10 * n) 393
22.4.6 OE[VALUE] (0x200 + 0x10 * n) 393
22.4.7 OE[SET] (0x204 + 0x10 * n) 394
22.4.8 OE[CLEAR] (0x208 + 0x10 * n) 394
22.4.9 OE[TOGGLE] (0x20C + 0x10 * n) 395
22.4.10 IF[VALUE] (0x300 + 0x10 * n) 395
22.4.11 IE[VALUE] (0x400 + 0x10 * n) 395
22.4.12 IE[SET] (0x404 + 0x10 * n) 396
22.4.13 IE[CLEAR] (0x408 + 0x10 * n) 396
22.4.14 IE[TOGGLE] (0x40C + 0x10 * n) 397
22.4.15 PL[VALUE] (0x500 + 0x10 * n) 397
22.4.16 PL[SET] (0x504 + 0x10 * n) 397
22.4.17 PL[CLEAR] (0x508 + 0x10 * n) 398
22.4.18 PL[TOGGLE] (0x50C + 0x10 * n) 398
22.4.19 TP[VALUE] (0x600 + 0x10 * n) 399
22.4.20 TP[SET] (0x604 + 0x10 * n) 399
22.4.21 TP[CLEAR] (0x608 + 0x10 * n) 399
22.4.22 TP[TOGGLE] (0x60C + 0x10 * n) 400
22.4.23 AS[VALUE] (0x700 + 0x10 * n) 400
22.4.24 AS[SET] (0x704 + 0x10 * n) 401
22.4.25 AS[CLEAR] (0x708 + 0x10 * n) 401
22.4.26 AS[TOGGLE] (0x70C + 0x10 * n) 402
22.4.27 PD[VALUE] (0x800 + 0x10 * n) 402

©Shanghai HPMICRO Semiconductor Co., Ltd.

22.4.28 PD[SET] (0x804 + 0x10 * n) . . . 403
22.4.29 PD[CLEAR] (0x808 + 0x10 * n) . . . 403
22.4.30 PD[TOGGLE] (0x80C + 0x10 * n) . . . 403
23 GPIO 管理器 GPIOM . . . 405
23.1 特性总结 . . . 405
23.2 功能描述 . . . 405
23.2.1 GPIO 分配 . . . 405
23.2.2 访问控制 . . . 405
23.3 GPIOM 寄存器列表 . . . 405
23.4 GPIOM 寄存器描述 . . . 414
23.4.1 ASSIGN[PIN] (0x0 + 0x80 * n + 0x4 * m) . . . 414
24 EUI . . . 415
24.1 特性总结 . . . 415
24.2 EUI 架构图 . . . 415
24.3 功能描述 . . . 415
24.3.1 EUI 端口接口描述 . . . 417
24.3.2 输出模式与显示 . . . 418
24.3.3 驱动的时间参数 . . . 418
24.3.4 接收串行数据 . . . 419
24.3.5 中断功能描述 . . . 419
24.3.6 寄存器配置指南 . . . 419
24.4 EUI 寄存器 . . . 419
24.4.1 寄存器说明 . . . 420
24.4.2 寄存器详细信息 . . . 421
24.4.3 CTRL (0x0) . . . 421
24.4.4 DIV_CFG (0x4) . . . 421
24.4.5 PAD_CFG (0x8) . . . 422
24.4.6 POL_CFG (0xC) . . . 422
24.4.7 OUT_CFG (0x10) . . . 423
24.4.8 IN_CFG (0x14) . . . 424
24.4.9 IRQ_STS (0x20) . . . 424
24.4.10 IRQ_EN (0x24) . . . 425
24.4.11 DATA_IN0 (0x40) . . . 425
24.4.12 DATA_IN1 (0x44) . . . 426
24.4.13 DATA_IN2 (0x48) . . . 426
24.4.14 DATA_IN3 (0x4C) . . . 426
24.4.15 DATA_IN4 (0x50) . . . 426
24.4.16 DATA_IN5 (0x54) . . . 427
24.4.17 DATA_IN6 (0x58) . . . 427
24.4.18 DATA_IN7 (0x5C) . . . 427
24.4.19 DAB_CTRL (0x80) . . . 428
24.4.20 DCD_CTRL (0x90) . . . 428

©Shanghai HPMICRO Semiconductor Co., Ltd.

24.4.21 DEF_CTRL (0xA0) . . . 429
24.4.22 DGH_CTRL (0xB0) . . . 429
24.4.23 DA_00 (0x100) . . . 430
24.4.24 DA_01 (0x104) . . . 430
24.4.25 DB_00 (0x140) . . . 430
24.4.26 DB_01 (0x144) . . . 431
24.4.27 DC_00 (0x180) . . . 431
24.4.28 DC_01 (0x184) . . . 431
24.4.29 DD_00 (0x1C0) . . . 432
24.4.30 DD_01 (0x1C4) . . . 432
24.4.31 DE_00 (0x200) . . . 432
24.4.32 DE_01 (0x204) . . . 433
24.4.33 DF_00 (0x240) . . . 433
24.4.34 DF_01 (0x244) . . . 433
24.4.35 DG_00 (0x280) . . . 434
24.4.36 DG_01 (0x284) . . . 434
24.4.37 DH_00 (0x2C0) . . . 434
24.4.38 DH_01 (0x2C4) . . . 435
25 逻辑观察模块 LOBS . . . 436
25.1 功能描述 . . . 436
25.2 特性总结 . . . 436
25.3 配置须知 . . . 437
25.4 LOBS 寄存器描述 . . . 439
25.4.1 CTRL (0x0) . . . 440
25.4.2 IRQ_EN (0x4) . . . 440
25.4.3 IRQ_STS (0x8) . . . 440
25.4.4 STREAMCTRL (0xC) . . . 441
25.4.5 PTACTION (0x10) . . . 442
25.4.6 STARTADDR (0x14) . . . 442
25.4.7 ENDADDR (0x18) . . . 442
25.4.8 CTSR (0x20) . . . 443
25.4.9 CCVR (0x24) . . . 443
25.4.10 CAVR (0x28) . . . 444
25.4.11 FIFOSTATE (0x30) . . . 444
25.4.12 FINALADDR (0x34) . . . 445
25.4.13 TRIGADDR1 (0x40) . . . 445
25.4.14 TRIGADDR2 (0x44) . . . 445
25.4.15 TRIGADDR3 (0x48) . . . 446
25.4.16 TRIGADDR4 (0x4C) . . . 446
25.4.17 GRPSELA (0x50) . . . 446
25.4.18 GRPENA (0x54) . . . 447
25.4.19 SIGSELA1 (0x58) . . . 447
25.4.20 SIGSELA2 (0x60) . . . 448

©Shanghai HPMICRO Semiconductor Co., Ltd.

25.4.21 SIGENA (0x98) . . . 448
25.4.22 STATE[SIGSEL] (0x100 + 0x100 * n) . . . 449
25.4.23 STATE[TRIGCTRL] (0x104 + 0x100 * n) . . . 450
25.4.24 STATE[NEXTSTATE] (0x108 + 0x100 * n) . . . 451
25.4.25 STATE[ACTION] (0x10C + 0x100 * n) . . . 451
25.4.26 STATE[COUNTCOMP] (0x120 + 0x100 * n) . . . 452
25.4.27 STATE[EXTMASK] (0x130 + 0x100 * n) . . . 452
25.4.28 STATE[EXTCOMP] (0x134 + 0x100 * n) . . . 452
25.4.29 STATE[SIGMASK] (0x140 + 0x100 * n) . . . 453
25.4.30 STATE[COMPEN] (0x144 + 0x100 * n) . . . 453
25.4.31 STATE[SIGCOMP0] (0x180 + 0x100 * n) . . . 454
25.4.32 STATE[SIGCOMP1] (0x184 + 0x100 * n) . . . 454
25.4.33 STATE[SIGCOMP2] (0x188 + 0x100 * n) . . . 454
25.4.34 STATE[SIGCOMP3] (0x18C + 0x100 * n) . . . 455
25.4.35 LAR (0xFB0) . . . 455
26 存储器概述 . . . 456
26.1 内部 SRAM . . . 456
26.1.1 本地存储器 Local Memory . . . 456
26.1.2 通用内存 . . . 456
26.2 通用寄存器 . . . 456
26.2.1 PMIC_GPR00 (0x0) . . . 458
26.2.2 PMIC_GPR01 (0x4) . . . 458
26.2.3 PMIC_GPR02 (0x8) . . . 458
26.2.4 PMIC_GPR03 (0xC) . . . 459
26.2.5 PMIC_GPR04 (0x10) . . . 459
26.2.6 PMIC_GPR05 (0x14) . . . 459
26.2.7 PMIC_GPR06 (0x18) . . . 459
26.2.8 PMIC_GPR07 (0x1C) . . . 460
26.2.9 PMIC_GPR08 (0x20) . . . 460
26.2.10 PMIC_GPR09 (0x24) . . . 460
26.2.11 PMIC_GPR10 (0x28) . . . 461
26.2.12 PMIC_GPR11 (0x2C) . . . 461
26.2.13 PMIC_GPR12 (0x30) . . . 461
26.2.14 PMIC_GPR13 (0x34) . . . 462
26.2.15 PMIC_GPR14 (0x38) . . . 462
26.2.16 PMIC_GPR15 (0x3C) . . . 462
26.3 可编程并口 PPI . . . 464
26.4 串行总线控制器 XPI . . . 464
26.5 只读存储器 ROM . . . 464
26.6 一次性可编程存储器 OTP . . . 464
27 OTP 和 OTP 控制器 . . . 465
27.1 特性总结 . . . 465

©Shanghai HPMICRO Semiconductor Co., Ltd.

27.1.1 OTP 控制器特性总结 . . . 465
27.2 OTP 控制器功能描述 . . . 466
27.2.1 OTP 影子寄存器 . . . 466
27.3 OTP 熔丝寄存器 . . . 466
27.4 OTP 操作引擎 . . . 467
27.5 OTP 读写保护 . . . 467
27.6 OTP 控制器寄存器 . . . 469
27.7 OTP 控制器寄存器详细信息 . . . 477
27.7.1 SHADOW (0x0 + 0x4 * n) . . . 477
27.7.2 SHADOW_LOCK (0x200 + 0x4 * n) . . . 477
27.7.3 FUSE (0x400 + 0x4 * n) . . . 477
27.7.4 FUSE_LOCK (0x600 + 0x4 * n) . . . 478
27.7.5 UNLOCK (0x800) . . . 478
27.7.6 DATA (0x804) . . . 479
27.7.7 ADDR (0x808) . . . 479
27.7.8 CMD (0x80C) . . . 479
27.7.9 LOAD_REQ (0xA00) . . . 480
27.7.10 LOAD_COMP (0xA04) . . . 480
27.7.11 REGION (0xA20 + 0x4 * n) . . . 481
27.7.12 INT_FLAG (0xC00) . . . 481
27.7.13 INT_EN (0xC04) . . . 482
28 串行总线控制器 XPI . . . 483
28.1 特性总结 . . . 483
28.2 功能描述 . . . 483
28.2.1 外部器件连接配置 . . . 483
28.2.2 XPI 地址映射 . . . 484
28.2.3 外部器件地址转换 . . . 484
28.2.4 指令表 . . . 484
28.2.5 总线寻址访问 . . . 485
28.2.6 寄存器指令访问 . . . 485
28.2.7 XPI 时间特性 . . . 485
28.2.8 中断 . . . 486
28.3 XPI 配置和使用 . . . 486
29 可编程并口 PPI . . . 487
29.1 概述 . . . 487
29.2 PPI 架构图 . . . 487
29.3 外部接口引脚说明 . . . 487
29.4 特性总结 . . . 487
29.5 功能描述 . . . 488
29.5.1 PPI_AD[31:0] 地址数据分配 . . . 488
29.5.2 读写周期设置 . . . 488
29.5.2.1 读周期 . . . 488

©Shanghai HPMICRO Semiconductor Co., Ltd.

29.5.2.2 写周期 . . . 489
29.5.2.3 芯片总线读写位宽大于外设数据位宽 . . . 489
29.5.2.4 芯片总线读写位宽小于外设数据位宽 . . . 490
29.5.3 时钟输出 . . . 491
29.5.4 地址映射转化关系 . . . 491
29.5.5 中断 . . . 491
29.6 可编程并口寄存器 . . . 491
29.6.1 寄存器说明 . . . 491
29.6.2 GLB_CFG (0x0) . . . 497
29.6.3 PAD_CFG (0x4) . . . 498
29.6.4 CLKPIN_CFG (0x14) . . . 498
29.6.5 TM_CFG (0x18) . . . 499
29.6.6 IRQ_STS (0x20) . . . 500
29.6.7 IRQ_EN (0x24) . . . 500
29.6.8 CS[CFG0] (0x40 + 0x20 * n) . . . 500
29.6.9 CS[CFG1] (0x44 + 0x20 * n) . . . 501
29.6.10 CS[CFG2] (0x48 + 0x20 * n) . . . 501
29.6.11 CS[CFG3] (0x4C + 0x20 * n) . . . 502
29.6.12 CS[CFG4] (0x50 + 0x20 * n) . . . 503
29.6.13 CMD[CMD_CFG] (0x400 + 0x10 * n) . . . 503
29.6.14 CMD[AD_CFG] (0x404 + 0x10 * n) . . . 503
29.6.15 CMD[CTRL_CFG] (0x408 + 0x10 * n) . . . 504
30 算法加速概述 . . . 506
30.1 超越函数加速器 TFA . . . 506
30.2 循环冗余检测 CRC . . . 506
31 循环冗余检测 CRC . . . 507
31.1 特性总结 . . . 507
31.2 功能描述 . . . 507
31.3 CRC 算法配置 . . . 507
31.4 CRC 寄存器 . . . 507
31.5 CRC 寄存器详细信息 . . . 509
31.5.1 CHN[PRE_SET] (0x0 + 0x40 * n) . . . 509
31.5.2 CHN[CLR] (0x4 + 0x40 * n) . . . 510
31.5.3 CHN[POLY] (0x8 + 0x40 * n) . . . 510
31.5.4 CHN[INIT_DATA] (0xC + 0x40 * n) . . . 511
31.5.5 CHN[XOROUT] (0x10 + 0x40 * n) . . . 511
31.5.6 CHN[MISC_SETTING] (0x14 + 0x40 * n) . . . 512
31.5.7 CHN[DATA] (0x18 + 0x40 * n) . . . 512
31.5.8 CHN[RESULT] (0x1C + 0x40 * n) . . . 512
32 DMA 和信箱概述 . . . 514
32.1 DMA 控制器 . . . 514
32.2 DMA 请求路由器 . . . 514

©Shanghai HPMICRO Semiconductor Co., Ltd.

32.3 通讯信箱 MBX . . . 516
33 DMA 控制器 . . . 517
33.1 概述 . . . 517
33.2 DMA 架构框图 . . . 517
33.3 管脚说明 . . . 517
33.4 功能说明 . . . 517
33.4.1 DMA 硬件握手 . . . 518
33.4.2 DMA 链式传输 . . . 518
33.4.3 无限循环 . . . 518
33.4.4 固定 burst . . . 518
33.4.5 按字节交换 . . . 519
33.4.6 数据顺序 . . . 519
33.5 DMA 寄存器 . . . 519
33.6 DMA 寄存器详细信息 . . . 526
33.6.1 IDMISC (0x4) . . . 526
33.6.2 DMACFG (0x10) . . . 527
33.6.3 DMACTRL (0x14) . . . 527
33.6.4 CHABORT (0x18) . . . 528
33.6.5 INTHALFSTS (0x24) . . . 528
33.6.6 INTTCSTS (0x28) . . . 528
33.6.7 INTABORTSTS (0x2C) . . . 529
33.6.8 INTERRSTS (0x30) . . . 529
33.6.9 CHEN (0x34) . . . 530
33.6.10 CHCTRL[CTRL] (0x40 + 0x20 * n) . . . 530
33.6.11 CHCTRL[TRANSIZE] (0x44 + 0x20 * n) . . . 533
33.6.12 CHCTRL[SRCADDR] (0x48 + 0x20 * n) . . . 534
33.6.13 CHCTRL[CHANREQCTRL] (0x4C + 0x20 * n) . . . 534
33.6.14 CHCTRL[DSTADDR] (0x50 + 0x20 * n) . . . 534
33.6.15 CHCTRL[SWAPTABLE] (0x54 + 0x20 * n) . . . 535
33.6.16 CHCTRL[LLPOINTER] (0x58 + 0x20 * n) . . . 535
33.7 DMA 配置使用说明 . . . 536
34 DMA 请求路由器 DMAMUX . . . 537
34.1 特性总结 . . . 537
34.2 功能描述 . . . 537
34.3 DMAMUX 寄存器 . . . 537
34.4 DMAMUX 寄存器详细信息 . . . 539
34.4.1 MUXCFG (0x0 + 0x4 * n) . . . 539
35 通信信箱 MBX . . . 540
35.1 特性总结 . . . 540
35.2 功能描述 . . . 540
35.2.1 MBX 寄存器访问接口 . . . 540
35.2.2 FIFO 管理 . . . 540

©Shanghai HPMICRO Semiconductor Co., Ltd.

35.2.3 中断 . . . 540
35.3 MBX 寄存器 . . . 540
35.4 MBX 寄存器详细信息 . . . 541
35.4.1 CR (0x0) . . . 541
35.4.2 SR (0x4) . . . 542
35.4.3 TXREG (0x8) . . . 542
35.4.4 RXREG (0xC) . . . 543
35.4.5 TXWRD (0x10 + 0x4 * n) . . . 543
35.4.6 RXWRD (0x20 + 0x4 * n) . . . 543
36 电动控制系统概述 . . . 545
36.1 PWM 定时器 PWMV2 . . . 545
36.2 正交编码器接口 QEIV2 . . . 546
36.3 正交编码器输出 QEOV2 . . . 546
36.4 可编程逻辑单元 PLB . . . 547
36.5 ΣΔ 信号接收单元 SDM . . . 547
36.6 同步定时器 SYNT . . . 548
36.7 互联管理器 TRGM . . . 548
36.7.1 触发管理器 TRIGMUX . . . 549
36.7.2 DMA 管理器 DMAMUX . . . 557
36.7.3 数字滤波器 FILTER . . . 557
36.7.4 位置转发器 POS_MATRIX . . . 558
36.7.5 ADC 数据转发器 ADC_MATRIX . . . 559
36.7.6 DAC 数据转发器 DAC_MATRIX . . . 559
37 脉冲宽度调制模块 PWMv2 . . . 560
37.1 特性总结 . . . 560
37.2 框图 . . . 560
37.3 管脚说明 . . . 561
37.4 功能描述 . . . 561
37.4.1 影子寄存器 . . . 561
37.4.2 DAC 输入 . . . 561
37.4.3 时间基准 . . . 561
37.4.4 计数器计算单元 . . . 562
37.4.5 PWM 生成 . . . 563
37.4.6 Burst 发波 . . . 564
37.4.7 互补 PWM 和死区 . . . 565
37.4.8 比较值 . . . 566
37.4.9 通用计算单元 . . . 567
37.4.10 强制输出 . . . 568
37.4.11 故障保护 . . . 569
37.4.12 输入捕获 . . . 571
37.4.13 触发输入 . . . 571
37.4.14 触发输出 . . . 572

©Shanghai HPMICRO Semiconductor Co., Ltd.

37.4.15 中断 . . . 572
37.4.16 DMA 请求 . . . 573
37.5 PWMv2 寄存器 . . . 573
37.6 PWM 寄存器详细信息 . . . 579
37.6.1 WORK_CTRL0 (0x0) . . . 579
37.6.2 UNLOCK (0x4) . . . 579
37.6.3 SHADOW_VAL (0x8 + 0x4 * n) . . . 580
37.6.4 FORCE_MODE (0x78) . . . 580
37.6.5 WORK_CTRL1 (0x7C) . . . 581
37.6.6 PWM[CFG0] (0x100 + 0x10 * n) . . . 581
37.6.7 PWM[CFG1] (0x104 + 0x10 * n) . . . 582
37.6.8 PWM[DEAD_AREA] (0x108 + 0x10 * n) . . . 584
37.6.9 PWM[CFG3] (0x10C + 0x10 * n) . . . 585
37.6.10 TRIGGER_CFG (0x180 + 0x4 * n) . . . 585
37.6.11 GLB_CTRL (0x1F0) . . . 586
37.6.12 GLB_CTRL2 (0x1F4) . . . 586
37.6.13 GLB_CTRL3 (0x1F8) . . . 587
37.6.14 CNT_RELOAD_WORK (0x200 + 0x4 * n) . . . 588
37.6.15 CMP_VAL_WORK (0x210 + 0x4 * n) . . . 588
37.6.16 FORCE_WORK (0x27C) . . . 588
37.6.17 CNT_VAL (0x2A0 + 0x4 * n) . . . 589
37.6.18 DAC_VALUE_SV (0x2B0 + 0x4 * n) . . . 589
37.6.19 CAPTURE_POS (0x300 + 0x4 * n) . . . 589
37.6.20 CAPTURE_NEG (0x380 + 0x4 * n) . . . 590
37.6.21 IRQ_STS (0x400) . . . 590
37.6.22 IRQ_EN (0x404) . . . 591
37.6.23 IRQ_STS_CMP (0x410) . . . 592
37.6.24 IRQ_STS_RELOAD (0x414) . . . 592
37.6.25 IRQ_STS_CAP_POS (0x418) . . . 592
37.6.26 IRQ_STS_CAP_NEG (0x41C) . . . 593
37.6.27 IRQ_STS_FAULT (0x420) . . . 593
37.6.28 IRQ_STS_BURSTEND (0x424) . . . 594
37.6.29 IRQ_EN_CMP (0x430) . . . 594
37.6.30 IRQ_EN_RELOAD (0x434) . . . 595
37.6.31 IRQ_EN_CAP_POS (0x438) . . . 595
37.6.32 IRQ_EN_CAP_NEG (0x43C) . . . 595
37.6.33 IRQ_EN_FAULT (0x440) . . . 596
37.6.34 IRQ_EN_BURSTEND (0x444) . . . 596
37.6.35 DMA_EN (0x480) . . . 597
37.6.36 CNT[CFG0] (0x500 + 0x10 * n) . . . 597
37.6.37 CNT[CFG1] (0x504 + 0x10 * n) . . . 598
37.6.38 CNT[CFG2] (0x508 + 0x10 * n) . . . 599
37.6.39 CNT[CFG3] (0x50C + 0x10 * n) . . . 600

©Shanghai HPMICRO Semiconductor Co., Ltd.

37.6.40 CNT_GLBCFG (0x540) . . . 601
37.6.41 CAL[CFG0] (0x600 + 0x10 * n) . . . 601
37.6.42 CAL[CFG1] (0x604 + 0x10 * n) . . . 602
37.6.43 CMP[CFG] (0x800 + 0x10 * n) . . . 603
38 互联管理器 TRGM . . . 606
38.1 特性总结 . . . 606
38.2 功能描述 . . . 606
38.2.1 管理器信号输入输出复选器 . . . 606
38.2.2 输出配置 . . . 606
38.2.3 数字滤波器 . . . 607
38.2.4 DMA 请求管理与中断请求 . . . 607
38.3 TRGM 寄存器列表 . . . 607
38.4 TRGM 寄存器描述 . . . 613
38.4.1 FILTCFG (0x0 + 0x4 * n) . . . 613
38.4.2 DMACFG (0x400 + 0x4 * n) . . . 614
38.4.3 GCR (0x500) . . . 614
38.4.4 ADC_MATRIX_SEL0 (0x540) . . . 615
38.4.5 DAC_MATRIX_SEL0 (0x580) . . . 615
38.4.6 DAC_MATRIX_SEL1 (0x584) . . . 616
38.4.7 DAC_MATRIX_SEL2 (0x588) . . . 616
38.4.8 POS_MATRIX_SEL0 (0x5C0) . . . 617
38.4.9 TRGM_IN (0x600 + 0x4 * n) . . . 617
38.4.10 TRGM_OUT (0x680 + 0x4 * n) . . . 618
38.4.11 PWM_DELAY_CFG (0x800) . . . 618
38.4.12 PWM_CALIB_CFG (0x804) . . . 619
38.4.13 TRGOCFG (0x1000 + 0x4 * n) . . . 619
39 同步定时器 SYNT . . . 621
39.1 特性总结 . . . 621
39.2 功能描述 . . . 621
39.2.1 输出同步事件 . . . 621
39.2.2 输出时间戳 . . . 621
39.3 SYNT 寄存器列表 . . . 622
39.4 SYNT 寄存器详细信息 . . . 622
39.4.1 GCR (0x0) . . . 623
39.4.2 RLD (0x4) . . . 623
39.4.3 TIMESTAMP_NEW (0x8) . . . 624
39.4.4 CNT (0xC) . . . 624
39.4.5 TIMESTAMP_SAV (0x10) . . . 624
39.4.6 TIMESTAMP_CUR (0x14) . . . 625
39.4.7 CMP (0x20 + 0x4 * n) . . . 625
40 正交编码器接口 QEIV2 . . . 626
40.1 特性总结 . . . 626

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.2 架构图 . . . 626
40.3 管脚说明 . . . 627
40.4 功能描述 . . . 627
40.4.1 正交编码器接口 QEIV2 解码模式 . . . 627
40.4.1.1 单相数字模式 . . . 627
40.4.1.2 ABZ 模式 . . . 627
40.4.1.3 PD 模式 . . . 629
40.4.1.4 UD 模式 . . . 629
40.4.1.5 UVW 模式 . . . 630
40.4.1.6 正交正余弦波模式 . . . 631
40.4.1.7 单相正弦波模式 . . . 632
40.4.2 位置信息输出 . . . 632
40.4.3 位置匹配 . . . 633
40.4.4 H 相与 F 相功能 . . . 633
40.4.5 简易测速 . . . 633
40.4.5.1 基于脉冲数量 . . . 633
40.4.5.2 基于时长 . . . 634
40.4.6 看门狗计数器 . . . 635
40.4.7 中断、DMA 和触发输出 . . . 635
40.4.8 计数器读取和快照功能 . . . 635
40.4.9 计数器复位 . . . 636
40.4.10 计数器暂停 . . . 636
40.4.11 QEI 模块的 PAD 滤波器功能 . . . 637
40.4.12 中断、DMA 和触发输出 . . . 637
40.5 QEI 寄存器配置步骤指南 . . . 637
40.6 QEIV2 寄存器列表 . . . 638
40.7 QEIV2 寄存器详细信息 . . . 641
40.7.1 CR (0x0) . . . 641
40.7.2 PHCFG (0x4) . . . 643
40.7.3 WDGCFG (0x8) . . . 643
40.7.4 PHIDX (0xC) . . . 644
40.7.5 TRGOEN (0x10) . . . 644
40.7.6 READEN (0x14) . . . 645
40.7.7 ZCMP (0x18) . . . 645
40.7.8 PHCMP (0x1C) . . . 646
40.7.9 SPDCMP (0x20) . . . 646
40.7.10 DMAEN (0x24) . . . 647
40.7.11 SR (0x28) . . . 647
40.7.12 IRQEN (0x2C) . . . 648
40.7.13 COUNT[Z] (0x30 + 0x10 * n) . . . 649
40.7.14 COUNT[PH] (0x34 + 0x10 * n) . . . 649
40.7.15 COUNT[SPD] (0x38 + 0x10 * n) . . . 649
40.7.16 COUNT[TMR] (0x3C + 0x10 * n) . . . 650

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.17 ZCMP2 (0x80) . . . 650
40.7.18 PHCMP2 (0x84) . . . 651
40.7.19 SPDCMP2 (0x88) . . . 651
40.7.20 MATCH_CFG (0x8C) . . . 651
40.7.21 FILT_CFG (0x90 + 0x4 * n) . . . 652
40.7.22 QEI_CFG (0x100) . . . 653
40.7.23 PULSE0_NUM (0x110) . . . 654
40.7.24 PULSE1_NUM (0x114) . . . 655
40.7.25 CYCLE0_CNT (0x118) . . . 655
40.7.26 CYCLE0PULSE_CNT (0x11C) . . . 656
40.7.27 CYCLE1_CNT (0x120) . . . 656
40.7.28 CYCLE1PULSE_CNT (0x124) . . . 656
40.7.29 CYCLE0_SNAP0 (0x128) . . . 657
40.7.30 CYCLE0_SNAP1 (0x12C) . . . 657
40.7.31 CYCLE1_SNAP0 (0x130) . . . 658
40.7.32 CYCLE1_SNAP1 (0x134) . . . 658
40.7.33 CYCLE0_NUM (0x140) . . . 659
40.7.34 CYCLE1_NUM (0x144) . . . 659
40.7.35 PULSE0_CNT (0x148) . . . 659
40.7.36 PULSE0CYCLE_CNT (0x14C) . . . 660
40.7.37 PULSE1_CNT (0x150) . . . 660
40.7.38 PULSE1CYCLE_CNT (0x154) . . . 661
40.7.39 PULSE0_SNAP0 (0x158) . . . 661
40.7.40 PULSE0CYCLE_SNAP0 (0x15C) . . . 661
40.7.41 PULSE0_SNAP1 (0x160) . . . 662
40.7.42 PULSE0CYCLE_SNAP1 (0x164) . . . 662
40.7.43 PULSE1_SNAP0 (0x168) . . . 663
40.7.44 PULSE1CYCLE_SNAP0 (0x16C) . . . 663
40.7.45 PULSE1_SNAP1 (0x170) . . . 664
40.7.46 PULSE1CYCLE_SNAP1 (0x174) . . . 664
40.7.47 TIMESTAMP (0x1E0) . . . 665
40.7.48 ADC_THRESHOLD (0x1F0) . . . 665
40.7.49 ADCX_CFG0 (0x200) . . . 665
40.7.50 ADCX_CFG1 (0x204) . . . 666
40.7.51 ADCX_CFG2 (0x208) . . . 666
40.7.52 ADCX_VAL_SW (0x20C) . . . 667
40.7.53 ADCY_CFG0 (0x210) . . . 667
40.7.54 ADCY_CFG1 (0x214) . . . 668
40.7.55 ADCY_CFG2 (0x218) . . . 668
40.7.56 ADCY_VAL_SW (0x21C) . . . 669
40.7.57 CAL_CFG (0x220) . . . 669
40.7.58 ADC_INJECT_CTRL (0x224) . . . 670
40.7.59 PHASE_PARAM (0x230) . . . 670

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.60 POS_ADJ (0x234) . . . 671
40.7.61 POS_THRESHOLD (0x238) . . . 671
40.7.62 UVW_POS (0x240 + 0x4 * n) . . . 671
40.7.63 UVW_POS_CFG (0x258 + 0x4 * n) . . . 672
40.7.64 PHASE_CNT (0x280) . . . 672
40.7.65 PHASE_UPDATE (0x284) . . . 673
40.7.66 POSITION (0x288) . . . 673
40.7.67 POSITION_UPDATE (0x28C) . . . 674
40.7.68 ANGLE (0x290) . . . 674
40.7.69 POS_TIMEOUT (0x294) . . . 674
40.7.70 CALC_STATE (0x2A0) . . . 675
40.7.71 TOGI_CFG0 (0x2C0) . . . 675
40.7.72 TOGI_CFG1 (0x2C4) . . . 675
40.7.73 SINP_ACC (0x2D0) . . . 676
40.7.74 SINN_ACC (0x2D4) . . . 676
40.7.75 COSP_ACC (0x2D8) . . . 677
40.7.76 COSN_ACC (0x2DC) . . . 677
41 正交编码器输出 QEO . . . 678
41.1 特性总结 . . . 678
41.2 架构图 . . . 678
41.3 功能描述 . . . 678
41.3.1 位置预处理 . . . 679
41.3.2 弦波输出 . . . 679
41.3.2.1 弦波的 VD/VQ 控制 . . . 679
41.3.2.2 弦波输出中的马鞍波模式 . . . 679
41.3.2.3 弦波的缩放和限幅 . . . 680
41.3.2.4 弦波的死区补偿 . . . 680
41.3.3 ABZ 输出 . . . 680
41.3.3.1 带自有位置的 A/B 两相正交输出 . . . 680
41.3.3.2 高速脉冲 Pulse&Revise 输出 . . . 681
41.3.3.3 上下 up&down 输出 . . . 681
41.3.3.4 不带自有位置的 A/B 两相正交输出 . . . 681
41.3.3.5 内部位置管理器的看门狗 . . . 681
41.3.4 PWM FORCE 输出 . . . 681
41.4 QEO 寄存器列表 . . . 682
41.5 QEO 寄存器详细信息 . . . 684
41.5.1 WAVE[MODE] (0x0) . . . 684
41.5.2 WAVE[RESOLUTION] (0x4) . . . 687
41.5.3 WAVE[PHASE_SHIFT] (0x8 + 0x4 * m) . . . 687
41.5.4 WAVE[VD_INJECT] (0x14) . . . 687
41.5.5 WAVE[VQ_INJECT] (0x20) . . . 688
41.5.6 WAVE[VD_VQ_LOAD] (0x2C) . . . 688
41.5.7 WAVE[AMPLITUDE] (0x30 + 0x4 * m) . . . 689

©Shanghai HPMICRO Semiconductor Co., Ltd.

41.5.8 WAVE[MID_POINT] (0x3C + 0x4 * m) . . . 689
41.5.9 WAVE[LIMIT0][MIN_LEVEL0] (0x48 + 0x8 * m) . . . 689
41.5.10 WAVE[LIMIT0][MAX_LEVEL0] (0x4C + 0x8 * m) . . . 690
41.5.11 WAVE[LIMIT1][MIN_LEVEL1] (0x60 + 0x8 * m) . . . 690
41.5.12 WAVE[LIMIT1][MAX_LEVEL1] (0x64 + 0x8 * m) . . . 690
41.5.13 WAVE[DEADZONE_SHIFT] (0x78 + 0x4 * m) . . . 691
41.5.14 WAVE[PWM_CYCLE] (0x84) . . . 691
41.5.15 WAVE[FILTER] (0x88) . . . 692
41.5.16 ABZ[MODE] (0x100) . . . 692
41.5.17 ABZ[RESOLUTION] (0x104) . . . 693
41.5.18 ABZ[PHASE_SHIFT] (0x108 + 0x4 * m) . . . 694
41.5.19 ABZ[LINE_WIDTH] (0x114) . . . 694
41.5.20 ABZ[WDOG_WIDTH] (0x118) . . . 694
41.5.21 ABZ[POSTION_SYNC] (0x11C) . . . 695
41.5.22 ABZ[OVERALL_OFFSET] (0x120) . . . 695
41.5.23 ABZ[Z_START] (0x124) . . . 696
41.5.24 ABZ[Z_END] (0x128) . . . 696
41.5.25 ABZ[Z_OFFSET] (0x12C) . . . 696
41.5.26 ABZ[Z_PULSE_WIDTH] (0x130) . . . 697
41.5.27 ABZ[FILTER] (0x134) . . . 697
41.5.28 PWM[MODE] (0x140) . . . 698
41.5.29 PWM[RESOLUTION] (0x144) . . . 699
41.5.30 PWM[PHASE_SHIFT] (0x148 + 0x4 * m) . . . 700
41.5.31 PWM[PHASE_TABLE] (0x158 + 0x4 * m) . . . 700
41.5.32 PWM[FILTER] (0x1B8) . . . 702
41.5.33 POSTION_SOFTWARE (0x1F8) . . . 702
41.5.34 POSTION_SEL (0x1FC) . . . 702
41.5.35 STATUS (0x200) . . . 703
41.5.36 DEBUG0 (0x204) . . . 703
41.5.37 DEBUG1 (0x208) . . . 704
41.5.38 DEBUG2 (0x20C) . . . 704
41.5.39 DEBUG3 (0x210) . . . 704
41.5.40 DEBUG4 (0x214) . . . 705
41.5.41 DEBUG5 (0x218) . . . 705
42 可编程逻辑单元 PLB . . . 707
42.1 特性总结 . . . 707
42.2 架构图 . . . 707
42.3 功能描述 . . . 708
42.3.1 TYEP A 功能描述 . . . 708
42.3.2 TYEP B 功能描述 . . . 709
42.4 PLB 寄存器列表 . . . 710
42.5 PLB 寄存器详细信息 . . . 715
42.5.1 TYPE_A[LOOKUP_TABLE] (0x0 + 0x20 * n + 0x4 * m) . . . 715

©Shanghai HPMICRO Semiconductor Co., Ltd.

42.5.2 TYPE_A[SW_INJECT] (0x10 + 0x20 * n) . . . 716
42.5.3 TYPE_B[LUT] (0x400 + 0x80 * n + 0x4 * m) . . . 716
42.5.4 TYPE_B[CMP] (0x408 + 0x80 * n + 0x4 * m) . . . 717
42.5.5 TYPE_B[MODE] (0x418 + 0x80 * n) . . . 718
42.5.6 TYPE_B[SW_INJECT] (0x41C + 0x80 * n) . . . 721
42.5.7 TYPE_B[LUT_CMP] (0x420 + 0x80 * n + 0x4 * m) . . . 722
43 Sigma-Delta 信号接收单元 SDM . . . 723
43.1 概述 . . . 723
43.2 特性 . . . 723
43.3 具体描述 . . . 724
43.3.1 Manchester 模式 . . . 724
43.3.2 Sinc 滤波器 . . . 725
43.3.2.1 Sinc 滤波器的输出数据速率和延时 . . . 726
43.3.3 第一滤波器单元（数据通路） . . . 726
43.3.3.1 32 比特或 16 比特输出控制 . . . 726
43.3.3.2 数据 FIFO . . . 727
43.3.3.3 同步事件 . . . 728
43.3.3.4 掩码控制 . . . 729
43.3.3.5 时间戳的输出 . . . 729
43.3.4 第二滤波器单元（幅值通路） . . . 730
43.3.4.1 幅值上门限比较器 . . . 730
43.3.4.2 幅值过 0 比较器 . . . 730
43.3.4.3 幅值下门限比较器 . . . 730
43.4 SDM 寄存器 . . . 730
43.4.1 寄存器说明 . . . 731
43.4.2 寄存器详细信息 . . . 732
43.4.3 CTRL (0x0) . . . 732
43.4.4 INT_EN (0x4) . . . 733
43.4.5 STATUS (0x8) . . . 733
43.4.6 CH[SDFIFOCTRL] (0x10 + 0x40 * n) . . . 734
43.4.7 CH[SDCTRLP] (0x14 + 0x40 * n) . . . 735
43.4.8 CH[SDCTRLE] (0x18 + 0x40 * n) . . . 735
43.4.9 CH[SDST] (0x1C + 0x40 * n) . . . 736
43.4.10 CH[SDATA] (0x20 + 0x40 * n) . . . 737
43.4.11 CH[SDFIFO] (0x24 + 0x40 * n) . . . 737
43.4.12 CH[SCAMP] (0x28 + 0x40 * n) . . . 738
43.4.13 CH[SCHTL] (0x2C + 0x40 * n) . . . 738
43.4.14 CH[SCHTLZ] (0x30 + 0x40 * n) . . . 738
43.4.15 CH[SCLLT] (0x34 + 0x40 * n) . . . 739
43.4.16 CH[SCCTRL] (0x38 + 0x40 * n) . . . 739
43.4.17 CH[SCST] (0x3C + 0x40 * n) . . . 740
43.5 SDM 配置使用简单说明 . . . 740
43.5.1 中断处理 . . . 740

©Shanghai HPMICRO Semiconductor Co., Ltd.

44 定时器概述 742
44.1 通用定时器 GPTMR, PTMR 742
44.2 看门狗定时器 WDG, PWDG 742
45 定时器 TMR 743
45.1 特性总结 743
45.2 功能描述 743
45.2.1 定时器时间基准 743
45.2.1.1 定时器计数与重载 744
45.2.1.2 定时器同步计数 744
45.2.2 输出比较 744
45.2.3 输入捕获 746
45.2.4 单次模式 747
45.2.5 burst 模式 747
45.2.6 外部计数模式 747
45.2.7 中断和 DMA 747
45.2.8 调试模式支持 748
45.3 定时器寄存器 748
45.3.1 寄存器列表 748
45.3.2 寄存器详细信息 750
45.3.3 CHANNEL[CR] (0x0 + 0x40 * n) 750
45.3.4 CHANNEL[CMP] (0x4 + 0x40 * n + 0x4 * m) 752
45.3.5 CHANNEL[RLD] (0xC + 0x40 * n) 752
45.3.6 CHANNEL[CNTUPTVAL] (0x10 + 0x40 * n) 752
45.3.7 CHANNEL[BURST_CFG] (0x14 + 0x40 * n) 753
45.3.8 CHANNEL[BURST_COUNT] (0x18 + 0x40 * n) 753
45.3.9 CHANNEL[CAPPOS] (0x20 + 0x40 * n) 753
45.3.10 CHANNEL[CAPNEG] (0x24 + 0x40 * n) 754
45.3.11 CHANNEL[CAPPRD] (0x28 + 0x40 * n) 754
45.3.12 CHANNEL[CAPDTY] (0x2C + 0x40 * n) 754
45.3.13 CHANNEL[CNT] (0x30 + 0x40 * n) 755
45.3.14 SR (0x200) 755
45.3.15 IRQEN (0x204) 756
45.3.16 GCR (0x208) 757
46 看门狗 EWDG 758
46.1 特性总结 758
46.2 EWDG 架构图 758
46.3 功能描述 758
46.3.1 功能概述 758
46.3.2 时钟选择 759
46.3.3 寄存器配置解锁和奇偶校验要求 759
46.3.4 解锁喂狗操作 759
46.3.4.1 喂狗保护使能 759

©Shanghai HPMICRO Semiconductor Co., Ltd.

46.3.4.2 解锁喂狗操作 . . . 759
46.3.5 窗口模式 . . . 760
46.3.6 Debug 模式下工作状态 . . . 760
46.3.7 低功耗模式下工作状态 . . . 760
46.4 EWDG 寄存器列表 . . . 760
46.5 EWDG 寄存器描述 . . . 761
46.5.1 CTRL0 (0x0) . . . 761
46.5.2 CTRL1 (0x4) . . . 763
46.5.3 OT_INT_VAL (0x8) . . . 764
46.5.4 OT_RST_VAL (0xC) . . . 764
46.5.5 WDT_REFRESH_REG (0x10) . . . 765
46.5.6 WDT_STATUS (0x14) . . . 765
46.5.7 CFG_PROT (0x18) . . . 766
46.5.8 REF_PROT (0x1C) . . . 766
46.5.9 WDT_EN (0x20) . . . 767
46.5.10 REF_TIME (0x24) . . . 767
46.6 看门狗配置使用说明 . . . 768
46.6.1 配置参考：窗口工作模式，喂狗保护使能 . . . 768
46.6.2 配置参考：寄存器配置锁定和解锁 . . . 768
47 通讯外设概述 . . . 769
47.1 通用异步收发器 UART . . . 769
47.2 串行外设总线 SPI . . . 769
47.3 集成电路总线 I2C . . . 769
47.4 控制器局域网 MCAN . . . 769
47.5 精确时间协议模块 PTPC . . . 769
47.6 以太网控制器 ENET . . . 769
47.7 通用串行总线 USB . . . 770
48 通用异步收发器 UART . . . 771
48.1 特性总结 . . . 771
48.2 功能描述 . . . 771
48.2.1 UART 发送 . . . 771
48.2.2 UART 接收 . . . 772
48.2.3 空闲检测 . . . 772
48.2.4 地址匹配 . . . 772
48.2.5 波特率控制 . . . 772
48.2.6 Modem 控制器 . . . 773
48.2.7 Loopback 模式 . . . 773
48.2.8 中断 . . . 773
48.2.9 DMA . . . 773
48.3 寄存器说明 . . . 774
48.4 寄存器详细信息 . . . 775
48.4.1 IDLE_CFG (0x4) . . . 775

©Shanghai HPMICRO Semiconductor Co., Ltd.

48.4.2 ADDR_CFG (0x8) . . . 775
48.4.3 IIR2 (0xC) . . . 776
48.4.4 CFG (0x10) . . . 778
48.4.5 OSCR (0x14) . . . 779
48.4.6 FCRR (0x18) . . . 779
48.4.7 MOTO_CFG (0x1C) . . . 780
48.4.8 RBR (0x20) . . . 781
48.4.9 THR (0x20) . . . 782
48.4.10 DLL (0x20) . . . 782
48.4.11 IER (0x24) . . . 783
48.4.12 DLM (0x24) . . . 784
48.4.13 IIR (0x28) . . . 784
48.4.14 FCR (0x28) . . . 785
48.4.15 LCR (0x2C) . . . 786
48.4.16 MCR (0x30) . . . 787
48.4.17 LSR (0x34) . . . 787
48.4.18 MSR (0x38) . . . 788
48.4.19 GPR (0x3C) . . . 789
49 串行外设总线 SPI . . . 790
49.1 模块功能 . . . 790
49.2 功能描述 . . . 790
49.2.1 主机模式 . . . 791
49.2.2 从机模式 . . . 792
49.2.3 DSPI 模式 . . . 792
49.2.4 QSPI 模式 . . . 792
49.2.5 启动传输与命令值 . . . 793
49.2.6 FIFO 阈值、中断与 DMA . . . 793
49.3 SPI 配置简单说明 . . . 794
49.3.1 主机模式下使用 DMA 的命令–地址–数据字段发送 . . . 794
49.3.2 主机模式下不使用 DMA 的纯数据发送 . . . 794
49.4 SPI 寄存器列表 . . . 794
49.5 SPI 寄存器描述 . . . 795
49.5.1 WR_TRANS_CNT (0x4) . . . 795
49.5.2 RD_TRANS_CNT (0x8) . . . 795
49.5.3 TRANSFMT (0x10) . . . 796
49.5.4 DIRECTIO (0x14) . . . 797
49.5.5 TRANSCTRL (0x20) . . . 798
49.5.6 CMD (0x24) . . . 800
49.5.7 ADDR (0x28) . . . 800
49.5.8 DATA (0x2C) . . . 800
49.5.9 CTRL (0x30) . . . 801
49.5.10 STATUS (0x34) . . . 802
49.5.11 INTREN (0x38) . . . 802

©Shanghai HPMICRO Semiconductor Co., Ltd.

49.5.12 INTRST (0x3C) . . . 803
49.5.13 TIMING (0x40) . . . 804
49.5.14 SLVST (0x60) . . . 804
49.5.15 SLVDATACNT (0x64) . . . 805
49.5.16 SLVDATAWCNT (0x68) . . . 805
49.5.17 SLVDATARCNT (0x6C) . . . 805
49.5.18 CONFIG (0x7C) . . . 806
50 集成电路总线 I2C . . . 808
50.1 特性总结 . . . 808
50.2 功能描述 . . . 808
50.2.1 主要功能 . . . 808
50.2.2 时序配置 . . . 809
50.2.3 主机模式 . . . 809
50.2.4 从机模式 . . . 810
50.2.5 中断 . . . 811
50.2.6 DMA . . . 811
50.3 I2C 寄存器 . . . 811
50.3.1 寄存器说明 . . . 811
50.3.2 寄存器详细信息 . . . 811
50.3.3 CFG (0x10) . . . 811
50.3.4 INTEN (0x14) . . . 812
50.3.5 STATUS (0x18) . . . 813
50.3.6 ADDR (0x1C) . . . 814
50.3.7 DATA (0x20) . . . 814
50.3.8 CTRL (0x24) . . . 815
50.3.9 CMD (0x28) . . . 816
50.3.10 SETUP (0x2C) . . . 816
50.3.11 TPM (0x30) . . . 817
51 控制器局域网 MCAN . . . 818
51.1 概述 . . . 818
51.2 CAN 架构图 . . . 818
51.3 管脚说明 . . . 819
51.4 功能说明 . . . 819
51.4.1 CAN 一般说明 . . . 819
51.4.2 位时间 . . . 819
51.4.3 正常工作模式 . . . 820
51.4.4 CAN FD 工作模式 . . . 821
51.4.5 静默模式 . . . 821
51.4.6 待机模式 . . . 821
51.4.7 外部环回模式 . . . 822
51.4.8 内部环回模式 . . . 822
51.4.9 时间戳的产生 . . . 823

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.4.10 接收缓存数据格式 . . . 823
51.4.11 发送缓存数据格式 . . . 824
51.4.12 发送事件数据格式 . . . 826
51.4.13 标准消息标识过滤 . . . 827
51.4.14 扩展消息标识过滤 . . . 828
51.4.15 接收 FIFO . . . 829
51.4.15.1 接收 FIFO 阻塞模式 . . . 830
51.4.15.2 接收 FIFO 覆盖模式 . . . 830
51.4.16 中断 . . . 830
51.4.17 消息存储器示意图 . . . 830
51.5 CAN 配置使用简单说明 . . . 830
51.5.1 软件初始化 . . . 831
51.5.2 接收处理 . . . 831
51.5.3 发送处理 . . . 832
51.5.3.1 发送缓存 . . . 832
51.5.3.2 发送 FIFO . . . 832
51.5.3.3 发送队列 . . . 832
51.5.3.4 发送取消 . . . 832
51.6 MCAN 寄存器 . . . 832
51.6.1 MCAN 寄存器说明 . . . 832
51.6.2 寄存器详细信息 . . . 835
51.6.3 ENDN (0x4) . . . 835
51.6.4 DBTP (0xC) . . . 835
51.6.5 TEST (0x10) . . . 836
51.6.6 RWD (0x14) . . . 836
51.6.7 CCCR (0x18) . . . 837
51.6.8 NBTP (0x1C) . . . 839
51.6.9 TSCC (0x20) . . . 840
51.6.10 TSCV (0x24) . . . 840
51.6.11 TOCC (0x28) . . . 840
51.6.12 TOCV (0x2C) . . . 841
51.6.13 ECR (0x40) . . . 842
51.6.14 PSR (0x44) . . . 842
51.6.15 TDCR (0x48) . . . 846
51.6.16 IR (0x50) . . . 846
51.6.17 IE (0x54) . . . 849
51.6.18 ILS (0x58) . . . 852
51.6.19 ILE (0x5C) . . . 853
51.6.20 GFC (0x80) . . . 853
51.6.21 SIDFC (0x84) . . . 854
51.6.22 XIDFC (0x88) . . . 855
51.6.23 XIDAM (0x90) . . . 855
51.6.24 HPMS (0x94) . . . 855

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.6.25 NDAT1 (0x98) . . . 856
51.6.26 NDAT2 (0x9C) . . . 857
51.6.27 RXF0C (0xA0) . . . 857
51.6.28 RXF0S (0xA4) . . . 858
51.6.29 RXF0A (0xA8) . . . 858
51.6.30 RXBC (0xAC) . . . 859
51.6.31 RXF1C (0xB0) . . . 859
51.6.32 RXF1S (0xB4) . . . 860
51.6.33 RXF1A (0xB8) . . . 861
51.6.34 RXESC (0xBC) . . . 861
51.6.35 TXBC (0xC0) . . . 862
51.6.36 TXFQS (0xC4) . . . 863
51.6.37 TXESC (0xC8) . . . 864
51.6.38 TXBRP (0xCC) . . . 864
51.6.39 TXBAR (0xD0) . . . 865
51.6.40 TXBCR (0xD4) . . . 866
51.6.41 TXBTO (0xD8) . . . 866
51.6.42 TXBCF (0xDC) . . . 867
51.6.43 TXBTIE (0xE0) . . . 867
51.6.44 TXBCIE (0xE4) . . . 868
51.6.45 TXEFC (0xF0) . . . 868
51.6.46 TXEFS (0xF4) . . . 869
51.6.47 TXEFA (0xF8) . . . 869
51.6.48 TS_SEL (0x200 + 0x4 * n) . . . 870
51.6.49 CREL (0x240) . . . 870
51.6.50 TSCFG (0x244) . . . 871
51.6.51 TSS1 (0x248) . . . 872
51.6.52 TSS2 (0x24C) . . . 872
51.6.53 ATB (0x250) . . . 873
51.6.54 ATBH (0x254) . . . 873
51.6.55 GLB_CTL (0x400) . . . 873
51.6.56 GLB_STATUS (0x404) . . . 874
52 精确时间协议模块 PTPC . . . 875
52.1 特性总结 . . . 875
52.2 功能描述 . . . 875
52.2.1 时间戳模块 . . . 875
52.2.2 时间戳捕获和比较 . . . 876
52.2.3 时间戳输出端口 . . . 876
52.3 PTPC 寄存器列表 . . . 876
52.4 PTPC 寄存器描述 . . . 877
52.4.1 PTPC[CTRL0] (0x0 + 0x1000 * n) . . . 877
52.4.2 PTPC[CTRL1] (0x4 + 0x1000 * n) . . . 878
52.4.3 PTPC[TIMEH] (0x8 + 0x1000 * n) . . . 879

©Shanghai HPMICRO Semiconductor Co., Ltd.

52.4.4 PTPC[TIMEL] (0xC + 0x1000 * n) . . . 879
52.4.5 PTPC[TS_UPDTH] (0x10 + 0x1000 * n) . . . 880
52.4.6 PTPC[TS_UPDTL] (0x14 + 0x1000 * n) . . . 880
52.4.7 PTPC[ADDEND] (0x18 + 0x1000 * n) . . . 881
52.4.8 PTPC[TARH] (0x1C + 0x1000 * n) . . . 881
52.4.9 PTPC[TARL] (0x20 + 0x1000 * n) . . . 882
52.4.10 PTPC[PPS_CTRL] (0x2C + 0x1000 * n) . . . 882
52.4.11 PTPC[CAPT_SNAPH] (0x30 + 0x1000 * n) . . . 883
52.4.12 PTPC[CAPT_SNAPL] (0x34 + 0x1000 * n) . . . 884
52.4.13 TIME_SEL (0x2000) . . . 884
52.4.14 INT_STS (0x2004) . . . 884
52.4.15 INT_EN (0x2008) . . . 885
52.4.16 PTPC_CAN_TS_SEL (0x3000) . . . 886
53 单总线协议控制器 OWR . . . 887
53.1 特性总结 . . . 887
53.2 外部接口引脚说明 . . . 887
53.3 功能描述 . . . 887
53.3.1 时钟分频 . . . 887
53.3.2 初始化 . . . 887
53.3.3 onewire 读写时序 . . . 887
53.3.3.1 写时序 . . . 888
53.3.3.2 读时序 . . . 888
53.3.4 通过 dma 读写多字节 . . . 888
53.3.5 SRA（Search ROM Accelerate） . . . 889
53.3.6 中断 . . . 889
53.4 OWR 寄存器 . . . 889
53.4.1 寄存器说明 . . . 889
53.4.2 寄存器详细信息 . . . 890
53.4.3 CTRL (0x0) . . . 890
53.4.4 DIV_CFG (0x4) . . . 890
53.4.5 RESET (0x8) . . . 891
53.4.6 CMD (0xC) . . . 891
53.4.7 DATA (0x10) . . . 892
53.4.8 RX_CNT (0x54) . . . 892
53.4.9 GLB_CFG (0x58) . . . 893
53.4.10 DMA_EN (0x60) . . . 893
53.4.11 IRQ_STS (0x70) . . . 894
53.4.12 IRQ_EN (0x74) . . . 894
54 通用串行总线 USB . . . 895
54.1 功能简介 . . . 895
54.2 管脚说明 . . . 895
54.3 工作流程 . . . 895

©Shanghai HPMICRO Semiconductor Co., Ltd.

54.3.1 usbphy 初始化 . . . 895
54.3.2 配置工作模式 . . . 895
54.3.3 主机初始化流程 . . . 896
54.3.4 设备初始化流程 . . . 896
54.4 数据结构 . . . 896
54.4.1 主机数据结构 . . . 896
54.4.2 设备数据结构 . . . 900
54.5 USB 寄存器列表 . . . 903
54.6 USB 寄存器描述 . . . 905
54.6.1 GPTIMER0LD (0x80) . . . 905
54.6.2 GPTIMER0CTRL (0x84) . . . 905
54.6.3 GPTIMER1LD (0x88) . . . 906
54.6.4 GPTIMER1CTRL (0x8C) . . . 906
54.6.5 SBUSCFG (0x90) . . . 907
54.6.6 USBCMD (0x140) . . . 907
54.6.7 USBSTS (0x144) . . . 910
54.6.8 USBINTR (0x148) . . . 913
54.6.9 FRINDEX (0x14C) . . . 914
54.6.10 DEVICEADDR (0x154) . . . 915
54.6.11 PERIODICLISTBASE (0x154) . . . 916
54.6.12 ASYNCLISTADDR (0x158) . . . 916
54.6.13 ENDPTLISTADDR (0x158) . . . 917
54.6.14 BURSTSIZE (0x160) . . . 917
54.6.15 TXFILLTUNING (0x164) . . . 918
54.6.16 ENDPTNAK (0x178) . . . 919
54.6.17 ENDPTNAKEN (0x17C) . . . 919
54.6.18 PORTSC1 (0x184) . . . 920
54.6.19 OTGSC (0x1A4) . . . 925
54.6.20 USBMODE (0x1A8) . . . 926
54.6.21 ENDPTSETUPSTAT (0x1AC) . . . 927
54.6.22 ENDPTPRIME (0x1B0) . . . 928
54.6.23 ENDPTFLUSH (0x1B4) . . . 929
54.6.24 ENDPTSTAT (0x1B8) . . . 929
54.6.25 ENDPTCOMPLETE (0x1BC) . . . 930
54.6.26 ENDPTCTRL (0x1C0 + 0x4 * n) . . . 931
54.6.27 OTG_CTRL0 (0x200) . . . 933
54.6.28 PHY_CTRL0 (0x210) . . . 935
54.6.29 PHY_CTRL1 (0x214) . . . 936
54.6.30 TOP_STATUS (0x220) . . . 937
54.6.31 PHY_STATUS (0x224) . . . 937
55 以太网控制器 ENET . . . 939
55.1 功能简介 . . . 939
55.2 ENET 模块结构 . . . 939

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.3 MAC 数据包描述 . . . 939
55.3.1 Ethernet ii 以太网帧结构 . . . 940
55.3.1.1 帧格式 . . . 940
55.3.1.2 各个字段意义说明 . . . 940
55.3.2 IEEE 802.3 类型 . . . 940
55.3.2.1 帧格式 . . . 940
55.3.2.2 各个字段意义说明 . . . 941
55.4 ENET 模块端口信号描述 . . . 941
55.4.1 MII 接口 . . . 941
55.4.2 RMII 接口 . . . 942
55.4.3 RGMII 接口 . . . 942
55.4.4 MDIO 接口简介 . . . 942
55.5 ENET 功能描述 . . . 943
55.5.1 内置 DMA 控制器特征 . . . 943
55.5.1.1 突发访问 . . . 943
55.5.1.2 错误访问 . . . 944
55.5.2 DMA 控制器接收功能 . . . 944
55.5.2.1 DMA 接收错误 . . . 944
55.5.2.2 DMA 接收 CRC 处理 . . . 944
55.5.2.3 DMA 接收过程挂起 . . . 944
55.5.3 DMA 控制器发送功能 . . . 945
55.5.3.1 DMA 发送帧处理 . . . 946
55.5.4 MAC 控制发送功能 . . . 946
55.5.4.1 TX_FIFO 刷新 . . . 947
55.5.4.2 冲突发送 . . . 947
55.5.4.3 发送帧处理生成 CRC 与 PAD . . . 947
55.5.4.4 源 MAC 地址处理 . . . 947
55.5.4.5 VLAN 插入、替换和删除处理 . . . 947
55.5.5 MAC 控制接收功能 . . . 947
55.5.5.1 接收帧处理 . . . 948
55.5.6 MAC 控制器帧过滤 . . . 948
55.5.6.1 目标 MAC 地址完全过滤 . . . 948
55.5.6.2 DMAC 地址过滤 . . . 948
55.5.6.3 带有 VLAN 标志的以太网数据包中 TAG 标识符的过滤 . . . 949
55.5.7 PTP 子控制器功能描述 . . . 949
55.5.7.1 参考时钟源 . . . 949
55.5.7.2 PTP 控制器报文类型 . . . 950
55.5.7.3 接收特性 . . . 950
55.5.7.4 发送特性 . . . 950
55.5.7.5 系统时间校准 . . . 950
55.5.8 PTP 子控制器功能描述 . . . 952
55.5.9 enet 配置步骤说明 . . . 952
55.5.9.1 MII 接口发送 . . . 952

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.9.2 MII 接口接收 . . . 953
55.5.10 描述符详解 . . . 953
55.5.10.1 增强型发送字符 . . . 953
55.5.10.2 增强型接收字符 . . . 956
55.6 ENET 寄存器列表 . . . 962
55.7 ENET 寄存器描述 . . . 965
55.7.1 MACCFG (0x0) . . . 965
55.7.2 MACFF (0x4) . . . 970
55.7.3 HASH_H (0x8) . . . 973
55.7.4 HASH_L (0xC) . . . 973
55.7.5 GMII_ADDR (0x10) . . . 973
55.7.6 GMII_DATA (0x14) . . . 976
55.7.7 FLOWCTRL (0x18) . . . 976
55.7.8 VLAN_TAG (0x1C) . . . 978
55.7.9 RWKFRMFILT (0x28) . . . 979
55.7.10 PMT_CSR (0x2C) . . . 980
55.7.11 LPI_CSR (0x30) . . . 981
55.7.12 LPI_TCR (0x34) . . . 983
55.7.13 INTR_STATUS (0x38) . . . 984
55.7.14 INTR_MASK (0x3C) . . . 985
55.7.15 MAC_ADDR_0_HIGH (0x40) . . . 986
55.7.16 MAC_ADDR_0_LOW (0x44) . . . 986
55.7.17 MAC_ADDR[HIGH] (0x48 + 0x8 * n) . . . 987
55.7.18 MAC_ADDR[LOW] (0x4C + 0x8 * n) . . . 987
55.7.19 XMII_CSR (0xD8) . . . 988
55.7.20 WDOG_WTO (0xDC) . . . 989
55.7.21 MMC_CNTRL (0x100) . . . 989
55.7.22 MMC_INTR_RX (0x104) . . . 990
55.7.23 MMC_INTR_TX (0x108) . . . 993
55.7.24 MMC_INTR_MASK_RX (0x10C) . . . 995
55.7.25 MMC_INTR_MASK_TX (0x110) . . . 997
55.7.26 TX64OCTETS_GB (0x124) . . . 1000
55.7.27 TX65TO127OCTETS_GB (0x128) . . . 1000
55.7.28 TX128TO255OCTETS_GB (0x12C) . . . 1000
55.7.29 TX256TO511OCTETS_GB (0x130) . . . 1001
55.7.30 TX512TO1023OCTETS_GB (0x134) . . . 1001
55.7.31 TX1024TOMAXOCTETS_GB (0x138) . . . 1001
55.7.32 RXFRAMECOUNT_GB (0x180) . . . 1002
55.7.33 MMC_IPC_INTR_MASK_RX (0x200) . . . 1002
55.7.34 MMC_IPC_INTR_RX (0x208) . . . 1003
55.7.35 RXIPV4_GD_FMS (0x210) . . . 1003
55.7.36 L3_L4_CFG[L3_L4_CTRL] (0x400 + 0x20 * n) . . . 1003
55.7.37 L3_L4_CFG[L4_ADDR] (0x404 + 0x20 * n) . . . 1005

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.7.38 L3_L4_CFG[L3_ADDR_0] (0x410 + 0x20 * n) . . . 1006
55.7.39 L3_L4_CFG[L3_ADDR_1] (0x414 + 0x20 * n) . . . 1007
55.7.40 L3_L4_CFG[L3_ADDR_2] (0x418 + 0x20 * n) . . . 1007
55.7.41 L3_L4_CFG[L3_ADDR_3] (0x41C + 0x20 * n) . . . 1008
55.7.42 VLAN_TAG_INC_RPL (0x584) . . . 1008
55.7.43 VLAN_HASH (0x588) . . . 1009
55.7.44 TS_CTRL (0x700) . . . 1010
55.7.45 SUB_SEC_INCR (0x704) . . . 1012
55.7.46 SYST_SEC (0x708) . . . 1013
55.7.47 SYST_NSEC (0x70C) . . . 1013
55.7.48 SYST_SEC_UPD (0x710) . . . 1014
55.7.49 SYST_NSEC_UPD (0x714) . . . 1014
55.7.50 TS_ADDEND (0x718) . . . 1015
55.7.51 TGTTM_SEC (0x71C) . . . 1015
55.7.52 TGTTM_NSEC (0x720) . . . 1016
55.7.53 SYSTM_H_SEC (0x724) . . . 1016
55.7.54 TS_STATUS (0x728) . . . 1017
55.7.55 PPS_CTRL (0x72C) . . . 1018
55.7.56 AUX_TS_NSEC (0x730) . . . 1021
55.7.57 AUX_TS_SEC (0x734) . . . 1021
55.7.58 PPS0_INTERVAL (0x760) . . . 1021
55.7.59 PPS0_WIDTH (0x764) . . . 1022
55.7.60 PPS[TGTTM_SEC] (0x780 + 0x20 * n) . . . 1022
55.7.61 PPS[TGTTM_NSEC] (0x784 + 0x20 * n) . . . 1023
55.7.62 PPS[INTERVAL] (0x788 + 0x20 * n) . . . 1023
55.7.63 PPS[WIDTH] (0x78C + 0x20 * n) . . . 1024
55.7.64 DMA_BUS_MODE (0x1000) . . . 1024
55.7.65 DMA_TX_POLL_DEMAND (0x1004) . . . 1028
55.7.66 DMA_RX_POLL_DEMAND (0x1008) . . . 1028
55.7.67 DMA_RX_DESC_LIST_ADDR (0x100C) . . . 1029
55.7.68 DMA_TX_DESC_LIST_ADDR (0x1010) . . . 1029
55.7.69 DMA_STATUS (0x1014) . . . 1030
55.7.70 DMA_OP_MODE (0x1018) . . . 1034
55.7.71 DMA_INTR_EN (0x101C) . . . 1040
55.7.72 DMA_MISS_OVF_CNT (0x1020) . . . 1042
55.7.73 DMA_RX_INTR_WDOG (0x1024) . . . 1043
55.7.74 DMA_AXI_MODE (0x1028) . . . 1043
55.7.75 DMA_BUS_STATUS (0x102C) . . . 1046
55.7.76 DMA_CURR_HOST_TX_DESC (0x1048) . . . 1046
55.7.77 DMA_CURR_HOST_RX_DESC (0x104C) . . . 1046
55.7.78 DMA_CURR_HOST_TX_BUF (0x1050) . . . 1047
55.7.79 DMA_CURR_HOST_RX_BUF (0x1054) . . . 1047
55.7.80 CTRL0 (0x3000) . . . 1048

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.7.81 CTRL2 (0x3008) . . . 1048
56 工业网络概述 . . . 1050
56.1 EtherCat 从站控制器 ESC . . . 1050
57 EtherCAT 从站控制器 ESC . . . 1051
57.1 概述 . . . 1051
57.2 功能说明 . . . 1051
57.2.1 EtherCAT 物理层接口 . . . 1051
57.2.2 EEPROM . . . 1051
57.2.3 时钟 . . . 1051
57.2.4 复位 . . . 1052
57.2.5 LED 和 LINK 状态 . . . 1053
57.2.6 IO 多用途选择器 CTR MUX . . . 1054
57.2.7 SYNC 和 LATCH . . . 1054
57.2.8 中断和 DMA . . . 1055
57.2.9 GPIO . . . 1056
57.3 ESC 寄存器 . . . 1056
57.4 ESC 寄存器详细信息 . . . 1064
57.4.1 TYPE (0x0) . . . 1064
57.4.2 REVISION (0x1) . . . 1064
57.4.3 BUILD (0x2) . . . 1065
57.4.4 FMMU_NUM (0x4) . . . 1065
57.4.5 SYNCM_NUM (0x5) . . . 1065
57.4.6 RAM_SIZE (0x6) . . . 1066
57.4.7 PORT_DESC (0x7) . . . 1066
57.4.8 FEATURE (0x8) . . . 1067
57.4.9 STATION_ADDR (0x10) . . . 1067
57.4.10 STATION_ALS (0x12) . . . 1068
57.4.11 REG_WEN (0x20) . . . 1068
57.4.12 REG_WP (0x21) . . . 1069
57.4.13 ESC_WEN (0x30) . . . 1069
57.4.14 ESC_WP (0x31) . . . 1070
57.4.15 ESC_RST_ECAT (0x40) . . . 1070
57.4.16 ESC_RST_PDI (0x41) . . . 1071
57.4.17 ESC_DL_CTRL (0x100) . . . 1071
57.4.18 PHYSICAL_RW_OFFSET (0x108) . . . 1073
57.4.19 ESC_DL_STAT (0x110) . . . 1074
57.4.20 AL_CTRL (0x120) . . . 1076
57.4.21 AL_STAT (0x130) . . . 1076
57.4.22 AL_STAT_CODE (0x134) . . . 1077
57.4.23 RUN_LED_OVRD (0x138) . . . 1077
57.4.24 ERR_LED_OVRD (0x139) . . . 1078
57.4.25 PDI_CTRL (0x140) . . . 1079

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.26 ESC_CFG (0x141) . . . 1079
57.4.27 PDI_INFO (0x14E) . . . 1080
57.4.28 PDI_CFG (0x150) . . . 1081
57.4.29 PDI_SL_CFG (0x151) . . . 1082
57.4.30 PDI_EXT_CFG (0x152) . . . 1083
57.4.31 ECAT_EVT_MSK (0x200) . . . 1083
57.4.32 PDI_AL_EVT_MSK (0x204) . . . 1084
57.4.33 ECAT_EVT_REQ (0x210) . . . 1084
57.4.34 AL_EVT_REQ (0x220) . . . 1085
57.4.35 RX_ERR_CNT (0x300 + 0x2 * n) . . . 1087
57.4.36 FWD_RX_ERR_CNT (0x308 + 0x1 * n) . . . 1087
57.4.37 ECAT_PU_ERR_CNT (0x30C) . . . 1088
57.4.38 PDI_ERR_CNT (0x30D) . . . 1088
57.4.39 LOST_LINK_CNT (0x310 + 0x1 * n) . . . 1088
57.4.40 WDG_DIV (0x400) . . . 1089
57.4.41 WDG_TIME_PDI (0x410) . . . 1089
57.4.42 WDG_TIME_PDAT (0x420) . . . 1090
57.4.43 WDG_STAT_PDAT (0x440) . . . 1090
57.4.44 WDG_CNT_PDAT (0x442) . . . 1091
57.4.45 WDG_CNT_PDI (0x443) . . . 1091
57.4.46 EEPROM_CFG (0x500) . . . 1091
57.4.47 EEPROM_PDI_ACC_STAT (0x501) . . . 1092
57.4.48 EEPROM_CTRL_STAT (0x502) . . . 1092
57.4.49 EEPROM_ADDR (0x504) . . . 1094
57.4.50 EEPROM_DATA (0x508) . . . 1094
57.4.51 MII_MNG_CS (0x510) . . . 1095
57.4.52 PHY_ADDR (0x512) . . . 1096
57.4.53 PHY_REG_ADDR (0x513) . . . 1097
57.4.54 PHY_DATA (0x514) . . . 1098
57.4.55 MIIM_ECAT_ACC_STAT (0x516) . . . 1098
57.4.56 MIIM_PDI_ACC_STAT (0x517) . . . 1098
57.4.57 PHY_STAT (0x518 + 0x1 * n) . . . 1099
57.4.58 FMMU[LOGIC_START_ADDR] (0x600 + 0x10 * n) . . . 1100
57.4.59 FMMU[LENGTH] (0x604 + 0x10 * n) . . . 1100
57.4.60 FMMU[LOGIC_START_BIT] (0x606 + 0x10 * n) . . . 1100
57.4.61 FMMU[LOGIC_STOP_BIT] (0x607 + 0x10 * n) . . . 1101
57.4.62 FMMU[PHYSICAL_START_ADDR] (0x608 + 0x10 * n) . . . 1101
57.4.63 FMMU[PHYSICAL_START_BIT] (0x60A + 0x10 * n) . . . 1102
57.4.64 FMMU[TYPE] (0x60B + 0x10 * n) . . . 1102
57.4.65 FMMU[ACTIVATE] (0x60C + 0x10 * n) . . . 1102
57.4.66 SYNCM[PHYSICAL_START_ADDR] (0x800 + 0x8 * n) . . . 1103
57.4.67 SYNCM[LENGTH] (0x802 + 0x8 * n) . . . 1103
57.4.68 SYNCM[CONTROL] (0x804 + 0x8 * n) . . . 1104

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.69 SYNCM[STATUS] (0x805 + 0x8 * n) . . . 1105
57.4.70 SYNCM[ACTIVATE] (0x806 + 0x8 * n) . . . 1106
57.4.71 SYNCM[PDI_CTRL] (0x807 + 0x8 * n) . . . 1106
57.4.72 RCV_TIME (0x900 + 0x4 * n) . . . 1107
57.4.73 SYS_TIME (0x910) . . . 1108
57.4.74 RCVT_ECAT_PU (0x918) . . . 1109
57.4.75 SYS_TIME_OFFSET (0x920) . . . 1109
57.4.76 SYS_TIME_DELAY (0x928) . . . 1110
57.4.77 SYS_TIME_DIFF (0x92C) . . . 1110
57.4.78 SPD_CNT_START (0x930) . . . 1111
57.4.79 SPD_CNT_DIFF (0x932) . . . 1111
57.4.80 SYS_TIME_DIFF_FD (0x934) . . . 1112
57.4.81 SPD_CNT_FD (0x935) . . . 1112
57.4.82 RCV_TIME_LM (0x936) . . . 1113
57.4.83 CYC_UNIT_CTRL (0x980) . . . 1113
57.4.84 SYNCO_ACT (0x981) . . . 1114
57.4.85 PULSE_LEN (0x982) . . . 1115
57.4.86 ACT_STAT (0x984) . . . 1116
57.4.87 SYNC0_STAT (0x98E) . . . 1116
57.4.88 SYNC1_STAT (0x98F) . . . 1117
57.4.89 START_TIME_CO (0x990) . . . 1117
57.4.90 NXT_SYNC1_PULSE (0x998) . . . 1118
57.4.91 SYNC0_CYC_TIME (0x9A0) . . . 1118
57.4.92 SYNC1_CYC_TIME (0x9A4) . . . 1119
57.4.93 LATCH0_CTRL (0x9A8) . . . 1119
57.4.94 LATCH1_CTRL (0x9A9) . . . 1120
57.4.95 LATCH0_STAT (0x9AE) . . . 1120
57.4.96 LATCH1_STAT (0x9AF) . . . 1121
57.4.97 LATCH0_TIME_PE (0x9B0) . . . 1122
57.4.98 LATCH0_TIME_NE (0x9B8) . . . 1122
57.4.99 LATCH1_TIME_PE (0x9C0) . . . 1123
57.4.100 LATCH1_TIME_NE (0x9C8) . . . 1123
57.4.101 ECAT_BUF_CET (0x9F0) . . . 1124
57.4.102 PDI_BUF_SET (0x9F8) . . . 1124
57.4.103 PDI_BUF_CET (0x9FC) . . . 1125
57.4.104 PID (0xE00) . . . 1125
57.4.105 VID (0xE08) . . . 1126
57.4.106 DIO_OUT_DATA (0xF00) . . . 1126
57.4.107 GPO (0xF10) . . . 1126
57.4.108 GPI (0xF18) . . . 1127
57.4.109 USER_RAM_BYTE0 (0xF80) . . . 1127
57.4.110 USER_RAM_BYTE1 (0xF81) . . . 1128
57.4.111 USER_RAM_BYTE2 (0xF82) . . . 1128

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.112 USER_RAM_BYTE3 (0xF83) . . . 1129
57.4.113 USER_RAM_BYTE4 (0xF84) . . . 1129
57.4.114 USER_RAM_BYTE5 (0xF85) . . . 1130
57.4.115 USER_RAM_BYTE6 (0xF86) . . . 1130
57.4.116 USER_RAM_BYTE7 (0xF87) . . . 1130
57.4.117 USER_RAM_BYTE8 (0xF88) . . . 1131
57.4.118 USER_RAM_BYTE9 (0xF89) . . . 1131
57.4.119 USER_RAM_BYTE10 (0xF8A) . . . 1132
57.4.120 USER_RAM_BYTE11 (0xF8B) . . . 1132
57.4.121 USER_RAM_BYTE14 (0xF8E) . . . 1132
57.4.122 USER_RAM_BYTE15 (0xF8F) . . . 1133
57.4.123 USER_RAM_BYTE19 (0xF93) . . . 1133
57.4.124 PDRAM (0x1000) . . . 1134
57.4.125 PDRAM_ALS (0x10000) . . . 1134
57.4.126 GPR_CFG0 (0x1F000) . . . 1134
57.4.127 GPR_CFG1 (0x1F004) . . . 1135
57.4.128 GPR_CFG2 (0x1F008) . . . 1136
57.4.129 PHY_CFG0 (0x1F010) . . . 1137
57.4.130 PHY_CFG1 (0x1F014) . . . 1137
57.4.131 GPIO_CTRL (0x1F020) . . . 1138
57.4.132 GPI_TRIG_CFG (0x1F024) . . . 1139
57.4.133 GPO_TRIG_CFG (0x1F028) . . . 1140
57.4.134 GPI_OVERRIDE0 (0x1F030) . . . 1140
57.4.135 GPI_OVERRIDE1 (0x1F034) . . . 1141
57.4.136 GPO_REG0 (0x1F038) . . . 1141
57.4.137 GPO_REG1 (0x1F03C) . . . 1142
57.4.138 GPI_REG0 (0x1F040) . . . 1142
57.4.139 GPI_REG1 (0x1F044) . . . 1142
57.4.140 GPR_STATUS (0x1F060) . . . 1143
57.4.141 IO_CFG (0x1F080 + 0x4 * n) . . . 1144
58 以太网物理层 ENET_PHY . . . 1145
58.1 概述 . . . 1145
58.2 引脚说明 . . . 1145
58.2.1 外部引脚 . . . 1145
58.2.2 内部引脚 . . . 1146
58.3 寄存器说明 . . . 1147
58.3.1 BMCR (0x0) . . . 1147
58.3.2 BMSR (0x1) . . . 1148
58.3.3 FMLR (0x28) . . . 1149
59 模拟外设概述及产品特定信息 . . . 1150
59.1 16 位模拟数字转换器 ADC16 . . . 1150
59.1.1 ADC 时钟 . . . 1150

©Shanghai HPMICRO Semiconductor Co., Ltd.

59.1.2 ADC 输入通道分配 . . . 1150
59.1.3 ADC 转换触发信号连接 . . . 1150
59.1.4 ADC 数据转发连接 . . . 1150
59.1.5 ADC 差分模式 . . . 1150
59.2 模拟比较控制器 ACMP . . . 1150
59.3 温度传感器 . . . 1151
60 16 位模数转换器 ADC16 . . . 1152
60.1 特性总结 . . . 1152
60.2 功能描述 . . . 1152
60.2.1 ADC 基础配置 . . . 1153
60.2.1.1 ADC 时钟 . . . 1153
60.2.1.2 ADC 初始化 . . . 1153
60.2.1.3 ADC 采样和转换配置 . . . 1154
60.2.1.4 AD 转换结果计算 . . . 1154
60.2.2 ADC 工作模式 . . . 1155
60.2.2.1 读取转换模式 . . . 1155
60.2.2.2 周期转换模式 . . . 1155
60.2.2.3 序列转换模式 . . . 1155
60.2.2.4 抢占转换模式 . . . 1157
60.2.3 ADC 差分模式 . . . 1160
60.2.4 AD 转换结果直接输出 . . . 1161
60.2.5 ADC 中断 . . . 1161
60.3 ADC16 寄存器列表 . . . 1162
60.4 ADC16 寄存器描述 . . . 1166
60.4.1 CONFIG (0x0 + 0x4 * n) . . . 1166
60.4.2 TRG_DMA_ADDR (0x30) . . . 1167
60.4.3 TRG_SW_STA (0x34) . . . 1167
60.4.4 BUS_RESULT (0x400 + 0x4 * n) . . . 1167
60.4.5 BUF_CFG0 (0x500) . . . 1168
60.4.6 SEQ_CFG0 (0x800) . . . 1168
60.4.7 SEQ_DMA_ADDR (0x804) . . . 1169
60.4.8 SEQ_WR_ADDR (0x808) . . . 1169
60.4.9 SEQ_DMA_CFG (0x80C) . . . 1170
60.4.10 SEQ_QUE (0x810 + 0x4 * n) . . . 1171
60.4.11 SEQ_HIGH_CFG (0x850) . . . 1171
60.4.12 PRD_CFG[PRD_CFG] (0xC00 + 0x10 * n) . . . 1172
60.4.13 PRD_CFG[PRD_THSHD_CFG] (0xC04 + 0x10 * n) . . . 1172
60.4.14 PRD_CFG[PRD_RESULT] (0xC08 + 0x10 * n) . . . 1173
60.4.15 SAMPLE_CFG (0x1000 + 0x4 * n) . . . 1173
60.4.16 CONV_CFG0 (0x1100) . . . 1174
60.4.17 CONV_CFG1 (0x1104) . . . 1174
60.4.18 ADC_CFG0 (0x1108) . . . 1175
60.4.19 INT_STS (0x1110) . . . 1175

©Shanghai HPMICRO Semiconductor Co., Ltd.

60.4.20 INT_EN (0x1114) . . . 1176
60.4.21 TRIGMUX_EN (0x1118) . . . 1177
60.4.22 TRG_CMPT_FLAG (0x111C) . . . 1177
60.4.23 ANA_CTRL0 (0x1200) . . . 1178
60.4.24 ANA_STATUS (0x1210) . . . 1178
60.4.25 ADC16_PARAMS (0x1400 + 0x2 * n) . . . 1179
60.4.26 ADC16_CONFIG0 (0x1444) . . . 1179
60.4.27 ADC16_CONFIG1 (0x1460) . . . 1180
61 模拟比较控制器 ACMP . . . 1181
61.1 特性总结 . . . 1181
61.2 功能描述 . . . 1181
61.2.1 模拟比较器基本配置 . . . 1182
61.2.2 比较结果的处理 . . . 1182
61.2.2.1 比较结果极性控制 . . . 1182
61.2.2.2 窗口比较模式 . . . 1182
61.2.2.3 数字滤波 . . . 1182
61.2.2.4 中断、DMA 和比较结果输出 . . . 1183
61.2.3 DAC 配置 . . . 1183
61.2.4 比较器工作模式 . . . 1183
61.3 ACMP 寄存器列表 . . . 1183
61.4 ACMP 寄存器描述 . . . 1184
61.4.1 CHANNEL[CFG] (0x0 + 0x20 * n) . . . 1184
61.4.2 CHANNEL[DACCFG] (0x4 + 0x20 * n) . . . 1185
61.4.3 CHANNEL[SR] (0x10 + 0x20 * n) . . . 1186
61.4.4 CHANNEL[IRQEN] (0x14 + 0x20 * n) . . . 1186
61.4.5 CHANNEL[DMAEN] (0x18 + 0x20 * n) . . . 1186
62 温度传感器 TSNS . . . 1188
62.1 特性总结 . . . 1188
62.2 功能描述 . . . 1188
62.2.1 温度采集模式 . . . 1188
62.2.2 温度比较功能 . . . 1188
62.3 TSNS 寄存器 . . . 1189
62.4 TSNS 寄存器详细信息 . . . 1189
62.4.1 T (0x0) . . . 1189
62.4.2 TMAX (0x4) . . . 1189
62.4.3 TMIN (0x8) . . . 1190
62.4.4 AGE (0xC) . . . 1190
62.4.5 STATUS (0x10) . . . 1190
62.4.6 CONFIG (0x14) . . . 1191
62.4.7 VALIDITY (0x18) . . . 1192
62.4.8 FLAG (0x1C) . . . 1192
62.4.9 UPPER_LIM_IRQ (0x20) . . . 1193

©Shanghai HPMICRO Semiconductor Co., Ltd.

62.4.10 LOWER_LIM_IRQ (0x24) . . . 1193
62.4.11 UPPER_LIM_RST (0x28) . . . 1194
62.4.12 LOWER_LIM_RST (0x2C) . . . 1194
62.4.13 ASYNC (0x30) . . . 1194
62.4.14 ADVAN (0x38) . . . 1195
63 信息安全模块概述 . . . 1196
63.1 在线解密引擎 EXIP . . . 1196
63.2 一次性可编程存储 OTP . . . 1196
63.3 BOOT ROM . . . 1196
64 在线解密引擎 EXIP . . . 1197
64.1 特性总结 . . . 1197
64.2 功能描述 . . . 1197
64.2.1 EXIP 区段，密钥，计数器 . . . 1197
64.2.2 EXIP 的密钥封装和密钥解封 . . . 1198
64.3 附录 . . . 1199
64.3.1 RFC3394 简介 . . . 1199
65 系统调试概述 . . . 1202
66 调试传输模块 DTM . . . 1203
66.1 DTM 指令 . . . 1203
66.2 DTM 指令描述 . . . 1203
66.2.1 USERCODE (0x0) . . . 1203
66.2.2 IDCODE (0x1) . . . 1203
66.2.3 CLAMP (0x8) . . . 1203
66.2.4 EXTEST (0x9) . . . 1204
66.2.5 SAMPLE/PRELOAD (0xA) . . . 1204
66.2.6 HIGHZ (0xB) . . . 1204
66.2.7 AUTHEN (0xF) . . . 1204
66.2.8 DTMCS (0x10) . . . 1204
66.2.9 DMI (0x11) . . . 1205
66.2.10 BYPASS (0x1F) . . . 1205
67 调试模块 DM . . . 1206
67.1 系统内存映射 . . . 1206
67.2 DMI 内存映射 . . . 1206
67.3 DM 寄存器描述 . . . 1207
67.3.1 DATA (0x4 + 0x1 * n) . . . 1207
67.3.2 DMCONTROL (0x10) . . . 1207
67.3.3 DMSTATUS (0x11) . . . 1208
67.3.4 HARTINFO (0x12) . . . 1209
67.3.5 HALTSUM (0x13) . . . 1210
67.3.6 HAWINDOWSEL (0x14) . . . 1210
67.3.7 HAWINDOW (0x15) . . . 1210
67.3.8 ABSTRACTCS (0x16) . . . 1211

©Shanghai HPMICRO Semiconductor Co., Ltd.

67.3.9 COMMAND (0x17) 1211
67.3.10 ABSTRACTAUTO (0x18) 1212
67.3.11 PROGBUF (0x20 + 0x1 * n) 1212
67.3.12 SBCS (0x38) 1212
67.3.13 SBADDRESS (0x39 + 0x1 * n) 1213
67.3.14 SBDATA (0x3C + 0x1 * n) 1214
68 版本信息 1215
69 免责声明 1216

©Shanghai HPMICRO Semiconductor Co., Ltd.

1 产品概述

1.1 系统框图

本产品的系统框图如图 1。




图 1: 系统架构框图

表 1总结了图 1中所有外设简称的释义。

简称	描述
CPU0 电源域	包含 RISC-V CPU0 及其本地存储器和私有外设的子系统
HART	硬件线程（Hardware Thread），RISC-V 规范定义一个可以包含完整 RISC-V 体系架构，并可以独立执行指令的单元为 HART。本手册中，HART 等同与 RISC-V 内核。
ILM	指令本地存储器（Instruction Local Memory）
DLM	数据本地存储器（Data Local Memory）
FGPIO	快速 GPIO 控制器（Fast General Purpose Input Output）
ENET	以太网控制器（Ethernet）
USB	通用串行总线（Universal Serial Bus）
XDMA	AXI 系统总线 DMA 控制器（AXI DMA）
HDMA	AHB 外设总线 DMA 控制器（AHB DMA）

©Shanghai HPMICRO Semiconductor Co., Ltd.

简称	描述
AXI SRAM	AXI 总线 SRAM
AHB SRAM	AHB 总线 SRAM
XPI	串行总线控制器
PPI	可编程并口总线
EXIP	在线解密模块（Encrypted Execution-In-Place）
ADC	模数转换器（Analog-to-Digital Convertor）
SYSCTL	系统控制模块（System Control）
PLLCTL	锁相环控制器（PLL Controller）
ACMP	模拟比较控制器（Analog Comparator Controller）
MBX	信箱（Mailbox）
DMAMUX	DMA 请求路由器
TFA	超越函数加速器（Transcendental Function Accelerator）
CRC	循环冗余校验（Cyclic Redundancy Check）
IOC	IO 控制器（Input Output Controllor）
PIOC	电源管理域 IO 控制器
GPIO	通用输入输出控制器（General Purpose Input Output）
PGPIO	电源管理域 GPIO 控制器
GPIOM	GPIO 管理器（GPIO Manager）
EUI	扩展人机接口（Extended User Interface）
LOBS	逻辑观察模块（Logic Observer）
OTP	一次性可编程存储（One Time Program）
PWMV2	PWM 定时器（Pulse Width Modulation）
QEIV2	正交编码器输入（Quadrature Encoder Input）
QEOV2	正交编码器输出（Quadrature Encoder Output）
PLB	可编程逻辑模块（Programmable Logic Block）
SDM	ΣΔ 信号接收单元（ΣΔ Modulator）
TRGM	互联管理器（Trigger Manager）
SYNT	同步定时器（Sync Timer）
GPTMR	通用定时器（General Purpose Timer）
PTMR	电源管理域内的通用定时器
WDG	看门狗（Watchdog）
PWDG	电源管理域内的看门狗
ESC	EtherCAT 从站控制器 (EtherCAT Slave Controller)
UART	通用异步收发器（Universal Asynchronous Receiver and Transmitter）
SPI	串行外设接口（Serial Peripheral Interface）
I2C	集成电路总线（Inter-Integrated Circuit）
OWR	单总线协议控制器（1-Wire Controller）
CAN	控制器局域网（Control Area Network）
PTPC	精确时间协议模块（Precise Time Protocol）
RNG	随机数发生器（Random Number Generator）

©Shanghai HPMICRO Semiconductor Co., Ltd.

简称	描述
KEYM	密钥管理器（Key Manager）
PGPR	电源管理域的通用寄存器
PCFG	电源管理域配置模块
系统电源域	本手册中，系统电源域专指由 VDD_SOC 供电的逻辑和存储电路
电源管理域	本手册中，电源管理域专指由 VPMC 供电的逻辑和存储电路

表 1: 外设简称总结

1.2 特性总结

本章节介绍本产品的主要特性。

1.2.1 内核与系统

32 位 RISC-V 处理器，处理器特性如下:

- RV32-IMAFDCBP 指令集
  - 整数指令集
  - 乘法指令集
  - 原子指令集
  - 单精度浮点数指令集
  - 双精度浮点数指令集
  - 压缩指令集
  - 位操作扩展指令集
  - DSP 单元，支持 SIMD 和 DSP 指令，兼容 RV32-P 扩展指令集
- 性能可达 5.6 CoreMark / MHz
- 特权模式支持 Machine 模式，Supervisor 模式和 User 模式
- 支持 16 个物理内存保护（Physical Memory Protection PMP）区域
- 支持 32KB L1 指令缓存和 32KB L1 数据缓存
- 支持 128 KB 指令本地存储器 ILM 和 128 KB 数据本地存储器 DLM

处理器配备 1 个平台中断控制器 PLIC，用于管理 RISC-V 的外部中断

- 支持多个中断源
- 支持 31 级可编程中断优先级
- 中断嵌套扩展和中断向量扩展

处理器内核配备 1 个软件中断控制器 PLICSW，管理 RISC-V 的软件中断

- 生成 RISC-V 软件中断

处理器内核配备 1 个机器定时器 MCHTMR，管理 RISC-V 的定时器中断

- 生成 RISC-V 定时器中断

DMA 控制器：

- XDMA，支持 32 个通道，用于在存储器之间进行高带宽的数据搬移，也可以用于外设寄存器与存储器，或者外设寄存器之间的数据搬移。
- HDMA，支持 32 个通道，用于在外设寄存器和存储器之间进行低延迟的数据搬移，也可以用于存储器之

©Shanghai HPMICRO Semiconductor Co., Ltd.

间的数据搬移

- 支持 DMA 请求路由分配到任意 DMA 控制器

包括 1 个邮箱 MBX，支持处理器不同进程间的通信：

- 支持独立的信息收发接口
- 支持生成中断

1.2.2 内部存储器

内部存储器包括：

- 544 KB 的片上 SRAM
  - ILM0，RISC-V CPU0 的指令本地存储器，128KB
  - DLM0，RISC-V CPU0 的数据本地存储器，128KB
  - AXI SRAM0，256KB，高速片上 SRAM
  - AHB SRAM，32KB，适用于 HDMA 的低延时访问
- 通用寄存器
  - 电源管理域通用寄存器 PGPR0 和 PGRP1，容量各 64 字节，可以在系统电源域掉电时保存数据
- 内部只读存储器 ROM，容量 128KB，ROM 存放本产品的启动代码，闪存加载（Flashloader）和部分外设驱动程序
- 一次性可编程存储器 OTP，4096 位，可用于存放芯片的部分出厂信息，用户密钥和安全配置，启动配置等数据

1.2.3 电源管理

本产品集成了完整的电源管理系统：

- 多个片上电源
  - DCDC 电压转换器，提供 0.9~1.3V 输出，为系统电源域的电路供电，可调节 DCDC 输出，以支持动态电压频率调整 DVFS
  - LDOPMC，典型值 1.1V 输出的线性稳压器，为电源管理域的电路供电
  - LDOOTP，典型值 2.5V 输出的线性稳压器，可为 OTP 供电，仅可在烧写 OTP 时打开。
- 运行模式和低功耗模式：等待模式、停止模式、休眠模式和关机模式
- 芯片集成上电复位电路
- 芯片集成低压检测电路

1.2.4 时钟

本产品时钟管理系统支持多个时钟源和时钟低功耗管理：

- 外部时钟源：
  - 24MHz 片上振荡器，OSC24M，支持 24MHz 晶体，也支持通过引脚从外部输入 24MHz 有源时钟，24MHz 外部高速振荡器是片上各个 PLL 的默认时钟源
- 内部时钟源：
  - 内部 RC 振荡器，RC24M，频率 24MHz，允许配置内部 RC 振荡器作为 PLL 的候补时钟源
  - 内部 32KHz RC 振荡器，RC32K，作为 RTC 等设备的候补时钟源
- 3 个锁相环 PLL，支持小数分频，支持展频

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 支持低功耗管理，支持自动时钟门控

1.2.5 复位

全局复位，可以复位整个芯片，包括电源管理域和系统电源域，复位源有：

- RSTN 引脚复位

电源复位，也称为电源管理域复位，可以复位电源管理域和系统电源域，复位源有：

- VPMC 引脚的上电复位（VPMC POR）

系统电源域复位可以复位系统电源域，复位源有：

- VPMC 引脚的低压复位（VPMC POR）
- 调试复位（DEBUG RST）
- 看门狗复位（WDOGx RST）
- 软件复位（SW RST）

1.2.6 启动

BootROM 为该芯片上电后执行的第一段程序, 它支持如下功能:

- 从串行 NOR FLASH 启动
- UART/USB 启动
- 在系统编程 (ISP)
- 安全启动
- 低功耗唤醒
- 多种 ROM API

1.2.7 外部存储器

外部存储器接口包括：

- 1 个串行总线控制器 XPI，可以连接片外的各种 SPI 串行存储设备，也可以连接支持串行总线的器件，每个 XPI：
  - 支持 1/2/4/8 位数据模式，支持 2 个 CS 片选信号
  - 支持 SDR 和 DDR，最高支持 166MHz
  - 支持 Quad-SPI 和 Octal-SPI 的串行 NOR Flash
  - 支持串行 NAND Flash
  - 支持 HyperBus，HyperRAM 和 HyperFlash
  - 支持 Quad/Oct SPI PSRAM
- 1 个可编程并口总线 PPI

1.2.8 算法硬件加速

算法硬件加速包括：

- 超越函数加速器 TFA，对三角函数等进行运算加速
- 循环冗余校验 CRC，支持各种 CRC 算法和自定义算法

©Shanghai HPMICRO Semiconductor Co., Ltd.

1.2.9 电动控制系统

电动控制系统包括：

- 2 个 8 通道 PWM 模块 PWMV2，16 路 PWM 输出调制精度可达 100ps，支持产生互补 PWM 输出，死区插入和故障保护
- 2 个正交编码器输入 QEIV2
- 2 个正交编码器输出 QEOV2
- 1 个 ΣΔ 信号接收单元 SDM，内置 4 通道 SINC 数字滤波器
- 1 个可编程逻辑模块 PLB
- 1 个互联管理器 TRGM
- 各模块支持通过互联管理器 TRGM 与电机控制系统内部或外部的模块交互
- 1 个同步定时器 SYNT，用于电动控制系统同步

1.2.10 定时器

定时器包括：

- 5 组 32 位通用定时器，其中一组 (PTMR) 位于电源管理域，支持低功耗唤醒，每组通用定时器包括 4 个 32 位计数器
- 3 个看门狗，其中一个 (PWDG) 位于电源管理域

1.2.11 实时以太网系统

以太网系统包括：

- EtherCAT 从站控制器（ESC EtherCAT Slave Controller）
  - 支持 3 个网络端口
  - 8 个 FMMU(Field Memory Management Unit)
  - 8 个 SyncManager
  - 60KB Process Data RAM
  - 64 位分布时钟 (Distributed Clock)
- 1 个以太网控制器 ENET
  - 支持 10/100/1000 Mbps 数据传输
  - 支持 RGMII/RMII/MII 接口
  - 支持由 IEEE 1588-2002 和 IEEE 1588-2008 标准定义的以太网帧时间戳
  - MDIO 主接口，用于配置和管理 PHY

1.2.12 通讯外设

支持丰富的通讯外设，包括：

- 8 个通用异步收发器 UART
- 4 个串行外设接口 SPI
- 4 个集成电路总线 I2C，支持标准（100kbps），快速（400kbps）和快速 +（1 Mbps）
- 2 个单总线协议控制器 OWR，支持 1-Wire 协议
- 4 个控制器局域网 CAN，支持 CAN_FD
  - 支持 CAN 2.0B 标准，1Mbps
  - 支持 CAN FD，8 Mbps

©Shanghai HPMICRO Semiconductor Co., Ltd.

  - 支持时间戳
- 1 个精确时间协议模块 PTPC，PTPC 支持 2 组时间戳模块，每组包含 64 位计数器，连接到 CAN 模块，CAN 模块可以随时从端口读取时间戳信息
- 1 个 USB OTG 控制器，集成 1 个高速 USB-PHY
  - 符合 *Universal Serial Bus Specification Rev. 2.0*

1.2.13 模拟外设

模拟外设包括：

- 2 个 16 位模拟数字转换器 ADC
  - 16 位逐次逼近型 ADC
  - 支持 16 个输入通道
  - 2M 采样率，4M 采样率（转换精度设置为 12 位）
  - 支持差分输入模式
- 1 个模拟比较控制器 ACMP 共管理 2 个模拟比较器
  - 工作电压 3.0 ~ 3.6V，支持轨到轨输入
  - 内置 12 位 DAC

1.2.14 输入输出

- 提供 PA~PF 共 6 组最多 148 个 GPIO 功能复用引脚
- IO 支持开漏控制、内部上下拉、驱动能力调节，内置施密特触发器
- GPIO 控制器
  - 支持读取任意 IO 的输入或者控制 IO 的输出
  - 支持 IO 输入触发中断
- 快速 GPIO 控制器 FGPIO，作为处理器私有的 IO 快速访问接口
- 提供一个 GPIO 管理器，管理各 GPIO 控制器的 IO 控制权限
- 2 个扩展人机接口 EUI，支持最大 8x16 的 LED 数码管或点阵显示输出，支持最大 8x8 的机械按键阵列扫描输入
- 内置逻辑观察模块 LOBS，可抓取并记录 IO 波形

1.2.15 信息安全系统

信息安全模块包含：

- 在线解密模块 EXIP：
  - 与串行总线控制器 XPI 紧密耦合，支持外部 NOR Flash 在线解密
  - AES-128 CTR 模式，零等待周期解密
  - 支持 RFC3394 的密钥解封，通过密钥加密密钥 KEK 保护数据加密密钥 DEK
- OTP 中的密钥区，支持存放并保护；
  - EXIP 的相关密钥
  - 安全启动的相关密钥
  - 安全调试相关密钥
  - 产品生命周期配置
- 基于 BOOT ROM 的安全启动机制，支持可信的执行环境

©Shanghai HPMICRO Semiconductor Co., Ltd.

1.2.16 系统调试

系统调试模块包括：

- 支持 JTAG 接口
  - 支持 *RISC-V External Debug Support V0.13* 规范
  - 支持 IEEE1149.1
  - 访问 RISC-V 内核寄存器和 CSR，访问存储器
- 调试端口锁定功能
  - 开放模式，调试功能开放
  - 锁定模式，调试功能关闭，可以通过调试密钥解锁
  - 关闭模式，调试功能关闭

1.3 文档约定

1.3.1 寄存器相关缩写词列表

本手册的寄存器说明中采用了如下缩写词

缩写	描述
ro（只读）	软件只能读该位。
rc（只读，读清零）	软件只能读该位，读后清零。
wo（只写）	软件只能写该位。
w1c（写 1 清零）	软件可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
w1s（写 1 置 1）	软件可以通过写入 1 将该位置 1。写入 0 对该位的值无影响。
wc（写清零）	软件可以通过写入任意值将该位清零。
ws（写置 1）	软件可以通过写入任意值将该位置 1。
rw（读/写）	软件可以读写该位。
rw1c（可读/写 1 清零）	软件可以读该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
rw1s（可读/写 1 置 1）	软件可以读该位，也可以通过写入 1 将该位置 1。写入 0 对该位的值无影响。
rwc（可读/写清零）	软件可以读该位，也可以通过写入任意值将该位清零。
rws（可读/写置 1）	软件可以读该位，也可以通过写入任意值将该位置 1。

表 2: 寄存器描述缩写词列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

2 处理器内核

本产品集成了高性能 RISC-V 处理器作为 CPU，符合以下 RISC-V 规范：

- ***The RISC-V Instruction Set Manual, Volume I: User-Level ISA, Version 2.2***
- ***The RISC-V Instruction Set Manual Volume II: Privileged Architecture Version 1.11***
- ***The RISC-V Debug Specification, Version 0.13***

2.1 中央处理器

RISC-V32 位高性能嵌入式处理器，支持以下指令集：

- RISC-V, RV32I：基础整数指令集
- RISC-V, M 扩展：乘法和除法指令集
- RISC-V, A 扩展：原子指令集
- RISC-V, F 扩展：单精度浮点数指令集
- RISC-V, D 扩展：双精度浮点数指令集
- RISC-V, C 扩展：压缩指令集
- RISC-V, B 扩展：位操作指令集

同时也支持扩展指令集：

- RISC-V, P 扩展：SIMD 和 DSP 扩展指令集

其他特性：

- 8 级顺序流水线
- 双发射超标量处理器
- 动态分支预测
- 处理器性能监视器
- 非对齐的存储器访问

2.2 核心配置

本产品集成 1 个 RISC-V 处理器，配置为:

- L1 指令和数据缓存
  - 32KB L1 I-Cache，4-way，128x 64B cache line per way
  - 32KB L1 D-cache，4-way，128x 64B cache line per way
- 指令和数据本地存储器：128 KB ILM 和 128 KB DLM

2.3 总线和存储器接口

RISC-V 处理器配置为支持以下总线接口:

- 总线主接口，处理器以之访问片上的内存和其他资源。
- 总线从接口，片上其他的总线主设备可以以之访问处理器的数据和指令本地存储器
- 指令本地存储器接口，处理器以之访问高速指令本地存储器
- 数据本地存储器接口，处理器以之访问高速数据本地存储器

©Shanghai HPMICRO Semiconductor Co., Ltd.

2.4 TRAP

按照 RISC-V 规范，由异常或者中断引起的处理器指令执行控制流程转换称为 trap，其中异常由处理器自身的指令执行引发，而中断是由处理器内外部的中断源生成。当 trap 发生时，处理器会中断当前的指令执行流程，关闭中断，保存需要的内核通用寄存器到堆栈，随后执行相应的 trap 服务程序。

有关 RISC-V 处理器 TRAP 的细节，请用户查询章 4。

本产品所有支持生成中断的外设，及其中断向量表，请查阅节 4.4。

2.5 机器定时器 MCHTMR

机器定时器是个 64 位的定时器，符合 RISC-V 规范，这个定时器以固定的时钟运行，提供固定的时间基准，并能够产生机器定时器中断 (Machine Timer Interrupt)。机器定时器 MCHTMR，包含 64 位的计数器 mtime 和 64 位的比较器 mtimecmpx，当计数器 mtime >= mtimecmpx 时，产生中断。

2.6 硬件性能监视器 (Hardware Performance Monitor)

硬件性能监视器符合 RISC-V 规范，包含：

- mcycle / mcycleh CSR，64 位的计数器，统计特定时刻以来处理器运行的时钟周期数。
- minstret / minstreth CSR，64 位的计数器，统计特定时刻以来处理器执行完成（instruction retired）的指令数目。
- hpmcounter3~6 / hpmcounterh3~6 CSR，4 个 64 位的事件计数器，通过配置 CSR mhpmevent3~6，可以配置事件计数器统计特定时刻以来：
  - 特定指令执行的数量，指令可以是 LOAD，STORE，乘法等整数指令，浮点数相关指令，跳转，返回等程序流控指令
  - 处理器本地存储器 ILM 和 DLM 的访问次数
  - 缓存相关的事件数目：如指令或数据缓存命中，MISS 次数等
  - 分支预测模块预测失败次数等

2.7 特权模式

本产品符合 The RISC-V Instruction Set Manual Volume II: Privileged Architecture Version 1.11 规范。

- 支持机器模式，也称为 Machine Mode，M-mode，M 模式
- 支持监管模式，也称为 Supervisor Mode，S-mode，S 模式
- 支持用户模式，也称为 User Mode，U-mode，U 模式

支持物理存储保护 Physical Memory Protection(PMP)。支持 16 个 region。

2.8 物理内存属性（Physical Memory Attributes）

系统的存储器映射 (Memory Map) 空间可以分为若干种不同的区域，有些对应存储器，有些对应外设的控制寄存器。这些区域都有着不同的属性，比如，有些区域不支持读，写或者代码执行，有些区域不支持缓存等。RISC-V 规范把这些不同物理地址存储区间的不同访问属性称为 PMA (Physical Memory Attributes)。

本产品的 RISC-V 处理器支持静态 PMA 配置和可编程 PMA 配置。

静态 PMA 配置，支持把存储器映射的制定区域设置为 Device Region，Device Region 的存储器不支持缓存 (non-cacheable)。在本产品上，静态 PMA 配置如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 0x30000000 ~ 0x3FFFFFFF，Device Region 0
- 0xF0000000 ~ 0xFFFFFFFF，Device Region 1

可编程 PMA 支持 16 个 PMA 入口，允许软件通过 4 个 PMA CFG CSR 和 16 个 PMA ADDR CSR 设置 16 个 PMA 的存储器属性。可编程 PMA 配置的优先级高于静态 PMA，16 个 PMA region 中，序号较低的 PMA Region 优先级较高。

用户可以通过 PMA ADDR CSR 指定配置区域的基地址和长度。

用户可以通过 PMA CFG CSR 将指定的地址区域，配置为 Device Region 或者 Memory Region。

Memory Region 支持配置为 cacheable 或者 non-cacheable。

对应 cacheable 的 Memory Region，可以进一步配置缓存的策略，总结如下：

- Write-Back, Non-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并将 cache line 标记为 modified
  - 读未命中，从存储器读
  - 写未命中，写入存储器
- Write-Back, Read-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并将 cache line 标记为 modified
  - 读未命中，从存储器读，并 allocate cache line
  - 写未命中，写入存储器
- Write-Back, Write-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并将 cache line 标记为 modified
  - 读未命中，从存储器读
  - 写未命中，allocate cache line，并标记为 modified，写入 cache
- Write-Back, Read-and-Write-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并将 cache line 标记为 modified
  - 读未命中，从存储器读，并 allocate cache line
  - 写未命中，allocate cache line，并标记为 modified，写入 cache
- Write-Through, Non-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并写入存储器
  - 读未命中，从存储器读
  - 写未命中，写入存储器
- Write-Through, Read-Allocate
  - 读命中时，从 cache 读
  - 写命中时，写入 cache，并写入存储器
  - 读未命中，从存储器读，并 allocate cache line
  - 写未命中，写入存储器

©Shanghai HPMICRO Semiconductor Co., Ltd.

2.9 物理内存保护（Physical Memory Protection）

RISC-V 规范定义，RISC-V 处理器可以支持 PMP (Physical Memory Protection) 模块。PMP 支持对存储器映射的指定地址区间提供读，写和执行代码保护。PMP 的读，写，代码执行检查针对 CPU 的特权模式，即允许用户通过配置 PMP，向监管者模式 Supervisor Mode 或者用户模式 User Mode 下的软件授权对指定地址区间的读，写或者代码执行权限。

用户通过配置 PMP，可以撤回机器模式 Machine Mode 下执行的软件，对指定地址区间的读，写或者代码执行权限。

本产品的 RISC-V 处理器，支持 16 个 PMP 入口 entry，可以通过 4 个 PMP CFG CSR 和 16 个 PMP ADDR CSR，配置这 16 个 PMP 入口。

用户可以通过 PMP 的 ADDR CSR 配置指定内存区域的基地址和长度。

用户可以配置 PMP 的 CFG CSR，指定当 CPU 处于监管模式 Supervisor Mode 或者用户模式 User Mode 时，对指定的地址区间，可读，可写，或者可执行代码。

用户可以锁定 PMP CSR 的配置。一旦锁定，即使 CPU 在机器模式 Machine Mode 下，在下次复位前，也不能再修改 PMP 的相关 CSR。同时，一旦锁定，PMP 的配置不再只针对监管模式 Supervisor Mode 或者用户模式 User Mode 生效，对机器模式 Machine Mode 也有效。

2.10 相关文档

RISC-V 开源指令集的相关信息，请访问 RISC-V 主页 https://riscv.org/。

RISC-V 指令集相关规范，请访问 https://riscv.org/technical/specifications/。

本产品 RISC-V CPU 的 DSP 扩展指令相关信息，请访问 http://www.andestech.com/en/products-solutions/product-documentation/ 并下载《AndeStar V5 DSP ISA Extension Specification》。

©Shanghai HPMICRO Semiconductor Co., Ltd.

3 RISC-V 处理器的控制状态寄存器

本章节列举了本产品 RISC-V 处理器内核的控制状态寄存器组（control and status register），简称为 CSR。

CSR 属于 RISC-V CPU 私有的寄存器，RISC-V 规范定义了一系列标准的 CSR，处理器厂家也可以在 CPU 中实现 CSR 支持非标准的功能。

CSR 主要功能有：

- 包含处理器固有信息相关：例如处理器的厂商信息，架构信息，核心数等；
- 中断相关：例如中断开关以及中断入口等信息；
- 中断响应相关：例如中断原因，中断返回地址等信息；
- 存储器保护相关：设置不同地址空间的存储器的访问属性，例如可读可写可执行等等；
- 性能统计相关和调试接口相关

RISC-V 指令集定义了一系列访问 CSR 的指令，用户可以通过这些指令来操作 CSR 寄存器，如：

```
csrr rd, csr  //Read CSR
csrw csr, rs  //Write CSR
```

用户可以查询 RISC-V 相关规范以了解更多的相关信息。

3.1 控制状态寄存器 CSR 说明

控制状态寄存器 CSR 列表如下，注意列表中的地址偏移，代表 RISC-V CPU 的 CSR 的编码空间地址：

地址偏移	名称	描述	类型	复位值
0x000	USTATUS	用户状态寄存器	standard read/write	0x00000000
0x004	UIE	用户中断使能	standard read/write	0x00000000
0x005	UTVEC	用户 trap 向量基地址	standard read/write	0x00000000
0x040	USCRATCH	用户暂存登记表	standard read/write	0x00000000
0x041	UEPC	用户异常程序计数器	standard read/write	0x00000000
0x042	UCAUSE	用户原因寄存器	standard read/write	0x00000000
0x043	UTVAL	用户 trap 值	standard read/write	0x00000000
0x044	UIP	用户中断未决	standard read/write	0x00000000
0x100	SSTATUS	特权状态	standard read/write	0x00000000
0x102	SEDELEG	特权异常委托	standard read/write	0x00000000
0x103	SIDELEG	特权中断委托	standard read/write	0x00000000
0x104	SIE	监控中断使能	standard read/write	0x00000000
0x105	STVEC	特权模式 trap 向量基地址	standard read/write	0x00000000
0x106	SCOUNTEREN	特权模式计数器使能寄存器	non-standard read/write	0x00000000
0x140	SSCRATCH	特权暂存器	standard read/write	0x00000000
0x141	SEPC	特权异常程序计数器	standard read/write	0x00000000
0x142	SCAUSE	特权原因登记	standard read/write	0x00000000
0x143	STVAL	特权 trap 值	standard read/write	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	类型	复位值
0x144	SIP	特权中断待处理	standard read/write	0x00000000
0x180	SATP	特权地址转换和保护	standard read/write	0x00000000
0x300	MSTATUS	机器模式状态	standard read/write	0x00001800
0x301	MISA	机器模式指令集架构寄存器	standard read/write	-
0x302	MEDELEG	机器模式异常委托	standard read/write	0x00000000
0x303	MIDELEG	机器模式中断委托	standard read/write	0x00000000
0x304	MIE	机器模式中断使能	standard read/write	0x00000000
0x305	MTVEC	机器模式 trap 向量基地址	standard read/write	0x00000000
0x306	MCOUNTEREN	机器计数器使能	standard read/write	0x00000000
0x320	MCOUNTINHIBIT	机器模式禁止计数	non-standard read/write	0x00000000
0x323	MHPMEVENT3	机器模式性能监控事件选择器	standard read/write	0x00000000
0x324	MHPMEVENT4	机器模式性能监控事件选择器	standard read/write	0x00000000
0x325	MHPMEVENT5	机器模式性能监控事件选择器	standard read/write	0x00000000
0x326	MHPMEVENT6	机器模式性能监控事件选择器	standard read/write	0x00000000
0x340	MSCRATCH	机器模式擦写寄存器	standard read/write	0x00000000
0x341	MEPC	机器模式异常程序计数器	standard read/write	0x00000000
0x342	MCAUSE	机器模式异常原因寄存器	standard read/write	0x00000000
0x343	MTVAL	机器模式 trap 值寄存器	standard read/write	0x00000000
0x344	MIP	机器模式中断未决	standard read/write	0x00000000
0x3A0	PMPCFG0	PMP 配置寄存器	standard read/write	0x00000000
0x3A1	PMPCFG1	PMP 配置寄存器	standard read/write	0x00000000
0x3A2	PMPCFG2	PMP 配置寄存器	standard read/write	0x00000000
0x3A3	PMPCFG3	PMP 配置寄存器	standard read/write	0x00000000
0x3B0	PMPADDR[PMPADDR0]	PMP 地址寄存器	standard read/write	-
0x3B1	PMPADDR[PMPADDR1]	PMP 地址寄存器	standard read/write	-
0x3B2	PMPADDR[PMPADDR2]	PMP 地址寄存器	standard read/write	-
0x3B3	PMPADDR[PMPADDR3]	PMP 地址寄存器	standard read/write	-
0x3B4	PMPADDR[PMPADDR4]	PMP 地址寄存器	standard read/write	-
0x3B5	PMPADDR[PMPADDR5]	PMP 地址寄存器	standard read/write	-
0x3B6	PMPADDR[PMPADDR6]	PMP 地址寄存器	standard read/write	-
0x3B7	PMPADDR[PMPADDR7]	PMP 地址寄存器	standard read/write	-
0x3B8	PMPADDR[PMPADDR8]	PMP 地址寄存器	standard read/write	-
0x3B9	PMPADDR[PMPADDR9]	PMP 地址寄存器	standard read/write	-
0x3BA	PMPADDR[PMPADDR10]	PMP 地址寄存器	standard read/write	-
0x3BB	PMPADDR[PMPADDR11]	PMP 地址寄存器	standard read/write	-

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	类型	复位值
0x3BC	PMPADDR[PMPADDR12]	PMP 地址寄存器	standard read/write	-
0x3BD	PMPADDR[PMPADDR13]	PMP 地址寄存器	standard read/write	-
0x3BE	PMPADDR[PMPADDR14]	PMP 地址寄存器	standard read/write	-
0x3BF	PMPADDR[PMPADDR15]	PMP 地址寄存器	standard read/write	-
0x7A0	TSELECT	trigger 选择	standard read/write	0x00000000
0x7A1	TDATA1	trigger 数据 1	standard read/write	0x20000000
0x7A1	MCONTROL	匹配控制	standard read/write	0x22400000
0x7A1	ICOUNT	指令计数	standard read/write	0x20000400
0x7A1	ITRIGGER	中断触发	standard read/write	0x20000000
0x7A1	ETRIGGER	异常 trigger	standard read/write	0x20000000
0x7A2	TDATA2	trigger 数据 2	standard read/write	0x00000000
0x7A3	TDATA3	triggr 数据 3	standard read/write	0x00000000
0x7A3	TEXTRA	额外触发	standard read/write	0x00000000
0x7A4	TINFO	trigger 信息	standard read/write	-
0x7A5	TCONTROL	trigger 控制	standard read/write	0x00000000
0x7A8	MCONTEXT	机器模式上下文	standard read/write	0x00000000
0x7AA	SCONTEXT	特权模式上下文	standard read/write	0x00000000
0x7B0	DCSR	调试控制和状态寄存器	debug-mode-only	0x40000603
0x7B1	DPC	调试程序计数器	debug-mode-only	0x00000000
0x7B2	DSCRATCH0	调试暂存寄存器 0	debug-mode-only	0x00000000
0x7B3	DSCRATCH1	调试暂存寄存器 1	debug-mode-only	0x00000000
0x7C0	MILMB	指令本地存储器基址寄存器	non-standard read/write	-
0x7C1	MDLMB	数据本地存储器基址寄存器	non-standard read/write	-
0x7C2	MECC_CODE	ECC 代码寄存器	non-standard read/write	0x00000001
0x7C3	MNVEC	NMI 向量基地址寄存器	non-standard read/write	-
0x7C4	MXSTATUS	机器模式扩展状态	non-standard read/write	0x00000000
0x7C5	MPFT_CTL	性能节流控制寄存器	non-standard read/write	0x00000000
0x7C6	MHSP_CTL	机器模式硬件堆栈保护控制	non-standard read/write	0x00000000
0x7C7	MSP_BOUND	机器模式 SP 绑定寄存器	non-standard read/write	0xFFFFFFFF
0x7C8	MSP_BASE	机器模式 SP 基址寄存器	non-standard read/write	0xFFFFFFFF
0x7C9	MDCAUSE	机器模式详细 trap 原因	non-standard read/write	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	类型	复位值
0x7CA	MCACHE_CTL	缓存控制寄存器	non-standard read/write	0x00001800
0x7CB	MCCTLBEGINADDR	机器模式 CCTL 起始地址	non-standard read/write	0x00000000
0x7CC	MCCTLCOMMAND	机器模式 CCTL 命令	non-standard read/write	0x00000000
0x7CD	MCCTLDATA	机器模式 CCTL 数据	non-standard read/write	0x00000000
0x7CE	MCOUNTERWEN	机器计数器写使能	non-standard read/write	0x00000000
0x7CF	MCOUNTERINTEN	机器计数器中断使能	non-standard read/write	0x00000000
0x7D0	MMISC_CTL	机器模式杂项控制寄存器	non-standard read/write	0x00000048
0x7D1	MCOUNTERMASK_M	机器模式的机器计数器掩码	non-standard read/write	0x00000000
0x7D2	MCOUNTERMASK_S	特权模式的机器计数器掩码	non-standard read/write	0x00000000
0x7D3	MCOUNTERMASK_U	用户模式的机器计数器掩码	non-standard read/write	0x00000000
0x7D4	MCOUNTEROVF	机器计数器溢出状态	non-standard read/write	0x00000000
0x7D5	MSLIDELEG	机器特权模式本地中断委托	non-standard read/write	0x00000000
0x7DF	MCLK_CTL	时钟控制寄存器	non-standard read/write	0x01FFFC07
0x7E0	DEXC2DBG	异常重定向寄存器	non-standard read/write	0x00000000
0x7E1	DDCAUSE	调试异常详细原因	non-standard read/write	0x00000000
0x800	UITB	指令表基地址寄存器	non-standard read/write	0x00000000
0x801	UCODE	代码寄存器	non-standard read/write	0x00000000
0x809	UDCAUSE	用户详细的 trap 原因	non-standard read/write	0x00000000
0x80B	UCCTLBEGINADDR	用户 CCTL 起始地址	non-standard read/write	0x00000000
0x80C	UCCTLCOMMAND	用户 CCTL 命令	non-standard read/write	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	类型	复位值
0x9C4	SLIE	特权本地中断使能	non-standard read/write	0x00000000
0x9C5	SLIP	特权本地中断未决	non-standard read/write	0x00000000
0x9C9	SDCAUSE	特权详细陷阱原因	non-standard read/write	0x00000000
0x9CD	SCCTLDATA	特权 CCTL 数据	non-standard read/write	0x00000000
0x9CF	SCOUNTERINTEN	特权计数器中断使能	non-standard read/write	0x00000000
0x9D1	SCOUNTERMASK_M	机器模式模式的特权计数器掩码	non-standard read/write	0x00000000
0x9D2	SCOUNTERMASK_S	特权模式的特权计数器掩码	non-standard read/write	0x00000000
0x9D3	SCOUNTERMASK_U	用户模式的特权计数器掩码	non-standard read/write	0x00000000
0x9D4	SCOUNTEROVF	特权计数器溢出状态	non-standard read/write	0x00000000
0x9E0	SCOUNTINHIBIT	特权反禁止	non-standard read/write	0x00000000
0x9E3	SHPMEVENT3	特权模式性能监控事件选择器	non-standard read/write	0x00000000
0x9E4	SHPMEVENT4	特权模式性能监控事件选择器	non-standard read/write	0x00000000
0x9E5	SHPMEVENT5	特权模式性能监控事件选择器	non-standard read/write	0x00000000
0x9E6	SHPMEVENT6	特权模式性能监控事件选择器	non-standard read/write	0x00000000
0xB00	MCYCLE	机器模式循环计数器	standard read/write	0x00000000
0xB02	MINSTRET	机器模式指令报废计数器	standard read/write	0x00000000
0xB03	MHPMCOUNTER3	机器模式性能监控计数器	standard read/write	0x00000000
0xB04	MHPMCOUNTER4	机器模式性能监控计数器	standard read/write	0x00000000
0xB05	MHPMCOUNTER5	机器模式性能监控计数器	standard read/write	0x00000000
0xB06	MHPMCOUNTER6	机器模式性能监控计数器	standard read/write	0x00000000
0xB80	MCYCLEH	机器模式循环计数器	standard read/write	0x00000000
0xB82	MINSTRETH	机器模式指令报废计数器	standard read/write	0x00000000
0xB83	MHPMCOUNTER3H	机器模式性能监控计数器	standard read/write	0x00000000
0xB84	MHPMCOUNTER4H	机器模式性能监控计数器	standard read/write	0x00000000
0xB85	MHPMCOUNTER5H	机器模式性能监控计数器	standard read/write	0x00000000
0xB86	MHPMCOUNTER6H	机器模式性能监控计数器	standard read/write	0x00000000
0xBC0	PMACFG0	PMA 配置寄存器	standard read/write	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	类型	复位值
0xBC1	PMACFG1	PMA 配置寄存器	standard read/write	0x00000000
0xBC2	PMACFG2	PMA 配置寄存器	standard read/write	0x00000000
0xBC3	PMACFG3	PMA 配置寄存器	standard read/write	0x00000000
0xBD0	PMAADDR[PMAADDR0]	PMA 地址寄存器	standard read/write	-
0xBD1	PMAADDR[PMAADDR1]	PMA 地址寄存器	standard read/write	-
0xBD2	PMAADDR[PMAADDR2]	PMA 地址寄存器	standard read/write	-
0xBD3	PMAADDR[PMAADDR3]	PMA 地址寄存器	standard read/write	-
0xBD4	PMAADDR[PMAADDR4]	PMA 地址寄存器	standard read/write	-
0xBD5	PMAADDR[PMAADDR5]	PMA 地址寄存器	standard read/write	-
0xBD6	PMAADDR[PMAADDR6]	PMA 地址寄存器	standard read/write	-
0xBD7	PMAADDR[PMAADDR7]	PMA 地址寄存器	standard read/write	-
0xBD8	PMAADDR[PMAADDR8]	PMA 地址寄存器	standard read/write	-
0xBD9	PMAADDR[PMAADDR9]	PMA 地址寄存器	standard read/write	-
0xBDA	PMAADDR[PMAADDR10]	PMA 地址寄存器	standard read/write	-
0xBDB	PMAADDR[PMAADDR11]	PMA 地址寄存器	standard read/write	-
0xBDC	PMAADDR[PMAADDR12]	PMA 地址寄存器	standard read/write	-
0xBDD	PMAADDR[PMAADDR13]	PMA 地址寄存器	standard read/write	-
0xBDE	PMAADDR[PMAADDR14]	PMA 地址寄存器	standard read/write	-
0xBDF	PMAADDR[PMAADDR15]	PMA 地址寄存器	standard read/write	-
0xC00	CYCLE	CYCLE 寄存器		0x00000000
0xC80	CYCLEH	CYCLE 高 32 位寄存器		0x00000000
0xF11	MVENDORID	机器模式供应商 ID 寄存器	standard read only	0x0000031E
0xF12	MARCHID	机器模式架构 ID 寄存器	standard read only	0x00000045
0xF13	MIMPID	机器模式实现 ID 寄存器	standard read only	-
0xF14	MHARTID	HartID 寄存器	standard read only	0x00000000

表 3: CSR 寄存器列表

3.2 控制状态寄存器 CSR 详细信息

控制状态寄存器 CSR 的详细说明如下：

3.2.1 USTATUS (0x0) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											UPIE	RSVD				UIE
N/A																											RW	N/A				RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0

USTATUS [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	UPIE	UPIE 在异常之前保存 UIE 位的值。
0	UIE	U 模式中断使能位。 0：禁用 1：启用

USTATUS 位域

3.2.2 UIE (0x4) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							UEIE	RSVD			UTIE	RSVD			USIE
N/A																							RW	N/A			RW	N/A			RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0	x	x	x	0

UIE [31:0]

位域	名称	描述
8	UEIE	U 模式外部中断使能位 0：禁用 1：启用
4	UTIE	U 模式定时器中断使能位。 0：禁用 1：启用
0	USIE	U 模式软件中断使能位。 0：禁用 1：启用

UIE 位域

3.2.3 UTVEC (0x5) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASE_31_2																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

UTVEC [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-2	BASE_31_2	中断和异常处理程序的基址。当 PLIC 处于矢量模式时，请参阅上面的描述以了解对齐要求。

UTVEC 位域

3.2.4 USCRATCH (0x40) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USCRATCH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

USCRATCH [31:0]

位域	名称	描述
31-0	USCRATCH	暂存寄存器存储。

USCRATCH 位域

3.2.5 UEPC (0x41) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPC																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

UEPC [31:0]

位域	名称	描述
31-1	EPC	异常程序计数器。

UEPC 位域

3.2.6 UCAUSE (0x42) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT	RSVD																					EXCEPTION_CODE									

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	N/A																					RW									
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0

UCAUSE [31:0]

位域	名称	描述
31	INTERRUPT	中断
9-0	EXCEPTION_CODE	异常代码。 当中断为 1 时： 0：用户软件中断 4：用户定时器中断 8：用户外部中断 当中断为 0 时： 0：指令地址未对齐 1：指令访问错误 2：非法指令 3：断点 4：加载地址未对齐 5：负载访问故障 6：Store/AMO 地址未对齐 7：Store/AMO 访问故障 8：U-mode 环境调用 9-11：保留 12：指令缺页 13：加载页面错误 14：保留 15: Store/AMO 页面错误 32：堆栈溢出异常 33：堆栈下溢异常 40-47：保留

UCAUSE 位域

3.2.7 UTVAL (0x43) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UTVAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UTVAL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	UTVAL	软件 trap 处理的异常特定信息。

UTVAL 位域

3.2.8 UIP (0x44) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							UEIP	RSVD			UTIP	RSVD			USIP
N/A																							RW	N/A			RW	N/A			RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0	x	x	x	0

UIP [31:0]

位域	名称	描述
8	UEIP	U 模式外部中断挂起位。 0：未挂起 1：待定
4	UTIP	U 模式定时器中断挂起位。 0：未挂起 1：待定
0	USIP	U 模式软件中断挂起位。 0：未挂起 1：待定

UIP 位域

3.2.9 SSTATUS (0x100) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SD	RSVD											MXR	SUM	RSVD	XS		FS		RSVD				SPP	RSVD		SPIE	UPIE	RSVD		SIE	UIE
RO	N/A											RW	RW	N/A	RO		RW		N/A				RW	N/A		RW	RW	N/A		RW	RW
0	x	x	x	x	x	x	x	x	x	x	x	0	0	x	0	0	0	0	x	x	x	x	0	x	x	0	0	x	x	0	0

SSTATUS [31:0]

位域	名称	描述
31	SD	SD 总结了 FS 字段或 XS 字段是否脏。
19	MXR	MXR 控制只执行页面是否可读。当基于页面的虚拟内存无效时，它没有任何影响。 0：只执行页面不可读 1：只执行页面是可读的

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	SUM	SUM 控制在启用页面转换时是否允许对用户可访问页面的 S 模式加载/存储指令。它在两种情况下有效：（a）MPRV=1 和 MPP=S 的 M 模式，(b) 在 S 模式下，当基于页的虚拟内存无效时，它没有影响。当相应 PTE 条目的 U 位为 1 时，用户可以访问页面。 0：不允许 1：允许
16-15	XS	XS 保存 ACE 指令的架构状态（ACE 寄存器）的状态。如果未配置 ACE 扩展，则该字段的值为零。 该领域主要由软件管理。处理器硬件在两个方面协助状态管理：XS 为 Off 时触发非法指令异常。 当 XS 不是 Off 时，随着 ACE 指令的执行，XS 更新为脏状态。更改此字段的设置对 ACE 状态的内容没有影响。特别是，将 XS 设置为 Off 不会破坏状态，将 XS 设置为 Initial 也不会清除内容。 mstatus 和 sstatus 共享相同的 XS 位副本。通常，管理员模式特权软件将使用 XS 位来管理 ACE 状态的延迟上下文切换。机器模式软件在使用 XS 位管理上下文切换时应该更加保守 0：关 1：初始 2：清洁 3：脏
14-13	FS	FS 保存着浮点单元的架构状态的状态，包括 fcsr CSR 和 f0 -f31 浮点数据寄存器。如果处理器没有 FPU，则该字段的值为零且只读。该领域主要由软件管理。处理器硬件在两个方面协助状态管理： 当 FS 关闭时，尝试访问 fcsr 或任何 f 寄存器会引发非法指令异常。否则，任何更新 fcsr 或任何 f 寄存器的指令都会将 FS 更新为脏状态。更改此字段的设置对浮点寄存器状态的内容没有影响。特别是，将 FS 设置为 Off 不会破坏状态，将 FS 设置为 Initial 也不会清除内容。mstatus 和 sstatus 共享相同的 FS 位副本。通常，管理员模式特权软件将使用 FS 位来管理 FPU 状态的延迟上下文切换。机器模式软件在使用 FS 位管理上下文切换时应该更加保守。 0：关 1：初始 2：清洁 3：脏
8	SPP	SPP 持有异常之前的特权模式。S 模式编码为 1，U 模式编码为 0。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5	SPIE	SPIE 在异常之前保存 SIE 位的值。
4	UPIE	UPIE 在异常之前保存 UIE 位的值。
1	SIE	S 模式中断使能位 0 已禁用 1 启用
0	UIE	U 模式中断使能位。 0 已禁用 1 启用

SSTATUS 位域

3.2.10 SEDELEG (0x102) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																SPF	RSVD	LPF	IPF	RSVD			UEC	SAF	SAM	LAF	LAM	B	II	IAF	IAM
N/A																RW	N/A	RW	RW	N/A			RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	0	0	x	x	x	0	0	0	0	0	0	0	0	0

SEDELEG [31:0]

位域	名称	描述
15	SPF	SPF 表示是否将 Store/AMO 页错误异常委托给 U-mode 0：不重定向 1：重定向
13	LPF	LPF 指示是否将加载页面错误异常委托给 U-mode 0：不重定向 1：重定向
12	IPF	IPF 指示是否将指令页错误异常委托给 U 模式 0：不重定向 1：重定向
8	UEC	UEC 表示是否将来自 U-mode 的环境调用触发的异常委托给 U-mode 0：不重定向 1：重定向
7	SAF	SAF 指示是否将 Store/AMO 访问故障异常委托给 U-mode 0：不重定向 1：重定向
6	SAM	SAM 指示是否将存储/AMO 地址未对齐异常委托给 U 模式 0：不重定向 1：重定向

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5	LAF	LAF 指示是否将负载访问故障异常委托给 U 模式 0：不重定向 1：重定向
4	LAM	LAM 指示是否将加载地址未对齐异常委托给 U 模式 0：不重定向 1：重定向
3	B	B 表示断点触发的异常是否会委托给 U-mode 0：不重定向 1：重定向
2	II	II 指示是否将非法指令异常委托给 U 模式 0：不重定向 1：重定向
1	IAF	IAF 指示是否将指令访问错误异常委托给 U 模式 0：不重定向 1：重定向
0	IAM	IAM 指示指令地址未对齐异常是否将委托给 U 模式.. 0：不重定向 1：重定向

SEDELEG 位域

3.2.11 SIDELEG (0x103) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							UEI	RSVD			UTI	RSVD			USI
N/A																							RW	N/A			RW	N/A			RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0	x	x	x	0

SIDELEG [31:0]

位域	名称	描述
8	UEI	UEI 指示是否将 U-mode 外部中断委托给 S-mode 0：不重定向 1：重定向
4	UTI	UTI 指示是否将 U 模式定时器中断委托给 S 模式 0：不重定向 1：重定向
0	USI	USI 指示是否将 U 模式软件中断委托给 S 模式。 0：不重定向 1：重定向

SIDELEG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.12 SIE (0x104) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						SEIE	UEIE	RSVD		STIE	UTIE	RSVD		SSIE	USIE
N/A																						RW	RW	N/A		RW	RW	N/A		RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	x	0	0

SIE [31:0]

位域	名称	描述
9	SEIE	S 模式外部中断使能位 0：禁用 1：启用
8	UEIE	U 模式外部中断使能位 0：禁用 1：启用
5	STIE	S 模式定时器中断使能位。 0：禁用 1：启用
4	UTIE	U 模式定时器中断使能位 0：禁用 1：启用
1	SSIE	S 模式软件中断使能位。 0：禁用 1：启用
0	USIE	U 模式软件中断使能位。 0：禁用 1：启用

SIE 位域

3.2.13 STVEC (0x105) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASE_31_2																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

STVEC [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-2	BASE_31_2	中断和异常处理程序的基址。当 PLIC 处于矢量模式时，请参阅上面的描述以了解对齐要求。

STVEC 位域

3.2.14 SCOUNTEREN (0x106) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTEREN [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

SCOUNTEREN 位域

3.2.15 SSCRATCH (0x140) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSCRATCH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SSCRATCH [31:0]

位域	名称	描述
31-0	SSCRATCH	暂存寄存器存储。

SSCRATCH 位域

3.2.16 SEPC (0x141) (standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPC																															RSVD
RW																															N/A
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

SEPC [31:0]

位域	名称	描述
31-1	EPC	异常程序计数器。

SEPC 位域

3.2.17 SCAUSE (0x142) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT	RSVD																					EXCEPTION_CODE									
RW	N/A																					RW									
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0

SCAUSE [31:0]

位域	名称	描述
31	INTERRUPT	中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-0	EXCEPTION_CODE	异常代码。 当中断为 1 时： 0：用户软件中断 1：特权软件中断 4：用户定时器中断 5：特权定时器中断 8：用户外部中断 9：特权外部中断 256+16：从端口 ECC 错误中断（S 模式） 256+17：总线写事务错误中断（S-mode） 256+18：性能监视器溢出中断（S-mode） 当中断为 0 时： 0：指令地址未对齐 1：指令访问错误 2：非法指令 3：断点 4：加载地址未对齐 5：负载访问故障 6：Store/AMO 地址未对齐 7：Store/AMO 访问故障 8：U-mode 环境调用 9：来自 S 模式的环境调用 11:10：预约 12：指令缺页 13：加载页面错误 14：保留 15: Store/AMO 页面错误 32：堆栈溢出异常 33：堆栈下溢异常 40-47：保留

SCAUSE 位域

3.2.18 STVAL (0x143) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STVAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STVAL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	STVAL	软件 trap 处理的异常特定信息。

STVAL 位域

3.2.19 SIP (0x144) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						SEIP	UEIP	RSVD		STIP	UTIP	RSVD		SSIP	USIP
N/A																						RO	RW	N/A		RO	RO	N/A		RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	x	0	0

SIP [31:0]

位域	名称	描述
9	SEIP	S 模式外部中断挂起位。 0：未挂起 1：挂起
8	UEIP	U 模式外部中断挂起位。 0：未挂起 1：挂起
5	STIP	S 模式定时器中断挂起位。 0：未挂起 1：挂起
4	UTIP	U 模式定时器中断挂起位 0：未挂起 1：挂起
1	SSIP	S 模式软件中断挂起位。 0：未挂起 1：挂起
0	USIP	U 模式软件中断挂起位。 0：未挂起 1：挂起

SIP 位域

3.2.20 SATP (0x180) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MODE	ASID									PPN																					
RW	RW									RW																					

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SATP [31:0]

位域	名称	描述
31	MODE	MODE 持有页面转换模式。当 MODE 为 Bare 时，虚拟地址等于 S-mode 中的物理地址。当不支持 MMU 时，此 CSR 将是硬连线到 0。 0：无页面翻译 1：基于页的 32 位虚拟寻址
30-22	ASID	ASID 保存地址空间标识符。
21-0	PPN	PPN 保存着根页表的物理页号。

SATP 位域

3.2.21 MSTATUS (0x300) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SD	RSVD								TSR	TW	TVM	MXR	SUM	MPRV	XS		FS		MPP		RSVD		SPP	MPIE	RSVD	SPIE	UPIE	MIE	RSVD	SIE	UIE
RO	N/A								RW	RW	RW	RW	RW	RW	RO		RW		RW		N/A		RW	RW	N/A	RW	RW	RW	N/A	RW	RW
0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	1	1	x	x	0	0	x	0	0	0	x	0	0

MSTATUS [31:0]

位域	名称	描述
31	SD	SD 总结了 FS 字段或 XS 字段是否脏。
22	TSR	TSR 控制在 S 模式下执行 SRET 指令是否会引发非法指令异常。当不支持 S 模式时，它被硬连线为 0。 0：正常执行 1：引发异常
21	TW	TW 控制在 S 模式下执行 WFI 指令是否会引发非法指令异常。当不支持 S 模式时，它被硬连线为 0。 0：正常执行 1：引发异常
20	TVM	TVM 控制在 S 模式下执行某些虚拟内存操作是否会引发非法指令异常。这些操作包括访问 satp 寄存器和执行 SFENCE.VMA 指令。当不支持 S 模式时，它被硬连线为 0。 0：正常执行 1：引发异常

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19	MXR	MXR 控制只执行页是否可读。当基于页的虚拟内存无效时它没有作用 0：只执行页面不可读 1：只执行页面是可读的
18	SUM	SUM 控制在启用页面转换时是否允许对用户可访问页面的 S 模式加载/存储指令。它在两种情况下有效：（a）MPRV=1 和 MPP=S 的 M 模式，(b) 在 S 模式下。当基于页面的虚拟内存无效时，它没有影响。当相应 PTE 条目的 U 位为 1 时，用户可以访问页面。当 S 模式时，它被硬连线为 0 不支持。 0：不允许 1：允许
17	MPRV	当 MPRV 位被设置时，加载和存储的内存访问权限由 MPP 字段指定。当 U 模式不可用时，该字段被硬连线为 0。
16-15	XS	XS 保存 ACE 指令的架构状态（ACE 寄存器）的状态。如果没有配置 ACE 扩展，这个字段的值为零。这个字段主要由软件管理。处理器硬件在两个方面辅助状态管理： XS 关闭时会触发非法指令异常。 当 XS 不是 Off 时，随着 ACE 指令的执行，XS 更新为 Dirty 状态。更改此字段的设置对 ACE 状态的内容没有影响。特别是，将 XS 设置为 Off 不会破坏状态，将 XS 设置为 Initial 也不会清除内容。 0：关 1：初始 2：清洁 3：脏
14-13	FS	FS 保存着浮点单元架构状态的状态，包括 fcsr CSR 和 f0 -f31 浮点数据寄存器。如果处理器没有 FPU，则该字段的值为零且只读。该字段主要由软件管理，在硬件电路方面，处理器可以在两方面进行辅助管理： 当 FS 关闭时，尝试访问 fcsr 或任何 f 寄存器会引发非法指令异常。 当 FS 为 Initial 或 Clean 时，通过执行更新 fcsr 或任何 f 寄存器的任何指令，FS 将更新为 Dirty 状态。更改此字段的设置对浮点寄存器状态的内容没有影响。特别是，将 FS 设置为 Off 不会破坏状态，将 FS 设置为 Initial 也不会清除内容。 0：关 1：初始 2：干净 3：脏
12-11	MPP	MPP 持有 trap 之前的特权模式。特权模式的编码在表 5 中描述。当 U 模式不可用时，该字段被硬连接到 3。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	SPP	SPP 持有 trap 之前的特权模式。S 模式编码为 1，U 模式编码为 0。
7	MPIE	MPIE 在 trap 之前保存 MIE 位的值。
5	SPIE	SPIE 在 trap 之前保存 SIE 位的值。
4	UPIE	UPIE 在 trap 之前保存 UIE 位的值。
3	MIE	M 模式中断使能位。 0：禁用 1：启用
1	SIE	S 模式中断使能位。 0：禁用 1：启用
0	UIE	U 模式中断使能位。 0：禁用 1：启用

MSTATUS 位域

3.2.22 MISA (0x301) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASE		RSVD				Z	Y	X	W	V	U	T	S	R	Q	P	O	N	M	L	K	J	I	H	G	F	E	D	C	B	A
RO		N/A				RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
0	1	x	x	x	x	0	0	1	0	0	*	0	*	0	0	0	0	*	1	0	0	0	1	0	0	*	0	*	1	0	*

MISA [31:0]

位域	名称	描述
31-30	BASE	本机基本整数 ISA 的通用寄存器宽度。 0：保留 1:32 2:64 3:128
25	Z	保留
24	Y	保留
23	X	存在非标准扩展
22	W	保留
21	V	暂为 Vector 扩展保留
20	U	用户模式实现 0：机器 1：机器 + 用户/机器 + 特权 + 用户
19	T	暂时保留用于事务性内存扩展

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	S	包含了特权模式 0：机器/机器 + 用户 1：机器 + 特权 + 用户
17	R	保留
16	Q	四精度浮点扩展
15	P	暂时保留用于 Packed-SIMD 扩展
14	O	保留
13	N	支持用户级中断 0：否 1：是
12	M	整数乘法/除法扩展
11	L	暂时保留用于十进制浮点扩展
10	K	保留
9	J	暂时保留用于动态翻译语言扩展
8	I	RV32I/64I/128I 基础 ISA
7	H	保留
6	G	存在额外的标准扩展
5	F	单精度浮点扩展 0：无 1：双精度 + 单精度/单精度
4	E	RV32E 基础 ISA
3	D	双精度浮点扩展 0：单精度/无 1：双精度 + 单精度
2	C	压缩扩展
1	B	暂保留用于位操作扩展
0	A	原子扩展 0：否 1：是

MISA 位域

3.2.23 MEDELEG (0x302) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																SPF	RSVD	LPF	IPF	RSVD		SEC	UEC	SAF	SAM	LAF	LAM	RSVD	II	IAF	IAM
N/A																RW	N/A	RW	RW	N/A		RW	RW	RW	RW	RW	RW	N/A	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	0	0	x	x	0	0	0	0	0	0	x	0	0	0

MEDELEG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15	SPF	SPF 指示是否将 Store/AMO 页错误异常委托给 S 模式。 0：不代表 1：委托
13	LPF	LPF 指示是否将加载页面错误异常委托给 S 模式。 0：不代表 1：委托
12	IPF	IPF 指示指令页面错误异常是否将委托给 S 模式。 0：不代表 1：委托
9	SEC	SEC 指示由 S-mode 的环境调用触发的异常是否将委托给 S-mode。 0：不代表 1：委托
8	UEC	UEC 指示由 U-mode 的环境调用触发的异常是否将委托给 S-mode。 0：不代表 1：委托
7	SAF	SAF 指示是否将存储/AMO 访问故障异常委托给 S 模式。 0：不代表 1：委托
6	SAM	SAM 指示是否将存储/AMO 地址未对齐异常委托给 S 模式 0：不代表 1：委托
5	LAF	LAF 指示是否将负载访问故障异常委托给 S 模式。 0：不代表 1：委托
4	LAM	LAM 指示是否将加载地址未对齐异常委托给 S 模式。 0：不代表 1：委托
2	II	II 指示是否将非法指令异常委托给 S 模式。 0：不代表 1：委托
1	IAF	IAF 指示是否将指令访问错误异常委托给 S 模式。 0：不代表 1：委托
0	IAM	IAM 指示指令地址未对齐异常是否将委托给 S-Mode 0：不代表 1：委托

MEDELEG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.24 MIDELEG (0x303) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						SEI	UEI	RSVD		STI	UTI	RSVD		SSI	USI
N/A																						RW	RW	N/A		RW	RW	N/A		RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	x	0	0

MIDELEG [31:0]

位域	名称	描述
9	SEI	SEI 指示是否将 S 模式外部中断委托给 S 模式。 0：不代表 1：委托
8	UEI	UEI 指示是否将 U 模式外部中断委托给 S 模式。 0：不代表 1：委托
5	STI	STI 指示是否将 S 模式定时器中断委托给 S 模式。 0：不代表 1：委托
4	UTI	UTI 指示是否将 U 模式定时器中断委托给 S 模式。 0：不代表 1：委托
1	SSI	SSI 指示是否将 S 模式软件中断委托给 S 模式。 0：不代表 1：委托
0	USI	USI 指示是否将 U 模式软件中断委托给 S 模式。 0：不代表 1：委托

MIDELEG 位域

3.2.25 MIE (0x304) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PMOVI	BWEI	IMECCI	RSVD				MEIE	RSVD	SEIE	UEIE	MTIE	RSVD	STIE	UTIE	MSIE	RSVD	SSIE	USIE
N/A													RW	RW	RW	N/A				RW	N/A	RW	RW	RW	N/A	RW	RW	RW	N/A	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	0	x	0	0	0	x	0	0	0	x	0	0

MIE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	PMOVI	性能监视器溢出本地中断使能位 0：禁用 1：启用
17	BWEI	总线读/写事务错误本地中断使能位。处理器可能会收到加载/存储指令或缓存写回的总线错误。 0：禁用 1：启用
16	IMECCI	不精确的 ECC 错误本地中断使能位。处理器可能会在从端口访问或缓存写回时收到不精确的 ECC 错误。 0：禁用 1：启用
11	MEIE	M 模式外部中断使能位 0：禁用 1：启用
9	SEIE	S 模式外部中断使能位 0：禁用 1：启用
8	UEIE	U 模式外部中断使能位 0：禁用 1：启用
7	MTIE	M 模式定时器中断使能位。 0：禁用 1：启用
5	STIE	S 模式定时器中断使能位。 0：禁用 1：启用
4	UTIE	U 模式定时器中断使能位。 0：禁用 1：启用
3	MSIE	M 模式软件中断使能位 0：禁用 1：启用
1	SSIE	S 模式软件中断使能位。 0：禁用 1：启用
0	USIE	U 模式软件中断使能位。 0：禁用 1：启用

MIE 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.26 MTVEC (0x305) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASE_31_2																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

MTVEC [31:0]

位域	名称	描述
31-2	BASE_31_2	中断和异常处理程序的基址。当 PLIC 处于矢量模式时，请参阅上面的描述以了解对齐要求

MTVEC 位域

3.2.27 MCOUNTEREN (0x306) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	TM	CY
N/A																									RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

MCOUNTEREN [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
1	TM	见寄存器说明
0	CY	见寄存器说明

MCOUNTEREN 位域

3.2.28 MCOUNTINHIBIT (0x320) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	TM	CY
N/A																									RW	RW	RW	RW	RW	RW	RW

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

MCOUNTINHIBIT [31:0]

位域	名称	描述
6	HPM6	请参阅寄存器说明。
5	HPM5	请参阅寄存器说明。
4	HPM4	请参阅寄存器说明。
3	HPM3	请参阅寄存器说明。
2	IR	请参阅寄存器说明。
1	TM	请参阅寄存器说明。
0	CY	请参阅寄存器说明。

MCOUNTINHIBIT 位域

3.2.29 MHPMEVENT3 (0x323) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

MHPMEVENT3 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

MHPMEVENT3 位域

TYPE	SEL	事件名称	解释
0	1	Cycle count	Number of elapsed processor clock cycles
0	2	Retired instruction count	Number of retired instructions
0	3	Integer load instruction count	Number of retired load instructions (including LR).
0	4	Integer store instruction count	Number of retired store instructions (including SC).
0	5	Atomic instruction count	Number of retired atomic instructions (not including LR and SC).
0	6	System instruction count	Number of retired SYSTEM instructions(instructions with major opcode equal to 0b1110011).
0	7	Integer computational instruction count	Number of retired integer computational instructions.

©Shanghai HPMICRO Semiconductor Co., Ltd.

TYPE	SEL	事件名称	解释
0	8	Conditional branch instruction count	Number of retired conditional branch instructions.
0	9	Taken conditional branch instruction count	Number of retired conditional branch instructions that are taken.
0	10	JAL instruction count	Number of retired JAL instructions.
0	11	JALR instruction count	Number of retired JALR instructions.This event selector also counts the events monitored by the return instruction count event selector defined in the next row.
0	12	Return instruction count	Number of retired return instructions. Return instructions are JALR instructions with zero immediate offset and the following operands: • (rd != x1/x5) and (rs1 == x1/x5) • rd == x1 and rs1 == x5 • rd == x5 and rs1 == x1
0	13	Control transfer instruction count	Number of retired unconditional jumps (JAL and JALR) and conditional branch instructions.
0	14	EXEC.IT instruction count	Number of retired EXEC.IT instructions.
0	15	Integer multiplication instruction count	Number of retired integer multiplication instructions.
0	16	Integer division instruction count	Number of retired integer division/remainder instructions.
0	17	Floating-point load instruction count	Number of retired floating-point load instructions.
0	18	Floating-point store instruction count	Number of retired floating-point store instructions.
0	19	Floating-point addition instruction count	Number of retired floating-point addition/subtraction instructions.
0	20	Floating-point multiplication instruction count	Number of retired floating-point multiplication instructions.
0	21	Floating-point fused multiply-add instruction count	Number of retired floating-point fused multiply-add/subtraction instructions (FMADD, FMSUB, FNMSUB, FNMADD).
0	22	Floating-point division or square-root instruction count	Number of retired floating-point division/square-root instructions.
0	23	Other floating-point instruction count	Number of retired floating-point instructions not counted by the previous floating-point instruction event selectors
0	24	Integer multiplication and add/sub instruction count	Number of retired integer multiplication and add/sub instructions.

©Shanghai HPMICRO Semiconductor Co., Ltd.

TYPE	SEL	事件名称	解释
0	25	Retired operation count	Number of retired operations. a floating-point multiply-add instruction is counted as 2 operations. other instructions are counted as 1 operation
1	0	ILM access	Number of ILM transfers, including speculative instruction fetch, load/store accesses, ECC repair and slave port accesses.
1	1	DLM access	Number of DLM transfers, including speculative load/store accesses, ECC repair and slave port accesses.
1	2	I-Cache access	Number of completed I-Cache fetch access.
1	3	I-Cache miss	Number of I-Cache fetch miss.
1	4	D-Cache access	Number of completed D-Cache load-and-store access. Misaligned load/store accesses might increase this counter by either one or two, depending on access sizes and alignments. Only misaligned accesses crossing two cache lines are guaranteed to result in increment of two.
1	5	D-Cache miss	The event counts the number of D-Cache load-and-store miss. Misaligned load/store accesses might increase this counter by either zero, one or two, depending on access sizes, alignments and whether the accessed lines are in D-Cache.
1	6	D-Cache load access	Number of completed D-Cache load access. See the D-Cache access count event selector for the handling of misaligned load accesses.
1	7	D-Cache load miss	Number of D-Cache load miss. See the D-Cache miss count event selector for the handling of misaligned load accesses.
1	8	D-Cache store access	Number of completed D-Cache store access. See the D-Cache access count event selector for the handling of misaligned load accesses.
1	9	D-Cache store miss	Number of D-Cache store miss. See the D-Cache miss count event selector for the handling of misaligned load accesses.
1	10	D-Cache writeback	Number of D-Cache writeback.
1	11	Cycles waiting for I-Cache fill data	Number of cycles waiting for the return of the critical word of I-Cache misses from the system bus. This event selector does not monitor accesses to I/O regions or accesses to cacheable regions when I-Cache is turned off.

©Shanghai HPMICRO Semiconductor Co., Ltd.

TYPE	SEL	事件名称	解释
1	12	Cycles waiting for D-Cache fill data	Number of cycles waiting for the return of the critical word of D-Cache misses from the system bus. This event selector does not monitor accesses to I/O regions or accesses to cacheable regions when D-Cache is turned off.
1	13	Uncached fetch data access from bus	Number of accesses of uncached instruction data returning from the system bus. This event selector monitors accesses to I/O regions or accesses to cacheable regions when I-Cache is not configured or off.
1	14	Uncached load data access from bus	Number of accesses of uncached load data returning from the system bus. This event selector monitors accesses to I/O regions or accesses to cacheable regions when D-Cache is not configured or off.
1	15	Cycles waiting for uncached fetch data from bus	Number of cycles waiting for the instruction data to return from the system bus. This event selector monitors accesses to I/O regions or accesses to cacheable regions when I-Cache is not configured or off.
1	16	Cycles waiting for uncached load data from bus	Number of cycles waiting for the load data to return from the system bus. This event selector monitors accesses to I/O regions or accesses to cacheable regions when D-Cache is not configured or off.
1	23	Hardware prefetch bus access	This event counts the bus accesses generated by the hardware data prefetcher.
2	0	Misprediction of conditional branches (direction)	Number of misprediction of committed conditional branches.
2	1	Misprediction of taken conditional branches (direction)	Number of misprediction of committed taken conditional branches.
2	2	Misprediction of targets of Return instructions	Number of misprediction of committed Return instruction.

表 4: Event Selectors

3.2.30 MHPMEVENT4 (0x324) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

MHPMEVENT4 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

MHPMEVENT4 位域

3.2.31 MHPMEVENT5 (0x325) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

MHPMEVENT5 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

MHPMEVENT5 位域

3.2.32 MHPMEVENT6 (0x326) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

MHPMEVENT6 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

MHPMEVENT6 位域

3.2.33 MSCRATCH (0x340) (standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MSCRATCH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MSCRATCH [31:0]

位域	名称	描述
31-0	MSCRATCH	暂存寄存器存储。

MSCRATCH 位域

3.2.34 MEPC (0x341) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPC																															RSVD
RW																															N/A
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

MEPC [31:0]

位域	名称	描述
31-1	EPC	异常程序计数器。

MEPC 位域

3.2.35 MCAUSE (0x342) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT	RSVD																			EXCEPTION_CODE											
RW	N/A																			RW											
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0

MCAUSE [31:0]

位域	名称	描述
31	INTERRUPT	中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-0	EXCEPTION_CODE	异常代码当中断为 1 时，该值表示： 0：用户软件中断 1：特权软件中断 3：机器软件中断 4：用户定时器中断 5：监控定时器中断 7：机器定时器中断 8：用户外部中断 9：特权外部中断 11：机器外部中断 16：不精确的 ECC 错误中断（从端口访问、D-Cache 驱逐和非阻塞加载/存储）（M 模式） 17：总线读/写事务错误中断（M-mode） 18：性能监视器溢出中断（M-mode） 256+16：不精确的 ECC 错误中断（从端口访问、D-Cache 驱逐和非阻塞加载/存储）（S 模式） 256+17：总线写事务错误中断（S-mode） 256+18：性能监视器溢出中断（S-mode） 当中断位为 0 时，该值表示： 0：指令地址未对齐 1：指令访问错误 2：非法指令 3：断点 4：加载地址未对齐 5：负载访问故障 6：Store/AMO 地址未对齐 7：Store/AMO 访问故障 8：U-mode 环境调用 9：来自 S 模式的环境调用 11：M 模式的环境调用 32：堆栈溢出异常 33：堆栈下溢异常 40-47：保留

MCAUSE 位域

3.2.36 MTVAL (0x343) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MTVAL																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MTVAL [31:0]

位域	名称	描述
31-0	MTVAL	软件 trap 处理的异常特定信息。

MTVAL 位域

3.2.37 MIP (0x344) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PMOVI	BWEI	IMECCI	RSVD				MEIP	RSVD	SEIP	UEIP	MTIP	RSVD	STIP	UTIP	MSIP	RSVD	SSIP	USIP
N/A													RW	RW	RW	N/A				RW	N/A	RW	RW	RW	N/A	RW	RW	RW	N/A	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	0	x	0	0	0	x	0	0	0	x	0	0

MIP [31:0]

位域	名称	描述
18	PMOVI	性能监视器溢出本地中断挂起位。 0：未挂起 1：挂起
17	BWEI	总线读/写事务错误本地中断挂起位。处理器可能会收到加载/存储指令或缓存写回的总线错误。 0：未挂起 1：挂起
16	IMECCI	不精确的 ECC 错误本地中断使能位。处理器可能会在从端口访问或缓存写回时收到不精确的 ECC 错误。 0：未挂起 1：挂起
11	MEIP	M 模式外部中断挂起位。 0：未挂起 1：挂起
9	SEIP	S 模式外部中断挂起位。 0：未挂起 1：挂起
8	UEIP	U 模式外部中断挂起位。 0：未挂起 1：挂起

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	MTIP	M 模式定时器中断挂起位。 0：未挂起 1：挂起
5	STIP	S 模式定时器中断挂起位。 0：未挂起 1：挂起
4	UTIP	U 模式定时器中断挂起位 0：未挂起 1：挂起
3	MSIP	M 模式软件中断挂起位。 0：未挂起 1：挂起
1	SSIP	S 模式软件中断挂起位。 0：未挂起 1：挂起
0	USIP	U 模式软件中断挂起位。 0：未挂起 1：挂起

MIP 位域

3.2.38 PMPCFG0 (0x3A0) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMP3CFG								PMP2CFG								PMP1CFG								PMP0CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMPCFG0 [31:0]

位域	名称	描述
31-24	PMP3CFG	见 PMPCFG 表
23-16	PMP2CFG	见 PMPCFG 表
15-8	PMP1CFG	见 PMPCFG 表
7-0	PMP0CFG	见 PMPCFG 表

PMPCFG0 位域

3.2.39 PMPCFG1 (0x3A1) (standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMP7CFG								PMP6CFG								PMP5CFG								PMP4CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMPCFG1 [31:0]

位域	名称	描述
31-24	PMP7CFG	见 PMPCFG 表
23-16	PMP6CFG	见 PMPCFG 表
15-8	PMP5CFG	见 PMPCFG 表
7-0	PMP4CFG	见 PMPCFG 表

PMPCFG1 位域

3.2.40 PMPCFG2 (0x3A2) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMP11CFG								PMP10CFG								PMP9CFG								PMP8CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMPCFG2 [31:0]

位域	名称	描述
31-24	PMP11CFG	见 PMPCFG 表
23-16	PMP10CFG	见 PMPCFG 表
15-8	PMP9CFG	见 PMPCFG 表
7-0	PMP8CFG	见 PMPCFG 表

PMPCFG2 位域

3.2.41 PMPCFG3 (0x3A3) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMP15CFG								PMP14CFG								PMP13CFG								PMP12CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

PMPCFG3 [31:0]

位域	名称	描述
31-24	PMP15CFG	见 PMPCFG 表
23-16	PMP14CFG	见 PMPCFG 表
15-8	PMP13CFG	见 PMPCFG 表
7-0	PMP12CFG	见 PMPCFG 表

PMPCFG3 位域

7	6	5	4	3	2	1	0
L	RSVD		A		X	W	R
W1S*	N/A		RW		RW	RW	RW
0	x	x	0	0	0	0	0

表 5: PMPCFG [7:0]


位域	名称	描述
7	L	Write lock and permission enforcement bit for Machine mode 0:Machine mode writes to PMP entry registers are allowed. R/W/X permissions apply to S and U modes. 1:For PMP entry i, writes to PMPiCFG and PMPADDRi are ignored. Additionally, if PMPiCFG.A is set to TOR, writes to pmpaddri-1 are ignored as well. As for permission enforcement, R/W/X permissions apply to all modes. This bit can only be cleared to 0 with a system reset.
4-3	A	Address matching mode. 0:OFF: Null region. 1:TOR: Top of range. For PMP entry 0, it matches any address A < pmpaddr0. For PMP entry i, it matches any address A such that pmpaddri > A >= pmpaddri-1. But the 4-byte range is not supported. 2:Reserved. 3:NAPOT: Naturally aligned power-of-2 region. This mode makes use of the low-order bits of the associated address register to encode the size of the range. The minimal size of NAPOT regions must be 8 bytes.
2	X	Instruction execution control. 0:Instruction execution is not allowed 1:Instruction execution is allowed.

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	W	Write access control. 0:Write accesses are not allowed. 1:Write accesses are allowed.
0	R	Read access control. 0:Read accesses are not allowed. 1:Read accesses are allowed.

表 6: PMPCFG 位域

3.2.42 PMPADDR[PMPADDR0] (0x3B0 + 0x1 * n) (standard read/write)




PMPADDR [31:0]

位域	名称	描述
31-2	PMPADDR_31_2	寄存器内容：匹配大小（字节） aaaa. . . aaa0 8 aaaa. . . aa01 16 aaaa. . . a011 32 . . . . . aa01. . . 1111 2^{XLEN} a011. . . 1111 2^{XLEN+1} 0111. . . 1111 2^{XLEN+2} 1111. . . 1111 2^{XLEN+3*1}

PMPADDR 位域

3.2.43 TSELECT (0x7A0) (standard read/write)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TSELECT [31:0]

位域	名称	描述
31-0	TRIGGER_INDEX	该寄存器确定哪个 trigger 可通过其他 trigger 寄存器访问。

TSELECT 位域

3.2.44 TDATA1 (0x7A1) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE				DMODE	DATA																										
RW				RW	RW																										
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TDATA1 [31:0]

位域	名称	描述
31-28	TYPE	表示 trigger 类型。 0：选择的 trigger 无效。 2：选择的 trigger 是地址/数据匹配 trigger。 3：选择的 trigger 是指令计数 trigger 4：选择的 trigger 为中断 trigger。 5：选择的 trigger 是异常 trigger。
27	DMODE	设置此字段以指示调试模式使用的 trigger。 0：Debug-mode 和 M-mode 都可以写当前选中的 trigger 寄存器。 1：只有调试模式可以写入当前选择的 trigger 寄存器。忽略来自 M 模式的写入。
26-0	DATA	特定 trigger 的数据

TDATA1 位域

3.2.45 MCONTROL (0x7A1) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE				DMODE	MASKMAX						RSVD					ACTION				CHAIN	MATCH				M	RSVD	S	U	EXECUTE	STORE	LOAD
RW				RW	RO						N/A					RW				RW	RW				RW	N/A	RW	RW	RW	RW	RW
0	0	1	0	0	0	1	0	0	1	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

MCONTROL [31:0]

位域	名称	描述
31-28	TYPE	表示 trigger 类型。 0：选择的 trigger 无效。 2：选择的 trigger 是地址/数据匹配 trigger。
27	DMODE	设置此字段以指示调试模式使用 trigger。 0：Debug-mode 和 M-mode 都可以写当前选中的 trigger 寄存器 1：只有调试模式可以写入当前选择的 trigger 寄存器。忽略来自 M 模式的写入。
26-21	MASKMAX	表示硬件支持的最大自然对齐范围为 2^12 字节。
15-12	ACTION	设置此字段以选择此 trigger 匹配时会发生什么。 0：引发断点异常 1：进入调试模式。（仅当 DMODE 为 1 时才支持。）
11	CHAIN	设置此字段以启用 trigger 链。 0：当此 trigger 匹配时，执行配置的动作。 1：当这个 trigger 不匹配时，它阻止下一个索引的 trigger 匹配。 如果 trigger 数为 2，则该字段在触发器 1 上硬连线为 0 (tselect = 1)。 如果 trigger 数量为 4，则该字段是硬连线的 在 trigger 3 上变为 0 (tselect = 3)。 如果 trigger 数为 8，则该字段在 trigger 3 和 trigger 7 上硬连线为 0（tselect = 3 或 7）。
10-7	MATCH	设置该字段选择匹配方案。0：当值等于 tdata2 时匹配。1：当值的前 M 位与 tdata2 的前 M 位匹配时匹配。M 是 31 减去最低有效位的索引 tdata2 中包含 0。 2：当值大于（无符号）或等于 tdata2 时匹配。 3：当值小于（无符号）tdata2 时匹配
6	M	设置此字段以在 M 模式下启用此 trigger。
4	S	设置此字段以在 S 模式下启用此 trigger。
3	U	设置此字段以在 U 模式下启用此 trigger。
2	EXECUTE	设置此字段以启用此 trigger 来比较指令的虚拟地址。
1	STORE	设置此字段以启用此 trigger 来比较 store 的虚拟地址。
0	LOAD	设置此字段以启用此 trigger 以比较负载的虚拟地址。

MCONTROL 位域

3.2.46 ICOUNT (0x7A1) (standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE				DMODE	RSVD																COUNT	M	RSVD	S	U	ACTION						
RW				RW	N/A																RO	RW	N/A	RW	RW	RW						
0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	0	x	0	0	0	0	0	0	0	0

ICOUNT [31:0]

位域	名称	描述
31-28	TYPE	选择的 trigger 是指令计数 trigger。
27	DMODE	设置此字段以指示调试模式使用 trigger。 0：Debug-mode 和 M-mode 都可以写当前选中的 trigger 寄存器。 1：只有调试模式可以写入当前选择的 trigger 寄存器。忽略来自 M 模式的写入。
10	COUNT	此字段硬连线为 1 以支持单步执行
9	M	设置此字段以在 M 模式下启用此 trigger。
7	S	设置此字段以在 S 模式下启用此 trigger。
6	U	设置此字段以在 U 模式下启用此 trigger。
5-0	ACTION	设置此字段以选择此 trigger 匹配时会发生什么。 0：引发断点异常 1：进入调试模式。（仅当 DMODE 为 1 时才支持。）

ICOUNT 位域

3.2.47 ITRIGGER (0x7A1) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE				DMODE	RSVD																	M	RSVD	S	U	ACTION						
RW				RW	N/A																	RW	N/A	RW	RW	RW						
0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	0	0	0	0	0	0	0	0

ITRIGGER [31:0]

位域	名称	描述
31-28	TYPE	所选 trigger 为中断 trigger。
27	DMODE	设置此字段以指示调试模式使用 trigger。 0：Debug-mode 和 M-mode 都可以写当前选中的 trigger 寄存器。 1：只有调试模式可以写入当前选择的 trigger 寄存器。忽略来自 M 模式的写入。
9	M	设置此字段以在 M 模式下启用此 trigger。
7	S	设置此字段以在 S 模式下启用此 trigger。
6	U	设置此字段以在 U 模式下启用此 trigger。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-0	ACTION	设置此字段以选择此 trigger 匹配时会发生什么。 0：引发断点异常。 1：进入调试模式。（仅当 DMODE 为 1 时才支持。）

ITRIGGER 位域

3.2.48 ETRIGGER (0x7A1) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE				DMODE	RSVD																NMI	M	RSVD	S	U	ACTION						
RW				RW	N/A																RW	RW	N/A	RW	RW	RW						
0	0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	0	0	0	0	0	0	0	0

ETRIGGER [31:0]

位域	名称	描述
31-28	TYPE	选择的 trigger 是异常 trigger。
27	DMODE	设置此字段以指示调试模式使用 trigger。 0：Debug-mode 和 M-mode 都可以写当前选中的 trigger 寄存器。 1：只有调试模式可以写入当前选择的 trigger 寄存器。忽略来自 M 模式的写入。
10	NMI	设置此字段以在不可屏蔽中断中启用此 trigger，而不管 s、u 和 m 的值如何。
9	M	设置此字段以在 M 模式下启用此 trigger。
7	S	设置此字段以在 S 模式下启用此 trigger。
6	U	设置此字段以在 U 模式下启用此 trigger。
5-0	ACTION	设置此字段以选择此 trigger 匹配时会发生什么。 0：引发断点异常 1：进入调试模式。（仅当 DMODE 为 1 时才支持。）

ETRIGGER 位域

3.2.49 TDATA2 (0x7A2) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TDATA2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	DATA	该寄存器提供对 tselect 寄存器选择的当前所选 trigger 寄存器的 tdata2 寄存器的访问，并且它保存特定于 trigger 的数据。

TDATA2 位域

3.2.50 TDATA3 (0x7A3) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TDATA3 [31:0]

位域	名称	描述
31-0	DATA	该寄存器提供对 tselect 寄存器选择的当前所选触发寄存器的 tdata3 寄存器的访问，并且它保存特定于触发器的数据。

TDATA3 位域

3.2.51 TEXTRA (0x7A3) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MVALUE						MSELECT	RSVD														SVALUE									SSELECT	
RW						RW	N/A														RW									RW	
0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

TEXTRA [31:0]

位域	名称	描述
31-26	MVALUE	与 MSELECT 一起使用的数据。
25	MSELECT	0：忽略 MVALUE。 1：此 trigger 仅在 mcontext 的低位等于 MVALUE 时匹配。
10-2	SVALUE	与 SSELECT 一起使用的数据。
1-0	SSELECT	0: 忽略 MVALUE 1：此 trigger 仅在 scontext 的低位等于 SVALUE 时匹配 2：此 trigger 仅在 satp.ASID 等于 SVALUE 时才匹配。

TEXTRA 位域

3.2.52 TINFO (0x7A4) (standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																INFO															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*

TINFO [31:0]

位域	名称	描述
15-0	INFO	tdata1 中每种可能类型的一位。位 N 对应于类型 N。如果设置了该位，那么当前选择的 trigger 支持类型。如果当前选择的 trigger 不存在，则该字段包含 1。 0：当该位被设置时，该 tselect 没有触发 1：保留并硬连线为 0。 2：设置该位时，选择的 trigger 支持地址/数据匹配 trigger 类型 3：当该位置位时，选择的 trigger 支持指令计数 trigger 类型。 4：当该位被设置时，选择的 trigger 支持中断 trigger 类型 5：当该位被设置时，选择的 trigger 支持异常 trigger 类型 15：当该位被设置时，选定的 trigger 存在（因此枚举不应终止），但当前不可用。 其他：保留以备将来使用。

TINFO 位域

3.2.53 TCONTROL (0x7A5) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								MPTE	RSVD			MTE	RSVD		
N/A																								RW	N/A			RW	N/A		
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0	x	x	x

TCONTROL [31:0]

位域	名称	描述
7	MPTE	M 模式先前 trigger 启用字段。当陷入 M 模式时，MPTE 被设置为 MTE 的值。
3	MTE	M-mode trigger enable field。当陷入 M-mode 的异常时，MTE 设置为 0。当执行 MRET 指令时，MTE 设置为 MPTE 的值。 0：当 hart 处于 M 模式时，trigger 不匹配/trigger。 1：当 hart 处于 M 模式时，trigger 会匹配/开火。

TCONTROL 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.54 MCONTEXT (0x7A8) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										MCONTEXT					
N/A																										RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

MCONTEXT [31:0]

位域	名称	描述
5-0	MCONTEXT	机器模式软件可以将上下文编号写入该寄存器，可用于设置仅在该特定上下文中 trigger 的 trigger。

MCONTEXT 位域

3.2.55 SCONTEXT (0x7AA) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SCONTEXT									
N/A																							RW									
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

SCONTEXT [31:0]

位域	名称	描述
8-0	SCONTEXT	机器模式软件可以将上下文编号写入该寄存器，可用于设置仅在该特定上下文中 trigger 的 trigger。

SCONTEXT 位域

3.2.56 DCSR (0x7B0) (debug-mode-only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
XDEBUGVER				RSVD												EBREAKM	RSVD	EBREAKS	EBREAKU	STEPIE	STOPCOUNT	STOPTIME	CAUSE			RSVD	MPRVEN	NMIP	STEP	PRV	
RO				N/A												RW	N/A	RW	RW	RW	RW	RW	RO			N/A	RW	RO	RW	RW	
0	1	0	0	x	x	x	x	x	x	x	x	x	x	x	x	0	x	0	0	0	1	1	0	0	0	x	0	0	0	1	1

DCSR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-28	XDEBUGVER	外部调试器的版本。0 表示不存在外部调试器，4 表示外部调试器符合 RISC-V External Debug Support (TD003) V0.13
15	EBREAKM	该位控制机器模式下 EBREAK 指令的行为 0：生成常规断点异常 1：进入调试模式
13	EBREAKS	该位控制 EBREAK 指令在特权用户模式下的行为。 0：生成常规断点异常 1：进入调试模式
12	EBREAKU	该位控制 EBREAK 指令在用户/应用程序模式下的行为 0：生成常规断点异常 1：进入调试模式
11	STEPIE	该位控制单步执行时是否启用中断 0：单步执行时禁止中断 1：允许单步中断
10	STOPCOUNT	该位控制是否在调试模式下停止性能计数器。 0：在调试模式下不停止计数器 1：在调试模式下停止计数器
9	STOPTIME	此位控制定时器在调试模式下是否停止。如果处理器处于调试模式并且此位已设置，则处理器仅将其停止时间输出引脚驱动为 1。需要集成工作以使平台中的定时器观察此引脚是否真正停止他们。 0：在调试模式下不停止定时器 1：在调试模式下停止定时器
8-6	CAUSE	进入调试模式的原因。当有多种原因进入调试模式时，确定 CAUSE 值的优先级将是：触发模块 >EBREAK>halt-on-reset>halt 请求 > 单步。Halt 请求是发出的请求通过外部调试器 0：保留 1：EBREAK 2：trigger 模块 3：hart 请求 4：单步 5：Halt-on-reset 6-7：保留
4	MPRVEN	该位控制 mstatus.MPRV 在调试模式下是否生效。 0: mstatus 中的 MPRV 在调试模式下被忽略。 1：mstatus 中的 MPRV 在 Debug 模式下生效。
3	NMIP	设置此位后，hart 将有一个不可屏蔽中断 (NMI) 待处理。由于 NMI 可以指示硬件错误情况，因此一旦设置了此位，就可能无法进行可靠的调试。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2	STEP	该位控制非 DebugMode 指令执行是否处于单步模式。设置时，hart 在单条指令执行后返回 Debug Mode。如果由于异常指令没有完成，hart 将立即进入 Debug 执行异常处理程序之前的模式，并设置了适当的异常寄存器。 0：单步模式关闭 1：单步模式开启
1-0	PRV	进入调试模式时 hart 运行的权限级别。外部调试器可以修改此值以在退出调试模式时更改 hart 的权限级别。 0：用户/应用 1：特权 2：预留 3：机器

DCSR 位域

3.2.57 DPC (0x7B1) (debug-mode-only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DPC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DPC [31:0]

位域	名称	描述
31-0	DPC	调试程序计数器。位 0 硬连线为 0。

DPC 位域

3.2.58 DSCRATCH0 (0x7B2) (debug-mode-only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DSCRATCH																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DSCRATCH0 [31:0]

位域	名称	描述
31-0	DSCRATCH	保留供调试模块使用的暂存寄存器。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

DSCRATCH0 位域

3.2.59 DSCRATCH1 (0x7B3) (debug-mode-only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DSCRATCH																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DSCRATCH1 [31:0]

位域	名称	描述
31-0	DSCRATCH	保留供调试模块使用的暂存寄存器。

DSCRATCH1 位域

3.2.60 MILMB (0x7C0) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IBPA																						RSVD						RWECC	ECCEN		IEN
RO																						N/A						RW	RW		RO
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	x	x	x	x	x	x	0	0	0	1

MILMB [31:0]

位域	名称	描述
31-10	IBPA	ILM 的基本物理地址。它必须是 ILM 大小的整数倍
3	RWECC	控制 ILM RAM 的 ECC 代码的诊断访问。设置后，加载/存储到 ILM 将 ECC 代码读/写到 mecc_code 寄存器。可以设置此位以注入 ECC 错误以测试 ECC 处理程序。 0：禁用 ECC 代码的诊断访问 1：启用 ECC 代码的诊断访问
2-1	ECCEN	奇偶校验/ECC 使能控制： 0：禁用奇偶校验/ECC 1：预留 2：仅对不可纠正的奇偶校验/ECC 错误生成异常 3：对任何类型的奇偶校验/ECC 错误生成异常

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	IEN	ILM 使能控制： 0：ILM 被禁用 1：ILM 已启用

MILMB 位域

3.2.61 MDLMB (0x7C1) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DBPA																						RSVD						RWECC	ECCEN		DEN
RO																						N/A						RW	RW		RO
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	x	x	x	x	x	x	0	0	0	1

MDLMB [31:0]

位域	名称	描述
31-10	DBPA	DLM 的基本物理地址。它必须是 DLM 大小的整数倍
3	RWECC	控制 DLM RAM 的 ECC 代码的诊断访问。设置后，加载/存储到 DLM 将 ECC 代码读/写到 mecc_code 寄存器。可以设置此位以注入 ECC 错误以测试 ECC 处理程序。 0：禁用 ECC 代码的诊断访问 1：启用 ECC 代码的诊断访问
2-1	ECCEN	奇偶校验/ECC 使能控制： 0：禁用奇偶校验/ECC 1：预留 2：仅对不可纠正的奇偶校验/ECC 错误生成异常 3：对任何类型的奇偶校验/ECC 错误生成异常
0	DEN	DLM 使能控制： 0：DLM 被禁用 1：DLM 已启用

MDLMB 位域

3.2.62 MECC_CODE (0x7C2) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD									INSN	RAMID				P	C	RSVD									CODE							
N/A									RO	RO				RO	RO	N/A									RW							
x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	1


MECC_CODE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22	INSN	指示奇偶校验/ECC 错误是由取指令还是数据访问引起的。 0：数据访问 1：指令获取
21-18	RAMID	导致奇偶校验/ECC 错误的 RAM 的 ID。该位在奇偶校验/ECC 错误异常时更新。 0-1: 保留 2：I-Cache 的 Tag RAM 3：I-Cache 的数据 RAM 4：D-Cache 的 Tag RAM 5：D-Cache 的数据 RAM 6：TLB 的标签 RAM 7：TLB 的数据 RAM 8: ILM 9: DLM 10-15：保留
17	P	精确错误。此位在奇偶校验/ECC 错误异常时更新。 0：不精确的错误 1：精确误差
16	C	可纠正错误。此位在奇偶校验/ECC 错误异常时更新。 0：不可纠正的错误 1：可纠正错误
6-0	CODE	该字段记录 ECC 错误异常的 ECC 值。当启用 ECC 代码的诊断访问时（milmb.RWECC 或 mdlmb.RWECC 为 1），此字段还用于读/写 ECC 代码。

MECC_CODE 位域

3.2.63 MNVEC (0x7C3) (non-standard read/write)



MNVEC [31:0]

位域	名称	描述
31-0	MNVEC	NMI 处理程序的基址。它的值是 reset_vector 的零扩展值。

MNVEC 位域

3.2.64 MXSTATUS (0x7C4) (non-standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										PDME	DME	RSVD		PPFT_EN	PFT_EN
N/A																										RW	RW	N/A		RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0

MXSTATUS [31:0]

位域	名称	描述
5	PDME	用于在进入 trap 时保存之前的 DME 状态。如果不支持数据缓存和数据本地内存，则此字段硬连线为 0。
4	DME	机器数据错误标志。它表示数据缓存或数据本地内存 (DLM) 发生异常。设置此位时，加载/存储访问将绕过 D-Cache。处理完机器错误后，异常处理程序应清除该位。
1	PPFT_EN	当 mcause 是不精确异常（以中断的形式）时，PM 字段记录了导致不精确异常的指令的特权模式。PM 字段编码 定义如下： 0：用户模式 1：特权模式 2：保留 3：机器模式
0	PFT_EN	启用性能节流。启用节流后，处理器将在 mpft_ctl.T_LEVEL 中指定的性能级别执行指令。进入 trap 时： PPFT_EN <= PFT_EN; PFT_EN <= mpft_ctl.FAST_INT ? 0 :PFT_EN; 在执行 MRET 指令时： PFT_EN <= PPFT_EN; 如果不支持 PowerBrake 功能，则此字段硬连线为 0。

MXSTATUS 位域

3.2.65 MPFT_CTL (0x7C5) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							FAST_INT	T_LEVEL				RSVD			
N/A																							RW	RW				N/A			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	x	x	x

MPFT_CTL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	FAST_INT	快速中断响应。如果设置了这个字段，当处理器进入中断处理程序时，mxstatus.PFT_EN 将被自动清除。
7-4	T_LEVEL	节流级别。处理器在节流级别 0 时性能最高，在节流级别最低时节流级别 15 的性能。 0：Level 0（最高性能） 1-14:1-14 级 15：Level 15（最低性能）

MPFT_CTL 位域

3.2.66 MHSP_CTL (0x7C6) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										M	S	U	SCHM	UDF_EN	OVF_EN
N/A																										RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0


MHSP_CTL [31:0]

位域	名称	描述
5	M	在机器模式下启用 SP 保护和记录机制 0：该机制在机器模式下被禁用。 1：该机制在机器模式下启用。
4	S	在特权模式下启用 SP 保护和记录机制 0：特权模式下该机制被禁用 1：该机制在特权模式下启用
3	U	在用户模式下启用 SP 保护和记录机制 0：该机制在用户模式下被禁用 1：该机制在用户模式下启用。
2	SCHM	选择堆栈保护和记录机制的运行方案 0：堆栈上溢/下溢检测 1：栈顶记录
1	UDF_EN	堆栈下溢保护机制使能位。当发生堆栈保护（上溢或下溢）异常时，该位将被硬件自动清零。 0：堆栈下溢保护禁用 1：堆栈下溢保护使能。
0	OVF_EN	堆栈溢出保护和记录机制使能位。当发生堆栈保护（上溢或下溢）异常时，该位将被硬件自动清零。 0：禁用堆栈溢出保护和记录机制。 1：启用堆栈溢出保护和记录机制。

MHSP_CTL 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.67 MSP_BOUND (0x7C7) (non-standard read/write)




MSP_BOUND [31:0]

位域	名称	描述
31-0	MSP_BOUND	机器 SP 绑定

MSP_BOUND 位域

3.2.68 MSP_BASE (0x7C8) (non-standard read/write)




MSP_BASE [31:0]

位域	名称	描述
31-0	SP_BASE	机器 SP base

MSP_BASE 位域

3.2.69 MDCAUSE (0x7C9) (non-standard read/write)



MDCAUSE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6-5	PM	当 mcause 不是精确的异常（以中断的形式）时，PM 字段记录了导致不精确异常的指令的特权模式。PM 字段编码定义如下： 0：用户模式 1：特权模式 2：保留 3：机器模式
2-0	MDCAUSE	该寄存器进一步消除了 mcause 寄存器中记录的陷阱的原因。 精确异常的 MDCAUSE 值： 当 mcause == 1（指令访问错误）时： 0：保留；1：ECC/奇偶校验错误；2：PMP 指令访问冲突；3：总线错误；4：PMA 空孔访问 当 mcause == 2（非法指令）时： 0：请解析 mtval CSR；1：FP 禁用异常；2：ACE 禁用异常 当 mcause == 5 (Load access fault): 0：保留；1：ECC/奇偶校验错误；2：PMP 加载访问冲突；3：总线错误；4：地址错位；5：PMA 空孔访问；6：PMA 属性不一致；7:PMA NAMO 异常 当 mcause == 7（存储访问错误）时： 0：保留；1：ECC/奇偶校验错误；2：PMP 加载访问冲突；3：总线错误；4：地址错位；5：PMA 空孔访问；6：PMA 属性不一致；7:PMA NAMO 异常 不精确异常的 MDCAUSE 值： 当 mcause == Local Interrupt 16 或 Local Interrupt 272 (16 + 256)（ECC 错误本地中断） 0：保留；1：LM 从端口 ECC/Parity 错误；2：不精确存储 ECC/奇偶校验错误；3：不精确加载 ECC/奇偶校验错误 当 mcause == Local Interrupt 17 or Local Interrupt 273 (17 + 256) (Bus read/write transaction error local interrupt) 0：保留；1：总线读取错误；2：总线写错误；3：加载指令引起的 PMP 错误；4：存储指令导致的 PMP 错误；5：加载指令引起的 PMA 错误；6：存储指令导致的 PMA 错误

MDCAUSE 位域

3.2.70 MCACHE_CTL (0x7CA) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	DC_WAROUND		DC_FIRST_WORD	IC_FIRST_WORD	DPREF_EN	IPREF_EN	CCTL_SUEN	DC_RWECC	IC_RWECC	DC_ECCEN		IC_ECCEN		DC_EN	IC_EN

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																	RW		RO	RO	RW	RW	RW	RW	RW	RW		RW		RW	RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0

MCACHE_CTL [31:0]

位域	名称	描述
14-13	DC_WAROUND	缓存写回阈值 0：禁用流媒体。所有可缓存的写未命中都根据 PMA 设置分配一个缓存线。 1：在连续存储到 4 个缓存行后，无论 PMA 设置如何，停止分配 D-Cache 条目。 2：在连续存储到 64 个缓存行后，无论 PMA 设置如何，停止分配 D-Cache 条目。 3：在连续存储到 128 个缓存行后，无论 PMA 设置如何，停止分配 D-Cache 条目。
12	DC_FIRST_WORD	缓存未命中分配填充策略 0：缓存行数据先返回关键（双）字 1：缓存线数据先返回最低地址（双）字”
11	IC_FIRST_WORD	缓存未命中分配填充策略 0：缓存行数据先返回关键（双）字 1：缓存线数据先返回最低地址（双）字”
10	DPREF_EN	当 D-Cache 大小不为 0 时，该位控制硬件预取，用于对可缓存内存区域的加载/存储访问 0：在加载/存储内存访问时禁用硬件预取 1：在加载/存储内存访问时启用硬件预取
9	IPREF_EN	当缓存大小不为 0 时，此位控制硬件预取，以便将指令提取到可缓存的内存区域 0：在指令提取时禁用硬件预取 1：在指令取指时启用硬件预取
8	CCTL_SUEN	为特权模式和用户模式软件启用位以访问 ucctlbeginaddr 和 ucctlcommand CSR 0：在 S/U 模式下禁止 ucctlbeginaddr 和 ucctlcommand 访问 1：在 S/U 模式下启用 ucctlbeginaddr 和 ucctlcommand 访问
7	DC_RWECC	控制数据缓存 RAM 的 ECC 代码的诊断访问。设置它以启用 CCTL 操作以访问 ECC 代码。此位可以设置为注入 ECC 错误以测试 ECC 处理程序 0：禁用 ECC 代码的诊断访问 1：启用 ECC 代码的诊断访问

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6	IC_RWECC	控制指令缓存 RAM 的 ECC 代码的诊断访问。设置它以启用 CCTL 操作以访问 ECC 代码。可以设置该位以注入 ECC 错误以测试 ECC 处理程序。 0：禁用 ECC 代码的诊断访问 1：启用 ECC 代码的诊断访问
5-4	DC_ECCEN	数据缓存奇偶校验/ECC 错误检查启用控制。 0：禁用奇偶校验/ECC 1：预留 2：仅对不可纠正的奇偶校验/ECC 错误生成异常 3：对任何类型的奇偶校验/ECC 错误生成异常
3-2	IC_ECCEN	指令缓存奇偶校验/ECc 错误检查启用控制 0：禁用奇偶校验/ECC 1：预留 2：仅对不可纠正的奇偶校验/ECC 错误生成异常 3：对任何类型的奇偶校验/ECC 错误生成异常
1	DC_EN	控制是否启用数据缓存。 0:D-Cache 被禁用 1:D-Cache 已启用
0	IC_EN	控制是否启用指令缓存。 0：I-Cache 被禁用 1：I-Cache 已启用

MCACHE_CTL 位域

3.2.71 MCCTLBEGINADDR (0x7CB) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MCCTLBEGINADDR [31:0]

位域	名称	描述
31-0	VA	该寄存器保存 CCTL 操作所需的地址信息

MCCTLBEGINADDR 位域

3.2.72 MCCTLCOMMAND (0x7CC) (non-standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											VA					
N/A																											RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

MCCTLCOMMAND [31:0]

位域	名称	描述
4-0	VA	参见 CCTL 命令定义表

MCCTLCOMMAND 位域

值 (DEC)	值 (BIN)	命令	类型
0	0b00_000	L1D_VA_INVAL	VA
1	0b00_001	L1D_VA_WB	VA
2	0b00_010	L1D_VA_WBINVAL	VA
3	0b00_011	L1D_VA_LOCK	VA
4	0b00_100	L1D_VA_UNLOCK	VA
6	0b00_110	L1D_WBINVAL_ALL	-
7	0b00_111	L1D_WB_ALL	-
8	0b01_000	L1I_VA_INVAL	VA
11	0b01_011	L1I_VA_LOCK	VA
12	0b01_100	L1I_VA_UNLOCK	VA
16	0b10_000	L1D_IX_INVAL	Index
17	0b10_001	L1D_IX_WB	Index
18	0b10_010	L1D_IX_WBINVAL	Index
19	0b10_011	L1D_IX_RTAG	Index
20	0b10_100	L1D_IX_RDATA	Index
21	0b10_101	L1D_IX_WTAG	Index
22	0b10_110	L1D_IX_WDATA	Index
23	0b10_111	L1D_INVAL_ALL	-
24	0b11_000	L1I_IX_INVAL	Index
27	0b11_011	L1I_IX_RTAG	Index
28	0b11_100	L1I_IX_RDATA	Index
29	0b11_101	L1I_IX_WTAG	Index
30	0b11_110	L1I_IX_WDATA	Index

表 7: CCTL Command Definition

3.2.73 MCCTLDATA (0x7CD) (non-standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											VA					
N/A																											RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

MCCTLDATA [31:0]

位域	名称	描述
4-0	VA	查看访问 mcctldata 表的 CCTL 命令

MCCTLDATA 位域

值 (DEC)	值 (BIN)	命令	类型
3	0b00_011	L1D_VA_LOCK	VA
11	0b01_011	L1I_VA_LOCK	VA
19	0b10_011	L1D_IX_RTAG	Index
20	0b10_100	L1D_IX_RDATA	Index
21	0b10_101	L1D_IX_WTAG	Index
22	0b10_110	L1D_IX_WDATA	Index
27	0b11_011	L1I_IX_RTAG	Index
28	0b11_100	L1I_IX_RDATA	Index
29	0b11_101	L1I_IX_WTAG	Index
30	0b11_110	L1I_IX_WDATA	Index

表 8: CCTL Commands Which Access mcctldata

3.2.74 MCOUNTERWEN (0x7CE) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTERWEN [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	CY	见寄存器说明

MCOUNTERWEN 位域

3.2.75 MCOUNTERINTEN (0x7CF) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTERINTEN [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

MCOUNTERINTEN 位域

3.2.76 MMISC_CTL (0x7D0) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							NBLD_EN	RSVD	MSA_UNA	RSVD		BRPE	RVCOMPM	VEC_PLIC	RSVD
N/A																							RW	N/A	RW	N/A		RW	RW	RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	1	x	x	1	0	0	x

MMISC_CTL [31:0]

位域	名称	描述
8	NBLD_EN	该字段控制加载指令的阻塞行为。当该位清零时，访问非设备区域的加载指令是阻塞的。当该位被设置时，加载指令在这种情况下不会阻塞，并且不再报告总线错误同步。 0：加载到内存区域被阻塞。 1：加载到内存区域是非阻塞的。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6	MSA_UNA	该字段控制加载/存储指令是否可以访问未对齐的内存位置而不会产生地址未对齐的异常。 支持指令：LW/LH/LHU/SW/SH 0：未对齐访问产生地址未对齐异常。 1：未对齐访问产生地址未对齐异常。
3	BRPE	分支预测使能位。该位控制所有分支预测结构。 0：禁用 1：启用 如果不支持分支预测结构，则该位硬连线为 0。
2	RVCOMPM	RISC-V 兼容模式使能位。如果打开兼容模式，所有特定指令都成为保留指令 0：禁用 1：启用
1	VEC_PLIC	选择 PLIC 的操作模式： 0：普通模式 1：矢量模式 请注意，该位和 NCEPLIC100 中功能使能寄存器的向量模式使能位 (VECTORED) 都应打开，以便向量中断支持正常工作。如果不支持向量 PLIC 功能，则该位硬连线为 0。

MMISC_CTL 位域

3.2.77 MCOUNTERMASK_M (0x7D1) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTERMASK_M [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

MCOUNTERMASK_M 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.78 MCOUNTERMASK_S (0x7D2) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTERMASK_S [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

MCOUNTERMASK_S 位域

3.2.79 MCOUNTERMASK_U (0x7D3) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTERMASK_U [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

MCOUNTERMASK_U 位域

3.2.80 MCOUNTEROVF (0x7D4) (non-standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

MCOUNTEROVF [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

MCOUNTEROVF 位域

3.2.81 MSLIDELEG (0x7D5) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PMOVI	BWEI	IMECCI	RSVD															
N/A													RW	RW	RW	N/A															
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

MSLIDELEG [31:0]

位域	名称	描述
18	PMOVI	将 S 模式性能监视器溢出本地中断委托给 S 模式。 0：不委托给 S 模式。 1：委托给 S 模式。
17	BWEI	将 S 模式总线读/写事务错误本地中断委托给 S 模式 0：不委托给 S 模式。 1：委托给 S 模式。
16	IMECCI	将 S 模式从端口 ECC 错误本地中断委托给 S 模式 0：不委托给 S 模式。 1：委托给 S 模式。

MSLIDELEG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.82 MCLK_CTL (0x7DF) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FUNIT																VI	VR	AQ	DQ	UQ	FP	RSVD		CLKGATE							
RW																RW	RW	RW	RW	RW	RW	N/A		RW							
0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	x	x	0	0	0	0	0	1	1	1

MCLK_CTL [31:0]

位域	名称	描述
31-16	FUNIT	下表中列出的功能单元的 2 级时钟门控使能。 16：整数运算单元 17：整数置换单元 18：整数掩码单元 19：整数除法单元 20：整数乘加单位 21：浮点乘加单元 22：浮点杂单元 23：浮点除法单元 24：加载/存储单元 25:31：保留
15	VI	矢量/浮点问题队列的 1 级时钟门控使能。
14	VR	矢量/浮点寄存器文件的 1 级时钟门控使能。
13	AQ	ACE 加载/存储队列的 1 级时钟门控使能。
12	DQ	数据缓存加载/存储队列的 1 级时钟门控使能。
11	UQ	未缓存队列的 1 级时钟门控使能
10	FP	标量浮点发布单元和队列的 1 级时钟门控使能。
7-0	CLKGATE	单热时钟门控级别。 0：模块级 1 级时钟门控 1：单元级 2 级时钟门控 2：VPU 级的 Level 3 时钟门控 3:7：保留

MCLK_CTL 位域

3.2.83 DEXC2DBG (0x7E0) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												PMOV	SPF	LPF	IPF	BWE	SLPECC	ACE	HSP	MEC	RSVD	SEC	UEC	SAF	SAM	LAF	LAM	NMI	II	IAF	IAM
N/A												RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

DEXC2DBG [31:0]

位域	名称	描述
19	PMOV	指示是否重定向性能计数器溢出中断进入调试模式 0：不重定向 1：重定向
18	SPF	指示是否将存储页面错误异常重定向到进入调试模式。 0：不重定向 1：重定向
17	LPF	指示加载故障异常是否重定向进入调试模式 0：不重定向 1：重定向
16	IPF	指示指令缺页异常是否重定向进入调试模式 0：不重定向 1：重定向
15	BWE	指示是否将 Bus-write Transaction Error 本地中断重定向到进入调试模式 0：不重定向 1：重定向
14	SLPECC	指示是否将本地内存从端口 ECC Error 本地中断重定向到 Debug Mode 0：不重定向 1：重定向
13	ACE	指示 ACE 相关的异常是否被重定向进入调试模式。这个位只有在 mmsc_cfg.ACE 被设置时才存在 0：不重定向 1：重定向
12	HSP	指示堆栈保护异常是否被重定向以进入调试模式。仅当设置 mmsc_cfg.HSP 时才存在此位。 0：不重定向 1：重定向
11	MEC	指示 M-mode 环境调用异常是否重定向进入调试模式 0：不重定向 1：重定向
9	SEC	指示 S-mode 环境调用异常是否重定向进入调试模式 0：不重定向 1：重定向
8	UEC	指示是否将 U 模式环境调用异常重定向到进入调试模式。 0：不重定向 1：重定向

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	SAF	指示是否将 Store Access Fault 异常重定向到进入调试模式。 0：不重定向 1：重定向
6	SAM	指示是否将 Store Access Misaligned 异常重定向到进入调试模式。 0：不重定向 1：重定向
5	LAF	指示负载访问故障异常是否被重定向到进入调试模式。 0：不重定向 1：重定向
4	LAM	指示是否将 Load Access Misaligned 异常重定向到进入调试模式 0：不重定向 1：重定向
3	NMI	表示不可屏蔽中断 0：不重定向 1：重定向
2	II	指示非法指令异常是否被重定向以进入调试模式。 0：不重定向 1：重定向
1	IAF	指示指令访问错误异常是否重定向进入调试模式 0：不重定向 1：重定向
0	IAM	指示指令访问未对齐异常是否被重定向以进入调试模式。 0：不重定向 1：重定向

DEXC2DBG 位域

3.2.84 DDCAUSE (0x7E1) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																SUBTYPE								MAINTYPE							
N/A																RO								RO							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DDCAUSE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-8	SUBTYPE	主要类型的子类型。 下表列出了 DCSR.CAUSE==1 和 DDCAUSE.MAINTYPE==3 的子类型。 0：非法指令 1：特权指令 2：不存在的 CSR 3：特权 CSR 访问 4：只读 CSR 更新
7-0	MAINTYPE	重定向到调试模式的原因。 0：软件断点（EBREAK） 1：指令访问未对齐（IAM） 2：指令访问错误（IAF） 3：非法指令（II） 4：不可屏蔽中断（NMI） 5：负载访问未对齐（LAM） 6：负载访问故障（LAF） 7：存储访问未对齐（SAM） 8：存储访问故障（SAF） 9：U-mode 环境调用（UEC） 10：S 模式环境调用（SEC） 11：指令页错误 12：M 模式环境调用（MEC） 13：加载页面错误 14：保留 15: Store/AMO 页面错误 16：不精确的 ECC 错误 17; 总线写事务错误 18：性能计数器溢出 19 -31：保留 32：堆栈溢出异常 33：堆栈下溢异常 34: ACE 禁用异常 35-39：保留 40-47:ACE 异常 >=48：保留

DDCAUSE 位域

3.2.85 UITB (0x800) (non-standard read/write)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																														RSVD	HW
RW																														N/A	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

UITB [31:0]

位域	名称	描述
31-2	ADDR	CoDense 指令表的基地址。如果 uitb.HW == 1，则保留此字段。
0	HW	该位指定 CoDense 指令表是否是硬连线的。 0：指令表位于内存中。uitb.ADDR 应该在使用 CoDense 指令之前初始化为指向表。 1：指令表是硬连线的。在使用 CoDense 指令之前不需要初始化 uitb.ADDR。

UITB 位域

3.2.86 UCODE (0x801) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															OV
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

UCODE [31:0]

位域	名称	描述
0	OV	溢出标志。由 DSP 指令设置，结果饱和。 0：不产生饱和结果 1：产生饱和结果

UCODE 位域

3.2.87 UDCAUSE (0x809) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														UDCAUSE	
N/A																														RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

UDCAUSE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2-0	UDCAUSE	该寄存器进一步消除了 ucause 寄存器中记录的异常的原因。有关详细信息，请参阅下面的列表。 UDCAUSE 用于精确异常的值： 当 ucause == 1（指令访问错误） 0：保留 1：ECC/奇偶校验错误 2：PMP 指令访问冲突 3：总线错误 4：PMA 空孔访问 当 ucause == 2 (非法指令) 0：请解析 utval CSR 1：FP 禁用异常 2：ACE 禁用异常 当 ucause == 5 (Load access fault) 0：保留 1：ECC/奇偶校验错误 2：PMP 加载访问冲突 3：总线错误 4：地址错位 5：PMA 空孔访问 6：PMA 属性不一致 7:PMA NAMO 异常 当 ucause == 7 (Store access fault) 0：保留 1：ECC/奇偶校验错误 2：PMP 存储访问冲突 3：总线错误 4：地址错位 5：PMA 空孔访问 6：PMA 属性不一致 7:PMA NAMO 异常

UDCAUSE 位域

3.2.88 UCCTLBEGINADDR (0x80B) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

UCCTLBEGINADDR [31:0]

位域	名称	描述
31-0	VA	它是 mcctlbeginaddr 寄存器的别名，只有当 mcache_ctl.CCTL_SUEN 为 1 时，特权模式和用户模式软件才能访问它。否则将触发非法指令异常。

UCCTLBEGINADDR 位域

3.2.89 UCCTLCOMMAND (0x80C) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											VA				
N/A																											RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

UCCTLCOMMAND [31:0]

位域	名称	描述
4-0	VA	参见用户 CCTL 命令定义表

UCCTLCOMMAND 位域

值 (DEC)	值 (BIN)	命令	类型	用户模式允许
0	0b00_000	L1D_VA_INVAL	VA	1
1	0b00_001	L1D_VA_WB	VA	1
2	0b00_010	L1D_VA_WBINVAL	VA	1
3	0b00_011	L1D_VA_LOCK	VA	0
4	0b00_100	L1D_VA_UNLOCK	VA	0
6	0b00_110	L1D_WBINVAL_ALL	-	0
7	0b00_111	L1D_WB_ALL	-	0
8	0b01_000	L1I_VA_INVAL	VA	1
11	0b01_011	L1I_VA_LOCK	VA	0
12	0b01_100	L1I_VA_UNLOCK	VA	0
16	0b10_000	L1D_IX_INVAL	Index	0
17	0b10_001	L1D_IX_WB	Index	0
18	0b10_010	L1D_IX_WBINVAL	Index	0
19	0b10_011	L1D_IX_RTAG	Index	0
20	0b10_100	L1D_IX_RDATA	Index	0
21	0b10_101	L1D_IX_WTAG	Index	0
22	0b10_110	L1D_IX_WDATA	Index	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

值 (DEC)	值 (BIN)	命令	类型	用户模式允许
23	0b10_111	L1D_INVAL_ALL	-	0
24	0b11_000	L1I_IX_INVAL	Index	0
27	0b11_011	L1I_IX_RTAG	Index	0
28	0b11_100	L1I_IX_RDATA	Index	0
29	0b11_101	L1I_IX_WTAG	Index	0
30	0b11_110	L1I_IX_WDATA	Index	0

表 9: CCTL Command Definition

3.2.90 SLIE (0x9C4) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PMOVI	BWEI	IMECCI	RSVD															
N/A													RW	RW	RW	N/A															
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

SLIE [31:0]

位域	名称	描述
18	PMOVI	启用 S 模式性能监视器溢出本地中断。 0：本地中断未使能。 1：本地中断使能
17	BWEI	启用 S 模式总线读/写事务错误本地中断。处理器可能会收到加载/存储指令或缓存写回的总线错误。 0：本地中断未使能。 1：本地中断使能
16	IMECCI	启用 S 模式从端口 ECC 错误本地中断。 0：本地中断未使能。 1：本地中断使能

SLIE 位域

3.2.91 SLIP (0x9C5) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PMOVI	BWEI	IMECCI	RSVD															
N/A													RW	RW	RW	N/A															
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

SLIP [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	PMOVI	S 模式性能监视器溢出本地中断的待决控制和状态。 0：本地中断未使能。 1：本地中断使能
17	BWEI	S 模式总线读/写事务错误本地中断的等待控制和状态。处理器可能会收到加载/存储指令或缓存写回的总线错误。 0：本地中断未使能。 1：本地中断使能
16	IMECCI	S 模式从端口 ECC 错误本地中断的等待控制和状态.. 0：本地中断未使能。 1：本地中断使能

SLIP 位域

3.2.92 SDCAUSE (0x9C9) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									PM		RSVD		SDCAUSE		
N/A																									RW		N/A		RW		
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0

SDCAUSE [31:0]

位域	名称	描述
6-5	PM	当 scause 是不精确异常（以中断的形式）时，PM 字段记录了导致不精确异常的指令的特权模式。PM 字段编码定义如下： 0：用户模式 1：特权模式 2：预留 3：机器模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2-0	SDCAUSE	该寄存器进一步消除了 scause 寄存器中记录的异常的原因。有关详细信息，请参阅下面的列表。 SDCAUSE 用于精确异常的值： 当 scause == 1（指令访问错误）时： 0：保留；1：ECC/奇偶校验错误；2：PMP 指令访问冲突；3：总线错误；4：PMA 空孔访问 当 scause == 2（非法指令）时： 0：请解析 stval CSR；1：FP 禁用异常；2：ACE 禁用异常 当 scause == 5 (Load access fault): 0：保留；1：ECC/奇偶校验错误；2：PMP 加载访问冲突；3：总线错误；4：地址错位；5：PMA 空孔访问；6：PMA 属性不一致；7:PMA NAMO 异常 当 scause == 7（存储访问错误）时： 0：保留；1：ECC/奇偶校验错误；2：PMP 加载访问冲突；3：总线错误；4：地址错位；5：PMA 空孔访问；6：PMA 属性不一致；7:PMA NAMO 异常 不精确异常的 SDCAUSE 值： 当 scause == Local Interrupt 16 或 Local Interrupt 272 (16 + 256)（ECC 错误本地中断） 0：保留；1：LM 从端口 ECC/Parity 错误；2：不精确存储 ECC/奇偶校验错误；3：不精确加载 ECC/奇偶校验错误 当 scause == Local Interrupt 17 or Local Interrupt 273 (17 + 256) (Bus read/write transaction error local interrupt) 0：保留；1：总线读取错误；2：总线写错误；3：加载指令引起的 PMP 错误；4：存储指令导致的 PMP 错误；5：加载指令引起的 PMA 错误；6：存储指令导致的 PMA 错误

SDCAUSE 位域

3.2.93 SCCTLDATA (0x9CD) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											VA				
N/A																											RW				

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

SCCTLDATA [31:0]

位域	名称	描述
4-0	VA	查看访问 mcctldata 表的 CCTL 命令

SCCTLDATA 位域

3.2.94 SCOUNTERINTEN (0x9CF) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTERINTEN [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

SCOUNTERINTEN 位域

3.2.95 SCOUNTERMASK_M (0x9D1) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTERMASK_M [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2	IR	见寄存器说明
0	CY	见寄存器说明

SCOUNTERMASK_M 位域

3.2.96 SCOUNTERMASK_S (0x9D2) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTERMASK_S [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

SCOUNTERMASK_S 位域

3.2.97 SCOUNTERMASK_U (0x9D3) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTERMASK_U [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SCOUNTERMASK_U 位域

3.2.98 SCOUNTEROVF (0x9D4) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	RSVD	CY
N/A																									RW	RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	0

SCOUNTEROVF [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
0	CY	见寄存器说明

SCOUNTEROVF 位域

3.2.99 SCOUNTINHIBIT (0x9E0) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									HPM6	HPM5	HPM4	HPM3	IR	TM	CY
N/A																									RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

SCOUNTINHIBIT [31:0]

位域	名称	描述
6	HPM6	见寄存器说明
5	HPM5	见寄存器说明
4	HPM4	见寄存器说明
3	HPM3	见寄存器说明
2	IR	见寄存器说明
1	TM	见寄存器说明
0	CY	见寄存器说明

SCOUNTINHIBIT 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

3.2.100 SHPMEVENT3 (0x9E3) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

SHPMEVENT3 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

SHPMEVENT3 位域

3.2.101 SHPMEVENT4 (0x9E4) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

SHPMEVENT4 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

SHPMEVENT4 位域

3.2.102 SHPMEVENT5 (0x9E5) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

SHPMEVENT5 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SHPMEVENT5 位域

3.2.103 SHPMEVENT6 (0x9E6) (non-standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SEL					TYPE			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

SHPMEVENT6 [31:0]

位域	名称	描述
8-4	SEL	参见事件选择器表
3-0	TYPE	参见事件选择器表

SHPMEVENT6 位域

3.2.104 MCYCLE (0xB00) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MCYCLE [31:0]

位域	名称	描述
31-0	COUNTER	机器周期计数器的低 32 位

MCYCLE 位域

3.2.105 MINSTRET (0xB02) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MINSTRET [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	机器指令引退计数器的低 32 位

MINSTRET 位域

3.2.106 MHPMCOUNTER3 (0xB03) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER3 [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent3 选择的事件数

MHPMCOUNTER3 位域

3.2.107 MHPMCOUNTER4 (0xB04) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER4 [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent4 选择的事件数

MHPMCOUNTER4 位域

3.2.108 MHPMCOUNTER5 (0xB05) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER5 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	计算 mhpmevent5 选择的事件数

MHPMCOUNTER5 位域

3.2.109 MHPMCOUNTER6 (0xB06) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER6 [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent6 选择的事件数

MHPMCOUNTER6 位域

3.2.110 MCYCLEH (0xB80) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MCYCLEH [31:0]

位域	名称	描述
31-0	COUNTER	机器周期计数器的高 32 位

MCYCLEH 位域

3.2.111 MINSTRETH (0xB82) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MINSTRETH [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	机器指令引退计数器的高 32 位

MINSTRETH 位域

3.2.112 MHPMCOUNTER3H (0xB83) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER3H [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent3 选择的事件数

MHPMCOUNTER3H 位域

3.2.113 MHPMCOUNTER4H (0xB84) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER4H [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent4 选择的事件数

MHPMCOUNTER4H 位域

3.2.114 MHPMCOUNTER5H (0xB85) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER5H [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	计算 mhpmevent5 选择的事件数

MHPMCOUNTER5H 位域

3.2.115 MHPMCOUNTER6H (0xB86) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHPMCOUNTER6H [31:0]

位域	名称	描述
31-0	COUNTER	计算 mhpmevent6 选择的事件数

MHPMCOUNTER6H 位域

3.2.116 PMACFG0 (0xBC0) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMA3CFG								PMA2CFG								PMA1CFG								PMA0CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMACFG0 [31:0]

位域	名称	描述
31-24	PMA3CFG	见 PMACFG 表
23-16	PMA2CFG	见 PMACFG 表
15-8	PMA1CFG	见 PMACFG 表
7-0	PMA0CFG	见 PMACFG 表

PMACFG0 位域

3.2.117 PMACFG1 (0xBC1) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMA7CFG								PMA6CFG								PMA5CFG								PMA4CFG							

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMACFG1 [31:0]

位域	名称	描述
31-24	PMA7CFG	见 PMACFG 表
23-16	PMA6CFG	见 PMACFG 表
15-8	PMA5CFG	见 PMACFG 表
7-0	PMA4CFG	见 PMACFG 表

PMACFG1 位域

3.2.118 PMACFG2 (0xBC2) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMA11CFG								PMA10CFG								PMA9CFG								PMA8CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMACFG2 [31:0]

位域	名称	描述
31-24	PMA11CFG	见 PMACFG 表
23-16	PMA10CFG	见 PMACFG 表
15-8	PMA9CFG	见 PMACFG 表
7-0	PMA8CFG	见 PMACFG 表

PMACFG2 位域

3.2.119 PMACFG3 (0xBC3) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMA15CFG								PMA14CFG								PMA13CFG								PMA12CFG							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMACFG3 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-24	PMA15CFG	见 PMACFG 表
23-16	PMA14CFG	见 PMACFG 表
15-8	PMA13CFG	见 PMACFG 表
7-0	PMA12CFG	见 PMACFG 表

PMACFG3 位域

7	6	5	4	3	2	1	0
RSVD	NAMO	MTYP				ETYP	
N/A	RW	RW				RW	
x	0	0	0	0	0	0	0

表 10: PMACFG [7:0]

位域	名称	描述
6	NAMO	Indicate whether Atomic Memory Operation instructions (including LR/SC) are not supported in this region. When this bit is set and an AMO instruction is encountered in this region, an access fault PMA NAMO exception will be generated. 0：AMO instructions (including LR/SC) are supported in the region. 1：AMO instructions (including LR/SC) are not supported in the region.

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-2	MTYP	Memory type attribute. This field defines the cacheability and idempotency of memory regions. In the table below, “Device” regions are non-idempotent regions and “Memory” regions are idempotent. The non-cacheable memory regions (type 2 and 3) are also referred to as uncached regions by this document. 0:Device, Non-bufferable 1:Device, bufferable 2:Memory, Non-cacheable, Non-bufferable 3:Memory, Non-cacheable, Bufferable 4:Memory, Write-through, No-allocate 5:Memory, Write-through, Read-allocate 6:Reserved. Hardware converts the written value to 4 7:Reserved. Hardware converts the written value to 5 8:Memory, Write-back, No-allocate 9:Memory, Write-back, Read-allocate 10:Memory, Write-back, Write-allocate 11:Memory, Write-back, Read and Write-allocate 12 –14:Reserved. Hardware converts the written value to 15 15;Empty hole, nothing exists. The instruction fetch will generate an instruction access fault. The load instruction access will generate a load access fault. The store instruction access will generate a store access fault.
1-0	ETYP	Entry address matching mode. 0:OFF: This PMA entry is disabled. 1:Reserved. 2:Reserved. 3:NAPOT: Naturally aligned power-of-2 region. The granularity is 4K bytes. This mode makes use of the low-order bits of the associated address register to encode the size of the range. This field will be 0 when it is set to 1 or 2.

表 11: PMACFG 位域

3.2.120 PMAADDR[PMAADDR0] (0xBD0 + 0x1 * n) (standard read/write)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMAADDR_31_2																														RSVD	

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																														N/A	
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	x	x

PMAADDR [31:0]

位域	名称	描述
31-2	PMAADDR_31_2	寄存器内容：匹配大小（字节） aaaa. . . aaaaaaaaaaa 保留 . . . . . . aaaa. . . aa011111111 保留 aaaa. . . a0111111111 2^{12} aaaa. . . 01111111111 2^{13} . . . . . . aa01. . . 11111111111 2^{XLEN} a011. . . 11111111111 2^{XLEN+1} 0111. . . 11111111111 2^{XLEN+2} 1111. . . 11111111111 保留

PMAADDR 位域

3.2.121 CYCLE (0xC00) ()

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE [31:0]

位域	名称	描述
31-0	CYCLE	CYCLE 计数器

CYCLE 位域

3.2.122 CYCLEH (0xC80) ()

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLEH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CYCLEH [31:0]

位域	名称	描述
31-0	CYCLEH	CYCLE 计数器高 32 位

CYCLEH 位域

3.2.123 MVENDORID (0xF11) (standard read only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MVENDORID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	1	1	1	1	0

MVENDORID [31:0]

位域	名称	描述
31-0	MVENDORID	制造商标识

MVENDORID 位域

3.2.124 MARCHID (0xF12) (standard read only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	CPU_ID																														
N/A	RO																														
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0	1

MARCHID [31:0]

位域	名称	描述
30-0	CPU_ID	CPU 标识

MARCHID 位域

3.2.125 MIMPID (0xF13) (standard read only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAJOR																								MINOR				EXTENSION			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																								RO				RO			
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*

MIMPID [31:0]

位域	名称	描述
31-8	MAJOR	主要修订版本
7-4	MINOR	次要修订版本
3-0	EXTENSION	修订扩展版本

MIMPID 位域

3.2.126 MHARTID (0xF14) (standard read only)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MHARTID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MHARTID [31:0]

位域	名称	描述
31-0	MHARTID	Hart ID

MHARTID 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

4 TRAP 处理器的异常和中断

本章节介绍 RISC-V 处理器的 TRAP，即处理器的异常和中断。

本产品所有支持生成中断的外设，及其中断向量表，请查阅节 4.4。

4.1 RISC-V 处理器 TRAP 概述

本产品的采用高性能 RISC-V 处理器作为中央处理单元，处理器符合 RISC-V 规范，RISC-V 把所有由处理器本身或者外设引发的程序执行流转换称为 trap。当 trap 发生时，处理器会中断执行当前程序，转而响应 trap 的服务程序 (handler)。

按照 RISC-V 规范，trap 分为两种：异常 (exception) 和中断 (interrupt)。异常指的是由处理器本身由于指令执行异常引发的 TRAP。中断，是指由各类外设对处理器发出的请求，要求处理器响应。

中断可以分为本地中断和外部中断。本地中断主要由处理器自身或其私有设备，如软件中断、定时器中断等，可以通过访问处理器的 CSR(控制和状态寄存器 control and status registers) 管理本地中断。本产品绝大部分外设产生的各种中断由平台中断控制器 PLIC 管理，PLIC 的两个中断请求输出 (Target 0、Target 1) 分别连接到 RISC-V 处理器处理器的机器外部中断 (Machine External Interrupt)，监管外部中断 (Supervisor External Interrupt)。

平台中断控制器 PLIC 管理所有片上外设中断。RISC-V 的规范定义了 PLIC 的所有功能。本产品上的 PLIC 兼容 RISC-V 规范，并支持增强功能：中断嵌套扩展和中断向量扩展。

4.1.1 异常

RISC-V 处理器支持以下异常：

- 指令地址不对齐 Instruction address misaligned
  - 指令跳转到非对齐的地址时
- 取指出错 Instruction access fault
  - 取指时总线错误
  - 取指时 PMP 错误
  - 取指时 PMA 错误
- 非法指令 Illegal instruction
  - 执行非法指令
  - 访问非法 CSR
- 断点 Breakpoint
- 数据载入 Load 地址不对齐 Load address misaligned
- 数据载入 Load 出错 Load access fault
  - Load 指令载入数据时总线错误
  - Load 指令载入数据时 PMP 错误
  - Load 指令载入数据时 PMA 错误
- Store 或 AMO 指令地址不对齐 Store/AMO address misaligned
- Store 或 AMO 指令出错 Store/AMO access fault
  - Store 指令存储数据时总线错误
  - Store 指令存储数据时 PMP 错误
  - Store 指令存储数据时 PMA 错误
- 用户模式 Environment 调用 Environment call from U-mode

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 监管模式 Environment 调用 Environment call from S-mode
- 堆栈上溢出 Stack overflow exception
- 堆栈下溢出 Stack underflow exception

4.1.2 中断

RISC-V 处理器支持的中断可以分为本地中断和外部中断：

本地中断由处理器自身的设备生成，包括：

- 机器模式 M-Mode 软件中断 software interrupt，由软件中断控制器 PLICSW 生成
- 机器模式 M-Mode 定时器中断 timer interrupt，由机器定时器 MCHTMR 生成
- 监管模式 S-Mode 软件中断 software interrupt
- 监管模式 S-Mode 定时器中断 timer interrupt
- 机器模式的总线访问错误 Bus read/write transaction error interrupt (M-mode)
- 机器模式的性能监视器溢出 Performance monitor overflow interrupt (M-mode)
- 监管模式的总线访问错误 Bus write transaction error interrupt (S-mode)
- 监管模式的性能监视器溢出 Performance monitor overflow interrupt (S-mode)

外部中断指机器外部中断 (Machine external interrupt) 和监管外部中断 (Supervisor External Interrupt)。外部中断由平台中断控制器 PLIC 管理。PLIC 会对各中断按优先级仲裁，并把符合条件的中断发送到处理器。

4.1.3 平台中断控制器 PLIC

本产品的平台中断控制器 (Platform-Level Interrupt Controller) 管理片上的所有外设产生的中断。

PLIC 具有以下特性：

- PLIC 将中断输出到处理器的外部中断接口 (external interrupt)
- 支持 32 级优先级。
- 支持可配置的中断边沿触发或者电平触发
- 支持中断嵌套，允许高优先级的中断打断正在执行的低优先级中断
- 支持中断向量，中断向量模式可以简化 RISC-V 规范定义的中断的声明程序，减少中断响应延时

4.1.4 软件中断控制器 PLICSW

本产品的 RISC-V 处理器处理器的机器软件中断 (machine software interrupt) 由软件中断控制器 PLICSW 管理，PLICSW 的编程模型与 PLIC 类似，但是只包含一个中断源，用户可以通过设置 PLICSW 的中断 pending 位来生成机器软件中断。

4.1.5 机器定时器 MCHTMR

RISC-V 规范定义了机器定时器。机器定时器要求能以某个固定时钟频率运行，并生成定时器中断。本产品 RISC-V 处理器处理器的机器定时器中断 (machine timer interrupt) 由机器定时器 MCH_TMR 生成。机器定时器支持 64 位的计数器和 64 位的比较器。当计数器计数达到或者超过比较器值时，生成机器定时器中断 Machine timer interrupt。

4.2 TRAP 和处理器特权模式

本产品采用的 RISC-V 处理器处理器支持三种 RISC-V 规范定义的特权模式：机器模式 Machine Mode、监管模式 Supervisor Mode 和用户模式 User Mode。

©Shanghai HPMICRO Semiconductor Co., Ltd.

RISC-V 处理器运行时，总是处于某一种特权模式。其中机器模式是权限最高的特权模式，监管模式次之，用户模式的权限最低。特权模式可以用来对软件和分配给软件的片上资源进行隔离。HART 运行在较低权限的模式时，不允许访问那些高权限模式独享的资源 (如某一段内存，某一个外设等)。用户可以因此建立可信的执行环境，保护敏感信息或资源，使其免受非法访问。

RISC-V 规范规定，所有 TRAP 发生时，处理器模式都会转换到机器模式，来处理 TRAP 服务程序。注意，即使一些中断是为低权限模式设计的，比如监管软件中断 (supervisor software interrupt)，但是当这些中断发生时，处理器仍然会进入机器模式，来处理它们的中断服务程序。

不过 RISC-V 规范同样允许了把 TRAP 重新指向较低权限的特权模式。比如，设置 medeleg 或者 mideleg CSR 中的相应位，可以把异常或者中断授权给监管模式。当处理器发生了被授权的异常或者中断时，HART 不再在机器模式，而是会在监管模式下处理 TRAP 的服务程序。

需要注意的是，TRAP 不会使得处理器特权等级从高权限模式转向低权限模式。例如，通过 medeleg CSR 把非法指令 (illegal instruction) 异常授权给了监管模式 (supervisor mode)，那么处理器在监管模式和用户模式下执行非法指令，处理器会在监管模式下处理引发的异常。但是，如果在机器模式下执行非法指令，即使非法指令异常已经授权给了监管模式，处理器仍然会在机器模式下处理该异常。

同样的道理，机器外部中断，机器软件中断，机器定时器中断是不能授权给监管模式的。

当处理器处于较高特权模式时，是不响应授权给较低特权模式的中断的。比如，通过设置 mideleg 寄存器把监管软件中断授权给监管模式。假如监管软件中断发生时，处理器正处于机器模式，此时处理器在退出机器模式前不会响应这个中断。

本产品上，PLIC 支持 2 个的中断请求输出，分别连接到 RISC-V 处理器的机器外部中断 (Machine External Interrupt) 和监管外部中断 (Supervisor External Interrupt)。请注意，不要被中断的名称误导，在中断发生后，处理器都会在机器模式下响应中断。只有将监管外部中断 (Supervisor External Interrupt) 授权给监管模式后，处理器才会在监管模式下响应监管外部中断，而机器外部中断不可以授权给监管模式。

本产品上，PLIC 的中断请求输出，连接到 RISC-V 处理器的机器外部中断 (Machine External Interrupt)，机器外部中断不可以授权给监管模式或者用户模式。

用户可以在监管模式或者用户模式下运行软件，不过中断或异常发生时，处理器特权模式会切换到机器模式。

如果用户并不要求通过处理器的特权模式区分软件，并赋予软件不同的资源访问权限。这时可以只使用 PLIC 的机器外部中断请求输出。这样常规的程序和中断服务响应程序都运行在机器模式下。

如果用户希望通过处理器的特权模式区分软件，并区分不同特权模式的软件的中断请求。这时可以同时使用 PLIC 的机器外部中断请求输出和监管外部中断请求输出，并把监管外部中断授权给监管模式。这样，处理器可以在监管模式下响应监管外部中断服务程序。中断时，处理器的特权模式不必切换到机器模式，实现监管模式与机器模式软件完全隔离。

4.3 中断嵌套

中断嵌套扩展是指本产品允许处理器暂停低优先级的中断服务程序，转而响应高优先级的中断服务程序。本产品的平台中断控制器 PLIC(Platform Level Interrupt Controlled) 在 RISC-V 规范定义的 PLIC 基础上增加这一扩展功能，使得处理器能够更好的满足实时系统应用的要求。

用户可以通过把 PLIC 的 Feature Enable Register 寄存器的 PREEMPT 位置 1，来打开中断嵌套。在处理器响应中断服务程序时，如果 mstatus CSR 的 MIE 位置 1，优先级更高的中断就可以打断当前中断服务程序。在处理器响应高优先级中断之后，会继续处理被打断的中断服务程序。

©Shanghai HPMICRO Semiconductor Co., Ltd.

在中断服务程序中，PLIC 不会响应相同或者更低优先级的中断。

中断嵌套的具体实现过程为：

- 当中断发生时 (interrupt claim)，PLIC 会保存当前的优先级阈值寄存器 Priority Threshold Register，把新到中断的优先级赋给优先级阈值寄存器 Priority Threshold Register。
- 在中断结束时 (interrupt completion)，PLIC 会把优先级阈值寄存器 Priority Threshold Register 恢复为前值。

在本产品上，PLIC 管理几乎所有的外设中断，并将中断请求输出到处理器的机器外部中断和监管外部中断上。因此，PLIC 的中断优先级设置只对 PLIC 管理的外设中断有效。

当软件在中断服务程序中，把 mstatus CSR 的 MIE 位置 1 后，PLIC 允许中断优先级更高的中断作为新的机器外部中断，打断当前中断。除此以外，处理器的异常和其他本地中断，如软件中断或定时器中断，也可以打断当前中断。这些异常和其他中断的优先级是不受 PLIC 的优先级设置影响的。

4.4 中断向量

当 trap 发生时，处理器会跳转到 mtvec CSR(控制和状态寄存器 control and status registers) 指向的地址，执行中断服务程序。软件可以通过 mcause CSR 判断 trap 的来源，是中断还是异常。如果发生的 trap 是外部中断(机器外部中断或则监管外部中断)，软件需要通过 PLIC 的 interrupt pending register 进一步判定中断的来源。

中断向量扩展是 PLIC 的一项增强特性，可以减少本产品外设的中断响应延时。中断向量扩展是指当 trap 由外部中断触发时，处理器会从中断向量表中读取中断服务程序的地址指针，并赋予给处理器的程序计数器 (program counter PC)。这样处理器会直接跳转到对应的中断服务程序，软件无需通过先读取 mcause CSR，再读取 PLIC 的 claim/complete 寄存器来判定中断的源头。

用户可以通过把 PLIC 的 Feature Enable Register 寄存器的 VECTORED 位置 1，并且把 MMISC CSR 的 VEC_PLIC 位置 1，来打开中断向量模式。

RISC-V 规范规定，默认状态下，所有的 trap 都由机器模式处理。这时，中断向量表的基地址存储在处理器的 mtvec(机器 trap 向量基地址寄存器)CSR 中。

对于机器外部中断 (由 PLIC 的 Target 0 输出，引发 mip CSR 的 MEIP 置 1)：

- 基地址即 mtvec，序号为 N 的中断向量地址为：基地址 + 4 x N。

如果用户没有把监管外部中断代理给监管模式对于监管外部中断 (由 PLIC 的 Target 1 输出，引发 mip CSR 的 SEIP 置 1):

- 基地址为 mtvec + 1024，序号为 N 的中断向量地址为：基地址 + 4 x N

如果用户通过配置 mideleg(machine interrupt delegation)CSR 的 SEI 位置 1，把监管外部中断 (supervisor external interrupt) 授权给 supervisor 模式，那么对于监管外部中断 (由 PLIC 的 Target 1 输出，引发 sip CSR 的 SEIP 置 1)，处理器的特权模式不再转换成机器 (Machine) 模式，而是 supervisor 模式，这种情况下，中断向量表的基地址存储在处理器的 stvec(Supervisor trap 向量基地址寄存器)CSR 中。

- 序号为 N 的中断向量地址为：基地址 + 4 x N

本产品的中断向量分配如下：

IRQ 编号	IRQ 名称	描述
1	GPIO0_A	
2	GPIO0_B	

©Shanghai HPMICRO Semiconductor Co., Ltd.

IRQ 编号	IRQ 名称	描述
3	GPIO0_C	
4	GPIO0_D	
5	GPIO0_E	
6	GPIO0_F	
7	GPIO0_V	
8	GPIO0_W	
9	GPIO0_X	
10	GPIO0_Y	
11	GPTMR0	
12	GPTMR1	
13	GPTMR2	
14	GPTMR3	
15	OWR0	
16	OWR1	
17	EUI0	
18	EUI1	
19	UART0	
20	UART1	
21	UART2	
22	UART3	
23	UART4	
24	UART5	
25	UART6	
26	UART7	
27	I2C0	
28	I2C1	
29	I2C2	
30	I2C3	
31	SPI0	
32	SPI1	
33	SPI2	
34	SPI3	
35	TSNS	
36	MBX0A	
37	MBX0B	
38	EWDG0	
39	EWDG1	
40	HDMA	
41	LOBS	
42	ADC0	

©Shanghai HPMICRO Semiconductor Co., Ltd.

IRQ 编号	IRQ 名称	描述
43	ADC1	
44	ACMP0[0]	
45	ACMP0[1]	
46	MCAN0	
47	MCAN1	
48	MCAN2	
49	MCAN3	
50	PTPC	
51	QEI0	
52	QEI1	
53	PWM0	
54	PWM1	
55	SDM0	
56	TRGM[0]	
57	TRGM[1]	
58	ENET0	
59	NTMR0	
60	USB0	
61	ESC	
62	ESC_SYNC0	
63	ESC_SYNC1	
64	ESC_RESET	
65	XPI0	
66	PPI	
67	XDMA	
68	PGPIO	
69	PEWDG	
70	PTMR	
71	PUART	
72	FUSE	
73	DGO_PAD_WAKEUP	
74	DGO_CNT_WAKEUP	
75	BROWNOUT	
76	SYSCTL	
77	CPU0	
78	DEBUG0	
79	DEBUG1	

表 12: 中断列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

4.5 中断响应流程

常规的中断服务程序流程，以机器模式（M-Mode）为例，处理器硬件会采取以下动作：

- 更新 mepc CSR 的值为当前 PC(program counter)
- 更新 mstatus CSR 的值：
  - 更新 MPP 位域值为当前特权模式
  - 更新 MPIE 的值为 MIE
  - MIE 位置 0
- 更新 mcause CSR 的值，包含当前中断源信息
- 处理器特权模式变更为机器模式 (machine mode)
- 根据 mtvec CSR 的值更新 PC(program counter)
  - 如果不支持中断向量，mtvec CSR 的值赋给 PC
  - 如果支持中断向量，基地址 + 4 * N 的值赋给 PC，这里 N 是 PLIC 的中断 ID 号码

。

此后，即开始执行中断服务程序的软件，此时软件应该：

- 保存必要的处理器整数寄存器，压入堆栈
- 如果不支持中断向量，或者发生的 TRAP 是异常或者本地中断，要保存 mcause CSR
- 如果希望支持中断嵌套，应当：
  - 保存 mepc CSR
  - 保存 mstatus CSR
  - 根据需要保存其他必要的 CSR，如浮点数/DSP 扩展相关 CSR 等
  - 把 mstatus CSR 的 MIE 位置 1，这时允许产生新的中断
- 开始执行中断服务程序
  - 如果不支持中断向量，或者发生的 TRAP 是异常或者本地中断，需要根据 mcause 判断 TRAP 产生的原因，并执行相应的处理程序。如果是由 PLIC 发送到处理器的外部中断，需要读取 PLIC 的中断声明/完成寄存器 (Claim/Compplete register) 来完成中断声明，并获得中断 ID 号码来确定中断源，之后再执行相应的中断服务程序。
  - 如果支持中断向量，直接读取相应外设的中断标识位，判断中断原因，执行中断服务程序

在完成 TRAP 的对应服务程序之后，处理流程如下：

- 读取 PLIC 的中断声明/完成寄存器 (Claim/Compplete register) 来表示中断完成。
- 如果是允许嵌套的中断，应当：
  - 把 mstatus CSR 的 MIE 位置 0，不再响应新的中断
  - 插入一条 FENCE 指令，保证之前的读取 PLIC 中断声明/完成寄存器操作完成
  - 恢复 mepc CSR
  - 恢复 mstatus CSR
  - 恢复之前保存的其他 CSR，如浮点数/DSP 扩展相关 CSR 等
- 软件恢复之前压入堆栈的处理器整数寄存器
- 软件执行 MRET 指令，从机器模式返回。

一旦执行 MRET 指令，处理器硬件会执行以下操作：

- 把 mepc CSR 的值恢复到 PC(program counter)
- 恢复 mstatus CSR 的值：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 根据 MPP 位域值恢复处理器的特权模式
- 把 MPIE 的值恢复到 MIE

©Shanghai HPMICRO Semiconductor Co., Ltd.

5 机器定时器 MCHTMR

本章节介绍机器定时器 MCHTMR 的功能和特性。

5.1 特性总结

本章节介绍机器定时器 MCHTMR 的主要特性：

- 64 位实时计数器
- 64 位计数比较器
- 支持 32 位和 64 位寄存器访问
- 支持向 RISC-V 核心发送机器定时器中断

MCHTMR 的框图如图 2。




图 2: MCHTMR 框图

5.2 功能描述

本章节描述机器定时器 MCHTMR 的功能。

5.2.1 计时与定时功能

MCHTMR 内置一个 64 位计数器，机器定时器时钟每翻转一次计数器的值增加 1。读取 MTIME 寄存器可获取当前计数值。

定时功能通过设置 MTIMECMP 寄存器实现，当计数器的值大于或等于 MTIMECMP 寄存器时，MCHTMR 向 RISC-V 核心发出机器定时器中断。

当机器定时器中断有效时，对 MTIMECMP 寄存器的写操作会清除该中断。

5.2.2 计时器重置

内部计数器从 1 开始计时，改写 MTIME 寄存器能够将计数器重置为特定的值，修改 MTIME 寄存器需遵循一定的规则：

MTIME 寄存器分为 MTIME[63:32] 和 MTIME[31:0] 两个 32 位寄存器，修改 MTIME 寄存器时必须以 32 位方式分别对两个 32 位寄存器进行操作。

- 如果将设置 MTIME[31:29] 的目标值为 7，则：
  1. 设置 MTIME[31:0] 为 0
  2. 设置 MTIME[63:32] 目标值
  3. 设置 MTIME[31：0] 目标值
- 如果将设置 MTIME[31:29] 的目标值不为 7，则：

©Shanghai HPMICRO Semiconductor Co., Ltd.

1. 设置 MTIME[31：0] 目标值
2. 设置 MTIME[63:32] 目标值

5.3 MCHTMR 寄存器说明

MCHTMR 的寄存器列表如下：

MCHTMR base address: 0xE6000000

地址偏移	名称	描述	复位值
0x0000	MTIME	机器计时器	0x0000000000020210
0x0008	MTIMECMP	机器定时比较器	0x0000000000020210

表 13: MCHTMR 寄存器列表

5.4 MCHTMR 寄存器详细信息

5.4.1 MTIME (0x0)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
MTIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0

MTIME [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MTIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0

MTIME [31:0]

位域	名称	描述
63-0	MTIME	计时数值

MTIME 位域

5.4.2 MTIMECMP (0x8)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
MTIMECMP																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0

MTIMECMP [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MTIMECMP																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0

MTIMECMP [31:0]

位域	名称	描述
63-0	MTIMECMP	设置定时器计数值，当机器定时器中断有效时，对该寄存器进行写操作可清除机器定时器中断

MTIMECMP 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

6 平台级中断控制器 PLIC

本章节介绍平台级中断控制器 PLIC 的功能和特性。

6.1 特性总结

本章节介绍平台级中断控制器 PLIC 的主要特性：

- 可配置中断触发方式
- 支持向量式中断
- 支持 32 级优先级
- 支持中断优先级抢占

6.2 功能描述

本章节描述平台级中断控制器 PLIC 的功能。

PLIC 汇集各中断源的中断请求进入中断网关，根据配置完成优先级处理后将中断请求转发给 RISC-V 核心。

中断配置包括使能和优先级等。注意软件不应在有中断未处理的情况下更改中断配置。

6.2.1 向量式中断扩展

RISC-V 标准要求 PLIC 在收到外部中断时能够通知 RISC-V 核心,RISC-V 核心读取 PLIC 的 CLAIM_COMPLETE 寄存器获取中断 ID，该读操作称为中断响应 (claim)。RISC-V 核心获取中断 ID 后执行相应中断的处理程序，再将该 ID 写回 PLIC 的 CLAIM_COMPLETE 寄存器，该写操作称为中断完成 (complete)。

本产品的 PLIC 还支持向量 (vector) 中断扩展，即 PLIC 通知 RISC-V 核心中断请求的同时，会将中断 ID 一同发出，RISC-V 核心以硬件方式向 PLIC 发送中断响应，软件无需读取 PLIC 来获取中断 ID 和执行中断响应，以加快中断处理速度。

通过配置寄存器 FEATURE.VECTORED 来使能向量中断扩展。

6.2.2 中断优先级抢占

PLIC 支持中断抢占优先级，在 PRIORITY 寄存器中可配置每个中断 ID 的优先级，最大有效优先级数值为 31，数值越大表示中断优先级更高。当优先级抢占使能时，若 RISC-V 核心已对某中断进行了中断响应但尚未中断完成，此时如果有新的优先级更高的中断出现，PLIC 会再次向 RISC-V 核心发送新的中断请求。

将寄存器 FEATURE.PREEMPT 设置为 1 可使能优先级抢占功能。

在中断处理程序中通过配置 RISC-V 处理器的控制状态寄存器模块中的机器模式状态寄存器（MSTATUS）的 [MIE] 位域使能全局中断，来允许高优先级的中断抢占当前正在执行的中断处理程序。

在非向量模式下，RISC-V 核心应在保存完上下文并执行完中断响应之后使能中断抢占。由于中断响应和中断完成都是对 device 区域执行 loadstore 指令，它们会被自动保证顺序，所以不需要额外禁止全局中断，也不需要在发出中断完成操作后插入 FENCE 指令。

建议的非向量模式中断处理程序如下：

1. 保存寄存器和 CSR 到 stack
2. 向 PLIC 发送中断响应操作
3. 配置机器模式状态寄存器（MSTATUS）的 [MIE] 位域置 1，使能全局中断
4. 处理中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

5. 向 PLIC 发送中断完成操作
6. 恢复寄存器和 CSR
7. 从中断处理程序返回

在向量模式下，RISC-V 核心在保存完上下文之后即可使能中断抢占。为了避免和下一个中断响应出现冲突，在执行中断完成前需关闭全局中断使能。另外在退出中断处理程序前还应执行一次 FENCE io 指令以保证中断完成操作已到达 PLIC。

建议的向量模式中断处理程序如下：

1. 保存寄存器和 CSR 到 stack
2. 配置机器模式状态寄存器（MSTATUS）的 [MIE] 位域置 1，使能全局中断
3. 处理中断
4. 配置机器模式状态寄存器（MSTATUS）的 [MIE] 位域置 0，禁止全局中断
5. 向 PLIC 发送中断完成操作
6. 恢复寄存器和 CSR
7. 执行 FENCE io 指令确保中断完成操作已被送达 PLIC
8. 从中断处理程序返回

寄存器 THRESHOLD 可设置中断优先级阈值，只有大于该阈值的中断才会被通知 RISC-V 核心。当中断已响应但未完成时，THRESHOLD 寄存器会实时更新为当前正在处理的中断的优先级，用以屏蔽更低优先级的中断而放行更高优先级的中断抢占。

6.3 PLIC 寄存器说明

PLIC 的寄存器列表如下：

PLIC base address: 0xE4000000

地址偏移	名称	描述	复位值
0x0000	FEATURE	特性使能寄存器	0x00000000
0x0004	PRIORITY[PRIORITY1]	中断优先级寄存器	0x00000001
0x0008	PRIORITY[PRIORITY2]	中断优先级寄存器	0x00000001
0x000C	PRIORITY[PRIORITY3]	中断优先级寄存器	0x00000001
0x0010	PRIORITY[PRIORITY4]	中断优先级寄存器	0x00000001
0x0014	PRIORITY[PRIORITY5]	中断优先级寄存器	0x00000001
0x0018	PRIORITY[PRIORITY6]	中断优先级寄存器	0x00000001
0x001C	PRIORITY[PRIORITY7]	中断优先级寄存器	0x00000001
0x0020	PRIORITY[PRIORITY8]	中断优先级寄存器	0x00000001
0x0024	PRIORITY[PRIORITY9]	中断优先级寄存器	0x00000001
0x0028	PRIORITY[PRIORITY10]	中断优先级寄存器	0x00000001
0x002C	PRIORITY[PRIORITY11]	中断优先级寄存器	0x00000001
0x0030	PRIORITY[PRIORITY12]	中断优先级寄存器	0x00000001
0x0034	PRIORITY[PRIORITY13]	中断优先级寄存器	0x00000001
0x0038	PRIORITY[PRIORITY14]	中断优先级寄存器	0x00000001
0x003C	PRIORITY[PRIORITY15]	中断优先级寄存器	0x00000001
0x0040	PRIORITY[PRIORITY16]	中断优先级寄存器	0x00000001

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0044	PRIORITY[PRIORITY17]	中断优先级寄存器	0x00000001
0x0048	PRIORITY[PRIORITY18]	中断优先级寄存器	0x00000001
0x004C	PRIORITY[PRIORITY19]	中断优先级寄存器	0x00000001
0x0050	PRIORITY[PRIORITY20]	中断优先级寄存器	0x00000001
0x0054	PRIORITY[PRIORITY21]	中断优先级寄存器	0x00000001
0x0058	PRIORITY[PRIORITY22]	中断优先级寄存器	0x00000001
0x005C	PRIORITY[PRIORITY23]	中断优先级寄存器	0x00000001
0x0060	PRIORITY[PRIORITY24]	中断优先级寄存器	0x00000001
0x0064	PRIORITY[PRIORITY25]	中断优先级寄存器	0x00000001
0x0068	PRIORITY[PRIORITY26]	中断优先级寄存器	0x00000001
0x006C	PRIORITY[PRIORITY27]	中断优先级寄存器	0x00000001
0x0070	PRIORITY[PRIORITY28]	中断优先级寄存器	0x00000001
0x0074	PRIORITY[PRIORITY29]	中断优先级寄存器	0x00000001
0x0078	PRIORITY[PRIORITY30]	中断优先级寄存器	0x00000001
0x007C	PRIORITY[PRIORITY31]	中断优先级寄存器	0x00000001
0x0080	PRIORITY[PRIORITY32]	中断优先级寄存器	0x00000001
0x0084	PRIORITY[PRIORITY33]	中断优先级寄存器	0x00000001
0x0088	PRIORITY[PRIORITY34]	中断优先级寄存器	0x00000001
0x008C	PRIORITY[PRIORITY35]	中断优先级寄存器	0x00000001
0x0090	PRIORITY[PRIORITY36]	中断优先级寄存器	0x00000001
0x0094	PRIORITY[PRIORITY37]	中断优先级寄存器	0x00000001
0x0098	PRIORITY[PRIORITY38]	中断优先级寄存器	0x00000001
0x009C	PRIORITY[PRIORITY39]	中断优先级寄存器	0x00000001
0x00A0	PRIORITY[PRIORITY40]	中断优先级寄存器	0x00000001
0x00A4	PRIORITY[PRIORITY41]	中断优先级寄存器	0x00000001
0x00A8	PRIORITY[PRIORITY42]	中断优先级寄存器	0x00000001
0x00AC	PRIORITY[PRIORITY43]	中断优先级寄存器	0x00000001
0x00B0	PRIORITY[PRIORITY44]	中断优先级寄存器	0x00000001
0x00B4	PRIORITY[PRIORITY45]	中断优先级寄存器	0x00000001
0x00B8	PRIORITY[PRIORITY46]	中断优先级寄存器	0x00000001
0x00BC	PRIORITY[PRIORITY47]	中断优先级寄存器	0x00000001
0x00C0	PRIORITY[PRIORITY48]	中断优先级寄存器	0x00000001
0x00C4	PRIORITY[PRIORITY49]	中断优先级寄存器	0x00000001
0x00C8	PRIORITY[PRIORITY50]	中断优先级寄存器	0x00000001
0x00CC	PRIORITY[PRIORITY51]	中断优先级寄存器	0x00000001
0x00D0	PRIORITY[PRIORITY52]	中断优先级寄存器	0x00000001
0x00D4	PRIORITY[PRIORITY53]	中断优先级寄存器	0x00000001
0x00D8	PRIORITY[PRIORITY54]	中断优先级寄存器	0x00000001
0x00DC	PRIORITY[PRIORITY55]	中断优先级寄存器	0x00000001
0x00E0	PRIORITY[PRIORITY56]	中断优先级寄存器	0x00000001

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00E4	PRIORITY[PRIORITY57]	中断优先级寄存器	0x00000001
0x00E8	PRIORITY[PRIORITY58]	中断优先级寄存器	0x00000001
0x00EC	PRIORITY[PRIORITY59]	中断优先级寄存器	0x00000001
0x00F0	PRIORITY[PRIORITY60]	中断优先级寄存器	0x00000001
0x00F4	PRIORITY[PRIORITY61]	中断优先级寄存器	0x00000001
0x00F8	PRIORITY[PRIORITY62]	中断优先级寄存器	0x00000001
0x00FC	PRIORITY[PRIORITY63]	中断优先级寄存器	0x00000001
0x0100	PRIORITY[PRIORITY64]	中断优先级寄存器	0x00000001
0x0104	PRIORITY[PRIORITY65]	中断优先级寄存器	0x00000001
0x0108	PRIORITY[PRIORITY66]	中断优先级寄存器	0x00000001
0x010C	PRIORITY[PRIORITY67]	中断优先级寄存器	0x00000001
0x0110	PRIORITY[PRIORITY68]	中断优先级寄存器	0x00000001
0x0114	PRIORITY[PRIORITY69]	中断优先级寄存器	0x00000001
0x0118	PRIORITY[PRIORITY70]	中断优先级寄存器	0x00000001
0x011C	PRIORITY[PRIORITY71]	中断优先级寄存器	0x00000001
0x0120	PRIORITY[PRIORITY72]	中断优先级寄存器	0x00000001
0x0124	PRIORITY[PRIORITY73]	中断优先级寄存器	0x00000001
0x0128	PRIORITY[PRIORITY74]	中断优先级寄存器	0x00000001
0x012C	PRIORITY[PRIORITY75]	中断优先级寄存器	0x00000001
0x0130	PRIORITY[PRIORITY76]	中断优先级寄存器	0x00000001
0x0134	PRIORITY[PRIORITY77]	中断优先级寄存器	0x00000001
0x0138	PRIORITY[PRIORITY78]	中断优先级寄存器	0x00000001
0x013C	PRIORITY[PRIORITY79]	中断优先级寄存器	0x00000001
0x1000	PENDING[PENDING0]	待处理中断列表	0x00000000
0x1004	PENDING[PENDING1]	待处理中断列表	0x00000000
0x1008	PENDING[PENDING2]	待处理中断列表	0x00000000
0x100C	PENDING[PENDING3]	待处理中断列表	0x00000000
0x1080	TRIGGER[TRIGGER0]	中断触发方式配置	0x00000000
0x1084	TRIGGER[TRIGGER1]	中断触发方式配置	0x00000000
0x1088	TRIGGER[TRIGGER2]	中断触发方式配置	0x00000000
0x108C	TRIGGER[TRIGGER3]	中断触发方式配置	0x00000000
0x1100	NUMBER	PLIC 属性查询	-
0x1104	INFO	PLIC 属性查询	-
0x2000	TARGETINT[TARGET0][INTEN][INTEN0]	机器中断使能	0x00000000
0x2004	TARGETINT[TARGET0][INTEN][INTEN1]	机器中断使能	0x00000000
0x2008	TARGETINT[TARGET0][INTEN][INTEN2]	机器中断使能	0x00000000
0x200C	TARGETINT[TARGET0][INTEN][INTEN3]	机器中断使能	0x00000000
0x2010	TARGETINT[TARGET0][INTEN][INTEN4]	机器中断使能	0x00000000
0x2014	TARGETINT[TARGET0][INTEN][INTEN5]	机器中断使能	0x00000000
0x2080	TARGETINT[TARGET1][INTEN][INTEN0]	特权中断使能	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x2084	TARGETINT[TARGET1][INTEN][INTEN1]	特权中断使能	0x00000000
0x2088	TARGETINT[TARGET1][INTEN][INTEN2]	特权中断使能	0x00000000
0x208C	TARGETINT[TARGET1][INTEN][INTEN3]	特权中断使能	0x00000000
0x2090	TARGETINT[TARGET1][INTEN][INTEN4]	特权中断使能	0x00000000
0x2094	TARGETINT[TARGET1][INTEN][INTEN5]	特权中断使能	0x00000000
0x200000	TARGETCONFIG[TARGET0][THRESHOLD]	机器中断优先级阈值	0x00000000
0x200004	TARGETCONFIG[TARGET0][CLAIM]	中断响应和完成	0x00000000
0x200400	TARGETCONFIG[TARGET0][PPS]	中断抢占状态	0x00000000
0x201000	TARGETCONFIG[TARGET1][THRESHOLD]	特权中断优先级阈值	0x00000000
0x201004	TARGETCONFIG[TARGET1][CLAIM]	中断响应和完成	0x00000000
0x201400	TARGETCONFIG[TARGET1][PPS]	中断抢占状态	0x00000000

表 14: PLIC 寄存器列表

6.4 PLIC 寄存器详细信息

PLIC 的寄存器详细说明如下：

6.4.1 FEATURE (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														VECTORED	PREEMPT
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

FEATURE [31:0]

位域	名称	描述
1	VECTORED	向量式中断使能 0：禁止 1：使能
0	PREEMPT	中断优先级抢占使能 0：禁止 1：使能

FEATURE 位域

6.4.2 PRIORITY (0x4 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRIORITY																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

PRIORITY [31:0]

位域	名称	描述
31-0	PRIORITY	中断源优先级，有效值为 0 到 31。 0：禁止该中断 1-31：设置中断优先级，数字越大优先级越高

PRIORITY 位域

6.4.3 PENDING (0x1000 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PENDING [31:0]

位域	名称	描述
31-0	INTERRUPT	待处理的中断列表，每个 bit 代表一个中断源

PENDING 位域

6.4.4 TRIGGER (0x1080 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


TRIGGER [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	INTERRUPT	设置中断的触发方式，每个 bit 代表一个中断源。 0：电平触发 1：边沿触发

TRIGGER 位域

6.4.5 NUMBER (0x1100)




NUMBER [31:0]

位域	名称	描述
31-16	NUM_TARGET	支持的 target 数量
15-0	NUM_INTERRUPT	支持的中断源数量

NUMBER 位域

6.4.6 INFO (0x1104)



INFO [31:0]

位域	名称	描述
31-16	MAX_PRIORITY	支持的最大优先级
15-0	VERSION	IP 版本

INFO 位域

6.4.7 TARGETINT[INTEN] (0x2000 + 0x80 * n + 0x4 * m)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERRUPT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TARGETINT[INTEN] [31:0]

位域	名称	描述
31-0	INTERRUPT	中断使能，每个 bit 代表一个中断源。如果所在寄存器属于 TARGET0，则将中断作为机器中断使能，如果寄存器属于 TARGET1，则将中断作为特权中断使能

TARGETINT[INTEN] 位域

6.4.8 TARGETCONFIG[THRESHOLD] (0x200000 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
THRESHOLD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TARGETCONFIG[THRESHOLD] [31:0]

位域	名称	描述
31-0	THRESHOLD	中断优先级阈值

TARGETCONFIG[THRESHOLD] 位域

6.4.9 TARGETCONFIG[CLAIM] (0x200004 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						INTERRUPT_ID									
N/A																						RW									
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0


TARGETCONFIG[CLAIM] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-0	INTERRUPT_ID	读该寄存器可获得待处理的中断号，并实现中断响应操作。将中断号写入该寄存器可实现中断完成操作。

TARGETCONFIG[CLAIM] 位域

6.4.10 TARGETCONFIG[PPS] (0x200400 + 0x1000 * n)



TARGETCONFIG[PPS] [31:0]

位域	名称	描述
31-0	PRIORITY_PREEMPTED	每一位代表一个中断优先级，置 1 表示该中断优先级正被更高优先级的中断抢占。

TARGETCONFIG[PPS] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

7 平台级软件中断控制器 PLICSW

本章节介绍平台级软件中断控制器 PLICSW 的功能和特性。

7.1 特性总结

本章节介绍平台级中断控制器 PLIC 的主要特性：

- 支持通过软件编程产生中断

7.2 功能描述

本章节描述平台级中断控制器 PLIC 的功能。

RISC-V 核心向寄存器 PENDING 写 1 可触发软件中断，RISC-V 核心收到中断后需对 CLAIM 寄存器进行读操作以完成中断响应（claim），在中断处理完成后需对 CLAIM 寄存器进行写操作以执行中断完成操作。

7.3 PLICSW 寄存器说明

PLIC 的寄存器列表如下：

PLICSW base address: 0xE6400000

地址偏移	名称	描述	复位值
0x1000	PENDING	软件中断触发寄存器	0x00000000
0x2000	INTEN	软件中断使能	0x00000000
0x200004	CLAIM	软件中断响应和完成	0x00000000

表 15: PLIC_SW 寄存器列表

7.3.1 PLICSW 寄存器详细信息

PLIC 的寄存器详细说明如下：

7.3.2 PENDING (0x1000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														INTERRUPT	RSVD
N/A																														RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x

PENDING [31:0]

位域	名称	描述
1	INTERRUPT	对该寄存器位写 1 可触发软件中断

PENDING 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

7.3.3 INTEN (0x2000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															INTERRUPT
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

INTEN [31:0]

位域	名称	描述
0	INTERRUPT	软件中断使能

INTEN 位域

7.3.4 CLAIM (0x200004)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															INTERRUPT_ID
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

CLAIM [31:0]

位域	名称	描述
0	INTERRUPT_ID	读该寄存器可实现中断响应操作。将 0x1 写入该寄存器可实现中断完成操作。

CLAIM 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

8 电源管理

本章节介绍电源管理系统。

8.1 电源系统结构

本产品在电源结构上划分了 2 个主要的电源域，如图 3所示：




图 3: 电源域示意图

2 个电源域包括：

- 系统电源域中包含了芯片中大部分的功能模块，其中有可独立开关电源的子系统 (CPU0)，以及若干其他功能模块
- 电源管理域中有一路 DCDC 可用于为系统电源域供电，以及数个能够唤醒系统的功能模块，能够在系统电源域关闭的状态下保持低功耗运行。电源管理域里的 PDGO 模块，能够在电源管理域其它模块关闭的状态下以极低功耗运行，并保存必要的数据。

各电源域中的主要功能模块可在图 1中查看。

典型应用场景下芯片使用单一 3.3V 电源供电即可工作。

8.2 电源供电系统

芯片内置 2 路 LDO 线性电源和 1 路 DCDC 开关电源，以支持单一 3.3V 供电应用。

电源供电系统框图如图 4：

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 4: 使用内置 DCDC 的电源供电系统框图

注意，使用内置 DCDC 时，16 位精度 ADC 会有一定程度下降；片上 ADC 使用的注意事项，请参考：https://www.hpmicro.com/design-resources/chip-information 的 ADC 相关的应用文档。

芯片支持不使用内置 DCDC 而使用外置电源为系统电源域供电，如图图 5：

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 5: 不使用内置 DCDC 的电源供电系统框图

8.2.1 开关电源 DCDC

DCDC 位于电源管理域，将 3.3V 的外部电源转化为典型值为 1.1V 的供电，能够为系统电源域的电路提供电源。

DCDC 输出电压可调节，且支持动态电压频率调整。

DCDC_IN 是 DCDC 的电源输入引脚。DCDC_LP 是 DCDC 的电源输出引脚，应连接一个 4.7uH 的电感。DCDC_SNS 是 DCDC 的反馈引脚，应连接到 DCDC 的电源输出。

当用户选择使用外部的电源替代片上的 DCDC 为系统电源域供电时，建议把 DCDC 的相关引脚 DCDC_IN、DCDC_LP 和 DCDC_SNS 通过 10k 欧姆电阻接地。

注意，DCDC_IN 上的电容应尽可能贴近芯片。

8.2.2 电源管理域线性稳压器 LDOPMC

LDOPMC 位于电源管理域，将 3.3V 外部电源转化为典型值为 1.1V 的供电，为电源管理域里除了 PDGO 模块以外的数字电路提供电源。

LDOPMC 以 VPMC 引脚作为电源输入，需要在 VDD_PMCCAP 引脚上接一个 4.7uF 去耦电容。

©Shanghai HPMICRO Semiconductor Co., Ltd.

8.2.3 OTP 线性稳压器 LDOOTP

LDOOTP 位于电源管理域，将 3.3V 外部电源转化为典型值为 2.5V 的供电，为 OTP 烧写电路提供电源。

LDOOTP 仅在 OTP 烧写操作时才能被使能，其它时间应保持关闭。

LDOOTP 以 VPMC 引脚作为电源输入，需要在 VDD_OTPCAP 引脚上接一个 4.7uF 去耦电容。

8.3 IO 供电

芯片的 GPIO 引脚被划为了多个组 (Bank)，同一个 IO Bank（Bxx）中 IO 使用相同的 IO 供电引脚 VIO_B*。IO 所属 Bank 可在章 19中查找。

IO Bank 与 VIO 引脚的对应关系根据封装型号而不同，可在表 17中查看。

8.4 电源引脚说明

电源引脚	电压范围	说明
VPMC	3.0V ~ 3.6V	LDOPMC 电源输入，LDOOTP 电源输入，为电源管理域模拟电路和数字电路 PDGO 供电
VDD_PMCCAP	-	LDOPMC 的去耦电容连接引脚，为电源管理域除 PDGO 以外的数字电路供电
VDD_OTPCAP	-	LDOOTP 的去耦电容连接引脚
VANA	3.0V ~ 3.6V	为 ADC、ACMP 模拟电路供电
VREFH	2.4V ~ VANA	ADC 高位参考电压 ACMP 内置 DAC 高位参考电压
DCDC_IN	3.0V ~ 3.6V	DCDC 电源输入
DCDC_LP	-	DCDC 电源输出，可为系统电源域数字电路供电
DCDC_SNS	-	DCDC 电源反馈引脚，应与 DCDC_LP 连接在一起
VDD_SOC	0.925V ~ 1.26V	系统电源域数字电路供电引脚
VIO_B00 ~ VIO_B02	1.8V 或 3.3V	IO 供电引脚
DCDC_GND	-	DCDC 接地引脚
VSS	-	接地引脚
VSSA	-	模拟电路接地引脚
VREFL	-	ADC 低位参考电压，需接地

表 16: 电源和接地引脚说明

不同封装型号下电源相关引脚的引出有所不同，会存在封装内部共享电源引脚的情况，表 17显示了详细信息。

内部供电	说明	BGA196 引脚	eLQFP100 引脚	BGA121 引脚
B00	IO Bank B00 供电	VIO_B01	VIO_B01	VIO_B01
B01	IO Bank B01 供电	VIO_B01	VIO_B01	VIO_B01
B02	IO Bank B02 供电	VANA	VIO_B02	VIO_B02

©Shanghai HPMICRO Semiconductor Co., Ltd.

内部供电	说明	BGA196 引脚	eLQFP100 引脚	BGA121 引脚
DCDC_SNS	DCDC 电源反馈	VDD_SOC	DCDC_SNS	VDD_SOC
VUSB	USB 模拟电路 3.3V 供电	VIO_B01	VIO_B01	VIO_B01
VPLL	PLL 模拟电路 3.3V 供电	VIO_B01	VIO_B01	VIO_B01

表 17: 电源供电与封装引脚复用

8.5 低功耗概览

本产品支持多种功耗模式，它们的功耗水平从高到低和唤醒时间从短到长依次为：

- 运行模式 (RUN)
- 等待模式 (WAIT)
- 停止模式 (STOP)
- 休眠模式 (STANBY)
- 关机模式 (SHUTDOWN)

运行模式下 CPU 正常执行指令，所有必要的功能模块正常工作。可关闭不需要的功能模块，CPU 时钟频率和供电电压可用软件调节。

等待模式下 CPU 核心时钟因 WFI 指令触发而关闭，其他功能模块保持运行模式下的状态，出现中断时 CPU 能够立即恢复运行并处理中断。

停止模式由 CPU 的 WFI 指令触发，通过预先配置，系统电源域内各子系统和模块，包括 CPU 自身的电源能够在 SYSCTL 模块的控制下灵活关闭或保持。

休眠模式下整个系统电源域都处于复位或掉电状态，该模式可以由 CPU 的 WFI 指令触发，也可以通过软件操作触发。

关机模式下系统电源域和电源管理域里除 PDGO 模块以外的部分都处于复位或掉电状态，仅保留 PDGO 工作，该模式可以通过软件操作触发。

8.6 电源管理功能相关 IO

电源管理域里的 PDGO 模块是芯片电源管理系统的基础，其 IO 能被用作电源管理的相关功能：

引脚	默认功能	说明
RESETN	RESETN	全局复位输入引脚，可以复位整个系统，也可以用于关机模式的退出
WAKEUP	WAKEUP	电源唤醒输入引脚，可用于关机模式和其他低功耗模式的退出

表 18: 电源管理相关 IO

©Shanghai HPMICRO Semiconductor Co., Ltd.

9 系统复位

本章节介绍本产品的系统复位。

9.1 复位概览

复位系统支持对芯片的不同范围进行复位。

全局复位会对电源管理域和系统电源域整体进行复位。

系统电源域的复位不影响电源管理域。

9.2 全局复位

全局复位会复位电源管理域和系统电源域，有两种情况会引起全局复位发生：

- VPMC 电源管脚的上电或触发低电压探测
- RESETN 管脚被外部电路拉低

RESETN 引脚默认产生的是全局复位，可通过配置 PDGO 模块寄存器配置修改其复位范围，使电源管理域里的 PDGO 状态不受影响，详见节 11.3。

9.3 系统电源域的复位

系统电源域的复位

- 冷复位 (Cold Reset)：系统电源域保留 OTP 的影子寄存器的值，不复位 DEBUG 相关电路。

系统电源域的复位有多个复位源，包括：

- VPMC 供电电压过低 (Brownout)
- 调试复位 (Debug Reset)：由外部 debugger 发出的复位请求
- 安全违例 (Security Violation)
- 看门狗超时
- 软件复位

除了由以上复位源触发的复位外，软件还能够通过控制 SYSCTL 模块单独复位某个子系统，详见 SYSCTL 相关章节。

©Shanghai HPMICRO Semiconductor Co., Ltd.

10 时钟系统

本章节介绍本产品的时钟系统。

10.1 时钟系统概述

时钟系统主要由时钟源和功能时钟组成，其结构如图 图 6 所示。




图 6: 时钟系统框图

时钟源包括外部晶振 XTAL、内部 RC 振荡器和锁相环 PLL 等，时钟源能够产生各种不同频率、不同精度的时钟。

功能时钟 CLK_TOP_* 是对时钟源进行选择和分频后的时钟。

10.2 时钟源

10.2.1 32KHz 时钟源 CLK_32K

产生 CLK_32K 时钟的模块有：

- RC32K - 内部 32KHz RC 振荡器

CLK_32K 直接为电源管理域的 PDGO 模块提供工作时钟。

10.2.2 24MHz 时钟源 CLK_24M

产生 24MHz 时钟源的模块有：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- XTAL24M - 24MHz 高速振荡器，支持 24MHz 外部晶振，也支持通过引脚从外部输入 24 MHz 有源时钟
- RC24M - 内部 24MHz RC 振荡器

XTAL24M 和 RC24M 共同构成 CLK_24M 时钟源。当 XTAL24M 使能并频率稳定时，CLK_24M 来自 XTAL24M 的输出时钟，当 XTAL24M 关闭或尚未稳定时，CLK_24M 来自 RC24M 的输出时钟。两个时钟之间的切换自动进行。

XTAL24M 默认会自动使能，其在低功耗模式下的开关控制请参考章 13。

CLK_24M 直接为电源管理域的模块提供时钟。

10.2.3 锁相环 PLL

产品内置 3 个 PLL，每个 PLL 有多路的时钟输出，共计 7 个时钟源用以生成系统所需要的各种频率的时钟。

PLL 默认使用 XTAL24M 时钟作为参考时钟。各 PLL 已预先设置了默认工作频率，如表 19所示：

PLL 的频率和分频系数的修改方法请参考章 14。

10.3 功能时钟

功能时钟能够根据配置在多个时钟源中做出选择并进行分频，之后为系统电源域的各模块提供运行时钟。

系统中有 8 个时钟源，所以每个功能时钟有一个 8 选 1 的多路选择器进行时钟源选择，选择值与时钟源的对应关系如表 19所示。

选择值	时钟源	默认频率	说明
0	CLK_24M	24MHz	24MHz 时钟源
1	PLL0CLK0	600MHz	默认作为处理器的时钟源
2	PLL0CLK1	375MHz	
3	PLL1CLK0	400MHz	默认作为总线和基础外设的时钟源
4	PLL1CLK1	333.33MHz	
5	PLL1CLK2	266.67MHz	
6	PLL2CLK0	500MHz	
7	PLL2CLK1	250MHz	

表 19: 时钟源选择及默认频率

每个功能时钟可单独设置分频系数，对选定的时钟源进行分频，分频系数范围为从 1 到 256 的任意整数。

为便于使用，各功能时钟已预先设置了时钟源选择和分频系数，具体信息见表 20。时钟源选择和分频系数的修改方式请参考节 13.2。

功能时钟名称	默认时钟源	默认分频系数	默认频率	应用
CLK_TOP_CPU0	1 (PLL0CLK0)	1	300MHz	CPU0 核心/ILM0/DLM0/FGPIO0
CLK_TOP_MCT0	0 (CLK_24M)	0	24MHz	MCHTMR0 计时
CLK_TOP_AHB0	3 (PLL1CLK0)	1	200MHz	AHB 系统总线

©Shanghai HPMICRO Semiconductor Co., Ltd.

功能时钟名称	默认时钟源	默认分频系数	默认频率	应用
CLK_TOP_AXIF	3 (PLL1CLK0)	1	200MHz	AXI 高速总线
CLK_TOP_AXIS	3 (PLL1CLK0)	1	200MHz	AXI 系统总线
CLK_TOP_AXIC	3 (PLL1CLK0)	1	200MHz	CONN 子系统总线
CLK_TOP_TMR0	3 (PLL1CLK0)	3	100MHz	GPTMR0 计时
CLK_TOP_TMR1	3 (PLL1CLK0)	3	100MHz	GPTMR1 计时
CLK_TOP_TMR2	3 (PLL1CLK0)	3	100MHz	GPTMR2 计时
CLK_TOP_TMR3	3 (PLL1CLK0)	3	100MHz	GPTMR3 计时
CLK_TOP_OWR0	3 (PLL1CLK0)	4	80MHz	OWR0 接口
CLK_TOP_OWR1	3 (PLL1CLK0)	4	80MHz	OWR1 接口
CLK_TOP_I2C0	3 (PLL1CLK0)	4	80MHz	I2C0 接口
CLK_TOP_I2C1	3 (PLL1CLK0)	4	80MHz	I2C1 接口
CLK_TOP_I2C2	3 (PLL1CLK0)	4	80MHz	I2C2 接口
CLK_TOP_I2C3	3 (PLL1CLK0)	4	80MHz	I2C3 接口
CLK_TOP_SPI0	3 (PLL1CLK0)	4	80MHz	SPI0 接口
CLK_TOP_SPI1	3 (PLL1CLK0)	4	80MHz	SPI1 接口
CLK_TOP_SPI2	3 (PLL1CLK0)	4	80MHz	SPI2 接口
CLK_TOP_SPI3	3 (PLL1CLK0)	4	80MHz	SPI3 接口
CLK_TOP_URT0	3 (PLL1CLK0)	4	80MHz	UART0 接口
CLK_TOP_URT1	3 (PLL1CLK0)	4	80MHz	UART1 接口
CLK_TOP_URT2	3 (PLL1CLK0)	4	80MHz	UART2 接口
CLK_TOP_URT3	3 (PLL1CLK0)	4	80MHz	UART3 接口
CLK_TOP_URT4	3 (PLL1CLK0)	4	80MHz	UART4 接口
CLK_TOP_URT5	3 (PLL1CLK0)	4	80MHz	UART5 接口
CLK_TOP_URT6	3 (PLL1CLK0)	4	80MHz	UART6 接口
CLK_TOP_URT7	3 (PLL1CLK0)	4	80MHz	UART7 接口
CLK_TOP_CAN0	3 (PLL1CLK0)	4	80MHz	CAN0 接口
CLK_TOP_CAN1	3 (PLL1CLK0)	4	80MHz	CAN1 接口
CLK_TOP_CAN2	3 (PLL1CLK0)	4	80MHz	CAN2 接口
CLK_TOP_CAN3	3 (PLL1CLK0)	4	80MHz	CAN3 接口
CLK_TOP_XPI0	5 (PLL1CLK2)	0	266MHz	XPI0 接口
CLK_TOP_ESC0	6 (PLL2CLK0)	4	100MHz	ESC 主时钟
CLK_TOP_ETH0	7 (PLL2CLK1)	1	125MHz	ENET0 接口
CLK_TOP_PTP0	3 (PLL1CLK0)	1	200MHz	PTP0 计时
CLK_TOP_REF0	6 (PLL2CLK0)	9	50MHz	REF0
CLK_TOP_REF1	6 (PLL2CLK0)	9	50MHz	REF1
CLK_TOP_NTM0	6 (PLL2CLK0)	4	100MHz	NTM0 计时
CLK_TOP_ANA0	3 (PLL1CLK0)	3	100MHz	ADC0 备选时钟
CLK_TOP_ANA1	3 (PLL1CLK0)	3	100MHz	ADC1 备选时钟

©Shanghai HPMICRO Semiconductor Co., Ltd.

功能时钟名称	默认时钟源	默认分频系数	默认频率	应用

表 20: 功能时钟汇总

* 实际频率与启动配置有关。

ADC 的功能时钟采用两级多路选择结构，即每个 ADC 能够从 CLK_TOP_AHB0 和 CLK_TOP_ANAx 中选择一个功能时钟使用，选择前者时 ADC 与系统总线同频，能够与其他外设进行同步，选择后者时能够使用独立的时钟频率。

ADC 的功能时钟结构如图 7 所示。

图中 CLK_TOP_[BUS] 在本产品中对应 CLK_TOP_AHB0。默认配置选择 CLK_TOP_[BUS]。




图 7: ADC 功能时钟结构

10.4 直接使用时钟源的模块

系统中一部分模块没有使用功能时钟而是直接连接时钟源，其中有电源管理域的全部模块，也包括系统电源域的部分模块，在表 21列出。

模块	时钟源
电源管理域模块	
PDGO	CLK_32K
PTMR	CLK_24M
PWDG	CLK_24M 和 CLK_32K
PGPIO	CLK_24M
系统电源域模块	
WDG0~WDG1	CLK_32K 和总线时钟
USB0	CLK_24M

表 21: 模块时钟列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

11 电源管理域开关机模块 PDGO

本章节描述了电源管理域中的开关机模块 PDGO 的主要功能和使用。

11.1 主要特性

PDGO 由 3.3V 的 VPMC 供电，主要功能包括：

- 32KHz 时钟源管理
- 全局复位引脚 RESETN 控制
- 电源管理域开关机控制
- 支持软件唤醒功能：单次唤醒或周期性唤醒
- 支持 8 组 32 位的通用寄存器

11.2 CLK_32K 时钟源管理

电源管理域中有一个 IRC32K 的时钟振荡器模块，系统在电源管理域上电后，PDGO 会使用 IRC32K 时钟做为 CLK_32K 时钟源进行工作。

可通过 Fuse 进行 IRC32K 的精度校准，用户也可以通过设置 DGO_RC32K_CFG 寄存器对 IRC32K 的精度进行校准。

11.3 全局复位引脚 RESETN 控制

全局复位引脚 RESETN 为专用引脚，用户可以通过把 DGO_CTRL 寄存器的 RET 位置 1，这样，引脚复位就只复位系统电源域和电源管理域中除 PDGO 以外的部分，不影响 PDGO 的状态。

另外，全局复位引脚也可以作为退出关机模式的唤醒源，详见 小节 11.4.2。

11.4 电源管理域开关机控制

PDGO 能够控制关机模式的进入和退出。关机模式下整个系统电源域，以及电源管理域里除 PDGO 模块以外的部分都处于复位或掉电状态，仅保留 PDGO 工作。该模式下系统具有极低功耗。

11.4.1 关机模式的进入

进入关机模式的方式为软件操作触发，向 DGO_TURNOFF 寄存器的 COUNTER 位写入一个非零计数值，则计数器每个 24M 时钟周期减 1，直到计数器为 1 时，系统进入关机模式。进入关机模式后，该寄存器会被复位。

11.4.2 关机模式的退出

退出关机模式的方式有以下几种：

- 软件倒计时单次唤醒或周期性唤醒
- 唤醒引脚 WAKEUP
- 复位引脚 RESETN

11.4.2.1 软件倒计时单次唤醒或周期性唤醒

在进行关机操作之前，将目标唤醒时间（非 0）写入软件唤醒寄存器 WAKEUP[COUNTER]，若需要开启周期唤醒功能（循环唤醒模式），则还需要把唤醒周期（间隔）写入 WKUP_CYC[INTERVAL] 寄存器中，然后通过

©Shanghai HPMICRO Semiconductor Co., Ltd.

配置 WKUP_EN[CYC] 以及 IRQ0_EN[CYC] 寄存器使能软件唤醒功能。软件唤醒计数器每一个时钟周期（内部 32KHz RC 时钟）减 1，当计数到 1 时，会产生唤醒事件。

单次唤醒时，计数器减到 0 时停止，用户也可以通过直接往 WAKEUP[COUNTER] 寄存器中写入 0，来提前关闭软件唤醒。

循环唤醒时，计数器减到 0 后会自动重新开始下一次唤醒周期的计数，循环往复；若需要关闭周期性唤醒，可以通过向 WAKEUP[COUNTER] 与 WKUP_CYC[INTERVAL] 寄存器中写 0 实现。

由于唤醒的倒计时并非从关机时刻开始计算，而是从 WAKEUP[COUNTER] 寄存器配置完成时开始计算，因此用户需要控制好关机倒计时与唤醒倒计时的时间差。

11.4.2.2 引脚 WAKEUP 唤醒

通过配置 WKUP_EN[WKUP] 以及 IRQ0_EN[WKUP] 寄存器可以开启引脚唤醒功能并开启，当系统处于关机模式时，若唤醒引脚 WAKEUP 上检测到有效的高电平，可以产生一个唤醒事件，从而退出关机模式。WAKEUP 引脚默认开启下拉功能，用户可以通过 PIN_CTRL[WKUP] 寄存器配置开启或关闭下拉功能。

11.4.2.3 复位引脚 RESETN 唤醒

当系统处于关机模式时，若复位引脚 RESETN 上检测到有效的低电平，可以产生一个唤醒事件，从而退出关机模式。RESETN 引脚默认开启上拉功能，用户可以通过 PIN_CTRL[RSTN] 寄存器配置开启或关闭上拉功能。

注意：只有当系统进入关机模式后，唤醒事件才会生效。

11.5 通用寄存器

PDGO 中有 8 组 32 位的通用 GPR 寄存器，支持在 RESETN 复位产生时保存用户数据，此时需要提前将 DGO_CTRL 寄存器的 RET 位域置 1，需要注意的是，还需要确保 PDGO 有电。

11.6 PDGO 寄存器说明

PDGO 的寄存器列表如下：

PDGO base address: 0xF4134000

地址偏移	名称	描述	复位值
0x0000	DGO_TURNOFF	关机	0x00000000
0x0004	DGO_RC32K_CFG	RC32K 时钟	0x00000000
0x0008	DGO_CTRL	控制寄存器	0x00000000
0x0010	PIN_CTRL	引脚控制寄存器	0x00000000
0x0014	PIN_STS	引脚控制寄存器	0x00000000
0x0018	WAKEUP	软件唤醒寄存器	0x00000000
0x001C	WKUP_CYC	循环唤醒存器	0x00000000
0x0020	WKUP_EN	唤醒使能寄存器	0x00000000
0x0024	WKUP_STS	唤醒状态寄存器	0x00000000
0x0060	IRQ0_EN	中断 0 使能寄存器	0x00000000
0x0064	IRQ0_STS	中断 0 状态寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0068	IRQ1_EN	中断 1 使能寄存器	0x00000000
0x006C	IRQ1_STS	中断 1 状态寄存器	0x00000000
0x0080	GPR[0]	通用寄存器	0x00000000
0x0084	GPR[1]	通用寄存器	0x00000000
0x0088	GPR[2]	通用寄存器	0x00000000
0x008C	GPR[3]	通用寄存器	0x00000000
0x0090	GPR[4]	通用寄存器	0x00000000
0x0094	GPR[5]	通用寄存器	0x00000000
0x0098	GPR[6]	通用寄存器	0x00000000
0x009C	GPR[7]	通用寄存器	0x00000000
0x0100	IOFILTER[0]	WUIO 滤波配置寄存器	0x00000000
0x0104	IOFILTER[1]	WUIO 滤波配置寄存器	0x00000000
0x0108	IOFILTER[2]	WUIO 滤波配置寄存器	0x00000000
0x010C	IOFILTER[3]	WUIO 滤波配置寄存器	0x00000000
0x0200	PCAP[0][CTRL]	脉冲捕获控制寄存器	0x00000000
0x0204	PCAP[0][CP_CFG]	定时器配置寄存器	0x00000000
0x0210	PCAP[0][COUNTER]	计数寄存器	0x00000000
0x0214	PCAP[0][DUMP]	转存寄存器	0x00000000
0x0280	PCNT[0][CNT_CFG]	脉冲计数器配置寄存器	0x00000000
0x0284	PCNT[0][CALIB_CFG]	校准配置寄存器	0x00000000
0x0288	PCNT[0][RESOLUTION]	分辨率配置寄存器	0x00000000
0x028C	PCNT[0][HOMING_CFG]	归零配置寄存器	0x00000000
0x0290	PCNT[0][ANALYSE_CFG]	解析配置寄存器	0x00000000
0x0294	PCNT[0][DIRECTION]	方向配置寄存器	0x00000000
0x0298	PCNT[0][CMP0]	比较点 0 配置寄存器	0x00000000
0x029C	PCNT[0][CMP1]	比较点 1 配置寄存器	0x00000000
0x02A0	PCNT[0][CNT]	计数寄存器	0x00000000
0x02A4	PCNT[0][TACHO]	测速寄存器	0x00000000
0x02A8	PCNT[0][DUMP]	转存寄存器	0x00000000
0x02AC	PCNT[0][STS]	状态寄存器	0x00000000

表 22: PDGO 寄存器列表

11.7 PDGO 寄存器详细信息

PDGO 的寄存器详细说明如下：

11.7.1 DGO_TURNOFF (0x0)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
WO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DGO_TURNOFF [31:0]

位域	名称	描述
31-0	COUNTER	关机计数器，计数器每一个 24MHz 时钟周期减一，计数到 0 停止，关机发生在计数器值是 1 的时刻。进入关机模式后，该位被清 0。

DGO_TURNOFF 位域

11.7.2 DGO_RC32K_CFG (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER	RSVD							CAPEX7_TRIM	CAPEX6_TRIM	RSVD													CAP_TRIM								
RW	N/A							RW	RW	N/A													RW								
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DGO_RC32K_CFG [31:0]

位域	名称	描述
31	COUNTER	已校准，此位在熔丝校准后自动置位，并停止加载熔丝值，写 0 清 0: 32K 未校准 1: 32K 已校准
23	CAPEX7_TRIM	32K 校准值，冗余位 7
22	CAPEX6_TRIM	32K 校准值，冗余位 6
8-0	CAP_TRIM	32K 校准值

DGO_RC32K_CFG 位域

11.7.3 DGO_CTRL (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															RET	RSVD														LESP	LOWP
N/A															RW	N/A														RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

DGO_CTRL [31:0]

位域	名称	描述
16	RET	当复位产生时保持 DGO 中 GPR 寄存器组中的数据内容（电源管理域有电时生效） 0: 不保持 1: 保持
1	LESP	Bandgap 基准源省电模式 0: 正常模式 1: 省电模式
0	LOWP	Bandgap 基准源低功耗模式 0: 正常模式 1: 低功耗模式

DGO_CTRL 位域

11.7.4 PIN_CTRL (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							RSTN	RSVD							WKUP	RSVD												WUIO3	WUIO2	WUIO1	WUIO0
N/A							RW	N/A							RW	N/A												RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PIN_CTRL [31:0]

位域	名称	描述
24	RSTN	关闭复位引脚上拉，保持之前的状态 0：开启上拉 1：关闭上拉
16	WKUP	关闭唤醒引脚下拉，保持之前的状态 0：开启下拉 1：关闭下拉
3	WUIO3	关闭 WUIO3 引脚下拉，保持之前的状态 0：开启下拉 1：关闭下拉
2	WUIO2	关闭 WUIO2 引脚下拉，保持之前的状态 0：开启下拉 1：关闭下拉

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	WUIO1	关闭 WUIO1 引脚下拉，保持之前的状态 0：开启下拉 1：关闭下拉
0	WUIO0	关闭 WUIO0 引脚下拉，保持之前的状态 0：开启下拉 1：关闭下拉

PIN_CTRL 位域

11.7.5 PIN_STS (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMOD	RSVD						RSTN	RSVD							WKUP	RSVD												WUIO3	WUIO2	WUIO1	WUIO0
RO	N/A						RO	N/A							RO	N/A												RO	RO	RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PIN_STS [31:0]

位域	名称	描述
31	TMOD	TMOD 引脚状态
24	RSTN	RSTN 引脚状态
16	WKUP	WKUP 引脚状态
3	WUIO3	WUIO3 引脚状态
2	WUIO2	WUIO2 引脚状态
1	WUIO1	WUIO1 引脚状态
0	WUIO0	WUIO0 引脚状态

PIN_STS 位域

11.7.6 WAKEUP (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAKEUP [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	软件唤醒计数器，计数器每一个时钟周期 (32KHz) 减一，计数到 0 即停止，当计数器值为 1 时产生唤醒事件。 单次唤醒模式：将目标唤醒时刻写入此计数器内，CYCLE 寄存器配置为 0。 循环唤醒模式：将唤醒周期 (间隔) 写入 CYCLE 寄存器。

WAKEUP 位域

11.7.7 WKUP_CYC (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTERVAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WKUP_CYC [31:0]

位域	名称	描述
31-0	INTERVAL	循环唤醒模式下，每间隔多少个时钟周期进行一次唤醒

WKUP_CYC 位域

11.7.8 WKUP_EN (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															RSVD	RSVD							PCNT0	RSVD		RSVD	PCAP0	RSVD	WUIO	CYC	WKUP
N/A															N/A	N/A							RW	N/A		N/A	RW	N/A	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WKUP_EN [31:0]

位域	名称	描述
8	PCNT0	通过脉冲计数器 PCNT0 事件唤醒 0：禁止 1：允许 注：需要同时使能对应的唤醒中断方可生效。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	PCAP0	通过 PCAP0 事件唤醒 0：禁止 1：允许 注：需要同时使能对应的唤醒中断方可生效。
2	WUIO	通过 WUIO 引脚唤醒 0：禁止 1：允许 注：需要同时使能对应的唤醒中断方可生效。
1	CYC	由软件通过计数器唤醒 0：禁止 1：允许 注：需要同时使能对应的唤醒中断方可生效。
0	WKUP	通过 WKUP 引脚唤醒 0：禁止 1：允许 注：需要同时使能对应的唤醒中断方可生效。

WKUP_EN 位域

11.7.9 WKUP_STS (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	RSVD														RSVD	RSVD							PCNT0	RSVD		RSVD	PCAP0	RSVD	WUIO	CYC	WKUP
N/A	N/A														N/A	N/A							W1C	N/A		N/A	W1C	N/A	W1C	W1C	W1C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WKUP_STS [31:0]

位域	名称	描述
8	PCNT0	通过脉冲计数器 PCNT0 事件唤醒状态 0：未唤醒 1：已唤醒
4	PCAP0	通过脉冲捕获器 PCAP0 事件唤醒状态 0：未唤醒 1：已唤醒
2	WUIO	通过 WUIO 引脚唤醒状态 0：未唤醒 1：已唤醒

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	CYC	由软件通过计数器唤醒状态 0：未唤醒 1：已唤醒
0	WKUP	通过 WKUP 引脚唤醒状态 0：未唤醒 1：已唤醒

WKUP_STS 位域

11.7.10 IRQ0_EN (0x60)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD														CYC	WKUP	RSVD												WUIO3	WUIO2	WUIO1	WUIO0
N/A														RW	RW	N/A												RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ0_EN [31:0]

位域	名称	描述
17	CYC	软件计数器唤醒中断使能 0：禁止 1：允许
16	WKUP	WKUP 引脚唤醒中断使能 0：禁止 1：允许
3	WUIO3	WUIO3 唤醒中断使能 0：禁止 1：允许
2	WUIO2	WUIO2 唤醒中断使能 0：禁止 1：允许
1	WUIO1	WUIO1 唤醒中断使能 0：禁止 1：允许
0	WUIO0	WUIO0 唤醒中断使能 0：禁止 1：允许

IRQ0_EN 位域

11.7.11 IRQ0_STS (0x64)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD														CYC	WKUP	RSVD												WUIO3	WUIO2	WUIO1	WUIO0
N/A														W1C	W1C	N/A												W1C	W1C	W1C	W1C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ0_STS [31:0]

位域	名称	描述
17	CYC	软件计数器中断状态 0：未生效 1：已生效
16	WKUP	WKUP 引脚唤醒中断状态 0：未生效 1：已生效
3	WUIO3	WUIO3 唤醒中断状态 0：未生效 1：已生效
2	WUIO2	WUIO2 唤醒中断状态 0：未生效 1：已生效
1	WUIO1	WUIO1 唤醒中断状态 0：未生效 1：已生效
0	WUIO0	WUIO0 唤醒中断状态 0：未生效 1：已生效

IRQ0_STS 位域

11.7.12 IRQ1_EN (0x68)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								PCNT0_SEQERR	PCNT0_DECERR	PCNT0_TACHO	RSVD	PCNT0_MATCH0	PCNT0_HOME	PCNT0_Z	PCNT0_UPDATE	RSVD									RSVD			RSVD	PCAP0_MATCH	PCAP0_DUMP	PCAP0_PERIOD
N/A								RW	RW	RW	N/A	RW	RW	RW	RW	N/A									N/A			N/A	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ1_EN [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23	PCNT0_SEQERR	脉冲计数器相位顺序错误中断使能 0：禁止 1：允许
22	PCNT0_DECERR	脉冲计数器解码错误中断使能 0：禁止 1：允许
21	PCNT0_TACHO	脉冲计数器测速完成中断使能 0：禁止 1：允许
19	PCNT0_MATCH0	脉冲计数器匹配 0 中断使能 0：禁止 1：允许
18	PCNT0_HOME	脉冲计数器通道 H（HOME）中断使能 0：禁止 1：允许
17	PCNT0_Z	脉冲计数器通道 Z（INDEX）中断使能 0：禁止 1：允许
16	PCNT0_UPDATE	脉冲计数器更新中断使能 0：禁止 1：允许
2	PCAP0_MATCH	脉冲捕获器 0 比较值匹配中断使能 0：禁止 1：允许
1	PCAP0_DUMP	脉冲捕获器 0 DUMP 中断使能 0：禁止 1：允许
0	PCAP0_PERIOD	脉冲捕获器 0 周期中断使能 0：禁止 1：允许

IRQ1_EN 位域

11.7.13 IRQ1_STS (0x6C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								PCNT0_SEQERR	PCNT0_DECERR	PCNT0_TACHO	RSVD	PCNT0_MATCH0	PCNT0_HOME	PCNT0_Z	PCNT0_UPDATE	RSVD									RSVD			RSVD	PCAP0_MATCH	PCAP0_DUMP	PCAP0_PERIOD
N/A								W1C	W1C	W1C	N/A	W1C	W1C	W1C	W1C	N/A									N/A			N/A	W1C	W1C	W1C

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ1_STS [31:0]

位域	名称	描述
23	PCNT0_SEQERR	脉冲计数器相位顺序错误中断状态 0：未生效 1：已生效
22	PCNT0_DECERR	脉冲计数器解码错误中断状态 0：未生效 1：已生效
21	PCNT0_TACHO	脉冲计数器测速完成中断状态 0：未生效 1：已生效
19	PCNT0_MATCH0	脉冲计数器匹配 0 中断状态 0：未生效 1：已生效
18	PCNT0_HOME	脉冲计数器 HOME 中断状态 0：未生效 1：已生效
17	PCNT0_Z	脉冲计数器通道 Z（INDEX）中断状态 0：未生效 1：已生效
16	PCNT0_UPDATE	脉冲计数器更新中断状态 0：未生效 1：已生效
2	PCAP0_MATCH	脉冲捕获器 0 比较值匹配中断状态 0：未生效 1：已生效
1	PCAP0_DUMP	脉冲捕获器 0 DUMP 中断状态 0：未生效 1：已生效
0	PCAP0_PERIOD	脉冲捕获器 0 周期中断状态 0：未生效 1：已生效

IRQ1_STS 位域

11.7.14 GPR (0x80 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPR [31:0]

位域	名称	描述
31-0	VALUE	数值数据

GPR 位域

11.7.15 IOFILTER (0x100 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN	RSVD					IRQMODE		RSVD		NORM	INV	RSVD	BYPASS	MODE		RSVD						FILTER_LEN									
RW	N/A					RW		N/A		RW	RW	N/A	RW	RW		N/A						RW									
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IOFILTER [31:0]

位域	名称	描述
31	EN	滤波输出功能使能 0：关闭输出 1：开启输出
25-24	IRQMODE	滤波器中断模式选择： 0：关闭 1: 电平模式 2: 上升沿 3: 上升沿或下降沿
21	NORM	滤波器输出初始值
20	INV	滤波器输出取反
18	BYPASS	旁路输出功能 0：关闭 BYPASS 输出，使用滤波器滤波结果作为输出。 1：开启 BYPASS 输出，此通道滤波器输出结果与输入一致。
17-16	MODE	滤波模式选择： 0: 滤刺模式 1: 延时滤波器 2: 滤峰模式 3: 滤谷模式
9-0	FILTER_LEN	滤波宽度 (基于 32K 时钟)

IOFILTER 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

11.7.16 PCAP[CTRL] (0x200 + 0x18 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN	RSVD					SELECT		RSVD				MATCH_MODE				RSVD						DUMP_MODE		RSVD				COUNT_MODE			
RW	N/A					RW		N/A				RW				N/A						RW		N/A				RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCAP[CTRL] [31:0]

位域	名称	描述
31	EN	计数器使能 0：禁止 1：使能 注意: 使能前请确保其他寄存器已配置完成。
25-24	SELECT	选择计数器的输入： 0: 选择 WUIO0 作为输入 1: 选择 WUIO1 作为输入 2: 选择 WUIO2 作为输入 3: 选择 WUIO3 作为输入
19-16	MATCH_MODE	匹配模式选择，当满足以下条件时，产生匹配信号： 0 : 关闭匹配模式; 1 : Reserved; 2 : COUNTER >= COMPARE; 3 : COUNTER <= COMPARE; 4 : HIGH_DUMP >= COMPARE; 5 : HIGH_DUMP <= COMPARE; 6 : LOW_DUMP >= COMPARE; 7 : LOW_DUMP <= COMPARE; 8 : (HIGH_DUMP + LOW_DUMP) >= COMPARE; 9 : (HIGH_DUMP + LOW_DUMP) <= COMPARE; 10 : | HIGH_DUMP - LOW_DUMP | >= COMPARE; 11 : | HIGH_DUMP - LOW_DUMP | <= COMPARE; 12 : | HIGH_DUMP - LOW_DUMP | >= COMPARE 且 HIGH_DUMP >= LOW_DUMP; 13 : | HIGH_DUMP - LOW_DUMP | <= COMPARE 且 LOW_DUMP >= HIGH_DUMP; 14 : | HIGH_DUMP - LOW_DUMP | >= COMPARE 且 HIGH_DUMP <= LOW_DUMP; 15 : | HIGH_DUMP - LOW_DUMP | <= COMPARE 且 LOW_DUMP <= HIGH_DUMP;

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-8	DUMP_MODE	存储模式，选择更新 LOW_DUMP(低电平持续时间) 与 HIGH_DUMP(高电平持续时间) 的时机： 00: 关闭 01: 上升沿触发存储 (通过 SELECT 位域选择输入) 10: 下降沿触发存储 (通过 SELECT 位域选择输入) 11: 周期性计数时，计数周期结束触发存储（内部计数器向上或向下计数到周期结束）
3-0	COUNT_MODE	计数模式 - Bit[0]： 0: 向上计数 1: 向下计数 - Bit[1]： 0: 单次计数，向上计数到 PERIOD 值或向下计数到 0 后计数停止 1: 周期计数 - Bit[3:2]： 00: 计数（基于内部 32K 时钟） 01: 上升沿计数 10: 下降沿计数

PCAP[CTRL] 位域

11.7.17 PCAP[CP_CFG] (0x204 + 0x18 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COMPARE																PERIOD															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCAP[CP_CFG] [31:0]

位域	名称	描述
31-16	COMPARE	比较值 注意: 此寄存器是 SYNC 寄存器，写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。
15-0	PERIOD	周期 注意: 此寄存器是 SYNC 寄存器，写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。

PCAP[CP_CFG] 位域

11.7.18 PCAP[COUNTER] (0x210 + 0x18 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																COUNTER															
N/A																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCAP[COUNTER] [31:0]

位域	名称	描述
15-0	COUNTER	计数器当前值

PCAP[COUNTER] 位域

11.7.19 PCAP[DUMP] (0x214 + 0x18 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOW_DUMP																HIGH_DUMP															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCAP[DUMP] [31:0]

位域	名称	描述
31-16	LOW_DUMP	低电平持续时间（32K 时钟）
15-0	HIGH_DUMP	高电平持续时间（32K 时钟）

PCAP[DUMP] 位域

11.7.20 PCNT[CNT_CFG] (0x280 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN	RSVD																		OVRD	RSVD			SEQ	RSVD	BIAS			DECODE_MODE			
RW	N/A																		RW	N/A			RW	N/A	RW			RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[CNT_CFG] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	EN	脉冲计数器使能 0：禁止 1：使能 注意: 使能前请确保其他寄存器已配置完成。
12	OVRD	通过软件覆盖值选择方向 0：禁止 1：使能
8	SEQ	更改解码正方向： 0：关闭 1：开启 开启后，在各解码模式下效果为： PD 解码模式：修改正方向，将 D 通道原来的 0 表示正方向，更改为 1 表示正方向。 UD 解码模式：修改正方向，在 PCNT 中，将通道 U 的脉冲作为正方向，将通道 D 的脉冲作为反方向。 ABZ 解码模式：修改正方向，将原来的 A 通道相位领先 B 通道表示正方向，更改为 B 通道相位领先 A 通道表示正方向。 UVW 解码模式：修改正方向，将原来的 U 通道领先表示正方向，更改为 W 通道领先表示正方向。
6-4	BIAS	偏移补偿，对解码后的相位进行补偿
3-0	DECODE_MODE	解码模式: 0: MODE_AB_4X 1: MODE_AB_2X 2: MODE_AB_1X 3: Reserved 4: MODE_PD_1X 5: MODE_PDF1X（屏蔽在计数脉冲生效时改变方向的检查） 6: MODE_PD_2X 7: MODE_PDF2X（屏蔽在计数脉冲生效时改变方向的检查） 8: MODE_UD_1X 9: MODE_UDF1X（屏蔽通道 U 与 D 的计数脉冲同时生效的检查） 10: MODE_UD_2X 11: MODE_UDF2X（屏蔽通道 U 与 D 的计数脉冲同时生效的检查） 12: MODE_UVW6X（相差 120° ） 13: MODE_UVW6Y（相差 60° ） 14: Reserved 15: Reserved

PCNT[CNT_CFG] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

11.7.21 PCNT[CALIB_CFG] (0x284 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										ZMODE		ZSTATE				RSVD		H_SEL		RSVD		Z_SEL		RSVD		B_SEL		RSVD		A_SEL	
N/A										RW		RW				N/A		RW		N/A		RW		N/A		RW		N/A		RW	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[CALIB_CFG] [31:0]

位域	名称	描述
21-20	ZMODE	通道 Z 模式： 0：关闭 1：边沿模式 (关注的边沿由 ZSTATE 选择) 2：电平模式 (需要 ABZ 相均匹配) 3：电平模式 (仅需 Z 相匹配即可)
19-16	ZSTATE	通道 Z 匹配状态 • 电平模式时： bit2 为 1 表示 Z 相上升沿处，0 表示下降沿处， 其余各 bit 分别对应 HZBA 相的电平状态。 • 边沿模式时： bit3 置 1：匹配 Z 相上升沿，反转 Bit2 置 1：匹配 Z 相下降沿，正转 Bit1 置 1：匹配 Z 相下降沿，反转 Bit0 置 1：匹配 Z 相上升沿，正转
13-12	H_SEL	通道 H 输入选择： 0：WUIO0 1：WUIO1 2：WUIO2 3：WUIO3
9-8	Z_SEL	通道 Z 输入选择： 0：WUIO0 1：WUIO1 2：WUIO2 3：WUIO3
5-4	B_SEL	通道 B 输入选择： 0：WUIO0 1：WUIO1 2：WUIO2 3：WUIO3

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	A_SEL	通道 A 输入选择： 0：WUIO0 1：WUIO1 2：WUIO2 3：WUIO3

PCNT[CALIB_CFG] 位域

11.7.22 PCNT[RESOLUTION] (0x288 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESOLUTION																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[RESOLUTION] [31:0]

位域	名称	描述
31-0	RESOLUTION	分辨率 注意：此寄存器与 COUNTER 寄存器的位域分配对应，因此在配置时，需要根据当前解码模式（DECODE_MODE）将一圈的总线数 TOTAL_LINES 进行移位,，且由于是从 0 开始计数，因此需要减 1： MODE_AB_4X: RESOLUTION = (TOTAL_LINES - 1) « 2; MODE_AB_2X: RESOLUTION = (TOTAL_LINES - 1) « 1; MODE_AB_1X: RESOLUTION = (TOTAL_LINES - 1) « 0; MODE_PD_1X: RESOLUTION = (TOTAL_LINES - 1) « 0; MODE_PDF1X: RESOLUTION = (TOTAL_LINES - 1) « 0; MODE_PD_2X: RESOLUTION = (TOTAL_LINES - 1) « 1; MODE_PDF2X: RESOLUTION = (TOTAL_LINES - 1) « 1; MODE_UD_1X: RESOLUTION = (TOTAL_LINES - 1) « 0; MODE_UDF1X: RESOLUTION = (TOTAL_LINES - 1) « 0; MODE_UD_2X: RESOLUTION = (TOTAL_LINES - 1) « 1; MODE_UDF2X: RESOLUTION = (TOTAL_LINES - 1) « 1; MODE_UVW6X: RESOLUTION = (TOTAL_LINES - 1) « 3; MODE_UVW6Y: RESOLUTION = (TOTAL_LINES - 1) « 3;

PCNT[RESOLUTION] 位域

11.7.23 PCNT[HOMING_CFG] (0x28C + 0x30 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										RNG_CMP_SRC		RSVD	MATCH0_MODE			RSVD		DMODE		DSTATE				RSVD		HMODE		HSTATE			
N/A										RW		N/A	RW			N/A		RW		RW				N/A		RW		RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[HOMING_CFG] [31:0]

位域	名称	描述
21-20	RNG_CMP_SRC	范围匹配 (Mode1) 时，Comparator 0 比较源配置： 0: compare 值来自 counter 值（Line+Phase），在 counter 更新时比较 1: compare 值来自 counter 值（Revolution+Line+Phase），在 counter 更新时比较 2: compare 值来自 tacho_line(16bits)，在每次测速结束后比较 3: compare 值来自 tacho_time(16bits)，在每次测速结束后比较
18-16	MATCH0_MODE	匹配器 0 的匹配模式： Mode0：Disable. Mode1：范围匹配： 当 CMP0 <= CMP1 时，当 CMP0 <= RNG_CMP_SRC <= CMP1 时匹配生效； 当 CMP0 > CMP1 时，当 CMP0 <= RNG_CMP_SRC 或 RNG_CMP_SRC <= CMP1 时匹配生效； 注：中断只在进入和结束时有，即只产生两次，但可以通过状态位寄存器查看是否匹配。 Mode2：COUNTER 值与比较点 CMP0 匹配； Mode3：COUNTER 值与比较点 CMP0 匹配；且方向更新值需要与当前方向一致； Mode4：向上计数时，COUNTER 值与比较点 CMP0 匹配； Mode5：向上计数时，COUNTER 值与比较点 CMP0 匹配；且方向更新值需要与当前方向一致； Mode6：向下计数时，COUNTER 值与比较点 CMP0 匹配； Mode7：向下计数时，COUNTER 值与比较点 CMP0 匹配；且方向更新值与当前方向一致； 方向更新值：解码器根据相位信息解析出来的方向（例如 Phase 0 -> 1 -> 2 ->3 -> 4 -> 5 -> 0 ..... ，则判断方向是正向）。 当前方向：比较器根据计数器中的线数信息解析出来的方向。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
13-12	DMODE	DUMP 模式选择 0：关闭 1：边沿模式 (关注的边沿由 DSTATE 选择) 2：电平模式 (需要 ABH 相均匹配) 3：电平模式 (仅需 H 相匹配即可)
11-8	DSTATE	Dump 匹配状态 • 电平模式时： 各 bit 分别对应 HZBA 相的电平状态。 • 边沿模式时： Bit3：H 相上升沿，反转 Bit2：H 相下降沿，正转 Bit1：H 相下降沿，反转 Bit0：H 相上升沿，正转
5-4	HMODE	通道 H 模式 0：关闭 1：边沿模式 (关注的边沿由 HSTATE 选择) 2：电平模式 (需要 ABH 相均匹配) 3：电平模式 (仅需 H 相匹配即可)
3-0	HSTATE	通道 H 匹配状态 电平模式时： 各 bit 分别对应 HZBA 相的电平状态。 边沿模式时： bit3 置 1：匹配 H 相上升沿，反转 Bit2 置 1：匹配 H 相下降沿，正转 Bit1 置 1：匹配 H 相下降沿，反转 Bit0 置 1：匹配 H 相上升沿，正转

PCNT[HOMING_CFG] 位域

11.7.24 PCNT[ANALYSE_CFG] (0x290 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													ERS	TACHO_MODE		TACHO_LEN															
N/A													RW	RW		RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[ANALYSE_CFG] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	ERS	在检测到 Dec_Error 或 Seq_Error 后，是否舍弃此次结果，并自动重新开始测速。
17-16	TACHO_MODE	测速模式选择 0: 关闭测速 1: Period Mode，指定时长，测量该时长内走过的完整线数，并记录实际用时。 2: Travel Mode，指定线数，测量达到该线数的用时。
15-0	TACHO_LEN	测速长度 Period Mode：指定每次进行测速的时长。 Travel Mode：指定每次进行测速的线数。 注意: 此寄存器是 SYNC 寄存器，写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。

PCNT[ANALYSE_CFG] 位域

11.7.25 PCNT[DIRECTION] (0x294 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															DIR
N/A																															RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[DIRECTION] [31:0]

位域	名称	描述
0	DIR	软件方向覆盖值 0：正转 1：反转

PCNT[DIRECTION] 位域

11.7.26 PCNT[CMP0] (0x298 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP0																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[CMP0] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	CMP0	比较点 0 注意: 此寄存器是 SYNC 寄存器，写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。

PCNT[CMP0] 位域

11.7.27 PCNT[CMP1] (0x29C + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP1																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[CMP1] [31:0]

位域	名称	描述
31-0	CMP1	比较点 1 注意: 此寄存器是 SYNC 寄存器，写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。

PCNT[CMP1] 位域

11.7.28 PCNT[CNT] (0x2A0 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[CNT] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	COUNTER	脉冲计数器计数值。 注意: 1. 计数值更新时机： - 软件更新：根据当前的解码模式，软件直接向此寄存器的圈数、线数位域写入更新值； - 通道 Z(Index) 匹配：通道 Z 匹配时，线数清零；正转时圈数加 1，反转时圈数不变，相位来自解码器； - 通道 H(Home) 匹配：通道 H 匹配时，圈数归零；线数、相位均来自解码器； - 解码器更新：圈数、线数、相位字段均来自解码器结果。 2. 此寄存器是 SYNC 寄存器，软件写入后不会立即生效；配置时，需要等上一次的配置生效后才可以进行修改。 3. 脉冲计数器数值结果包含： - 圈数字段； - 线数字段，此字段的位宽由 RESOLUTION 寄存器决定； - 相位字段，此字段所占位宽取决于当前解码模式： • MODE_AB_4X: 2 位，即 Bit[1:0]; • MODE_AB_2X: 1 位，即 Bit[0]; • MODE_AB_1X: 0 位，即无此字段; • MODE_PD_1X: 0 位，即无此字段; • MODE_PDF1X: 0 位，即无此字段; • MODE_PD_2X: 1 位，即 Bit[0]; • MODE_PDF2X: 1 位，即 Bit[0]; • MODE_UD_1X: 0 位，即无此字段; • MODE_UDF1X: 0 位，即无此字段; • MODE_UD_2X: 1 位，即 Bit[0]; • MODE_UDF2X: 1 位，即 Bit[0]; • MODE_UVW6X: 3 位，即 Bit[2:0]; • MODE_UVW6Y: 3 位，即 Bit[2:0];

PCNT[CNT] 位域

11.7.29 PCNT[TACHO] (0x2A4 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINE																TIME															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[TACHO] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-16	LINE	线数结果 Period Mode：正转时，从 0 开始向上计数；反转时，从 0 开始向下计数。 Travel Mode：正转时，从 0 开始向上计数；反转时，从 0xFFFF 开始向下计数。
15-0	TIME	测量时间结果 Period Mode：指定时间内，走完的完整线数的实际用时。 Travel Mode：完成指定线数时，实际用时。

PCNT[TACHO] 位域

11.7.30 PCNT[DUMP] (0x2A8 + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DUMP																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[DUMP] [31:0]

位域	名称	描述
31-0	DUMP	DUMP 结果：当 DUMP 匹配时，记录 COUNTER 值

PCNT[DUMP] 位域

11.7.31 PCNT[STS] (0x2AC + 0x30 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															MATCH0
N/A																															RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PCNT[STS] [31:0]

位域	名称	描述
0	MATCH0	匹配 0 状态 0: 未匹配 1: 匹配失效

PCNT[STS] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

12 电源管理域配置模块 PCFG

本章节描述了电源域管理器 PCFG 的主要特性。

12.1 特性总结

PCFG 是电源管理域内的电源、时钟和模拟类外设的集成控制模块。用户可以通过 PCFG 实现：

- 线性稳压器 LDOOTP 控制
- 开关电源 DCDC 配置
- 电源管理域门控时钟管理
- 调试控制

12.2 功能描述

本章节描述 PCFG 的功能。

12.2.1 线性稳压器 LDOOTP 配置

线性稳压器 LDOOTP 是片上一次性可编程存储器 OTP 的电源。对 OTP 进行烧写前，必须先将 LDO2P5 寄存器的 ENABLE 位使能，并等待 READY 位有效。在 OTP 烧写结束后必须清除 ENABLE 位以关闭该 LDO。

12.2.2 开关电源 DCDC 配置

开关电源 DCDC 可以用来为系统电源域提供电源。DCDC 的输出电压通过 DCDC_MODE 寄存器的 VOLT 位设置，默认电压为 1.15V。

DCDC 默认开启，当芯片使用外部电源直接为 VDD_SOC 供电时，应将 DCDC_MODE 寄存器的 MODE 位设为 0 以关闭 DCDC。

当系统进入休眠模式 (详见节 15.4) 时，DCDC 也可随之关闭或者进入低功耗状态，相关控制在 POWER_TRAP 寄存器的 TRAP 和 RETENTION，其组合关系如表 23 所示：

TRAP 位	RETENTION	设置
0	-	系统休眠时，DCDC 工作状态不变
1	0	系统休眠时，DCDC 关闭
1	1	系统休眠时，DCDC 进入低功耗模式

表 23: DCDC 低功耗状态控制

DCDC 进入低功耗模式时，输出电压在 DCDC_LPMODE 寄存器的 STBY_VOLT 中设置。可以根据应用设置一个较低的电压，例如使用系统电源域的存储器内容保持电压值。

DCDC 支持获取当前电流强度，在开启电流测量功能后，可从 DCDC_CURRENT 寄存器的 LEVEL 读取。

12.2.3 电源管理域模块的时钟门控

用户可以通过 SCG_CTRL 寄存器打开或关闭电源管理域部分模块的时钟。

- OTP
- APB SRAM
- VAD

©Shanghai HPMICRO Semiconductor Co., Ltd.

- PGPIO
- PIOC
- PTMR
- PWDG
- PUART

12.2.4 系统电源域唤醒

电源管理域中的唤醒源有：

- OTP 中断
- VAD 中断
- PTMR 中断
- PUART 中断
- PWDG 中断
- PGPIO 中断
- 电源管理域安全违例

可通过 PCFG 模块的 WAKE_MASK 寄存器允许以上唤醒源唤醒系统，而唤醒源状态可在 WAKE_CAUSE 寄存器中读取和清零。

12.2.5 调试控制

用户可以通过 DEBUG_STOP 寄存器设置在处理器调试模式下时，部分计时类模块停止计数：

- HART0 = 1'b1，CPU0 在调试时，计时模块停止计数
- HART1 = 1'b1，CPU1 在调试时，计时模块停止计数

受控的计时模块有：

- GPTMR0~7
- WDG0~3
- PWM0~3
- PTMR
- PWDG

12.2.6 电源管理域复位控制模块 PPOR

PPOR 管理系统电源域的复位。

用户可以通过 RESET_ENABLE 寄存器来打开或者关闭这些复位。

用户可以通过 RESET_FLAG 寄存器来查看最近一次复位的来源。

RESET_COLD 寄存器用来控制每个复位源产生冷复位或者温复位。

用户可以通过 SOFTWARE_RESET 的 COUNTER 位域配置软件复位倒计时计数器。用户可以任意配置 COUNTER，当这个计数器倒计时到 2 时，生成软件复位。对 COUNTER 写入 0 可以关闭软件复位，并取消正在进行中的软件复位倒计时。

12.3 PCFG 寄存器说明

PCFG 的寄存器列表如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

PCFG base address: 0xF4104000

地址偏移	名称	描述	复位值
0x0000	BANDGAP	基准源	0x00101010
0x0004	LDO1P1	1.1V 稳压源	0x0001044C
0x0008	LDO2P5	2.5V 稳压源	0x000009C4
0x0010	DCDC_MODE	DCDC 工作模式	0x0001047E
0x0014	DCDC_LPMODE	DCDC 低功耗设置	0x00000384
0x0018	DCDC_PROT	DCDC 保护	0x00000010
0x001C	DCDC_CURRENT	DCDC 电流估计	0x00000000
0x0020	DCDC_ADVMODE	DCDC 高级设置	0x03120040
0x0024	DCDC_ADVPARAM	DCDC 高级参数	0x00006E1C
0x0028	DCDC_MISC	DCDC 杂项设置	0x00070100
0x002C	DCDC_DEBUG	DCDC 调试设置	0x00005DBF
0x0030	DCDC_START_TIME	DCDC 启动时间	0x0001193F
0x0034	DCDC_RESUME_TIME	DCDC 恢复时间	0x00008C9F
0x0040	POWER_TRAP	DCDC 低功耗设置	0x00000000
0x0044	WAKE_CAUSE	唤醒原因	0x00000000
0x0048	WAKE_MASK	唤醒掩蔽	0x00000000
0x004C	SCG_CTRL	保持外设时钟开关	0xFFFFFFFF
0x0060	RC24M	RC24M 设置	0x00000310
0x0064	RC24M_TRACK	RC24M 跟踪设置	0x00000000
0x0068	TRACK_TARGET	RC24M 跟踪频率	0x00000000
0x006C	STATUS	RC24M 跟踪状态	0x00000000

表 24: PCFG 寄存器列表

12.4 PCFG 寄存器详细信息

PCFG 的寄存器详细说明如下：

12.4.1 BANDGAP (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VBG_TRIMMED	RSVD										VBG_1P0_TRIM					RSVD			VBG_P65_TRIM					RSVD			VBG_P50_TRIM				
RW	N/A										RW					N/A			RW					N/A			RW				

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	x	x	x	x	x	x	x	x	x	x	1	0	0	0	0	x	x	x	1	0	0	0	0	x	x	x	1	0	0	0	0

BANDGAP [31:0]

位域	名称	描述
31	VBG_TRIMMED	已校准，此位在熔丝校准后自动置位，并停止加载熔丝值，写 0 清 0: 基准源未校准 1: 基准源已校准
20-16	VBG_1P0_TRIM	1.0V 基准校准值
12-8	VBG_P65_TRIM	0.65V 基准校准值
4-0	VBG_P50_TRIM	0.50V 基准校准值

BANDGAP 位域

12.4.2 LDO1P1 (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															ENABLE	RSVD				VOLT											
N/A															RW	N/A				RW											
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	x	x	x	x	0	1	0	0	0	1	0	0	1	1	0	0

LDO1P1 [31:0]

位域	名称	描述
16	ENABLE	稳压电源开关 0: 关闭 1: 打开
11-0	VOLT	输出电压，单位毫伏。允许输出范围 700mV-1320mV。硬件自动选择不低于目标值的最小电压。

LDO1P1 位域

12.4.3 LDO2P5 (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			READY	RSVD											ENABLE	RSVD				VOLT											
N/A			RO	N/A											RW	N/A				RW											
x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	1	0	0	1	1	1	0	0	0	1	0	0

LDO2P5 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
28	READY	2.5V 电源以稳定 0：关闭或尚未稳定 1：已稳定
16	ENABLE	稳压电源开关 0: 关闭 1: 打开
11-0	VOLT	输出电压，单位毫伏。允许输出范围 2125mV-2900mV。硬件自动选择不低于目标值的最小电压。

LDO2P5 位域

12.4.4 DCDC_MODE (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			READY	RSVD									MODE			RSVD				VOLT											
N/A			RO	N/A									RW			N/A				RW											
x	x	x	0	x	x	x	x	x	x	x	x	x	0	0	1	x	x	x	x	0	1	0	0	0	1	1	1	1	1	1	0

DCDC_MODE [31:0]

位域	名称	描述
28	READY	DCDC 稳定标志 0: DCDC 尚未稳定 1: DCDC 已稳定
18-16	MODE	DCDC 工作模式 XX0: 关闭 001: 基本模式 011: 通用模式 111: 专家模式
11-0	VOLT	输出电压，单位毫伏。允许输出范围 600mV-1375mV。硬件自动选择不低于目标值的最小电压。

DCDC_MODE 位域

12.4.5 DCDC_LPMODE (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				STBY_VOLT											
N/A																				RW											

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	1	1	1	0	0	0	0	1	0	0

DCDC_LPMODE [31:0]

位域	名称	描述
11-0	STBY_VOLT	低功耗模式输出电压，单位毫伏。允许输出范围 600mV-1375mV。硬件自动选择不低于目标值的最小电压。

DCDC_LPMODE 位域

12.4.6 DCDC_PROT (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			ILIMIT_LP	RSVD			OVERLOAD_LP	RSVD							POWER_LOSS_FLAG	DISABLE_OVERVOLTAGE	RSVD						OVERVOLT_FLAG	DISABLE_SHORT	RSVD		SHORT_CURRENT	RSVD			SHORT_FLAG
N/A			RW	N/A			RO	N/A							RO	RW	N/A						RO	RW	N/A		RW	N/A			RO
x	x	x	0	x	x	x	0	x	x	x	x	x	x	x	0	0	x	x	x	x	x	x	0	0	x	x	1	x	x	x	0

DCDC_PROT [31:0]

位域	名称	描述
28	ILIMIT_LP	低功耗模式负载电流 0:250mA 1:200mA
24	OVERLOAD_LP	低功耗模式下过流 0: 电流低于设定值 1: 电流超过设定值
16	POWER_LOSS_FLAG	失电标志 0: 电源输入正常 1: 电源输入过低
15	DISABLE_OVERVOLTAGE	禁止输出过压保护 0: 允许保护, DCDC 过压后自动关闭 1: 禁止保护, DCDC 过压后正常工作
8	OVERVOLT_FLAG	输出过压标志 0: 输出正常 1: 输出过高
7	DISABLE_SHORT	禁止输出短路保护 0: 允许保护，DCDC 短路后自动关闭 1: 禁止保护，DCDC 短路后保持工作

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	SHORT_CURRENT	短路电流 0: 2.0A, 1: 1.3A
0	SHORT_FLAG	短路标志 0: 电流低于短路电流 1: 检测到短路

DCDC_PROT 位域

12.4.7 DCDC_CURRENT (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																ESTI_EN	RSVD						VALID	RSVD			LEVEL				
N/A																RW	N/A						RO	N/A			RO				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	0	x	x	x	0	0	0	0	0

DCDC_CURRENT [31:0]

位域	名称	描述
15	ESTI_EN	使能电流估计
8	VALID	电流估计有效 0: 无估计数据 1: 估计值有效
4-0	LEVEL	DCDC 估计电流, 电流值位 LEVEL * 50mA

DCDC_CURRENT 位域

12.4.8 DCDC_ADVMODE (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD					EN_RCSCALE			RSVD		DC_C		DC_R				RSVD									EN_FF_DET	EN_FF_LOOP	EN_AUTOLP	EN_DCM_EXIT	EN_SKIP	EN_IDLE	EN_DCM
N/A					RW			N/A		RW		RW				N/A									RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	0	1	1	x	x	0	1	0	0	1	0	x	x	x	x	x	x	x	x	x	1	0	0	0	0	0	0

DCDC_ADVMODE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
26-24	EN_RCSCALE	使能时，当输出电压纹波超过范围时，自动加快环路响应速度。注意该寄存器所有 bitfile 只有在寄存器 DCDC_MODE.MODE 为专家模式时才可以进行写操作，其它模式下硬件自动赋值
21-20	DC_C	调节环路带宽的参数，保持 default
19-16	DC_R	调整环路带宽的参数，保持 default
6	EN_FF_DET	使能前馈检测 0：关闭前馈检测 1：打开前馈检测
5	EN_FF_LOOP	使能前馈回路 0：关闭前馈回路 1：打开前馈回路
4	EN_AUTOLP	使能自动进入低功耗模式 0：不使能 1：当电流过低时自动进入低功耗模式
3	EN_DCM_EXIT	避免电压过高措施 0：当电压过高时，停留在 DCM 模式 1：当电压过高时，更新到 CCM 模式
2	EN_SKIP	0: 当 PWM 的脉冲宽度小于所设阈值，DCDC 仍然对电感进行充放电。 1: 当 PWM 脉冲宽度小于所设阈值时，DCDC 忽略这个窄脉冲，处于空闲状态，上下开关管都保持关闭。
1	EN_IDLE	使能时，当电压纹波超过所设阈值，DCDC 进入空闲状态，上下开关管都保持关闭 0：不使能 1：使能
0	EN_DCM	选择 DCM 模式 0：选择 CCM 模式 1：选择 DCM 模式

DCDC_ADVMODE 位域

12.4.9 DCDC_ADVPARAM (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	MIN_DUT							RSVD	MAX_DUT						
N/A																	RW							N/A	RW						
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	0	1	1	1	0	x	0	0	1	1	1	0	0

DCDC_ADVPARAM [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
14-8	MIN_DUT	最小占空比
6-0	MAX_DUT	最大占空比

DCDC_ADVPARAM 位域

12.4.10 DCDC_MISC (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			EN_HYST	RSVD		HYST_SIGN	HYST_THRS	RSVD			RC_SCALE	RSVD	DC_FF			RSVD						OL_THRE		RSVD			OL_HYST	RSVD	DELAY	CLK_SEL	EN_STEP
N/A			RW	N/A		RW	RW	N/A			RW	N/A	RW			N/A						RW		N/A			RW	N/A	RW	RW	RW
x	x	x	0	x	x	0	0	x	x	x	0	x	1	1	1	x	x	x	x	x	x	0	1	x	x	x	0	x	0	0	0

DCDC_MISC [31:0]

位域	名称	描述
28	EN_HYST	使能时，将感知 DCDC 输出的比较器加上磁滞
25	HYST_SIGN	设置上述比较器磁滞的方向
24	HYST_THRS	设置上述比较器磁滞的窗口宽度
20	RC_SCALE	使能时，增加判定 DCDC 纹波超出范围的阈值，只有当 EN_RCSCALE 为 1 时，此位才有效
18-16	DC_FF	前馈回路数目
9-8	OL_THRE	低功耗模式下的过载阈值
4	OL_HYST	低功耗模式下，电压充高到某个值时，停止充电 0：12.5mV 1: 25mV
2	DELAY	使能延迟 0：关闭延时 1：打开延迟
1	CLK_SEL	时钟选择 0：选择 DCDC 内部晶振 1：选择 RC24M 晶振
0	EN_STEP	0：当改变输出电压值时，一个台阶一个台阶地改。 1：当改变输出电压值时，一步到位改。

DCDC_MISC 位域

12.4.11 DCDC_DEBUG (0x2C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												UPDATE_TIME																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	1	0	1	1	1	0	1	1	0	1	1	1	1	1	1

DCDC_DEBUG [31:0]

位域	名称	描述
19-0	UPDATE_TIME	DCDC 电压调整时间，以 24M 时钟计数，缺省值 1mS

DCDC_DEBUG 位域

12.4.12 DCDC_START_TIME (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												START_TIME																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	1	0	0	0	1	1	0	0	1	0	0	1	1	1	1	1	1

DCDC_START_TIME [31:0]

位域	名称	描述
19-0	START_TIME	DCDC 电压启动时间，以 24M 时钟计数，缺省值 3mS

DCDC_START_TIME 位域

12.4.13 DCDC_RESUME_TIME (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												RESUME_TIME																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	0	1	1	0	0	1	0	0	1	1	1	1	1

DCDC_RESUME_TIME [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19-0	RESUME_TIME	DCDC 低功耗恢复时间，以 24M 时钟计数，缺省值 1.5mS

DCDC_RESUME_TIME 位域

12.4.14 POWER_TRAP (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIGGERED	RSVD														RETENTION	RSVD															TRAP
RW	N/A														RW	N/A															RW
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

POWER_TRAP [31:0]

位域	名称	描述
31	TRIGGERED	DCDC 进入低功耗，若 DCDC 计入低功耗状态，此位会置位，此位写 1 清零 0：DCDC 未进入过低功耗模式 1: DCDC 进入过低功耗模式
16	RETENTION	DCDC 进入低功耗模式，降低电压保持 SOCSRAM 的内容 0: 关闭 DCDC 1: 降低电压
0	TRAP	允许 DCDC 在低功耗模式下关闭或降低电压，该位在 DCDC 关闭或降低电压后自动清零 0: DCDC 在低功耗模式下保持工作状态 1: DCDC 在低功耗模式下关闭或降低电压

POWER_TRAP 位域

12.4.15 WAKE_CAUSE (0x44)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAUSE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAKE_CAUSE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	CAUSE	可从 DCDC 低功耗模式唤醒的唤醒状态，每位代表 1 个唤醒源，写 1 清零 0: 唤醒源未唤醒过系统 1: 唤醒源唤醒过系统 bit 0: SOC 请求 bit 7: UART 中断 bit 8: TMR 中断 bit 9: WDG 中断 bit10: PGPIO 中断 bit16: 电池域安全违例 bit17: BGPIO 中断 bit19: 时钟中断 bit31: 唤醒按键

WAKE_CAUSE 位域

12.4.16 WAKE_MASK (0x48)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MASK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAKE_MASK [31:0]

位域	名称	描述
31-0	MASK	禁止唤醒源唤醒系统 0: 允许事件唤醒系统 1: 禁止事件唤醒系统 bit 0: SOC 请求 bit 7: UART 中断 bit 8: TMR 中断 bit 9: WDG 中断 bit10: PGPIO 中断 bit16: 电池域安全违例 bit17: BGPIO 中断 bit19: 时钟中断 bit31: 唤醒按键

WAKE_MASK 位域

12.4.17 SCG_CTRL (0x4C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SCG																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

SCG_CTRL [31:0]

位域	名称	描述
31-0	SCG	电源管理域外设时钟管理，每两位代表一个外设 00,01: reserved 10: 保持关闭 11: 保持运行 bit6-7:GPIO bit8-9:IO 管理 bit10-11: TMR bit12-13:WDG bit14-15:UART

SCG_CTRL 位域

12.4.18 RC24M (0x60)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RC_TRIMMED	RSVD																				TRIM_C			RSVD			TRIM_F				
RW	N/A																				RW			N/A			RW				
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	x	x	x	1	0	0	0	0

RC24M [31:0]

位域	名称	描述
31	RC_TRIMMED	RC24M 校准标志，若熔丝有校准值则该位在校准后置 1，写 0 清零该位 0: RC24M 未校准 1: RC24M 已校准
10-8	TRIM_C	RC24M 细调, 数值越大频率越高
4-0	TRIM_F	RC24M 粗调, 数值越大频率越高

RC24M 位域

12.4.19 RC24M_TRACK (0x64)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															SEL24M	RSVD											RETURN	RSVD			TRACK
N/A															RW	N/A											RW	N/A			RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0

RC24M_TRACK [31:0]

位域	名称	描述
16	SEL24M	选择外部参考 0: 32K OSC 1: 24M OSC
4	RETURN	外部时钟源停止时行为 0: 保持 1: 返回缺省值
0	TRACK	自动跟踪 0: RC24M 自由振荡 1: 跟踪外部时钟源

RC24M_TRACK 位域

12.4.20 TRACK_TARGET (0x68)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRE_DIV																TARGET															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRACK_TARGET [31:0]

位域	名称	描述
31-16	PRE_DIV	参考频率预分频数
15-0	TARGET	目标频率，预分频倍数

TRACK_TARGET 位域

12.4.21 STATUS (0x6C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD											SEL32K	RSVD			SEL24M	EN_TRIM	RSVD				TRIM_C		RSVD			TRIM_F				
N/A											RO	N/A			RO	RO	N/A				RO		N/A			RO				

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0	0	x	x	x	x	0	0	0	x	x	x	0	0	0	0	0

STATUS [31:0]

位域	名称	描述
20	SEL32K	参考 OSC 32K 0: 否 1: 是
16	SEL24M	参考 OSC 24M 0: 否 1: 是
15	EN_TRIM	缺省值可用 0: 不可用 1: 可用
10-8	TRIM_C	缺省粗调值
4-0	TRIM_F	缺省细调值

STATUS 位域

12.5 PPOR 寄存器说明

PPOR 的寄存器列表如下：

PPOR base address: 0xF4100000

地址偏移	名称	描述	复位值
0x0000	RESET_FLAG	复位源标志	0x00000000
0x0004	RESET_STATUS	复位源状态	0x00000000
0x0008	RESET_HOLD	复位保持	0x00000000
0x000C	RESET_ENABLE	复位使能	0xFFFFFFFF
0x0010	RESET_TYPE	复位类型	0x00000000
0x001C	SOFTWARE_RESET	软复位计数器	0x00000000

表 25: PPOR 寄存器列表

12.6 PPOR 寄存器详细信息

PPOR 的寄存器详细说明如下：

12.6.1 RESET_FLAG (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLAG																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
W1C																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RESET_FLAG [31:0]

位域	名称	描述
31-0	FLAG	发生过硬复位的复位标志，写 1 清 0: 电压过低 4: 调试复位 16: WDG0 17: WDG1 24: PWDG 31: 软件复位

RESET_FLAG 位域

12.6.2 RESET_STATUS (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STATUS																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RESET_STATUS [31:0]

位域	名称	描述
31-0	STATUS	复位源当前状态 0: 电压过低 4: 调试复位 16: WDG0 17: WDG1 24: PWDG 31: 软件复位

RESET_STATUS 位域

12.6.3 RESET_HOLD (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HOLD																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RESET_HOLD [31:0]

位域	名称	描述
31-0	HOLD	复位保持，此位置 1 的时候，若复位源保持有效则 SOC 保持复位状态，否则 SOC 复位自动释放? 0: 电压过低 4: 调试复位 16: WDG0 17: WDG1 24: PWDG 31: 软件复位

RESET_HOLD 位域

12.6.4 RESET_ENABLE (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENABLE																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

RESET_ENABLE [31:0]

位域	名称	描述
31-0	ENABLE	允许复位源复位 SOC 0: 电压过低 4: 调试复位 16: WDG0 17: WDG1 24: PWDG 31: 软件复位

RESET_ENABLE 位域

12.6.5 RESET_TYPE (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TYPE																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RESET_TYPE [31:0]

位域	名称	描述
31-0	TYPE	冷热复位选择，0：冷复位，除了 debug/fuse/ioc 以外的所有配置均被清除，1：热复位，系统和引脚设置均被被保留，只复位某些 subsystem 0: 电压过低 4: 调试复位 16: WDG0 17: WDG1 24: PWDG 31: 软件复位

RESET_TYPE 位域

12.6.6 SOFTWARE_RESET (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SOFTWARE_RESET [31:0]

位域	名称	描述
31-0	COUNTER	计数器在 24M 时钟下倒计数到 0 时停止，计数器计至 2 时产生复位，写 0 可撤销中断

SOFTWARE_RESET 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

13 系统控制模块 SYSCTL

本章节介绍系统控制模块 SYSCTL 的主要功能及使用。

13.1 特性总结

系统控制模块 SYSCTL 是系统电源域的管理模块。它的主要功能有：

- 功能时钟配置
- 处理器启动管理
- 系统电源域资源管理
- 低功耗管理
- 时钟测量

13.2 功能时钟配置

功能时钟的配置在 SYSCTL 模块中实现，用户可通过修改 CLOCK[x] 寄存器来配置功能时钟。其中 MUX 位用来选择时钟源，时钟源列表见表 19。其中 DIV 位用来设置分频系数，寄存器可配置的有效值为 0~255，实际分频系数为寄存器值 +1，如设置 DIV 位为 3，则会将选择的时钟源进行 4 分频后输出。

LOC_BUSY 位为 0 时标志该功能时钟在当前配置下已能够使用。

分频系数和时钟源选择均支持运行中 (on-the-fly) 修改。

13.3 CPU 启动管理

CPU0 是唯一的核，因此系统总是从 CPU0 启动。

13.3.1 启动管理

CPU0 的启动支持低功耗唤醒后的程序快速跳转，详见节 18.5。在该流程中 SYSCTL 提供以下支持：

- CPU[CPU0][LP] 寄存器的 RESET/SLEEP/WAKE 位用来标识事件记录
- CPU[CPU0][GPR0] 寄存器用来存放程序快速跳转入口
- CPU[CPU0][GPRx] 寄存器用来实现快速跳转的程序校验

13.4 系统电源域资源管理

系统控制模块 SYSCTL 管理整个系统电源域的时钟、电源开关和复位。

本节将对系统电源域中各种资源的开关控制机制作详细的介绍,编程模型的简单说明可直接跳转到小节 13.4.6查看。

13.4.1 资源节点

在系统电源域中，各种能够被开启或关闭的节点称为资源节点 (resource)，包括各功能模块、功能时钟、子系统电源和复位、时钟源等。

RESOURCE[x] 寄存器用来配置资源节点，MODE 位用来配置资源节点的控制模式，软件可直接修改 MODE 位来直接控制某资源的使能和关闭。

对于功能模块，将其 RESOURCE[*] 寄存器的 MODE 位设为 1 即可使能该模块，设为 2 则关闭该模块。

对于 CPU 子系统，将其 RESOURCE[POW_*] 寄存器的 mode 位设为 1 即打开该子系统的电源开关，设为

©Shanghai HPMICRO Semiconductor Co., Ltd.

2 则关闭电源开关。

对于 CPU/SOC 子系统，将其 RESOURCE[RST_*] 寄存器的 mode 位设为 2 则将该子系统保持复位，设为 1 则退出复位。

对于功能时钟和时钟源，将其 RESOURCE[CLK_TOP_*] 和 RESOURCE[CLK_SRC_*] 寄存器的 MODE 位设为 1 即使能该时钟，设为 2 则关闭该时钟。

LOC_BUSY 位为 0 时标志该资源节点已能够使用。

在实际应用中，资源节点的控制模式通常配置为默认值 0 即自动模式，其具体的工作机制详见下一小节。

13.4.2 资源节点的链式结构

资源节点之间存在依赖关系，如功能模块的正常工作依赖功能时钟的正确输出，功能时钟又依赖 PLL 等时钟源的频率稳定。这种依赖关系构成了一种链式结构，在链的下游是终端的各个功能模块，中游是功能时钟、电源和复位等直接服务功能模块的资源，上游主要是各时钟源。

图 8以 SOC 子系统中的 ENET0 和 SDXC0 模块为例描述了资源节点的链式关系。




图 8: 资源节点的链式关系

*仅用于阐述结构原理，不表明产品一定存在 ENET0/SDCX0/CONN 子系统

下游的资源节点 ENET0 的正常工作依赖于 CLK_TOP_ENET0 提供接口时钟，依赖于 CLK_TOP_AXI 提供总线时钟，还需要其所在的 CONN 子系统处于非复位状态且电源开关打开。

中游的资源节点 CLK_TOP_ENET0 在默认配置下依赖时钟源 PLL2CLK1，CLK_TOP_AXI 在默认配置下依赖时钟源 PLL1CLK1，另外 CONN 子系统的复位退出依赖 CONN 子系统的电源开关打开。

上游的资源节点 PLL1CLK1 时钟源依赖 PLL1 使能并频率稳定，PLL1 又依赖 XTAL24M 提供有效的参考时钟。

所有的资源节点都由 SYSCTL 模块统一管理，资源节点之间的依赖关系已在硬件上自动实现，用户无需关注具体的依赖关系。在资源节点链上，当下游的某个节点需要开启时，它会自动请求自己依赖的所有中上游的资源

©Shanghai HPMICRO Semiconductor Co., Ltd.

节点开启。如果中游和上游相关资源节点的 RESOURCE[] 寄存器中 MODE 位为 0 即处于自动模式时，该节点会在收到请求后自动开启，并同时要求更上游的资源节点开启。而资源节点默认就是工作在自动模式。

以 ENET0 模块为例，在所有中游和上游资源节点都工作于默认的自动模式时，将 RESOURCE[ENET0] 寄存器的 MODE 位修改为 1 即是要求使能 ENET0 模块，RESOURCE[ENET0] 寄存器的 LOC_BUSY 位会被置 1，同时通过链式传导，所有相关的资源节点都会被自动使能，直到 XTAL24M 震荡稳定，PLL1 时钟锁定，CLK_TOP_AXI 和 CLK_TOP_ENET0 时钟使能，CONN 子系统电源开启且复位结束时，RESOURCE[ENET0] 寄存器的 LOC_BUSY 位会被置 0，表示 ENET0 模块已准备就绪可以使用。

13.4.3 资源节点的自动关闭机制

链式结构上的资源节点能够根据请求自动开启，也能够在一定的条件下自动关闭。

当一个资源节点关闭后，它会向自己依赖的资源节点发送关闭请求，当一个资源节点连接的下游的所有节点都发送了关闭请求时，该节点才被允许关闭。

假设图 8中已显示了相关资源节点完整的依赖关系，在所有中游和上游资源节点都工作于默认的自动模式时，若将 RESOURCE[ENET0] 寄存器的 MODE 位修改为 2，即要求关闭 ENET0 模块，首先 ENET0 的模块时钟会被关闭，之后会请求关闭其依赖的所有资源节点。CLK_TOP_ENET0 由于只服务 ENET0 这一个下游资源节点，在收到其关闭请求后会执行关闭操作并继续向其依赖的上游资源节点 PLL2CLK1 发出关闭请求。

CLK_TOP_AXI 也会收到 ENET0 的关闭请求，但由于其下游同时连接的 SDXC0 仍处于工作状态，所以 CLK_TOP_AXI 不被允许关闭，RESET_CONN 资源节点也是如此。

13.4.4 资源节点保持开启

资源节点的自动关闭机制在允许的情况下能够一直将关闭请求自动传导到每条链的最上游如 XTAL24M 和 PLL 等，这些资源的重新开启会消耗一定的时间，如果用户希望关闭请求到达某个资源节点即停止传播，只需将该节点的 RESOURCE[] 寄存器的 MODE 位设为 1 即可将其强制保持使能。

常用的场景有：保持 PLL 不被关闭或 XTAL24M 一直工作，以及子系统的电源保持。

对于有独立电源开关的子系统，在低功耗模式下，存在以下几种可能的工作状态：

- 时钟保持：保持子系统内个别或全部模块的资源节点处于使能状态，使这些模块能够随时开始工作，这需要将相应的 RESOURCE[*] 寄存器的 MODE 位设为 1
- 寄存器保持：允许子系统内全部的模块资源节点关闭，但不对子系统进行复位，且保留电源，使得子系统内的所有寄存器和逻辑电路状态得以保存，这需要设置子系统的 RESOURCE[RST_*] 和 RESOURCE[POW_*] 寄存器的 MODE 位为 1
- 存储器保持：允许子系统进入复位状态，但保留电源，这样能够保留子系统中存储器内的数据，这需要设置子系统 RESOURCE[POW_*] 寄存器的 MODE 位为 1
- 子系统电源关闭

子系统的状态设置还有另外一种方式实现，详见小节 13.5.2。

13.4.5 功能模块与处理器的连接

中游和上游资源节点工作在自动模式时，会根据其下游节点的请求自动执行开启和关闭，而下游的功能模块资源节点工作在自动模式时，则能够根据处理器的状态执行开启和关闭。

SYSCTL 提供了一个连接组 (link group 0) 用来将功能模块与处理器连接起来，group0 提供给 CPU0 使用。

功能模块与 group 的连接在 GROUP[*] 寄存器中设置，寄存器每一个 bit 对应一个功能模块，将 bit 置 1 表示

©Shanghai HPMICRO Semiconductor Co., Ltd.

将该模块与该 group 连接绑定。表 26、表 27和表 28列出了 GROUP 寄存器的 bit 位与功能模块的对应关系。

GROUPx[0] 寄存器	
bit	**资源节点**
0	AHB 外设总线
1	AXI 外设总线
2	CONN 子系统总线
3	ROM
4	ILM0/DLM0
5	MCHTMR0
6	GPTMR0
7	GPTMR1
8	GPTMR2
9	GPTMR3
10	OWR0
11	OWR1
12	EUI0
13	EUI1
14	I2C0
15	I2C1
16	I2C2
17	I2C3
18	SPI0
19	SPI1
20	SPI2
21	SPI3
22	UART0
23	UART1
24	UART2
25	UART3
26	UART4
27	UART5
28	UART6
29	UART7
30	CRC0
31	TSNS

表 26: 功能模块连接位表 0

GROUPx[1] 寄存器	
bit	**资源节点**
0	EWDG0

©Shanghai HPMICRO Semiconductor Co., Ltd.

GROUPx[1] 寄存器	
bit	**资源节点**
1	EWDG1
2	MBX0
3	GPIO
4	PPI
5	HDMA
6	LOBS
7	ADC0
8	ADC1
9	ACMP0
10	MCAN0
11	MCAN1
12	MCAN2
13	MCAN3
14	PTPC
15	QEI0
16	QEI1
17	QEO0
18	QEO1
19	SDM
20	PLB
21	PWM0
22	PWM1
23	EMDS
24	XPI0
25	XRAM
26	XDMA
27	ESC
28	ENET0
29	USB0
30	NTM0
31	REF0

表 27: 功能模块连接位表 1

GROUPx[2] 寄存器	
bit	**资源节点**
0	REF1

表 28: 功能模块连接位表 2

为保证基本系统能够工作，SYSCTL 已对部分资源节点做了默认配置，如将 CPU0 默认连接绑定至 group0，将资源节点 AHBAPB 外设总线、AXI 系统总线以及 ROM 默认连接到 group0。

©Shanghai HPMICRO Semiconductor Co., Ltd.

CPU 与 group 的连接通过 AFFILIATE[x] 寄存器配置，而 AFFILIATE[CPU0] 寄存器的 LINK 位默认值为 0b1，即已将 CPU0 连接到了 group0。

当 CPU 与功能模块资源节点连接至同一个 group，且资源节点工作于自动模式时，这些资源节点就会随着 CPU 的状态变化而自动执行开启或关闭，如当 CPU 通过修改 GROUP 寄存器将一个资源节点连接至 CPU 自身所绑定的 group 时，该节点的功能模块会自动使能，模块依赖的一系列资源都会连带的自动开启，这也是系统推荐使用的最便捷的功能模块使能方式。

相应的，当 CPU 进入休眠时，其连接的各资源节点也会自动关闭。详细的 CPU 休眠后的行为管理请参考节 13.5。

引入 group 和 CPU 的连接功能后，图 8可以扩展为图 9的形式，构成完整的链式结构。




图 9: 资源节点与 group/CPU 的链式关系

* 仅用于阐述结构原理，不表明产品一定存在 ENET0/SDCX0/CONN 子系统

图中将 ENET0 和 SDXC0 连接到了 group0，表示 CPU0 需要使用 ENET0 和 SDXC0 这两个模块，其也形成了资源节点链的依赖关系。

当 CPU0 进入休眠后，会向 ENET0 和 SDXC0 都发出关闭请求，ENET0 和 SDXC0 会执行关闭并将关闭请求传导至链的上游。

13.4.6 资源节点的使用

系统电源域中所有的功能模块都是资源节点，他们在表 26被列出。

除了 AHB/APB 外设总线、AXI 系统总线以及 ROM 等模块默认已使能外，大部分功能模块都默认处于关闭状态。

如果 CPU0 上的软件需要使用某个功能模块，只需将 GROUP0 寄存器中该模块对应的 bit 置 1，再等待该模块对应的 RESOURCE[*] 寄存器的 GLB_BUSY 位为 0 即可，所有必要的资源会自动打开。

13.5 低功耗管理

13.5.1 处理器的低功耗模式及唤醒

执行 WFI 指令是处理器从运行模式向低功耗模式切换的标志。进入低功耗模式后系统的行为由 CPU[CPUx][LP] 寄存器的 MODE 位设置。

- MODE 位为 b00 - 等待模式 (WAIT Mode)：只关闭处理器核心时钟

©Shanghai HPMICRO Semiconductor Co., Ltd.

- MODE 位为 b01 - 停止模式 (STOP Mode)：关闭处理器核心时钟，且在资源节点链上向上游传导关闭请求，允许关闭更多的资源节点
- MODE 位为 b10 - 运行模式 (RUN Mode)：保留处理器核心时钟持续运行
- MODE 位为 b11 - 无效设置

处理器只有进入停止模式时才会触发 SYSCTL 执行资源节点链上的关闭操作。

从停止模式中唤醒一般由中断触发,哪些中断源能够唤醒系统是在 SYSCTL 的 CPU[CPUx][WAKEUP_ENABLE] 寄存器中配置的，将 bit 置 1 则对应的中断源能够将该 CPU 唤醒。

CPU[CPUx][WAKEUP_ENABLE] 寄存器的位分配与产品中断向量表所定义的中断号一致。

系统唤醒以 CPU 退出休眠并能够处理中断为目标，因而当能够唤醒 CPU 的中断出现时，SYSCTL 模块会自动按顺序将 CPU 所在的资源节点链上的所有节点全部打开。

13.5.2 低功耗模式下资源节点的状态保持

对于有独立电源开关的子系统，如果其电源和复位的资源节点工作在自动模式，处理器的休眠有可能使其电源关闭而导致子系统内的寄存器和存储器信息全部丢失。

对于 XTAL24M 和 PLL 等资源节点，如果工作在自动模式，处理器的休眠有可能使其自动关闭，导致系统唤醒时需花费大量的时间等待它们频率稳定。

要单独控制这些资源节点在低功耗模式下的行为，除了直接修改其 RESOURCE[] 寄存器将 MODE 从自动模式改为使能模式外，更推荐使用 RETENTION[CPUx] 寄存器来控制部分中上游资源节点的行为。

RETENTION 寄存器中每一个 bit 对应一个资源节点，将 bit 置 1 后能够控制该资源忽略下游的关闭请求而保持开启。

SYSCTL 提供了 1 个 RETENTION 寄存器，分配给 CPU0 使用，当 CPU0 上的软件希望某些资源节点在低功耗模式下保持开启时，只需在 RETENTION 寄存器中做出修改，将对应 bit 置 1。

对于一个可控的资源节点，只要 RETENTION 寄存器要求其保持开启，它就会在低功耗模式下一直保持工作状态。

注意，RETENTION 配置与资源节点链和 group 连接都无关，可以理解为加在部分中上游资源节点上的强制使能开关。

RETENTION 寄存器中具体的 bit 分配如表 29所示：

bit	保持开启的资源节点
0	系统电源域供电
1	系统电源域复位
2	CPU0 子系统供电
3	CPU0 子系统复位
4	XTAL24M
5	PLL0
6	PLL1
7	PLL2

表 29: RETENTION 寄存器位表

©Shanghai HPMICRO Semiconductor Co., Ltd.

13.6 时钟测量模块

时钟测量模块允许用户选择片上的时钟进行测量，并将当前的结果保存在结果寄存器里。

SYSCTL 中有 4 个时钟测量单元 SLICE0~3，用户可以通过 MONITOR[SLICEx][CONTROL] 寄存器的 SELECTION 位选择需要测量的时钟，SELECTION 值对应的测量时钟见表 30。

通过 MONITOR[SLICEx][CONTROL] 寄存器的 REFERENCE 位选择测量的基准是 XTAL32K 还是 XTAL24M，通过 MONITOR[SLICEx][CONTROL] 寄存器的 ACCURAY 位选择精度是 1KHz 或是 1Hz。

SELECTION	测量时钟选择
0	clk_32k_batt
1	clk_32k_pmic
2	clk_rc24m
3	clk_xtal24m
4	clk_usb0_phy
20	clk_24m
21	pll0clk0
22	pll0clk1
23	pll1clk0
24	pll1clk1
25	pll1clk2
26	pll2clk0
27	pll2clk1
128	clk_top_cpu0
129	clk_top_mct0
130	clk_top_axif
131	clk_top_axis
132	clk_top_axic
133	clk_top_ahb0
134	clk_top_tmr0
135	clk_top_tmr1
136	clk_top_tmr2
137	clk_top_tmr3
138	clk_top_owr0
139	clk_top_owr1
140	clk_top_i2c0
141	clk_top_i2c1
142	clk_top_i2c2
143	clk_top_i2c3
144	clk_top_spi0
145	clk_top_spi1
146	clk_top_spi2
147	clk_top_spi3

©Shanghai HPMICRO Semiconductor Co., Ltd.

SELECTION	测量时钟选择
148	clk_top_uart0
149	clk_top_uart1
150	clk_top_uart2
151	clk_top_uart3
152	clk_top_uart4
153	clk_top_uart5
154	clk_top_uart6
155	clk_top_uart7
156	clk_top_can0
157	clk_top_can1
158	clk_top_can2
159	clk_top_can3
160	clk_top_xpi0
161	clk_top_esc0
162	clk_top_eth0
163	clk_top_ptp0
164	clk_top_ref0
165	clk_top_ref1
166	clk_top_ntm0
167	clk_top_ana0
168	clk_top_ana1

表 30: 测量时钟选择表

配置完成后对 MONITOR[SLICEx][CONTROL] 寄存器的 START 位写 1 可启动时钟测量，等待 MONITOR[SLICEx][CONTROL] 寄存器的 VALID 标志位置 1 后，用户可以从 MONITOR[SLICEx][CURRENT] 寄存器里读取时钟的频率信息。

注意：时钟测量功能只适用于 400MHz 以下的时钟频率。

13.7 SYSCTL 寄存器说明

SYSCTL 的寄存器列表如下：

SYSCTL base address: 0xF4000000

地址偏移	名称	描述	复位值
0x0000	RESOURCE[CPU0]	cpu0_core 资源寄存器	0x00000000
0x0004	RESOURCE[CPX0]	cpu0 平台资源寄存器	0x00000000
0x0050	RESOURCE[PMIC]	总电源资源寄存器	0x00000000
0x0054	RESOURCE[POW_CPU0]	cpu0 电源资源寄存器	0x00000000
0x005C	RESOURCE[RST_SOC]	soc 复位资源寄存器	0x00000000
0x0060	RESOURCE[RST_CPU0]	cpu0 复位资源寄存器	0x00000000
0x0080	RESOURCE[CLK_SRC_XTAL]	24MHz 晶体资源寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0084	RESOURCE[CLK_SRC_PLL0]	pll0 资源寄存器	0x00000000
0x0088	RESOURCE[CLK_SRC_CLK0_PLL0]	clk0_pll0 资源寄存器	0x00000000
0x008C	RESOURCE[CLK_SRC_CLK1_PLL0]	clk1_pll0 资源寄存器	0x00000000
0x0090	RESOURCE[CLK_SRC_PLL1]	pll1 资源寄存器	0x00000000
0x0094	RESOURCE[CLK_SRC_CLK0_PLL1]	clk0_pll1 资源寄存器	0x00000000
0x0098	RESOURCE[CLK_SRC_CLK1_PLL1]	clk1_pll1 资源寄存器	0x00000000
0x009C	RESOURCE[CLK_SRC_CLK2_PLL1]	clk2_pll1 资源寄存器	0x00000000
0x00A0	RESOURCE[CLK_SRC_PLL2]	pll2 资源寄存器	0x00000000
0x00A4	RESOURCE[CLK_SRC_CLK0_PLL2]	clk0_pll2 资源寄存器	0x00000000
0x00A8	RESOURCE[CLK_SRC_CLK1_PLL2]	clk1_pll2 资源寄存器	0x00000000
0x00AC	RESOURCE[CLK_SRC_PLL0_REF]	pll0 ref clock 资源寄存器	0x00000000
0x00B0	RESOURCE[CLK_SRC_PLL1_REF]	pll1 ref clock 资源寄存器	0x00000000
0x00B4	RESOURCE[CLK_SRC_PLL2_REF]	pll2 ref clock 资源寄存器	0x00000000
0x0100	RESOURCE[CLK_TOP_CPU0]	cpu0 功能时钟资源寄存器	0x00000000
0x0104	RESOURCE[CLK_TOP_MCT0]	mct0 功能时钟资源寄存器	0x00000000
0x0108	RESOURCE[CLK_TOP_AHB0]	soc ahb 总线时钟资源寄存器	0x00000000
0x010C	RESOURCE[CLK_TOP_AXIF]	soc axif 总线时钟资源寄存器	0x00000000
0x0110	RESOURCE[CLK_TOP_AXIS]	soc axis 总线时钟资源寄存器	0x00000000
0x0114	RESOURCE[CLK_TOP_AXIC]	con axic 总线时钟资源寄存器	0x00000000
0x0118	RESOURCE[CLK_TOP_TMR0]	tmr0 功能时钟资源寄存器	0x00000000
0x011C	RESOURCE[CLK_TOP_TMR1]	tmr1 功能时钟资源寄存器	0x00000000
0x0120	RESOURCE[CLK_TOP_TMR2]	tmr2 功能时钟资源寄存器	0x00000000
0x0124	RESOURCE[CLK_TOP_TMR3]	tmr3 功能时钟资源寄存器	0x00000000
0x0128	RESOURCE[CLK_TOP_OWR0]	owr0 功能时钟资源寄存器	0x00000000
0x012C	RESOURCE[CLK_TOP_OWR1]	owr1 功能时钟资源寄存器	0x00000000
0x0130	RESOURCE[CLK_TOP_I2C0]	i2c0 功能时钟资源寄存器	0x00000000
0x0134	RESOURCE[CLK_TOP_I2C1]	i2c1 功能时钟资源寄存器	0x00000000
0x0138	RESOURCE[CLK_TOP_I2C2]	i2c2 功能时钟资源寄存器	0x00000000
0x013C	RESOURCE[CLK_TOP_I2C3]	i2c3 功能时钟资源寄存器	0x00000000
0x0140	RESOURCE[CLK_TOP_SPI0]	spi0 功能时钟资源寄存器	0x00000000
0x0144	RESOURCE[CLK_TOP_SPI1]	spi1 功能时钟资源寄存器	0x00000000
0x0148	RESOURCE[CLK_TOP_SPI2]	spi2 功能时钟资源寄存器	0x00000000
0x014C	RESOURCE[CLK_TOP_SPI3]	spi3 功能时钟资源寄存器	0x00000000
0x0150	RESOURCE[CLK_TOP_URT0]	uart0 功能时钟资源寄存器	0x00000000
0x0154	RESOURCE[CLK_TOP_URT1]	uart1 功能时钟资源寄存器	0x00000000
0x0158	RESOURCE[CLK_TOP_URT2]	uart2 功能时钟资源寄存器	0x00000000
0x015C	RESOURCE[CLK_TOP_URT3]	uart3 功能时钟资源寄存器	0x00000000
0x0160	RESOURCE[CLK_TOP_URT4]	uart4 功能时钟资源寄存器	0x00000000
0x0164	RESOURCE[CLK_TOP_URT5]	uart5 功能时钟资源寄存器	0x00000000
0x0168	RESOURCE[CLK_TOP_URT6]	uart6 功能时钟资源寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x016C	RESOURCE[CLK_TOP_URT7]	uart7 功能时钟资源寄存器	0x00000000
0x0170	RESOURCE[CLK_TOP_CAN0]	can0 功能时钟资源寄存器	0x00000000
0x0174	RESOURCE[CLK_TOP_CAN1]	can1 功能时钟资源寄存器	0x00000000
0x0178	RESOURCE[CLK_TOP_CAN2]	can2 功能时钟资源寄存器	0x00000000
0x017C	RESOURCE[CLK_TOP_CAN3]	can3 功能时钟资源寄存器	0x00000000
0x0180	RESOURCE[CLK_TOP_XPI0]	xpi 功能时钟资源寄存器	0x00000000
0x0184	RESOURCE[CLK_TOP_ESC0]	esc0 功能时钟资源寄存器	0x00000000
0x0188	RESOURCE[CLK_TOP_ETH0]	eth 功能时钟资源寄存器	0x00000000
0x018C	RESOURCE[CLK_TOP_PTP0]	ptp 功能时钟资源寄存器	0x00000000
0x0190	RESOURCE[CLK_TOP_REF0]	ref0 功能时钟资源寄存器	0x00000000
0x0194	RESOURCE[CLK_TOP_REF1]	ref1 功能时钟资源寄存器	0x00000000
0x0198	RESOURCE[CLK_TOP_NTM0]	ntimer 功能时钟资源寄存器	0x00000000
0x019C	RESOURCE[CLK_TOP_ANA0]	ana0 功能时钟资源寄存器	0x00000000
0x01A0	RESOURCE[CLK_TOP_ANA1]	ana1 功能时钟资源寄存器	0x00000000
0x01A4	RESOURCE[CLK_TOP_ADC0]	adc0 功能时钟资源寄存器	0x00000000
0x01A8	RESOURCE[CLK_TOP_ADC1]	adc1 功能时钟资源寄存器	0x00000000
0x0400	RESOURCE[AHBP]	soc ahb bus 资源寄存器	0x00000000
0x0404	RESOURCE[AXIS]	soc axi_fast 和 axi_main bus 资源寄存器	0x00000000
0x0408	RESOURCE[AXIC]	con bus 资源寄存器	0x00000000
0x040C	RESOURCE[ROM0]	rom 资源寄存器	0x00000000
0x0410	RESOURCE[LMM0]	ILM0/DLM0 资源寄存器	0x00000000
0x0414	RESOURCE[MCT0]	mchtmr0 资源寄存器	0x00000000
0x0418	RESOURCE[TMR0]	tmr0 资源寄存器	0x00000000
0x041C	RESOURCE[TMR1]	tmr1 资源寄存器	0x00000000
0x0420	RESOURCE[TMR2]	tmr2 资源寄存器	0x00000000
0x0424	RESOURCE[TMR3]	tmr3 资源寄存器	0x00000000
0x0428	RESOURCE[OWR0]	owr0 资源寄存器	0x00000000
0x042C	RESOURCE[OWR1]	owr1 资源寄存器	0x00000000
0x0430	RESOURCE[EUI0]	eui0 资源寄存器	0x00000000
0x0434	RESOURCE[EUI1]	eui1 资源寄存器	0x00000000
0x0438	RESOURCE[I2C0]	i2c0 资源寄存器	0x00000000
0x043C	RESOURCE[I2C1]	i2c1 资源寄存器	0x00000000
0x0440	RESOURCE[I2C2]	i2c2 资源寄存器	0x00000000
0x0444	RESOURCE[I2C3]	i2c3 资源寄存器	0x00000000
0x0448	RESOURCE[SPI0]	spi0 资源寄存器	0x00000000
0x044C	RESOURCE[SPI1]	spi1 资源寄存器	0x00000000
0x0450	RESOURCE[SPI2]	spi2 资源寄存器	0x00000000
0x0454	RESOURCE[SPI3]	spi3 资源寄存器	0x00000000
0x0458	RESOURCE[URT0]	uart0 资源寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x045C	RESOURCE[URT1]	uart1 资源寄存器	0x00000000
0x0460	RESOURCE[URT2]	uart2 资源寄存器	0x00000000
0x0464	RESOURCE[URT3]	uart3 资源寄存器	0x00000000
0x0468	RESOURCE[URT4]	uart4 资源寄存器	0x00000000
0x046C	RESOURCE[URT5]	uart5 资源寄存器	0x00000000
0x0470	RESOURCE[URT6]	uart6 资源寄存器	0x00000000
0x0474	RESOURCE[URT7]	uart7 资源寄存器	0x00000000
0x0478	RESOURCE[CRC0]	crc 资源寄存器	0x00000000
0x047C	RESOURCE[TSNS]	tsns 资源寄存器	0x00000000
0x0480	RESOURCE[WDG0]	wdg0 资源寄存器	0x00000000
0x0484	RESOURCE[WDG1]	wdg1 资源寄存器	0x00000000
0x0488	RESOURCE[MBX0]	mbx0 资源寄存器	0x00000000
0x048C	RESOURCE[GPIO]	gpio 资源寄存器	0x00000000
0x0490	RESOURCE[PPI0]	ppi 资源寄存器	0x00000000
0x0494	RESOURCE[HDMA]	hdma 资源寄存器	0x00000000
0x0498	RESOURCE[LOBS]	lobs 资源寄存器	0x00000000
0x049C	RESOURCE[ADC0]	adc0 资源寄存器	0x00000000
0x04A0	RESOURCE[ADC1]	adc1 资源寄存器	0x00000000
0x04A4	RESOURCE[CMP0]	acmp0 资源寄存器	0x00000000
0x04A8	RESOURCE[CAN0]	can0 资源寄存器	0x00000000
0x04AC	RESOURCE[CAN1]	can1 资源寄存器	0x00000000
0x04B0	RESOURCE[CAN2]	can2 资源寄存器	0x00000000
0x04B4	RESOURCE[CAN3]	can3 资源寄存器	0x00000000
0x04B8	RESOURCE[PTPC]	ptpc 资源寄存器	0x00000000
0x04BC	RESOURCE[QEI0]	qei0 资源寄存器	0x00000000
0x04C0	RESOURCE[QEI1]	qei1 资源寄存器	0x00000000
0x04C4	RESOURCE[QEO0]	qeo0 资源寄存器	0x00000000
0x04C8	RESOURCE[QEO1]	qeo1 资源寄存器	0x00000000
0x04CC	RESOURCE[SDM0]	plb 资源寄存器	0x00000000
0x04D0	RESOURCE[PLB0]	plb 资源寄存器	0x00000000
0x04D4	RESOURCE[PWM0]	pwm0 资源寄存器	0x00000000
0x04D8	RESOURCE[PWM1]	pwm1 资源寄存器	0x00000000
0x04DC	RESOURCE[EMDS]	motor misc 资源寄存器	0x00000000
0x04E0	RESOURCE[XPI0]	xpi 资源寄存器	0x00000000
0x04E4	RESOURCE[RAM0]	ram 资源寄存器	0x00000000
0x04E8	RESOURCE[XDMA]	xdma 资源寄存器	0x00000000
0x04EC	RESOURCE[ESC0]	esc 资源寄存器	0x00000000
0x04F0	RESOURCE[ETH0]	ethernet 资源寄存器	0x00000000
0x04F4	RESOURCE[USB0]	usb 资源寄存器	0x00000000
0x04F8	RESOURCE[NTM0]	ntimer 资源寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x04FC	RESOURCE[REF0]	ref0 资源寄存器	0x00000000
0x0500	RESOURCE[REF1]	ref1 资源寄存器	0x00000000
0x0800	GROUP0[LINK0][VALUE]	资源组 0 分组控制寄存器 &struct_array_index	0x00000000
0x0804	GROUP0[LINK0][SET]	资源组 0 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0808	GROUP0[LINK0][CLEAR]	资源组 0 分组控制寄存器 &struct_array_index 清零	0x00000000
0x080C	GROUP0[LINK0][TOGGLE]	资源组 0 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0810	GROUP0[LINK1][VALUE]	资源组 0 分组控制寄存器 &struct_array_index	0x00000000
0x0814	GROUP0[LINK1][SET]	资源组 0 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0818	GROUP0[LINK1][CLEAR]	资源组 0 分组控制寄存器 &struct_array_index 清零	0x00000000
0x081C	GROUP0[LINK1][TOGGLE]	资源组 0 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0820	GROUP0[LINK2][VALUE]	资源组 0 分组控制寄存器 &struct_array_index	0x00000000
0x0824	GROUP0[LINK2][SET]	资源组 0 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0828	GROUP0[LINK2][CLEAR]	资源组 0 分组控制寄存器 &struct_array_index 清零	0x00000000
0x082C	GROUP0[LINK2][TOGGLE]	资源组 0 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0830	GROUP0[LINK3][VALUE]	资源组 0 分组控制寄存器 &struct_array_index	0x00000000
0x0834	GROUP0[LINK3][SET]	资源组 0 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0838	GROUP0[LINK3][CLEAR]	资源组 0 分组控制寄存器 &struct_array_index 清零	0x00000000
0x083C	GROUP0[LINK3][TOGGLE]	资源组 0 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0840	GROUP1[LINK0][VALUE]	资源组 1 分组控制寄存器 &struct_array_index	0x00000000
0x0844	GROUP1[LINK0][SET]	资源组 1 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0848	GROUP1[LINK0][CLEAR]	资源组 1 分组控制寄存器 &struct_array_index 清零	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x084C	GROUP1[LINK0][TOGGLE]	资源组 1 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0850	GROUP1[LINK1][VALUE]	资源组 1 分组控制寄存器 &struct_array_index	0x00000000
0x0854	GROUP1[LINK1][SET]	资源组 1 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0858	GROUP1[LINK1][CLEAR]	资源组 1 分组控制寄存器 &struct_array_index 清零	0x00000000
0x085C	GROUP1[LINK1][TOGGLE]	资源组 1 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0860	GROUP1[LINK2][VALUE]	资源组 1 分组控制寄存器 &struct_array_index	0x00000000
0x0864	GROUP1[LINK2][SET]	资源组 1 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0868	GROUP1[LINK2][CLEAR]	资源组 1 分组控制寄存器 &struct_array_index 清零	0x00000000
0x086C	GROUP1[LINK2][TOGGLE]	资源组 1 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0870	GROUP1[LINK3][VALUE]	资源组 1 分组控制寄存器 &struct_array_index	0x00000000
0x0874	GROUP1[LINK3][SET]	资源组 1 分组控制寄存器 &struct_array_index 置位	0x00000000
0x0878	GROUP1[LINK3][CLEAR]	资源组 1 分组控制寄存器 &struct_array_index 清零	0x00000000
0x087C	GROUP1[LINK3][TOGGLE]	资源组 1 分组控制寄存器 &struct_array_index 翻转	0x00000000
0x0900	AFFILIATE[CPU0][VALUE]	CPU0 资源组控制寄存器	0x00000000
0x0904	AFFILIATE[CPU0][SET]	CPU0 资源组控制寄存器置位	0x00000000
0x0908	AFFILIATE[CPU0][CLEAR]	CPU0 资源组控制寄存器清零	0x00000000
0x090C	AFFILIATE[CPU0][TOGGLE]	CPU0 资源组控制寄存器翻转	0x00000000
0x0920	RETENTION[CPU0][VALUE]	CPU0 唤醒保持寄存器	0x00000000
0x0924	RETENTION[CPU0][SET]	CPU0 唤醒保持寄存器置位	0x00000000
0x0928	RETENTION[CPU0][CLEAR]	CPU0 唤醒保持寄存器清零	0x00000000
0x092C	RETENTION[CPU0][TOGGLE]	CPU0 唤醒保持寄存器翻转	0x00000000
0x1000	POWER[CPU0][STATUS]	CPU0 电源开关控制寄存器	0x80000000
0x1004	POWER[CPU0][LF_WAIT]	CPU0 电源开关低扇出等待	0x000000FF
0x100C	POWER[CPU0][OFF_WAIT]	CPU0 电源关闭等待	0x0000000F
0x1400	RESET[SOC][CONTROL]	SOC 复位控制寄存器	0x80000000
0x1404	RESET[SOC][CONFIG]	SOC 复位配置寄存器	0x00402003
0x140C	RESET[SOC][COUNTER]	SOC 复位计数器	0x00000000
0x1410	RESET[CPU0][CONTROL]	CPU0 复位控制寄存器	0x80000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1414	RESET[CPU0][CONFIG]	CPU0 复位配置寄存器	0x00402003
0x141C	RESET[CPU0][COUNTER]	CPU0 复位计数器	0x00000000
0x1800	CLOCK[CLK_TOP_CPU0]	cpu0 功能时钟设置寄存器	0x00000000
0x1804	CLOCK[CLK_TOP_MCT0]	mct0 功能时钟设置寄存器	0x00000000
0x1808	CLOCK[CLK_TOP_AHB0]	ahb0 功能时钟设置寄存器	0x00000000
0x180C	CLOCK[CLK_TOP_AXIF]	axif 功能时钟设置寄存器	0x00000000
0x1810	CLOCK[CLK_TOP_AXIS]	axis 功能时钟设置寄存器	0x00000000
0x1814	CLOCK[CLK_TOP_AXIC]	axic 功能时钟设置寄存器	0x00000000
0x1818	CLOCK[CLK_TOP_TMR0]	tmr0 功能时钟设置寄存器	0x00000000
0x181C	CLOCK[CLK_TOP_TMR1]	tmr1 功能时钟设置寄存器	0x00000000
0x1820	CLOCK[CLK_TOP_TMR2]	tmr2 功能时钟设置寄存器	0x00000000
0x1824	CLOCK[CLK_TOP_TMR3]	tmr3 功能时钟设置寄存器	0x00000000
0x1828	CLOCK[CLK_TOP_OWR0]	owr0 功能时钟设置寄存器	0x00000000
0x182C	CLOCK[CLK_TOP_OWR1]	owr1 功能时钟设置寄存器	0x00000000
0x1830	CLOCK[CLK_TOP_I2C0]	i2c0 功能时钟设置寄存器	0x00000000
0x1834	CLOCK[CLK_TOP_I2C1]	i2c1 功能时钟设置寄存器	0x00000000
0x1838	CLOCK[CLK_TOP_I2C2]	i2c2 功能时钟设置寄存器	0x00000000
0x183C	CLOCK[CLK_TOP_I2C3]	i2c3 功能时钟设置寄存器	0x00000000
0x1840	CLOCK[CLK_TOP_SPI0]	spi0 功能时钟设置寄存器	0x00000000
0x1844	CLOCK[CLK_TOP_SPI1]	spi1 功能时钟设置寄存器	0x00000000
0x1848	CLOCK[CLK_TOP_SPI2]	spi2 功能时钟设置寄存器	0x00000000
0x184C	CLOCK[CLK_TOP_SPI3]	spi3 功能时钟设置寄存器	0x00000000
0x1850	CLOCK[CLK_TOP_URT0]	uart0 功能时钟设置寄存器	0x00000000
0x1854	CLOCK[CLK_TOP_URT1]	uart1 功能时钟设置寄存器	0x00000000
0x1858	CLOCK[CLK_TOP_URT2]	uart2 功能时钟设置寄存器	0x00000000
0x185C	CLOCK[CLK_TOP_URT3]	uart3 功能时钟设置寄存器	0x00000000
0x1860	CLOCK[CLK_TOP_URT4]	uart4 功能时钟设置寄存器	0x00000000
0x1864	CLOCK[CLK_TOP_URT5]	uart5 功能时钟设置寄存器	0x00000000
0x1868	CLOCK[CLK_TOP_URT6]	uart6 功能时钟设置寄存器	0x00000000
0x186C	CLOCK[CLK_TOP_URT7]	uart7 功能时钟设置寄存器	0x00000000
0x1870	CLOCK[CLK_TOP_CAN0]	can0 功能时钟设置寄存器	0x00000000
0x1874	CLOCK[CLK_TOP_CAN1]	can1 功能时钟设置寄存器	0x00000000
0x1878	CLOCK[CLK_TOP_CAN2]	can2 功能时钟设置寄存器	0x00000000
0x187C	CLOCK[CLK_TOP_CAN3]	can3 功能时钟设置寄存器	0x00000000
0x1880	CLOCK[CLK_TOP_XPI0]	xpi0 功能时钟设置寄存器	0x00000000
0x1884	CLOCK[CLK_TOP_ESC0]	esc 功能时钟设置寄存器	0x00000000
0x1888	CLOCK[CLK_TOP_ETH0]	ethernet 功能时钟设置寄存器	0x00000000
0x188C	CLOCK[CLK_TOP_PTP0]	ptp 功能时钟设置寄存器	0x00000000
0x1890	CLOCK[CLK_TOP_REF0]	ref0 功能时钟设置寄存器	0x00000000
0x1894	CLOCK[CLK_TOP_REF1]	ref1 功能时钟设置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1898	CLOCK[CLK_TOP_NTM0]	ntimer 功能时钟设置寄存器	0x00000000
0x189C	CLOCK[CLK_TOP_ANA0]	ana0 功能时钟设置寄存器	0x00000000
0x18A0	CLOCK[CLK_TOP_ANA1]	ana1 功能时钟设置寄存器	0x00000000
0x1C00	ADCCLK[CLK_TOP_ADC0]	adc0 功能时钟设置寄存器	0x00000000
0x1C04	ADCCLK[CLK_TOP_ADC1]	adc1 功能时钟设置寄存器	0x00000000
0x2000	GLOBAL00	时钟模式寄存器	0x00000000
0x2400	MONITOR[SLICE0][CONTROL]	时钟观测控制寄存器 SLICE0	0x00000000
0x2404	MONITOR[SLICE0][CURRENT]	时钟频率 SLICE0	0x00000000
0x2408	MONITOR[SLICE0][LOW_LIMIT]	时钟频率下限 SLICE0	0xFFFFFFFF
0x240C	MONITOR[SLICE0][HIGH_LIMIT]	时钟频率上限 SLICE0	0x00000000
0x2420	MONITOR[SLICE1][CONTROL]	时钟观测控制寄存器 SLICE1	0x00000000
0x2424	MONITOR[SLICE1][CURRENT]	时钟频率 SLICE1	0x00000000
0x2428	MONITOR[SLICE1][LOW_LIMIT]	时钟频率下限 SLICE1	0xFFFFFFFF
0x242C	MONITOR[SLICE1][HIGH_LIMIT]	时钟频率上限 SLICE1	0x00000000
0x2440	MONITOR[SLICE2][CONTROL]	时钟观测控制寄存器 SLICE2	0x00000000
0x2444	MONITOR[SLICE2][CURRENT]	时钟频率 SLICE2	0x00000000
0x2448	MONITOR[SLICE2][LOW_LIMIT]	时钟频率下限 SLICE2	0xFFFFFFFF
0x244C	MONITOR[SLICE2][HIGH_LIMIT]	时钟频率上限 SLICE2	0x00000000
0x2460	MONITOR[SLICE3][CONTROL]	时钟观测控制寄存器 SLICE3	0x00000000
0x2464	MONITOR[SLICE3][CURRENT]	时钟频率 SLICE3	0x00000000
0x2468	MONITOR[SLICE3][LOW_LIMIT]	时钟频率下限 SLICE3	0xFFFFFFFF
0x246C	MONITOR[SLICE3][HIGH_LIMIT]	时钟频率上限 SLICE3	0x00000000
0x2800	CPU[CPU0][LP]	CPU0 低功耗控制器	0x00001000
0x2804	CPU[CPU0][LOCK]	CPU0 通用寄存器锁定控制寄存器	0x00000000
0x2808	CPU[CPU0][GPR][GPR0]	CPU0 通用寄存器 0	0x00000000
0x280C	CPU[CPU0][GPR][GPR1]	CPU0 通用寄存器 1	0x00000000
0x2810	CPU[CPU0][GPR][GPR2]	CPU0 通用寄存器 2	0x00000000
0x2814	CPU[CPU0][GPR][GPR3]	CPU0 通用寄存器 3	0x00000000
0x2818	CPU[CPU0][GPR][GPR4]	CPU0 通用寄存器 4	0x00000000
0x281C	CPU[CPU0][GPR][GPR5]	CPU0 通用寄存器 5	0x00000000
0x2820	CPU[CPU0][GPR][GPR6]	CPU0 通用寄存器 6	0x00000000
0x2824	CPU[CPU0][GPR][GPR7]	CPU0 通用寄存器 7	0x00000000
0x2828	CPU[CPU0][GPR][GPR8]	CPU0 通用寄存器 8	0x00000000
0x282C	CPU[CPU0][GPR][GPR9]	CPU0 通用寄存器 9	0x00000000
0x2830	CPU[CPU0][GPR][GPR10]	CPU0 通用寄存器 10	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x2834	CPU[CPU0][GPR][GPR11]	CPU0 通用寄存器 11	0x00000000
0x2838	CPU[CPU0][GPR][GPR12]	CPU0 通用寄存器 12	0x00000000
0x283C	CPU[CPU0][GPR][GPR13]	CPU0 通用寄存器 13	0x00000000
0x2840	CPU[CPU0][WAKEUP_STATUS][STATUS0]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x2844	CPU[CPU0][WAKEUP_STATUS][STATUS1]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x2848	CPU[CPU0][WAKEUP_STATUS][STATUS2]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x284C	CPU[CPU0][WAKEUP_STATUS][STATUS3]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x2850	CPU[CPU0][WAKEUP_STATUS][STATUS4]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x2854	CPU[CPU0][WAKEUP_STATUS][STATUS5]	唤醒 CPU0 的 IRQ 状态	0x00000000
0x2880	CPU[CPU0][WAKEUP_ENABLE][ENABLE0]	唤醒 CPU0 的 IRQ 使能	0x00000000
0x2884	CPU[CPU0][WAKEUP_ENABLE][ENABLE1]	唤醒 CPU0 的 IRQ 使能	0x00000000
0x2888	CPU[CPU0][WAKEUP_ENABLE][ENABLE2]	唤醒 CPU0 的 IRQ 使能	0x00000000
0x288C	CPU[CPU0][WAKEUP_ENABLE][ENABLE3]	唤醒 CPU0 的 IRQ 使能	0x00000000
0x2890	CPU[CPU0][WAKEUP_ENABLE][ENABLE4]	唤醒 CPU0 的 IRQ 使能	0x00000000
0x2894	CPU[CPU0][WAKEUP_ENABLE][ENABLE5]	唤醒 CPU0 的 IRQ 使能	0x00000000

表 31: SYSCTL 寄存器列表

注意：本产品 ROM 的启动代码会配置本模块，因此软件读取到的寄存器值与本章节描述的复位值有可能不一致。

13.8 寄存器详细信息

SYSCTL 的寄存器详细说明如下：

13.8.1 RESOURCE (0x0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GLB_BUSY	LOC_BUSY	RSVD																												MODE	
RO	RO	N/A																												RW	
0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

RESOURCE [31:0]

位域	名称	描述
31	GLB_BUSY	全局忙标志位 0: 所有资源的状态均已稳定 1: 系统里至少有一个资源正在打开或关闭
30	LOC_BUSY	当前资源忙标志位 0: 当前资源的状态已稳定 1: 当前资源正在打开或关闭

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	MODE	资源管理模式 00：根据需求自动打开或关闭（推荐） 01：强制打开 10：强制关闭 11：保留

RESOURCE 位域

13.8.2 GROUP0[VALUE] (0x800 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP0[VALUE] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始 0：外设不属于该分组 1：外设属于该分组

GROUP0[VALUE] 位域

13.8.3 GROUP0[SET] (0x804 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP0[SET] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：将外设加入该分组

GROUP0[SET] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

13.8.4 GROUP0[CLEAR] (0x808 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP0[CLEAR] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：将外设从该分组删除

GROUP0[CLEAR] 位域

13.8.5 GROUP0[TOGGLE] (0x80C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP0[TOGGLE] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：若外设属于该组删除外设，若不属于则加入该分组

GROUP0[TOGGLE] 位域

13.8.6 GROUP1[VALUE] (0x840 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP1[VALUE] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始 0：外设不属于该分组 1：外设属于该分组

GROUP1[VALUE] 位域

13.8.7 GROUP1[SET] (0x844 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP1[SET] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：将外设加入该分组

GROUP1[SET] 位域

13.8.8 GROUP1[CLEAR] (0x848 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP1[CLEAR] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：将外设从该分组删除

GROUP1[CLEAR] 位域

13.8.9 GROUP1[TOGGLE] (0x84C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GROUP1[TOGGLE] [31:0]

位域	名称	描述
31-0	LINK	组内外设选择寄存器，每一位代表一个外设，编号从 AHBP(0x400) 开始。 读取值和控制寄存器相同，写入值如下 0：不影响分组 1：若外设属于该组删除外设，若不属于则加入该分组

GROUP1[TOGGLE] 位域

13.8.10 AFFILIATE[VALUE] (0x900 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												LINK			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

AFFILIATE[VALUE] [31:0]

位域	名称	描述
3-0	LINK	CPU0 使用的资源组，每一位代表一个分组 0：分组不属于 CPU0 1：分组属于 CPU0

AFFILIATE[VALUE] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

13.8.11 AFFILIATE[SET] (0x904 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												LINK			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

AFFILIATE[SET] [31:0]

位域	名称	描述
3-0	LINK	CPU0 使用的资源组，每一位代表一个分组。读取值和 CPU0 资源组控制寄存器相同，写入值如下 0：不影响 CPU0 1：将分组加入 CPU0

AFFILIATE[SET] 位域

13.8.12 AFFILIATE[CLEAR] (0x908 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												LINK			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

AFFILIATE[CLEAR] [31:0]

位域	名称	描述
3-0	LINK	CPU0 使用的资源组，每一位代表一个分组。读取值和 CPU0 资源组控制寄存器相同，写入值如下 0：不影响 CPU0 1：将分组 CPU0 删除

AFFILIATE[CLEAR] 位域

13.8.13 AFFILIATE[TOGGLE] (0x90C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												LINK			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

AFFILIATE[TOGGLE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	LINK	CPU0 使用的资源组，每一位代表一个分组。读取值和 CPU0 资源组控制寄存器相同，写入值如下 0：不影响 CPU0 1：若分组属于 CPU0 删除分组，若不属于则加入 CPU0

AFFILIATE[TOGGLE] 位域

13.8.14 RETENTION[VALUE] (0x920 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	LINK														
N/A																	RW														
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RETENTION[VALUE] [31:0]

位域	名称	描述
14-0	LINK	在 CPU0 进入停止模式的时候，保持资源工作，每一位代表一个资源 位 0: soc 电源和存储器内容 位 1: soc 外设和寄存器设置 位 2: cpu0 电源和存储器内容 位 3: cpu0 外设和寄存器设置 位 4: xtal 晶体 位 5: pll0 锁定 位 6: pll1 锁定

RETENTION[VALUE] 位域

13.8.15 RETENTION[SET] (0x924 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	LINK														
N/A																	RW														
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RETENTION[SET] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
14-0	LINK	在 CPU0 进入停止模式的时候，保持资源工作，每一位代表一个资源，读值和唤醒保持寄存器 0 相同, 写入值如下 0：没有影响 1：保持

RETENTION[SET] 位域

13.8.16 RETENTION[CLEAR] (0x928 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	LINK														
N/A																	RW													
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RETENTION[CLEAR] [31:0]

位域	名称	描述
14-0	LINK	在 CPU0 进入停止模式的时候，保持资源工作，每一位代表一个资源，读值和唤醒保持寄存器 0 相同, 写入值如下 0：没有影响 1：不保持

RETENTION[CLEAR] 位域

13.8.17 RETENTION[TOGGLE] (0x92C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	LINK														
N/A																	RW													
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RETENTION[TOGGLE] [31:0]

位域	名称	描述
14-0	LINK	在 CPU0 进入停止模式的时候，保持资源工作，每一位代表一个资源，读值和唤醒保持寄存器 0 相同, 写入值如下 0：没有影响 1：翻转设置

RETENTION[TOGGLE] 位域

13.8.18 POWER[STATUS] (0x1000 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLAG	FLAG_WAKE	RSVD												MEM_RET_N	MEM_RET_P	RSVD			LF_DISABLE	RSVD			LF_ACK	RSVD							
RW	RW	N/A												RO	RO	N/A			RO	N/A			RO	N/A							
1	0	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	x	0	x	x	x	0	x	x	x	x	x	x	x	x

POWER[STATUS] [31:0]

位域	名称	描述
31	FLAG	上电标志，指示在发生过上电事件，此标志位写 1 会清除标志 0：未发生上电 1：发生过上电
30	FLAG_WAKE	掉电唤醒标志，指示在首次上电后又发生过上电事件，此标志位写 1 会清除标志 0：未发生上电 1：发生过上电
17	MEM_RET_N	memory 信息保持模式控制信号 0：memory 进入保持模式 1：memory 退出保持模式
16	MEM_RET_P	memory 信息保持模式控制信号 0：memory 退出保持模式 1：memory 进入保持模式
12	LF_DISABLE	低扇出电源开关控制信号 0：电源开关断路 1：电源开关接通
8	LF_ACK	低扇出电源开关控制反馈信号 0：电源开关断路 1：电源开关接通

POWER[STATUS] 位域

13.8.19 POWER[LF_WAIT] (0x1004 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												WAIT																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1

POWER[LF_WAIT] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19-0	WAIT	电源开关开启时间，以 24M 时钟为单位，缺省值为 255 0: 0 个周期 1: 1 个周期 . . .

POWER[LF_WAIT] 位域

13.8.20 POWER[OFF_WAIT] (0x100C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												WAIT																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1

POWER[OFF_WAIT] [31:0]

位域	名称	描述
19-0	WAIT	电源开关关闭时间，以 24M 时钟为单位，缺省值为 15 0: 0 个周期 1: 1 个周期 . . .

POWER[OFF_WAIT] 位域

13.8.21 RESET[CONTROL] (0x1400 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLAG	FLAG_WAKE	RSVD																									HOLD	RSVD			RESET
RW	RW	N/A																									RW	N/A			RW
1	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0

RESET[CONTROL] [31:0]

位域	名称	描述
31	FLAG	复位标志，指示发生过复位，此标志可通过写入 1 来清零 0: 未经历复位过程 1: 已经历复位过程
30	FLAG_WAKE	复位标志，指示发生过唤醒复位，此标志可通过写入 1 来清零 0: 未经历复位过程 1: 已经历复位过程

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	HOLD	软件复位时，复位是否自动释放 0: 软件复位时，自动释放 1: 软件复位时，复位保持，等待软件释放
0	RESET	软件复位 0: 复位已释放 1：复位有效

RESET[CONTROL] 位域

13.8.22 RESET[CONFIG] (0x1404 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								PRE_WAIT								RSTCLK_NUM								POST_WAIT							
N/A								RW								RW								RW							
x	x	x	x	x	x	x	x	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	1	1

RESET[CONFIG] [31:0]

位域	名称	描述
23-16	PRE_WAIT	复位前等待周期，以 24M 周期为单位 0：0 个周期 1：1 个周期 . . .
15-8	RSTCLK_NUM	复位时钟数目，必须是偶数 0: 0 周期 1: 0 周期 2: 2 周期 3: 2 周期 . . .
7-0	POST_WAIT	复位后等待周期，以 24M 周期为单位 0：0 个周期 1：1 个周期 . . .

RESET[CONFIG] 位域

13.8.23 RESET[COUNTER] (0x140C + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												COUNTER																			
N/A												RW																			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RESET[COUNTER] [31:0]

位域	名称	描述
19-0	COUNTER	复位倒计数器，计数器值为 1 的时候触发复位，写 0 可取消复位。 计数器以 24M 时钟运行 0: 不复位 1: 1 立即复位 2：等待 1 个周期 . . .

RESET[COUNTER] 位域

13.8.24 CLOCK (0x1800 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GLB_BUSY	LOC_BUSY	RSVD	PRESERVE	RSVD																	MUX			DIV							
RO	RO	N/A	RW	N/A																	RW			RW							
0	0	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

CLOCK [31:0]

位域	名称	描述
31	GLB_BUSY	全局时钟忙标志位 0：所有功能时钟均处于稳定工作或关闭状态 1：至少有一个功能时钟正在改变设置
30	LOC_BUSY	当前时钟忙标志位 0: 当前时钟处于稳定工作或关闭状态 1: 当前时钟正在改变设置
28	PRESERVE	全局时钟设定使能 0: 可以选择全局时钟设定 1: 不选择任何全局时钟设定

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10-8	MUX	时钟选择 0:osc0_clk0 1:pll0_clk0 2:pll0_clk1 3:pll1_clk0 4:pll1_clk1 5:pll1_clk2 6:pll2_clk0 7:pll2_clk1
7-0	DIV	分频数 0: 除以 1 1: 除以 2 2: 除以 3 . . . 255: 除以 256

CLOCK 位域

13.8.25 ADCCLK (0x1C00 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GLB_BUSY	LOC_BUSY	RSVD	PRESERVE	RSVD																			MUX	RSVD							
RO	RO	N/A	RW	N/A																			RW	N/A							
0	0	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x

ADCCLK [31:0]

位域	名称	描述
31	GLB_BUSY	全局时钟忙标志位 0：所有功能时钟均处于稳定工作或关闭状态 1：至少有一个功能时钟正在改变设置
30	LOC_BUSY	当前时钟忙标志位 0: 当前时钟处于稳定工作或关闭状态 1: 当前时钟正在改变设置
28	PRESERVE	全局时钟设定使能 0: 可以选择全局时钟设定 1: 不选择任何全局时钟设定
8	MUX	时钟选择 0: ahb0 clock N 1: ana clock

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

ADCCLK 位域

13.8.26 GLOBAL00 (0x2000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								MUX							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

GLOBAL00 [31:0]

位域	名称	描述
7-0	MUX	全局时钟设置，每个位代表一个设置，设置在该位从 0 变成 1 的时候发生。如需二次设置，需写 0 后再次写入 1 0 位：24M 时钟 1 位：推荐设置 2 位：测试用 3 位：测试用 4 位：测试用 5 位：测试用 6 位：测试用 7 位：测试用

GLOBAL00 位域

13.8.27 MONITOR[CONTROL] (0x2400 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALID	RSVD			DIV_BUSY	RSVD		OUTEN	DIV								HIGH	LOW	RSVD	START	RSVD	MODE	ACCURACY	REFERENCE	SELECTION							
RW	N/A			RO	N/A		RW	RW								RW	RW	N/A	RW	N/A	RW	RW	RW	RW							
0	x	x	x	0	x	x	0	0	0	0	0	0	0	0	0	0	0	x	0	x	0	0	0	0	0	0	0	0	0	0	0

MONITOR[CONTROL] [31:0]

位域	名称	描述
31	VALID	结果有效 0：结果不可用 1：结果可用

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27	DIV_BUSY	0：分频器稳定工作 1：分频器正在改变设置
24	OUTEN	输出使能 0：禁止输出 1：允许输出
23-16	DIV	输出分频器 0：除以 1 1：除以 2 . . .
15	HIGH	监测频率高于上限 0：频率不高于上限 1：频率高于上限
14	LOW	监测频率低于下限 0：频率不低于下限 1：频率低于下限
12	START	开始测量 0：禁止测量 1：开始测量
10	MODE	模式选择 0：比较模式，测量结果与 min 和 max 寄存器的数值作比较 1：记录模式，出现过的最大最小值记录在 min 和 max 寄存器里面
9	ACCURACY	测量精度 0：精确到 1KHz 1：精确到 1Hz
8	REFERENCE	参考时钟选择 0：32KHz 1：24MHz
7-0	SELECTION	时钟测量选择

MONITOR[CONTROL] 位域

13.8.28 MONITOR[CURRENT] (0x2404 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FREQUENCY																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MONITOR[CURRENT] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	FREQUENCY	测量结果，以 Hz 为单位

MONITOR[CURRENT] 位域

13.8.29 MONITOR[LOW_LIMIT] (0x2408 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FREQUENCY																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

MONITOR[LOW_LIMIT] [31:0]

位域	名称	描述
31-0	FREQUENCY	时钟频率下限，以 Hz 为单位

MONITOR[LOW_LIMIT] 位域

13.8.30 MONITOR[HIGH_LIMIT] (0x240C + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FREQUENCY																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MONITOR[HIGH_LIMIT] [31:0]

位域	名称	描述
31-0	FREQUENCY	时钟频率上限，以 Hz 为单位

MONITOR[HIGH_LIMIT] 位域

13.8.31 CPU[LP] (0x2800 + 0x400 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WAKE_CNT								RSVD							HALT	RSVD		WAKE	EXEC	RSVD	WAKE_FLAG	SLEEP_FLAG	RESET_FLAG	RSVD							MODE
RW								N/A							RW	N/A		RO	RO	N/A	RW	RW	RW	N/A							RW

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	0	x	x	0	1	x	0	0	0	x	x	x	x	x	x	0	0

CPU[LP] [31:0]

位域	名称	描述
31-24	WAKE_CNT	CPU 唤醒计数器，累计到 255 之后将不再增加，写 0 可清零该计数器 0：未经历过唤醒 1：唤醒过 1 次 2：唤醒过 2 次 . . .
16	HALT	CPU 停止运行 0：CPU 允许运行 1：CPU 启动时或 WFI 之后则不再唤醒
13	WAKE	唤醒状态 0：无唤醒事件 1：有唤醒时间
12	EXEC	运行状态 0：睡眠 1：运行
10	WAKE_FLAG	唤醒标志，写 1 清 0：CPU 未经历过唤醒 1：CPU 经历过唤醒
9	SLEEP_FLAG	睡眠标志，写 1 清 0：CPU 未经历过睡眠 1：CPU 经历过睡眠
8	RESET_FLAG	复位标志，写 1 清 0：CPU 未经历过复位 1：CPU 经历过复位
1-0	MODE	低功耗模式，设置 CPUWFI 之后的行为 00：等待，WFI 后仅关闭核心时钟 01：停止，WFI 后触发系统的低功耗过程 10：运行，WFI 后保持不变 11：保留

CPU[LP] 位域

13.8.32 CPU[LOCK] (0x2804 + 0x400 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																GPR														LOCK	RSVD

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																RW														RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

CPU[LOCK] [31:0]

位域	名称	描述
15-2	GPR	锁定寄存器，每一位对应一个 GPR 0：未锁定 1：锁定
1	LOCK	锁定 LOCK 寄存器 0：未锁定 1：锁定

CPU[LOCK] 位域

13.8.33 CPU[GPR] (0x2808 + 0x400 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CPU[GPR] [31:0]

位域	名称	描述
31-0	GPR	通用寄存器，主要用于休眠和唤醒控制

CPU[GPR] 位域

13.8.34 CPU[WAKEUP_STATUS] (0x2840 + 0x400 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STATUS																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CPU[WAKEUP_STATUS] [31:0]

位域	名称	描述
31-0	STATUS	中断状态

CPU[WAKEUP_STATUS] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

13.8.35 CPU[WAKEUP_ENABLE] (0x2880 + 0x400 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENABLE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CPU[WAKEUP_ENABLE] [31:0]

位域	名称	描述
31-0	ENABLE	唤醒使能寄存器，设置 1 则允许该中断唤醒 CPU

CPU[WAKEUP_ENABLE] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

14 锁相环控制器 PLLCTL

本章节描述了锁相环控制器 PLLCTL 的主要功能与特性。

14.1 特性总结

本产品包含一个锁相环控制器 PLLCTL，用于配置片上的 PLL。主要特性如下：

- XTAL 振荡器配置
- 片上 PLL 工作模式配置
  - 配置 PLL 参考时钟
  - 配置 PLL 工作频率
  - 配置 PLL 扩频功能
- 配置输出分频
- 支持硬件自动控制
- 支持运行时修改频率

14.2 功能描述

本章节描述了锁相环控制器 PLLCTL 的主要功能。

14.2.1 XTAL 振荡器

XTAL 振荡器可以读取 XTAL 的工作状态，用户可以查询 XTAL 寄存器的 ENABLE 标志位，置 1 表示作为参考时钟源的晶振打开，查询 XTAL 寄存器的 RESPONSE 标志位，置 1 时，表示参考时钟源状态稳定。可以设置 XTAL 启动所需的时间，该时间的复位值为 3ms。这一设置影响关闭 XTAL 低功耗模式的进出时间。

14.2.2 PLL 参考时钟设置

锁相环参考时钟可以通过 REFSEL 进行选择：

- 0：选择 XTAL
- 1：选择 RC24M

该选择可以在 PLL 工作时修改，工作时修改会引起 PLL 输出时钟频率的短暂波动。

14.2.3 PLL 工作频率配置

锁相环压控振荡器输出频率如下：

$$F_{vco} = F_{ref} \times (MFI + (MFN \div MFD))$$

MFD 的缺省值为 240000000，MFN 上的数字 1 代表 0.1Hz。

PLL 寄存器的 MFI 和 MFN 字段支持运行时修改，修改后的可通过读取 BUSY 标志判断 PLL 是否在新的设置下稳定工作。PLL 在切换到新设置时不会停止时钟输出。MFD 不支持运行时修改，若修改，则在 PLL 关闭再打开后生效。

14.2.4 PLL 扩谱模式

PLL 的扩谱模式可以通过 SPREAD 使能：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 0：禁止扩谱
- 1：使能扩谱

扩谱可以在 PLL 工作时使能或禁止。PLL 的扩谱为向下扩谱，当 PLL 的扩谱使能时，VCO 振荡频率在扩谱上下限之间扫频，每一个 24M 时钟周期增加或减少

$$F_{ref} \times (STEP \div MFD)$$

。

VCO 振荡频率上限为：

$$F_{vco} = F_{ref} \times (MFI + (MFN \div MFD))$$

VCO 振荡频率下限为：

$$F_{vco} = F_{ref} \times (MFI + ((MFN - STOP) \div MFD))$$

PLL 工作在扩谱模式下，STEP 和 STOP 不支持工作时改变设置。若此时修改，新设置将在禁止扩谱后再次使能，或者关闭 PLL 再次打开后生效。

14.2.5 PLL 输出分频器

VCO 的时钟经过分频后，输出给时钟模块产生系统时钟。该分频器为小数分频器，分频系数以 0.2 步进。

$$F_{out} = F_{vco} \div (1 + 0.2 \times DIV)$$

DIV 支持工作时修改工作频率。

14.3 PLLCTL 寄存器

14.3.1 寄存器说明

PLLCTLv2 的寄存器列表如下：

PLLCTLV2 base address: 0xF40C0000

地址偏移	名称	描述	复位值
0x0000	XTAL	晶体振荡器配置和状态寄存器	0x0001FFFF
0x0080	PLL[PLL0][MFI]	锁相环 0 倍频数寄存器	0x00000010
0x0084	PLL[PLL0][MFN]	锁相环 0 分子寄存器	0x09896800
0x0088	PLL[PLL0][MFD]	锁相环 0 分母寄存器	0x0E4E1C00
0x008C	PLL[PLL0][SS_STEP]	锁相环 0 扩频补偿寄存器	0x00000000
0x0090	PLL[PLL0][SS_STOP]	锁相环 0 扩频范围寄存器	0x00000000
0x0094	PLL[PLL0][CONFIG]	锁相环 0 配置寄存器	0x00000000
0x0098	PLL[PLL0][LOCKTIME]	锁相环 0 锁定时间寄存器	0x000009C4
0x009C	PLL[PLL0][STEPTIME]	锁相环 0 步进时间寄存器	0x000009C4
0x00A0	PLL[PLL0][ADVANCED]	锁相环 0 高级配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00C0	PLL[PLL0][DIV][DIV0]	锁相环 0 分频输出 0 配置寄存器	0x00000000
0x00C4	PLL[PLL0][DIV][DIV1]	锁相环 0 分频输出 1 配置寄存器	0x00000000
0x00C8	PLL[PLL0][DIV][DIV2]	锁相环 0 分频输出 2 配置寄存器	0x00000000
0x0100	PLL[PLL1][MFI]	锁相环 0 倍频数寄存器	0x00000010
0x0104	PLL[PLL1][MFN]	锁相环 0 分子寄存器	0x09896800
0x0108	PLL[PLL1][MFD]	锁相环 0 分母寄存器	0x0E4E1C00
0x010C	PLL[PLL1][SS_STEP]	锁相环 0 扩频补偿寄存器	0x00000000
0x0110	PLL[PLL1][SS_STOP]	锁相环 0 扩频范围寄存器	0x00000000
0x0114	PLL[PLL1][CONFIG]	锁相环 0 配置寄存器	0x00000000
0x0118	PLL[PLL1][LOCKTIME]	锁相环 0 锁定时间寄存器	0x000009C4
0x011C	PLL[PLL1][STEPTIME]	锁相环 0 步进时间寄存器	0x000009C4
0x0120	PLL[PLL1][ADVANCED]	锁相环 0 高级配置寄存器	0x00000000
0x0140	PLL[PLL1][DIV][DIV0]	锁相环 0 分频输出 0 配置寄存器	0x00000000
0x0144	PLL[PLL1][DIV][DIV1]	锁相环 0 分频输出 1 配置寄存器	0x00000000
0x0148	PLL[PLL1][DIV][DIV2]	锁相环 0 分频输出 2 配置寄存器	0x00000000
0x0180	PLL[PLL2][MFI]	锁相环 0 倍频数寄存器	0x00000010
0x0184	PLL[PLL2][MFN]	锁相环 0 分子寄存器	0x09896800
0x0188	PLL[PLL2][MFD]	锁相环 0 分母寄存器	0x0E4E1C00
0x018C	PLL[PLL2][SS_STEP]	锁相环 0 扩频补偿寄存器	0x00000000
0x0190	PLL[PLL2][SS_STOP]	锁相环 0 扩频范围寄存器	0x00000000
0x0194	PLL[PLL2][CONFIG]	锁相环 0 配置寄存器	0x00000000
0x0198	PLL[PLL2][LOCKTIME]	锁相环 0 锁定时间寄存器	0x000009C4
0x019C	PLL[PLL2][STEPTIME]	锁相环 0 步进时间寄存器	0x000009C4
0x01A0	PLL[PLL2][ADVANCED]	锁相环 0 高级配置寄存器	0x00000000
0x01C0	PLL[PLL2][DIV][DIV0]	锁相环 0 分频输出 0 配置寄存器	0x00000000
0x01C4	PLL[PLL2][DIV][DIV1]	锁相环 0 分频输出 1 配置寄存器	0x00000000
0x01C8	PLL[PLL2][DIV][DIV2]	锁相环 0 分频输出 2 配置寄存器	0x00000000

表 32: PLLCTLV2 寄存器列表

PLLCTLv2 的寄存器详细说明如下：

14.3.2 XTAL (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	RSVD	RESPONSE	ENABLE	RSVD								RAMP_TIME																			
RO	N/A	RO	RO	N/A								RW																			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	x	0	0	x	x	x	x	x	x	x	x	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

XTAL [31:0]

位域	名称	描述
31	BUSY	忙标志 0: 晶体振荡器正常工作或处于关闭状态 1: 晶体振荡器正在启动或正在停止
29	RESPONSE	振荡器状态 0: 振荡器未稳定 1: 振荡器已稳定
28	ENABLE	振荡器使能状态 0: 振荡器已关闭 1: 振荡器已开启
19-0	RAMP_TIME	晶体振荡器的启动时间，以内部 RC24M 时钟周期计数 0: 0 周期 1: 1 周期 2: 2 周期 1048575: 1048575 周期

XTAL 位域

14.3.3 PLL[MFI] (0x80 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	RSVD	RESPONSE	ENABLE	RSVD																					MFI						
RO	N/A	RO	RO	N/A																					RW						
0	x	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	1	0	0	0	0

PLL[MFI] [31:0]

位域	名称	描述
31	BUSY	忙标志 0: 锁相环正常工作或处于关闭状态 1: 锁相环正在启动或正在停止
29	RESPONSE	锁相环状态 0: 锁相环未稳定 1: 锁相环已稳定
28	ENABLE	锁相环控制状态 0: 锁相环打开 1: 锁相环关闭

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6-0	MFI	锁相环反馈分频器数值，有效范围是 13-42, f=fref*(mfi + mfn/mfd)。支持运行时修改。 0-15: 无效 16: 分频数为 16 17: 分频数为 17 . . . 42: 分频数为 42 43~: 无效

PLL[MFI] 位域

14.3.4 PLL[MFN] (0x84 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		MFN																													
N/A		RW																													
x	x	0	0	1	0	0	1	1	0	0	0	1	0	0	1	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0	0

PLL[MFN] [31:0]

位域	名称	描述
29-0	MFN	分数分频的分子,f=fref*(mfi + mfn/mfd)。支持运行时修改。

PLL[MFN] 位域

14.3.5 PLL[MFD] (0x88 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		MFD																													
N/A		RW																													
x	x	0	0	1	1	1	0	0	1	0	0	1	1	1	0	0	0	0	1	1	1	0	0	0	0	0	0	0	0	0	0

PLL[MFD] [31:0]

位域	名称	描述
29-0	MFD	分数分频的分母,f=fref*(mfi + mfn/mfd)。不支持运行时修改，如果运行时被修改，新设置在下次开启时生效。

PLL[MFD] 位域

14.3.6 PLL[SS_STEP] (0x8C + 0x80 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		STEP																													
N/A		RW																													
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PLL[SS_STEP] [31:0]

位域	名称	描述
29-0	STEP	扩频调制的步长 当锁相环开启扩频，不支持运行时修改。如果运行时被修改，新设置在下次开启时生效。

PLL[SS_STEP] 位域

14.3.7 PLL[SS_STOP] (0x90 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		STOP																													
N/A		RW																													
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PLL[SS_STOP] [31:0]

位域	名称	描述
29-0	STOP	扩频调制的范围 当锁相环开启扩频，不支持运行时修改。如果运行时被修改，新设置在下次开启时生效。

PLL[SS_STOP] 位域

14.3.8 PLL[CONFIG] (0x94 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							SPREAD	RSVD						REFSEL	
N/A																							RW	N/A						RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	0

PLL[CONFIG] [31:0]

位域	名称	描述
8	SPREAD	开启扩频功能。支持运行时修改。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	REFSEL	选择参考时钟。支持运行时修改，但是应用必须考虑到可能发生的频率以及抖动的改变。若 MFN 一同改变，应用应确保切换参考时钟时，锁相环处于锁定状态。 0: 晶体振荡器 1: 阻容振荡器

PLL[CONFIG] 位域

14.3.9 PLL[LOCKTIME] (0x98 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																LOCKTIME															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	1	1	1	0	0	0	1	0	0

PLL[LOCKTIME] [31:0]

位域	名称	描述
15-0	LOCKTIME	锁定时间，以 24M 时钟计数，缺省值为 2500。如果锁相环启动过程中 MFI 发生了改变，锁定时间会延长。

PLL[LOCKTIME] 位域

14.3.10 PLL[STEPTIME] (0x9C + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																STEPTIME															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	1	1	1	0	0	0	1	0	0

PLL[STEPTIME] [31:0]

位域	名称	描述
15-0	STEPTIME	运行时修改频率时的步进间隔，以 24M 时钟计数，缺省值为 2500。

PLL[STEPTIME] 位域

14.3.11 PLL[ADVANCED] (0xA0 + 0x80 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			SLOW	RSVD			DITHER	RSVD																							
N/A			RW	N/A			RW	N/A																							
x	x	x	0	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

PLL[ADVANCED] [31:0]

位域	名称	描述
28	SLOW	禁止锁定加速，使用慢速锁定模式。此模式对干扰有更强的免疫能力。软件需同时修改锁定时间，步进时间不需要修改。 0: 加速锁定，锁定时间为 100us 1: 慢速锁定，锁定时间为 400us
24	DITHER	开启抖动功能

PLL[ADVANCED] 位域

14.3.12 PLL[DIV] (0xC0 + 0x80 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	RSVD	RESPONSE	ENABLE	RSVD																						DIV					
RO	N/A	RO	RO	N/A																						RW					
0	x	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

PLL[DIV] [31:0]

位域	名称	描述
31	BUSY	忙标志 0: 分频器正常工作或处于关闭状态 1: 分频器正在启动或正在停止
29	RESPONSE	分频器状态 0: 分频器未稳定 1: 分频器已稳定
28	ENABLE	分频器控制状态 0: 分频器关闭 1: 分频器打开
5-0	DIV	分频因子，分频数为 DIV/5 + 1 0: 除以 1 1: 除以 1.2 2: 除以 1.4 . . . 63: 除以 13.6

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PLL[DIV] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

15 低功耗管理

本章节介绍系统级低功耗的管理和应用。

15.1 运行模式 RUN

处理器正常运行程序时处于运行模式，运行模式下系统支持的降低功耗的方式有：

- 正确设置 SYSCTL 的 GROUPx 寄存器，仅使能必要的功能模块，则不使用的模块会自动关闭以节省功耗
- 通过配置 PLL 的频率和分频值，以及 SYSCTL 中功能时钟的分频系数，适当降低 CPU 和功能模块的时钟频率
- 如果系统电源域使用 DCDC 供电，可根据需要在 PCFG 模块中配置适当降低 DCDC_SOC 输出电压

15.2 等待模式 WAIT

如果 SYSCTL 寄存器 CPU[CPUx][LP] 的 MODE 位为 b00，则 CPU 执行 WFI 指令后即进入等待模式，CPU 核心时钟会被关闭，但在收到中断时 CPU 能够立即唤醒进行处理。

15.3 停止模式 STOP

如果 SYSCTL 寄存器 CPU[CPUx][LP] 的 MODE 位为 b01，则 CPU 执行 WFI 指令后即进入停止模式。停止模式下 SYSCTL 模块将根据配置关闭系统电源域内的部分资源节点。

与等待模式相比，停止模式允许关闭更多的资源，且提供灵活的配置选项，用户需根据功耗和唤醒时间的要求在 SYSCTL 模块中进行合理的配置。

考虑最简单的应用场景 1：系统只使用 CPU0，仅通过 SYSCTL 的 GROUP0 寄存器连接使能了必要的功能模块，将 RETENTION[CPU0] 寄存器修改为全 0。那么首先，不使用的资源节点在运行模式下已经自动关闭。在 CPU 执行 WFI 进入停止模式后，CPU0 的时钟、CPU0 子系统的电源、CPU0 使用的各功能模块、功能时钟、其他子系统电源、PLL 和 24M 晶振等都会依次关闭，仅保留 SYSCTL 的功能以等待唤醒。

应用场景 2：系统只使用 CPU0，如果要求 CPU0 进入停止模式后自身的寄存器状态不丢失即 CPU0 子系统不掉电、不复位，且要求 24M 晶振和 PLL 不关闭，以此实现较快的唤醒速度，则需要设置 SYSCTL 的 RETENTION[CPU0] 寄存器，将 CPU0 寄存器、24M 晶振和 PLL 对应的位置 1。

应用场景 3：系统只使用 CPU0，如果要求 CPU0 进入停止模式后某个功能模块如 GPTMR0 保持运行，而该模块不在 RETENTION 寄存器的管理范围，则需设置 SYSCTL 的 RESOURCE[GPTMR0] 寄存器，将 MODE 位设为 1 使其一直保持开启。

注意，RETENTION[CPU0] 寄存器的默认值是保留 CPU0 子系统和系统电源域的电源。

中断能够将系统从停止模式唤醒，这些中断可以来自系统电源域中仍然保持工作的功能模块，也可以来自电源管理域，需确保期望唤醒的中断源已在 SYSCTL 的 CPU[CPUx][WAKEUP_ENABLE][ENABLEx] 寄存器中被使能。

总之，配置停止模式可能涉及的步骤如下：

- 配置 SYSCTL 寄存器 CPU[CPUx][LP] 的 MODE 位为 b01
- 配置 SYSCTL 寄存器 RETENTION[x]，使部分资源节点保持开启
- 配置 SYSCTL 寄存器 RESOURCE[x]，使更多的资源节点保持开启
- 配置 SYSCTL 寄存器 CPU[CPUx][WAKEUP_ENABLE][ENABLEx]，指定唤醒中断源

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 配置用来产生唤醒中断的模块，设定中断触发条件并使能中断
- 执行 WFI 指令

15.4 休眠模式 STANDBY

休眠模式下整个系统电源域不再运行，其可能在复位状态或掉电状态。如果 SYSCTL 的配置中 RETENTION 寄存器没有任何需要保持运行的资源节点，RESOURCE 寄存器中也没有任何强制开启的资源节点，那么当全部 CPU 进入停止模式后整个系统电源域便不再有运行需求，SYSCTL 模块在关闭了全部的资源节点后，会向电源管理域发出关闭系统电源域的请求。请求发生后，首先系统电源域会被复位，之后 PCFG 模块会根据 POWER_TRAP 寄存器的设置执行操作：

如果使用 DCDC 为系统电源域供电，则 DCDC 会根据表 23进行状态切换：正常运行、关闭或进入低功耗模式，其中 DCDC 在低功耗模式下能够根据配置提供较低的输出电压。

进入休眠模式后系统只能被电源管理域内模块的中断唤醒，唤醒源详见小节 12.2.4。

另电源管理域中的不使用的模块可以通过设置 PCFG 的 SCG_CTRL 寄存器来关闭其时钟，从而在休眠模式下进一步降低系统功耗，详见小节 12.2.3。

总之，配置休眠模式可能涉及的步骤如下：：

- 配置 SYSCTL 寄存器 CPU[CPUx][LP] 的 MODE 位为 b01
- 配置 SYSCTL 寄存器 RETENTION[x] 寄存器为全 0
- 配置所有的 SYSCTL 寄存器 RESOURCE[x] 寄存器中 MODE 位都不为 1
- 配置 PCFG 模块 POWER_TRAP 寄存器的 TRAP 位和 RETENTION 位，以设置系统电源域电源的保持、关闭或降低电压
- 配置 PCFG 模块 WAKE_MASK 寄存器以使能唤醒源
- 配置电源管理域中唤醒源模块的中断触发条件并使能中断
- 执行 WFI 指令

15.5 关机模式 SHUTDOWN

关机模式下仅电源管理域的 PDGO 能够正常工作，电源管理域除 PDGO 以外的部分和系统电源域都处于复位或掉电状态。

进入关机模式方式为软件写寄存器：

- 向倒计时关机寄存器 DGO_TURNOFF 写入一个非零倒计时值，在倒计时结束后，系统进入关机模式

本产品的关机模式不要求系统级供电做特殊处理，VPMC 和 DCDC_IN 等供电引脚可保持电源接通状态。

电源管理域中 DCDC 被关闭，因此系统电源域在使用内置 DCDC 供电的情况下会掉电。

电源管理域中 LDOPMC 被关闭，因此电源管理域中除 PDGO 以外的所有功能无法使用，仅保留 RESETN 和 WAKEUP 引脚用于全局复位或唤醒。

关机模式下系统只能从 PDGO 模块唤醒，退出关机模式的方式详见 小节 11.4.2。

15.6 低功耗总结

图 10描述了各低功耗模式的控制流程和作用范围。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 10: 低功耗模式流程图

©Shanghai HPMICRO Semiconductor Co., Ltd.

16 系统内存映射

本章节介绍本产品的系统内存映射。

16.1 系统内存映射 System Memory Map

本产品的系统内存映射表如下：

起始地址	结束地址	地址空间	名称	描述
0x00000000	0x0001FFFF	128 KBytes	CPU0_ILM	N/A
0x00200000	0x0021FFFF	128 KBytes	CPU0_DLM	N/A
0x00300000	0x00303FFF	16 KBytes	FGPIO	N/A
0x00400000	0x00403FFF	16 KBytes	TFA	N/A
0x011C0000	0x011DFFFF	128 KBytes	CPU0_ILM_SLV_ALS	N/A
0x011E0000	0x011FFFFF	128 KBytes	CPU0_DLM_SLV_ALS	N/A
0x01200000	0x0123FFFF	256 KBytes	XRAM0	N/A
0x20000000	0x2001FFFF	128 KBytes	ROM	N/A
0x30000000	0x300FFFFF	1 MBytes	DM	N/A
0x80000000	0x8FFFFFFF	256 MBytes	XPI0	N/A
0xB0000000	0xBFFFFFFF	256 MBytes	HYBRID_XPI(256KB）	N/A
0xE4000000	0xE43FFFFF	4 MBytes	PLIC	N/A
0xE6000000	0xE60FFFFF	1 MBytes	MCHTMR	N/A
0xE6400000	0xE67FFFFF	4 MBytes	PLICSW	N/A
0xF0000000	0xF0003FFF	16 KBytes	GPTMR0	N/A
0xF0004000	0xF0007FFF	16 KBytes	GPTMR1	N/A
0xF0008000	0xF000BFFF	16 KBytes	GPTMR2	N/A
0xF000C000	0xF000FFFF	16 KBytes	GPTMR3	N/A
0xF0030000	0xF0033FFF	16 KBytes	OWR0	N/A
0xF0034000	0xF0037FFF	16 KBytes	OWR1	N/A
0xF0038000	0xF003BFFF	16 KBytes	EUI0	N/A
0xF003C000	0xF003FFFF	16 KBytes	EUI1	N/A
0xF0040000	0xF0043FFF	16 KBytes	UART0	N/A
0xF0044000	0xF0047FFF	16 KBytes	UART1	N/A
0xF0048000	0xF004BFFF	16 KBytes	UART2	N/A
0xF004C000	0xF004FFFF	16 KBytes	UART3	N/A
0xF0050000	0xF0053FFF	16 KBytes	UART4	N/A
0xF0054000	0xF0057FFF	16 KBytes	UART5	N/A
0xF0058000	0xF005BFFF	16 KBytes	UART6	N/A
0xF005C000	0xF005FFFF	16 KBytes	UART7	N/A
0xF0060000	0xF0063FFF	16 KBytes	I2C0	N/A
0xF0064000	0xF0067FFF	16 KBytes	I2C1	N/A
0xF0068000	0xF006BFFF	16 KBytes	I2C2	N/A

©Shanghai HPMICRO Semiconductor Co., Ltd.

起始地址	结束地址	地址空间	名称	描述
0xF006C000	0xF006FFFF	16 KBytes	I2C3	N/A
0xF0070000	0xF0073FFF	16 KBytes	SPI0	N/A
0xF0074000	0xF0077FFF	16 KBytes	SPI1	N/A
0xF0078000	0xF007BFFF	16 KBytes	SPI2	N/A
0xF007C000	0xF007FFFF	16 KBytes	SPI3	N/A
0xF0080000	0xF0083FFF	16 KBytes	CRC	N/A
0xF0090000	0xF0093FFF	16 KBytes	TSNS	N/A
0xF00A0000	0xF00A3FFF	16 KBytes	MBX0A	N/A
0xF00A4000	0xF00A7FFF	16 KBytes	MBX0B	N/A
0xF00B0000	0xF00B3FFF	16 KBytes	EWDG0	N/A
0xF00B4000	0xF00B7FFF	16 KBytes	EWDG1	N/A
0xF00C4000	0xF00C7FFF	16 KBytes	DMAMUX	N/A
0xF00C8000	0xF00CBFFF	16 KBytes	HDMA	N/A
0xF00CC000	0xF00CFFFF	16 KBytes	PPI	N/A
0xF00D0000	0xF00D3FFF	16 KBytes	GPIO0	N/A
0xF00D8000	0xF00DBFFF	16 KBytes	GPIOM	N/A
0xF00DC000	0xF00DFFFF	16 KBytes	LOBS	N/A
0xF0100000	0xF0103FFF	16 KBytes	ADC0	N/A
0xF0104000	0xF0107FFF	16 KBytes	ADC1	N/A
0xF0130000	0xF0133FFF	16 KBytes	ACMP0	N/A
0xF0200000	0xF0207FFF	32 KBytes	HRAM	N/A
0xF0300000	0xF0303FFF	16 KBytes	MCAN0	N/A
0xF0304000	0xF0307FFF	16 KBytes	MCAN1	N/A
0xF0308000	0xF030BFFF	16 KBytes	MCAN2	N/A
0xF030C000	0xF030FFFF	16 KBytes	MCAN3	N/A
0xF037C000	0xF037FFFF	16 KBytes	PTPC	N/A
0xF0400000	0xF0403FFF	16 KBytes	QEI0	N/A
0xF0404000	0xF0407FFF	16 KBytes	QEI1	N/A
0xF0410000	0xF0413FFF	16 KBytes	QEO0	N/A
0xF0414000	0xF0417FFF	16 KBytes	QEO1	N/A
0xF0420000	0xF0423FFF	16 KBytes	PWM0	N/A
0xF0424000	0xF0427FFF	16 KBytes	PWM1	N/A
0xF0450000	0xF0453FFF	16 KBytes	SDM0	N/A
0xF0460000	0xF0463FFF	16 KBytes	PLB	N/A
0xF0464000	0xF0467FFF	16 KBytes	SYNT	N/A
0xF047C000	0xF047FFFF	16 KBytes	TRGM0	N/A
0xF1400000	0xF1403FFF	16 KBytes	ENET0	N/A
0xF1410000	0xF1413FFF	16 KBytes	NTMR0	N/A
0xF1420000	0xF1423FFF	16 KBytes	USB0	N/A
0xF1700000	0xF171FFFF	128 KBytes	ESC	N/A

©Shanghai HPMICRO Semiconductor Co., Ltd.

起始地址	结束地址	地址空间	名称	描述
0xF3000000	0xF3003FFF	16 KBytes	XPI0	N/A
0xF3100000	0xF3103FFF	16 KBytes	XDMA	N/A
0xF3158000	0xF315BFFF	16 KBytes	OTP	N/A
0xF4000000	0xF403FFFF	256 KBytes	SYSCTL	N/A
0xF4040000	0xF407FFFF	256 KBytes	IOC	N/A
0xF40C0000	0xF40FFFFF	256 KBytes	PLLCTLV2	N/A
0xF4100000	0xF4103FFF	16 KBytes	PPOR	N/A
0xF4104000	0xF4107FFF	16 KBytes	PCFG	N/A
0xF4118000	0xF411BFFF	16 KBytes	PIOC	N/A
0xF411C000	0xF411FFFF	16 KBytes	PGPIO	N/A
0xF4120000	0xF4123FFF	16 KBytes	PTMR	N/A
0xF4124000	0xF4127FFF	16 KBytes	PUART	N/A
0xF4128000	0xF412BFFF	16 KBytes	PEWDG	N/A
0xF4134000	0xF4137FFF	16 KBytes	PDGO	N/A
0xF4138000	0xF413BFFF	16 KBytes	PGPR0	N/A
0xF413C000	0xF413FFFF	16 KBytes	PGPR1	N/A
0xF8000000	0xFFFFFFFF	128 MBytes	PPI	N/A

表 33: 地址空间分配

©Shanghai HPMICRO Semiconductor Co., Ltd.

17 OTP 映射表

本产品的 OTP 映射表如下：

字	名称	位置	描述	类型
0	HARD_LOCK	[0:31]	熔丝值锁定	安全
1	LIFECYCLE_B	[28:31]	生命周期	安全
1	TCU_DISABLE	[19:19]	禁止测试	安全
1	DEBUG_DISABLE	[17:17]	禁止 CPU 调试	安全
1	JTAG_DISABLE	[16:16]	禁止 JTAG 端口	安全
1	PUK_REVOKE	[8:15]	公钥销毁	安全
1	LIFECYCLE_A	[0:3]	生命周期	安全
2	MONO_EPOCH	[16:31]	单向计数器高位值	安全
3	SW_VER	[0:31]	软件版本	安全
8	DIE_TRACE	[0:127]	芯片识别数据	识别
12	DEBUG_KEY	[0:127]	调试密钥	密钥
21	TSNS_BASE	[0:11]	温度传感器基准	通用
21	TSNS_SLOPE	[12:23]	温度传感器斜率	通用
21	TSNS_BASE_EN	[24:24]	温度传感器基准使能	通用
21	TSNS_SLOPE_EN	[25:25]	温度传感器斜率使能	通用
64	CHIP_ID	[0:31]	芯片型号代码	通用
65	MAC0	[0:47]	ETH0 MAC 地址	通用
66	MAC1	[16:63]	ETH1 MAC 地址	通用
68	USB_PID	[0:15]	USB 设备 ID	通用
68	USB_VID	[16:31]	USB 厂商 ID	通用
80	PUBLIC_KEY_HASH	[0:255]	公钥哈希	识别
88	UUID	[0:127]	唯一识别号	识别
96	EXIP0_KEY	[0:127]	EXIP 密钥 0	密钥
100	EXIP1_KEY	[0:127]	EXIP 密钥 1	密钥
104	USER_KEY	[0:255]		密钥
112	MASTER_KEY	[0:255]	对称算法根密钥	密钥

表 34: OTP 列表

本产品上，用户可以自行烧写 OTP Word 69~79，用于存放应用数据。

©Shanghai HPMICRO Semiconductor Co., Ltd.

18 BootROM

本章详细介绍了 BootROM 相关的特性及应用。

18.1 BootROM 概述

BootROM 为该芯片上电后执行的第一段程序, 它支持如下功能:

- 从Serial NOR FLASH 启动
  - 支持代码在 FLASH 上原地执行代码或者复制到内部 RAM 执行
  - 支持代码在 XPI0 加速空间启动
  - 支持基于 AES-CTR 模式的原地解密执行 (EXIP)
- 在系统编程 (ISP)
  - 支持 UART0 和 USB0(USB-HID 协议)
  - 支持对连接在 XPI0 的 Serial NOR FLASH 进行编程
  - 支持对片上 OTP 进行编程
  - 从 UART0 或 USB0 启动, 支持流式下载代码到系统 RAM 中执行
- 安全启动
  - 支持基于 ECDSA-P256 + SHA256 的安全启动
  - 支持基于 SM2+SM3 的安全启动
- 低功耗唤醒
  - 支持 CPU 低功耗掉电模式下通过 BootROM 快速唤醒
- Debug 口权限管理
- 丰富的 ROM API

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.2 启动流程

本章介绍 BootROM 启动相关的流程。

BootROM 支持如下启动模式：

- 主启动模 (XPI NOR 启动模式)。
- 在系统编程模式 (In-System-Programming)

18.2.1 启动流程图

本节展示 BootROM 的启动流程图。




图 11: BootROM 启动流程图

18.2.2 XPI NOR 启动

18.2.2.1 支持的 Serial NOR 设备

Boot ROM 支持从主流的 Serial NOR FLASH 启动，包括但不限于:

- QSPI NOR FLASH (旺宏、华邦、兆易创新、ISSI 等)
- HyperFLASH (Cypress、ISSI 等厂商)
- OctaBus FLASH (旺宏)
- Xccela FLASH (镁光、兆易创新、ISSI 等厂商)

18.2.2.2 FLASH 的接入方式

BootROM 通过以下三种典型的连接方式与 4 线或 8 线 FLASH 连接。

©Shanghai HPMICRO Semiconductor Co., Ltd.

QSPI FLASH 通过 CA 连接

SoC 通过 XPI 的 CA 端口与 4 线 FLASH 连接。市面上大部分的 4 线 FLASH 都不提供 DQS 引脚，这种情况下，XPIn.CA_DQS 应悬空，该引脚不能用于其他目的 (若XPI 信息小节有特别声明则按该声明执行)。




图 12: XPI QSPI NOR FLASH CA 端口连接

QSPI FLASH 通过 CB 连接

SoC 通过 XPI 的 CB 端口与 4 线 FLASH 连接。市面上大部分的 4 线 FLASH 都不提供 DQS 引脚，这种情况下，XPIn.CB_DQS 应悬空，该引脚不能用于其他目的 (若XPI 信息小节有特别声明则按该声明执行)。




图 13: XPI QSPI NOR FLASH CB 端口连接

Octal FLASH 连接

SoC 通过 XPI 的 CA 端口以及 CB 的数据端口与 8 线 FLASH 连接, 其中 CB 的数据端口接 FLASH 的高 4 位。若 8 线 FLASH 需要差分时钟（如 HyperFLASH 1.8V），可将 CB 端口的时钟线用作差分时钟引脚。




图 14: XPI Octal NOR FLASH 连接

FLASH 连接方式的指定

BootROM 根据以下 OTP 字段来决定相应的 FLASH 连接：

- 根据 XPI_PIN_GROUP 选择默认的 XPI 引脚分组
- 根据 XPI_PORT_SEL 决定 XPI 默认的连接端口

详细的 XPI 的引脚分配见XPI 信息小节。

FLASH 配置信息的指定

BootROM 根据以下 OTP 字段来决定相应的 FLASH 配置信息：

- 根据 XPI_NOR_CFG_SRC 决定默认的 FLASH 配置信息的来源：Serial NOR FLASH 或 OTP

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 根据 XPI_DEFAULT_READ 决定上电后默认访问 FLASH 的命令
- 根据 ENCRYPT_XIP 决定是否启动加密原地执行功能

当 FLASH 配置信息来自 OTP 时:

- 根据 XPI_FREQ_OPTION 决定 FLASH 读操作的时钟频率
- 根据 PROBE_TYPE 决定 FLASH 的类型
- 根据 XPI_DRIVE_STRENGTH 决定 XPI IO 的驱动强度
- 根据 DUMMY_CYCLE 决定 read 时 dummy cycle 的值
- 根据 XPI_IO_VOLTAGE 决定 FLASH 的 IO 电压

当 FLASH 配置信息来自 FLASH 时，根据 XPI_DEFAULT_READ 决定使用的 FLASH 读命令，并从 FLASH 的 0x400 地址读取 FLASH 配置信息。

注:FLASH 配置信息的详细描述见XPI NOR 配置选项

18.2.2.3 XPI NOR 启动流程

当用户选择从 XPI NOR 启动后，设备上电后会按图 (15) 所示流程来执行 XPI NOR 启动。




图 15: XPI NOR 启动流程

18.2.2.4 XPI NOR 启动镜像布局

XPI NOR 的启动镜像在 FLASH 中的布局如图 (16) 所示：

18.2.2.5 原地解密执行

BootROM 支持通过 XPI NOR 的原地解密执行。当 OTP 中的 ENCRYPT_XIP 字段被置 1 后。BootROM 在 XPI NOR 启动中会强制打开 EXIP，并尝试用 EXIP0_KEK(XPI_INSTANCE 值为 0）/EXPI1_KEK(XPI_INSTANCE 值

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 16: XPI NOR 启动镜像布局

为 1）解密 EXIP Blob, 当 EXIP Blob 解密无误后，ROM 会根据 EXIP BLOB 中的信息配置对应的解密信息 (解密区域、初始向量等)。当 EXIP 配置完成后。ROM 即可执行原地解密执行操作。

注意: 启动镜像的头部不能被加密，否则 BootROM 无法启动该镜像

原地解密执行分两个步骤:

1. 用 OTP 中的 $EXIP_KEK_n$ 来解密加密的 EXIP BLOB。EXIP BLOB 采用RFC3394标准来加密。
2. 用 EXIP BLOB 中的信息来配置 EXIP 模块, 准备好原地执行解密环境。

18.2.3 在系统编程 (In-System-Programming)

ROM 在 ISP 模式下，支持如下接口：

- 串口（UART）
- USB（USB-HID）

ROM 在 ISP 模式下，支持如下功能：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 查询运行时信息 (query-rte)
- 配置运行时信息 (configure-rte)
- 配置存储 (configure-memory)
- 写存储设备 (write-memory)
- 读存储设备 (read-memory)
- 加载镜像 (load-image)
- 擦除存储设备 (erase)
- 重启设备 (reset)

18.2.3.1 命令协议

BootROM 支持如下命令：

- 查询运行时环境 (query-rte)
- 配置运行时环境 (configure-rte)
- 配置存储设备 (configure-memory)
- 写存储设备 (write-memory)
- 读存储设备 (read-memory)
- 加载镜像 (load-image)
- 擦除存储设备 (erase)
- 复位 SoC (reset)

通信过程

在 ROM 的通信协议下，每个命令均包含 4 个阶段。如下图所示。




图 17: 串行通信协议

1. 第一阶段：主机端命令和数据发送阶段。在该阶段，若命令只需要传输简单的参数，则该命令数据发送只包含一个数据包（如 reset/erase)；若命令包含数据传输，则数据发送包含一个混合包（命令 + 数据）以及若干包纯数据包。
2. 第二阶段：从机端发送 ACK/NAK/Abort 阶段。对于第一阶段的每个数据包，从机端都需要给于对应的

©Shanghai HPMICRO Semiconductor Co., Ltd.

确认。当数据处理没有异常时，回复 ACK；当数据检验错误时，回复 NAK；当数据处理出错时，回复 Abort。

3. 第三阶段：从机端发送响应阶段。当第一阶段的数据传输完成或者 Device 回复 Abort 后。通信转入第三阶段。在该阶段，如果命令只需要从机回复简单的状态，则数据包只有一响应包（如 reset/erase)；若从机需要回复数据，则从机会先回复命令响应帧，然后回复剩余需要发送的数据。在每一帧发送结束后，从机都需要等主机的确认帧，当收到主机发送的 Abort 后，通信结束。
4. 第四阶段：主机发送对从端响应的确认。当主机收到从端的响应包时，需要回复以 ACK/NAK/Abort。当数据包无异常时，回复 ACK；当数据包检验出错时，回复 NAK，当从端发送了超出预期的数据时，回复 Abort。

命令数据结构

每个命令均统一包含由 4 字节组成的命令头, 详细定义如下表所示：

偏移 (字节)	字段	描述
0	命令标识符	1 - 查询运行时环境 (query-rte) 2 - 配置运行时环境 (configure-rte) 3 - 配置存储 (configure-memory) 4 - 写存储 (write-memory) 5 - 读存储 (read-memory) 6 - 加载镜像 (load-image) 7 - 擦除 (erase) 8 - 复位 (reset) 9 - 生成固件 Blob(gen-fwblob)
1	命令参数个数	-
2	命令类型	0 - 命令 + 数据 1 - 仅数据 2 - 仅响应
3	保留	-

表 35: 命令数据结构

查询运行时环境 (query-rte)

该命令可用于查询如下状态：

- ROM 参数
- 活动的通信接口参数
- 上次启动的状态
- Memory 的属性

详细的命令数据结构如下表所示:

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	1 - query-rte
1	1	命令参数个数	1 / 2

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
2	1	命令类型	0 - 命令 + 数据
3	1	保留	-
4	4	运行时环境标识	0 - ROM 参数 1 - 当前活动外设信息 3 - 上次启动状态 4 - 存储属性

表 36: 查询运行时环境 (query-rte) 命令数据结构

当 ROM 收到该命令后，若参数合法，ROM 则会回复相应的响应包。响应包的参数部分根据不同的命令而不同。

ROM 参数响应包

偏移 (字节)	宽度 (字节)	字段	描述		
0	1	命令标识	1 - query-rte		
1	1	命令参数个数	5		
2	1	命令类型	2 - 仅响应数据		
3	1	保留	-		
4	4	命令状态	0 - 成功		
8	4	ROM 版本		Bit[31:24] Bit[23:16] Bit[15:8] Bit[7:0]	ASCII: V(0x56) 主版本号：0x01 次版本号:0x00 问题修复:0x00
12	4	SoC 版本	与 ROM 版本号定义一致		
16	4	杂项	Bit[7:0] - 生命周期 Bit[31:8] - 保留		

©Shanghai HPMICRO Semiconductor Co., Ltd.

<table>
<tr><th>偏移 (字节)</th><th>宽度 (字节)</th><th>字段</th><th>描述</th></tr>
<tr><td rowspan="17">20</td><td rowspan="17">4</td><td rowspan="17">ROM 功能信息</td><td>Bit[31:27]</td><td>保留</td></tr>
<tr><td>Bit[26:26]</td><td>是否支持 SM4_CCM</td></tr>
<tr><td>Bit[25:25]</td><td>是否支持 AES_CCM(256 位密钥)</td></tr>
<tr><td>Bit[24:24]</td><td>是否支持 AES_CCM(128 位密钥)</td></tr>
<tr><td>Bit[23:20]</td><td>保留</td></tr>
<tr><td>Bit[19:19]</td><td>是否支持 SM2</td></tr>
<tr><td>Bit[18:18]</td><td>是否支持 ECDSA P521</td></tr>
<tr><td>Bit[17:17]</td><td>是否支持 ECDSA P384</td></tr>
<tr><td>Bit[16:16]</td><td>是否支持 ECDSA P256</td></tr>
<tr><td>Bit[15:12]</td><td>保留</td></tr>
<tr><td>Bit[11:11]</td><td>是否支持设备配置块</td></tr>
<tr><td>Bit[10:10]</td><td>是否支持命令容器</td></tr>
<tr><td>Bit[9:9]</td><td>是否支持加密启动</td></tr>
<tr><td>Bit[8:8]</td><td>是否支持安全启动</td></tr>
<tr><td>Bit[7:4]</td><td>保留</td></tr>
<tr><td>Bit[3:3]</td><td>是否支持在系统编程 (ISP)</td></tr>
<tr><td>Bit[2:2]</td><td>是否支持串行启动</td></tr>
<tr><td>Bit[1:1]</td><td>是否支持恢复启动</td></tr>
<tr><td>Bit[0:0]</td><td>是否支持主启动</td></tr>
</table>

表 37: ROM 参数响应包

活动外设信息包

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	1 - query-rte
1	1	命令参数个数	如数参数不合法，该值为 0，否则为”word” 字节 +1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 2 - 无效参数
8	4	通用信息	Bit[7:0] word 数（以 32-bit 为单位） Bit[31:8] - 保留
12	4	外设掩码	0x01 - UART 0x10 - USB-HID
16	4	速率	对于 UART，该字段表示波特率；对于 USB-HID，该字段无意义
20	8	保留位	-
28	4	最大包长	最大数据包长度 (不包括包头和 CRC 校验位)

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述

表 38: 活动外设信息包

上次 ROM 启动状态包

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	1 - query-rte
1	1	命令参数个数	如数参数不合法，该值为 0，否则为”word” 字节 +1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功
8	4	启动参数	启动参数 Bit[31:16] 保留位 Bit[15:8] 启动状态的字数 (以 32-bit 为单位) Bit[7:0] 启动模式

表 39: 上次 ROM 启动状态

存储设备属性包

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	1 - query-rte
1	1	命令参数个数	如数参数不合法，该值为 0，否则为”word” 字节 +1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功
8	4	通用信息	Bit[7:0] 存储设备属性字数 (单位为 32-bit) Bit[15:8] 存储大小的单位：0 - 1 字节, 1 - 2 字节 2 - 4 字节 其它 - 保留位
12	8	存储设备标识	TBD
16	4	起始地址	存储设备起始地址
20	4	结束地址	存储设备结束地址
24	4	存储设备容量	存储设备的容量
28	4	Page 大小（可选）	仅对 FLASH 设备有效
32	4	Sector 大小 (可选)	仅对 FLASH 设备有效

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
32	4	Block 大小 (可选)	仅对 FLASH 设备有效

表 40: 存储设备属性响应包

配置运行时环境 (configure-rte)

该命令可以配置活动外设的参数，当前仅 UART 的波特率支持被配置。详细的命令数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	2 - configure-rte
1	1	命令参数个数	4
2	1	命令类型	0 - 命令 + 数据
3	1	保留	-
4	4	运行时环境标识	1 - 活动外设信息
8	4	通用信息	Bit[7:0] 参数字数 (单位为 32-bit) 其它 - 保留位
12	4	外设掩码	1 - UART
16	4	速率	UART 波特率

表 41: 配置运行时环境 (configure-rte)

该命令的响应帧数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	2 - configure-rte
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 2 - 无效参数

表 42: 配置运行时环境响应包

配置存储 (configure-memory)

该命令用于通过指定地址存储的存储设备配置信息来使能对外挂存储设备的支持，如使能对 Serial NOR FLASH 的支持。该命令的详细数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	3 - configure-memory

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
1	1	命令参数个数	2
2	1	命令类型	0 - 命令 + 数据
3	1	保留	-
4	4	存储设备标识	0x10000 - 挂载在 XPI0 上的 NOR FLASH
8	4	存储配置块地址	存储配置块的地址 (仅支持从片上 RAM 中获取)

表 43: 配置存储 (configure-memory)

该命令的响应数据帧的数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	3 - configure-memory
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 2 - 无效参数

表 44: configure-memory 响应帧数据结构

XPI NOR 配置选项

偏移 (字节)	字段	描述
0x00	Header	Bit[31:12] - tag: 标记，必须为 0xfcf90 Bit[11:4] - 保留 Bit[3:0] - words: 配置选项字数 (不包括 Header 本身)

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	描述
0x04	Option0	**Bit[31:28] - 探测类型** 0 - SFDP SDR, 1 - SFDP DDR 2 - 1-4-4 Read 0xEB, 3 - 1-2-2 Read 0xBB 4 - HyperBus 1V8, 5 - HyperBus 3V0 6 - OctaBus DDR, 8 - Xccela DDR 10 - EcoXiP DDR **Bit[27:24] - 上电复位后发送命令的数据引脚数** 0 - SPI, 1 - DPI, 2 - QPI, 3 - OPI **Bit[23:20] - FLASH 配置完后发送命令的数据引脚数** 0 - SPI, 1 - DPI, 2 - QPI, 3 - OPI **Bit[19:16] - 1-4-4 模式使能的序列** 0 - 不需要或者自动 1 - QE bit is at bit 6 in Status Register1 2 - QE bit is at bit1 in Status Register2 3 - QE bit is at bit7 in Status Register2 4 - QE bit is at bit1 in Status Register2 and should be programmed by 0x31 **Bit[15:8] - dummy cycles** 0 - 自动探测/默认值 其它 - 用户指定的值，对于 DTR 读，该值需要是实际数据手册上的 *dummycycle*×2 **Bit[7:4] - 杂项** 0 - 无 1 - SPI 模式 2 - 内部回环模式 3 - 强制外部 DQS **Bit[3:0] - 频率选项** 0 - 不改变现有配置 Others - SoC 相应的值

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	描述
0x08	Option1	该字段在“words”字段值大于 1 时有效 Bit[31:20] - reserved **Bit[19:16] - IO 电压** 0 - IO is 3V, 1 - IO is 1.8V **Bit[15:12] -引脚分组选择** 0 - 第一组, 1 - 第二组 **Bit[11:8] - 连接方式选择** 0 - PORTA_CS0, 1 - PORB_CS0, 2 - PORTA_CS0 +PORTB_CS0, 3 - PORTA_CS0+PORTA_CS1, 4 - PORTB_CS0+PORTB_CS1 **Bit[7:0] - IO 驱动强度** 0 - 默认值 (最大驱动强度) 其它 - 详见 (TBD)

表 45: XPI NOR 配置选项 (XPI NOR Configuration Option)

写存储设备 (write-memory)

该命令用于向 on-chip SRAM、片上的 OTP 以及外挂的 XPI NOR 写入数据。该命令可由单一数据包或者多包数据组成。其中第一包的数据结构定义如下:

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	4 - write-memory
1	1	命令参数个数	3
2	1	命令类型	0 - 命令 + 数据
3	1	保留	-
4	4	要写入的地址	要写入的设备地址
8	4	长度	要写入的数据长度
12	4	内存设备标识	0 - 片上 RAM 0x10000 - 挂载在 XPI0 上的 NOR FLASH 0x10001 - 挂载在 XPI1 上的 NOR FLASH 0x20000 - OTP
16	可变长度	数据	要写入到存储设备的数据

表 46: 配置存储 (write-memory) - 命令 + 数据

第二包到最后一包的数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	4 - write-memory

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
1	1	命令参数个数	0
2	1	命令类型	1- 仅数据
3	1	保留	-
4	可变长度	数据	要写入到存储设备的数据

表 47: 配置存储 (write-memory) - 仅数据

当数据可以被一包发送完时，只需要第一类数据包，当数据需要多包发送时，需要第二类数据包。数据包中的 Data 部分的长度通过各类通信接口中收到的数据包长度获取。

如果在 write-memory 执行过程中出错，从机将中止传输，并在响应包中通知主机错误代码。

当 write-memory 成功执行完成，并在响应包中向主机报告成功代码。

Write-memory 的响应包数据结构定义如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	4 - configure-memory
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 其它 - 错误代码

表 48: write-memory 响应帧数据结构

读存储 (read-memory)

该命令用于从 on-chip SRAM、片上的 OTP 以及外挂的 XPI NOR 读数据。该命令由一条命令包与多条响应包组成。

命令包的数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	5 - read-memory
1	1	命令参数个数	3
2	1	命令类型	0 - 命令 + 数据
3	1	保留	-
4	4	要读取的地址	要读取的设备地址
8	4	长度	要读取的数据长度

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
12	4	内存设备标识	0 - 片上 RAM 0x10000 - 挂载在 XPI0 上的 NOR FLASH 0x10001 - 挂载在 XPI1 上的 NOR FLASH 0x20000 - OTP

表 49: read-memory 命令数据桢

当从机收到该命令后，会先进行参数检查，若参数检查出错，会直接在命令的第二阶段回复主机 Abort，然后在响应包中告知错误代码，在等到主机发出的第四阶段的确认后，该次命令结束。若参数检查通过，从机在第二阶段回复主机 ACK, 然后从机会先在第一个响应包中通知主机参数检查成功，并在后续将请求的数据依次通过数据包发给主机。

从机回复的第一类响应帧如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	5 - read-memory
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 其它 - 错误代码

表 50: read-memory 响应帧数据结构

从机的纯数据包帧如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	5 - read-memory
1	1	命令参数个数	0
2	1	命令类型	1 - 仅数据
3	1	保留	-
4	可变长度	数据	从存储设备中读取的数据

表 51: read-memory 响应帧数据结构

加载镜像 (load-image)

该命令用于加载并执行可执行镜像，或加载并解析命令容器。该命令由纯数据包组成，一个命令由若干个数据包组成。

其数据包结构如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	6 - load-image
1	1	命令参数个数	0
2	1	命令类型	1- 仅数据
3	1	保留	-
4	可变长度	数据	镜像的数据

表 52: load-image 数据帧结构

当数据发送完成后，从机会回复一包响应帧，其数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	6 - load-image
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 其它 - 错误代码

表 53: load-image 响应帧数据结构

擦除存储设备 (erase)

该命令可用于擦除外挂的 XPI NOR 的部分或者全部的 sector, 其数据结构如下:

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	7 - erase
1	1	命令参数个数	2 - chip erase 4-sector erase
2	1	命令类型	1- 仅数据
3	1	保留	-
4	4	擦除类型	0 - sector erase 1 - chip erase
8	4	存储设备标识	0x10000 - 挂载在 XPI0 上的 NOR FLASH 0x10001 - 挂载在 XPI1 上的 NOR FLASH
12	4	擦除地址	仅当擦除类型为 sector erase 时有效
16	4	擦除长度	仅当擦除类型为 sector erase 时有效

表 54: erase 数据帧结构

命令的响应帧如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	7 - erase
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
3	1	保留	-
4	4	命令状态	0 - 成功 其它 - 错误代码

表 55: erase 响应帧数据结构

复位 (reset)

该命令可复位 SoC。其数据结构如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	8 - reset
1	1	命令参数个数	1
2	1	命令类型	1- 仅数据
3	1	保留	-
4	4	复位类型	在该 SoC 中本字段为保留位

表 56: reset 数据帧结构

该命令的响应帧如下：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	命令标识	8 - reset
1	1	命令参数个数	1
2	1	命令类型	2 - 仅响应数据
4	4	命令状态	0 - 成功 其它 - 错误代码

表 57: reset 响应帧数据结构

18.2.4 串口通信

ROM 默认支持的串口通信参数为 115200，8-N-1，可通过 configure-rte 命令切换波特率。

串口通信的协议数据包分别为两种：

- 载荷包
- 确认包

18.2.4.1 载荷包 (Payload Packet)

载荷帧由包头、包类型、载荷以及 CRC 校验 4 部分组成，详细数据包结构如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
0	1	起始字节	必须为 0x5A
1	1	数据包类型	0xA5 - 载荷包
2	2	载荷长度	载荷的长度。不能超过 512 字节
4	<Payload_Len>	数据载荷	数据载荷，用于承载命令协议中的数据
4 + <Payload_Len>	2	CRC 检验值	整个数据包前 <4+Payload_Len> 个字节的 CRC 检验值

表 58: 载荷包数据结构

CRC 的计算范围为起始字节到数据载荷的最后一个字节。

CRC 的算法是 XMODEM 的一个变种。其 C 语言实现如下：

```
uint16_t crc16_update(const uint8_t *src, uint32_t lengthInBytes)
{
    uint32_t crc = 0;
    uint32_t j;
    for (j = 0; j < lengthInBytes; ++j)
    {
        uint32_t i;
        uint32_t byte = src[j];
        crc ^= byte << 8;
        for (i = 0; i < 8; ++i)
        {
            uint32_t temp = crc << 1;
            if (crc & 0x8000)
            {
                temp ^= 0x1021;
            }
            crc = temp;
        }
    }
    return (uint16_t)crc;
}
```

18.2.4.2 确认包 (ACK Packet)

确认包用于实现载荷包的 ACK, NAK 或者中止 (Abort)。详细的数据包结构如下:

偏移 (字节)	宽度 (字节)	字段	描述
0	1	起始字节	必须为 0x5A
1	1	数据包类型	0xA1 - ACK 0xA2 - NAK 0xA3 - Abort

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述

表 59: 确认包

每个载荷包的发出方都需要等待接收方的确认包后才能进行后续的数据发送。

数据包的载荷部分可携带上节介绍的各个命令或者数据。

18.2.5 USB-HID 通信

BootROM 支持通过 USB-HID 来进行通信，实现诸如 FLASH 烧写、EFUSE 烧写、加载启动镜像等功能。

18.2.5.1 USB-HID 描述符信息

BootROM 中 USB 的描述符配置如下表所示:

描述符标识	内容/值
VID	0x34b7
PID	0x0008
厂商描述符	HPMICRO Semiconductor Co., Ltd
产品描述符	Boot ROM Open(出厂的设置) Boot ROM Closed (量产的设置) Boot ROM Return(返厂的设置)
HID 包长	接 High-Speed HUB 时：516 字节 接 Full-Speed HUB 时:64 字节
HID 中断传输间隔	接 High-Speed HUB 时: 125us 接 Full-Speed HUB 时：1ms

表 60: USB 描述符

18.2.5.2 USB 端点信息

BootROM 中使用了如下三个端点:

- Control(端点 0) - 用于获取设备描述符
- OUT (端点 1) - 用于 Host 向 Device 发送数据
- IN (端点 2) - 用于 Device 向 Host 发送数据

18.2.5.3 USB-HID 通信协议

USB-HID 通信协议和 UART 类似，均包含载荷包和确认包。

USB-HID 载荷包

USB-HID 的载荷包包含四个字段：包头、包类型、载荷长度以及数据载荷。详细的的数据结构如下所示：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	起始字节	Host 发往 Device 为 0x1, Device 发往 Host 为 0x2
1	1	数据包类型	0xA5 - 载荷包

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	宽度 (字节)	字段	描述
2	2	载荷长度	载荷的长度。不能超过 512 字节
4	<Payload_Len>	数据载荷	数据载荷，用于承载命令协议中的数据

表 61: USB-HID 载荷包数据结构

USB-HID 确认包

USB-HID 的载荷包三个字段：包头、包类型、载荷长度。详细的确认包的数据结构如下所示：

偏移 (字节)	宽度 (字节)	字段	描述
0	1	起始字节	Host 发往 Device 为 0x1, Device 发往 Host 为 0x2
1	1	数据包类型	0xA1 - ACK 0xA2 - NAK 0xA3 - Abort
2	2	载荷长度	固定为 0

表 62: USB-HID 确认包数据结构

18.3 启动镜像 (Boot Image)

该设备支持的启动镜像由固件容器 (FW Container) 及固件 (Firmware) 两部分构成。其中 FW Container 由 FW Container Header、FW Info Table、Device Configuration Block 和 Signature Block 构成。启动镜像的布局如图所示。

18.3.1 固件容器头 (FW Container Header)

固件容器头的详细数据结构如下所示：

表 63: 固件容器头

偏移 (字节)	字段	宽度 (字节)	描述
0x00	tag	1	启动镜像标记, 必须为 0xBF
0x01	version	1	启动镜像格式版本 bit[7:4] - 主版本 bit[3:0] - 次版本 本 SoC 上该值必须为 0x10
0x02	length	2	固件头的长度 包含固件容器头、固件信息表、设备配置块和签名块

©Shanghai HPMICRO Semiconductor Co., Ltd.

表 63: 固件容器头

<table>
<tr><th>偏移
(字节)</th><th>字段</th><th>宽度
(字节)</th><th>描述</th></tr>
<tr><td>0x04</td><td>flags</td><td>4</td><td>相应的标记
<table>
<tr><td>Bit[3:0]</td><td>SRK 的集合索引</td></tr>
<tr><td>Bit[7:4]</td><td>SRK 的索引</td></tr>
<tr><td>Bit[11:8]</td><td>SRK_REVOKE_MASK
每个 bit 代表撤销相应位置的 SRK，当该字节为非 0 时，BootROM 会尝试按该字段的值撤销相应的 SRK，并将 OTP 中的 PUK_REVOKE 烧写成相同的值</td></tr>
<tr><td>Bit[19:16]</td><td>签名类型
1 - ECDSA P256
4 - SM3</td></tr>
<tr><td>Bit[23:20]</td><td>固件 BLOB 位置
0 - BLOB 在签名块中
1 - BLOB 在存储介质固件的位置</td></tr>
<tr><td>Bit[27:24]</td><td>生命周期
0 - 生命周期不作改动
其它 - BootROM 会将生命周期切换成该字段的值</td></tr>
<tr><td>Bit[31:28]</td><td>保留</td></tr>
</table></td></tr>
<tr><td>0x08</td><td>sw_version</td><td>2</td><td>软件版本号，定义了当前 Image 的版本，当存储介质中有多份 Image 时，ROM 根据该字段来判断哪一份是较新的 Image</td></tr>
<tr><td>0x0A</td><td>fuse_version</td><td>1</td><td>这个字段用于 Image 的防回滚, 该字段的值不得小于 OTP 中 SW_VER 字段的值
注:SW_VER 中 bit1 的个数代表版本号 (如,0xffff 代表版本号为 15)</td></tr>
<tr><td>0x0B</td><td>number_of_fw</td><td>1</td><td>指定当前 Image 里包含的固件数，当前 SoC 最多支持两份</td></tr>
<tr><td>0x0C</td><td>device_config_block_offset</td><td>2</td><td>设备配置块相对于固件容器头的偏移，设备配置块是可选的，若当前 Image 中没有该块，此字段须为 0</td></tr>
<tr><td>0x0E</td><td>signature_block_offset</td><td>2</td><td>签名块相对于固件容器头的偏移，若签名块不存在，此字段须为 0</td></tr>
</table>

表 63: 固件容器头

18.3.2 固件信息表 (FW Info Table)

固件信息表主要提供固件执行地址、长度、在存储介质中相对固件容器头的偏移、固件哈希值等。其详细数据结构如下所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.



图 18: 启动镜像布局

偏移 (字节)	字段	宽度 (字节)	描述
0x00	offset	4	固件相对于固件容器头的偏移
0x04	size	4	固件的大小
0x08	flags	4	相应的标记 Bit[3:0]: fw_type - 固件类型 0 - 可执行镜像 1 - 命令容器 Bit[7:4]: core_id - CPU ID 号 0 - CPU0 1 - CPU1 Bit[11:8]: hash_type - 哈希类型 0 - 无 1 - SHA256 4 - SM3 Bit[15:12]: is_encrypted - 是否加密 0 - 未加密 1 - 固件已加密 其它: 保留
0x0C	reserved	4	保留给未来使用

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x10	load_addr	4	固件加载地址
0x14	reserved	4	保留给未来使用
0x18	entry_point	4	固件入口
0x1C	reserved	4	保留给未来使用
0x20	hash	64	固件哈希值，目前只使用 32 字节。 当固件类型为可执行文件时，该字段是整个 FW 的哈希值。 当固件类型为命令容器时，该字段是命令容器头包的哈希值。当固件为加密固件时，该字段的前 128-bit 作为初始向量
0x60	reserved	32	保留给未来使用

表 64: 固件容器头

18.3.3 设备配置信息块 (Device Configuration Info Block)

设备配置块可支持如下 4 类配置信息：

- XPI NOR 配置信息
- 唤醒入口检查信息
- OTP UNLOCK 信息

设备配置信息块由以下部分组成：

- 设备配置信息块头 (Device Configuration Block Header)
- 设备配置信息
  - 设备配置信息头
  - 设备配置信息内容

设备配置信息头的数据结构如下：

Bit[31:16]	Bit[15:8]	Bit[7:0]
配置信息块的长度	版本号，当前为 0x10	配置信息类型 0xC0 - 总设备配置信息

表 65: 配置信息块头 (Configure Info Block Header)

每个配置信息有各自的头，头的定义如下:

Bit[31:16]	Bit[15:8]	Bit[7:0]
配置信息块的长度	参数 对 XPI NOR, XPI RAM 表示 XPI 的实例号	配置信息类型 0xC1 - XPI NOR 配置信息 0xC2 - XPI RAM 配置信息 0xC3 - SDRAM 配置信息 0xC4 - 通用寄存器信息 0xC5 - 唤醒验证配置信息 0xC6 - OTP 解锁信息

©Shanghai HPMICRO Semiconductor Co., Ltd.

Bit[31:16]	Bit[15:8]	Bit[7:0]

表 66: 配置信息头 (Configure Info Header)

紧随配置信息头其后的是相应的配置信息，各配置信息的详细定义如后续小节所示。

18.3.3.1 XPI NOR 配置信息

XPI NOR 配置信息分两类：一类为精简的 XPI NOR 配置信息，另一类为完整的 XPI NOR 配置块。

XPI NOR 配置选项

偏移 (字节)	字段	描述
0x00	Header	Bit[31:12] - tag: 标记，必须为 0xfcf90 Bit[11:4] - 保留 Bit[3:0] - words: 配置选项字数 (不包括 Header 本身)

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	描述
0x04	Option0	**Bit[31:28] - 探测类型** 0 - SFDP SDR, 1 - SFDP DDR 2 - 1-4-4 Read 0xEB, 3 - 1-2-2 Read 0xBB 4 - HyperBus 1V8, 5 - HyperBus 3V0 6 - OctaBus DDR, 8 - Xccela DDR 10 - EcoXiP DDR **Bit[27:24] - 上电复位后发送命令的数据引脚数** 0 - SPI, 1 - DPI, 2 - QPI, 3 - OPI **Bit[23:20] - FLASH 配置完后发送命令的数据引脚数** 0 - SPI, 1 - DPI, 2 - QPI, 3 - OPI **Bit[19:16] - 1-4-4 模式使能的序列** 0 - 不需要或者自动 1 - QE bit is at bit 6 in Status Register1 2 - QE bit is at bit1 in Status Register2 3 - QE bit is at bit7 in Status Register2 4 - QE bit is at bit1 in Status Register2 and should be programmed by 0x31 **Bit[15:8] - dummy cycles** 0 - 自动探测/默认值 其它 - 用户指定的值，对于 DTR 读，该值需要是实际数据手册上的 *dummycycle*×2 **Bit[7:4] - 杂项** 0 - 无 1 - SPI 模式 2 - 内部回环模式 3 - 强制外部 DQS **Bit[3:0] - 频率选项** 0 - 不改变现有配置 Others - SoC 相应的值

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	描述
0x08	Option1	该字段在“words”字段值大于 1 时有效 Bit[31:20] - reserved **Bit[19:16] - IO 电压** 0 - IO is 3V, 1 - IO is 1.8V **Bit[15:12] -引脚分组选择** 0 - 第一组, 1 - 第二组 **Bit[11:8] - 连接方式选择** 0 - PORTA_CS0, 1 - PORB_CS0, 2 - PORTA_CS0 +PORTB_CS0, 3 - PORTA_CS0+PORTA_CS1, 4 - PORTB_CS0+PORTB_CS1 **Bit[7:0] - IO 驱动强度** 0 - 默认值 (最大驱动强度) 其它 - 详见 (TBD)
0x0C	Option2	该字段在“words”大于 2 时有效 Bit[31:16] - reserved **Bit[15:12] - 擦除 sector 命令选项** 0 - Erase 4KB, 1 - Erase 32KB, 2 - Erase 64KB, 3 - Erase 256KB **Bit[11:8] - Sector 大小选项** 0 - 4KB, 1 - 32KB, 2 - 64KB, 3 - 256KB **Bit[7:0] - FLASH 大小选项** 0 - 4MB, 1 - 8MB, 2 - 16MB

表 67: XPI NOR 配置选项 (XPI NOR Configuration Option)

XPI NOR 配置块

XPI NOR 配置块的数据结构如下表所示：

偏移 (字节)	字段	宽度 (字节)	描述
0x000	tag	4	配置块标记，固定为 0x524f4e58
0x004	reserved	4	-
0x008	rxclk_src	1	采样时钟的来源 0 - 内部回环 1 - DQS 内部回环 3-外部 DQS 输入
0x009	clk_freq	1	时钟频率选项，详见18.8.2.1
0x00A	drive_strength	1	驱动强度 0 - 默认值 (最大驱动强度) 其它 - 详见 (TBD)

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x00B	column_addr_width	1	列地址的宽度 仅对 HyperFLASH 有效，其他 FLASH 需设为 0
0x00C	rxclk_src_for_init	1	FLASH 初始化时 rxclk_src 的值
0x00D	config_in_progress	1	指示当前 FLASH 是否正在初始化过程中 1 - 正在初始化，其它 - 未在初始化
0x00E	reserved	2	-
0x010	port_info	16	- 连接的端口信息 该字段分 4 组，分别代表 CA_CS0, CA_CS1,CB_CS0, CB_CS1。 每组的 4 个字节的定义如下: Byte 0 - Enable: 使能位，代表该连接被使能 Byte 1 - Group: 引脚分组: 0 代表第一组，1 代表第二组 Byte 2, Byte 3 - 保留给未来使用
0x020	device_info	0x50	详细定义见69
0x070	instruction_set	0x90	标准的 XPI NOR 指令集，分 9 组，每组 16 个字节代表一个完整的指令序列, 分组信息如下: 0 - FLASH Read 序列 1 - FLASH Write 序列 2 - FLASH Read Status 序列 3 - FLASH Read Status XPI 序列 (QPI/OPI 模式) 4 - FLASH Write Enable 序列 5 - FLASH Write Enable XPI 序列 (QPI/OPI 模式) 6 - FLASH Erase Sector 序列 7 - FLASH Erase Block 序列 8 - FLASH Erase Chip 序列 **注：对于 HyperFLASH, 上述定义并不成立，BootROM 支持专用的 FLASH 操作**

表 68: XPI NOR 配置块

XPI NOR 设备信息表的数据结构如下所示:

偏移 (字节)	字段	宽度 (字节)	描述
0x00	size_in_kbytes	4	FLASH 大小 (以 KB 为单位)
0x04	page_size	2	Page 大小
0x06	sector_size_kbytes	2	Sector 大小 (以 KB 为单位)
0x08	block_size_kbytes	2	Block 大小 (以 KB 为单位)
0x0A	busy_offset	1	Busy 位的偏移 (在 FLASH 的 Status 寄存器中)
0x0B	busy_polarity	1	Busy 位的极性: 0 - 1 代表忙 1 - 0 代表忙

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x0C	data_pads	1	数据引脚的个数 0 - 1 线, 1 - 2 线，2 - 4 线, 3 - 8 线
0x0D	en_ddr_mode	1	使能 DDR/DTR 模式
0x0E	clk_freq_for_dev_cfg	1	FLASH 配置时使用的时钟频率 时钟频率定义见18.8.2.1
0x0F	working_mode_por	1	FLASH 上电复位后的工作模式 0 - Extended SPI 1 - XPI(DPI/QPI/OPI) 2 - HyperBUS
0x10	working_mode	1	FLASH 初始化后的工作模式 0 - Extended SPI 1 - XPI(DPI/QPI/OPI) 2 - HyperBUS
0x11	en_diff_clk	1	使能差分时钟 仅 1.8V 的 HyperFLASH 需要将该选项置为 1，其他 FLASH 需置为 0
0x12	data_valid_time	1	-
0x13	en_half_clk_for_ non_read_cmd	1	对非读命令使能降低一半的时钟频率
0x14	clk_freq_for_ non_read_cmd		设置非读命令的时钟频率 时钟频率定义见18.8.2.1
0x15	reserved	3	-
0x18	cs_hold_time	1	设置 CS Hold 的时钟周期数
0x19	cs_setup_time	1	设置 CS Setup 的时钟周期数
0x1A	cs_interval	1	两次命令之间的间隔时钟周期数
0x1B	en_dev_mode_cfg	1	使能设备模式配置
0x1C	flash_state_ctx	4	FLASH 状态上下文 上下文定义见 (TBD)
0x20	mode_cfg_list	4	包含两组，每组 2 个字节，每组的数据结构如下: Byte 0 - 配置命令类型 Byte 1 - 参数大小
0x24	mode_cfg_param	8	包含 2 组，第组 4 个字节，与上述列表里的元素一一对应
0x2C	reserved	4	-
0x30	cfg_instr_seq	32	包含 2 组，每组 16 个字节为一个命令序列，与上述列表里的元素一一对应 详细的命令序列定义见 (TBD)

表 69: XPI NOR 配置块

18.3.3.2 唤醒验证信息

唤醒校验信息提供了唤醒模式下，用来检验唤醒程序完整性和合法性的相关参数，包括唤醒程序入口地址、唤

©Shanghai HPMICRO Semiconductor Co., Ltd.

醒程序代码起始地址，长度以及相应的 SHA256 哈希值。该信息在安全启动使能的条件下，所有的信息均由 ROM 负责签名验证。

详细的数据结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Start	4	唤醒代码起始地址
0x04	wake-up entry	4	唤醒代码入口地址 注意：该地址必须在 start 和 length 指定的地址范围内
0x08	Length	4	唤醒代码的长度
0x0C	Reserved	4	-
0x10	wake-up entry HASH	32	start 和 Length 指定范围内代码的哈希值

表 70: 唤醒验证信息 (Wake-up Check Info)

18.3.3.3 OTP 解锁信息

OTP 解锁操作的数据结构如下：

Bit[31:24]	Bit[23:16]	Bit[15:8]	Bit[7:0]
Tag，必须为 0x55	Reserved	Reserved	解锁掩码 当 Lifecycle 为 Closed 或者更高时，BootROM 会默认禁用相应 OTP 字段的写权限。当 BootROM 检测到如下位在 OTP 解锁信息中被置 1 后，会解锁相应的写权限 Bit 0 - HARD_LOCK Bit 1 - LIFECYCLE,PUBKEY_REVOKE 等 Bit 2 - Boot 配置信息部分 Bit 3 - OTP KEY0 (用于 Encrypt boot) Bit 4 - OTP KEY1 (用于 Encrypt boot)

表 71: OTP 解锁信息 (OTP Unlock Info)

18.3.4 签名块 (Signature Block)

完整的签名块提供如下信息:

- 签名块的头 (Signature Block Header)
- 超级根证书表 (SRK Table) - 该部分包含根密钥表头 SRK Table Header 以及 4 份根密钥表项 (SRK0 - SRK3)
- 签名 (Signature)
- 证书 (Certificate) - 该部分是可选的
- 固件 Blob(FW Blob)

签名块中各个部分在目标存储中的布局如图所示：

18.3.4.1 签名块头部 (Signature Block Header)

签名块头部包含如下信息:

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 19: 签名块中各部分的布局

- 签名块的长度
- 签名块的版本号
- 签名的标识
- 根密钥表 (SRK Table) 的相对偏移
- 证书的相对偏移
- 签名的的相对偏移
- FW Blob 的相对偏移（若 FW Blob 在 Container 内）

详细的数据结构如下表所示：

<table>
<tr><th>偏移
(字节)</th><th>字段</th><th>宽度
(字节)</th><th>描述</th></tr>
<tr><td>0x00</td><td>Header</td><td>4</td><td>签名块 Header
<table><tr><td>Bit[31:16]</td><td>Length - 整个签名块的长度</td></tr><tr><td>Bit [15:8]</td><td>Version - 签名块的版本，本 SoC 固定为 0x10</td></tr><tr><td>Bit [7:0]</td><td>Tag - 签名块标签，固定为 0xD0</td></tr></table></td></tr>
<tr><td>0x04</td><td>Flags</td><td>4</td><td>签名块的标记
Bit0 Key 标识 1 - OEM Key
其它 - 保留位</td></tr>
</table>

©Shanghai HPMICRO Semiconductor Co., Ltd.

<table>
<tr><th>偏移
(字节)</th><th>字段</th><th>宽度
(字节)</th><th>描述</th></tr>
<tr><td>0x08</td><td>Member_Offset</td><td>8</td><td>签名中各个部分的相对偏移
<table>
<tr><td>Bit[15:0]</td><td>srk_table_offset
SRK 表对于签名块首地址的偏移</td></tr>
<tr><td>Bit[31:16]</td><td>signature_offset
签名相对于签名块首地址的偏移</td></tr>
<tr><td>Bit[47:32]</td><td>certificate_offset(可选)
证书相对于签名块首地址的偏移
仅在二级证书被使用的情况下有效</td></tr>
<tr><td>Bit[63:48]</td><td>blob_offset(可选)
固件 BLOB 相对于签名块首地址的偏移
仅当加密固件存在且固件 BLOB 在签名块内里的情况下有效</td></tr>
</table></td></tr>
</table>

表 72: 签名块头 (Signature Block Header)

注意: 为保证 CPU 访问签名块中各个部分的效率，SRK 表，签名，证书，Blob 的起始地址均需按 8 字节对齐

18.3.5 根密钥表 (SRK Table)

SRK Table 由根密钥表头 (SRK Table Header) 以及根密钥表项 (SRK Item) 组成。

18.3.5.1 根密钥表头 (SRK Table Header)

根密钥表头由 4 个字节组成：

Bit[31:16]	Bit[15:8]	Bit[7:0]
SRK 表长 (小端模式存储)	SRK 表版本，当前为 0x10	SRK 表标记, 固定为 0xD1

表 73: 根密钥表头 (SRK Table Header)

18.3.5.2 根密钥表项 (SRK Table Item)

根密钥表项中包含公钥的相关信息，详细数据结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Header	4	Bit[31:16] 根密钥表项的长度 (小端模式存储) Bit[15:8] 密钥类型, 0x21 - 公钥 标记 - 必须为 0xE1
0x04	Flags	4	Bit[31-16] -保留 Bit[15:8] 曲线类型: 1 - ECDSA P256, 4 - SM2 Bit[7:0] 哈希类型: 1 - SHA256, 4 - SM3

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x08	Key Info	4	Bit[7:0] - <X Length> : 大数 X 的长度 Bit[23:16] - <Y Length> : 大数 Y 的长度 其他 - 保留位
0x0C	Big Number X	<X Length>	大数 X
0x0C + <X Length>	Big Number Y	<Y Length>	大数 Y

表 74: 根密钥表项 (SRK Table Item)

18.3.6 签名信息 (Signature Info)

签名信息的数据结构如下所示:

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Header	4	Bit[31:16] - <Sig_Len>: 签名信息的长度 (小端模式) Bit[15:8] - 签名信息的版本，当前固定为 0x10 Bit[7:0] - 标记，固定为 0xD2
0x04 0x08	reserved Signature Data	4 <Sig_Len>	保留给未来使用 签名数据

表 75: 签名信息 (Signature Info)

18.3.7 证书 (Certificate)

证书的数据结构如下所示：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Header	4	Bit[31:16] - <Sig_Len>: 证书的长度 (小端模式) Bit[15:8] - 证书的版本，当前固定为 0x10 Bit[7:0] - 标记，固定为 0xD3
0x04	Offset	4	签名信息相对证书头部的偏移
0x08	SRK Table Item	<SRK_Table_Item_Len>	密钥表项, 详细信息见 (18.3.5.2)
0x08 + <SRK_Table_Item_Len>	Signature Info	<Signature_Info_Len>	签名信息, 详细信息见 (18.3.6)

表 76: 证书头部 (Certificate Header)

18.3.8 命令容器 (Command Container)

命令容器是一种对 ROM 支持的若干命令的打包封装，该格式支持加密 (AES-CBC/SM4-CBC) 或者明文两种形式，用户可根据自己系统的安全性要求选择对应的打包方式。

©Shanghai HPMICRO Semiconductor Co., Ltd.

命令容器数据包按块打包，块的长度为变长，由前一个块的末尾的 next_block_info 字段来指示下一个块的长度。第一个块的固定为命令容器头，长度固定。最后一个块不包含 next_block_info。

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Payload	<Data_Bytes>	数据载荷部分
<Data_Bytes>	next_block_info	16	下一个块的信息 Byte 0-1：下一个块的大小 Byte 2-3：是否为最后一个块 Byte 4-15: 保留
<Data_Bytes> + 16	next_block_hash	16	下一个块的哈希值。哈希值的长度根据64中的 hash_type 来决定

表 77: 命令容器 (Command Container)

18.3.8.1 命令容器头 (Command Container Header)

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Tag	4	命令容器标记：0x33764343(ASCII:CCv1)
4	Version	4	命令容器格式的版本，当前为 0x56010000(V1.0.0)
8	Flags	4	保留给未来使用
12	Reserved	48	保留给未来使用
64	Description	48	命令容器的简单描述，如 (xpi nor boot image)

表 78: 命令容器头部 (Command Container Header)

18.3.8.2 命令容器支持的命令

命令容器支持如下的命令：

- configure-memory
- write-memory
- erase
- reset

Configure-memory 的数据块结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Command Tag	1	命令标识 - 0x03
0x01	Reserved	1	保留
0x02	Command Misc.	1	命令杂项 - 固定为 0
0x03	Reserved	1	保留

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x4	Memory Identifier	4	存储设备标识 0x10000 - XPI0 0x10001 - XPI1
0x08	Reserved	4	保留
12	Configuration Block Data Bytes	4	配置块数据字节
16	Configuration Block Data	<Configuration Block Data Bytes>	配置块数据 当数据长度不足 16 字节时，需按 16 字节对齐补 0 填充

表 79: 配置存储设备数据块

Write-memory 数据块结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Command Tag	1	命令标识 - 0x04
0x01	Reserved	1	保留
0x02	Command Misc.	1	命令杂项 - 固定为 0
0x03	Reserved	1	保留
0x4	Memory Identifier	4	存储设备标识 0x10000 - XPI0 0x10001 - XPI1 0x20000 - OTP
0x08	Start	4	起始地址
12	Data Bytes	4	要写入的字节数
16	Data Block	<Data Bytes>	要写入的数据 (最多 256 字节) 当数据长度不足 16 字节时，需按 16 字节对齐补 0 填充

表 80: 写存储设备数据块

Erase 数据块结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Command Tag	1	命令标识 - 0x07
0x01	Reserved	1	保留
0x02	Command Misc.	1	命令杂项: 0x0 - Sector Erase 0x1 - Chip Erase
0x03	Reserved	1	保留

©Shanghai HPMICRO Semiconductor Co., Ltd.

偏移 (字节)	字段	宽度 (字节)	描述
0x4	Memory Identifier	4	存储设备标识 0x10000 - XPI0 0x10001 - XPI1
0x08	Start	4	起始地址
12	Length	4	要擦除的字节数 (Chip Erase 时忽略)

表 81: 擦除存储设备数据块

Reset 数据块结构如下：

偏移 (字节)	字段	宽度 (字节)	描述
0x00	Command Tag	1	命令标识 - 0x08
0x01	Reserved	1	保留
0x02	Command Misc.	1	命令杂项，固定为 0
0x03	Reserved	1	保留
0x4	Reset Type	4	复位类型，在该 SoC 中为保留位
0x08	Reserved	8	保留位

表 82: 复位数据块

18.3.8.3 加密命令容器 (Encrypted Command Container)

命令容器支持按 AES-CBC/SM4-CBC 模式加密。其中 IV 为当前块的哈希值的前 128 位。命令容器的加密密钥被打包在 FW Blob 中。命令容器头的 IV 为固件信息表中哈希值的前 128 位。

18.4 安全启动 (Secure Boot)

18.4.1 安全启动简介

本设备支持安全启动。

安全启动支持基于公共密钥基础设施 (PKI) 派生出来的数字证书的签名和认证。

本设备的安全启动支持如下两种证书签名和认证模式：

1. 根据 CA 生成的一级证书的直接签名认证，其中一级证书最多支持 4 个。
2. 根据一级证书签发的二级证书的签名认证，采取信任链的方式来逐级认证，其中其中一级证书最多支持 4 个，二级证书最多支持 1 个。

本设备支持 ECDSA P256 和 SM2 签名认证。

为简化整个安全启动的流程，减少不相关的格式转换和解析，BootROM 对如下部分采用了固定的编码：

- 公钥编码 - 详见根密钥表小节
- 数字签名编码 - 详见签名信息小节
- 证书 - 详见证书小节

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.4.2 安全启动流程

为缩短整个安全启动的时间，安全启动的设计模型如下：

1. 只对 FW Container 头部进行验签，其中被签名/验签的数据如下图所示:




图 20: 要被签名的固件头部分

2. 对 FW 采取比对哈希值的方式，其中 FW 的哈希值包含在固件信息表中，如上图所示。所以哈希值本身已被验签，这种设计保证了签名的唯一性。
3. 当 FW 头部验签通过后，BootROM 解析固件表，根据该表里指定的检验方式分别处理各个 FW 的验证。本设备支持如下验证方法:
    - 基于 SHA256 或 SM3 的明文哈希值校验
4. 当 FW Container 头检验和各固件校验都通过后，则整个启动镜像安全认证通过，BootROM 支持按需启动或者处理相应的固件。如果上述任何环节检验失败，则认为启动镜像不合法。

18.4.3 固件容器验签

对于支持一级证书的安全启动，其流程如下：

1. BootROM 解析 FW Container，获取签名块，并从签名块中提取 SRK 表, 并计算 SRK 表的哈希值
2. BootROM 从 OTP 中获取 SRK 表的哈希值（根据 Container 头中的 SRK_SET 来判断 SRK 表哈希值来源），并与上一步中计算出来的哈希值进行比对，如果匹配，则代表 SRK 为有效值
3. 计算从 FW Container 头到 SRK 表结尾的数据的哈希值作为被签名的数据
4. 用 FW Container 头部指定的 SRK 来对签名部分进行验签，如果验签通过，则代表 FW Container 头合法，并未被篡改。

对于支持二级证书的安全启动，其流程如下：

1. BootROM 解析 FW Container，获取签名块，并从签名块中提取 SRK 表, 并计算 SRK 表的哈希值
2. BootROM 从 OTP 中的 SRK_HASH 字段获取 SRK 表的哈希值（根据 Container 头中的 SRK_SET 来判断 SRK 表哈希值来源），并与上一步中计算出来的哈希值进行比对，如果匹配，则代表 SRK 为有效值

©Shanghai HPMICRO Semiconductor Co., Ltd.

3. 计算证书块中证书的哈希值作为二级证书的验签数据
4. 用 FW Container 头部指定的 SRK 来对签名部分进行验签，如果验签通过，则代表二级证书合法，否则安全启动失败
5. 计算从 FW Container 头到 SRK 表结尾的数据的哈希值作为被签名的数据
6. 用二级证书对从上一步的数据进行验签。如果验签通过，则代表 FW Container 头合法，并未被篡改

18.4.4 固件的验签

当 FW Container 验签通过后，若设备配置块存在，BootROM 会根据设备配置块的参数完成设备的配置，然后进入到固件信息的处理环节。ROM 支持如下固件的验签方式：

- 基于明文的哈希校验，BootROM 会根据固件信息表里指定的地址和长度来完成 FW 哈希值的计算，并将结果与固件信息表中的结果进行比对。
  当 FW Container 的验签公钥类型为 ECDSA P256 时，固件的哈希值基于 SHA256 算法
  当 FW Container 的验签公钥类型为 SM2 时，固件的哈希值基于 SM3 算法或 SHA256 算法

18.4.5 公钥的撤销

随着产品使用时间的增长，当前使用的公钥可能会面临过期或者私钥泄露等风险，当这种情况发生时，当前使用的公钥需要被撤销。BootROM 不提供对公钥的自动撤销，用户程序需要按需去撤销相应的公钥。BootROM 提供了两种撤销公钥的方式。

- 通过 FW Container 撤销。
  将固件容器头中的 SRK_REVOKE 中对应当前密钥的位置 1，并将新镜像用新的私钥签名，将新镜像烧入存储介质或者通过串行启动模式加载。当新镜像加载完成后，BootROM 会自动完成指定公钥的撤销。
- 通过用户程序撤销。
  在镜像中使用设备配置信息块，并解锁 PUK_REVOKE 的写权限。并将新镜像用新的私钥签名，将新镜像烧入存储介质或者通过串行启动模式加载。当新镜像被成功引导后，用户可通过 OTP 驱动来写 PUK_REVOKE 实现公钥的撤销。

18.5 低功耗唤醒

设备在特定的低功耗模式下，CPU 内核会掉电，只有部分必要的模块处于上电状态，在特定的事件下（如按下唤醒键) CPU 内核可被唤醒并重新上电运行 BootROM 代码，并经由 BootROM 代码实现后续的唤醒支持。ROM 支持如下模式的低功耗唤醒选项：

- 快速跳转：直接跳转到用户指定的唤醒地址执行，只做基本的地址范围合法性校验
- 强校验跳转：按用户指定的范围做完整性检验 (SHA256)
- 禁用低功耗唤醒：强制冷启动，忽略低功耗唤醒选项

18.5.1 快速跳转

用户需要在 SYSCTL.CPU0_GPR0 处填入合法的唤醒地址，并配置好正确的唤醒源。若地址不合法，BootROM 会进行完整的启动流程。

示例代码如下：

```
HPM_SYSCTL->CPU0_LP |= SYSCTL_CPU0_LP_STOP_MASK;
HPM_SYSCTL->RETENTION[0].VALUE = 0;
for (uint32_t i = 0; i < 4; i++) {
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
        HPM_SYSCTL->CPU0_WAKEUP_ENABLE[i] = ~0;
    }
    HPM_PMIC_WDG->WREN = 0x5AA5UL;
    HPM_PMIC_WDG->CTRL = WDT_CTRL_INTTIME(2) | WDT_CTRL_RSTEN(0) | WDT_CTRL_INTEN(1) \
    | WDT_CTRL_CLKSEL(1) | WDT_CTRL_EN(1);
    HPM_SYSCTL->CPU0_GPR0 = (uint32_t)&lowpower_wakeup_test;
    __asm("wfi");
```

18.5.2 强检验跳转

当 FORCE_WAKEUP_ENTRY_CHK OTP 位被置上后，BootROM 会强制执行唤醒代码的完整性检查，只有完整性检验通过后，BootROM 才会执行唤醒代码，否则 BootROM 会执行完整的启动流程。除快速跳转配置外，用户还需要将程序的起始地址，长度填入 SYSCTL.CPU0_PARAM[0], SYSCTL.CPU0_PARAM[1] 并将以及整个 wake-up 代码的 SHA256 哈希值填入 SYSCTL.CPU0_DATA[0] - SYSCTL.CPU0_DATA[7]。其中 SYSCTL.CPU_GPR0 的地址入口必须在 CPU0_GPR1 和 CPU0_GPR2 指定的地址范围内。

当 CPU0 被唤醒后，ROM 会根据 SYSCTL.CPU0_PARAM[0] 以及 SYSCTL.CPU0_PARAM[1] 的地址范围来计算 SHA256 哈希值并与 SYSCTL.CPU0_DATA[0] - SYSCTL.CPU0_DATA[7] 中的值比对，当有当结果匹配时,BootROM 才会跳转到唤醒地址入口。

为保证安全性，用户可通过 SYSCTL.CPU0_LOCK 寄存器锁定上述寄存器。

开启方式：

- 在用户代码上按上述描述来配置
- 在设备配置信息块中配置，详细信息见唤醒验证信息小节。当用户需要 BootROM 确保唤醒代码也被安全启动认证时，推荐使用该方式。在该模式下，BootROM 会在跳转到用户程序前锁定上述寄存器。

18.5.3 禁用低功耗唤醒

当 FORCE_COLD_BOOT OTP 位被置上后，BootROM 会忽略唤醒请求，执行完整的安全启动流程。

18.6 Debug 接口权限管理

SoC 的调试端口的访问受 SoC 硬件和 ROM 共同管理。

- 当设备处于 CREATE 模式时，Debug 口默认处于开启状态，BootROM 的执行可以随时被打断接管。
- 当设备出厂后，Debug 口默认处于禁止状态，Debug 端口控制由 BootROM 接管。当 SoC 离开 BootROM 时，BootROM 会开启 DEBUG 端口的访问权限。
  - 在 ISP/Serial boot 模式下，当 BootROM 检测到 DEBUG 请求后，会打开 DEBUG 端口访问权限并进入 while(1) 循环。
  - 在有正常启动镜像的情况下，BootROM 会在跳转到 APP 之前打开 DEBUG 端口访问权限并继续执行用户应用程序。

18.7 ROM API

本节详细介绍该 SoC 支持的所有 API 接口。

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.1 简介

BootROM 导出了常用的 FLASH 操作 API 接口、安全相关的 API 接口。用户程序可直接调用这些接口进行快速的 FLASH 和安全相关的编程，以节省开发和验证的时间。API 以模块为单位来分类，以下为当前 SoC 所支持的 API 大类:

- run_bootloader 接口
- XPI NOR 驱动接口
- XPI RAM 接口
- XPI 底层驱动接口
- OTP
- 安全启动 API 接口
- EXiP API 接口

本 SoC 中，BootROM 提供的 API 以位于 0x2001_FF00 的 API 根列表为基础来组织。其中 API 根的数据结构如下:

```
typedef struct {
    const uint32_t version;                                  /*!< offset: 0x00 */
    const char *copyright;                                   /*!< offset: 0x04 */
    hpm_stat_t (*const run_bootloader)(void *arg);           /*!< offset: 0x08 */
    const otp_driver_interface_t *otp_driver_if;             /*!< offset: 0x0c */
    const xpi_driver_interface_t *xpi_driver_if;             /*!< offset: 0x10 */
    const xpi_nor_driver_interface_t *xpi_nor_driver_if;     /*!< offset: 0x14 */
    const xpi_ram_driver_interface_t *xpi_ram_driver_if;     /*!< offset: 0x18 */
    const uint32_t reserved0;                                /*!< offset: 0x1c */
    const sec_boot_api_interface_t *sec_boot_api_if;         /*!< offset: 0x20 */
    const uint32_t reserved1[2];
    const exip_driver_interface_t *exip_api_if;              /*!< offset: 0x2c */
} bootloader_api_table_t;

#define ROM_API_TABLE_ROOT  (const bootloader_api_table_t*)0x2001FF00U
```

18.7.2 run_bootloader API

用户程序可通过调用该 API 跳转到指定的启动模式 (如进入 ISP 模式或选择启动另一个镜像)。其原型定义为:

```
typedef struct {
    uint32_t index:8;
    uint32_t peripheral:8;
    uint32_t src:8;
    uint32_t tag:8;
}api_boot_arg_t;

#define API_BOOT_TAG  (0xEBU)
#define API_BOOT_SRC_FUSE (0U)
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
#define API_BOOT_SRC_PRIMARY (1U)
#define API_BOOT_SRC_SERIAL_BOOT (2U)
#define API_BOOT_SRC_ISP (3U)
#define API_BOOT_SRC_MAX (API_BOOT_SRC_ISP)
#define API_BOOT_PERIPH_AUTO (0U)
#define API_BOOT_PERIPH_UART (1U)
#define API_BOOT_PERIPH_USBHID (2U)
#define API_BOOT_PERIPH_MASK (API_BOOT_PERIPH_USBHID)

void run_bootloader(void *arg);
```

18.7.2.1 示例:

用户在应用程序中想进入在系统编程模式，可通过如下方式进入:

```
api_boot_arg_t boot_arg = {.index = 0,
            .peripheral = API_BOOT_PERIPH_AUTO,
            .src = API_BOOT_SRC_ISP,
            .tag = API_BOOT_TAG};
ROM_API_TABLE_ROOT->run_bootloader(&boot_arg);
```

18.7.3 OTP API

OTP API 提供了 OTP 的读和写操作。其原型定义如下:

```
typedef struct {
    uint32_t version;
    void (*init)(void);
    uint32_t reserved;
    uint32_t (*read_from_shadow)(uint32_t addr);
    uint32_t (*read_from_ip)(uint32_t addr)
    hpm_stat_t (*program)(uint32_t addr, const uint32_t *src, uint32_t num_of_words);
    hpm_stat_t (*reload)(efuse_region_t region);
    hpm_stat_t (*lock_otp)(uint32_t addr, otp_lock_option_t lock_option);
    hpm_stat_t (*lock_shadow)(uint32_t addr, otp_lock_option_t lock_option);
    hpm_stat_t (*set_configurable_region)(uint32_t start, uint32_t num_of_words);
    hpm_stat_t (*write_shadow_register)(uint32_t addr, uint32_t data);
} otp_driver_interface_t;
```

18.7.3.1 init

该 API 用于初始化 OTP 驱动，在调用 OTP 的读写操作前，确认该 API 已被调用过。

18.7.3.2 read_from_shadow

该 API 用于从 OTP Shadow 寄存器中读取指定的 OTP 字。

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.3.3 read_from_ip

该 API 用于用 IP 读的方式从 OTP 中读取指定的 OTP 字。

18.7.3.4 program

该 API 用于向指定的 OTP 地址范围内写入数据。该 API 的参数定义如下:

- addr - 指定的写入地址
- src - 要写入的数据的指针
- num_of_words - 要写入的字数 (单位 32-bit)

18.7.3.5 reload

该 API 用于重回加载指定区域的 shadow 寄存器的值。其中参数的定义如下:

```
typedef enum {
    efuse_region0_mask = 1U,   /*!< Address range: [0, 7]   */
    efuse_region1_mask = 2U,   /*!< Address range: [8, 15]  */
    efuse_region2_mask = 4U,   /*!< Address range: [16, 127] */
    efuse_region3_mask = 8U,   /*!< Address range: user defined */
}otp_region_t;
```

18.7.3.6 lock_otp

该 API 可锁定指定 OTP 字的相应权限。其参数定义如下所示:

```
typedef enum {
    efuse_no_lock = 0,
    efuse_read_only = 1,
    efuse_permanent_no_lock = 2,
    efuse_disable_access = 3,
    efuse_lock_option_max = efuse_disable_access,
}otp_lock_option_t;
```

18.7.3.7 set_configuratable_region

该 API 用于设置用户指定的可配置区域。

18.7.3.8 write_shadow_register

该 API 可直接向指定的 shadow 寄存器写入指定的值。

18.7.3.9 示例

如用户想读取 OTP 的第 26 个字。可通过如下两种方式来获取: 方式一: 通过 Shadow 寄存器获取:

```
uint32_t fuse_word = ROM_API_TABLE_ROOT->otp_driver_if->read_from_shadow(26);
```

方式二: 通过 IP 读来获取:

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
uint32_t fuse_word = ROM_API_TABLE_ROOT->otp_driver_if->read_from_ip(26);
```

18.7.4 XPI 底层驱动 API

XPI 底层 API 提供了 XPI 模块特定功能的配置以及数据的传输，其 API 接口原型定义如下所示::

```
typedef struct {
    uint32_t version;
    hpm_stat_t (*get_default_config)(xpi_config_t *xpi_config);
    hpm_stat_t (*get_default_device_config)(xpi_device_config_t *dev_config);
    hpm_stat_t (*init)(XPI_Type *base, xpi_config_t *xpi_config);
    hpm_stat_t (*config_ahb_buffer)(XPI_Type *base, xpi_ahb_buffer_cfg_t *ahb_buf_cfg);
    hpm_stat_t (*config_device)(XPI_Type *base, xpi_device_config_t *dev_cfg, 4
                xpi_port_t port);
    hpm_stat_t (*update_instr_table)(XPI_Type *base, const uint32_t *inst_base,
                uint32_t seq_idx, uint32_t num);
    hpm_stat_t (*transfer_blocking)(XPI_Type *base, xpi_xfer_ctx_t *xfer);
    void (*software_reset)(XPI_Type *base);
    bool (*is_idle)(XPI_Type *base);
    void (*update_dllcr)(XPI_Type *base, uint32_t serial_root_clk_freq,
                uint32_t data_valid_time, xpi_port_t port, uint32_t dly_target);

    hpm_stat_t (*get_abs_apb_xfer_addr)(XPI_Type *base, xpi_xfer_port_t port,
                uint32_t in_addr, uint32_t *out_addr);
    hpm_stat_t (*iomux_init)(XPI_Type *base, const xpi_io_config_t *io_cfg);
    hpm_stat_t (*clock_init)(XPI_Type *base, const xpi_clk_config_t *clk_cfg);
} xpi_driver_interface_t;
```

18.7.4.1 get_default_config

本 API 用于获取 XPI 默认的配置参数。xpi_config_t 定义详见 SDK。

示例:

```
xpi_config_t xpi_config;
hpm_stat_t status = ROM_API_TABLE_ROOT->xpi_driver_if->get_default_config(&xpi_config);
```

18.7.4.2 get_default_device_config

本 API 用于获取设备的默认配置参数。xpi_device_config_t 定义见 SDK。

示例:

```
xpi_device_config_t device_config;
status = ROM_API_TABLE_ROOT->xpi_driver_if->get_default_default_config(&device_config);
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.4.3 init

根据 xpi_config 参数配置 XPI 控制器.

示例:

```
status = ROM_API_TABLE_ROOT->xpi_driver_if->init(HPM_XPI0, &xpi_config);
```

18.7.4.4 config_ahb_buffer

配置 AHB Buffer 的信息。xpi_ahb_buffer_cfg_t 的定义如下:

```
typedef struct
{
    struct
    {
        uint8_t priority;           /* Offset: 0x00 */
        uint8_t master_idx;         /* Offset: 0x01 */
        uint8_t buf_size_in_dword;  /* Offset: 0x02 */
        bool enable_prefetch;       /* Offset: 0x03 */
    }entry[XPI_AHB_BUF_CR_COUNT];
}xpi_ahb_buffer_cfg_t;
```

示例:

```
xpi_ahb_buffer_cfg_t ahb_cfg;
for(uint32_t i=0; i<XPI_AHB_BUF_CR_COUNT; i++) {
    ahb_cfg.entry[i].enable_prefetch = false;
}
ahb_cfg.entry[0].priority = 0;
ahb_cfg.entry[0].master_idx = 0;
ahb_cfg.entry[0].buf_size_in_dword = 64;
ahb_cfg.entry[0].enable_prefetch = true;
status = ROM_API_TABLE_ROOT->xpi_driver_if->config_ahb_buffer(HPM_XPI0, &ahb_cfg);
```

18.7.4.5 config_device

将 Device 信息配置到 XPI 控制器。

示例:

```
status = ROM_API_TABLE_ROOT->xpi_driver_if->config_device(HPM_XPI0, &device_config);
```

18.7.4.6 update_instr_table

将指令表更新到 XPI 控制器。

示例:

```
uint32_t lut[4] = {XPI_INSTR_SEQ(XPI_PHASE_CMD_SDR, XPI_1PAD, 0x03,
                                 XPI_PHASE_RADDR_SDR, XPI_1PAD,0x18),
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
                XPI_INSTR_SEQ(XPI_PHASE_READ_SDR, XPI_1PAD, 0x04,
                    XPI_PHASE_STOP, XPI_1PAD, 0x00),
                0, 0};
    status = ROM_API_TABLE_ROOT->xpi_driver_if->update_instr_table(HPM_XPI0,
                                                    &lut[0], 0, 1);
```

18.7.4.7 transfer_blocking

完成阻塞式的传输 (读/写/发命令)。示例:

```
uint32_t buffer[128];
xpi_xfer_ctx_t xfer = {0};
xfer.cmd_type = xpi_apb_xfer_type_read;
xfer.addr = 0x1000;
xfer.seq_idx = 0;
xfer.seq_num = 1;
xfer.port = xpi_xfer_port_auto;
xfer.buf = &buffer[0];
xfer.xfer_size = sizeof(buffer);
status = ROM_API_TABLE_ROOT->xpi_driver_if->transfer_blocking(HPM_XPI0, &xfer);
```

18.7.4.8 software_reset

对 XPI 模块进行软复位。示例:

```
ROM_API_TABLE_ROOT->xpi_driver_if->software_reset(HPM_XPI0);
```

18.7.4.9 is_idle

判断 XPI 模块是否空闲。示例:

```
bool is_idle = ROM_API_TABLE_ROOT->xpi_driver_if->is_idle(HPM_XPI0);
```

18.7.4.10 update_dllcr

更新延时线 (delay line) 设置。示例:

```
uint32_t serial_root_clk_freq = 133000000UL;
uint8_t data_valid_time = 100;
xpi_port_t port = xpi_port_a1;
uint8_t delay_target = 8;
ROM_API_TABLE_ROOT->xpi_driver_if->update_dllcr(HPM_XPI0, serial_root_clk_freq,
                                                data_valid_time, port, delay_target);
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.5 XPI NOR API

XPI NOR API 提供了对市面上大多数 FLASH 设备的支持，可以方便的进行 FLASH 的读写操作，其 API 接口原型定义如下所示:

```
typedef struct {
    uint32_t version;
    hpm_stat_t (*get_config)(XPI_Type *base,
                xpi_nor_config_t *nor_cfg,
                xpi_nor_config_option_t *cfg_option);
    hpm_stat_t (*init)(XPI_Type *base, xpi_nor_config_t *nor_config);
    hpm_stat_t (*enable_write)(XPI_Type *base,
                xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*get_status)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr,
                uint16_t *out_status);
    hpm_stat_t (*wait_busy)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*erase)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t start,
                uint32_t length);
    hpm_stat_t (*erase_chip)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config);
    hpm_stat_t (*erase_sector)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*erase_block)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*program)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, const uint32_t *src,
                uint32_t dst_addr, uint32_t length);
    hpm_stat_t (*read)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t *dst,
                uint32_t start, uint32_t length);
    hpm_stat_t (*page_program_nonblocking)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, const uint32_t *src,
                uint32_t dst_addr, uint32_t length);
    hpm_stat_t (*erase_sector_nonblocking)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*erase_block_nonblocking)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config, uint32_t addr);
    hpm_stat_t (*erase_chip_nonblocking)(XPI_Type *base, xpi_xfer_port_t port,
                const xpi_nor_config_t *nor_config);
    hpm_stat_t (*restore_spi_protocol)(XPI_Type *base, xpi_xfer_port_t port,
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
                xpi_nor_config_t *config, flash_run_context_t *run_ctx);
    hpm_stat_t (*write_persistent)(const uint32_t data);
    hpm_stat_t (*read_persistent)(uint32_t *data);
    hpm_stat_t (*auto_config)(XPI_Type *base, xpi_nor_config_t *nor_cfg,
                xpi_nor_config_option_t *cfg_option);
    hpm_stat_t (*get_property)(XPI_Type *base, xpi_nor_config_t *nor_cfg,
                uint32_t property_id, uint32_t *value);
    hpm_stat_t (*set_property)(XPI_Type *base, xpi_nor_config_t *nor_cfg,
                uint32_t property_id, uint32_t value);
} xpi_nor_driver_interface_t;
```

18.7.5.1 get_config

根据 FLASH 配置选项来获取 FLASH 的配置。该 API 支持市面上大多数的 4 线和 8 线串行 NOR FLASH。详细的定义见XPI NOR 配置信息。

示例:

```
xpi_nor_config_option_t flash_option = {0};
xpi_nor_config_t flash_config;
flash_option.header.U = 0xfcf90001;
flash_option.option0.U = 0x00000007;

hpm_stat_t status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->get_config(HPM_XPI0,
                                        &flash_config, &flash_option);
```

18.7.5.2 init

根据 FLASH 配置初始化 XPI。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->init(HPM_XPI0, &flash_config);
```

18.7.5.3 enable_write

使能 FLASH 写操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->enable_write(HPM_XPI0,
                                    xpi_xfer_port_auto, &flash_config);
```

18.7.5.4 get_status

获取 FLASH 当前的状态。示例:

```
uint16_t flash_status;
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->get_status(HPM_XPI0,
                        xpi_xfer_port_auto, &flash_config, 0, &flash_status);
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.5.5 wait_busy

FLASH 忙等待操作。API 在 FLASH 忙时会一直阻塞式等待。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->wait_busy(HPM_XPI0,
                xpi_xfer_port_auto, &flash_config, 0);
```

18.7.5.6 erase

阻塞式擦除指定的 FLASH 区间，该命令依次执行 FLASH 擦除和忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase(HPM_XPI0,
                    xpi_xfer_port_auto, &flash_config, 0, 0x2000);
```

18.7.5.7 erase_chip

阻塞式擦除整块 FLASH。该命令依次执行 FLASH 擦除和忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_chip(HPM_XPI0,
                    xpi_xfer_port_auto, &flash_config);
```

18.7.5.8 erase_sector

阻塞式擦除指定的 FLASH 扇区。该命令依次执行 FLASH 擦除和忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_sector(HPM_XPI0,
                        xpi_xfer_port_auto, &flash_config, 0x4000);
```

18.7.5.9 erase_block

阻塞式擦除指定的 FLASH 块。该命令依次执行 FLASH 擦除和忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_block(HPM_XPI0,
                        xpi_xfer_port_auto, &flash_config, 0x4000);
```

18.7.5.10 program

阻塞式烧写数据到指定的 FLASH 区域。该命令依次执行 FFLASH 写操作和忙等待操作示例:

```
uint32_t buffer[64];
uint8_t *buf_8 = (uint8_t*)&buffer[0];
for(uint32_t i=0; i<256; i++) {
    buf_8[i] = (uint8_t)i & 0xFF;
}
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->program(HPM_XPI0,
            xpi_xfer_port_auto, &flash_config, buffer, 0, sizeof(buffer));
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.7.5.11 read

阻塞式读 FLASH 指定的区域。示例:

```
uint32_t buffer[64];
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->read(HPM_XPI0,
                xpi_xfer_port_auto, &flash_config, buffer, 0, sizeof(buffer));
```

18.7.5.12 page_program_nonblocking

非阻塞式的写数据到指定 FLASH 页。该 API 只负责完成 PAGE Program 命令的发送，用户程序需要完成后续的忙等待操作。示例:

```
uint32_t buffer[64];
uint8_t *buf_8 = (uint8_t*)&buffer[0];
for(uint32_t i=0; i<256; i++) {
    buf_8[i] = (uint8_t)i & 0xFF;
}
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->page_program_nonblocking(HPM_XPI0,
            xpi_xfer_port_auto, &flash_config, buffer, 0, sizeof(buffer));
```

18.7.5.13 erase_sector_nonblocking

非阻塞式的擦除指定的 FLASH 扇区，该 API 只负责完成 Sector Erase 命令的发送，用户程序需要完成后续的忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_sector_nonblocking(HPM_XPI0,
            xpi_xfer_port_auto, &flash_config, 0x4000);
```

18.7.5.14 erase_block_nonblocking

非阻塞式的擦除指定的 FLASH 块, 该 API 只负责完成 Block Erase 命令的发送，用户程序需要完成后续的忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_block_nonblocking(HPM_XPI0,
            xpi_xfer_port_auto, &flash_config, 0x4000);
```

18.7.5.15 erase_chip_nonblocking

非阻塞式的擦除整片 FLASH 空间, 该 API 只负责完成 Chip Erase 命令的发送，用户程序需要完成后续的忙等待操作。示例:

```
status = ROM_API_TABLE_ROOT->xpi_nor_driver_if->erase_chip_nonblocking(HPM_XPI0,
            xpi_xfer_port_auto, &flash_config, 0x4000);
```

18.7.6 XPI RAM API

XPI RAM API 提供了对市面上常见的 HyperRAM,Octal RAM, QPI RAM 的支持。其 API 接口原型定义如下所示:

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
typedef struct {
    uint32_t version;
    hpm_stat_t (*get_config)(XPI_Type *base,
                xpi_ram_config_t *ram_cfg,
                xpi_ram_config_option_t *cfg_option);
    hpm_stat_t (*init)(XPI_Type *base, xpi_ram_config_t *ram_cfg);
} xpi_ram_driver_interface_t;
```

18.7.6.1 get_config

根据 RAM 配置选项获取 RAM 的配置参数。示例:

```
xpi_ram_config_t ram_config;
xpi_ram_config_option_t option = {0};

option.header.tag = XPI_RAM_CFG_OPTION_TAG;
option.header.words = 2;
option.option0.freq_opt = 8;
option.option0.probe_type = xpi_ram_type_apmemory_x8; //APS6408L-OBM
option.option0.misc = 1; /* 1.8V */
option.option1.port = xpi_port_a2;

hpm_stat_t status = ROM_API_TABLE_ROOT->xpi_ram_driver_if->get_config(HPM_XPI1,
                &ram_config, &option);
```

18.7.6.2 init

根据 RAM 配置信息配置 XPI。示例:

```
status = ROM_API_TABLE_ROOT->xpi_ram_driver_if->init(HPM_XPI1, &ram_config);
```

18.7.7 安全启动 API

安全启动 API 提供了对兼容 BootROM 启动镜像的数据的安全认证支持。其 API 接口原型定义如下所示:

```
typedef struct {
    uint32_t version;
    secure_status_t (*init)(rom_core_ctx_t *ctx, uint32_t core_id);
    secure_status_t (*auth_img_hdr)(rom_core_ctx_t *ctx,
                const boot_image_hdr_t *img_hdr,
                const uint8_t *blob,
                const uint8_t *srk_hash);
    secure_status_t (*auth_fw)(rom_core_ctx_t *ctx,
                const firmware_info_t *fw_info);
    secure_status_t (*hdl_img)(rom_core_ctx_t *ctx,
                const image_buf_t *img_hdr_buf,
```

©Shanghai HPMICRO Semiconductor Co., Ltd.

```
                    const boot_interface_t *boot_if,
                    uint32_t img_offset);
} sec_boot_api_interface_t;
```

详细的结构体定义见 SDK 中的示例。

18.8 SoC 专有信息

18.8.1 OTP 映射表

OTP 字索引	位偏移	字段宽度(位)	字段	描述
1	0	4	LIFE_CYCLE_A	Life Cycle(生命周期)
	8	8	PUBK_REVOKE	Public Key REVOKE(公钥撤销) 低 4 位有效， bit_n 代表撤销第 n 个公钥
	28	4	LIFE_CYCLE_B	Duplicate Life Cycle(重复的生命周期) 实际的生命周期值为 LIFE_CYCLE_A|LIFE_CYCLE_B
3	0	32	SW_VER	软件最低版本号
24	0	4	XPI_FREQ_OPTION	XPI 频率选项 详见XPI 频率选项
	4	1	XPI_INSTANCE	XPI 实例 0 - XPI0
	5	1	XPI_PIN_GROUP_BIT0	XPI 引脚分组 0 - 第一组 1 - 第二组 2 - 第三组
	6	2	XPI_PORT_SEL	XPI 端口选择 0 - XPI_CA (仅支持 CS0) 1 - XPI_CB (仅支持 CS0)
	8	4	PROBE_TYPE	Serial NOR 探测类型 0 - 基于 SFDP (SDR 模式) 1 - 基于 SFDP (DDR/DTR 模式) 2 - 1-4-4 读 (命令 0xEB, 地址 24 位) 3 - 1-2-2 读 (命令 0xBB, 地址 24 位) 4 - HyperFLASH (1.8 伏) 5 - HyperFLASH (3.0 伏) 6 - OctaBus DTR 模式 8 - Xcella DDR 模式 其它-保留
	12	1	ENCRYPT_XIP	加密原地执行使能 0 - 不启用加密原地执行 1 - 启用加密原地执行

©Shanghai HPMICRO Semiconductor Co., Ltd.

OTP 字索引	位偏移	字段宽度(位)	字段	描述
	13	1	XPI_NOR_CFG_SRC	选择 XPI NOR 配置选项的位置 0 - 从 FLASH 偏移 0x400 处寻找 XPI NOR CFG OPTION 1 - 从 OTP 中寻找 XPI NOR CFG OPTION
	14	2	XPI_DEFAULT_READ	XPI 默认读模式 0 - 1-1-1 读，命令为 0x03,24 位地址 1 - HyperBUS 读 2 - Xcella OPI DDR 读 3 - OctaBUS OPI DDR 读
	16	4	BOOT_MODE	启动模式选择 0 - 启动模式由 BOOT_MODE 引脚决定 • 0 - 从 XPI NOR 启动 • 1 - 在系统编程模式 • 2 - 在系统编程模式 • 其他 - 保留 1 - 从 XPI NOR 启动 2 - 在系统编程模式 其它 - 保留
	20	4	DRIVE_STRENGTH	IO 驱动强度选择 0 - BootROM 默认配置 其它-见 IOC 中的 PAD_CTL 中的 DS 字段定义
	24	7	DUMMY_CYCLE	Serial NOR FLASH DUMMY CYCLE 值 0 - DUMM CYCLE 值由 ROM 自动检测/使用 ROM 预置的值 其它 - 使用该字段定义的 DUMMY CYCLE 值
25	0	16	SEC_IMG_OFFSET	第二份启动镜像的地址偏移 0 - 第二份启动镜像并不存在 其它 - SEC_IMG_OFFSET×256KB
	16	16	MAX_IMG_LEN	启动镜像的最大长度 0 - SEC_IMG_OFFSET×256KB 其它 - MAX_IMG_LEN×256KB
26	0	2	FORCE_COLD_BOOT	强制冷启动 0 - 支持低功耗唤醒 其它 - 强制冷启动
	2	2	FORCE_WAKEUP_ENTRY_CHK	强制检查唤醒入口的完整性校验 0 - 无需检查唤醒入口的完整性 1 - 强制检测唤醒入口的完整性 (基于 SHA256)
	4	1	FAIL_SAFE_BOOT	低速启动模式 0 - 启动模式取决于 HIGHSPEED_BOOT 1 - 低速启动模式 (CPU CORE 频率约为 250MHz)

©Shanghai HPMICRO Semiconductor Co., Ltd.

OTP 字索引	位偏移	字段宽度 (位)	字段	描述
	16	1	HIGHSPEED_BOOT	当 FAIL_SAFE_BOOT 为 0 时 0 - 普通启动模式 (CPU CORE 频率约为 500MHz) 1 - 高速启动模式 (CPU CORE 频率约为 600MHz)
	20	1	XPI_PIN_GROUP_BIT1	与 XPI_PIN_GROUP_BIT0 组成 XPI 引脚分组选择
27	0	32	保留	-
80	0	32	SRK_HASH[31:0]	SRK_HASH 在 OTP 里以小端形式存储 若 SRK_HASH 以字节的形式表示为 (b0, b1, b2, b3, ..., b30, b31), 则在 OTP 的存储依次为: 0xb3b2b1b0, 0xb7b6b5b4 ..., 0xb31b30b29b28
81	0	32	SRK_HASH[63:32]	
82	0	32	SRK_HASH[95:64]	
83	0	32	SRK_HASH[127:96]	
84	0	32	SRK_HASH[159:128]	
85	0	32	SRK_HASH[191:160]	
86	0	32	SRK_HASH[223:192]	
87	0	32	SRK_HASH[255:224]	
96	0	32	EXIP0_KEK[31:0]	KEK 在 OTP 里以大端方式存储。 若 KEK 以字节的形式表示为 (b0, b1, b2, ..., b14, b15) 则在 OTP 里的存储表示为 0xb15b14b13b12, ..., 0xb3b2b1b0
97	0	32	EXIP0_KEK[63:32]	
98	0	32	EXIP0_KEK[95:64]	
99	0	32	EXIP0_KEK[127:96]	

表 83: BootROM 相关的 OTP 映射表

©Shanghai HPMICRO Semiconductor Co., Ltd.

18.8.2 BootROM 支持的外设信息

18.8.2.1 XPI 信息

XPI0 引脚组

引脚分组	引脚	功能	描述
1	PB30	**XPI0.CA_CS0**	当 FLASH 设备支持 SPI 模式时，XPI 默认通过**加粗**的引脚来访问 FLASH
	PB24	XPI0.CA_CS1	
	PB29	**XPI0.CA_SCLK**	
	PB27	**XPI0.CA_D[0]**	
	PB28	**XPI0.CA_D[1]**	
	PB26	XPI0.CA_D[2]	
	PB31	XPI0.CA_D[3]	
	PB25	XPI0.CA_DQS	
	PC00	XPI0.CB_CS0	
	PC09	XPI0.CB_CS1	
	PC04	XPI0.CB_SCLK / XPI0.CA_SCLK_B	
	PC10	XPI0.CB_D[0] / XPI0.CA_D[4]	
	PC01	XPI0.CB_D[1] / XPI0.CA_D[5]	
	PC02	XPI0.CB_D[2] / XPI0.CA_D[6]	
	PC03	XPI0.CB_D[3] / XPI0.CA_D[7]	
	PC11	XPI0.CB_DQS	
2	PX05	XPI0.CA_CS0	-
	PX02	XPI0.CA_SCLK	
	PX01	XPI0.CA_D[0]	
	PX06	XPI0.CA_D[1]	
	PX07	XPI0.CA_D[2]	
	PX03	XPI0.CA_D[3]	
	PX04	XPI0.CA_DQS	
3	PC05	XPI0.CA_CS0	-
	PC08	XPI0.CA_SCLK	
	PC15	XPI0.CA_D[0]	
	PC06	XPI0.CA_D[1]	
	PC12	XPI0.CA_D[2]	
	PC07	XPI0.CA_D[3]	
	PC16	XPI0.CA_DQS	

表 84: XPI0 引脚信息

注意:

- 当 XPI0 CA 这组引脚连接了不支持 DQS 引脚的 FLASH 时，CA_DQS 引脚可用于其他用途
- 第二组的 XPI 引脚只有 SiP 封装的芯片才有效

©Shanghai HPMICRO Semiconductor Co., Ltd.

XPI 频率选项

BootROM 支持的 XPI NOR 频率如下：

- 1 - 30.3MHz (注：DDR 模式下，该值为 28.7MHz)
- 2 - 50MHz
- 3 - 66MHz
- 4 - 80MHz (注：DDR 模式下，该值为 83MHz)
- 5 - 100MHz
- 6 - 125MHz
- 7 - 133MHz
- 8 - 166MHz

注意: 上述频率均基于 SoC 默认的 PRESET 时钟分频而来，若对应的时钟源 (如 PLL1CLK1) 的频率发生改变，上述频率会发生改变，用户需事先确认对 PLL 时钟的改变 XPI 的频率产生影响。

18.8.2.2 UART 引脚

芯片引脚	功能	功能描述
PA00	UART0.TXD	UART0 引脚
PA01	UART0.RXD	

表 85: UART0 引脚

18.8.2.3 USB 引脚

芯片引脚	功能	功能描述
USB0.DP	USB_DP	USB0 引脚
USB0.DM	USB_DM	

表 86: USB0 引脚

18.8.2.4 启动模式 (BOOT_MODE) 引脚

芯片引脚	功能	功能描述
PA02	BOOT_MODE[0]	启动模式引脚
PA03	BOOT_MODE[1]	

表 87: BOOT_MODE 引脚

18.8.3 BootROM 预占用的寄存器信息

寄存器	功能	描述/备注
SYSCTL.CPU0.GPR0	CPU0 唤醒入口	CPU0 的唤醒程序入口
SYSCTL.CPU0.PARAM0	CPU0 唤醒代码起始地址	CPU0 唤醒程序的起始地址 (用于完整性检验)
SYSCTL.CPU0.PARAM1	CPU0 唤醒代码的长度	CPU0 唤醒程序的长度 (用于完整性检验)

©Shanghai HPMICRO Semiconductor Co., Ltd.

SYSCTL.CPU0_DATA0 - SYSCTL.CPU0_DATA7	CPU0 唤醒代码哈希值	在 FORCE_WAKEUP_ENTRY_CHK 被置 1 后，BootROM 需要根据 SYSCTL.CPU0_PARAM0 和 SYSCTL.CPU0_PARAM1 指定的地址范围做 SHA256 计算，并与 PMIC.GPR4-PMIC.GPR11 中的值作比较，只有当结果匹配后，才允许跳转，否则执行完整的启动流程
SYSCTL.CPU0_LOCK	上述寄存器的锁定寄存器	-
SYSCTL.CPU1_GPR0	CPU1 启动程序入口	-
SYSCTL.CPU1_GPR1	CPU1 启动程序入口有效标记	仅当该寄存器值为 0xc1bef1a9 时，CPU1 启动程序入口方有效
PMIC.GPR0	run_bootloader 参数	详见ROM API 简介
PMIC.GPR1	XPI NOR FLASH 状态上下文	保存 XPI NOR 运行的上下文，详细定义见
PMIC.GPR2	ROM 特定标记	-

表 88: BootROM 占用的寄存器

18.8.4 通用寄存器配置支持的寄存器范围

以下模块支持在通用寄存器信息中配置：

- SYSCTL
- IOC
- PPI
- XPI0

18.8.5 BootROM 内存映射表

地址范围	功能
0x2000_0000 - 0x2001_FFFF	BootROM 代码及数据
0x0023_7000 - 0x0023_FFFF	BSS,RW,Stack 等

表 89: BootROM 内存映射

18.8.6 BootROM 生命周期 (Lifecycle)

编码	生命周期	描述
4’b0000	CREATE	该模式下 BootROM 不控制 DEBUG 接口
4’b0001	NONSEC	该模式下 DEBUG 口受 BootROM 管控，BootROM 支持引导非签名的和签名的启动镜像
4’b0011	SECURE	该模式下 DEBUG 口受 BootROM 管控，BootROM 仅支持引导签名的启动镜像

©Shanghai HPMICRO Semiconductor Co., Ltd.

4’b0111	RETURN	该模式下芯片的安全相关的信息被禁用，BootROM 可引导非签名的启动镜像
4’b1011	NONRET	该模式和封闭/部署模式下的表现一致，唯一不同的是 OEM 厂商在该模式下只能切到废弃模式
4’b1111	SCRIBE	作废模式，BootROM 在该模式下无法执行正常的启动操作

表 90: BootROM 生命周期编码

©Shanghai HPMICRO Semiconductor Co., Ltd.

19 引脚配置及功能 PINMUX

19.1 IO 功能分配

本产品引脚配置及功能如下：

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
G2	D1	11	PA00	GPIO_A_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) MCAN0_TXD(ALT7) PWM0_P_0(ALT16) TRGM_P_00(ALT17) SYSCTL_CLK_OBS_0(ALT24)	-	B00
G3	C1	9	PA01	GPIO_A_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) MCAN0_RXD(ALT7) PWM0_P_1(ALT16) TRGM_P_01(ALT17) SYSCTL_CLK_OBS_2(ALT24)	-	B00
G4	C2	7	PA02	GPIO_A_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) PWM0_P_2(ALT16) TRGM_P_02(ALT17) SYSCTL_CLK_OBS_1(ALT24)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
G5	B1	6	PA03	GPIO_A_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) MCAN1_STBY(ALT7) PWM0_P_3(ALT16) TRGM_P_03(ALT17) SYSCTL_CLK_OBS_3(ALT24)	-	B00
F2	B2	3	PA04	GPIO_A_04(ALT0) UART1_CTS(ALT3) SPI1_SCLK(ALT5) MCAN1_RXD(ALT7) PWM0_P_4(ALT16) TRGM_P_04(ALT17) JTAG_TDO(ALT24)	-	B00
F3	B3	2	PA05	GPIO_A_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI1_CS_0(ALT5) MCAN1_TXD(ALT7) PWM0_P_5(ALT16) TRGM_P_05(ALT17) JTAG_TDI(ALT24)	-	B00
F4	B4	1	PA06	GPIO_A_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C3_SDA(ALT4) SPI1_MISO(ALT5) PWM0_P_6(ALT16) TRGM_P_06(ALT17) JTAG_TCK(ALT24)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
F5	A2	100	PA07	GPIO_A_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C3_SCL(ALT4) SPI1_MOSI(ALT5) PWM0_P_7(ALT16) TRGM_P_07(ALT17) JTAG_TMS(ALT24)	-	B00
G1	A3	8	PA08	GPIO_A_08(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) MCAN2_TXD(ALT7) PWM1_P_0(ALT16) TRGM_P_08(ALT17) JTAG_TRST(ALT24)	-	B00
F1	A4	5	PA09	GPIO_A_09(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) MCAN2_RXD(ALT7) ESC0_REFCK(ALT11) PWM1_P_1(ALT16) TRGM_P_09(ALT17)	-	B00
L1	K1	28	PA16	GPIO_A_16(ALT0) GPTMR3_COMP_0(ALT1) UART4_TXD(ALT2) ESC0_P0_RXDV(ALT11) QEO1_A(ALT21) SDM0_DAT_3(ALT23) EUI0_CK(ALT26)	-	B00
L2	J1	27	PA17	GPIO_A_17(ALT0) GPTMR3_CAPT_0(ALT1) UART4_RXD(ALT2) ESC0_P0_RXD_0(ALT11) QEO1_B(ALT21) SDM0_CLK_3(ALT23) EUI0_SH(ALT26)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
K1	J2	26	PA18	GPIO_A_18(ALT0) GPTMR3_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) ESC0_P0_RXD_1(ALT11) QEO1_Z(ALT21) SDM0_DAT_2(ALT23) EUI0_DI(ALT26)	-	B00
K2	H1	25	PA19	GPIO_A_19(ALT0) GPTMR3_CAPT_1(ALT1) UART4_CTS(ALT3) SPI3_CS_3(ALT5) ESC0_P0_RXD_2(ALT11) SDM0_CLK_2(ALT23) EUI0_DO(ALT26)	-	B00
J1	H2	21	PA20	GPIO_A_20(ALT0) UART5_CTS(ALT3) SPI2_SCLK(ALT5) ESC0_P0_RXD_3(ALT11) SDM0_DAT_1(ALT23)	-	B00
J2	H3	20	PA21	GPIO_A_21(ALT0) GPTMR3_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI2_CS_0(ALT5) ESC0_P0_RXCK(ALT11) QEO0_Z(ALT21) SDM0_CLK_1(ALT23) OWR0_DAT(ALT26)	-	B00
H1	G1	10	PA22	GPIO_A_22(ALT0) GPTMR2_CAPT_0(ALT1) UART5_RXD(ALT2) SPI2_MISO(ALT5) ETH0_TXER(ALT18) QEO0_B(ALT21) SDM0_DAT_0(ALT23) OWR1_DAT(ALT26)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
H2	G2	15	PA23	GPIO_A_23(ALT0) GPTMR2_COMP_0(ALT1) UART5_TXD(ALT2) SPI2_MOSI(ALT5) ESC0_P0_RXER(ALT11) ETH0_RXER(ALT18) QEO0_A(ALT21) SDM0_CLK_0(ALT23)	-	B00
K3	G3	24	PA24	GPIO_A_24(ALT0) GPTMR2_COMP_1(ALT1) UART6_TXD(ALT2) SPI3_CS_2(ALT5) ESC0_P0_TXCK(ALT11)	-	B00
K4	F1	22	PA25	GPIO_A_25(ALT0) GPTMR2_CAPT_1(ALT1) UART6_RXD(ALT2) SPI3_CS_1(ALT5) ESC0_P0_TXD_0(ALT11) ESC0_CTR_0(ALT18)	-	B00
J3	F2	18	PA26	GPIO_A_26(ALT0) GPTMR2_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI3_SCLK(ALT5) ESC0_P0_TXD_1(ALT11) QEI1_H1(ALT20) EWDG0_RST(ALT24)	-	B00
J4	E1	17	PA27	GPIO_A_27(ALT0) UART6_CTS(ALT3) SPI3_CS_0(ALT5) ESC0_P0_TXD_2(ALT11) QEI1_F(ALT20)	-	B00
J5	E2	16	PA28	GPIO_A_28(ALT0) UART7_CTS(ALT3) SPI3_MISO(ALT5) ESC0_P0_TXD_3(ALT11) ESC0_CTR_1(ALT18) QEI1_H0(ALT20)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
H3	E3	14	PA29	GPIO_A_29(ALT0) GPTMR3_COMP_3(ALT1) UART7_DE(ALT2) UART7_RTS(ALT3) SPI3_MOSI(ALT5) ESC0_P0_TXEN(ALT11) QEI1_Z(ALT20)	-	B00
H4	D2	13	PA30	GPIO_A_30(ALT0) UART7_RXD(ALT2) SPI3_DAT2(ALT5) ESC0_MDIO(ALT11) ETH0_MDIO(ALT18) QEI1_A(ALT20)	-	B00
H5	D3	12	PA31	GPIO_A_31(ALT0) GPTMR2_COMP_3(ALT1) UART7_TXD(ALT2) SPI3_DAT3(ALT5) ESC0_MDC(ALT11) ETH0_MDC(ALT18) QEI1_B(ALT20)	-	B00
E1	-	-	PB00	GPIO_B_00(ALT0) MCAN0_TXD(ALT7) ESC0_P0_RXDV(ALT11) PWM0_P_0(ALT16) TRGM_P_00(ALT17) ETH0_RXDV(ALT18) QEO1_A(ALT21)	-	B00
E2	-	-	PB01	GPIO_B_01(ALT0) MCAN0_RXD(ALT7) ESC0_P0_RXD_0(ALT11) PWM0_P_1(ALT16) TRGM_P_01(ALT17) ETH0_RXD_0(ALT18) QEO1_B(ALT21)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
D1	-	-	PB02	GPIO_B_02(ALT0) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_P0_RXD_1(ALT11) PWM0_P_2(ALT16) TRGM_P_02(ALT17) ETH0_RXD_1(ALT18) QEI0_H1(ALT20) QEO1_Z(ALT21)	-	B00
D2	-	-	PB03	GPIO_B_03(ALT0) I2C2_SDA(ALT4) MCAN1_STBY(ALT7) ESC0_P0_RXD_2(ALT11) PWM0_P_3(ALT16) TRGM_P_03(ALT17) ETH0_RXD_2(ALT18) QEI0_F(ALT20)	-	B00
C1	-	-	PB04	GPIO_B_04(ALT0) MCAN1_RXD(ALT7) ESC0_P0_RXD_3(ALT11) PWM0_P_4(ALT16) TRGM_P_04(ALT17) ETH0_RXD_3(ALT18) QEI0_H0(ALT20)	-	B00
C2	-	-	PB05	GPIO_B_05(ALT0) MCAN1_TXD(ALT7) ESC0_P0_RXCK(ALT11) PWM0_P_5(ALT16) TRGM_P_05(ALT17) ETH0_RXCK(ALT18) QEI0_Z(ALT20) QEO0_Z(ALT21)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
E3	-	-	PB06	GPIO_B_06(ALT0) I2C3_SDA(ALT4) ESC0_P0_TXCK(ALT11) PWM0_P_6(ALT16) TRGM_P_06(ALT17) ETH0_TXCK(ALT18) QEI0_B(ALT20) QEO0_B(ALT21)	-	B00
E4	-	-	PB07	GPIO_B_07(ALT0) I2C3_SCL(ALT4) ESC0_P0_TXD_0(ALT11) PWM0_P_7(ALT16) TRGM_P_07(ALT17) ETH0_TXD_0(ALT18) QEI0_A(ALT20) QEO0_A(ALT21)	-	B00
D3	-	-	PB08	GPIO_B_08(ALT0) I2C0_SCL(ALT4) MCAN2_TXD(ALT7) ESC0_P0_TXD_1(ALT11) PWM1_P_0(ALT16) TRGM_P_08(ALT17) ETH0_TXD_1(ALT18)	-	B00
D4	-	-	PB09	GPIO_B_09(ALT0) I2C0_SDA(ALT4) MCAN2_RXD(ALT7) ESC0_P0_TXD_2(ALT11) PWM1_P_1(ALT16) TRGM_P_09(ALT17) ETH0_TXD_2(ALT18)	-	B00
C3	-	-	PB10	GPIO_B_10(ALT0) MCAN2_STBY(ALT7) ESC0_P0_TXD_3(ALT11) PWM1_P_2(ALT16) TRGM_P_10(ALT17) ETH0_TXD_3(ALT18)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C4	-	-	PB11	GPIO_B_11(ALT0) ESC0_P0_TXEN(ALT11) PWM1_P_3(ALT16) TRGM_P_11(ALT17) ETH0_TXEN(ALT18)	-	B00
A2	-	-	PB24	GPIO_B_24(ALT0) ESC0_CTR_4(ALT11) XPI0_CA_CS1(ALT14) SDM0_CLK_3(ALT23) ETH0_EVTI_0(ALT25) ESC0_EVTI_0(ALT27)	-	B00
B1	-	-	PB25	GPIO_B_25(ALT0) ESC0_CTR_5(ALT11) XPI0_CA_DQS(ALT14) SDM0_DAT_3(ALT23) ETH0_EVTO_0(ALT25) ESC0_EVTO_0(ALT27)	-	B00
A3	C4	97	PB26	GPIO_B_26(ALT0) ESC0_CTR_6(ALT11) XPI0_CA_D_2(ALT14) QEI1_H1(ALT20) SDM0_CLK_2(ALT23) ETH0_EVTI_1(ALT25) EUI1_CK(ALT26) ESC0_EVTI_1(ALT27)	-	B00
B2	C5	96	PB27	GPIO_B_27(ALT0) ESC0_CTR_7(ALT11) XPI0_CA_D_0(ALT14) QEI1_F(ALT20) SDM0_DAT_2(ALT23) EUI1_SH(ALT26)	-	B00
A4	B5	95	PB28	GPIO_B_28(ALT0) ESC0_CTR_8(ALT11) XPI0_CA_D_1(ALT14) QEI1_H0(ALT20) SDM0_CLK_1(ALT23) EUI1_DI(ALT26)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
B3	B6	94	PB29	GPIO_B_29(ALT0) XPI0_CA_SCLK(ALT14) QEI1_Z(ALT20) SDM0_DAT_1(ALT23) ETH0_EVTO_1(ALT25) EUI1_DO(ALT26) ESC0_EVTO_1(ALT27)	-	B00
A5	A5	93	PB30	GPIO_B_30(ALT0) ESC0_CTR_7(ALT11) XPI0_CA_CS0(ALT14) QEI1_A(ALT20) SDM0_CLK_0(ALT23)	-	B00
B4	A6	92	PB31	GPIO_B_31(ALT0) ESC0_CTR_8(ALT11) XPI0_CA_D_3(ALT14) QEI1_B(ALT20) SDM0_DAT_0(ALT23)	-	B00
B5	-	-	PC00	GPIO_C_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) MCAN0_TXD(ALT7) ESC0_GPI_63(ALT10) ESC0_GPO_00(ALT11) PPI0_DQ_24(ALT13) XPI0_CB_CS0(ALT14) PWM0_P_0(ALT16) TRGM_P_00(ALT17) ESC0_GPI_15(ALT18) OWR0_DAT(ALT26)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
A6	-	-	PC01	GPIO_C_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) MCAN0_RXD(ALT7) ESC0_GPI_62(ALT10) ESC0_GPO_01(ALT11) PPI0_DQ_25(ALT13) XPI0_CB_D_1(ALT14) PWM0_P_1(ALT16) TRGM_P_01(ALT17) ESC0_GPI_14(ALT18) OWR1_DAT(ALT26)	-	B00
B6	-	-	PC02	GPIO_C_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_GPI_61(ALT10) ESC0_GPO_02(ALT11) PPI0_DQ_22(ALT13) XPI0_CB_D_2(ALT14) PWM0_P_2(ALT16) TRGM_P_02(ALT17) ESC0_GPI_13(ALT18) QEI0_H1(ALT20)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
A7	-	-	PC03	GPIO_C_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) SPI1_CS_3(ALT5) MCAN1_STBY(ALT7) ESC0_GPI_60(ALT10) ESC0_GPO_03(ALT11) PPI0_DQ_26(ALT13) XPI0_CB_D_3(ALT14) PWM0_P_3(ALT16) TRGM_P_03(ALT17) ESC0_GPI_12(ALT18) QEI0_F(ALT20)	-	B00
B7	-	-	PC04	GPIO_C_04(ALT0) UART1_CTS(ALT3) SPI0_SCLK(ALT5) MCAN1_RXD(ALT7) ESC0_GPI_59(ALT10) ESC0_GPO_04(ALT11) PPI0_DQ_27(ALT13) XPI0_CB_SCLK(ALT14) PWM0_P_4(ALT16) TRGM_P_04(ALT17) ESC0_GPI_11(ALT18) QEI0_H0(ALT20)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
A8	-	-	PC05	GPIO_C_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI0_CS_0(ALT5) MCAN1_TXD(ALT7) ESC0_GPI_58(ALT10) ESC0_GPO_05(ALT11) PPI0_DQ_28(ALT13) XPI0_CA_CS0(ALT14) PWM0_P_5(ALT16) TRGM_P_05(ALT17) ESC0_GPI_10(ALT18) QEI0_Z(ALT20) QEO0_Z(ALT21)	-	B00
B8	-	-	PC06	GPIO_C_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C3_SDA(ALT4) SPI0_MISO(ALT5) ESC0_GPI_57(ALT10) ESC0_GPO_06(ALT11) PPI0_DQ_29(ALT13) XPI0_CA_D_1(ALT14) PWM0_P_6(ALT16) TRGM_P_06(ALT17) ESC0_GPI_09(ALT18) QEI0_B(ALT20) QEO0_B(ALT21)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
A9	-	-	PC07	GPIO_C_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C3_SCL(ALT4) SPI0_MOSI(ALT5) ESC0_GPI_56(ALT10) ESC0_GPO_07(ALT11) PPI0_DQ_30(ALT13) XPI0_CA_D_3(ALT14) PWM0_P_7(ALT16) TRGM_P_07(ALT17) ESC0_GPI_08(ALT18) QEI0_A(ALT20) QEO0_A(ALT21)	-	B00
B9	C7	91	PC08	GPIO_C_08(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI1_CS_2(ALT5) MCAN2_TXD(ALT7) ESC0_GPI_55(ALT10) ESC0_GPO_08(ALT11) PPI0_DQ_31(ALT13) XPI0_CA_SCLK(ALT14) PWM1_P_0(ALT16) TRGM_P_08(ALT17) ESC0_GPI_07(ALT18)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C5	B7	90	PC09	GPIO_C_09(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI1_CS_1(ALT5) MCAN2_RXD(ALT7) ESC0_GPI_54(ALT10) ESC0_GPO_09(ALT11) PPI0_DQ_23(ALT13) XPI0_CB_CS1(ALT14) PWM1_P_1(ALT16) TRGM_P_09(ALT17) ESC0_GPI_06(ALT18) QEI1_H1(ALT20) ESC0_CTR_0(ALT27)	-	B00
D5	A7	89	PC10	GPIO_C_10(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) SPI1_SCLK(ALT5) MCAN2_STBY(ALT7) ESC0_GPI_53(ALT10) ESC0_GPO_10(ALT11) PPI0_DQ_20(ALT13) XPI0_CB_D_0(ALT14) PWM1_P_2(ALT16) TRGM_P_10(ALT17) ESC0_GPI_05(ALT18) QEI1_F(ALT20) ESC0_CTR_1(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C6	C8	88	PC11	GPIO_C_11(ALT0) UART2_CTS(ALT3) SPI1_CS_0(ALT5) ESC0_GPI_52(ALT10) ESC0_GPO_11(ALT11) PPI0_DQ_21(ALT13) XPI0_CB_DQS(ALT14) PWM1_P_3(ALT16) TRGM_P_11(ALT17) ESC0_GPI_04(ALT18) QEI1_H0(ALT20) ESC0_CTR_2(ALT27)	-	B00
D6	B8	87	PC12	GPIO_C_12(ALT0) UART3_CTS(ALT3) I2C1_SDA(ALT4) SPI1_MISO(ALT5) ESC0_GPI_51(ALT10) ESC0_GPO_12(ALT11) PPI0_DM_2(ALT13) XPI0_CA_D_2(ALT14) PWM1_P_4(ALT16) TRGM_P_12(ALT17) ESC0_GPI_03(ALT18) QEI1_Z(ALT20) QEO1_Z(ALT21) ESC0_CTR_3(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C7	A8	86	PC13	GPIO_C_13(ALT0) GPTMR1_COMP_3(ALT1) UART3_DE(ALT2) UART3_RTS(ALT3) I2C1_SCL(ALT4) SPI1_MOSI(ALT5) MCAN3_STBY(ALT7) ESC0_GPI_50(ALT10) ESC0_GPO_13(ALT11) PPI0_DQ_18(ALT13) XPI0_CA_CS1(ALT14) PWM1_P_5(ALT16) TRGM_P_13(ALT17) ESC0_GPI_02(ALT18) QEI1_A(ALT20) QEO1_A(ALT21) ESC0_CTR_4(ALT27)	-	B00
D7	B9	85	PC14	GPIO_C_14(ALT0) UART3_RXD(ALT2) SPI1_DAT2(ALT5) MCAN3_RXD(ALT7) ESC0_GPI_49(ALT10) ESC0_GPO_14(ALT11) PPI0_DQ_19(ALT13) PWM1_P_6(ALT16) TRGM_P_14(ALT17) ESC0_GPI_01(ALT18) QEI1_B(ALT20) QEO1_B(ALT21) ESC0_CTR_5(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C8	A9	84	PC15	GPIO_C_15(ALT0) GPTMR0_COMP_3(ALT1) UART3_TXD(ALT2) SPI1_DAT3(ALT5) MCAN3_TXD(ALT7) ESC0_GPI_48(ALT10) ESC0_GPO_15(ALT11) PPI0_DM_3(ALT13) XPI0_CA_D_0(ALT14) PWM1_P_7(ALT16) TRGM_P_15(ALT17) ESC0_GPI_00(ALT18) ESC0_CTR_6(ALT27)	-	B00
D8	A10	83	PC16	GPIO_C_16(ALT0) GPTMR3_COMP_0(ALT1) UART4_TXD(ALT2) ESC0_GPI_47(ALT10) ESC0_GPO_16(ALT11) PPI0_DQ_16(ALT13) XPI0_CA_DQS(ALT14) ESC0_CTR_7(ALT27)	-	B00
C9	-	-	PC17	GPIO_C_17(ALT0) GPTMR3_CAPT_0(ALT1) UART4_RXD(ALT2) ESC0_GPI_46(ALT10) ESC0_GPO_17(ALT11) PPI0_DQ_17(ALT13) ESC0_CTR_8(ALT27)	-	B00
A10	-	-	PC18	GPIO_C_18(ALT0) GPTMR3_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) ESC0_GPI_45(ALT10) ESC0_GPO_18(ALT11) PPI0_DQ_04(ALT13) ESC0_CTR_0(ALT18)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
B10	-	-	PC19	GPIO_C_19(ALT0) GPTMR3_CAPT_1(ALT1) UART4_CTS(ALT3) SPI2_CS_3(ALT5) ESC0_GPI_44(ALT10) ESC0_GPO_19(ALT11) PPI0_DQ_05(ALT13) ESC0_CTR_1(ALT18)	-	B00
A11	-	-	PC20	GPIO_C_20(ALT0) UART5_CTS(ALT3) SPI3_SCLK(ALT5) ESC0_GPI_43(ALT10) ESC0_GPO_20(ALT11) PPI0_DQ_06(ALT13) ESC0_CTR_2(ALT18)	-	B00
B11	-	-	PC21	GPIO_C_21(ALT0) GPTMR3_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI3_CS_0(ALT5) ESC0_GPI_42(ALT10) ESC0_GPO_21(ALT11) PPI0_DQ_07(ALT13) ESC0_CTR_3(ALT18) QEO1_Z(ALT21)	-	B00
A12	-	-	PC22	GPIO_C_22(ALT0) GPTMR2_CAPT_0(ALT1) UART5_RXD(ALT2) SPI3_MISO(ALT5) ESC0_GPI_41(ALT10) ESC0_GPO_22(ALT11) PPI0_CTR_2(ALT13) QEO1_B(ALT21)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
A13	-	-	PC23	GPIO_C_23(ALT0) GPTMR2_COMP_0(ALT1) UART5_TXD(ALT2) SPI3_MOSI(ALT5) ESC0_GPI_40(ALT10) ESC0_GPO_23(ALT11) PPI0_DQ_08(ALT13) QEO1_A(ALT21)	-	B00
B14	-	-	PC24	GPIO_C_24(ALT0) GPTMR2_COMP_1(ALT1) UART6_TXD(ALT2) SPI2_CS_2(ALT5) ESC0_GPI_39(ALT10) ESC0_GPO_24(ALT11) PPI0_DQ_09(ALT13)	-	B00
C14	-	-	PC25	GPIO_C_25(ALT0) GPTMR2_CAPT_1(ALT1) UART6_RXD(ALT2) SPI2_CS_1(ALT5) ESC0_GPI_38(ALT10) ESC0_GPO_25(ALT11) PPI0_DQ_11(ALT13)	-	B00
D14	-	-	PC26	GPIO_C_26(ALT0) GPTMR2_COMP_2(ALT1) UART6_DE(ALT2) UART6_RTS(ALT3) SPI2_SCLK(ALT5) ESC0_GPI_37(ALT10) ESC0_GPO_26(ALT11) PPI0_DQ_12(ALT13) QEI1_H1(ALT20)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
D13	-	-	PC27	GPIO_C_27(ALT0) UART6_CTS(ALT3) SPI2_CS_0(ALT5) ESC0_GPI_36(ALT10) ESC0_GPO_27(ALT11) PPI0_CTR_0(ALT13) ESC0_CTR_4(ALT18) QEI1_F(ALT20)	-	B00
E14	-	-	PC28	GPIO_C_28(ALT0) UART7_CTS(ALT3) SPI2_MISO(ALT5) ESC0_GPI_35(ALT10) ESC0_GPO_28(ALT11) PPI0_DM_0(ALT13) ESC0_CTR_5(ALT18) QEI1_H0(ALT20)	-	B00
E13	-	-	PC29	GPIO_C_29(ALT0) GPTMR3_COMP_3(ALT1) UART7_DE(ALT2) UART7_RTS(ALT3) SPI2_MOSI(ALT5) ESC0_GPI_34(ALT10) ESC0_GPO_29(ALT11) PPI0_CLK(ALT13) ESC0_CTR_6(ALT18) QEI1_Z(ALT20) SOC_REF0(ALT24)	-	B00
F14	-	-	PC30	GPIO_C_30(ALT0) UART7_RXD(ALT2) SPI2_DAT2(ALT5) ESC0_GPI_33(ALT10) ESC0_GPO_30(ALT11) PPI0_CS_0(ALT13) ESC0_CTR_7(ALT18) QEI1_A(ALT20) SOC_REF1(ALT24)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
F13	-	-	PC31	GPIO_C_31(ALT0) GPTMR2_COMP_3(ALT1) UART7_TXD(ALT2) SPI2_DAT3(ALT5) ESC0_GPI_32(ALT10) ESC0_GPO_31(ALT11) PPI0_CS_1(ALT13) ESC0_CTR_8(ALT18) QEI1_B(ALT20)	-	B00
D9	B10	81	PD00	GPIO_D_00(ALT0) MCAN0_TXD(ALT7) ESC0_GPI_31(ALT10) ESC0_GPO_32(ALT11) PPI0_DQ_02(ALT13) PWM0_P_0(ALT16) TRGM_P_00(ALT17) ESC0_REFCK(ALT18) ESC0_CTR_0(ALT27)	-	B00
C10	B11	80	PD01	GPIO_D_01(ALT0) MCAN0_RXD(ALT7) ESC0_GPI_30(ALT10) ESC0_GPO_33(ALT11) PPI0_DQ_03(ALT13) PWM0_P_1(ALT16) TRGM_P_01(ALT17) ESC0_REFCK(ALT18) ESC0_CTR_1(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
D10	C10	79	PD02	GPIO_D_02(ALT0) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_GPI_29(ALT10) ESC0_GPO_34(ALT11) PPI0_DQ_00(ALT13) PWM0_P_2(ALT16) TRGM_P_02(ALT17) ESC0_SCL(ALT18) QEI0_H1(ALT20) EWDG1_RST(ALT24) ESC0_CTR_2(ALT27)	-	B00
C11	C11	78	PD03	GPIO_D_03(ALT0) I2C2_SDA(ALT4) MCAN1_STBY(ALT7) ESC0_GPI_28(ALT10) ESC0_GPO_35(ALT11) PPI0_DQ_01(ALT13) PWM0_P_3(ALT16) TRGM_P_03(ALT17) ESC0_SDA(ALT18) QEI0_F(ALT20) ESC0_CTR_3(ALT27)	-	B00
D11	D9	76	PD04	GPIO_D_04(ALT0) MCAN1_RXD(ALT7) ESC0_GPI_27(ALT10) ESC0_GPO_36(ALT11) PPI0_DQ_10(ALT13) PWM0_P_4(ALT16) TRGM_P_04(ALT17) QEI0_H0(ALT20) ESC0_CTR_4(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
B12	D10	75	PD05	GPIO_D_05(ALT0) MCAN1_TXD(ALT7) ESC0_GPI_26(ALT10) ESC0_GPO_37(ALT11) PPI0_DQ_13(ALT13) PWM0_P_5(ALT16) TRGM_P_05(ALT17) QEI0_Z(ALT20) QEO0_Z(ALT21) ESC0_CTR_5(ALT27)	-	B00
C12	D11	74	PD06	GPIO_D_06(ALT0) I2C3_SDA(ALT4) ESC0_GPI_25(ALT10) ESC0_GPO_38(ALT11) PPI0_DQ_14(ALT13) PWM0_P_6(ALT16) TRGM_P_06(ALT17) QEI0_B(ALT20) QEO0_B(ALT21) ESC0_CTR_6(ALT27)	-	B00
B13	E9	73	PD07	GPIO_D_07(ALT0) I2C3_SCL(ALT4) ESC0_GPI_24(ALT10) ESC0_GPO_39(ALT11) PPI0_CTR_3(ALT13) PWM0_P_7(ALT16) TRGM_P_07(ALT17) QEI0_A(ALT20) QEO0_A(ALT21) ESC0_CTR_7(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
C13	-	-	PD08	GPIO_D_08(ALT0) I2C0_SCL(ALT4) MCAN2_TXD(ALT7) ESC0_GPI_23(ALT10) ESC0_GPO_40(ALT11) PPI0_CS_3(ALT13) PWM1_P_0(ALT16) TRGM_P_08(ALT17) ESC0_SCL(ALT18) ESC0_CTR_8(ALT27)	-	B00
D12	-	-	PD09	GPIO_D_09(ALT0) I2C0_SDA(ALT4) MCAN2_RXD(ALT7) ESC0_GPI_22(ALT10) ESC0_GPO_41(ALT11) PWM1_P_1(ALT16) TRGM_P_09(ALT17) ESC0_SDA(ALT18)	-	B00
E12	-	-	PD10	GPIO_D_10(ALT0) MCAN2_STBY(ALT7) ESC0_GPI_21(ALT10) ESC0_GPO_42(ALT11) PPI0_CTR_1(ALT13) PWM1_P_2(ALT16) TRGM_P_10(ALT17)	-	B00
E11	-	-	PD11	GPIO_D_11(ALT0) ESC0_GPI_20(ALT10) ESC0_GPO_43(ALT11) PPI0_CS_2(ALT13) PWM1_P_3(ALT16) TRGM_P_11(ALT17)	-	B00
F12	-	-	PD12	GPIO_D_12(ALT0) I2C1_SDA(ALT4) ESC0_GPI_19(ALT10) ESC0_GPO_44(ALT11) PPI0_DQ_15(ALT13) PWM1_P_4(ALT16) TRGM_P_12(ALT17)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
F11	-	-	PD13	GPIO_D_13(ALT0) I2C1_SCL(ALT4) MCAN3_STBY(ALT7) ESC0_GPI_18(ALT10) ESC0_GPO_45(ALT11) PPI0_DM_1(ALT13) PWM1_P_5(ALT16) TRGM_P_13(ALT17)	-	B00
G14	-	-	PD14	GPIO_D_14(ALT0) MCAN3_RXD(ALT7) ESC0_GPI_17(ALT10) ESC0_GPO_46(ALT11) PPI0_DQ_08(ALT13) PWM1_P_6(ALT16) TRGM_P_14(ALT17) ESC0_REFCK(ALT18) SYSCTL_CLK_OBS_3(ALT24)	-	B00
G13	-	-	PD15	GPIO_D_15(ALT0) MCAN3_TXD(ALT7) ESC0_GPI_16(ALT10) ESC0_GPO_47(ALT11) PPI0_DM_1(ALT13) PWM1_P_7(ALT16) TRGM_P_15(ALT17) ESC0_REFCK(ALT18) SYSCTL_CLK_OBS_2(ALT24)	-	B00
G12	-	-	PD16	GPIO_D_16(ALT0) ESC0_GPI_15(ALT10) ESC0_GPO_48(ALT11) PPI0_DQ_10(ALT13) ESC0_GPO_00(ALT18) SYSCTL_CLK_OBS_0(ALT24) ESC0_P2_RXDV(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
H14	-	-	PD17	GPIO_D_17(ALT0) ESC0_GPI_14(ALT10) ESC0_GPO_49(ALT11) PPI0_DQ_09(ALT13) ESC0_GPO_01(ALT18) SYSCTL_CLK_OBS_1(ALT24) ESC0_P2_RXD_0(ALT27)	-	B00
H13	-	-	PD18	GPIO_D_18(ALT0) ESC0_GPI_13(ALT10) ESC0_GPO_50(ALT11) PPI0_DQ_12(ALT13) ESC0_GPO_02(ALT18) ESC0_P2_RXD_1(ALT27)	-	B00
H12	-	-	PD19	GPIO_D_19(ALT0) ESC0_GPI_12(ALT10) ESC0_GPO_51(ALT11) PPI0_DQ_11(ALT13) ESC0_GPO_03(ALT18) ESC0_P2_RXD_2(ALT27)	-	B00
J14	-	-	PD20	GPIO_D_20(ALT0) ESC0_GPI_11(ALT10) ESC0_GPO_52(ALT11) PPI0_DQ_14(ALT13) ESC0_GPO_04(ALT18) ESC0_P2_RXD_3(ALT27)	-	B00
J13	-	-	PD21	GPIO_D_21(ALT0) ESC0_GPI_10(ALT10) ESC0_GPO_53(ALT11) PPI0_DQ_13(ALT13) ESC0_GPO_05(ALT18) QEO1_Z(ALT21) ESC0_P2_RXCK(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
J12	-	-	PD22	GPIO_D_22(ALT0) ESC0_GPI_09(ALT10) ESC0_GPO_54(ALT11) PPI0_DQ_15(ALT13) ESC0_GPO_06(ALT18) QEO1_B(ALT21) ESC0_P2_RXER(ALT27)	-	B00
F10	-	-	PD23	GPIO_D_23(ALT0) ESC0_GPI_08(ALT10) ESC0_GPO_55(ALT11) PPI0_DM_0(ALT13) ESC0_GPO_07(ALT18) QEO1_A(ALT21) ESC0_P2_TXCK(ALT27)	-	B00
G11	-	-	PD24	GPIO_D_24(ALT0) ESC0_GPI_07(ALT10) ESC0_GPO_56(ALT11) PPI0_DQ_06(ALT13) ESC0_GPO_08(ALT18) SDM0_DAT_3(ALT23) ESC0_P2_TXD_0(ALT27)	-	B00
G10	-	-	PD25	GPIO_D_25(ALT0) ESC0_GPI_06(ALT10) ESC0_GPO_57(ALT11) PPI0_DQ_07(ALT13) ESC0_GPO_09(ALT18) SDM0_CLK_3(ALT23) OWR0_DAT(ALT26) ESC0_P2_TXD_1(ALT27)	-	B00
H11	-	-	PD26	GPIO_D_26(ALT0) ESC0_GPI_05(ALT10) ESC0_GPO_58(ALT11) PPI0_DQ_05(ALT13) ESC0_GPO_10(ALT18) QEI1_H1(ALT20) SDM0_CLK_2(ALT23) OWR1_DAT(ALT26) ESC0_P2_TXD_2(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
H10	-	-	PD27	GPIO_D_27(ALT0) ESC0_GPI_04(ALT10) ESC0_GPO_59(ALT11) PPI0_DQ_04(ALT13) ESC0_GPO_11(ALT18) QEI1_F(ALT20) SDM0_DAT_2(ALT23) ESC0_P2_TXD_3(ALT27)	-	B00
J11	-	-	PD28	GPIO_D_28(ALT0) ESC0_GPI_03(ALT10) ESC0_GPO_60(ALT11) PPI0_DQ_03(ALT13) ESC0_GPO_12(ALT18) QEI1_H0(ALT20) SDM0_CLK_1(ALT23) ESC0_P2_TXEN(ALT27)	-	B00
J10	-	-	PD29	GPIO_D_29(ALT0) ESC0_GPI_02(ALT10) ESC0_GPO_61(ALT11) PPI0_DQ_02(ALT13) ESC0_GPO_13(ALT18) QEI1_Z(ALT20) SDM0_DAT_1(ALT23) ESC0_REFCK(ALT27)	-	B00
K12	-	-	PD30	GPIO_D_30(ALT0) ESC0_GPI_01(ALT10) ESC0_GPO_62(ALT11) PPI0_DQ_01(ALT13) ESC0_GPO_14(ALT18) QEI1_A(ALT20) SDM0_CLK_0(ALT23) ESC0_MDIO(ALT27)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
K11	-	-	PD31	GPIO_D_31(ALT0) ESC0_GPI_00(ALT10) ESC0_GPO_63(ALT11) PPI0_DQ_00(ALT13) ESC0_GPO_15(ALT18) QEI1_B(ALT20) SDM0_DAT_0(ALT23) ESC0_MDC(ALT27)	-	B00
M14	-	-	PE00	GPIO_E_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) MCAN0_TXD(ALT7) ESC0_CTR_4(ALT11) PPI0_CTR_4(ALT13) PWM0_P_0(ALT16) TRGM_P_00(ALT17) QEO1_A(ALT21) USB0_ID(ALT24) ETH0_EVTO_1(ALT25) ESC0_EVTO_1(ALT27)	-	B01
M13	-	-	PE01	GPIO_E_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) MCAN0_RXD(ALT7) ESC0_CTR_5(ALT11) PPI0_CTR_5(ALT13) PWM0_P_1(ALT16) TRGM_P_01(ALT17) QEO1_B(ALT21) USB0_PWR(ALT24)	-	B01

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
M12	-	-	PE02	GPIO_E_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_CTR_6(ALT11) PPI0_CTR_6(ALT13) PWM0_P_2(ALT16) TRGM_P_02(ALT17) QEO1_Z(ALT21)	-	B01
N14	-	-	PE03	GPIO_E_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) MCAN1_STBY(ALT7) ESC0_CTR_1(ALT11) PPI0_CTR_7(ALT13) PWM0_P_3(ALT16) TRGM_P_03(ALT17) USB0_OC(ALT24)	-	B01
N13	-	-	PE04	GPIO_E_04(ALT0) UART1_CTS(ALT3) MCAN1_RXD(ALT7) ESC0_CTR_2(ALT11) PWM0_P_4(ALT16) TRGM_P_04(ALT17) ETH0_COL(ALT18) ETH0_EVTI_1(ALT25) ESC0_EVTI_1(ALT27)	-	B01

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
P13	-	-	PE05	GPIO_E_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) MCAN1_TXD(ALT7) ESC0_CTR_3(ALT11) PWM0_P_5(ALT16) TRGM_P_05(ALT17) ETH0_CRS(ALT18)	-	B01
N10	-	-	PF00	GPIO_F_00(ALT0) MCAN0_TXD(ALT7) ESC0_MDC(ALT11) PWM0_P_0(ALT16) TRGM_P_00(ALT17) ETH0_MDC(ALT18) QEO1_A(ALT21)	-	B01
L10	-	-	PF01	GPIO_F_01(ALT0) MCAN0_RXD(ALT7) ESC0_MDIO(ALT11) PWM0_P_1(ALT16) TRGM_P_01(ALT17) ETH0_MDIO(ALT18) QEO1_B(ALT21)	-	B01
P11	L10	57	PF02	GPIO_F_02(ALT0) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_P1_TXCK(ALT11) PWM0_P_2(ALT16) TRGM_P_02(ALT17) ETH0_TXCK(ALT18) QEI0_H1(ALT20) QEO1_Z(ALT21) EUI0_CK(ALT26)	-	B01

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
M9	J10	63	PF03	GPIO_F_03(ALT0) I2C2_SDA(ALT4) MCAN1_STBY(ALT7) ESC0_P1_TXD_0(ALT11) PWM0_P_3(ALT16) TRGM_P_03(ALT17) ETH0_TXD_0(ALT18) QEI0_F(ALT20) EUI0_SH(ALT26)	-	B01
M8	H9	51	PF04	GPIO_F_04(ALT0) MCAN1_RXD(ALT7) ESC0_P1_TXD_1(ALT11) PWM0_P_4(ALT16) TRGM_P_04(ALT17) ETH0_TXD_1(ALT18) QEI0_H0(ALT20) EUI0_DI(ALT26)	-	B01
L8	G9	56	PF05	GPIO_F_05(ALT0) MCAN1_TXD(ALT7) ESC0_P1_TXD_2(ALT11) PWM0_P_5(ALT16) TRGM_P_05(ALT17) ETH0_TXD_2(ALT18) QEI0_Z(ALT20) QEO0_Z(ALT21) EUI0_DO(ALT26)	-	B01
P12	K11	58	PF06	GPIO_F_06(ALT0) I2C3_SDA(ALT4) ESC0_P1_TXD_3(ALT11) PWM0_P_6(ALT16) TRGM_P_06(ALT17) ETH0_TXD_3(ALT18) QEI0_B(ALT20) QEO0_B(ALT21)	-	B01

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
M11	H11	61	PF07	GPIO_F_07(ALT0) I2C3_SCL(ALT4) ESC0_P1_TXEN(ALT11) PWM0_P_7(ALT16) TRGM_P_07(ALT17) ETH0_TXEN(ALT18) QEI0_A(ALT20) QEO0_A(ALT21)	-	B01
L11	G11	64	PF08	GPIO_F_08(ALT0) I2C0_SCL(ALT4) MCAN2_TXD(ALT7) ESC0_P1_RXDV(ALT11) PWM1_P_0(ALT16) TRGM_P_08(ALT17) ETH0_RXDV(ALT18) EUI1_CK(ALT26)	-	B01
M10	H10	62	PF09	GPIO_F_09(ALT0) I2C0_SDA(ALT4) MCAN2_RXD(ALT7) ESC0_P1_RXD_0(ALT11) PWM1_P_1(ALT16) TRGM_P_09(ALT17) ETH0_RXD_0(ALT18) EUI1_SH(ALT26)	-	B01
P10	L9	53	PF10	GPIO_F_10(ALT0) MCAN2_STBY(ALT7) ESC0_P1_RXD_1(ALT11) PWM1_P_2(ALT16) TRGM_P_10(ALT17) ETH0_RXD_1(ALT18) EUI1_DI(ALT26)	-	B01
L9	G10	65	PF11	GPIO_F_11(ALT0) ESC0_P1_RXD_2(ALT11) PWM1_P_3(ALT16) TRGM_P_11(ALT17) ETH0_RXD_2(ALT18) EUI1_DO(ALT26)	-	B01

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
N11	K10	60	PF12	GPIO_F_12(ALT0) I2C1_SDA(ALT4) ESC0_P1_RXD_3(ALT11) PWM1_P_4(ALT16) TRGM_P_12(ALT17) ETH0_RXD_3(ALT18) OWR0_DAT(ALT26)	-	B01
N12	J11	59	PF13	GPIO_F_13(ALT0) I2C1_SCL(ALT4) MCAN3_STBY(ALT7) ESC0_P1_RXCK(ALT11) PWM1_P_5(ALT16) TRGM_P_13(ALT17) ETH0_RXCK(ALT18) OWR1_DAT(ALT26)	-	B01
N9	K9	54	PF14	GPIO_F_14(ALT0) MCAN3_RXD(ALT7) ESC0_P1_RXER(ALT11) PWM1_P_6(ALT16) TRGM_P_14(ALT17) ETH0_RXER(ALT18)	-	B01
P9	-	-	PF15	GPIO_F_15(ALT0) MCAN3_TXD(ALT7) PWM1_P_7(ALT16) TRGM_P_15(ALT17) ETH0_TXER(ALT18)	-	B01
N7	K6	47	PF16	GPIO_F_16(ALT0) SDM0_DAT_0(ALT23)	ADC0_IN08 ADC1_IN08 ACMP0_CH0_INN7	B02
P7	-	-	PF17	GPIO_F_17(ALT0) SDM0_CLK_0(ALT23)	ADC0_IN12 ADC1_IN12 ACMP0_CH1_INN7	B02

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
P8	L7	49	PF18	GPIO_F_18(ALT0) SDM0_DAT_1(ALT23) USB0_PWR(ALT24) ETH0_EVTO_0(ALT25) ESC0_EVTO_0(ALT27)	ADC0_IN11 ADC1_IN11 ACMP0_CH1_INP7	B02
M5	K5	42	PF19	GPIO_F_19(ALT0) SDM0_CLK_1(ALT23) USB0_PWR(ALT24)	ADC0_IN13 ADC1_IN13 ACMP0_CH0_INP7	B02
N6	L5	48	PF20	GPIO_F_20(ALT0) SDM0_DAT_3(ALT23) USB0_OC(ALT24) ETH0_EVTO_1(ALT25) ESC0_EVTO_1(ALT27)	ADC0_IN03 ADC1_IN03 ACMP0_CH0_INP4 ACMP0_CH1_INP4	B02
L6	J8	44	PF21	GPIO_F_21(ALT0) SDM0_DAT_2(ALT23) USB0_ID(ALT24) ETH0_EVTI_0(ALT25) ESC0_EVTI_0(ALT27)	ADC0_IN02 ADC1_IN02 ACMP0_CH0_INN4 ACMP0_CH1_INN4	B02
N8	L8	46	PF22	GPIO_F_22(ALT0) SDM0_CLK_2(ALT23) USB0_ID(ALT24) ETH0_EVTI_1(ALT25) ESC0_EVTI_1(ALT27)	ADC0_IN14 ADC1_IN14 ACMP0_CH0_INN5 ACMP0_CH1_INN5	B02
L5	J7	43	PF23	GPIO_F_23(ALT0) SDM0_CLK_3(ALT23) USB0_OC(ALT24)	ADC0_IN15 ADC1_IN15 ACMP0_CH0_INN3 ACMP0_CH1_INN3	B02

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
M6	K7	41	PF24	GPIO_F_24(ALT0) SDM0_DAT_0(ALT23)	ADC0_IN10 ADC1_IN10 ACMP0_CH0_INP5 ACMP0_CH1_INP5	B02
L7	-	-	PF25	GPIO_F_25(ALT0) SDM0_CLK_0(ALT23)	ADC0_IN09 ADC1_IN09 ACMP0_CH0_INP3 ACMP0_CH1_INP3	B02
P6	L6	50	PF26	GPIO_F_26(ALT0) SDM0_DAT_1(ALT23)	ADC0_IN01 ADC1_IN01 ACMP0_CH0_INN6 ACMP0_CH1_INN6	B02
M7	K8	40	PF27	GPIO_F_27(ALT0) SDM0_CLK_1(ALT23)	ADC0_IN00 ADC1_IN00 ACMP0_CH0_INP6 ACMP0_CH1_INP6	B02
P5	-	-	PF28	GPIO_F_28(ALT0) SDM0_DAT_3(ALT23)	ADC0_IN05 ADC1_IN05 ACMP0_CH0_INN2 ACMP0_CH1_INN2	B02
M4	-	-	PF29	GPIO_F_29(ALT0) SDM0_DAT_2(ALT23)	ADC0_IN04 ADC1_IN04 ACMP0_CH0_INP2 ACMP0_CH1_INP2	B02

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
L4	-	-	PF30	GPIO_F_30(ALT0) SDM0_CLK_2(ALT23)	ADC0_IN06 ADC1_IN06 ACMP0_CH0_INN1 ACMP0_CH1_INN1	B02
N5	-	-	PF31	GPIO_F_31(ALT0) SDM0_CLK_3(ALT23)	ADC0_IN07 ADC1_IN07 ACMP0_CH0_INP1 ACMP0_CH1_INP1	B02
-	-	-	PV00	GPIO_V_00(ALT0) GPTMR1_COMP_0(ALT1) UART0_TXD(ALT2) MCAN0_TXD(ALT7) ESC0_P0_RXDV(ALT11)	-	B00
-	-	-	PV01	GPIO_V_01(ALT0) GPTMR1_CAPT_0(ALT1) UART0_RXD(ALT2) MCAN0_RXD(ALT7) ESC0_P0_RXD_0(ALT11)	-	B00
-	-	-	PV02	GPIO_V_02(ALT0) GPTMR1_COMP_1(ALT1) UART0_DE(ALT2) UART0_RTS(ALT3) I2C2_SCL(ALT4) MCAN0_STBY(ALT7) ESC0_P0_RXD_1(ALT11)	-	B00
-	-	-	PV03	GPIO_V_03(ALT0) GPTMR1_CAPT_1(ALT1) UART0_CTS(ALT3) I2C2_SDA(ALT4) SPI1_CS_3(ALT5) MCAN1_STBY(ALT7) ESC0_P0_RXD_2(ALT11)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
-	-	-	PV04	GPIO_V_04(ALT0) UART1_CTS(ALT3) SPI0_SCLK(ALT5) MCAN1_RXD(ALT7) ESC0_P0_RXD_3(ALT11)	-	B00
-	-	-	PV05	GPIO_V_05(ALT0) GPTMR1_COMP_2(ALT1) UART1_DE(ALT2) UART1_RTS(ALT3) SPI0_CS_0(ALT5) MCAN1_TXD(ALT7) ESC0_P0_RXCK(ALT11)	-	B00
-	-	-	PV06	GPIO_V_06(ALT0) GPTMR0_CAPT_0(ALT1) UART1_RXD(ALT2) I2C3_SDA(ALT4) SPI0_MISO(ALT5) ESC0_P0_TXCK(ALT11)	-	B00
-	-	-	PV07	GPIO_V_07(ALT0) GPTMR0_COMP_0(ALT1) UART1_TXD(ALT2) I2C3_SCL(ALT4) SPI0_MOSI(ALT5) ESC0_P0_TXD_0(ALT11)	-	B00
-	-	-	PV08	GPIO_V_08(ALT0) GPTMR0_COMP_1(ALT1) UART2_TXD(ALT2) I2C0_SCL(ALT4) SPI1_CS_2(ALT5) MCAN2_TXD(ALT7) ESC0_P0_TXD_1(ALT11)	-	B00
-	-	-	PV09	GPIO_V_09(ALT0) GPTMR0_CAPT_1(ALT1) UART2_RXD(ALT2) I2C0_SDA(ALT4) SPI1_CS_1(ALT5) MCAN2_RXD(ALT7) ESC0_P0_TXD_2(ALT11)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
-	-	-	PV10	GPIO_V_10(ALT0) GPTMR0_COMP_2(ALT1) UART2_DE(ALT2) UART2_RTS(ALT3) SPI1_SCLK(ALT5) MCAN2_STBY(ALT7) ESC0_P0_TXD_3(ALT11)	-	B00
-	-	-	PV11	GPIO_V_11(ALT0) UART2_CTS(ALT3) SPI1_CS_0(ALT5) ESC0_P0_TXEN(ALT11)	-	B00
-	-	-	PV12	GPIO_V_12(ALT0) SPI1_MISO(ALT5) ESC0_CTR_0(ALT11)	-	B00
-	-	-	PV15	GPIO_V_15(ALT0) GPTMR0_COMP_3(ALT1) SPI1_DAT3(ALT5) ESC0_P0_RXER(ALT11)	-	B00
-	-	-	PW00	GPIO_W_00(ALT0) MCAN0_TXD(ALT7) ESC0_P1_RXDV(ALT11) ETH0_RXDV(ALT18)	-	B00
-	-	-	PW01	GPIO_W_01(ALT0) MCAN0_RXD(ALT7) ESC0_P1_RXD_0(ALT11) ETH0_RXD_0(ALT18)	-	B00
-	-	-	PW02	GPIO_W_02(ALT0) MCAN0_STBY(ALT7) ESC0_P1_RXD_1(ALT11) ETH0_RXD_1(ALT18)	-	B00
-	-	-	PW03	GPIO_W_03(ALT0) MCAN1_STBY(ALT7) ESC0_P1_RXD_2(ALT11) ETH0_RXD_2(ALT18)	-	B00
-	-	-	PW04	GPIO_W_04(ALT0) MCAN1_RXD(ALT7) ESC0_P1_RXD_3(ALT11) ETH0_RXD_3(ALT18)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
-	-	-	PW05	GPIO_W_05(ALT0) MCAN1_TXD(ALT7) ESC0_P1_RXCK(ALT11) ETH0_RXCK(ALT18)	-	B00
-	-	-	PW06	GPIO_W_06(ALT0) ESC0_P1_TXCK(ALT11) ETH0_TXCK(ALT18)	-	B00
-	-	-	PW07	GPIO_W_07(ALT0) ESC0_P1_TXD_0(ALT11) ETH0_TXD_0(ALT18)	-	B00
-	-	-	PW08	GPIO_W_08(ALT0) MCAN2_TXD(ALT7) ESC0_P1_TXD_1(ALT11) ETH0_TXD_1(ALT18)	-	B00
-	-	-	PW09	GPIO_W_09(ALT0) MCAN2_RXD(ALT7) ESC0_P1_TXD_2(ALT11) ETH0_TXD_2(ALT18)	-	B00
-	-	-	PW10	GPIO_W_10(ALT0) MCAN2_STBY(ALT7) ESC0_P1_TXD_3(ALT11) ETH0_TXD_3(ALT18)	-	B00
-	-	-	PW11	GPIO_W_11(ALT0) ESC0_P1_TXEN(ALT11) ETH0_TXEN(ALT18)	-	B00
-	-	-	PW12	GPIO_W_12(ALT0) ESC0_CTR_1(ALT11) ETH0_RXER(ALT18)	-	B00
-	-	-	PW15	GPIO_W_15(ALT0) ESC0_P1_RXER(ALT11) ETH0_CRS(ALT18)	-	B00
-	-	-	PW16	GPIO_W_16(ALT0) ESC0_CTR_6(ALT11) ETH0_MDIO(ALT18)	-	B00
-	-	-	PW17	GPIO_W_17(ALT0) ESC0_CTR_7(ALT11) ETH0_MDC(ALT18)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
-	-	-	PW20	GPIO_W_20(ALT0) ESC0_REFCK(ALT11) ETH0_TXER(ALT18) SOC_REF0(ALT24)	-	B00
-	-	-	PW21	GPIO_W_21(ALT0) ESC0_REFCK(ALT11) ETH0_COL(ALT18) SOC_REF1(ALT24)	-	B00
-	-	-	PX00	GPIO_X_00(ALT0) GPTMR3_COMP_0(ALT1) UART4_TXD(ALT2) XPI0_CB_DQS(ALT14)	-	B00
-	-	-	PX01	GPIO_X_01(ALT0) GPTMR3_CAPT_0(ALT1) UART4_RXD(ALT2) XPI0_CA_D_0(ALT14)	-	B00
-	-	-	PX02	GPIO_X_02(ALT0) GPTMR3_COMP_1(ALT1) UART4_DE(ALT2) UART4_RTS(ALT3) XPI0_CA_SCLK(ALT14)	-	B00
-	-	-	PX03	GPIO_X_03(ALT0) GPTMR3_CAPT_1(ALT1) UART4_CTS(ALT3) XPI0_CA_D_3(ALT14)	-	B00
-	-	-	PX04	GPIO_X_04(ALT0) UART5_CTS(ALT3) SPI3_SCLK(ALT5) XPI0_CA_DQS(ALT14)	-	B00
-	-	-	PX05	GPIO_X_05(ALT0) GPTMR3_COMP_2(ALT1) UART5_DE(ALT2) UART5_RTS(ALT3) SPI3_CS_0(ALT5) XPI0_CA_CS0(ALT14)	-	B00

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
-	-	-	PX06	GPIO_X_06(ALT0) GPTMR2_CAPT_0(ALT1) UART5_RXD(ALT2) SPI3_MISO(ALT5) XPI0_CA_D_1(ALT14)	-	B00
-	-	-	PX07	GPIO_X_07(ALT0) GPTMR2_COMP_0(ALT1) UART5_TXD(ALT2) SPI3_MOSI(ALT5) XPI0_CA_D_2(ALT14)	-	B00
A1,P1,N3,E5,K5,F7,G7,H7,J7,F8,G8,E10,K10,A14,P14	A1,L1,C3,F3,J3,C6,E6,F6,G6,J6,E7,F7,C9,F9,J9,A11,L11	-	VSS	-	-	-
M1,M2	K2,L2	31	DCDC_IN	-	-	-
N1,P2	K3,L3	29	DCDC_GND	-	-	-
N2,P3	K4,L4	30	DCDC_LP	-	-	-
L3	J5	36	WKUP	-	-	-
M3	J4	35	RSTN	-	-	-
N4,P4	H5	33	VPMC	-	-	-
E6,K6,E7,E8,E9	E4,D7,D8,E8	19,55,66,72,82,99	VIO_B01	-	-	-

©Shanghai HPMICRO Semiconductor Co., Ltd.

封装			PIN 名称	数字功能	模拟功能	供电分组
BGA_196	BGA_121	ELQFP_100				
F6,G6,F9,G9,H9	D5,E5,F5,G5,D6	4,52,71,77,98	VDD_SOC	-	-	-
H6	D4	-	VDD_PHY1CAP	-	-	-
J6	G4	-	VDD_PHY0CAP	-	-	-
K7	H4	34	VDD_PMCCAP	-	-	-
H8	G7	38	VSSA	-	-	-
J8	H8	38	VREFL	-	-	-
K8	F4	23	VDD_OTPCAP	-	-	-
J9	H6	37	VANA	-	-	-
K9	H7	39	VREFH	-	-	-
L12	F8	-	USB0_VBUS	-	-	-
K13	E11	70	XTALO	-	-	-
L13	F10	67	USB0_DN	-	-	-
K14	E10	69	XTALI	-	-	-
L14	F11	68	USB0_DP	-	-	-
-	G8	45	VIO_B02	-	-	-
-	-	32	DCDC_SNS	-	-	-

表 91: SOC IOMUX

19.2 系统电源域外设管脚分配

本产品系统电源域的外设，不同模块的引脚分配总结如下：

ACMP0 信号名称	引脚
CH0_INN1	PF30
CH0_INN2	PF28
CH0_INN3	PF23
CH0_INN4	PF21
CH0_INN5	PF22

©Shanghai HPMICRO Semiconductor Co., Ltd.

ACMP0 信号名称	引脚
CH0_INN6	PF26
CH0_INN7	PF16
CH0_INP1	PF31
CH0_INP2	PF29
CH0_INP3	PF25
CH0_INP4	PF20
CH0_INP5	PF24
CH0_INP6	PF27
CH0_INP7	PF19
CH1_INN1	PF30
CH1_INN2	PF28
CH1_INN3	PF23
CH1_INN4	PF21
CH1_INN5	PF22
CH1_INN6	PF26
CH1_INN7	PF17
CH1_INP1	PF31
CH1_INP2	PF29
CH1_INP3	PF25
CH1_INP4	PF20
CH1_INP5	PF24
CH1_INP6	PF27
CH1_INP7	PF18

表 92: ACMP0 信号引脚

ADC0 信号名称	引脚
IN00	PF27
IN01	PF26
IN02	PF21
IN03	PF20
IN04	PF29
IN05	PF28
IN06	PF30
IN07	PF31
IN08	PF16
IN09	PF25
IN10	PF24
IN11	PF18
IN12	PF17
IN13	PF19

©Shanghai HPMICRO Semiconductor Co., Ltd.

ADC0 信号名称	引脚
IN14	PF22
IN15	PF23

表 93: ADC0 信号引脚

ADC1 信号名称	引脚
IN00	PF27
IN01	PF26
IN02	PF21
IN03	PF20
IN04	PF29
IN05	PF28
IN06	PF30
IN07	PF31
IN08	PF16
IN09	PF25
IN10	PF24
IN11	PF18
IN12	PF17
IN13	PF19
IN14	PF22
IN15	PF23

表 94: ADC1 信号引脚

ESC0 端口	高速信号分组	高速信号名称	引脚
P0	A	P0_RXCK	PA21
		P0_RXDV	PA16
		P0_RXD_0	PA17
		P0_RXD_1	PA18
		P0_RXD_2	PA19
		P0_RXD_3	PA20
		P0_RXER	PA23
		P0_TXCK	PA24
		P0_TXD_0	PA25
		P0_TXD_1	PA26
		P0_TXD_2	PA27
		P0_TXD_3	PA28
		P0_TXEN	PA29
	B	P0_RXCK	PB05
		P0_RXDV	PB00
		P0_RXD_0	PB01

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 端口	高速信号分组	高速信号名称	引脚
		P0_RXD_1	PB02
		P0_RXD_2	PB03
		P0_RXD_3	PB04
		P0_RXER	PA23
		P0_TXCK	PB06
		P0_TXD_0	PB07
		P0_TXD_1	PB08
		P0_TXD_2	PB09
		P0_TXD_3	PB10
		P0_TXEN	PB11
	C	P0_RXCK	PV05
		P0_RXDV	PV00
		P0_RXD_0	PV01
		P0_RXD_1	PV02
		P0_RXD_2	PV03
		P0_RXD_3	PV04
		P0_RXER	PV15
		P0_TXCK	PV06
		P0_TXD_0	PV07
		P0_TXD_1	PV08
		P0_TXD_2	PV09
		P0_TXD_3	PV10
		P0_TXEN	PV11
P1	A	P1_RXCK	PF13
		P1_RXDV	PF08
		P1_RXD_0	PF09
		P1_RXD_1	PF10
		P1_RXD_2	PF11
		P1_RXD_3	PF12
		P1_RXER	PF14
		P1_TXCK	PF02
		P1_TXD_0	PF03
		P1_TXD_1	PF04
		P1_TXD_2	PF05
		P1_TXD_3	PF06
		P1_TXEN	PF07
	B	P1_RXCK	PW05
		P1_RXDV	PW00
		P1_RXD_0	PW01
		P1_RXD_1	PW02
		P1_RXD_2	PW03
		P1_RXD_3	PW04

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 端口	高速信号分组	高速信号名称	引脚
		P1_RXER	PW15
		P1_TXCK	PW06
		P1_TXD_0	PW07
		P1_TXD_1	PW08
		P1_TXD_2	PW09
		P1_TXD_3	PW10
		P1_TXEN	PW11
P2	A	P2_RXCK	PD21
		P2_RXDV	PD16
		P2_RXD_0	PD17
		P2_RXD_1	PD18
		P2_RXD_2	PD19
		P2_RXD_3	PD20
		P2_RXER	PD22
		P2_TXCK	PD23
		P2_TXD_0	PD24
		P2_TXD_1	PD25
		P2_TXD_2	PD26
		P2_TXD_3	PD27
		P2_TXEN	PD28
-	A	MDC	PA31
		MDIO	PA30
	B	MDC	PF00
		MDIO	PF01
	C	MDC	PD31
		MDIO	PD30

注：一个端口的信号须使用同一分组的引脚，不同端口的信号可以使用不同分组的引脚。

表 95: ESC0 高速信号引脚

ESC0 非高速信号名称	引脚
CTR_0	PA25 PC09 PC18 PD00 PV12
CTR_1	PA28 PC10 PC19 PD01 PE03 PW12

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
CTR_2	PC11 PC20 PD02 PE04
CTR_3	PC12 PC21 PD03 PE05
CTR_4	PB24 PC13 PC27 PD04 PE00
CTR_5	PB25 PC14 PC28 PD05 PE01
CTR_6	PB26 PC15 PC29 PD06 PE02 PW16
CTR_7	PB27 PB30 PC16 PC30 PD07 PW17
CTR_8	PB28 PB31 PC17 PC31 PD08
EVTI_0	PB24 PF21
EVTI_1	PB26 PE04 PF22
EVTO_0	PB25

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
	PF18
EVTO_1	PB29 PE00 PF20
GPI_00	PC15 PD31
GPI_01	PC14 PD30
GPI_02	PC13 PD29
GPI_03	PC12 PD28
GPI_04	PC11 PD27
GPI_05	PC10 PD26
GPI_06	PC09 PD25
GPI_07	PC08 PD24
GPI_08	PC07 PD23
GPI_09	PC06 PD22
GPI_10	PC05 PD21
GPI_11	PC04 PD20
GPI_12	PC03 PD19
GPI_13	PC02 PD18
GPI_14	PC01 PD17
GPI_15	PC00 PD16
GPI_16	PD15
GPI_17	PD14
GPI_18	PD13
GPI_19	PD12
GPI_20	PD11

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
GPI_21	PD10
GPI_22	PD09
GPI_23	PD08
GPI_24	PD07
GPI_25	PD06
GPI_26	PD05
GPI_27	PD04
GPI_28	PD03
GPI_29	PD02
GPI_30	PD01
GPI_31	PD00
GPI_32	PC31
GPI_33	PC30
GPI_34	PC29
GPI_35	PC28
GPI_36	PC27
GPI_37	PC26
GPI_38	PC25
GPI_39	PC24
GPI_40	PC23
GPI_41	PC22
GPI_42	PC21
GPI_43	PC20
GPI_44	PC19
GPI_45	PC18
GPI_46	PC17
GPI_47	PC16
GPI_48	PC15
GPI_49	PC14
GPI_50	PC13
GPI_51	PC12
GPI_52	PC11
GPI_53	PC10
GPI_54	PC09
GPI_55	PC08
GPI_56	PC07
GPI_57	PC06
GPI_58	PC05
GPI_59	PC04
GPI_60	PC03

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
GPI_61	PC02
GPI_62	PC01
GPI_63	PC00
GPO_00	PC00 PD16
GPO_01	PC01 PD17
GPO_02	PC02 PD18
GPO_03	PC03 PD19
GPO_04	PC04 PD20
GPO_05	PC05 PD21
GPO_06	PC06 PD22
GPO_07	PC07 PD23
GPO_08	PC08 PD24
GPO_09	PC09 PD25
GPO_10	PC10 PD26
GPO_11	PC11 PD27
GPO_12	PC12 PD28
GPO_13	PC13 PD29
GPO_14	PC14 PD30
GPO_15	PC15 PD31
GPO_16	PC16
GPO_17	PC17
GPO_18	PC18
GPO_19	PC19
GPO_20	PC20
GPO_21	PC21

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
GPO_22	PC22
GPO_23	PC23
GPO_24	PC24
GPO_25	PC25
GPO_26	PC26
GPO_27	PC27
GPO_28	PC28
GPO_29	PC29
GPO_30	PC30
GPO_31	PC31
GPO_32	PD00
GPO_33	PD01
GPO_34	PD02
GPO_35	PD03
GPO_36	PD04
GPO_37	PD05
GPO_38	PD06
GPO_39	PD07
GPO_40	PD08
GPO_41	PD09
GPO_42	PD10
GPO_43	PD11
GPO_44	PD12
GPO_45	PD13
GPO_46	PD14
GPO_47	PD15
GPO_48	PD16
GPO_49	PD17
GPO_50	PD18
GPO_51	PD19
GPO_52	PD20
GPO_53	PD21
GPO_54	PD22
GPO_55	PD23
GPO_56	PD24
GPO_57	PD25
GPO_58	PD26
GPO_59	PD27
GPO_60	PD28
GPO_61	PD29

©Shanghai HPMICRO Semiconductor Co., Ltd.

ESC0 非高速信号名称	引脚
GPO_62	PD30
GPO_63	PD31
REFCK	PA09 PD00 PD01 PD14 PD15 PD29 PW20 PW21
SCL	PD02 PD08
SDA	PD03 PD09

表 96: ESC0 非高速信号引脚

ETH0 高速信号分组	高速信号名称	引脚
A	MDC	PF00
	MDIO	PF01
	RXCK	PF13
	RXDV	PF08
	RXD_0	PF09
	RXD_1	PF10
	RXD_2	PF11
	RXD_3	PF12
	RXER	PF14
	TXCK	PF02
	TXD_0	PF03
	TXD_1	PF04
	TXD_2	PF05
	TXD_3	PF06
	TXEN	PF07
	TXER	PF15
B	MDC	PA31
	MDIO	PA30
	RXCK	PB05
	RXDV	PB00
	RXD_0	PB01
	RXD_1	PB02
	RXD_2	PB03

©Shanghai HPMICRO Semiconductor Co., Ltd.

ETH0 高速信号分组	高速信号名称	引脚
	RXD_3	PB04
	RXER	PA23
	TXCK	PB06
	TXD_0	PB07
	TXD_1	PB08
	TXD_2	PB09
	TXD_3	PB10
	TXEN	PB11
	TXER	PA22
C	MDC	PW17
	MDIO	PW16
	RXCK	PW05
	RXDV	PW00
	RXD_0	PW01
	RXD_1	PW02
	RXD_2	PW03
	RXD_3	PW04
	RXER	PW12
	TXCK	PW06
	TXD_0	PW07
	TXD_1	PW08
	TXD_2	PW09
	TXD_3	PW10
	TXEN	PW11
	TXER	PW20

表 97: ETH0 高速信号引脚

ETH0 非高速信号名称	引脚
COL	PE04 PW21
CRS	PE05 PW15
EVTI_0	PB24 PF21
EVTI_1	PB26 PE04 PF22
EVTO_0	PB25 PF18
EVTO_1	PB29

©Shanghai HPMICRO Semiconductor Co., Ltd.

ETH0 非高速信号名称	引脚
	PE00 PF20

表 98: ETH0 非高速信号引脚

EUI0 信号名称	引脚
CK	PA16 PF02
DI	PA18 PF04
DO	PA19 PF05
SH	PA17 PF03

表 99: EUI0 信号引脚

EUI1 信号名称	引脚
CK	PB26 PF08
DI	PB28 PF10
DO	PB29 PF11
SH	PB27 PF09

表 100: EUI1 信号引脚

EWDG0 信号名称	引脚
RST	PA26

表 101: EWDG0 信号引脚

EWDG1 信号名称	引脚
RST	PD02

表 102: EWDG1 信号引脚

GPIO 信号名称	引脚
A_00	PA00
A_01	PA01
A_02	PA02

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 信号名称	引脚
A_03	PA03
A_04	PA04
A_05	PA05
A_06	PA06
A_07	PA07
A_08	PA08
A_09	PA09
A_16	PA16
A_17	PA17
A_18	PA18
A_19	PA19
A_20	PA20
A_21	PA21
A_22	PA22
A_23	PA23
A_24	PA24
A_25	PA25
A_26	PA26
A_27	PA27
A_28	PA28
A_29	PA29
A_30	PA30
A_31	PA31
B_00	PB00
B_01	PB01
B_02	PB02
B_03	PB03
B_04	PB04
B_05	PB05
B_06	PB06
B_07	PB07
B_08	PB08
B_09	PB09
B_10	PB10
B_11	PB11
B_24	PB24
B_25	PB25
B_26	PB26
B_27	PB27
B_28	PB28

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 信号名称	引脚
B_29	PB29
B_30	PB30
B_31	PB31
C_00	PC00
C_01	PC01
C_02	PC02
C_03	PC03
C_04	PC04
C_05	PC05
C_06	PC06
C_07	PC07
C_08	PC08
C_09	PC09
C_10	PC10
C_11	PC11
C_12	PC12
C_13	PC13
C_14	PC14
C_15	PC15
C_16	PC16
C_17	PC17
C_18	PC18
C_19	PC19
C_20	PC20
C_21	PC21
C_22	PC22
C_23	PC23
C_24	PC24
C_25	PC25
C_26	PC26
C_27	PC27
C_28	PC28
C_29	PC29
C_30	PC30
C_31	PC31
D_00	PD00
D_01	PD01
D_02	PD02
D_03	PD03
D_04	PD04

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 信号名称	引脚
D_05	PD05
D_06	PD06
D_07	PD07
D_08	PD08
D_09	PD09
D_10	PD10
D_11	PD11
D_12	PD12
D_13	PD13
D_14	PD14
D_15	PD15
D_16	PD16
D_17	PD17
D_18	PD18
D_19	PD19
D_20	PD20
D_21	PD21
D_22	PD22
D_23	PD23
D_24	PD24
D_25	PD25
D_26	PD26
D_27	PD27
D_28	PD28
D_29	PD29
D_30	PD30
D_31	PD31
E_00	PE00
E_01	PE01
E_02	PE02
E_03	PE03
E_04	PE04
E_05	PE05
F_00	PF00
F_01	PF01
F_02	PF02
F_03	PF03
F_04	PF04
F_05	PF05
F_06	PF06

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 信号名称	引脚
F_07	PF07
F_08	PF08
F_09	PF09
F_10	PF10
F_11	PF11
F_12	PF12
F_13	PF13
F_14	PF14
F_15	PF15
F_16	PF16
F_17	PF17
F_18	PF18
F_19	PF19
F_20	PF20
F_21	PF21
F_22	PF22
F_23	PF23
F_24	PF24
F_25	PF25
F_26	PF26
F_27	PF27
F_28	PF28
F_29	PF29
F_30	PF30
F_31	PF31
V_00	PV00
V_01	PV01
V_02	PV02
V_03	PV03
V_04	PV04
V_05	PV05
V_06	PV06
V_07	PV07
V_08	PV08
V_09	PV09
V_10	PV10
V_11	PV11
V_12	PV12
V_15	PV15
W_00	PW00

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 信号名称	引脚
W_01	PW01
W_02	PW02
W_03	PW03
W_04	PW04
W_05	PW05
W_06	PW06
W_07	PW07
W_08	PW08
W_09	PW09
W_10	PW10
W_11	PW11
W_12	PW12
W_15	PW15
W_16	PW16
W_17	PW17
W_20	PW20
W_21	PW21
X_00	PX00
X_01	PX01
X_02	PX02
X_03	PX03
X_04	PX04
X_05	PX05
X_06	PX06
X_07	PX07

表 103: GPIO 信号引脚

GPTMR0 信号名称	引脚
CAPT_0	PA06 PC06 PV06
CAPT_1	PA09 PC09 PV09
COMP_0	PA07 PC07 PV07
COMP_1	PA08 PC08 PV08

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPTMR0 信号名称	引脚
COMP_2	PC10 PV10
COMP_3	PC15 PV15

表 104: GPTMR0 信号引脚

GPTMR1 信号名称	引脚
CAPT_0	PA01 PC01 PE01 PV01
CAPT_1	PA03 PC03 PE03 PV03
COMP_0	PA00 PC00 PE00 PV00
COMP_1	PA02 PC02 PE02 PV02
COMP_2	PA05 PC05 PE05 PV05
COMP_3	PC13

表 105: GPTMR1 信号引脚

GPTMR2 信号名称	引脚
CAPT_0	PA22 PC22 PX06
CAPT_1	PA25 PC25
COMP_0	PA23 PC23 PX07
COMP_1	PA24

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPTMR2 信号名称	引脚
	PC24
COMP_2	PA26 PC26
COMP_3	PA31 PC31

表 106: GPTMR2 信号引脚

GPTMR3 信号名称	引脚
CAPT_0	PA17 PC17 PX01
CAPT_1	PA19 PC19 PX03
COMP_0	PA16 PC16 PX00
COMP_1	PA18 PC18 PX02
COMP_2	PA21 PC21 PX05
COMP_3	PA29 PC29

表 107: GPTMR3 信号引脚

I2C0 信号名称	引脚
SCL	PA08 PB08 PC08 PD08 PF08 PV08
SDA	PA09 PB09 PC09 PD09 PF09 PV09

©Shanghai HPMICRO Semiconductor Co., Ltd.

I2C0 信号名称	引脚

表 108: I2C0 信号引脚

I2C1 信号名称	引脚
SCL	PC13 PD13 PF13
SDA	PC12 PD12 PF12

表 109: I2C1 信号引脚

I2C2 信号名称	引脚
SCL	PA02 PB02 PC02 PD02 PE02 PF02 PV02
SDA	PA03 PB03 PC03 PD03 PE03 PF03 PV03

表 110: I2C2 信号引脚

I2C3 信号名称	引脚
SCL	PA07 PB07 PC07 PD07 PF07 PV07
SDA	PA06 PB06 PC06 PD06 PF06

©Shanghai HPMICRO Semiconductor Co., Ltd.

I2C3 信号名称	引脚
	PV06

表 111: I2C3 信号引脚

JTAG 信号名称	引脚
TCK	PA06
TDI	PA05
TDO	PA04
TMS	PA07
TRST	PA08

表 112: JTAG 信号引脚

MCAN0 信号名称	引脚
RXD	PA01 PB01 PC01 PD01 PE01 PF01 PV01 PW01
STBY	PA02 PB02 PC02 PD02 PE02 PF02 PV02 PW02
TXD	PA00 PB00 PC00 PD00 PE00 PF00 PV00 PW00

表 113: MCAN0 信号引脚

©Shanghai HPMICRO Semiconductor Co., Ltd.

MCAN1 信号名称	引脚
RXD	PA04 PB04 PC04 PD04 PE04 PF04 PV04 PW04
STBY	PA03 PB03 PC03 PD03 PE03 PF03 PV03 PW03
TXD	PA05 PB05 PC05 PD05 PE05 PF05 PV05 PW05

表 114: MCAN1 信号引脚

MCAN2 信号名称	引脚
RXD	PA09 PB09 PC09 PD09 PF09 PV09 PW09
STBY	PB10 PC10 PD10 PF10 PV10 PW10
TXD	PA08

©Shanghai HPMICRO Semiconductor Co., Ltd.

MCAN2 信号名称	引脚
	PB08 PC08 PD08 PF08 PV08 PW08

表 115: MCAN2 信号引脚

MCAN3 信号名称	引脚
RXD	PC14 PD14 PF14
STBY	PC13 PD13 PF13
TXD	PC15 PD15 PF15

表 116: MCAN3 信号引脚

OWR0 信号名称	引脚
DAT	PA21 PC00 PD25 PF12

表 117: OWR0 信号引脚

OWR1 信号名称	引脚
DAT	PA22 PC01 PD26 PF13

表 118: OWR1 信号引脚

PPI0 高速信号分组	高速信号名称	引脚
	CLK	PC29
	CS_0	PC30
	CS_1	PC31
	CS_2	PD11

©Shanghai HPMICRO Semiconductor Co., Ltd.

PPI0 高速信号分组	高速信号名称	引脚
	CS_3	PD08
	CTR_0	PC27
	CTR_1	PD10
	CTR_2	PC22
	CTR_3	PD07
	CTR_4	PE00
	CTR_5	PE01
	CTR_6	PE02
	CTR_7	PE03
	DM_0	PD23
	DM_1	PD15
	DM_2	PC12
	DM_3	PC15
	DQ_00	PD31
	DQ_01	PD30
	DQ_02	PD29
	DQ_03	PD28
	DQ_04	PD27
	DQ_05	PD26
	DQ_06	PD24
	DQ_07	PD25
	DQ_08	PD14
	DQ_09	PD17
	DQ_10	PD16
	DQ_11	PD19
	DQ_12	PD18
	DQ_13	PD21
	DQ_14	PD20
	DQ_15	PD22
	DQ_16	PC16
	DQ_17	PC17
	DQ_18	PC13
	DQ_19	PC14
	DQ_20	PC10
	DQ_21	PC11
	DQ_22	PC02
	DQ_23	PC09
	DQ_24	PC00
	DQ_25	PC01
	DQ_26	PC03
	DQ_27	PC04
	DQ_28	PC05

©Shanghai HPMICRO Semiconductor Co., Ltd.

PPI0 高速信号分组	高速信号名称	引脚
	DQ_29	PC06
	DQ_30	PC07
	DQ_31	PC08
B	CLK	PC29
	CS_0	PC30
	CS_1	PC31
	CS_2	PD11
	CS_3	PD08
	CTR_0	PC27
	CTR_1	PD10
	CTR_2	PC22
	CTR_3	PD07
	CTR_4	PE00
	CTR_5	PE01
	CTR_6	PE02
	CTR_7	PE03
	DM_0	PC28
	DM_1	PD13
	DQ_00	PD02
	DQ_01	PD03
	DQ_02	PD00
	DQ_03	PD01
	DQ_04	PC18
	DQ_05	PC19
	DQ_06	PC20
	DQ_07	PC21
	DQ_08	PC23
	DQ_09	PC24
	DQ_10	PD04
	DQ_11	PC25
	DQ_12	PC26
	DQ_13	PD05
	DQ_14	PD06
	DQ_15	PD12

表 119: PPI0 高速信号引脚

PWM0 高速信号分组	高速信号名称	引脚
	P_0	PA00
	P_1	PA01
	P_2	PA02
A		

©Shanghai HPMICRO Semiconductor Co., Ltd.

PWM0 高速信号分组	高速信号名称	引脚
	P_3	PA03
	P_4	PA04
	P_5	PA05
	P_6	PA06
	P_7	PA07
B	P_0	PB00
	P_1	PB01
	P_2	PB02
	P_3	PB03
	P_4	PB04
	P_5	PB05
	P_6	PB06
	P_7	PB07
C	P_0	PC00
	P_1	PC01
	P_2	PC02
	P_3	PC03
	P_4	PC04
	P_5	PC05
	P_6	PC06
	P_7	PC07
D	P_0	PD00
	P_1	PD01
	P_2	PD02
	P_3	PD03
	P_4	PD04
	P_5	PD05
	P_6	PD06
	P_7	PD07
E	P_0	PE00
	P_1	PE01
	P_2	PE02
	P_3	PE03
	P_4	PE04
	P_5	PE05
F	P_0	PF00
	P_1	PF01
	P_2	PF02
	P_3	PF03
	P_4	PF04

©Shanghai HPMICRO Semiconductor Co., Ltd.

PWM0 高速信号分组	高速信号名称	引脚
	P_5	PF05
	P_6	PF06
	P_7	PF07

表 120: PWM0 高速信号引脚

PWM1 高速信号分组	高速信号名称	引脚
A	P_0	PA08
	P_1	PA09
B	P_0	PB08
	P_1	PB09
	P_2	PB10
	P_3	PB11
C	P_0	PC08
	P_1	PC09
	P_2	PC10
	P_3	PC11
	P_4	PC12
	P_5	PC13
	P_6	PC14
	P_7	PC15
D	P_0	PD08
	P_1	PD09
	P_2	PD10
	P_3	PD11
	P_4	PD12
	P_5	PD13
	P_6	PD14
	P_7	PD15
E	P_0	PF08
	P_1	PF09
	P_2	PF10
	P_3	PF11
	P_4	PF12
	P_5	PF13
	P_6	PF14
	P_7	PF15

表 121: PWM1 高速信号引脚

©Shanghai HPMICRO Semiconductor Co., Ltd.

QEI0 信号名称	引脚
A	PB07 PC07 PD07 PF07
B	PB06 PC06 PD06 PF06
F	PB03 PC03 PD03 PF03
H0	PB04 PC04 PD04 PF04
H1	PB02 PC02 PD02 PF02
Z	PB05 PC05 PD05 PF05

表 122: QEI0 信号引脚

QEI1 信号名称	引脚
A	PA30 PB30 PC13 PC30 PD30
B	PA31 PB31 PC14 PC31 PD31
F	PA27 PB27 PC10 PC27

©Shanghai HPMICRO Semiconductor Co., Ltd.

QEI1 信号名称	引脚
	PD27
H0	PA28 PB28 PC11 PC28 PD28
H1	PA26 PB26 PC09 PC26 PD26
Z	PA29 PB29 PC12 PC29 PD29

表 123: QEI1 信号引脚

QEO0 信号名称	引脚
A	PA23 PB07 PC07 PD07 PF07
B	PA22 PB06 PC06 PD06 PF06
Z	PA21 PB05 PC05 PD05 PF05

表 124: QEO0 信号引脚

QEO1 信号名称	引脚
A	PA16 PB00 PC13

©Shanghai HPMICRO Semiconductor Co., Ltd.

QEO1 信号名称	引脚
	PC23 PD23 PE00 PF00
B	PA17 PB01 PC14 PC22 PD22 PE01 PF01
Z	PA18 PB02 PC12 PC21 PD21 PE02 PF02

表 125: QEO1 信号引脚

SDM0 高速信号分组	高速信号名称	引脚
A	CLK_0	PF17
	CLK_1	PF19
	CLK_2	PF22
	CLK_3	PF23
	DAT_0	PF16
	DAT_1	PF18
	DAT_2	PF21
	DAT_3	PF20
B	CLK_0	PF25
	CLK_1	PF27
	CLK_2	PF30
	CLK_3	PF31
	DAT_0	PF24
	DAT_1	PF26
	DAT_2	PF29
	DAT_3	PF28
C	CLK_0	PA23
	CLK_1	PA21
	CLK_2	PA19

©Shanghai HPMICRO Semiconductor Co., Ltd.

SDM0 高速信号分组	高速信号名称	引脚
	CLK_3	PA17
	DAT_0	PA22
	DAT_1	PA20
	DAT_2	PA18
	DAT_3	PA16
D	CLK_0	PD30
	CLK_1	PD28
	CLK_2	PD26
	CLK_3	PD25
	DAT_0	PD31
	DAT_1	PD29
	DAT_2	PD27
	DAT_3	PD24
E	CLK_0	PB30
	CLK_1	PB28
	CLK_2	PB26
	CLK_3	PB24
	DAT_0	PB31
	DAT_1	PB29
	DAT_2	PB27
	DAT_3	PB25

表 126: SDM0 高速信号引脚

SOC 信号名称	引脚
REF0	PC29 PW20
REF1	PC30 PW21

表 127: SOC 信号引脚

SPI0 高速信号分组	高速信号名称	引脚
A	CS_0	PC05
	MISO	PC06
	MOSI	PC07
	SCLK	PC04
B	CS_0	PV05
	MISO	PV06
	MOSI	PV07
	SCLK	PV04

©Shanghai HPMICRO Semiconductor Co., Ltd.

SPI0 高速信号分组	高速信号名称	引脚

表 128: SPI0 高速信号引脚

SPI1 高速信号分组	高速信号名称	引脚
A	CS_0	PA05
	MISO	PA06
	MOSI	PA07
	SCLK	PA04
B	CS_0	PC11
	CS_1	PC09
	CS_2	PC08
	CS_3	PC03
	DAT2	PC14
	DAT3	PC15
	MISO	PC12
	MOSI	PC13
	SCLK	PC10
C	CS_0	PV11
	CS_1	PV09
	CS_2	PV08
	CS_3	PV03
	DAT3	PV15
	MISO	PV12
	SCLK	PV10

表 129: SPI1 高速信号引脚

SPI2 高速信号分组	高速信号名称	引脚
A	CS_0	PA21
	MISO	PA22
	MOSI	PA23
	SCLK	PA20
B	CS_0	PC27
	CS_1	PC25
	CS_2	PC24
	CS_3	PC19
	DAT2	PC30
	DAT3	PC31
	MISO	PC28
	MOSI	PC29
	SCLK	PC26

表 130: SPI2 高速信号引脚

©Shanghai HPMICRO Semiconductor Co., Ltd.

SPI3 高速信号分组	高速信号名称	引脚
A	CS_0	PA27
	CS_1	PA25
	CS_2	PA24
	CS_3	PA19
	DAT2	PA30
	DAT3	PA31
	MISO	PA28
	MOSI	PA29
	SCLK	PA26
B	CS_0	PC21
	MISO	PC22
	MOSI	PC23
	SCLK	PC20
C	CS_0	PX05
	MISO	PX06
	MOSI	PX07
	SCLK	PX04

表 131: SPI3 高速信号引脚

SYSCTL 信号名称	引脚
CLK_OBS_0	PA00 PD16
CLK_OBS_1	PA02 PD17
CLK_OBS_2	PA01 PD15
CLK_OBS_3	PA03 PD14

表 132: SYSCTL 信号引脚

TRGM 信号名称	引脚
P_00	PA00 PB00 PC00 PD00 PE00 PF00
P_01	PA01 PB01 PC01

©Shanghai HPMICRO Semiconductor Co., Ltd.

TRGM 信号名称	引脚
	PD01 PE01 PF01
P_02	PA02 PB02 PC02 PD02 PE02 PF02
P_03	PA03 PB03 PC03 PD03 PE03 PF03
P_04	PA04 PB04 PC04 PD04 PE04 PF04
P_05	PA05 PB05 PC05 PD05 PE05 PF05
P_06	PA06 PB06 PC06 PD06 PF06
P_07	PA07 PB07 PC07 PD07 PF07
P_08	PA08 PB08 PC08 PD08

©Shanghai HPMICRO Semiconductor Co., Ltd.

TRGM 信号名称	引脚
	PF08
P_09	PA09 PB09 PC09 PD09 PF09
P_10	PB10 PC10 PD10 PF10
P_11	PB11 PC11 PD11 PF11
P_12	PC12 PD12 PF12
P_13	PC13 PD13 PF13
P_14	PC14 PD14 PF14
P_15	PC15 PD15 PF15

表 133: TRGM 信号引脚

UART0 信号名称	引脚
CTS	PA03 PC03 PE03 PV03
DE	PA02 PC02 PE02 PV02
RTS	PA02 PC02 PE02

©Shanghai HPMICRO Semiconductor Co., Ltd.

UART0 信号名称	引脚
	PV02
RXD	PA01 PC01 PE01 PV01
TXD	PA00 PC00 PE00 PV00

表 134: UART0 信号引脚

UART1 信号名称	引脚
CTS	PA04 PC04 PE04 PV04
DE	PA05 PC05 PE05 PV05
RTS	PA05 PC05 PE05 PV05
RXD	PA06 PC06 PV06
TXD	PA07 PC07 PV07

表 135: UART1 信号引脚

UART2 信号名称	引脚
CTS	PC11 PV11
DE	PC10 PV10
RTS	PC10 PV10
RXD	PA09

©Shanghai HPMICRO Semiconductor Co., Ltd.

UART2 信号名称	引脚
	PC09 PV09
TXD	PA08 PC08 PV08

表 136: UART2 信号引脚

UART3 信号名称	引脚
CTS	PC12
DE	PC13
RTS	PC13
RXD	PC14
TXD	PC15

表 137: UART3 信号引脚

UART4 信号名称	引脚
CTS	PA19 PC19 PX03
DE	PA18 PC18 PX02
RTS	PA18 PC18 PX02
RXD	PA17 PC17 PX01
TXD	PA16 PC16 PX00

表 138: UART4 信号引脚

UART5 信号名称	引脚
CTS	PA20 PC20 PX04
DE	PA21 PC21

©Shanghai HPMICRO Semiconductor Co., Ltd.

UART5 信号名称	引脚
	PX05
RTS	PA21 PC21 PX05
RXD	PA22 PC22 PX06
TXD	PA23 PC23 PX07

表 139: UART5 信号引脚

UART6 信号名称	引脚
CTS	PA27 PC27
DE	PA26 PC26
RTS	PA26 PC26
RXD	PA25 PC25
TXD	PA24 PC24

表 140: UART6 信号引脚

UART7 信号名称	引脚
CTS	PA28 PC28
DE	PA29 PC29
RTS	PA29 PC29
RXD	PA30 PC30
TXD	PA31 PC31

表 141: UART7 信号引脚

©Shanghai HPMICRO Semiconductor Co., Ltd.

USB0 信号名称	引脚
ID	PE00 PF21 PF22
OC	PE03 PF20 PF23
PWR	PE01 PF18 PF19

表 142: USB0 信号引脚

XPI0 高速信号分组	高速信号名称	引脚
A	CA_CS0	PB30
	CA_CS1	PB24
	CA_DQS	PB25
	CA_D_0	PB27
	CA_D_1	PB28
	CA_D_2	PB26
	CA_D_3	PB31
	CA_SCLK	PB29
	CB_CS0	PC00
	CB_CS1	PC09
	CB_DQS	PC11
	CB_D_0	PC10
	CB_D_1	PC01
	CB_D_2	PC02
	CB_D_3	PC03
	CB_SCLK	PC04
B	CA_CS0	PB30
	CA_CS1	PB24
	CA_DQS	PX04
	CA_D_0	PB27
	CA_D_1	PB28
	CA_D_2	PB26
	CA_D_3	PB31
	CA_SCLK	PB29
	CB_CS0	PC00
	CB_CS1	PC09
	CB_DQS	PX00
	CB_D_0	PC10
	CB_D_1	PC01

©Shanghai HPMICRO Semiconductor Co., Ltd.

XPI0 高速信号分组	高速信号名称	引脚
	CB_D_2	PC02
	CB_D_3	PC03
	CB_SCLK	PC04
C	CA_CS0	PX05
	CA_DQS	PX04
	CA_D_0	PX01
	CA_D_1	PX06
	CA_D_2	PX07
	CA_D_3	PX03
	CA_SCLK	PX02
D	CA_CS0	PC05
	CA_CS1	PC13
	CA_DQS	PX04
	CA_D_0	PC15
	CA_D_1	PC06
	CA_D_2	PC12
	CA_D_3	PC07
	CA_SCLK	PC08
E	CA_CS0	PC05
	CA_CS1	PC13
	CA_DQS	PC16
	CA_D_0	PC15
	CA_D_1	PC06
	CA_D_2	PC12
	CA_D_3	PC07
	CA_SCLK	PC08

表 143: XPI0 高速信号引脚

©Shanghai HPMICRO Semiconductor Co., Ltd.

19.3 特殊功能引脚

芯片默认是通过 BOOT_MODE[0:1]=[PA02:PA03] 引脚选择三种不同的启动模式，启动配置如表 144。其他特殊引脚配置如表 145。

启动模式选择引脚		启动模式	说明
BOOT_MODE1	BOOT_MODE0		
0	0	XPI NOR 启动	从连接在 XPI0/1 上的串行 NOR FLASH 启动
0	1	在系统编程（ISP)/串行启动	从 UART0/USB0 上烧写固件，OTP，或从 UART0/USB0 上启动
1	0	在系统编程（ISP)/串行启动	从 UART0/USB0 上烧写固件，OTP，或从 UART0/USB0 上启动
1	1	保留模式	保留模式

表 144: 启动配置表

引脚名称	描述	建议用法
XTAL_IN	24MHz 时钟输入	接 24MHz 晶体或有源时钟
XTAL_OUT	24MHz 时钟输出	接 24MHz 晶体或悬空

表 145: 特殊功能引脚配置

19.4 IO 复位状态

表 146总结了本产品所有 IO 在系统复位后的状态：

名称	管脚	复位后状态
JTAG.TDO	PA04	高阻
JTAG.TDI	PA05	输入内部上拉
JTAG.TCK	PA06	输入内部下拉
JTAG.TMS	PA07	输入内部上拉
JTAG.TRST	PA08	输入内部上拉
GPIO	其余 IO	输入高阻

表 146: IO 复位状态表

©Shanghai HPMICRO Semiconductor Co., Ltd.

20 输入输出模块概述

本章节介绍了本产品的输入输出 IO 相关模块。本产品的输入输出相关控制模块包含通用 IO 控制模块 IOC，GPIO 控制器，快速 GPIO 控制以及 GPIO 管理器。

20.1 IO 控制器

通用 IO 控制器 IOC 可以控制通用 IO（PA，PB，PC，PD，PE，PF，PX）。

IO 控制器支持对任意 IO 进行配置，如开漏控制，内部上下拉控制，施密特触发器，压摆率，驱动能力等。还可以配置每一个 IO 的外设复用功能映射，模拟输入和 IO 状态监测功能。通用 IO 的外设复用功能由 IOC 配置，如图 21。




图 21: 通用 IO 外设复用功能选择

20.2 GPIO 控制器

GPIO 控制器包括：GPIO 控制器（GPIO0），快速 GPIO 控制器（FGPIO0）。

GPIO0 和 FGPIO0 可以控制通用 IO（PA，PB，PC，PD，PE，PF，PX）。对任一 IO，由 GPIO 管理器 GPIOM 配置决定具体哪个控制器生效。

GPIO 控制器 GPIO0 和快速 GPIO 控制器 FGPIO0，可以控制片上的通用 IO（PA，PB，PC，PD，PE，PF，PX）。

通用 IO 的 GPIO 控制如图 22。




图 22: 通用 IO GPIO 控制选择

快速 GPIO 控制器 (FGPIO0) 是处理器 CPU0 的私有外设，只能由 RISC-V 处理器访问。处理器支持以零等待周期访问自己的快速 GPIO 控制器。

GPIO 控制器与快速 GPIO 控制器功能基本相同，可以按照 IO 端口 Port 读取输入，配置 IO 的方向（输入或者输出），设置 IO 输出，或者同时把一个或者多个 IO 输出设置高，设置低或者翻转。

©Shanghai HPMICRO Semiconductor Co., Ltd.

GPIO 控制器支持配置和生成 GPIO 中断。快速 GPIO 控制器不支持中断。

20.3 GPIO 管理器 GPIOM

GPIO 管理器用来管理所有的 IO。它的主要功能是配置 IO 的管理权限。GPIO 管理器为每一个 IO 选择快速 GPIO 控制器和 GPIO 控制器中的一个，作为这个 IO 的控制器。

GPIO 管理器支持配置任意 IO 输入的可见度，即快速 GPIO 控制器和 GPIO 控制器的输入寄存器可否读取到 IO 的输入。

复位后，GPIO 管理器默认 GPIO0 控制所有的通用 IO。所有的 GPIO 控制器和快速 GPIO 控制器都可以读取到 IO 的输入。

©Shanghai HPMICRO Semiconductor Co., Ltd.

21 IO 控制器 IOC

本章节描述了 IO 控制器 IOC 的主要特性和功能。

21.1 特性总结

IO 控制器 IOC 的主要特性如下：

- 外设复用功能映射
- 输出回送控制 (loopback)
- 模拟功能配置
- 压摆率配置
- 开漏设置
- 施密特触发器
- 上下拉配置
- 驱动能力配置

21.2 功能描述

本章节描述 IO 控制器 IOC 的功能。

21.2.1 IO 基本配置

IO 控制器 IOC 可以用来配置 IO 的基本属性，这些属性包括 IO 的开漏选择，施密特触发器开关，压摆率内部上下拉电阻，以及驱动强度。用户可以通过 IOC_X_PAD_CTL 寄存器，配置任意 IO 的基本属性。

本产品的 IO 只支持 3.3V 工作电压。

IO 的开漏选择是指，用户可以把 IO 配置成开漏输出（open drain）。如果 IO 配置成开漏输出，那么输出低电平时，正常输出；输出高电平时，IO 不会驱动高电平，而是输出高阻，需要用户配置外部上拉电阻。

IO 的施密特触发器是指，用户可以打开 IO 的输入施密特触发器，即打开输入滞回（hysteresis），增加抗干扰能力。

IO 还可以打开内部的上下拉电阻，即可以配置成内部上拉，也可以配置成下拉。

IO 支持配置压摆率。

IO 支持配置驱动能力。

21.2.2 IO 外设功能配置

用户可以通过 IOC 的 IOC_X_FUNC_CTL 寄存器配置 IO 的外设功能，包括输出回送功能，模拟功能和外设功能映射。

用户打开 IO 的输出回送功能后，即可在输入端读取到输出信号。

用户打开 IO 的模拟功能后，这个 IO 就可以用作模拟外设的引脚，如 ADC，ACMP 等。需要注意的是，当通过 IOC_X_FUNC_CTL 寄存器的 ANALOG 位域配置将引脚选择为模拟功能时，会自动屏蔽该引脚的数字输入输出功能，包括关闭引脚数字输入及输出使能 (OE)、上拉下拉使能 (PE)、保持能力使能（KE），以减少对模拟模块输入输出的影响。当然，当需要在同一个引脚上将数字的输出作为模拟的输入（例如通过 ADC 模块测量该引脚的 GPIO 输出电压值），或将模拟的输出作为数字的输入时（例如 GPIO 读取 DAC 模块输出大概情况，即高/低电平），则不需要使能 IOC_X_FUNC_CTL 寄存器的 ANALOG 位域，但是需要提前配置好该引脚的数字功能，以避

©Shanghai HPMICRO Semiconductor Co., Ltd.

免数字与模拟模块同时产生输出等情况。

用户可以通过 IO 的外设功能复选器，选择映射到这个 IO 上的外设功能。有关 IO 和外设功能的映射表，请查阅 PINMUX 相关章节。

21.3 IOC 寄存器

21.3.1 寄存器说明

IOC 的寄存器列表如下：

IOC base address: 0xF4040000

PIOC base address: 0xF4118000

地址偏移	名称	描述	复位值
0x0000	PAD[PA00][FUNC_CTL]	ALT SELECT	0x00000000
0x0004	PAD[PA00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0008	PAD[PA01][FUNC_CTL]	ALT SELECT	0x00000000
0x000C	PAD[PA01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0010	PAD[PA02][FUNC_CTL]	ALT SELECT	0x00000000
0x0014	PAD[PA02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0018	PAD[PA03][FUNC_CTL]	ALT SELECT	0x00000000
0x001C	PAD[PA03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0020	PAD[PA04][FUNC_CTL]	ALT SELECT	0x00000000
0x0024	PAD[PA04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0028	PAD[PA05][FUNC_CTL]	ALT SELECT	0x00000000
0x002C	PAD[PA05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0030	PAD[PA06][FUNC_CTL]	ALT SELECT	0x00000000
0x0034	PAD[PA06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0038	PAD[PA07][FUNC_CTL]	ALT SELECT	0x00000000
0x003C	PAD[PA07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0040	PAD[PA08][FUNC_CTL]	ALT SELECT	0x00000000
0x0044	PAD[PA08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0048	PAD[PA09][FUNC_CTL]	ALT SELECT	0x00000000
0x004C	PAD[PA09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0080	PAD[PA16][FUNC_CTL]	ALT SELECT	0x00000000
0x0084	PAD[PA16][PAD_CTL]	PAD SETTINGS	0x01010056
0x0088	PAD[PA17][FUNC_CTL]	ALT SELECT	0x00000000
0x008C	PAD[PA17][PAD_CTL]	PAD SETTINGS	0x01010056
0x0090	PAD[PA18][FUNC_CTL]	ALT SELECT	0x00000000
0x0094	PAD[PA18][PAD_CTL]	PAD SETTINGS	0x01010056
0x0098	PAD[PA19][FUNC_CTL]	ALT SELECT	0x00000000
0x009C	PAD[PA19][PAD_CTL]	PAD SETTINGS	0x01010056
0x00A0	PAD[PA20][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00A4	PAD[PA20][PAD_CTL]	PAD SETTINGS	0x01010056
0x00A8	PAD[PA21][FUNC_CTL]	ALT SELECT	0x00000000
0x00AC	PAD[PA21][PAD_CTL]	PAD SETTINGS	0x01010056
0x00B0	PAD[PA22][FUNC_CTL]	ALT SELECT	0x00000000
0x00B4	PAD[PA22][PAD_CTL]	PAD SETTINGS	0x01010056
0x00B8	PAD[PA23][FUNC_CTL]	ALT SELECT	0x00000000
0x00BC	PAD[PA23][PAD_CTL]	PAD SETTINGS	0x01010056
0x00C0	PAD[PA24][FUNC_CTL]	ALT SELECT	0x00000000
0x00C4	PAD[PA24][PAD_CTL]	PAD SETTINGS	0x01010056
0x00C8	PAD[PA25][FUNC_CTL]	ALT SELECT	0x00000000
0x00CC	PAD[PA25][PAD_CTL]	PAD SETTINGS	0x01010056
0x00D0	PAD[PA26][FUNC_CTL]	ALT SELECT	0x00000000
0x00D4	PAD[PA26][PAD_CTL]	PAD SETTINGS	0x01010056
0x00D8	PAD[PA27][FUNC_CTL]	ALT SELECT	0x00000000
0x00DC	PAD[PA27][PAD_CTL]	PAD SETTINGS	0x01010056
0x00E0	PAD[PA28][FUNC_CTL]	ALT SELECT	0x00000000
0x00E4	PAD[PA28][PAD_CTL]	PAD SETTINGS	0x01010056
0x00E8	PAD[PA29][FUNC_CTL]	ALT SELECT	0x00000000
0x00EC	PAD[PA29][PAD_CTL]	PAD SETTINGS	0x01010056
0x00F0	PAD[PA30][FUNC_CTL]	ALT SELECT	0x00000000
0x00F4	PAD[PA30][PAD_CTL]	PAD SETTINGS	0x01010056
0x00F8	PAD[PA31][FUNC_CTL]	ALT SELECT	0x00000000
0x00FC	PAD[PA31][PAD_CTL]	PAD SETTINGS	0x01010056
0x0100	PAD[PB00][FUNC_CTL]	ALT SELECT	0x00000000
0x0104	PAD[PB00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0108	PAD[PB01][FUNC_CTL]	ALT SELECT	0x00000000
0x010C	PAD[PB01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0110	PAD[PB02][FUNC_CTL]	ALT SELECT	0x00000000
0x0114	PAD[PB02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0118	PAD[PB03][FUNC_CTL]	ALT SELECT	0x00000000
0x011C	PAD[PB03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0120	PAD[PB04][FUNC_CTL]	ALT SELECT	0x00000000
0x0124	PAD[PB04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0128	PAD[PB05][FUNC_CTL]	ALT SELECT	0x00000000
0x012C	PAD[PB05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0130	PAD[PB06][FUNC_CTL]	ALT SELECT	0x00000000
0x0134	PAD[PB06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0138	PAD[PB07][FUNC_CTL]	ALT SELECT	0x00000000
0x013C	PAD[PB07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0140	PAD[PB08][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0144	PAD[PB08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0148	PAD[PB09][FUNC_CTL]	ALT SELECT	0x00000000
0x014C	PAD[PB09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0150	PAD[PB10][FUNC_CTL]	ALT SELECT	0x00000000
0x0154	PAD[PB10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0158	PAD[PB11][FUNC_CTL]	ALT SELECT	0x00000000
0x015C	PAD[PB11][PAD_CTL]	PAD SETTINGS	0x01010056
0x01C0	PAD[PB24][FUNC_CTL]	ALT SELECT	0x00000000
0x01C4	PAD[PB24][PAD_CTL]	PAD SETTINGS	0x01010056
0x01C8	PAD[PB25][FUNC_CTL]	ALT SELECT	0x00000000
0x01CC	PAD[PB25][PAD_CTL]	PAD SETTINGS	0x01010056
0x01D0	PAD[PB26][FUNC_CTL]	ALT SELECT	0x00000000
0x01D4	PAD[PB26][PAD_CTL]	PAD SETTINGS	0x01010056
0x01D8	PAD[PB27][FUNC_CTL]	ALT SELECT	0x00000000
0x01DC	PAD[PB27][PAD_CTL]	PAD SETTINGS	0x01010056
0x01E0	PAD[PB28][FUNC_CTL]	ALT SELECT	0x00000000
0x01E4	PAD[PB28][PAD_CTL]	PAD SETTINGS	0x01010056
0x01E8	PAD[PB29][FUNC_CTL]	ALT SELECT	0x00000000
0x01EC	PAD[PB29][PAD_CTL]	PAD SETTINGS	0x01010056
0x01F0	PAD[PB30][FUNC_CTL]	ALT SELECT	0x00000000
0x01F4	PAD[PB30][PAD_CTL]	PAD SETTINGS	0x01010056
0x01F8	PAD[PB31][FUNC_CTL]	ALT SELECT	0x00000000
0x01FC	PAD[PB31][PAD_CTL]	PAD SETTINGS	0x01010056
0x0200	PAD[PC00][FUNC_CTL]	ALT SELECT	0x00000000
0x0204	PAD[PC00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0208	PAD[PC01][FUNC_CTL]	ALT SELECT	0x00000000
0x020C	PAD[PC01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0210	PAD[PC02][FUNC_CTL]	ALT SELECT	0x00000000
0x0214	PAD[PC02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0218	PAD[PC03][FUNC_CTL]	ALT SELECT	0x00000000
0x021C	PAD[PC03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0220	PAD[PC04][FUNC_CTL]	ALT SELECT	0x00000000
0x0224	PAD[PC04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0228	PAD[PC05][FUNC_CTL]	ALT SELECT	0x00000000
0x022C	PAD[PC05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0230	PAD[PC06][FUNC_CTL]	ALT SELECT	0x00000000
0x0234	PAD[PC06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0238	PAD[PC07][FUNC_CTL]	ALT SELECT	0x00000000
0x023C	PAD[PC07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0240	PAD[PC08][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0244	PAD[PC08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0248	PAD[PC09][FUNC_CTL]	ALT SELECT	0x00000000
0x024C	PAD[PC09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0250	PAD[PC10][FUNC_CTL]	ALT SELECT	0x00000000
0x0254	PAD[PC10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0258	PAD[PC11][FUNC_CTL]	ALT SELECT	0x00000000
0x025C	PAD[PC11][PAD_CTL]	PAD SETTINGS	0x01010056
0x0260	PAD[PC12][FUNC_CTL]	ALT SELECT	0x00000000
0x0264	PAD[PC12][PAD_CTL]	PAD SETTINGS	0x01010056
0x0268	PAD[PC13][FUNC_CTL]	ALT SELECT	0x00000000
0x026C	PAD[PC13][PAD_CTL]	PAD SETTINGS	0x01010056
0x0270	PAD[PC14][FUNC_CTL]	ALT SELECT	0x00000000
0x0274	PAD[PC14][PAD_CTL]	PAD SETTINGS	0x01010056
0x0278	PAD[PC15][FUNC_CTL]	ALT SELECT	0x00000000
0x027C	PAD[PC15][PAD_CTL]	PAD SETTINGS	0x01010056
0x0280	PAD[PC16][FUNC_CTL]	ALT SELECT	0x00000000
0x0284	PAD[PC16][PAD_CTL]	PAD SETTINGS	0x01010056
0x0288	PAD[PC17][FUNC_CTL]	ALT SELECT	0x00000000
0x028C	PAD[PC17][PAD_CTL]	PAD SETTINGS	0x01010056
0x0290	PAD[PC18][FUNC_CTL]	ALT SELECT	0x00000000
0x0294	PAD[PC18][PAD_CTL]	PAD SETTINGS	0x01010056
0x0298	PAD[PC19][FUNC_CTL]	ALT SELECT	0x00000000
0x029C	PAD[PC19][PAD_CTL]	PAD SETTINGS	0x01010056
0x02A0	PAD[PC20][FUNC_CTL]	ALT SELECT	0x00000000
0x02A4	PAD[PC20][PAD_CTL]	PAD SETTINGS	0x01010056
0x02A8	PAD[PC21][FUNC_CTL]	ALT SELECT	0x00000000
0x02AC	PAD[PC21][PAD_CTL]	PAD SETTINGS	0x01010056
0x02B0	PAD[PC22][FUNC_CTL]	ALT SELECT	0x00000000
0x02B4	PAD[PC22][PAD_CTL]	PAD SETTINGS	0x01010056
0x02B8	PAD[PC23][FUNC_CTL]	ALT SELECT	0x00000000
0x02BC	PAD[PC23][PAD_CTL]	PAD SETTINGS	0x01010056
0x02C0	PAD[PC24][FUNC_CTL]	ALT SELECT	0x00000000
0x02C4	PAD[PC24][PAD_CTL]	PAD SETTINGS	0x01010056
0x02C8	PAD[PC25][FUNC_CTL]	ALT SELECT	0x00000000
0x02CC	PAD[PC25][PAD_CTL]	PAD SETTINGS	0x01010056
0x02D0	PAD[PC26][FUNC_CTL]	ALT SELECT	0x00000000
0x02D4	PAD[PC26][PAD_CTL]	PAD SETTINGS	0x01010056
0x02D8	PAD[PC27][FUNC_CTL]	ALT SELECT	0x00000000
0x02DC	PAD[PC27][PAD_CTL]	PAD SETTINGS	0x01010056
0x02E0	PAD[PC28][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x02E4	PAD[PC28][PAD_CTL]	PAD SETTINGS	0x01010056
0x02E8	PAD[PC29][FUNC_CTL]	ALT SELECT	0x00000000
0x02EC	PAD[PC29][PAD_CTL]	PAD SETTINGS	0x01010056
0x02F0	PAD[PC30][FUNC_CTL]	ALT SELECT	0x00000000
0x02F4	PAD[PC30][PAD_CTL]	PAD SETTINGS	0x01010056
0x02F8	PAD[PC31][FUNC_CTL]	ALT SELECT	0x00000000
0x02FC	PAD[PC31][PAD_CTL]	PAD SETTINGS	0x01010056
0x0300	PAD[PD00][FUNC_CTL]	ALT SELECT	0x00000000
0x0304	PAD[PD00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0308	PAD[PD01][FUNC_CTL]	ALT SELECT	0x00000000
0x030C	PAD[PD01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0310	PAD[PD02][FUNC_CTL]	ALT SELECT	0x00000000
0x0314	PAD[PD02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0318	PAD[PD03][FUNC_CTL]	ALT SELECT	0x00000000
0x031C	PAD[PD03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0320	PAD[PD04][FUNC_CTL]	ALT SELECT	0x00000000
0x0324	PAD[PD04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0328	PAD[PD05][FUNC_CTL]	ALT SELECT	0x00000000
0x032C	PAD[PD05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0330	PAD[PD06][FUNC_CTL]	ALT SELECT	0x00000000
0x0334	PAD[PD06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0338	PAD[PD07][FUNC_CTL]	ALT SELECT	0x00000000
0x033C	PAD[PD07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0340	PAD[PD08][FUNC_CTL]	ALT SELECT	0x00000000
0x0344	PAD[PD08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0348	PAD[PD09][FUNC_CTL]	ALT SELECT	0x00000000
0x034C	PAD[PD09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0350	PAD[PD10][FUNC_CTL]	ALT SELECT	0x00000000
0x0354	PAD[PD10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0358	PAD[PD11][FUNC_CTL]	ALT SELECT	0x00000000
0x035C	PAD[PD11][PAD_CTL]	PAD SETTINGS	0x01010056
0x0360	PAD[PD12][FUNC_CTL]	ALT SELECT	0x00000000
0x0364	PAD[PD12][PAD_CTL]	PAD SETTINGS	0x01010056
0x0368	PAD[PD13][FUNC_CTL]	ALT SELECT	0x00000000
0x036C	PAD[PD13][PAD_CTL]	PAD SETTINGS	0x01010056
0x0370	PAD[PD14][FUNC_CTL]	ALT SELECT	0x00000000
0x0374	PAD[PD14][PAD_CTL]	PAD SETTINGS	0x01010056
0x0378	PAD[PD15][FUNC_CTL]	ALT SELECT	0x00000000
0x037C	PAD[PD15][PAD_CTL]	PAD SETTINGS	0x01010056
0x0380	PAD[PD16][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0384	PAD[PD16][PAD_CTL]	PAD SETTINGS	0x01010056
0x0388	PAD[PD17][FUNC_CTL]	ALT SELECT	0x00000000
0x038C	PAD[PD17][PAD_CTL]	PAD SETTINGS	0x01010056
0x0390	PAD[PD18][FUNC_CTL]	ALT SELECT	0x00000000
0x0394	PAD[PD18][PAD_CTL]	PAD SETTINGS	0x01010056
0x0398	PAD[PD19][FUNC_CTL]	ALT SELECT	0x00000000
0x039C	PAD[PD19][PAD_CTL]	PAD SETTINGS	0x01010056
0x03A0	PAD[PD20][FUNC_CTL]	ALT SELECT	0x00000000
0x03A4	PAD[PD20][PAD_CTL]	PAD SETTINGS	0x01010056
0x03A8	PAD[PD21][FUNC_CTL]	ALT SELECT	0x00000000
0x03AC	PAD[PD21][PAD_CTL]	PAD SETTINGS	0x01010056
0x03B0	PAD[PD22][FUNC_CTL]	ALT SELECT	0x00000000
0x03B4	PAD[PD22][PAD_CTL]	PAD SETTINGS	0x01010056
0x03B8	PAD[PD23][FUNC_CTL]	ALT SELECT	0x00000000
0x03BC	PAD[PD23][PAD_CTL]	PAD SETTINGS	0x01010056
0x03C0	PAD[PD24][FUNC_CTL]	ALT SELECT	0x00000000
0x03C4	PAD[PD24][PAD_CTL]	PAD SETTINGS	0x01010056
0x03C8	PAD[PD25][FUNC_CTL]	ALT SELECT	0x00000000
0x03CC	PAD[PD25][PAD_CTL]	PAD SETTINGS	0x01010056
0x03D0	PAD[PD26][FUNC_CTL]	ALT SELECT	0x00000000
0x03D4	PAD[PD26][PAD_CTL]	PAD SETTINGS	0x01010056
0x03D8	PAD[PD27][FUNC_CTL]	ALT SELECT	0x00000000
0x03DC	PAD[PD27][PAD_CTL]	PAD SETTINGS	0x01010056
0x03E0	PAD[PD28][FUNC_CTL]	ALT SELECT	0x00000000
0x03E4	PAD[PD28][PAD_CTL]	PAD SETTINGS	0x01010056
0x03E8	PAD[PD29][FUNC_CTL]	ALT SELECT	0x00000000
0x03EC	PAD[PD29][PAD_CTL]	PAD SETTINGS	0x01010056
0x03F0	PAD[PD30][FUNC_CTL]	ALT SELECT	0x00000000
0x03F4	PAD[PD30][PAD_CTL]	PAD SETTINGS	0x01010056
0x03F8	PAD[PD31][FUNC_CTL]	ALT SELECT	0x00000000
0x03FC	PAD[PD31][PAD_CTL]	PAD SETTINGS	0x01010056
0x0400	PAD[PE00][FUNC_CTL]	ALT SELECT	0x00000000
0x0404	PAD[PE00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0408	PAD[PE01][FUNC_CTL]	ALT SELECT	0x00000000
0x040C	PAD[PE01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0410	PAD[PE02][FUNC_CTL]	ALT SELECT	0x00000000
0x0414	PAD[PE02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0418	PAD[PE03][FUNC_CTL]	ALT SELECT	0x00000000
0x041C	PAD[PE03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0420	PAD[PE04][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0424	PAD[PE04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0428	PAD[PE05][FUNC_CTL]	ALT SELECT	0x00000000
0x042C	PAD[PE05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0500	PAD[PF00][FUNC_CTL]	ALT SELECT	0x00000000
0x0504	PAD[PF00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0508	PAD[PF01][FUNC_CTL]	ALT SELECT	0x00000000
0x050C	PAD[PF01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0510	PAD[PF02][FUNC_CTL]	ALT SELECT	0x00000000
0x0514	PAD[PF02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0518	PAD[PF03][FUNC_CTL]	ALT SELECT	0x00000000
0x051C	PAD[PF03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0520	PAD[PF04][FUNC_CTL]	ALT SELECT	0x00000000
0x0524	PAD[PF04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0528	PAD[PF05][FUNC_CTL]	ALT SELECT	0x00000000
0x052C	PAD[PF05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0530	PAD[PF06][FUNC_CTL]	ALT SELECT	0x00000000
0x0534	PAD[PF06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0538	PAD[PF07][FUNC_CTL]	ALT SELECT	0x00000000
0x053C	PAD[PF07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0540	PAD[PF08][FUNC_CTL]	ALT SELECT	0x00000000
0x0544	PAD[PF08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0548	PAD[PF09][FUNC_CTL]	ALT SELECT	0x00000000
0x054C	PAD[PF09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0550	PAD[PF10][FUNC_CTL]	ALT SELECT	0x00000000
0x0554	PAD[PF10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0558	PAD[PF11][FUNC_CTL]	ALT SELECT	0x00000000
0x055C	PAD[PF11][PAD_CTL]	PAD SETTINGS	0x01010056
0x0560	PAD[PF12][FUNC_CTL]	ALT SELECT	0x00000000
0x0564	PAD[PF12][PAD_CTL]	PAD SETTINGS	0x01010056
0x0568	PAD[PF13][FUNC_CTL]	ALT SELECT	0x00000000
0x056C	PAD[PF13][PAD_CTL]	PAD SETTINGS	0x01010056
0x0570	PAD[PF14][FUNC_CTL]	ALT SELECT	0x00000000
0x0574	PAD[PF14][PAD_CTL]	PAD SETTINGS	0x01010056
0x0578	PAD[PF15][FUNC_CTL]	ALT SELECT	0x00000000
0x057C	PAD[PF15][PAD_CTL]	PAD SETTINGS	0x01010056
0x0580	PAD[PF16][FUNC_CTL]	ALT SELECT	0x00000000
0x0584	PAD[PF16][PAD_CTL]	PAD SETTINGS	0x01010056
0x0588	PAD[PF17][FUNC_CTL]	ALT SELECT	0x00000000
0x058C	PAD[PF17][PAD_CTL]	PAD SETTINGS	0x01010056
0x0590	PAD[PF18][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0594	PAD[PF18][PAD_CTL]	PAD SETTINGS	0x01010056
0x0598	PAD[PF19][FUNC_CTL]	ALT SELECT	0x00000000
0x059C	PAD[PF19][PAD_CTL]	PAD SETTINGS	0x01010056
0x05A0	PAD[PF20][FUNC_CTL]	ALT SELECT	0x00000000
0x05A4	PAD[PF20][PAD_CTL]	PAD SETTINGS	0x01010056
0x05A8	PAD[PF21][FUNC_CTL]	ALT SELECT	0x00000000
0x05AC	PAD[PF21][PAD_CTL]	PAD SETTINGS	0x01010056
0x05B0	PAD[PF22][FUNC_CTL]	ALT SELECT	0x00000000
0x05B4	PAD[PF22][PAD_CTL]	PAD SETTINGS	0x01010056
0x05B8	PAD[PF23][FUNC_CTL]	ALT SELECT	0x00000000
0x05BC	PAD[PF23][PAD_CTL]	PAD SETTINGS	0x01010056
0x05C0	PAD[PF24][FUNC_CTL]	ALT SELECT	0x00000000
0x05C4	PAD[PF24][PAD_CTL]	PAD SETTINGS	0x01010056
0x05C8	PAD[PF25][FUNC_CTL]	ALT SELECT	0x00000000
0x05CC	PAD[PF25][PAD_CTL]	PAD SETTINGS	0x01010056
0x05D0	PAD[PF26][FUNC_CTL]	ALT SELECT	0x00000000
0x05D4	PAD[PF26][PAD_CTL]	PAD SETTINGS	0x01010056
0x05D8	PAD[PF27][FUNC_CTL]	ALT SELECT	0x00000000
0x05DC	PAD[PF27][PAD_CTL]	PAD SETTINGS	0x01010056
0x05E0	PAD[PF28][FUNC_CTL]	ALT SELECT	0x00000000
0x05E4	PAD[PF28][PAD_CTL]	PAD SETTINGS	0x01010056
0x05E8	PAD[PF29][FUNC_CTL]	ALT SELECT	0x00000000
0x05EC	PAD[PF29][PAD_CTL]	PAD SETTINGS	0x01010056
0x05F0	PAD[PF30][FUNC_CTL]	ALT SELECT	0x00000000
0x05F4	PAD[PF30][PAD_CTL]	PAD SETTINGS	0x01010056
0x05F8	PAD[PF31][FUNC_CTL]	ALT SELECT	0x00000000
0x05FC	PAD[PF31][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B00	PAD[PV00][FUNC_CTL]	ALT SELECT	0x00000000
0x0B04	PAD[PV00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B08	PAD[PV01][FUNC_CTL]	ALT SELECT	0x00000000
0x0B0C	PAD[PV01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B10	PAD[PV02][FUNC_CTL]	ALT SELECT	0x00000000
0x0B14	PAD[PV02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B18	PAD[PV03][FUNC_CTL]	ALT SELECT	0x00000000
0x0B1C	PAD[PV03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B20	PAD[PV04][FUNC_CTL]	ALT SELECT	0x00000000
0x0B24	PAD[PV04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B28	PAD[PV05][FUNC_CTL]	ALT SELECT	0x00000000
0x0B2C	PAD[PV05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B30	PAD[PV06][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0B34	PAD[PV06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B38	PAD[PV07][FUNC_CTL]	ALT SELECT	0x00000000
0x0B3C	PAD[PV07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B40	PAD[PV08][FUNC_CTL]	ALT SELECT	0x00000000
0x0B44	PAD[PV08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B48	PAD[PV09][FUNC_CTL]	ALT SELECT	0x00000000
0x0B4C	PAD[PV09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B50	PAD[PV10][FUNC_CTL]	ALT SELECT	0x00000000
0x0B54	PAD[PV10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B58	PAD[PV11][FUNC_CTL]	ALT SELECT	0x00000000
0x0B5C	PAD[PV11][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B60	PAD[PV12][FUNC_CTL]	ALT SELECT	0x00000000
0x0B64	PAD[PV12][PAD_CTL]	PAD SETTINGS	0x01010056
0x0B78	PAD[PV15][FUNC_CTL]	ALT SELECT	0x00000000
0x0B7C	PAD[PV15][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C00	PAD[PW00][FUNC_CTL]	ALT SELECT	0x00000000
0x0C04	PAD[PW00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C08	PAD[PW01][FUNC_CTL]	ALT SELECT	0x00000000
0x0C0C	PAD[PW01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C10	PAD[PW02][FUNC_CTL]	ALT SELECT	0x00000000
0x0C14	PAD[PW02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C18	PAD[PW03][FUNC_CTL]	ALT SELECT	0x00000000
0x0C1C	PAD[PW03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C20	PAD[PW04][FUNC_CTL]	ALT SELECT	0x00000000
0x0C24	PAD[PW04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C28	PAD[PW05][FUNC_CTL]	ALT SELECT	0x00000000
0x0C2C	PAD[PW05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C30	PAD[PW06][FUNC_CTL]	ALT SELECT	0x00000000
0x0C34	PAD[PW06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C38	PAD[PW07][FUNC_CTL]	ALT SELECT	0x00000000
0x0C3C	PAD[PW07][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C40	PAD[PW08][FUNC_CTL]	ALT SELECT	0x00000000
0x0C44	PAD[PW08][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C48	PAD[PW09][FUNC_CTL]	ALT SELECT	0x00000000
0x0C4C	PAD[PW09][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C50	PAD[PW10][FUNC_CTL]	ALT SELECT	0x00000000
0x0C54	PAD[PW10][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C58	PAD[PW11][FUNC_CTL]	ALT SELECT	0x00000000
0x0C5C	PAD[PW11][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C60	PAD[PW12][FUNC_CTL]	ALT SELECT	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0C64	PAD[PW12][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C78	PAD[PW15][FUNC_CTL]	ALT SELECT	0x00000000
0x0C7C	PAD[PW15][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C80	PAD[PW16][FUNC_CTL]	ALT SELECT	0x00000000
0x0C84	PAD[PW16][PAD_CTL]	PAD SETTINGS	0x01010056
0x0C88	PAD[PW17][FUNC_CTL]	ALT SELECT	0x00000000
0x0C8C	PAD[PW17][PAD_CTL]	PAD SETTINGS	0x01010056
0x0CA0	PAD[PW20][FUNC_CTL]	ALT SELECT	0x00000000
0x0CA4	PAD[PW20][PAD_CTL]	PAD SETTINGS	0x01010056
0x0CA8	PAD[PW21][FUNC_CTL]	ALT SELECT	0x00000000
0x0CAC	PAD[PW21][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D00	PAD[PX00][FUNC_CTL]	ALT SELECT	0x00000000
0x0D04	PAD[PX00][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D08	PAD[PX01][FUNC_CTL]	ALT SELECT	0x00000000
0x0D0C	PAD[PX01][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D10	PAD[PX02][FUNC_CTL]	ALT SELECT	0x00000000
0x0D14	PAD[PX02][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D18	PAD[PX03][FUNC_CTL]	ALT SELECT	0x00000000
0x0D1C	PAD[PX03][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D20	PAD[PX04][FUNC_CTL]	ALT SELECT	0x00000000
0x0D24	PAD[PX04][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D28	PAD[PX05][FUNC_CTL]	ALT SELECT	0x00000000
0x0D2C	PAD[PX05][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D30	PAD[PX06][FUNC_CTL]	ALT SELECT	0x00000000
0x0D34	PAD[PX06][PAD_CTL]	PAD SETTINGS	0x01010056
0x0D38	PAD[PX07][FUNC_CTL]	ALT SELECT	0x00000000
0x0D3C	PAD[PX07][PAD_CTL]	PAD SETTINGS	0x01010056

表 147: IOC 寄存器列表

IOC 的寄存器详细说明如下：

21.3.2 PAD[FUNC_CTL] (0x0 + 0x8 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															LOOP_BACK	RSVD							ANALOG	RSVD			ALT_SELECT				
N/A															RW	N/A							RW	N/A			RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	0	x	x	x	0	0	0	0	0

PAD[FUNC_CTL] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	LOOP_BACK	强制输入 (PAD 值环回) 0: 失效 1: 使能
8	ANALOG	选择模拟功能 0: 失效 1: 使能
4-0	ALT_SELECT	功能选择 0: 功能 0 1: 功能 1 ... 31: 功能 31

PAD[FUNC_CTL] 位域

21.3.3 PAD[PAD_CTL] (0x4 + 0x8 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							HYS	RSVD		PRS		RSVD	PS	PE	KE	RSVD							OD	RSVD	SR	SPD		RSVD	DS		
N/A							RW	N/A		RW		N/A	RW	RW	RW	N/A							RW	N/A	RW	RW		N/A	RW		
x	x	x	x	x	x	x	1	x	x	0	0	x	0	0	1	x	x	x	x	x	x	x	0	x	1	0	1	x	1	1	0

PAD[PAD_CTL] [31:0]

位域	名称	描述
24	HYS	施密特触发器使能 0: 失效 1: 使能
21-20	PRS	选择上拉下拉内部电阻强度: 对于下拉, 只支持 100 千欧姆电阻 对于上拉: 00: 100 千欧姆 01: 47 千欧姆 10: 22 千欧姆 11: 22 千欧姆
18	PS	上拉下拉选择 0: 下拉 1: 上拉
17	PE	上拉下拉使能 0: 失效 1: 使能

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	KE	保持能力使能 0: 失效 1: 使能
8	OD	漏极开路使能 0: 失效 1: 使能
6	SR	压摆率设置 0: 慢 1: 快
5-4	SPD	额外 2bit 压摆率设置用于选择在降噪条件下 IO 单元工作频率范围 00: 低频压摆率 (50 Mhz) 01: 中频压摆率 (100 Mhz) 10: 高频压摆率 (150 Mhz) 11: 超高频压摆率 (200 Mhz)
2-0	DS	驱动强度 1.8V 模式: 000: 260 欧姆 001: 260 欧姆 010: 130 欧姆 011: 88 欧姆 100: 65 欧姆 101: 52 欧姆 110: 43 欧姆 111: 37 欧姆 3.3V 模式: 000: 157 欧姆 001: 157 欧姆 010: 78 欧姆 011: 53 欧姆 100: 39 欧姆 101: 32 欧姆 110: 26 欧姆 111: 23 欧姆

PAD[PAD_CTL] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

22 GPIO 控制器

本章节描述了 GPIO 控制器的主要特性和功能。GPIO 控制器类型包括：

- GPIO 控制器：GPIO0
- 快速 GPIO 控制器：FGPIO0（CPU0 快速访问）
- 电源管理域 GPIO 控制器：PGPIO

22.1 特性总结

本章节介绍 GPIO 控制器的主要特性：

- 配置 IO 作为输入或者输出
- 读取 IO 输入的状态
- 设置 IO 的输出
- 原子化操作设置 IO 输出高，输出低，翻转

22.2 功能描述

22.2.1 GPIO 控制

GPIO 控制器支持输入输出方向控制，在 OE 寄存器中每一个 IO 都有对应的 DIRECTION 控制位。用户把该位置 1 就可以将对应的 IO 配置为 GPIO 输出；清 0 则该 IO 配置为 GPIO 输入。

作为输出模式时，用户可以通过 GPIO 控制器的 DO 寄存器配置 GPIO 的输出状态。

GPIO 输出支持原子化操作寄存器：

- 输出高寄存器 SET，把此寄存器里对应位置 1，会把对应 IO 输出置高；置 0 则 IO 输出不变。
- 输出低寄存器 CLEAR，把此寄存器里对应位置 1，会把对应 IO 输出置低；置 0 则 IO 输出不变。
- 翻转寄存器 TOGGLE，把此寄存器里对应位置 1，会把对应 IO 输出翻转；置 0 则 IO 输出不变。

用户可以通过 GPIO 控制器的 DI 寄存器读取 IO 的电平状态。

注意，DI 寄存器可以实现 IO 监听。即无论 GPIO 配置为输入还是输出，或者对应的 IO 控制器 IOC 是否将 IO 功能映射为 GPIO（此时需通过 IOC 开启输出回送功能，即 loopback），用户总能从 DI 读取到 IO 的状态。

22.2.2 GPIO 中断

GPIO 控制器中，以下控制器支持生成中断：GPIO0 、PGPIO

GPIO 控制器中，以下控制器不支持生成中断：FGPIO0

用户可以通过 GPIO 控制器的 TP 寄存器来指定中断的类型，对应位置 1，表示中断由边沿触发，对应位清 0，表示中断由电平触发。

用户可以通过 GPIO 控制器的 PL 寄存器来指定中断的极性，对应位置 1，表示中断由下降沿或者低电平触发，对应位清 0，表示中断由上升沿或高电平触发。

GPIO 支持生成异步中断，用户可以通过 AS 寄存器选择同步或异步中断，异步中断允许在系统时钟异常或在没有时钟的条件下产生中断。

通过 PD 寄存器，可以选择是否使能双边沿触发中断，对应位置 1，表示使能上升沿和下降沿中断，对应位清 0，表示仅允许单边沿触发中断，具体上升还是下降沿由 PL 寄存器的配置决定。

中断选项配置完成后，用户可以通过 GPIO 控制器的 IE 寄存器打开 GPIO 中断，IE 寄存器内的对应位置 1

©Shanghai HPMICRO Semiconductor Co., Ltd.

即可使能对应 IO 的中断。当中断事件触发后，用户可以通过 GPIO 控制器的 IF 寄存器来查询中断的状态，对应标志位置 1，表示对应 IO 有中断待处理。对标志位写 1，可以清除这个标志位。

22.3 GPIO 寄存器列表

GPIO 的寄存器列表如下：

FGPIO base address: 0x00300000

GPIO0 base address: 0xF00D0000

PGPIO base address: 0xF411C000

地址偏移	名称	描述	复位值
0x0000	DI[GPIOA][VALUE]	gpioa 状态寄存器	0x00000000
0x0010	DI[GPIOB][VALUE]	gpiob 状态寄存器	0x00000000
0x0020	DI[GPIOC][VALUE]	gpioc 状态寄存器	0x00000000
0x0030	DI[GPIOD][VALUE]	gpiod 状态寄存器	0x00000000
0x0040	DI[GPIOE][VALUE]	gpioe 状态寄存器	0x00000000
0x0050	DI[GPIOF][VALUE]	gpiof 状态寄存器	0x00000000
0x00B0	DI[GPIOV][VALUE]	gpiov 状态寄存器	0x00000000
0x00C0	DI[GPIOW][VALUE]	gpiow 状态寄存器	0x00000000
0x00D0	DI[GPIOX][VALUE]	gpiox 状态寄存器	0x00000000
0x00E0	DI[GPIOY][VALUE]	gpioy 状态寄存器	0x00000000
0x0100	DO[GPIOA][VALUE]	gpioa 输出寄存器	0x00000000
0x0104	DO[GPIOA][SET]	gpioa 输出设置寄存器	0x00000000
0x0108	DO[GPIOA][CLEAR]	gpioa 输出清除寄存器	0x00000000
0x010C	DO[GPIOA][TOGGLE]	gpioa 输出翻转寄存器	0x00000000
0x0110	DO[GPIOB][VALUE]	gpiob 输出寄存器	0x00000000
0x0114	DO[GPIOB][SET]	gpiob 输出设置寄存器	0x00000000
0x0118	DO[GPIOB][CLEAR]	gpiob 输出清除寄存器	0x00000000
0x011C	DO[GPIOB][TOGGLE]	gpiob 输出翻转寄存器	0x00000000
0x0120	DO[GPIOC][VALUE]	gpioc 输出寄存器	0x00000000
0x0124	DO[GPIOC][SET]	gpioc 输出设置寄存器	0x00000000
0x0128	DO[GPIOC][CLEAR]	gpioc 输出清除寄存器	0x00000000
0x012C	DO[GPIOC][TOGGLE]	gpioc 输出翻转寄存器	0x00000000
0x0130	DO[GPIOD][VALUE]	gpiod 输出寄存器	0x00000000
0x0134	DO[GPIOD][SET]	gpiod 输出设置寄存器	0x00000000
0x0138	DO[GPIOD][CLEAR]	gpiod 输出清除寄存器	0x00000000
0x013C	DO[GPIOD][TOGGLE]	gpiod 输出翻转寄存器	0x00000000
0x0140	DO[GPIOE][VALUE]	gpioe 输出寄存器	0x00000000
0x0144	DO[GPIOE][SET]	gpioe 输出设置寄存器	0x00000000
0x0148	DO[GPIOE][CLEAR]	gpioe 输出清除寄存器	0x00000000
0x014C	DO[GPIOE][TOGGLE]	gpioe 输出翻转寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0150	DO[GPIOF][VALUE]	gpiof 输出寄存器	0x00000000
0x0154	DO[GPIOF][SET]	gpiof 输出设置寄存器	0x00000000
0x0158	DO[GPIOF][CLEAR]	gpiof 输出清除寄存器	0x00000000
0x015C	DO[GPIOF][TOGGLE]	gpiof 输出翻转寄存器	0x00000000
0x01B0	DO[GPIOV][VALUE]	gpiov 输出寄存器	0x00000000
0x01B4	DO[GPIOV][SET]	gpiov 输出设置寄存器	0x00000000
0x01B8	DO[GPIOV][CLEAR]	gpiov 输出清除寄存器	0x00000000
0x01BC	DO[GPIOV][TOGGLE]	gpiov 输出翻转寄存器	0x00000000
0x01C0	DO[GPIOW][VALUE]	gpiow 输出寄存器	0x00000000
0x01C4	DO[GPIOW][SET]	gpiow 输出设置寄存器	0x00000000
0x01C8	DO[GPIOW][CLEAR]	gpiow 输出清除寄存器	0x00000000
0x01CC	DO[GPIOW][TOGGLE]	gpiow 输出翻转寄存器	0x00000000
0x01D0	DO[GPIOX][VALUE]	gpiox 输出寄存器	0x00000000
0x01D4	DO[GPIOX][SET]	gpiox 输出设置寄存器	0x00000000
0x01D8	DO[GPIOX][CLEAR]	gpiox 输出清除寄存器	0x00000000
0x01DC	DO[GPIOX][TOGGLE]	gpiox 输出翻转寄存器	0x00000000
0x01E0	DO[GPIOY][VALUE]	gpioy 输出寄存器	0x00000000
0x01E4	DO[GPIOY][SET]	gpioy 输出设置寄存器	0x00000000
0x01E8	DO[GPIOY][CLEAR]	gpioy 输出清除寄存器	0x00000000
0x01EC	DO[GPIOY][TOGGLE]	gpioy 输出翻转寄存器	0x00000000
0x0200	OE[GPIOA][VALUE]	gpioa 方向控制寄存器	0x00000000
0x0204	OE[GPIOA][SET]	gpioa 方向控制设置寄存器	0x00000000
0x0208	OE[GPIOA][CLEAR]	gpioa 方向控制清除寄存器	0x00000000
0x020C	OE[GPIOA][TOGGLE]	gpioa 方向控制翻转寄存器	0x00000000
0x0210	OE[GPIOB][VALUE]	gpiob 方向控制寄存器	0x00000000
0x0214	OE[GPIOB][SET]	gpiob 方向控制设置寄存器	0x00000000
0x0218	OE[GPIOB][CLEAR]	gpiob 方向控制清除寄存器	0x00000000
0x021C	OE[GPIOB][TOGGLE]	gpiob 方向控制翻转寄存器	0x00000000
0x0220	OE[GPIOC][VALUE]	gpioc 方向控制寄存器	0x00000000
0x0224	OE[GPIOC][SET]	gpioc 方向控制设置寄存器	0x00000000
0x0228	OE[GPIOC][CLEAR]	gpioc 方向控制清除寄存器	0x00000000
0x022C	OE[GPIOC][TOGGLE]	gpioc 方向控制翻转寄存器	0x00000000
0x0230	OE[GPIOD][VALUE]	gpiod 方向控制寄存器	0x00000000
0x0234	OE[GPIOD][SET]	gpiod 方向控制设置寄存器	0x00000000
0x0238	OE[GPIOD][CLEAR]	gpiod 方向控制清除寄存器	0x00000000
0x023C	OE[GPIOD][TOGGLE]	gpiod 方向控制翻转寄存器	0x00000000
0x0240	OE[GPIOE][VALUE]	gpioe 方向控制寄存器	0x00000000
0x0244	OE[GPIOE][SET]	gpioe 方向控制设置寄存器	0x00000000
0x0248	OE[GPIOE][CLEAR]	gpioe 方向控制清除寄存器	0x00000000
0x024C	OE[GPIOE][TOGGLE]	gpioe 方向控制翻转寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0250	OE[GPIOF][VALUE]	gpiof 方向控制寄存器	0x00000000
0x0254	OE[GPIOF][SET]	gpiof 方向控制设置寄存器	0x00000000
0x0258	OE[GPIOF][CLEAR]	gpiof 方向控制清除寄存器	0x00000000
0x025C	OE[GPIOF][TOGGLE]	gpiof 方向控制翻转寄存器	0x00000000
0x02B0	OE[GPIOV][VALUE]	gpiov 方向控制寄存器	0x00000000
0x02B4	OE[GPIOV][SET]	gpiov 方向控制设置寄存器	0x00000000
0x02B8	OE[GPIOV][CLEAR]	gpiov 方向控制清除寄存器	0x00000000
0x02BC	OE[GPIOV][TOGGLE]	gpiov 方向控制翻转寄存器	0x00000000
0x02C0	OE[GPIOW][VALUE]	gpiow 方向控制寄存器	0x00000000
0x02C4	OE[GPIOW][SET]	gpiow 方向控制设置寄存器	0x00000000
0x02C8	OE[GPIOW][CLEAR]	gpiow 方向控制清除寄存器	0x00000000
0x02CC	OE[GPIOW][TOGGLE]	gpiow 方向控制翻转寄存器	0x00000000
0x02D0	OE[GPIOX][VALUE]	gpiox 方向控制寄存器	0x00000000
0x02D4	OE[GPIOX][SET]	gpiox 方向控制设置寄存器	0x00000000
0x02D8	OE[GPIOX][CLEAR]	gpiox 方向控制清除寄存器	0x00000000
0x02DC	OE[GPIOX][TOGGLE]	gpiox 方向控制翻转寄存器	0x00000000
0x02E0	OE[GPIOY][VALUE]	gpioy 方向控制寄存器	0x00000000
0x02E4	OE[GPIOY][SET]	gpioy 方向控制设置寄存器	0x00000000
0x02E8	OE[GPIOY][CLEAR]	gpioy 方向控制清除寄存器	0x00000000
0x02EC	OE[GPIOY][TOGGLE]	gpioy 方向控制翻转寄存器	0x00000000
0x0300	IF[GPIOA][VALUE]	gpioa 中断标志	0x00000000
0x0310	IF[GPIOB][VALUE]	gpiob 中断标志	0x00000000
0x0320	IF[GPIOC][VALUE]	gpioc 中断标志	0x00000000
0x0330	IF[GPIOD][VALUE]	gpiod 中断标志	0x00000000
0x0340	IF[GPIOE][VALUE]	gpioe 中断标志	0x00000000
0x0350	IF[GPIOF][VALUE]	gpiof 中断标志	0x00000000
0x03B0	IF[GPIOV][VALUE]	gpiov 中断标志	0x00000000
0x03C0	IF[GPIOW][VALUE]	gpiow 中断标志	0x00000000
0x03D0	IF[GPIOX][VALUE]	gpiox 中断标志	0x00000000
0x03E0	IF[GPIOY][VALUE]	gpioy 中断标志	0x00000000
0x0400	IE[GPIOA][VALUE]	gpioa 中断使能	0x00000000
0x0404	IE[GPIOA][SET]	gpioa 中断使能设置	0x00000000
0x0408	IE[GPIOA][CLEAR]	gpioa 中断使能清除	0x00000000
0x040C	IE[GPIOA][TOGGLE]	gpioa 中断使能翻转	0x00000000
0x0410	IE[GPIOB][VALUE]	gpiob 中断使能	0x00000000
0x0414	IE[GPIOB][SET]	gpiob 中断使能设置	0x00000000
0x0418	IE[GPIOB][CLEAR]	gpiob 中断使能清除	0x00000000
0x041C	IE[GPIOB][TOGGLE]	gpiob 中断使能翻转	0x00000000
0x0420	IE[GPIOC][VALUE]	gpioc 中断使能	0x00000000
0x0424	IE[GPIOC][SET]	gpioc 中断使能设置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0428	IE[GPIOC][CLEAR]	gpioc 中断使能清除	0x00000000
0x042C	IE[GPIOC][TOGGLE]	gpioc 中断使能翻转	0x00000000
0x0430	IE[GPIOD][VALUE]	gpiod 中断使能	0x00000000
0x0434	IE[GPIOD][SET]	gpiod 中断使能设置	0x00000000
0x0438	IE[GPIOD][CLEAR]	gpiod 中断使能清除	0x00000000
0x043C	IE[GPIOD][TOGGLE]	gpiod 中断使能翻转	0x00000000
0x0440	IE[GPIOE][VALUE]	gpioe 中断使能	0x00000000
0x0444	IE[GPIOE][SET]	gpioe 中断使能设置	0x00000000
0x0448	IE[GPIOE][CLEAR]	gpioe 中断使能清除	0x00000000
0x044C	IE[GPIOE][TOGGLE]	gpioe 中断使能翻转	0x00000000
0x0450	IE[GPIOF][VALUE]	gpiof 中断使能	0x00000000
0x0454	IE[GPIOF][SET]	gpiof 中断使能设置	0x00000000
0x0458	IE[GPIOF][CLEAR]	gpiof 中断使能清除	0x00000000
0x045C	IE[GPIOF][TOGGLE]	gpiof 中断使能翻转	0x00000000
0x04B0	IE[GPIOV][VALUE]	gpiov 中断使能	0x00000000
0x04B4	IE[GPIOV][SET]	gpiov 中断使能设置	0x00000000
0x04B8	IE[GPIOV][CLEAR]	gpiov 中断使能清除	0x00000000
0x04BC	IE[GPIOV][TOGGLE]	gpiov 中断使能翻转	0x00000000
0x04C0	IE[GPIOW][VALUE]	gpiow 中断使能	0x00000000
0x04C4	IE[GPIOW][SET]	gpiow 中断使能设置	0x00000000
0x04C8	IE[GPIOW][CLEAR]	gpiow 中断使能清除	0x00000000
0x04CC	IE[GPIOW][TOGGLE]	gpiow 中断使能翻转	0x00000000
0x04D0	IE[GPIOX][VALUE]	gpiox 中断使能	0x00000000
0x04D4	IE[GPIOX][SET]	gpiox 中断使能设置	0x00000000
0x04D8	IE[GPIOX][CLEAR]	gpiox 中断使能清除	0x00000000
0x04DC	IE[GPIOX][TOGGLE]	gpiox 中断使能翻转	0x00000000
0x04E0	IE[GPIOY][VALUE]	gpioy 中断使能	0x00000000
0x04E4	IE[GPIOY][SET]	gpioy 中断使能设置	0x00000000
0x04E8	IE[GPIOY][CLEAR]	gpioy 中断使能清除	0x00000000
0x04EC	IE[GPIOY][TOGGLE]	gpioy 中断使能翻转	0x00000000
0x0500	PL[GPIOA][VALUE]	gpioa 中断极性	0x00000000
0x0504	PL[GPIOA][SET]	gpioa 中断极设置	0x00000000
0x0508	PL[GPIOA][CLEAR]	gpioa 中断极性清除	0x00000000
0x050C	PL[GPIOA][TOGGLE]	gpioa 中断极性翻转	0x00000000
0x0510	PL[GPIOB][VALUE]	gpiob 中断极性	0x00000000
0x0514	PL[GPIOB][SET]	gpiob 中断极设置	0x00000000
0x0518	PL[GPIOB][CLEAR]	gpiob 中断极性清除	0x00000000
0x051C	PL[GPIOB][TOGGLE]	gpiob 中断极性翻转	0x00000000
0x0520	PL[GPIOC][VALUE]	gpioc 中断极性	0x00000000
0x0524	PL[GPIOC][SET]	gpioc 中断极设置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0528	PL[GPIOC][CLEAR]	gpioc 中断极性清除	0x00000000
0x052C	PL[GPIOC][TOGGLE]	gpioc 中断极性翻转	0x00000000
0x0530	PL[GPIOD][VALUE]	gpiod 中断极性	0x00000000
0x0534	PL[GPIOD][SET]	gpiod 中断极设置	0x00000000
0x0538	PL[GPIOD][CLEAR]	gpiod 中断极性清除	0x00000000
0x053C	PL[GPIOD][TOGGLE]	gpiod 中断极性翻转	0x00000000
0x0540	PL[GPIOE][VALUE]	gpioe 中断极性	0x00000000
0x0544	PL[GPIOE][SET]	gpioe 中断极设置	0x00000000
0x0548	PL[GPIOE][CLEAR]	gpioe 中断极性清除	0x00000000
0x054C	PL[GPIOE][TOGGLE]	gpioe 中断极性翻转	0x00000000
0x0550	PL[GPIOF][VALUE]	gpiof 中断极性	0x00000000
0x0554	PL[GPIOF][SET]	gpiof 中断极设置	0x00000000
0x0558	PL[GPIOF][CLEAR]	gpiof 中断极性清除	0x00000000
0x055C	PL[GPIOF][TOGGLE]	gpiof 中断极性翻转	0x00000000
0x05B0	PL[GPIOV][VALUE]	gpiov 中断极性	0x00000000
0x05B4	PL[GPIOV][SET]	gpiov 中断极设置	0x00000000
0x05B8	PL[GPIOV][CLEAR]	gpiov 中断极性清除	0x00000000
0x05BC	PL[GPIOV][TOGGLE]	gpiov 中断极性翻转	0x00000000
0x05C0	PL[GPIOW][VALUE]	gpiow 中断极性	0x00000000
0x05C4	PL[GPIOW][SET]	gpiow 中断极设置	0x00000000
0x05C8	PL[GPIOW][CLEAR]	gpiow 中断极性清除	0x00000000
0x05CC	PL[GPIOW][TOGGLE]	gpiow 中断极性翻转	0x00000000
0x05D0	PL[GPIOX][VALUE]	gpiox 中断极性	0x00000000
0x05D4	PL[GPIOX][SET]	gpiox 中断极设置	0x00000000
0x05D8	PL[GPIOX][CLEAR]	gpiox 中断极性清除	0x00000000
0x05DC	PL[GPIOX][TOGGLE]	gpiox 中断极性翻转	0x00000000
0x05E0	PL[GPIOY][VALUE]	gpioy 中断极性	0x00000000
0x05E4	PL[GPIOY][SET]	gpioy 中断极设置	0x00000000
0x05E8	PL[GPIOY][CLEAR]	gpioy 中断极性清除	0x00000000
0x05EC	PL[GPIOY][TOGGLE]	gpioy 中断极性翻转	0x00000000
0x0600	TP[GPIOA][VALUE]	gpioa 中断类型	0x00000000
0x0604	TP[GPIOA][SET]	gpioa 中断类型设置	0x00000000
0x0608	TP[GPIOA][CLEAR]	gpioa 中断类型清除	0x00000000
0x060C	TP[GPIOA][TOGGLE]	gpioa 中断类型翻转	0x00000000
0x0610	TP[GPIOB][VALUE]	gpiob 中断类型	0x00000000
0x0614	TP[GPIOB][SET]	gpiob 中断类型设置	0x00000000
0x0618	TP[GPIOB][CLEAR]	gpiob 中断类型清除	0x00000000
0x061C	TP[GPIOB][TOGGLE]	gpiob 中断类型翻转	0x00000000
0x0620	TP[GPIOC][VALUE]	gpioc 中断类型	0x00000000
0x0624	TP[GPIOC][SET]	gpioc 中断类型设置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0628	TP[GPIOC][CLEAR]	gpioc 中断类型清除	0x00000000
0x062C	TP[GPIOC][TOGGLE]	gpioc 中断类型翻转	0x00000000
0x0630	TP[GPIOD][VALUE]	gpiod 中断类型	0x00000000
0x0634	TP[GPIOD][SET]	gpiod 中断类型设置	0x00000000
0x0638	TP[GPIOD][CLEAR]	gpiod 中断类型清除	0x00000000
0x063C	TP[GPIOD][TOGGLE]	gpiod 中断类型翻转	0x00000000
0x0640	TP[GPIOE][VALUE]	gpioe 中断类型	0x00000000
0x0644	TP[GPIOE][SET]	gpioe 中断类型设置	0x00000000
0x0648	TP[GPIOE][CLEAR]	gpioe 中断类型清除	0x00000000
0x064C	TP[GPIOE][TOGGLE]	gpioe 中断类型翻转	0x00000000
0x0650	TP[GPIOF][VALUE]	gpiof 中断类型	0x00000000
0x0654	TP[GPIOF][SET]	gpiof 中断类型设置	0x00000000
0x0658	TP[GPIOF][CLEAR]	gpiof 中断类型清除	0x00000000
0x065C	TP[GPIOF][TOGGLE]	gpiof 中断类型翻转	0x00000000
0x06B0	TP[GPIOV][VALUE]	gpiov 中断类型	0x00000000
0x06B4	TP[GPIOV][SET]	gpiov 中断类型设置	0x00000000
0x06B8	TP[GPIOV][CLEAR]	gpiov 中断类型清除	0x00000000
0x06BC	TP[GPIOV][TOGGLE]	gpiov 中断类型翻转	0x00000000
0x06C0	TP[GPIOW][VALUE]	gpiow 中断类型	0x00000000
0x06C4	TP[GPIOW][SET]	gpiow 中断类型设置	0x00000000
0x06C8	TP[GPIOW][CLEAR]	gpiow 中断类型清除	0x00000000
0x06CC	TP[GPIOW][TOGGLE]	gpiow 中断类型翻转	0x00000000
0x06D0	TP[GPIOX][VALUE]	gpiox 中断类型	0x00000000
0x06D4	TP[GPIOX][SET]	gpiox 中断类型设置	0x00000000
0x06D8	TP[GPIOX][CLEAR]	gpiox 中断类型清除	0x00000000
0x06DC	TP[GPIOX][TOGGLE]	gpiox 中断类型翻转	0x00000000
0x06E0	TP[GPIOY][VALUE]	gpioy 中断类型	0x00000000
0x06E4	TP[GPIOY][SET]	gpioy 中断类型设置	0x00000000
0x06E8	TP[GPIOY][CLEAR]	gpioy 中断类型清除	0x00000000
0x06EC	TP[GPIOY][TOGGLE]	gpioy 中断类型翻转	0x00000000
0x0700	AS[GPIOA][VALUE]	gpioa 异步中断	0x00000000
0x0704	AS[GPIOA][SET]	gpioa 异步中断设置	0x00000000
0x0708	AS[GPIOA][CLEAR]	gpioa 异步中断清除	0x00000000
0x070C	AS[GPIOA][TOGGLE]	gpioa 异步中断翻转	0x00000000
0x0710	AS[GPIOB][VALUE]	gpiob 异步中断	0x00000000
0x0714	AS[GPIOB][SET]	gpiob 异步中断设置	0x00000000
0x0718	AS[GPIOB][CLEAR]	gpiob 异步中断清除	0x00000000
0x071C	AS[GPIOB][TOGGLE]	gpiob 异步中断翻转	0x00000000
0x0720	AS[GPIOC][VALUE]	gpioc 异步中断	0x00000000
0x0724	AS[GPIOC][SET]	gpioc 异步中断设置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0728	AS[GPIOC][CLEAR]	gpioc 异步中断清除	0x00000000
0x072C	AS[GPIOC][TOGGLE]	gpioc 异步中断翻转	0x00000000
0x0730	AS[GPIOD][VALUE]	gpiod 异步中断	0x00000000
0x0734	AS[GPIOD][SET]	gpiod 异步中断设置	0x00000000
0x0738	AS[GPIOD][CLEAR]	gpiod 异步中断清除	0x00000000
0x073C	AS[GPIOD][TOGGLE]	gpiod 异步中断翻转	0x00000000
0x0740	AS[GPIOE][VALUE]	gpioe 异步中断	0x00000000
0x0744	AS[GPIOE][SET]	gpioe 异步中断设置	0x00000000
0x0748	AS[GPIOE][CLEAR]	gpioe 异步中断清除	0x00000000
0x074C	AS[GPIOE][TOGGLE]	gpioe 异步中断翻转	0x00000000
0x0750	AS[GPIOF][VALUE]	gpiof 异步中断	0x00000000
0x0754	AS[GPIOF][SET]	gpiof 异步中断设置	0x00000000
0x0758	AS[GPIOF][CLEAR]	gpiof 异步中断清除	0x00000000
0x075C	AS[GPIOF][TOGGLE]	gpiof 异步中断翻转	0x00000000
0x07B0	AS[GPIOV][VALUE]	gpiov 异步中断	0x00000000
0x07B4	AS[GPIOV][SET]	gpiov 异步中断设置	0x00000000
0x07B8	AS[GPIOV][CLEAR]	gpiov 异步中断清除	0x00000000
0x07BC	AS[GPIOV][TOGGLE]	gpiov 异步中断翻转	0x00000000
0x07C0	AS[GPIOW][VALUE]	gpiow 异步中断	0x00000000
0x07C4	AS[GPIOW][SET]	gpiow 异步中断设置	0x00000000
0x07C8	AS[GPIOW][CLEAR]	gpiow 异步中断清除	0x00000000
0x07CC	AS[GPIOW][TOGGLE]	gpiow 异步中断翻转	0x00000000
0x07D0	AS[GPIOX][VALUE]	gpiox 异步中断	0x00000000
0x07D4	AS[GPIOX][SET]	gpiox 异步中断设置	0x00000000
0x07D8	AS[GPIOX][CLEAR]	gpiox 异步中断清除	0x00000000
0x07DC	AS[GPIOX][TOGGLE]	gpiox 异步中断翻转	0x00000000
0x07E0	AS[GPIOY][VALUE]	gpioy 异步中断	0x00000000
0x07E4	AS[GPIOY][SET]	gpioy 异步中断设置	0x00000000
0x07E8	AS[GPIOY][CLEAR]	gpioy 异步中断清除	0x00000000
0x07EC	AS[GPIOY][TOGGLE]	gpioy 异步中断翻转	0x00000000
0x0800	PD[GPIOA][VALUE]	gpioa 双沿触发中断	0x00000000
0x0804	PD[GPIOA][SET]	gpioa 双沿触发中断设置	0x00000000
0x0808	PD[GPIOA][CLEAR]	gpioa 双沿触发中断清楚	0x00000000
0x080C	PD[GPIOA][TOGGLE]	gpioa 双沿触发中断翻转	0x00000000
0x0810	PD[GPIOB][VALUE]	gpiob 双沿触发中断	0x00000000
0x0814	PD[GPIOB][SET]	gpiob 双沿触发中断设置	0x00000000
0x0818	PD[GPIOB][CLEAR]	gpiob 双沿触发中断清楚	0x00000000
0x081C	PD[GPIOB][TOGGLE]	gpiob 双沿触发中断翻转	0x00000000
0x0820	PD[GPIOC][VALUE]	gpioc 双沿触发中断	0x00000000
0x0824	PD[GPIOC][SET]	gpioc 双沿触发中断设置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0828	PD[GPIOC][CLEAR]	gpioc 双沿触发中断清楚	0x00000000
0x082C	PD[GPIOC][TOGGLE]	gpioc 双沿触发中断翻转	0x00000000
0x0830	PD[GPIOD][VALUE]	gpiod 双沿触发中断	0x00000000
0x0834	PD[GPIOD][SET]	gpiod 双沿触发中断设置	0x00000000
0x0838	PD[GPIOD][CLEAR]	gpiod 双沿触发中断清楚	0x00000000
0x083C	PD[GPIOD][TOGGLE]	gpiod 双沿触发中断翻转	0x00000000
0x0840	PD[GPIOE][VALUE]	gpioe 双沿触发中断	0x00000000
0x0844	PD[GPIOE][SET]	gpioe 双沿触发中断设置	0x00000000
0x0848	PD[GPIOE][CLEAR]	gpioe 双沿触发中断清楚	0x00000000
0x084C	PD[GPIOE][TOGGLE]	gpioe 双沿触发中断翻转	0x00000000
0x0850	PD[GPIOF][VALUE]	gpiof 双沿触发中断	0x00000000
0x0854	PD[GPIOF][SET]	gpiof 双沿触发中断设置	0x00000000
0x0858	PD[GPIOF][CLEAR]	gpiof 双沿触发中断清楚	0x00000000
0x085C	PD[GPIOF][TOGGLE]	gpiof 双沿触发中断翻转	0x00000000
0x08B0	PD[GPIOV][VALUE]	gpiov 双沿触发中断	0x00000000
0x08B4	PD[GPIOV][SET]	gpiov 双沿触发中断设置	0x00000000
0x08B8	PD[GPIOV][CLEAR]	gpiov 双沿触发中断清楚	0x00000000
0x08BC	PD[GPIOV][TOGGLE]	gpiov 双沿触发中断翻转	0x00000000
0x08C0	PD[GPIOW][VALUE]	gpiow 双沿触发中断	0x00000000
0x08C4	PD[GPIOW][SET]	gpiow 双沿触发中断设置	0x00000000
0x08C8	PD[GPIOW][CLEAR]	gpiow 双沿触发中断清楚	0x00000000
0x08CC	PD[GPIOW][TOGGLE]	gpiow 双沿触发中断翻转	0x00000000
0x08D0	PD[GPIOX][VALUE]	gpiox 双沿触发中断	0x00000000
0x08D4	PD[GPIOX][SET]	gpiox 双沿触发中断设置	0x00000000
0x08D8	PD[GPIOX][CLEAR]	gpiox 双沿触发中断清楚	0x00000000
0x08DC	PD[GPIOX][TOGGLE]	gpiox 双沿触发中断翻转	0x00000000
0x08E0	PD[GPIOY][VALUE]	gpioy 双沿触发中断	0x00000000
0x08E4	PD[GPIOY][SET]	gpioy 双沿触发中断设置	0x00000000
0x08E8	PD[GPIOY][CLEAR]	gpioy 双沿触发中断清楚	0x00000000
0x08EC	PD[GPIOY][TOGGLE]	gpioy 双沿触发中断翻转	0x00000000

表 148: GPIO 寄存器列表

22.4 GPIO 寄存器描述

GPIO 的寄存器详细说明如下：

22.4.1 DI[VALUE] (0x0 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INPUT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DI[VALUE] [31:0]

位域	名称	描述
31-0	INPUT	GPIO 输入值，每一位代表一个引脚 0: 引脚上为低电平 1: 引脚上为高电平

DI[VALUE] 位域

22.4.2 DO[VALUE] (0x100 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OUTPUT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DO[VALUE] [31:0]

位域	名称	描述
31-0	OUTPUT	GPIO 输出值，每一位代表一个引脚 0: 引脚输出低电平 1: 引脚输出高电平

DO[VALUE] 位域

22.4.3 DO[SET] (0x104 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OUTPUT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DO[SET] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	OUTPUT	GPIO 输出值置位，每一位代表一个引脚，写 1 则置位，写 0 没有影响 0: 引脚输出不变 1: 引脚输出高电平

DO[SET] 位域

22.4.4 DO[CLEAR] (0x108 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OUTPUT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DO[CLEAR] [31:0]

位域	名称	描述
31-0	OUTPUT	GPIO 输出值清零，每一位代表一个引脚，写 1 则清零，写 0 没有影响 0: 引脚输出不变 1: 引脚输出低电平

DO[CLEAR] 位域

22.4.5 DO[TOGGLE] (0x10C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OUTPUT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


DO[TOGGLE] [31:0]

位域	名称	描述
31-0	OUTPUT	GPIO 输出值翻转，每一位代表一个引脚，写 1 则翻转，写 0 没有影响 0: 引脚输出不变 1: 引脚输出翻转

DO[TOGGLE] 位域

22.4.6 OE[VALUE] (0x200 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.




OE[VALUE] [31:0]

位域	名称	描述
31-0	DIRECTION	GPIO 方向，每一位代表一个引脚 0: 输入 1: 输出

OE[VALUE] 位域

22.4.7 OE[SET] (0x204 + 0x10 * n)




OE[SET] [31:0]

位域	名称	描述
31-0	DIRECTION	GPIO 方向置位，每一位代表一个引脚 0: OE 不变 1: OE 置 1

OE[SET] 位域

22.4.8 OE[CLEAR] (0x208 + 0x10 * n)



OE[CLEAR] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	DIRECTION	GPIO 方向清零，每一位代表一个引脚 0: OE 不变 1: OE 置 0

OE[CLEAR] 位域

22.4.9 OE[TOGGLE] (0x20C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRECTION																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

OE[TOGGLE] [31:0]

位域	名称	描述
31-0	DIRECTION	GPIO 方向翻转，每一位代表一个引脚 0: OE 不变 1: OE 翻转

OE[TOGGLE] 位域

22.4.10 IF[VALUE] (0x300 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_FLAG																															
W1C																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IF[VALUE] [31:0]

位域	名称	描述
31-0	IRQ_FLAG	GPIO 中断标志，每一位代表一个引脚，写 1 清零，写 0 无影响 0: 没有产生中断 1: 产生中断

IF[VALUE] 位域

22.4.11 IE[VALUE] (0x400 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IE[VALUE] [31:0]

位域	名称	描述
31-0	IRQ_EN	GPIO 中断使能，每一位代表一个引脚 0: 禁止中断 1: 使能中断

IE[VALUE] 位域

22.4.12 IE[SET] (0x404 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IE[SET] [31:0]

位域	名称	描述
31-0	IRQ_EN	GPIO 中断使能置位，每一位代表一个引脚 0: 禁止中断 1: 使能中断

IE[SET] 位域

22.4.13 IE[CLEAR] (0x408 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IE[CLEAR] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	IRQ_EN	GPIO 中断使能清零，每一位代表一个引脚 0: 禁止中断 1: 使能中断

IE[CLEAR] 位域

22.4.14 IE[TOGGLE] (0x40C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IE[TOGGLE] [31:0]

位域	名称	描述
31-0	IRQ_EN	GPIO 中断使能翻转，每一位代表一个引脚 0: 禁止中断 1: 使能中断

IE[TOGGLE] 位域

22.4.15 PL[VALUE] (0x500 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_POL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PL[VALUE] [31:0]

位域	名称	描述
31-0	IRQ_POL	GPIO 中断极性，每一位代表一个引脚 0: 中断在高电平或上升沿产生 1: 中断在低电平或下降沿产生

PL[VALUE] 位域

22.4.16 PL[SET] (0x504 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_POL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PL[SET] [31:0]

位域	名称	描述
31-0	IRQ_POL	GPIO 中断极性置位，每一位代表一个引脚 0: 中断在高电平或上升沿产生 1: 中断在低电平或下降沿产生

PL[SET] 位域

22.4.17 PL[CLEAR] (0x508 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_POL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PL[CLEAR] [31:0]

位域	名称	描述
31-0	IRQ_POL	GPIO 中断极性清零，每一位代表一个引脚 0: 中断在高电平或上升沿产生 1: 中断在低电平或下降沿产生

PL[CLEAR] 位域

22.4.18 PL[TOGGLE] (0x50C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_POL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PL[TOGGLE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	IRQ_POL	GPIO 中断极性翻转，每一位代表一个引脚 0: 中断在高电平或上升沿产生 1: 中断在低电平或下降沿产生

PL[TOGGLE] 位域

22.4.19 TP[VALUE] (0x600 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_TYPE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TP[VALUE] [31:0]

位域	名称	描述
31-0	IRQ_TYPE	GPIO 中断类型，每一位代表一个引脚 0: 中断以电平方式产生 1: 中断以边沿方式产生

TP[VALUE] 位域

22.4.20 TP[SET] (0x604 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_TYPE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TP[SET] [31:0]

位域	名称	描述
31-0	IRQ_TYPE	GPIO 中断类型置位，每一位代表一个引脚 0: 中断以电平方式产生 1: 中断以边沿方式产生

TP[SET] 位域

22.4.21 TP[CLEAR] (0x608 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_TYPE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TP[CLEAR] [31:0]

位域	名称	描述
31-0	IRQ_TYPE	GPIO 中断类型清零，每一位代表一个引脚 0: 中断以电平方式产生 1: 中断以边沿方式产生

TP[CLEAR] 位域

22.4.22 TP[TOGGLE] (0x60C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_TYPE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TP[TOGGLE] [31:0]

位域	名称	描述
31-0	IRQ_TYPE	GPIO 中断类型翻转，每一位代表一个引脚 0: 中断以电平方式产生 1: 中断以边沿方式产生

TP[TOGGLE] 位域

22.4.23 AS[VALUE] (0x700 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_ASYNC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AS[VALUE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	IRQ_ASYNC	GPIO 以异步方式产生中断，每一位代表一个引脚。 0: 使用系统时钟产生中断 1: 利用组合逻辑产生中断 注：异步方式可以在没有时钟的条件下产生中断，但中断信号的产生对环境干扰较敏感。

AS[VALUE] 位域

22.4.24 AS[SET] (0x704 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_ASYNC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AS[SET] [31:0]

位域	名称	描述
31-0	IRQ_ASYNC	GPIO 以异步方式产生中断置位，每一位代表一个引脚。 0: 使用系统时钟产生中断 1: 利用组合逻辑产生中断 注：异步方式可以在没有时钟的条件下产生中断，但中断信号的产生对环境干扰较敏感。

AS[SET] 位域

22.4.25 AS[CLEAR] (0x708 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_ASYNC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AS[CLEAR] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	IRQ_ASYNC	GPIO 以异步方式产生中断清零，每一位代表一个引脚。 0: 使用系统时钟产生中断 1: 利用组合逻辑产生中断 注：异步方式可以在没有时钟的条件下产生中断，但中断信号的产生对环境干扰较敏感。

AS[CLEAR] 位域

22.4.26 AS[TOGGLE] (0x70C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_ASYNC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AS[TOGGLE] [31:0]

位域	名称	描述
31-0	IRQ_ASYNC	GPIO 以异步方式产生中断翻转，每一位代表一个引脚。 0: 使用系统时钟产生中断 1: 利用组合逻辑产生中断 注：异步方式可以在没有时钟的条件下产生中断，但中断信号的产生对环境干扰较敏感。

AS[TOGGLE] 位域

22.4.27 PD[VALUE] (0x800 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_DUAL
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

PD[VALUE] [31:0]

位域	名称	描述
0	IRQ_DUAL	双沿 (上升沿和下降沿) 触发中断 0：单沿触发 (具体上升还是下降沿由 [PL] 决定) 1：双沿触发

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PD[VALUE] 位域

22.4.28 PD[SET] (0x804 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_DUAL
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

PD[SET] [31:0]

位域	名称	描述
0	IRQ_DUAL	双沿 (上升沿和下降沿) 触发中断-> 设置 0：单沿触发 (具体上升还是下降沿由 [PL] 决定) 1：双沿触发

PD[SET] 位域

22.4.29 PD[CLEAR] (0x808 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_DUAL
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

PD[CLEAR] [31:0]

位域	名称	描述
0	IRQ_DUAL	双沿 (上升沿和下降沿) 触发中断-> 清除 0：保持之前的单沿或双沿配置 1：单沿触发

PD[CLEAR] 位域

22.4.30 PD[TOGGLE] (0x80C + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_DUAL
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

PD[TOGGLE] [31:0]

位域	名称	描述
0	IRQ_DUAL	双沿 (上升沿和下降沿) 触发中断-> 翻转 0：保持之前的单沿或双沿配置 1：翻转之前的单沿或双沿配置，比如，之前是单沿，该 bit 为 1 时，则变为双沿，之前时双沿触发的，该 bit 为 1 时，则变为单沿。

PD[TOGGLE] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

23 GPIO 管理器 GPIOM

本章节描述了 GPIO 管理器 GPIOM 的主要特性和功能。GPIO 管理器的主要功能是为任一 IO 指定 GPIO 配置生效的模块，每个 IO 都可以单独地从 GPIO 控制器（GPIO0）和快速 GPIO 控制器（FGPIO0）中指定作为其控制器。

23.1 特性总结

本章节介绍 GPIO 管理器 GPIOM 的主要特性：

- 分配 IO 给指定的 GPIO 控制器
- 配置 IO 输入是否对特定 GPIO 控制器可见
- GPIOM 寄存器访问控制
- GPIOM 寄存器锁定

23.2 功能描述

本章节介绍 GPIO 管理器 GPIOM 的功能。

23.2.1 GPIO 分配

本产品支持多个 GPIO 控制器，其目的是为了方便多核，多任务间实现 GPIO 资源隔离。GPIO 管理器的主要功能是管理所有的 IO，每一个 IO 都可以单独地指定由某一个 GPIO 控制器控制，其他 GPIO 控制器无法控制 GPIO。

用户可以通过 GPIOxASSIGNy 寄存器实现管理 Px 的 y 引脚。该寄存器的 SELECT 位域可以选择这个 IO 收到哪个 GPIO 控制器控制：

- 0’b0，GPIO0
- 0’b1，FGPIO0

GPIOxASSIGNy 寄存器的 HIDE 位域，由 2 个 HIDE 位组成，每一位置 1，即表示这个 IO 的输入在对应的 GPIO 控制器 DI 寄存器内不可见，即 GPIO 控制器无法读取到这个 IO 的输入。

- HIDE[0]，置 1 表示 IO 对 GPIO0 不可见
- HIDE[1]，置 1 表示 IO 对 FGPIO0 不可见

23.2.2 访问控制

GPIOxASSIGNy 寄存器的 LOCK 位，可以用来锁定这个 IO 的对应寄存器。一旦置 1，这个寄存器的配置直到下次复位前都不能再更改。

GPIOxASSIGNy 寄存器的 NON_SEC 位，可以按照系统安全状态进行访问权限控制。一旦置 1，寄存器只能在安全状态下访问。请访问系统安全的相关章节获取系统安全状态的详细信息。

23.3 GPIOM 寄存器列表

GPIOM 的寄存器列表如下：

GPIOM base address: 0xF00D8000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0000	ASSIGN[GPIOA][PIN][PIN00]	GPIOA 管理寄存器	0x00000000
0x0004	ASSIGN[GPIOA][PIN][PIN01]	GPIOA 管理寄存器	0x00000000
0x0008	ASSIGN[GPIOA][PIN][PIN02]	GPIOA 管理寄存器	0x00000000
0x000C	ASSIGN[GPIOA][PIN][PIN03]	GPIOA 管理寄存器	0x00000000
0x0010	ASSIGN[GPIOA][PIN][PIN04]	GPIOA 管理寄存器	0x00000000
0x0014	ASSIGN[GPIOA][PIN][PIN05]	GPIOA 管理寄存器	0x00000000
0x0018	ASSIGN[GPIOA][PIN][PIN06]	GPIOA 管理寄存器	0x00000000
0x001C	ASSIGN[GPIOA][PIN][PIN07]	GPIOA 管理寄存器	0x00000000
0x0020	ASSIGN[GPIOA][PIN][PIN08]	GPIOA 管理寄存器	0x00000000
0x0024	ASSIGN[GPIOA][PIN][PIN09]	GPIOA 管理寄存器	0x00000000
0x0028	ASSIGN[GPIOA][PIN][PIN10]	GPIOA 管理寄存器	0x00000000
0x002C	ASSIGN[GPIOA][PIN][PIN11]	GPIOA 管理寄存器	0x00000000
0x0030	ASSIGN[GPIOA][PIN][PIN12]	GPIOA 管理寄存器	0x00000000
0x0034	ASSIGN[GPIOA][PIN][PIN13]	GPIOA 管理寄存器	0x00000000
0x0038	ASSIGN[GPIOA][PIN][PIN14]	GPIOA 管理寄存器	0x00000000
0x003C	ASSIGN[GPIOA][PIN][PIN15]	GPIOA 管理寄存器	0x00000000
0x0040	ASSIGN[GPIOA][PIN][PIN16]	GPIOA 管理寄存器	0x00000000
0x0044	ASSIGN[GPIOA][PIN][PIN17]	GPIOA 管理寄存器	0x00000000
0x0048	ASSIGN[GPIOA][PIN][PIN18]	GPIOA 管理寄存器	0x00000000
0x004C	ASSIGN[GPIOA][PIN][PIN19]	GPIOA 管理寄存器	0x00000000
0x0050	ASSIGN[GPIOA][PIN][PIN20]	GPIOA 管理寄存器	0x00000000
0x0054	ASSIGN[GPIOA][PIN][PIN21]	GPIOA 管理寄存器	0x00000000
0x0058	ASSIGN[GPIOA][PIN][PIN22]	GPIOA 管理寄存器	0x00000000
0x005C	ASSIGN[GPIOA][PIN][PIN23]	GPIOA 管理寄存器	0x00000000
0x0060	ASSIGN[GPIOA][PIN][PIN24]	GPIOA 管理寄存器	0x00000000
0x0064	ASSIGN[GPIOA][PIN][PIN25]	GPIOA 管理寄存器	0x00000000
0x0068	ASSIGN[GPIOA][PIN][PIN26]	GPIOA 管理寄存器	0x00000000
0x006C	ASSIGN[GPIOA][PIN][PIN27]	GPIOA 管理寄存器	0x00000000
0x0070	ASSIGN[GPIOA][PIN][PIN28]	GPIOA 管理寄存器	0x00000000
0x0074	ASSIGN[GPIOA][PIN][PIN29]	GPIOA 管理寄存器	0x00000000
0x0078	ASSIGN[GPIOA][PIN][PIN30]	GPIOA 管理寄存器	0x00000000
0x007C	ASSIGN[GPIOA][PIN][PIN31]	GPIOA 管理寄存器	0x00000000
0x0080	ASSIGN[GPIOB][PIN][PIN00]	GPIOB 管理寄存器	0x00000000
0x0084	ASSIGN[GPIOB][PIN][PIN01]	GPIOB 管理寄存器	0x00000000
0x0088	ASSIGN[GPIOB][PIN][PIN02]	GPIOB 管理寄存器	0x00000000
0x008C	ASSIGN[GPIOB][PIN][PIN03]	GPIOB 管理寄存器	0x00000000
0x0090	ASSIGN[GPIOB][PIN][PIN04]	GPIOB 管理寄存器	0x00000000
0x0094	ASSIGN[GPIOB][PIN][PIN05]	GPIOB 管理寄存器	0x00000000
0x0098	ASSIGN[GPIOB][PIN][PIN06]	GPIOB 管理寄存器	0x00000000
0x009C	ASSIGN[GPIOB][PIN][PIN07]	GPIOB 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00A0	ASSIGN[GPIOB][PIN][PIN08]	GPIOB 管理寄存器	0x00000000
0x00A4	ASSIGN[GPIOB][PIN][PIN09]	GPIOB 管理寄存器	0x00000000
0x00A8	ASSIGN[GPIOB][PIN][PIN10]	GPIOB 管理寄存器	0x00000000
0x00AC	ASSIGN[GPIOB][PIN][PIN11]	GPIOB 管理寄存器	0x00000000
0x00B0	ASSIGN[GPIOB][PIN][PIN12]	GPIOB 管理寄存器	0x00000000
0x00B4	ASSIGN[GPIOB][PIN][PIN13]	GPIOB 管理寄存器	0x00000000
0x00B8	ASSIGN[GPIOB][PIN][PIN14]	GPIOB 管理寄存器	0x00000000
0x00BC	ASSIGN[GPIOB][PIN][PIN15]	GPIOB 管理寄存器	0x00000000
0x00C0	ASSIGN[GPIOB][PIN][PIN16]	GPIOB 管理寄存器	0x00000000
0x00C4	ASSIGN[GPIOB][PIN][PIN17]	GPIOB 管理寄存器	0x00000000
0x00C8	ASSIGN[GPIOB][PIN][PIN18]	GPIOB 管理寄存器	0x00000000
0x00CC	ASSIGN[GPIOB][PIN][PIN19]	GPIOB 管理寄存器	0x00000000
0x00D0	ASSIGN[GPIOB][PIN][PIN20]	GPIOB 管理寄存器	0x00000000
0x00D4	ASSIGN[GPIOB][PIN][PIN21]	GPIOB 管理寄存器	0x00000000
0x00D8	ASSIGN[GPIOB][PIN][PIN22]	GPIOB 管理寄存器	0x00000000
0x00DC	ASSIGN[GPIOB][PIN][PIN23]	GPIOB 管理寄存器	0x00000000
0x00E0	ASSIGN[GPIOB][PIN][PIN24]	GPIOB 管理寄存器	0x00000000
0x00E4	ASSIGN[GPIOB][PIN][PIN25]	GPIOB 管理寄存器	0x00000000
0x00E8	ASSIGN[GPIOB][PIN][PIN26]	GPIOB 管理寄存器	0x00000000
0x00EC	ASSIGN[GPIOB][PIN][PIN27]	GPIOB 管理寄存器	0x00000000
0x00F0	ASSIGN[GPIOB][PIN][PIN28]	GPIOB 管理寄存器	0x00000000
0x00F4	ASSIGN[GPIOB][PIN][PIN29]	GPIOB 管理寄存器	0x00000000
0x00F8	ASSIGN[GPIOB][PIN][PIN30]	GPIOB 管理寄存器	0x00000000
0x00FC	ASSIGN[GPIOB][PIN][PIN31]	GPIOB 管理寄存器	0x00000000
0x0100	ASSIGN[GPIOC][PIN][PIN00]	GPIOC 管理寄存器	0x00000000
0x0104	ASSIGN[GPIOC][PIN][PIN01]	GPIOC 管理寄存器	0x00000000
0x0108	ASSIGN[GPIOC][PIN][PIN02]	GPIOC 管理寄存器	0x00000000
0x010C	ASSIGN[GPIOC][PIN][PIN03]	GPIOC 管理寄存器	0x00000000
0x0110	ASSIGN[GPIOC][PIN][PIN04]	GPIOC 管理寄存器	0x00000000
0x0114	ASSIGN[GPIOC][PIN][PIN05]	GPIOC 管理寄存器	0x00000000
0x0118	ASSIGN[GPIOC][PIN][PIN06]	GPIOC 管理寄存器	0x00000000
0x011C	ASSIGN[GPIOC][PIN][PIN07]	GPIOC 管理寄存器	0x00000000
0x0120	ASSIGN[GPIOC][PIN][PIN08]	GPIOC 管理寄存器	0x00000000
0x0124	ASSIGN[GPIOC][PIN][PIN09]	GPIOC 管理寄存器	0x00000000
0x0128	ASSIGN[GPIOC][PIN][PIN10]	GPIOC 管理寄存器	0x00000000
0x012C	ASSIGN[GPIOC][PIN][PIN11]	GPIOC 管理寄存器	0x00000000
0x0130	ASSIGN[GPIOC][PIN][PIN12]	GPIOC 管理寄存器	0x00000000
0x0134	ASSIGN[GPIOC][PIN][PIN13]	GPIOC 管理寄存器	0x00000000
0x0138	ASSIGN[GPIOC][PIN][PIN14]	GPIOC 管理寄存器	0x00000000
0x013C	ASSIGN[GPIOC][PIN][PIN15]	GPIOC 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0140	ASSIGN[GPIOC][PIN][PIN16]	GPIOC 管理寄存器	0x00000000
0x0144	ASSIGN[GPIOC][PIN][PIN17]	GPIOC 管理寄存器	0x00000000
0x0148	ASSIGN[GPIOC][PIN][PIN18]	GPIOC 管理寄存器	0x00000000
0x014C	ASSIGN[GPIOC][PIN][PIN19]	GPIOC 管理寄存器	0x00000000
0x0150	ASSIGN[GPIOC][PIN][PIN20]	GPIOC 管理寄存器	0x00000000
0x0154	ASSIGN[GPIOC][PIN][PIN21]	GPIOC 管理寄存器	0x00000000
0x0158	ASSIGN[GPIOC][PIN][PIN22]	GPIOC 管理寄存器	0x00000000
0x015C	ASSIGN[GPIOC][PIN][PIN23]	GPIOC 管理寄存器	0x00000000
0x0160	ASSIGN[GPIOC][PIN][PIN24]	GPIOC 管理寄存器	0x00000000
0x0164	ASSIGN[GPIOC][PIN][PIN25]	GPIOC 管理寄存器	0x00000000
0x0168	ASSIGN[GPIOC][PIN][PIN26]	GPIOC 管理寄存器	0x00000000
0x016C	ASSIGN[GPIOC][PIN][PIN27]	GPIOC 管理寄存器	0x00000000
0x0170	ASSIGN[GPIOC][PIN][PIN28]	GPIOC 管理寄存器	0x00000000
0x0174	ASSIGN[GPIOC][PIN][PIN29]	GPIOC 管理寄存器	0x00000000
0x0178	ASSIGN[GPIOC][PIN][PIN30]	GPIOC 管理寄存器	0x00000000
0x017C	ASSIGN[GPIOC][PIN][PIN31]	GPIOC 管理寄存器	0x00000000
0x0180	ASSIGN[GPIOD][PIN][PIN00]	GPIOD 管理寄存器	0x00000000
0x0184	ASSIGN[GPIOD][PIN][PIN01]	GPIOD 管理寄存器	0x00000000
0x0188	ASSIGN[GPIOD][PIN][PIN02]	GPIOD 管理寄存器	0x00000000
0x018C	ASSIGN[GPIOD][PIN][PIN03]	GPIOD 管理寄存器	0x00000000
0x0190	ASSIGN[GPIOD][PIN][PIN04]	GPIOD 管理寄存器	0x00000000
0x0194	ASSIGN[GPIOD][PIN][PIN05]	GPIOD 管理寄存器	0x00000000
0x0198	ASSIGN[GPIOD][PIN][PIN06]	GPIOD 管理寄存器	0x00000000
0x019C	ASSIGN[GPIOD][PIN][PIN07]	GPIOD 管理寄存器	0x00000000
0x01A0	ASSIGN[GPIOD][PIN][PIN08]	GPIOD 管理寄存器	0x00000000
0x01A4	ASSIGN[GPIOD][PIN][PIN09]	GPIOD 管理寄存器	0x00000000
0x01A8	ASSIGN[GPIOD][PIN][PIN10]	GPIOD 管理寄存器	0x00000000
0x01AC	ASSIGN[GPIOD][PIN][PIN11]	GPIOD 管理寄存器	0x00000000
0x01B0	ASSIGN[GPIOD][PIN][PIN12]	GPIOD 管理寄存器	0x00000000
0x01B4	ASSIGN[GPIOD][PIN][PIN13]	GPIOD 管理寄存器	0x00000000
0x01B8	ASSIGN[GPIOD][PIN][PIN14]	GPIOD 管理寄存器	0x00000000
0x01BC	ASSIGN[GPIOD][PIN][PIN15]	GPIOD 管理寄存器	0x00000000
0x01C0	ASSIGN[GPIOD][PIN][PIN16]	GPIOD 管理寄存器	0x00000000
0x01C4	ASSIGN[GPIOD][PIN][PIN17]	GPIOD 管理寄存器	0x00000000
0x01C8	ASSIGN[GPIOD][PIN][PIN18]	GPIOD 管理寄存器	0x00000000
0x01CC	ASSIGN[GPIOD][PIN][PIN19]	GPIOD 管理寄存器	0x00000000
0x01D0	ASSIGN[GPIOD][PIN][PIN20]	GPIOD 管理寄存器	0x00000000
0x01D4	ASSIGN[GPIOD][PIN][PIN21]	GPIOD 管理寄存器	0x00000000
0x01D8	ASSIGN[GPIOD][PIN][PIN22]	GPIOD 管理寄存器	0x00000000
0x01DC	ASSIGN[GPIOD][PIN][PIN23]	GPIOD 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x01E0	ASSIGN[GPIOD][PIN][PIN24]	GPIOD 管理寄存器	0x00000000
0x01E4	ASSIGN[GPIOD][PIN][PIN25]	GPIOD 管理寄存器	0x00000000
0x01E8	ASSIGN[GPIOD][PIN][PIN26]	GPIOD 管理寄存器	0x00000000
0x01EC	ASSIGN[GPIOD][PIN][PIN27]	GPIOD 管理寄存器	0x00000000
0x01F0	ASSIGN[GPIOD][PIN][PIN28]	GPIOD 管理寄存器	0x00000000
0x01F4	ASSIGN[GPIOD][PIN][PIN29]	GPIOD 管理寄存器	0x00000000
0x01F8	ASSIGN[GPIOD][PIN][PIN30]	GPIOD 管理寄存器	0x00000000
0x01FC	ASSIGN[GPIOD][PIN][PIN31]	GPIOD 管理寄存器	0x00000000
0x0200	ASSIGN[GPIOE][PIN][PIN00]	GPIOE 管理寄存器	0x00000000
0x0204	ASSIGN[GPIOE][PIN][PIN01]	GPIOE 管理寄存器	0x00000000
0x0208	ASSIGN[GPIOE][PIN][PIN02]	GPIOE 管理寄存器	0x00000000
0x020C	ASSIGN[GPIOE][PIN][PIN03]	GPIOE 管理寄存器	0x00000000
0x0210	ASSIGN[GPIOE][PIN][PIN04]	GPIOE 管理寄存器	0x00000000
0x0214	ASSIGN[GPIOE][PIN][PIN05]	GPIOE 管理寄存器	0x00000000
0x0218	ASSIGN[GPIOE][PIN][PIN06]	GPIOE 管理寄存器	0x00000000
0x021C	ASSIGN[GPIOE][PIN][PIN07]	GPIOE 管理寄存器	0x00000000
0x0220	ASSIGN[GPIOE][PIN][PIN08]	GPIOE 管理寄存器	0x00000000
0x0224	ASSIGN[GPIOE][PIN][PIN09]	GPIOE 管理寄存器	0x00000000
0x0228	ASSIGN[GPIOE][PIN][PIN10]	GPIOE 管理寄存器	0x00000000
0x022C	ASSIGN[GPIOE][PIN][PIN11]	GPIOE 管理寄存器	0x00000000
0x0230	ASSIGN[GPIOE][PIN][PIN12]	GPIOE 管理寄存器	0x00000000
0x0234	ASSIGN[GPIOE][PIN][PIN13]	GPIOE 管理寄存器	0x00000000
0x0238	ASSIGN[GPIOE][PIN][PIN14]	GPIOE 管理寄存器	0x00000000
0x023C	ASSIGN[GPIOE][PIN][PIN15]	GPIOE 管理寄存器	0x00000000
0x0240	ASSIGN[GPIOE][PIN][PIN16]	GPIOE 管理寄存器	0x00000000
0x0244	ASSIGN[GPIOE][PIN][PIN17]	GPIOE 管理寄存器	0x00000000
0x0248	ASSIGN[GPIOE][PIN][PIN18]	GPIOE 管理寄存器	0x00000000
0x024C	ASSIGN[GPIOE][PIN][PIN19]	GPIOE 管理寄存器	0x00000000
0x0250	ASSIGN[GPIOE][PIN][PIN20]	GPIOE 管理寄存器	0x00000000
0x0254	ASSIGN[GPIOE][PIN][PIN21]	GPIOE 管理寄存器	0x00000000
0x0258	ASSIGN[GPIOE][PIN][PIN22]	GPIOE 管理寄存器	0x00000000
0x025C	ASSIGN[GPIOE][PIN][PIN23]	GPIOE 管理寄存器	0x00000000
0x0260	ASSIGN[GPIOE][PIN][PIN24]	GPIOE 管理寄存器	0x00000000
0x0264	ASSIGN[GPIOE][PIN][PIN25]	GPIOE 管理寄存器	0x00000000
0x0268	ASSIGN[GPIOE][PIN][PIN26]	GPIOE 管理寄存器	0x00000000
0x026C	ASSIGN[GPIOE][PIN][PIN27]	GPIOE 管理寄存器	0x00000000
0x0270	ASSIGN[GPIOE][PIN][PIN28]	GPIOE 管理寄存器	0x00000000
0x0274	ASSIGN[GPIOE][PIN][PIN29]	GPIOE 管理寄存器	0x00000000
0x0278	ASSIGN[GPIOE][PIN][PIN30]	GPIOE 管理寄存器	0x00000000
0x027C	ASSIGN[GPIOE][PIN][PIN31]	GPIOE 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0280	ASSIGN[GPIOF][PIN][PIN00]	GPIOF 管理寄存器	0x00000000
0x0284	ASSIGN[GPIOF][PIN][PIN01]	GPIOF 管理寄存器	0x00000000
0x0288	ASSIGN[GPIOF][PIN][PIN02]	GPIOF 管理寄存器	0x00000000
0x028C	ASSIGN[GPIOF][PIN][PIN03]	GPIOF 管理寄存器	0x00000000
0x0290	ASSIGN[GPIOF][PIN][PIN04]	GPIOF 管理寄存器	0x00000000
0x0294	ASSIGN[GPIOF][PIN][PIN05]	GPIOF 管理寄存器	0x00000000
0x0298	ASSIGN[GPIOF][PIN][PIN06]	GPIOF 管理寄存器	0x00000000
0x029C	ASSIGN[GPIOF][PIN][PIN07]	GPIOF 管理寄存器	0x00000000
0x02A0	ASSIGN[GPIOF][PIN][PIN08]	GPIOF 管理寄存器	0x00000000
0x02A4	ASSIGN[GPIOF][PIN][PIN09]	GPIOF 管理寄存器	0x00000000
0x02A8	ASSIGN[GPIOF][PIN][PIN10]	GPIOF 管理寄存器	0x00000000
0x02AC	ASSIGN[GPIOF][PIN][PIN11]	GPIOF 管理寄存器	0x00000000
0x02B0	ASSIGN[GPIOF][PIN][PIN12]	GPIOF 管理寄存器	0x00000000
0x02B4	ASSIGN[GPIOF][PIN][PIN13]	GPIOF 管理寄存器	0x00000000
0x02B8	ASSIGN[GPIOF][PIN][PIN14]	GPIOF 管理寄存器	0x00000000
0x02BC	ASSIGN[GPIOF][PIN][PIN15]	GPIOF 管理寄存器	0x00000000
0x02C0	ASSIGN[GPIOF][PIN][PIN16]	GPIOF 管理寄存器	0x00000000
0x02C4	ASSIGN[GPIOF][PIN][PIN17]	GPIOF 管理寄存器	0x00000000
0x02C8	ASSIGN[GPIOF][PIN][PIN18]	GPIOF 管理寄存器	0x00000000
0x02CC	ASSIGN[GPIOF][PIN][PIN19]	GPIOF 管理寄存器	0x00000000
0x02D0	ASSIGN[GPIOF][PIN][PIN20]	GPIOF 管理寄存器	0x00000000
0x02D4	ASSIGN[GPIOF][PIN][PIN21]	GPIOF 管理寄存器	0x00000000
0x02D8	ASSIGN[GPIOF][PIN][PIN22]	GPIOF 管理寄存器	0x00000000
0x02DC	ASSIGN[GPIOF][PIN][PIN23]	GPIOF 管理寄存器	0x00000000
0x02E0	ASSIGN[GPIOF][PIN][PIN24]	GPIOF 管理寄存器	0x00000000
0x02E4	ASSIGN[GPIOF][PIN][PIN25]	GPIOF 管理寄存器	0x00000000
0x02E8	ASSIGN[GPIOF][PIN][PIN26]	GPIOF 管理寄存器	0x00000000
0x02EC	ASSIGN[GPIOF][PIN][PIN27]	GPIOF 管理寄存器	0x00000000
0x02F0	ASSIGN[GPIOF][PIN][PIN28]	GPIOF 管理寄存器	0x00000000
0x02F4	ASSIGN[GPIOF][PIN][PIN29]	GPIOF 管理寄存器	0x00000000
0x02F8	ASSIGN[GPIOF][PIN][PIN30]	GPIOF 管理寄存器	0x00000000
0x02FC	ASSIGN[GPIOF][PIN][PIN31]	GPIOF 管理寄存器	0x00000000
0x0580	ASSIGN[GPIOV][PIN][PIN00]	GPIOV 管理寄存器	0x00000000
0x0584	ASSIGN[GPIOV][PIN][PIN01]	GPIOV 管理寄存器	0x00000000
0x0588	ASSIGN[GPIOV][PIN][PIN02]	GPIOV 管理寄存器	0x00000000
0x058C	ASSIGN[GPIOV][PIN][PIN03]	GPIOV 管理寄存器	0x00000000
0x0590	ASSIGN[GPIOV][PIN][PIN04]	GPIOV 管理寄存器	0x00000000
0x0594	ASSIGN[GPIOV][PIN][PIN05]	GPIOV 管理寄存器	0x00000000
0x0598	ASSIGN[GPIOV][PIN][PIN06]	GPIOV 管理寄存器	0x00000000
0x059C	ASSIGN[GPIOV][PIN][PIN07]	GPIOV 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x05A0	ASSIGN[GPIOV][PIN][PIN08]	GPIOV 管理寄存器	0x00000000
0x05A4	ASSIGN[GPIOV][PIN][PIN09]	GPIOV 管理寄存器	0x00000000
0x05A8	ASSIGN[GPIOV][PIN][PIN10]	GPIOV 管理寄存器	0x00000000
0x05AC	ASSIGN[GPIOV][PIN][PIN11]	GPIOV 管理寄存器	0x00000000
0x05B0	ASSIGN[GPIOV][PIN][PIN12]	GPIOV 管理寄存器	0x00000000
0x05B4	ASSIGN[GPIOV][PIN][PIN13]	GPIOV 管理寄存器	0x00000000
0x05B8	ASSIGN[GPIOV][PIN][PIN14]	GPIOV 管理寄存器	0x00000000
0x05BC	ASSIGN[GPIOV][PIN][PIN15]	GPIOV 管理寄存器	0x00000000
0x05C0	ASSIGN[GPIOV][PIN][PIN16]	GPIOV 管理寄存器	0x00000000
0x05C4	ASSIGN[GPIOV][PIN][PIN17]	GPIOV 管理寄存器	0x00000000
0x05C8	ASSIGN[GPIOV][PIN][PIN18]	GPIOV 管理寄存器	0x00000000
0x05CC	ASSIGN[GPIOV][PIN][PIN19]	GPIOV 管理寄存器	0x00000000
0x05D0	ASSIGN[GPIOV][PIN][PIN20]	GPIOV 管理寄存器	0x00000000
0x05D4	ASSIGN[GPIOV][PIN][PIN21]	GPIOV 管理寄存器	0x00000000
0x05D8	ASSIGN[GPIOV][PIN][PIN22]	GPIOV 管理寄存器	0x00000000
0x05DC	ASSIGN[GPIOV][PIN][PIN23]	GPIOV 管理寄存器	0x00000000
0x05E0	ASSIGN[GPIOV][PIN][PIN24]	GPIOV 管理寄存器	0x00000000
0x05E4	ASSIGN[GPIOV][PIN][PIN25]	GPIOV 管理寄存器	0x00000000
0x05E8	ASSIGN[GPIOV][PIN][PIN26]	GPIOV 管理寄存器	0x00000000
0x05EC	ASSIGN[GPIOV][PIN][PIN27]	GPIOV 管理寄存器	0x00000000
0x05F0	ASSIGN[GPIOV][PIN][PIN28]	GPIOV 管理寄存器	0x00000000
0x05F4	ASSIGN[GPIOV][PIN][PIN29]	GPIOV 管理寄存器	0x00000000
0x05F8	ASSIGN[GPIOV][PIN][PIN30]	GPIOV 管理寄存器	0x00000000
0x05FC	ASSIGN[GPIOV][PIN][PIN31]	GPIOV 管理寄存器	0x00000000
0x0600	ASSIGN[GPIOW][PIN][PIN00]	GPIOW 管理寄存器	0x00000000
0x0604	ASSIGN[GPIOW][PIN][PIN01]	GPIOW 管理寄存器	0x00000000
0x0608	ASSIGN[GPIOW][PIN][PIN02]	GPIOW 管理寄存器	0x00000000
0x060C	ASSIGN[GPIOW][PIN][PIN03]	GPIOW 管理寄存器	0x00000000
0x0610	ASSIGN[GPIOW][PIN][PIN04]	GPIOW 管理寄存器	0x00000000
0x0614	ASSIGN[GPIOW][PIN][PIN05]	GPIOW 管理寄存器	0x00000000
0x0618	ASSIGN[GPIOW][PIN][PIN06]	GPIOW 管理寄存器	0x00000000
0x061C	ASSIGN[GPIOW][PIN][PIN07]	GPIOW 管理寄存器	0x00000000
0x0620	ASSIGN[GPIOW][PIN][PIN08]	GPIOW 管理寄存器	0x00000000
0x0624	ASSIGN[GPIOW][PIN][PIN09]	GPIOW 管理寄存器	0x00000000
0x0628	ASSIGN[GPIOW][PIN][PIN10]	GPIOW 管理寄存器	0x00000000
0x062C	ASSIGN[GPIOW][PIN][PIN11]	GPIOW 管理寄存器	0x00000000
0x0630	ASSIGN[GPIOW][PIN][PIN12]	GPIOW 管理寄存器	0x00000000
0x0634	ASSIGN[GPIOW][PIN][PIN13]	GPIOW 管理寄存器	0x00000000
0x0638	ASSIGN[GPIOW][PIN][PIN14]	GPIOW 管理寄存器	0x00000000
0x063C	ASSIGN[GPIOW][PIN][PIN15]	GPIOW 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0640	ASSIGN[GPIOW][PIN][PIN16]	GPIOW 管理寄存器	0x00000000
0x0644	ASSIGN[GPIOW][PIN][PIN17]	GPIOW 管理寄存器	0x00000000
0x0648	ASSIGN[GPIOW][PIN][PIN18]	GPIOW 管理寄存器	0x00000000
0x064C	ASSIGN[GPIOW][PIN][PIN19]	GPIOW 管理寄存器	0x00000000
0x0650	ASSIGN[GPIOW][PIN][PIN20]	GPIOW 管理寄存器	0x00000000
0x0654	ASSIGN[GPIOW][PIN][PIN21]	GPIOW 管理寄存器	0x00000000
0x0658	ASSIGN[GPIOW][PIN][PIN22]	GPIOW 管理寄存器	0x00000000
0x065C	ASSIGN[GPIOW][PIN][PIN23]	GPIOW 管理寄存器	0x00000000
0x0660	ASSIGN[GPIOW][PIN][PIN24]	GPIOW 管理寄存器	0x00000000
0x0664	ASSIGN[GPIOW][PIN][PIN25]	GPIOW 管理寄存器	0x00000000
0x0668	ASSIGN[GPIOW][PIN][PIN26]	GPIOW 管理寄存器	0x00000000
0x066C	ASSIGN[GPIOW][PIN][PIN27]	GPIOW 管理寄存器	0x00000000
0x0670	ASSIGN[GPIOW][PIN][PIN28]	GPIOW 管理寄存器	0x00000000
0x0674	ASSIGN[GPIOW][PIN][PIN29]	GPIOW 管理寄存器	0x00000000
0x0678	ASSIGN[GPIOW][PIN][PIN30]	GPIOW 管理寄存器	0x00000000
0x067C	ASSIGN[GPIOW][PIN][PIN31]	GPIOW 管理寄存器	0x00000000
0x0680	ASSIGN[GPIOX][PIN][PIN00]	GPIOX 管理寄存器	0x00000000
0x0684	ASSIGN[GPIOX][PIN][PIN01]	GPIOX 管理寄存器	0x00000000
0x0688	ASSIGN[GPIOX][PIN][PIN02]	GPIOX 管理寄存器	0x00000000
0x068C	ASSIGN[GPIOX][PIN][PIN03]	GPIOX 管理寄存器	0x00000000
0x0690	ASSIGN[GPIOX][PIN][PIN04]	GPIOX 管理寄存器	0x00000000
0x0694	ASSIGN[GPIOX][PIN][PIN05]	GPIOX 管理寄存器	0x00000000
0x0698	ASSIGN[GPIOX][PIN][PIN06]	GPIOX 管理寄存器	0x00000000
0x069C	ASSIGN[GPIOX][PIN][PIN07]	GPIOX 管理寄存器	0x00000000
0x06A0	ASSIGN[GPIOX][PIN][PIN08]	GPIOX 管理寄存器	0x00000000
0x06A4	ASSIGN[GPIOX][PIN][PIN09]	GPIOX 管理寄存器	0x00000000
0x06A8	ASSIGN[GPIOX][PIN][PIN10]	GPIOX 管理寄存器	0x00000000
0x06AC	ASSIGN[GPIOX][PIN][PIN11]	GPIOX 管理寄存器	0x00000000
0x06B0	ASSIGN[GPIOX][PIN][PIN12]	GPIOX 管理寄存器	0x00000000
0x06B4	ASSIGN[GPIOX][PIN][PIN13]	GPIOX 管理寄存器	0x00000000
0x06B8	ASSIGN[GPIOX][PIN][PIN14]	GPIOX 管理寄存器	0x00000000
0x06BC	ASSIGN[GPIOX][PIN][PIN15]	GPIOX 管理寄存器	0x00000000
0x06C0	ASSIGN[GPIOX][PIN][PIN16]	GPIOX 管理寄存器	0x00000000
0x06C4	ASSIGN[GPIOX][PIN][PIN17]	GPIOX 管理寄存器	0x00000000
0x06C8	ASSIGN[GPIOX][PIN][PIN18]	GPIOX 管理寄存器	0x00000000
0x06CC	ASSIGN[GPIOX][PIN][PIN19]	GPIOX 管理寄存器	0x00000000
0x06D0	ASSIGN[GPIOX][PIN][PIN20]	GPIOX 管理寄存器	0x00000000
0x06D4	ASSIGN[GPIOX][PIN][PIN21]	GPIOX 管理寄存器	0x00000000
0x06D8	ASSIGN[GPIOX][PIN][PIN22]	GPIOX 管理寄存器	0x00000000
0x06DC	ASSIGN[GPIOX][PIN][PIN23]	GPIOX 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x06E0	ASSIGN[GPIOX][PIN][PIN24]	GPIOX 管理寄存器	0x00000000
0x06E4	ASSIGN[GPIOX][PIN][PIN25]	GPIOX 管理寄存器	0x00000000
0x06E8	ASSIGN[GPIOX][PIN][PIN26]	GPIOX 管理寄存器	0x00000000
0x06EC	ASSIGN[GPIOX][PIN][PIN27]	GPIOX 管理寄存器	0x00000000
0x06F0	ASSIGN[GPIOX][PIN][PIN28]	GPIOX 管理寄存器	0x00000000
0x06F4	ASSIGN[GPIOX][PIN][PIN29]	GPIOX 管理寄存器	0x00000000
0x06F8	ASSIGN[GPIOX][PIN][PIN30]	GPIOX 管理寄存器	0x00000000
0x06FC	ASSIGN[GPIOX][PIN][PIN31]	GPIOX 管理寄存器	0x00000000
0x0700	ASSIGN[GPIOY][PIN][PIN00]	GPIOY 管理寄存器	0x00000000
0x0704	ASSIGN[GPIOY][PIN][PIN01]	GPIOY 管理寄存器	0x00000000
0x0708	ASSIGN[GPIOY][PIN][PIN02]	GPIOY 管理寄存器	0x00000000
0x070C	ASSIGN[GPIOY][PIN][PIN03]	GPIOY 管理寄存器	0x00000000
0x0710	ASSIGN[GPIOY][PIN][PIN04]	GPIOY 管理寄存器	0x00000000
0x0714	ASSIGN[GPIOY][PIN][PIN05]	GPIOY 管理寄存器	0x00000000
0x0718	ASSIGN[GPIOY][PIN][PIN06]	GPIOY 管理寄存器	0x00000000
0x071C	ASSIGN[GPIOY][PIN][PIN07]	GPIOY 管理寄存器	0x00000000
0x0720	ASSIGN[GPIOY][PIN][PIN08]	GPIOY 管理寄存器	0x00000000
0x0724	ASSIGN[GPIOY][PIN][PIN09]	GPIOY 管理寄存器	0x00000000
0x0728	ASSIGN[GPIOY][PIN][PIN10]	GPIOY 管理寄存器	0x00000000
0x072C	ASSIGN[GPIOY][PIN][PIN11]	GPIOY 管理寄存器	0x00000000
0x0730	ASSIGN[GPIOY][PIN][PIN12]	GPIOY 管理寄存器	0x00000000
0x0734	ASSIGN[GPIOY][PIN][PIN13]	GPIOY 管理寄存器	0x00000000
0x0738	ASSIGN[GPIOY][PIN][PIN14]	GPIOY 管理寄存器	0x00000000
0x073C	ASSIGN[GPIOY][PIN][PIN15]	GPIOY 管理寄存器	0x00000000
0x0740	ASSIGN[GPIOY][PIN][PIN16]	GPIOY 管理寄存器	0x00000000
0x0744	ASSIGN[GPIOY][PIN][PIN17]	GPIOY 管理寄存器	0x00000000
0x0748	ASSIGN[GPIOY][PIN][PIN18]	GPIOY 管理寄存器	0x00000000
0x074C	ASSIGN[GPIOY][PIN][PIN19]	GPIOY 管理寄存器	0x00000000
0x0750	ASSIGN[GPIOY][PIN][PIN20]	GPIOY 管理寄存器	0x00000000
0x0754	ASSIGN[GPIOY][PIN][PIN21]	GPIOY 管理寄存器	0x00000000
0x0758	ASSIGN[GPIOY][PIN][PIN22]	GPIOY 管理寄存器	0x00000000
0x075C	ASSIGN[GPIOY][PIN][PIN23]	GPIOY 管理寄存器	0x00000000
0x0760	ASSIGN[GPIOY][PIN][PIN24]	GPIOY 管理寄存器	0x00000000
0x0764	ASSIGN[GPIOY][PIN][PIN25]	GPIOY 管理寄存器	0x00000000
0x0768	ASSIGN[GPIOY][PIN][PIN26]	GPIOY 管理寄存器	0x00000000
0x076C	ASSIGN[GPIOY][PIN][PIN27]	GPIOY 管理寄存器	0x00000000
0x0770	ASSIGN[GPIOY][PIN][PIN28]	GPIOY 管理寄存器	0x00000000
0x0774	ASSIGN[GPIOY][PIN][PIN29]	GPIOY 管理寄存器	0x00000000
0x0778	ASSIGN[GPIOY][PIN][PIN30]	GPIOY 管理寄存器	0x00000000
0x077C	ASSIGN[GPIOY][PIN][PIN31]	GPIOY 管理寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值

表 149: GPIOM 寄存器列表

23.4 GPIOM 寄存器描述

GPIOM 的寄存器详细说明如下：

23.4.1 ASSIGN[PIN] (0x0 + 0x80 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOCK	RSVD																			HIDE				RSVD						SELECT	
RW	N/A																			RW				N/A						RW	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	x	x	x	0	0

ASSIGN[PIN] [31:0]

位域	名称	描述
31	LOCK	锁定该寄存器的设置，锁定后无法解锁，锁定只能由复位清零 0: 寄存器字段可以修改 1: 寄存器字段不可修改
11-8	HIDE	引脚状态对 GPIO 可见 0 位: 1, GPIO0 不可见; 0: GPIO0 可见 2 位: 1, CPU0 快速 GPIO0 不可见; 0: CPU0 快速 GPIO0 可见 3 位: 1, CPU1 快速 GPIO1 不可见; 0: CPU1 快速 GPIO1 可见
1-0	SELECT	选择引脚控制来源 0: GPIO0; 2: CPU0 快速 GPIO 3: CPU1 快速 GPIO

ASSIGN[PIN] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

24 EUI

本章节介绍 EUI 的功能和特性。

24.1 特性总结

本章节介绍 EUI 的主要特性：

- 支持 2 到 8 位列选择信号
- 支持最多 128 个独立按键，最多支持 8 个七段数码管或者 4 个十六段数码管
- 支持按键导通状态检测中断
- 支持可配长度的按键按压检测防抖动
- 支持可配置的时间参数（输出时钟频率，数据刷新频率，循环频率等）
- 支持 8 组不同的 LED 显示内容（每组 64 位），可每对循环显示，4 对之间循环显示
- 支持输入输出信号取反

24.2 EUI 架构图




图 23: EUI 架构图

24.3 功能描述

本章节描述 EUI 模块的功能。EUI 模块可以向外发送串行数据用于驱动外部数码管（如 74 系列的 595 芯片），进行数据显示；另外，EUI 模块也能接收外部移位寄存器（如 74 系列的 165 芯片）的串行数据的输入。

EUI 模块驱动两个移位寄存器级联的数码管（7 段数码管）的连接示意图如下所示。此时设置 EUI 模块的显示模式为 8 * 8 （在 CTRLC 寄存器的 [DISP_MODE] 进行设置）。EUI 模块向外发送数据到外部级联的数码管移位寄存器上。外部移位寄存器在收到 EUI 模块的串行数据后，将其转并行数据驱动数码管进而显示数据。

另外，EUI 模块读取外部移位寄存器的数据。如下图所示，键盘按键可以控制移位寄存器数据变化。当外部键盘按键触发使得外部移位寄存器（如 74 系列的 165 芯片）数据发生变化，EUI 模块可通过串口读取其数据，由此得到其变化的数值，从而可以知道某个按键被触发。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 24: EUI 驱动 7 段数码管与接收移位寄存器示意图

若数码管类型是其他类型，如 16 比特数码管，可以在 CTRLC 寄存器的 [DISP_MODE] 进行调整 EUI 显示模式设置 (调整其模式为 16 * 4)。其连接示意图如下所示。EUI 模块向外发送数据到外部级联的数码管移位寄存器上。外部移位寄存器在收到 EUI 模块的串行数据后，将其转并行数据驱动数码管进而显示数据。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 25: EUI 驱动 16 位数码管与接收移位寄存器示意图

24.3.1 EUI 端口接口描述

信号名称	I/O	信号描述
DI	I	接收串行数据信号
CK	O	串行数据输出时钟
DO	O	串行数据输出信号

©Shanghai HPMICRO Semiconductor Co., Ltd.

信号名称	I/O	信号描述
SH	O	数据锁存时钟信号线

表 150: EUI 端口接口描述

24.3.2 输出模式与显示

EUI 模块在时钟下降沿发送数据，外部移位寄存器可以在上升沿接收数据。其中 EUI 模块可以向外发送 24 个数据，即 24 bit 数据。EUI 模块外接数码管，输出的数据包括数据与列选择数据。依据其所设置的显示模式，可以改变数据的宽度大小和列选择数据的大小。如在 CTRL 寄存器（偏移地址为 0x000）的 [DISP_MODE] 位域进行其显示模式位 8 * 8 模式，即会产生 8 比特的数据和 8 比特的列选择数据。若是显示模式为 16 * 4 时，即会产生 16 比特的数据和 4 比特的列选择数据。其中，每个比特数据时钟周期在 DIV_CFG 寄存器（偏移地址为 0x004）的 [CLK_DIV] 位域进行配置。

24.3.3 驱动的时间参数

EUI 模块向外输出串行数据以驱动数码管，有输出周期 (CLKO_TIME)、槽时间 (SLOT_TEME)、保持时间（HOLD_TIME）、显示时间 (DISP_TIME)、循环时间（LOOP_TIME）等时间参数。相关示意图如下所示。




图 26: EUI 驱动数码管时间参数示意图

输出周期 (CLKO_TIME) 是向外发送数据的时钟周期，由 EUI 模块的系统时钟分频而得。输出周期默认为 1 us，用户可以在 DIV_CFG 寄存器的 [CLK_DIV] 位域进行配置，从而获得需要的输出周期。

槽时间 (SLOT_TEME) 由 32 个输出时钟的周期组成。在 32 个时钟周期中，前面 24 个时钟周期用于传输数据，剩余时间用于外部数码管存储数据以及产生控制信号等。

保持时间 (HOLD_TIME) 用槽时间作为单位。保持时间默认设置为 0，因此每个槽时间都会进行传输数据。用户可以依据需要，在 DIV_CFG 寄存器（偏移地址为 0x004）的 [HOLE_TIME] 位域配置需要的保持时间，此将会增加向外发送数据的时间间隔。

显示时间（DISP_TIME）是刷新外部 LED 和按键完全按压（导通）所需要的时间，其默认设置为 1 ms。下面是显示时间的计算公式，其中 N 表示数码管的数量。

$$DISP_TIME = (HOLD_TIME + 1) * SLOT_TEME * N \quad (1)$$

按键防抖时间 (FILTER_TIME) 以显示时间为单位，在 16 * 4 模式下的默认设置为 500 us（只有 4 列选择号）。

循环时间 (LOOP_TIME) 是以数码管组为单位的显示时间。如 8 组的循环时间为 16 * 显示时间的乘积结果。

EUI 模块驱动数码管显示可以依据用户的需求进行设置，在 DAB_CTR 寄存器（偏移地址为 0x00c）的 [DB_CTRL] 位域进行配置。例如，每组的数据为 A 和 B ，显示 A 时可以输出数据 A 本身，显示 B 时也可以显示 B 本身。另外可以配置显示 $A\&BA \mid BA\hat{}B$。

©Shanghai HPMICRO Semiconductor Co., Ltd.

24.3.4 接收串行数据

使用 EUI 端口的 CK 作为移位寄存器的时钟，并将移位寄存器数据输出端连接到 EUI 模块的 DI 引脚，如此 EUI 模块可以接收外部移位寄存器输入的串行数据。

24.3.5 中断功能描述

EUI 模块支持区域按键导通异常和独立按键导通异常中断。当检测到区域中超过防抖时间没有按键按压导通状态发生变化，则触发区域按键导通异常中断。当检测到超过防抖时间没有独立按键导通状态发生变化，则触发独立按键导通异常中断。

注意：上电后数据都为 0 的时间超过防抖时间，也会触发一次中断。

24.3.6 寄存器配置指南

一、向外驱动移位寄存器驱动数码管

1、依据需求，配置 DIV_CFG 寄存器（偏移地址为 0x004）的 [CLKO_ADJ] 位域，对 EUI 内部进行分频，获得输出到外部数据的时钟频率；

2、依据需求，配置 DIV_CFG 寄存器（偏移地址为 0x004）的 [HOLD_TIME] 位域和 [CLK_DIV] 位域，从而设置其保持时间和得到输出的时钟频率；

3、依据需求，可以在 PAD_CFG 寄存器（偏移地址为 0x008）的 [FILT_LEN] 位域配置滤波器长度，消除抖动;

4、依据需求，将输出数据写入 POL_CFG 寄存器 (偏移地址为 0x00C) 的 [DATA_POL] 位域（若需要改变极性，可以再配置 [SH_POL] 位域）；

5、依据需求，用户在 IRQ_EN 寄存器（偏移地址为 0x024）使能需要的中断功能；

6、依据需求，可以在 CTRL 寄存器（偏移地址为 0x000）的 [DISP_MODE] 位域配置显示模式，然后在 ENABLE 位域使能 EUI 发送出去；

二、接收外部移位寄存器输入

1、依据需求，配置 DIV_CFG 寄存器（偏移地址为 0x004）的 [CLKO_ADJ] 位域，对 EUI 内部进行分频，获得输出数据的基础频率；

2、依据需求，配置 DIV_CFG 寄存器（偏移地址为 0x004）的 [HOLD_TIME] 位域和 [CLK_DIV] 位域，从而设置其保持时间和得到输出的时钟频率；

3、依据需求，可以在 PAD_CFG 寄存器（偏移地址为 0x008）的 [FILT_LEN] 位域配置滤波器长度，消除抖动;

4、使能 IRQ_EN 寄存器（偏移地址为 0x024）的 [IRQ_EREA_STS] 位域;

5、在 CTRL 寄存器（偏移地址为 0x000）的 [DISP_MODE] 位域配置显示模式，然后在 [ENABLE] 位域使能 EUI；

6、等触发中断后，可以在 DATA_IN_0、DATA_IN1、DATA_IN_2、DATA_IN_3、DATA_IN_4、DATA_IN_5、DATA_IN_6、DATA_IN_7 寄存器读取接收到的数据；

24.4 EUI 寄存器

©Shanghai HPMICRO Semiconductor Co., Ltd.

24.4.1 寄存器说明

EUI 的寄存器列表如下：

EUI0 base address: 0xF0038000

EUI1 base address: 0xF003C000

地址偏移	名称	描述	复位值
0x0000	CTRL	Control Register	0x00000000
0x0004	DIV_CFG		0x00000000
0x0008	PAD_CFG		0x00000000
0x000C	POL_CFG		0x00000000
0x0010	OUT_CFG		0x00000000
0x0014	IN_CFG		0x00000000
0x0020	IRQ_STS		0x00000000
0x0024	IRQ_EN		0x00000000
0x0040	DATA_IN0		0x00000000
0x0044	DATA_IN1		0x00000000
0x0048	DATA_IN2		0x00000000
0x004C	DATA_IN3		0x00000000
0x0050	DATA_IN4		0x00000000
0x0054	DATA_IN5		0x00000000
0x0058	DATA_IN6		0x00000000
0x005C	DATA_IN7		0x00000000
0x0080	DAB_CTRL		0x00000000
0x0090	DCD_CTRL		0x00000000
0x00A0	DEF_CTRL		0x00000000
0x00B0	DGH_CTRL		0x00000000
0x0100	DA_00		0x00000000
0x0104	DA_01		0x00000000
0x0140	DB_00		0x00000000
0x0144	DB_01		0x00000000
0x0180	DC_00		0x00000000
0x0184	DC_01		0x00000000
0x01C0	DD_00		0x00000000
0x01C4	DD_01		0x00000000
0x0200	DE_00		0x00000000
0x0204	DE_01		0x00000000
0x0240	DF_00		0x00000000
0x0244	DF_01		0x00000000
0x0280	DG_00		0x00000000
0x0284	DG_01		0x00000000
0x02C0	DH_00		0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x02C4	DH_01		0x00000000

表 151: EUI 寄存器列表

24.4.2 寄存器详细信息

EUI 的寄存器详细说明如下：

24.4.3 CTRL (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CLR_OUTPUT	CLR_DATA_IN	RSVD																											COL_LOOP_MODE	DISP_MODE	ENABLE
RW	WO	N/A																											RW	RW	RW
0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

CTRL [31:0]

位域	名称	描述
31	CLR_OUTPUT	write 1 to send 24bit 0 to data output, Auto clear after clear finishd; only can be set when clock_enable(in eut_state) is 0
30	CLR_DATA_IN	write 1 to clear data_in register to all 0. only can be set when clock_enable(in eut_state) is 0
2	COL_LOOP_MODE	0: all configured LED on at same time in one column; 1: only one LED on in one column, need
1	DISP_MODE	0 for 8x8(8bit data,8bit select, need 2 external 595 chip, 1 for data, 1 for select) 1 for 16x4(16bit data, 4bit select, need 3 external 595 chip, 2 for data, 4bit for select, the other 4bit can be used as dedicate led control)
0	ENABLE	set to start block; clr to stop(hw will finish current loop)

CTRL 位域

24.4.4 DIV_CFG (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								CLKO_ADJ				HOLD_TIME				CLK_DIV															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A								RW				RW				RW															
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DIV_CFG [31:0]

位域	名称	描述
23-20	CLKO_ADJ	used to generate pulse signal for internal slow clock base, such as data change time. default 2 for data change 3 system clock cycles after negedge of coutput clock
19-16	HOLD_TIME	for display hold time, in unit of slot time(32 output clock cycles) shift 16 or 24 cycles in one slot time, then hold output for hold_time slots it need N*(hold_time+1) slot to display all LEDs, N is LED column select signal bits, valid value is 1 to 8 (default is 1024us in 8x8 mode, 512 us in 16x4 mode)
15-0	CLK_DIV	output clock divider of system clock. 0 for div2, 1 for div4; default 0x63 for 1MHz output clock at 200MHz system clock

DIV_CFG 位域

24.4.5 PAD_CFG (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				FILT_LEN											
N/A																				RW											
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0

PAD_CFG [31:0]

位域	名称	描述
11-0	FILT_LEN	switch filter length, use to remove jitter. In unit of disp_time. will assert interrupt if scan input data stable for more than this time. Default 5ms in 8x8 mode

PAD_CFG 位域

24.4.6 POL_CFG (0xC)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				DI_POL	DO_POL	CK_POL	SH_POL	DATA_POL																							
N/A				RW	RW	RW	RW	RW																							
x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POL_CFG [31:0]

位域	名称	描述
27	DI_POL	polarity at pad_do_eut_in
26	DO_POL	polarity at pad_do_eut_out
25	CK_POL	polarity at pad_do_eut_ck
24	SH_POL	polarity at pad_do_eut_sh
23-0	DATA_POL	output polarity, set to invert output data at output shift register. NOTE: high 16bits are used in 8x8 mode since shift is always 24 cycles

POL_CFG 位域

24.4.7 OUT_CFG (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD					DO_CFG			DO_VAL																							
N/A					RW			RW																							
x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


OUT_CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
26-24	DO_CFG	define how many dedicate led controls in 8x8 mode: 0: no dedicate led control, use 8bits(A~H) for led line select 1: do_val[7]/H is use as dedicate led control, 7bits(A~G) for led line select 2: do_val[7:6]/GH are use as dedicate led control, 6bits(A~F) for led line select …... 6: do_val[7:2]/C~H are use as dedicate led control, 2bit/AB for led line select 7: 24 bits are used as dedicate led control(do_val[23:0] is used) in 16x4 mode, if set to 0~4, 4bit(A~D)for led line select others are same as 8x8 mode
23-0	DO_VAL	dedicate led control values, this value will override output data(after do_pol)

OUT_CFG 位域

24.4.8 IN_CFG (0x14)




IN_CFG [31:0]

位域	名称	描述
31-16	DI_CFG	set for input used as dedicate switch, will use dedicate filter logic and interrupt logic
15-0	DI_VAL	16bit input data

IN_CFG 位域

24.4.9 IRQ_STS (0x20)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																														W1C	W1C
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

IRQ_STS [31:0]

位域	名称	描述
1	IRQ_SINGLE_STS	
0	IRQ_AREA_STS	

IRQ_STS 位域

24.4.10 IRQ_EN (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														IRQ_SINGLE_EN	IRQ_AREA_EN
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

IRQ_EN [31:0]

位域	名称	描述
1	IRQ_SINGLE_EN	
0	IRQ_AREA_EN	

IRQ_EN 位域

24.4.11 DATA_IN0 (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN0 [31:0]

位域	名称	描述
15-0	DATA	read value when select bit 0(0x01 for output value in 8x8 mode)

DATA_IN0 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

24.4.12 DATA_IN1 (0x44)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN1 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN1 位域

24.4.13 DATA_IN2 (0x48)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN2 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN2 位域

24.4.14 DATA_IN3 (0x4C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN3 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN3 位域

24.4.15 DATA_IN4 (0x50)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN4 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN4 位域

24.4.16 DATA_IN5 (0x54)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN5 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN5 位域

24.4.17 DATA_IN6 (0x58)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN6 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN6 位域

24.4.18 DATA_IN7 (0x5C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DATA															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA_IN7 [31:0]

位域	名称	描述
15-0	DATA	

DATA_IN7 位域

24.4.19 DAB_CTRL (0x80)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DB_CTRL		RSVD						LOOPAB								PRDB								PRDA							
RW		N/A						RW								RW								RW							
0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DAB_CTRL [31:0]

位域	名称	描述
31-30	DB_CTRL	00: output data B directly; 01: A&B; 10: A|B; 11: A^B
23-16	LOOPAB	display AB loop display data A for prda, then B for prdB, then lopp AB; then display C, D(loop CD), EF, GH, then back to AB 0 for no loop, just display once
15-8	PRDB	display data B time(in unit of 16*disp_time), default 65ms(65536us)
7-0	PRDA	display data A time(in unit of 16*disp_time) dab_ctrl.prda must be none-zero value, others can be set to 0 if no data

DAB_CTRL 位域

24.4.20 DCD_CTRL (0x90)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DD_CTRL		RSVD						LOOPCD								PRDD								PRDC							

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW		N/A						RW								RW								RW							
0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DCD_CTRL [31:0]

位域	名称	描述
31-30	DD_CTRL	
23-16	LOOPCD	
15-8	PRDD	
7-0	PRDC	

DCD_CTRL 位域

24.4.21 DEF_CTRL (0xA0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DF_CTRL		RSVD						LOOPEF								PRDF								PRDE							
RW		N/A						RW								RW								RW							
0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEF_CTRL [31:0]

位域	名称	描述
31-30	DF_CTRL	
23-16	LOOPEF	
15-8	PRDF	
7-0	PRDE	

DEF_CTRL 位域

24.4.22 DGH_CTRL (0xB0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DH_CTRL		RSVD						LOOPGH								PRDH								PRDG							
RW		N/A						RW								RW								RW							
0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


DGH_CTRL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-30	DH_CTRL	
23-16	LOOPGH	
15-8	PRDH	
7-0	PRDG	

DGH_CTRL 位域

24.4.23 DA_00 (0x100)




DA_00 [31:0]

位域	名称	描述
31-0	DATA	

DA_00 位域

24.4.24 DA_01 (0x104)




DA_01 [31:0]

位域	名称	描述
31-0	DATA	

DA_01 位域

24.4.25 DB_00 (0x140)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DB_00 [31:0]

位域	名称	描述
31-0	DATA	

DB_00 位域

24.4.26 DB_01 (0x144)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DB_01 [31:0]

位域	名称	描述
31-0	DATA	

DB_01 位域

24.4.27 DC_00 (0x180)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DC_00 [31:0]

位域	名称	描述
31-0	DATA	

DC_00 位域

24.4.28 DC_01 (0x184)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DC_01 [31:0]

位域	名称	描述
31-0	DATA	

DC_01 位域

24.4.29 DD_00 (0x1C0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DD_00 [31:0]

位域	名称	描述
31-0	DATA	

DD_00 位域

24.4.30 DD_01 (0x1C4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


DD_01 [31:0]

位域	名称	描述
31-0	DATA	

DD_01 位域

24.4.31 DE_00 (0x200)

©Shanghai HPMICRO Semiconductor Co., Ltd.




DE_00 [31:0]

位域	名称	描述
31-0	DATA	

DE_00 位域

24.4.32 DE_01 (0x204)




DE_01 [31:0]

位域	名称	描述
31-0	DATA	

DE_01 位域

24.4.33 DF_00 (0x240)




DF_00 [31:0]

位域	名称	描述
31-0	DATA	

DF_00 位域

24.4.34 DF_01 (0x244)

©Shanghai HPMICRO Semiconductor Co., Ltd.




DF_01 [31:0]

位域	名称	描述
31-0	DATA	

DF_01 位域

24.4.35 DG_00 (0x280)




DG_00 [31:0]

位域	名称	描述
31-0	DATA	

DG_00 位域

24.4.36 DG_01 (0x284)




DG_01 [31:0]

位域	名称	描述
31-0	DATA	

DG_01 位域

24.4.37 DH_00 (0x2C0)

©Shanghai HPMICRO Semiconductor Co., Ltd.




DH_00 [31:0]

位域	名称	描述
31-0	DATA	

DH_00 位域

24.4.38 DH_01 (0x2C4)



DH_01 [31:0]

位域	名称	描述
31-0	DATA	

DH_01 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

25 逻辑观察模块 LOBS

本章节描述了 LOBS 的主要特性和功能。

25.1 功能描述

所有 PAD 的 do/oe/di 信号会被送到 lobs 中, 在满足某些期待的条件时, 把指定 PAD 信号的 do/oe/di 的数值存储下来。

25.2 特性总结

本章节介绍 LOBS 的主要特性：

- 12 Signal Groups with a configurable width of 128
  Lobs 有 12 组信号输入, 每组 128bit, 没用到的高位 tie0, 所以其实每个 group 至多只有 96bit 是有效的
  所有这些信号都可以被用作比较信号或待采集信号

grp0	PA31_DI	PA31_OE	PA31_DO	···	PA00_DI	PA00_OE	PA00_DO
grp1	PB31_DI	PB31_OE	PB31_DO	···	PB00_DI	PB00_OE	PB00_DO
grp2	PC31_DI	PC31_OE	PC31_DO	···	PC00_DI	PC00_OE	PC00_DO
grp3	PD31_DI	PD31_OE	PD31_DO	···	PD00_DI	PD00_OE	PD00_DO
grp4	PE05_DI	PE05_OE	PE05_DO	···	PE00_DI	PE00_OE	PE00_DO
grp5	PF31_DI	PF31_OE	PF31_DO	···	PF00_DI	PF00_OE	PF00_DO
grp6	PV15_DI	PV15_OE	PV15_DO	···	PV00_DI	PV00_OE	PV00_DO
grp7	PW21_DI	PW21_OE	PW21_DO	···	PW00_DI	PW00_OE	PV00_DO
grp8	PX07_DI	PX07_OE	PX07_DO	···	PX00_DI	PX00_OE	PX00_DO
grp9	PY07_DI	PY07_OE	PY07_DO	···	PY00_DI	PY00_OE	PY00_DO

  其中 py 引脚需要配置 PIOC
- Programmable Trigger States
  五种可编程的触发模式, 这五种模式可以在满足触发条件的时候来回跳转
  每种模式只支持单一的触发条件, 不支持多个触发条件
- 32 bit counter in each Trigger States
  每个触发模式内含 32bit 计数器
- Trace Signal to system bus by AHB32
  将待采集信号数值通过 ahb 总线存到系统内存, 待采信号宽度是 128bit, 不支持只存某几个 bit
  存入系统总线的起始地址和终止地址可以设置
  如若需要存储的数据量超过了设置的地址范围, 则会环回到初始地址继续存储
- Internal FIFO
  内置缓存防止系统总线被占用导致的采集信号丢失, 可以通过寄存器读出 full 状态或输出中断
  FIFO 输入为 128bit, 一笔 128bit 的数据共计 16 个字节, 数据排列格式如下

  data[7:0] 是 header 信息,bit2-bit4 标志当前在那个 state 下, 其余 bit 暂时没用 data[31:8] 是计数信息
  data[127:32] 是数据采集信息

- Data Loss
  Lobs 并不会在每个 cycle 下都把待采集信号存入系统内存从而造成内存浪费, 这里根据 AHB 总线 burst 配置不同, 可以设不同的丢数间隔

  hburst=4 时建议配置成每 4 个数据采 1 次
  hburst=8 时建议配置成每 5 个数据采 1 次
  hburst=16 时建议配置成每 6 个数据采 1 次

©Shanghai HPMICRO Semiconductor Co., Ltd.

shburst=8/16 的时候会出现一笔 burst 未完成但是已经没有有效数据的时候, 此时会补齐未完成操作
有寄存器可以读出采样数据存储的真实终止地址, 不会将人为补齐的 deadbeef 当作采样数据

25.3 配置须知

本章节介绍 LOBS 的配置方式：

- 触发条件何时满足
  比较信号的数值和寄存器设置的数值比较成功 (触发信号比较模式)
  计数器的计数值和设置数值匹配 (触发计数比较模式)
- 选定某个模式后, 如何选取比较信号和待采集信号
  通过寄存器 SIGSEL 来选择比较信号和采样信号所在的 group
  对于比较信号所在的 group
  只能从当前 state 指定的 group 里来选, 即通过寄存器 SIGSEL 来选择, 至多 4bit
  对于采样信号所在的 group
  如果 STREAMCTRL 的 SEL 信号置 0, 表示采样信号也是从当前 state 指定的 group 里来选, 即通过寄存器 SIGSEL 来选择, 至多 128bit
  如果 STREAMCTRL 的 SEL 信号置 1, 表示采样信号不从当前指定的 group 里选择, 这时候采样信号通过 GRPSELA 和 GRPENA 选择, 至多 8bit
  这 8bit 可以从 2 个不同的 group 里产生, 每个 group 至多选择 4bit
  也可从 1 个相同的 signal group 里选择，至多选择 8bit
- 什么时候待采集信号可以被存到系统内存中
  满足触发条件之前/之后/之前 + 之后的待采集信号可以存到系统内存中

LOBS 的寄存器列表如下：

LOBS base address: 0xF00DC000

地址偏移	名称	描述	复位值
0x0000	CTRL	控制寄存器	0x00000000
0x0004	IRQ_EN	中断使能寄存器	0x00000000
0x0008	IRQ_STS	中断状态寄存器	0x00000000
0x000C	STREAMCTRL	数据流控制寄存器	0x00000C27
0x0010	PTACTION	预触发行为寄存器	0x00000000
0x0014	STARTADDR	起始地址寄存器	0x00000000
0x0018	ENDADDR	终止地址寄存器	0x00000000
0x0020	CTSR	当前触发状态寄存器	0x00000001
0x0024	CCVR	当前数值寄存器	0x00000000
0x0028	CAVR	当前行为寄存器	0x00000000
0x0030	FIFOSTATE	FIFO 状态寄存器	0x00000000
0x0034	FINALADDR	真实结束地址寄存器	0x00000000
0x0040	TRIGADDR1	触发地址寄存器 1	0x00000000
0x0044	TRIGADDR2	触发地址寄存器 2	0x00000000
0x0048	TRIGADDR3	触发地址寄存器 3	0x00000000
0x004C	TRIGADDR4	触发地址寄存器 4	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0050	GRPSELA	采样信号 group 选择寄存器	0x00000000
0x0054	GRPENA	采样信号 group 使能寄存器	0x00000000
0x0058	SIGSELA1	第 1 个 group 中的采样信号选择寄存器	0x00000000
0x0060	SIGSELA2	第 2 个 group 中的采样信号选择寄存器	0x00000000
0x0098	SIGENA	2 个 group 中的采样信号使能寄存器	0x00000000
0x0100	STATE[0][SIGSEL]	比较/采样信号选择寄存器	0x00000000
0x0104	STATE[0][TRIGCTRL]	触发控制寄存器	0x00000000
0x0108	STATE[0][NEXTSTATE]	下一状态寄存器	0x00000000
0x010C	STATE[0][ACTION]	行为寄存器	0x00000000
0x0120	STATE[0][COUNTCOMP]	计数比较寄存器	0x00000000
0x0130	STATE[0][EXTMASK]	外部信号使能寄存器	0x00000000
0x0134	STATE[0][EXTCOMP]	外部信号比较寄存器	0x00000000
0x0140	STATE[0][SIGMASK]	比较信号选择寄存器	0x00000000
0x0144	STATE[0][COMPEN]	比较信号使能寄存器	0x00000000
0x0180	STATE[0][SIGCOMP0]	比较信号数值寄存器 0	0x00000000
0x0184	STATE[0][SIGCOMP1]	比较信号数值寄存器 1	0x00000000
0x0188	STATE[0][SIGCOMP2]	比较信号数值寄存器 2	0x00000000
0x018C	STATE[0][SIGCOMP3]	比较信号数值寄存器 3	0x00000000
0x0200	STATE[1][SIGSEL]	比较/采样信号选择寄存器	0x00000000
0x0204	STATE[1][TRIGCTRL]	触发控制寄存器	0x00000000
0x0208	STATE[1][NEXTSTATE]	下一状态寄存器	0x00000000
0x020C	STATE[1][ACTION]	行为寄存器	0x00000000
0x0220	STATE[1][COUNTCOMP]	计数比较寄存器	0x00000000
0x0230	STATE[1][EXTMASK]	外部信号使能寄存器	0x00000000
0x0234	STATE[1][EXTCOMP]	外部信号比较寄存器	0x00000000
0x0240	STATE[1][SIGMASK]	比较信号选择寄存器	0x00000000
0x0244	STATE[1][COMPEN]	比较信号使能寄存器	0x00000000
0x0280	STATE[1][SIGCOMP0]	比较信号数值寄存器 0	0x00000000
0x0284	STATE[1][SIGCOMP1]	比较信号数值寄存器 1	0x00000000
0x0288	STATE[1][SIGCOMP2]	比较信号数值寄存器 2	0x00000000
0x028C	STATE[1][SIGCOMP3]	比较信号数值寄存器 3	0x00000000
0x0300	STATE[2][SIGSEL]	比较/采样信号选择寄存器	0x00000000
0x0304	STATE[2][TRIGCTRL]	触发控制寄存器	0x00000000
0x0308	STATE[2][NEXTSTATE]	下一状态寄存器	0x00000000
0x030C	STATE[2][ACTION]	行为寄存器	0x00000000
0x0320	STATE[2][COUNTCOMP]	计数比较寄存器	0x00000000
0x0330	STATE[2][EXTMASK]	外部信号使能寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0334	STATE[2][EXTCOMP]	外部信号比较寄存器	0x00000000
0x0340	STATE[2][SIGMASK]	比较信号选择寄存器	0x00000000
0x0344	STATE[2][COMPEN]	比较信号使能寄存器	0x00000000
0x0380	STATE[2][SIGCOMP0]	比较信号数值寄存器 0	0x00000000
0x0384	STATE[2][SIGCOMP1]	比较信号数值寄存器 1	0x00000000
0x0388	STATE[2][SIGCOMP2]	比较信号数值寄存器 2	0x00000000
0x038C	STATE[2][SIGCOMP3]	比较信号数值寄存器 3	0x00000000
0x0400	STATE[3][SIGSEL]	比较/采样信号选择寄存器	0x00000000
0x0404	STATE[3][TRIGCTRL]	触发控制寄存器	0x00000000
0x0408	STATE[3][NEXTSTATE]	下一状态寄存器	0x00000000
0x040C	STATE[3][ACTION]	行为寄存器	0x00000000
0x0420	STATE[3][COUNTCOMP]	计数比较寄存器	0x00000000
0x0430	STATE[3][EXTMASK]	外部信号使能寄存器	0x00000000
0x0434	STATE[3][EXTCOMP]	外部信号比较寄存器	0x00000000
0x0440	STATE[3][SIGMASK]	比较信号选择寄存器	0x00000000
0x0444	STATE[3][COMPEN]	比较信号使能寄存器	0x00000000
0x0480	STATE[3][SIGCOMP0]	比较信号数值寄存器 0	0x00000000
0x0484	STATE[3][SIGCOMP1]	比较信号数值寄存器 1	0x00000000
0x0488	STATE[3][SIGCOMP2]	比较信号数值寄存器 2	0x00000000
0x048C	STATE[3][SIGCOMP3]	比较信号数值寄存器 3	0x00000000
0x0500	STATE[4][SIGSEL]	比较/采样信号选择寄存器	0x00000000
0x0504	STATE[4][TRIGCTRL]	触发控制寄存器	0x00000000
0x0508	STATE[4][NEXTSTATE]	下一状态寄存器	0x00000000
0x050C	STATE[4][ACTION]	行为寄存器	0x00000000
0x0520	STATE[4][COUNTCOMP]	计数比较寄存器	0x00000000
0x0530	STATE[4][EXTMASK]	外部信号使能寄存器	0x00000000
0x0534	STATE[4][EXTCOMP]	外部信号比较寄存器	0x00000000
0x0540	STATE[4][SIGMASK]	比较信号选择寄存器	0x00000000
0x0544	STATE[4][COMPEN]	比较信号使能寄存器	0x00000000
0x0580	STATE[4][SIGCOMP0]	比较信号数值寄存器 0	0x00000000
0x0584	STATE[4][SIGCOMP1]	比较信号数值寄存器 1	0x00000000
0x0588	STATE[4][SIGCOMP2]	比较信号数值寄存器 2	0x00000000
0x058C	STATE[4][SIGCOMP3]	比较信号数值寄存器 3	0x00000000
0x0FB0	LAR	权限配置寄存器	0x00000000

表 152: LOBS 寄存器列表

25.4 LOBS 寄存器描述

GPIO 的寄存器详细说明如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

25.4.1 CTRL (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		RSVD																													RUN
N/A		N/A																													RW
0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

CTRL [31:0]

位域	名称	描述
0	RUN	运行控制. 0 LOBS 不使能，寄存器可配 1 LOBS 使能，寄存器不可配

CTRL 位域

25.4.2 IRQ_EN (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FULL_EN	FINAL_EN
N/A																														RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ_EN [31:0]

位域	名称	描述
1	FULL_EN	FIFO 溢出中断使能
0	FINAL_EN	采样完成中断使能

IRQ_EN 位域

25.4.3 IRQ_STS (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FULL_STS	FINAL_STS
N/A																														W1C	W1C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ_STS [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	FULL_STS	FIFO 溢出中断状态
0	FINAL_STS	采样完成中断状态

IRQ_STS 位域

25.4.4 STREAMCTRL (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	SAMPLE_INCR						SEL	RSVD	SAMPLE				BURST		
N/A																	RW						RW	N/A	RW				RW		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	x	0	1	0	0	1	1	1

STREAMCTRL [31:0]

位域	名称	描述
14-9	SAMPLE_INCR	采样率高位扩展，SAMPLE 的位域的高 6 位，与 SAMPLE 位域 (即低 4 位) 组合值如下： 4 隔 4 个数据采 1 个 (1/5) SAMPLE_INCR=6b000000，SAMPLE=4b0100 5 隔 5 个数据采 1 个 (1/6) SAMPLE_INCR=6b000000，SAMPLE=4b0101 6 隔 6 个数据采 1 个 (1/7) SAMPLE_INCR=6b000000，SAMPLE=4b0110 9 隔 9 个数据采 1 个 (1/10) SAMPLE_INCR=6b000000，SAMPLE=4b1001 49 隔 49 个数据采 1 个 (1/50) SAMPLE_INCR=6b000011，SAMPLE=4b0001 99 隔 99 个数据采 1 个 (1/100) SAMPLE_INCR=6b000110，SAMPLE=4b0011 499 隔 499 个数据采 1 个 (1/500) SAMPLE_INCR=6b011111，SAMPLE=4b0011 999 隔 999 个数据采 1 个 (1/1000) SAMPLE_INCR=6b111110，SAMPLE=4b0111 其他不支持
8	SEL	采样信号 group 选择 0 采样信号从当前 state 指定的 group 来, 最多支持 128bit 1 采样信号可以不仅仅从当前 state 指定的 group 来，最多从 2 个不同的 group 来，每个 group 最多支持 4bit

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6-3	SAMPLE	采样率 4 隔 4 个数据采 1 个 (1/5) SAMPLE= 4b0100 （4d4） 5 隔 5 个数据采 1 个 (1/6) SAMPLE= 4b0101 （4d5） 6 隔 6 个数据采 1 个 (1/7) SAMPLE= 4b0110 （4d6）
2-0	BURST	突发配置 3b011 1 笔突发操作执行 4 次传输 3b101 1 笔突发操作执行 8 次传输 3b111 1 笔突发操作执行 16 次传输

STREAMCTRL 位域

25.4.5 PTACTION (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												TRACE	RSVD		
N/A																												RW	N/A		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTACTION [31:0]

位域	名称	描述
3	TRACE	采样使能

PTACTION 位域

25.4.6 STARTADDR (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STARTADDR [31:0]

位域	名称	描述
31-0	ADDR	配置存到系统总线的起始地址

STARTADDR 位域

25.4.7 ENDADDR (0x18)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDADDR [31:0]

位域	名称	描述
31-0	ADDR	配置存到系统总线的终止地址

ENDADDR 位域

25.4.8 CTSR (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FINALSTATE	RSVD																										CTSR				
RO	N/A																										RO				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

CTSR [31:0]

位域	名称	描述
31	FINALSTATE	0 LOBS 仍然在采样 1 表示 LOBS 已经停止跳转触发状态并停止采样 FINALSTATE 可以由 TRIGCTRL 设置，COUNTBRK 达到最终循环计数，或通过 NEXTSTATE 编程为 0
4-0	CTSR	读当前触发状态, 此为独热码 当 CTRL.RUN: 0 无效 1 返回当前触发状态 如果 FINALSTATE 为 1，那么 CTSR 在 FINALSTATE 为 1 的时候给出触发状态

CTSR 位域

25.4.9 CCVR (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CCVR																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CCVR [31:0]

位域	名称	描述
31-0	CCVR	当 CTSR 被读后可以返回计数数值，如果 CTSR 从未被读则无意义

CCVR 位域

25.4.10 CAVR (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												TRACE	RSVD		
N/A																												RO	N/A		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CAVR [31:0]

位域	名称	描述
3	TRACE	采样使能 0b0 采样不使能 0b1 采样使能

CAVR 位域

25.4.11 FIFOSTATE (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FULL	EMPTY
N/A																														RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FIFOSTATE [31:0]

位域	名称	描述
1	FULL	为防止总线占用导致数据丢失, 内置 FIFO 缓冲，此 bit 表示 FIFO 满
0	EMPTY	为防止总线占用导致数据丢失, 内置 FIFO 缓冲，此 bit 表示 FIFO 空

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

FIFOSTATE 位域

25.4.12 FINALADDR (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FINALADDR [31:0]

位域	名称	描述
31-0	ADDR	真实结束地址

FINALADDR 位域

25.4.13 TRIGADDR1 (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRIGADDR1 [31:0]

位域	名称	描述
31-0	ADDR	第一次触发地址, 至多只能采集四个触发地址, 在 RUN 上升沿被清掉

TRIGADDR1 位域

25.4.14 TRIGADDR2 (0x44)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRIGADDR2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	ADDR	第二次触发地址，至多只能采集四个触发地址，在 RUN 上升沿被清掉

TRIGADDR2 位域

25.4.15 TRIGADDR3 (0x48)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRIGADDR3 [31:0]

位域	名称	描述
31-0	ADDR	第三次触发地址，至多只能采集四个触发地址，在 RUN 上升沿被清掉

TRIGADDR3 位域

25.4.16 TRIGADDR4 (0x4C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRIGADDR4 [31:0]

位域	名称	描述
31-0	ADDR	第四次触发地址，至多只能采集四个触发地址，在 RUN 上升沿被清掉

TRIGADDR4 位域

25.4.17 GRPSELA (0x50)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								NUM2				NUM1			
N/A																								RW				RW			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GRPSELA [31:0]

位域	名称	描述
7-4	NUM2	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择采样信号所在的第 2 个 group 号
3-0	NUM1	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择采样信号所在的第 1 个 group 号

GRPSELA 位域

25.4.18 GRPENA (0x54)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														EN2	EN1
N/A																														RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GRPENA [31:0]

位域	名称	描述
1	EN2	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 使能采样信号所在的第 2 个 group
0	EN1	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 使能采样信号所在的第 1 个 group

GRPENA 位域

25.4.19 SIGSELA1 (0x58)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NUM4								NUM3								NUM2								NUM1							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SIGSELA1 [31:0]

位域	名称	描述
31-24	NUM4	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 1 个 group 里第 4 个采样信号的 bit 号

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23-16	NUM3	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 1 个 group 里第 3 个采样信号的 bit 号
15-8	NUM2	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 1 个 group 里第 2 个采样信号的 bit 号
7-0	NUM1	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 1 个 group 里第 1 个采样信号的 bit 号

SIGSELA1 位域

25.4.20 SIGSELA2 (0x60)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NUM4								NUM3								NUM2								NUM1							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SIGSELA2 [31:0]

位域	名称	描述
31-24	NUM4	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 2 个 group 里第 4 个采样信号的 bit 号
23-16	NUM3	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 2 个 group 里第 3 个采样信号的 bit 号
15-8	NUM2	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 2 个 group 里第 2 个采样信号的 bit 号
7-0	NUM1	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 选择第 2 个 group 里第 1 个采样信号的 bit 号

SIGSELA2 位域

25.4.21 SIGENA (0x98)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								EN2				EN1			
N/A																								RW				RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SIGENA [31:0]

位域	名称	描述
7-4	EN2	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 使能第 2 个 group 里的采样信号
3-0	EN1	当 STREAMCTRL 的 SEL 配置成 1 时，采样信号不在当前 state 指定的 group 里，用此 bit 使能第 1 个 group 里的采样信号

SIGENA 位域

25.4.22 STATE[SIGSEL] (0x100 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				EN											
N/A																				RW											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGSEL] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-0	EN	选择比较信号和采样信号的 group(注意对于比较信号所在的 group 只能通过当前寄存器选择, 对于采样信号所在的 group，如果 STREAMCTRL 的 SEL 信号置 0, 则采样信号的 group 通过当前寄存器选择，如果 STEAMCTRL 的 SEL 信号置 1, 则采样信号的 group 通过 0x50 和 0x54 选择) 0x1 选择 group 0 0x2 选择 group 1 0x4 选择 group 2 0x8 选择 group 3 0x10 选择 group 4 0x20 选择 group 5 0x40 选择 group 6 0x80 选择 group 7 0x100 选择 group 8 0x200 选择 group 9 0x400 选择 group 10 0x800 选择 group 11

STATE[SIGSEL] 位域

25.4.23 STATE[TRIGCTRL] (0x104 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						RSVD		TRACE		RSVD		COMPSEL	COMP		
N/A																						N/A		RW		N/A		RW	RW		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	0	0	x	x	0	0	0	0

STATE[TRIGCTRL] [31:0]

位域	名称	描述
7-6	TRACE	采样控制 0b10 每 ELACLK 周期都采样 其他保留
3	COMPSEL	比较模式 0b0 禁用计数器并选择触发信号比较模式 0b1 启用计数器并选择触发计数比较模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2-0	COMP	选择触发信号比较类型 0b000 选择触发计数比较模式时选择此选项，触发信号比较不使能。触发计数比较使能，进入触发状态后立即计数, 在达到设定的数值后转换到下一个触发状态 选择触发信号比较模式时从以下选项里选 0b001 比较类型是等于 (==) 0b010 比较类型是大于 (>) 0b011 比较类型是大于等于 (>=) 0b101 比较类型是不等于 (!=) 0b110 比较类型是小于 (<) 0b111 比较类型是小于等于 (<=)

STATE[TRIGCTRL] 位域

25.4.24 STATE[NEXTSTATE] (0x108 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											NEXTSTATE			
N/A																											RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[NEXTSTATE] [31:0]

位域	名称	描述
4-0	NEXTSTATE	在当前状态下满足触发条件后，选择要移动到的下一个状态 0x0 不要更改状态。这是最终的触发状态 0x1 选择触发器状态 0 0x2 选择触发器状态 1 0x4 选择触发器状态 2 0x8 选择触发器状态 3 0x10 选择触发器状态 4

STATE[NEXTSTATE] 位域

25.4.25 STATE[ACTION] (0x10C + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												TRACE	RSVD		
N/A																												RW	N/A		

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[ACTION] [31:0]

位域	名称	描述
3	TRACE	采样使能 0b0 采样不使能 0b1 采样使能

STATE[ACTION] 位域

25.4.26 STATE[COUNTCOMP] (0x120 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[COUNTCOMP] [31:0]

位域	名称	描述
31-0	VALUE	选择触发计数比较模式时候配置此选项，当在该触发器状态的相关递增计数器中达到该值时，会导致触发器计数器比较匹配

STATE[COUNTCOMP] 位域

25.4.27 STATE[EXTMASK] (0x130 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[EXTMASK] [31:0]

位域	名称	描述
31-0	VALUE	外部信号使能, 此功能目前不开放, 建议配置为 0

STATE[EXTMASK] 位域

25.4.28 STATE[EXTCOMP] (0x134 + 0x100 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[EXTCOMP] [31:0]

位域	名称	描述
31-0	VALUE	外部信号比较, 此功能目前不开放, 建议配置为 0

STATE[EXTCOMP] 位域

25.4.29 STATE[SIGMASK] (0x140 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NUM3								NUM2								NUM1								NUM0							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGMASK] [31:0]

位域	名称	描述
31-24	NUM3	选择触发信号比较模式时候配置此选项，选择待比较信号的是第几 bit
23-16	NUM2	选择触发信号比较模式时候配置此选项，选择待比较信号的是第几 bit
15-8	NUM1	选择触发信号比较模式时候配置此选项，选择待比较信号的是第几 bit
7-0	NUM0	选择触发信号比较模式时候配置此选项，选择待比较信号的是第几 bit

STATE[SIGMASK] 位域

25.4.30 STATE[COMPEN] (0x144 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											COMPLOGIC	EN		
N/A																											RW	RW		
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

STATE[COMPEN] [31:0]

位域	名称	描述
4	COMPLOGIC	比较类型 0 与逻辑：比较信号必须同时满足才能触发 1 或逻辑：比较信号只须满足其一就能触发
3-0	EN	选择触发信号比较模式时候配置此选项，使能待比较信号

STATE[COMPEN] 位域

25.4.31 STATE[SIGCOMP0] (0x180 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE0																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGCOMP0] [31:0]

位域	名称	描述
31-0	VALUE0	选择触发信号比较模式时候配置此选项，设置比较信号 golden 值的 0 到 31 位

STATE[SIGCOMP0] 位域

25.4.32 STATE[SIGCOMP1] (0x184 + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE1																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGCOMP1] [31:0]

位域	名称	描述
31-0	VALUE1	选择触发信号比较模式时候配置此选项，设置比较信号 golden 值的 32 到 63 位

STATE[SIGCOMP1] 位域

25.4.33 STATE[SIGCOMP2] (0x188 + 0x100 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE2																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGCOMP2] [31:0]

位域	名称	描述
31-0	VALUE2	选择触发信号比较模式时候配置此选项，设置比较信号 golden 值的 64 到 95 位

STATE[SIGCOMP2] 位域

25.4.34 STATE[SIGCOMP3] (0x18C + 0x100 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE3																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATE[SIGCOMP3] [31:0]

位域	名称	描述
31-0	VALUE3	选择触发信号比较模式时候配置此选项，设置比较信号 golden 值的 96 到 127 位

STATE[SIGCOMP3] 位域

25.4.35 LAR (0xFB0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LAR [31:0]

位域	名称	描述
31-0	VALUE	配置成 0xc5acce55 获得 lobs 访问权限，写其他数值均无法得到访问权限

LAR 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

26 存储器概述

本章节介绍了本产品的内部存储器和外部存储外设相关接口。

26.1 内部 SRAM

本产品集成了总共 544 KB 内部 RAM，其中包括处理器的本地存储器和通用内存。

26.1.1 本地存储器 Local Memory

本地存储器 LM 包括指令本地存储器 ILM 和数据本地存储器 DLM，是指可以与内核工作在相同时钟频率，可以供内核实现零等待周期访问的内存。本产品上 RISC-V CPU0 配置有 256 KB 的本地存储器。本地存储器 LM 可被处理器直接访问，也能通过处理器的总线从接口被片上的其他主设备访问，其对应系统地址映射表上的 LM 和 LM_SLV。

ILD 和 DLM 的分配如下：

- ILM0，RISC-V CPU0 的指令本地存储器，128KB;
- DLM0，RISC-V CPU0 的数据本地存储器，128KB;

26.1.2 通用内存

本产品支持通用内存如下：

- AXI SRAM0，256KB，位于 AXI 总线;
- AHB SRAM，32KB，位于 AHB 总线;

26.2 通用寄存器

本产品包含一定容量的通用寄存器 GPR(General Purpose Register)，可供用户存放数据供特殊用途。

- 电源管理域通用寄存器 PGPR0 和 PGPR1，容量各 64 Byte，位于电源管理域，可以在系统电源域掉电时保存数据。并且不受系统电源域复位影响。个别寄存器可能被 ROM 占用，具体占用情况请查看 ROM 章节。
- 电源管理域的 PDGO 模块中提供 10 个 32 Bit 的 GPR 寄存器，可在关机模式下保存数据。

©Shanghai HPMICRO Semiconductor Co., Ltd.

PGPR 的寄存器列表如下：

PGPR0 base address: 0xF4138000

PGPR1 base address: 0xF413C000

地址偏移	名称	描述	复位值
0x0000	PMIC_GPR00	通用寄存器 0	0x00000000
0x0004	PMIC_GPR01	通用寄存器 1	0x00000000
0x0008	PMIC_GPR02	通用寄存器 2	0x00000000
0x000C	PMIC_GPR03	通用寄存器 3	0x00000000
0x0010	PMIC_GPR04	通用寄存器 4	0x00000000
0x0014	PMIC_GPR05	通用寄存器 5	0x00000000
0x0018	PMIC_GPR06	通用寄存器 6	0x00000000
0x001C	PMIC_GPR07	通用寄存器 7	0x00000000
0x0020	PMIC_GPR08	通用寄存器 8	0x00000000
0x0024	PMIC_GPR09	通用寄存器 9	0x00000000
0x0028	PMIC_GPR10	通用寄存器 10	0x00000000
0x002C	PMIC_GPR11	通用寄存器 11	0x00000000
0x0030	PMIC_GPR12	通用寄存器 12	0x00000000
0x0034	PMIC_GPR13	通用寄存器 13	0x00000000
0x0038	PMIC_GPR14	通用寄存器 14	0x00000000
0x003C	PMIC_GPR15	通用寄存器 15	0x00000000

表 153: PGPR 寄存器列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

PGPR 的寄存器详细说明如下：

26.2.1 PMIC_GPR00 (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMIC_GPR00 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 0

PMIC_GPR00 位域

26.2.2 PMIC_GPR01 (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMIC_GPR01 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 1

PMIC_GPR01 位域

26.2.3 PMIC_GPR02 (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMIC_GPR02 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 2

PMIC_GPR02 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

26.2.4 PMIC_GPR03 (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMIC_GPR03 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 3

PMIC_GPR03 位域

26.2.5 PMIC_GPR04 (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PMIC_GPR04 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 4

PMIC_GPR04 位域

26.2.6 PMIC_GPR05 (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


PMIC_GPR05 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 5

PMIC_GPR05 位域

26.2.7 PMIC_GPR06 (0x18)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PMIC_GPR06 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 6

PMIC_GPR06 位域

26.2.8 PMIC_GPR07 (0x1C)




PMIC_GPR07 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 7

PMIC_GPR07 位域

26.2.9 PMIC_GPR08 (0x20)




PMIC_GPR08 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 8

PMIC_GPR08 位域

26.2.10 PMIC_GPR09 (0x24)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PMIC_GPR09 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 9

PMIC_GPR09 位域

26.2.11 PMIC_GPR10 (0x28)




PMIC_GPR10 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 10

PMIC_GPR10 位域

26.2.12 PMIC_GPR11 (0x2C)




PMIC_GPR11 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 11

PMIC_GPR11 位域

26.2.13 PMIC_GPR12 (0x30)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PMIC_GPR12 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 12

PMIC_GPR12 位域

26.2.14 PMIC_GPR13 (0x34)




PMIC_GPR13 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 13

PMIC_GPR13 位域

26.2.15 PMIC_GPR14 (0x38)




PMIC_GPR14 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 14

PMIC_GPR14 位域

26.2.16 PMIC_GPR15 (0x3C)

©Shanghai HPMICRO Semiconductor Co., Ltd.



PMIC_GPR15 [31:0]

位域	名称	描述
31-0	GPR	通用寄存器 15

PMIC_GPR15 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

26.3 可编程并口 PPI

可编程并口 PPI 用于跟并口外设传输数据，CPU 或系统 dma 以访问存储器的方式直接访问外设。并口协议可通过编程自由定义。

- 支持最多 4 个设备，每个设备可以单独配置地址区间，端口位宽 (支持 8，16，32 位) 和命令序列
- 支持 4 个 CS 端口，4 字节地址数据端口，4 位字节有效端口，8 位控制线，1 位时钟线
- 一共 64 个命令字，每个设备可灵活配置所需要的命令字

26.4 串行总线控制器 XPI

串行总线控制器 XPI 支持连接各类可串行访问的外部存储器，也可以与一些支持串行总线的器件互联。

XPI 支持的外部存储器包括串行 NOR Flash，串行 NAND Flash，串行 PSRAM 等，也支持 HyperBus 器件，如 HyperRAM，HyperFlash。

XPI 支持代码在线执行 XIP，并可以通过在线解密模块 EXIP 实现代码和数据的在线解密，即数据和代码可以以密文的形式存放在 NOR Flash 中。

26.5 只读存储器 ROM

本产品支持 128KB 内部只读存储器 ROM。

ROM 存放本产品的启动代码，Flashloader 和部分外设驱动程序。

26.6 一次性可编程存储器 OTP

本产品支持 4096 bit 熔丝作为片上一次性可编程存储器 OTP。

OTP 用于存储以下信息：

- 产品的独特序列号 Unique ID
- 产品的启动配置信息
- 产品的安全配置信息
- 一部分安全密钥。
- 产品出厂时存放的片上模拟模块校正数据
- 供用户使用的通用数据

一次性可编程存储器 OTP 的管理由 OTP 控制器实现。用户可以通过 OTP 控制器实现对 OTP 的读和烧写操作。此外，OTP 控制器还负责实现 OTP 的读保护和写保护。

本产品上，用户在烧写 OTP 熔丝阵列时，需要打开 LDOOTP，在烧写完成后，必须关闭 LDOOTP。

©Shanghai HPMICRO Semiconductor Co., Ltd.

27 OTP 和 OTP 控制器

本章节介绍片上一次性可编程存储器 OTP 和 OTP 控制器的主要功能和特点。

27.1 特性总结

片上一次性可编程存储器 OTP 的特性如下：

- OTP 基于熔丝阵列实现，熔丝阵列内的每个位可以烧写一次，烧写之后不可更改
- OTP 熔丝阵列包含 128 个字 (word)，每个字包含 32 位 (bit) 熔丝，容量共 4096 位
- OTP 字按功能和特性分为以下不同类型：
  - 识别（IDENTITY）：芯片的出厂信息，UUID 等信息归为识别类型，此类信息由原厂烧写，安全启动的公钥 HASH 也归为识别类型，可由客户烧写
  - 安全（SECURE）：芯片的生命周期，OTP 硬件锁定位等 OTP 字归为安全类型
  - 密钥（SECRET）：各类密钥，如 Debug Key，EXIP 的 KEK，密钥管理器的 FMK 等归为密钥类型
  - 通用（GENERAL）：用户可自由烧录通用数据，归为通用类型。保留给 BOOT ROM 使用的控制 OTP 字，也归为通用类型
- 支持 32 位 OTP 硬件锁定位，每个锁定位对应 4 个 OTP 字，结合 OTP 控制器的影子锁定位和熔丝锁定位，实现 OTP 读和烧写保护

27.1.1 OTP 控制器特性总结

本产品的一次性可编程存储器 OTP 管理由 OTP 控制器实现。用户可以通过 OTP 控制器实现对 OTP 的读和烧写操作。此外，OTP 控制器还负责实现 OTP 的读保护和写保护。

OTP 控制器在系统地址映射上分为 2 部分：

- 本体部分（内存映射表上命名为 OTP）
- 影子部分（内存映射表上命名为 OTPSHW）

OTP 控制器的特性，以及本体部分（OTP）和影子部分（OTPSHW）的不同配置如下：

- 支持 128 个影子寄存器，对应 OTP 的 128 个字
  - 本体部分（OTP）包含影子寄存器 0~15，对应 OTP 字 0~15
  - 影子部分（OTPSHW）包含影子寄存器 16~127，对应 OTP 字 16~127
- 影子锁定寄存器，OTP 每个字对应 2 位锁定位，影子锁定寄存器可配置影子寄存器的读写保护
  - 本体部分（OTP）包含影子锁定寄存器 0，对应 OTP 字 0~15
  - 影子部分（OTPSHW）包含影子锁定寄存器 1~7，对应 OTP 字 16~127
- 支持 128 个熔丝寄存器，对应 OTP 的 128 个字，熔丝寄存器是 OTP 的直接读写接口
  - 本体部分（OTP）包含熔丝寄存器 0~127，对应 OTP 字 0~127
  - 影子部分（OTPSHW）不支持熔丝寄存器
- 熔丝锁定寄存器，OTP 每个字对应 2 个锁定位，熔丝锁定寄存器可配置熔丝阵列的读写保护
  - 本体部分（OTP）包含熔丝锁定寄存器 0~7，对应 OTP 字 0~127
  - 影子部分（OTPSHW）不支持熔丝锁定寄存器
- 支持 OTP 操作引擎，支持读，写 OTP，及 OTP 影子寄存器重载，支持生成中断
  - 本体部分（OTP）的操作引擎支持 OTP 字 0~127
  - 影子部分（OTPSHW）不支持操作引擎

©Shanghai HPMICRO Semiconductor Co., Ltd.

27.2 OTP 控制器功能描述

27.2.1 OTP 影子寄存器

OTP 控制器包含 128 个影子寄存器，每个影子寄存器对应 OTP 的一个字（Word）。OTP 控制器会在芯片从复位中释放的时候，把 OTP 的熔丝阵列的全部数据载入影子寄存器。

用户也可以通过 OTP 操作引擎，手动重载特定的 OTP 字到对应的影子寄存器，细节请查阅节 27.4。

如果某个影子寄存器没有配置读，写保护的话，用户可以任意读取并修改影子寄存器的值。注意，一些保存在 OTP 中的系统配置相关控制位，实际上是载入影子寄存器后生效的。因此，修改 OTP 影子寄存器可以在不烧录 OTP 的情况下，直接修改对应配置。比如，把 OTP 影子寄存器的 DEBUG_DISABLE 位置 1，可以立即关闭调试端口。

OTP 影子寄存器包含一套影子锁定寄存器。锁定寄存器用来配置影子寄存器的读保护，写保护以及是否允许影子寄存器从 OTP 的熔丝阵列重载对应字的值。

每个 OTP 影子寄存器（32 位）对应 2 位锁定控制位。锁定位 LOCK 位域定义如下：

- 2'b00，不锁定，不限制用户读写影子寄存器
- 2'b01，单重锁定，用户可以读影子寄存器，但不允许写影子寄存器，并且不允许再修改锁定位 LOCK 本身
- 2'b10，不锁定，不限制用户读写影子寄存器，并且不允许再修改锁定位 LOCK 本身
- 2'b11，双重锁定，用户即不允许读也不允许写影子寄存器，并且不允许再修改锁定位 LOCK 本身

对于 OTP 的不同类型字对应的影子寄存器，实际的读保护，写，重载保护效果，同时受影子锁定寄存器和 OTP 硬件锁定位影响。具体效果，请查阅节 27.5。

27.3 OTP 熔丝寄存器

OTP 控制器包含 128 个熔丝寄存器，每个熔丝寄存器对应 OTP 的一个字（Word）。熔丝寄存器实质上是 OTP 熔丝阵列的读写接口。对熔丝寄存器读操作，可以绕过 OTP 影子寄存器直接读取到 OTP 熔丝阵列对应字的值。

为了防止用户误操作，熔丝寄存器包含一个解锁寄存器 UNLOCK，对解锁寄存器写入 0x4F50454E（对应 ASCII 字符串“OPEN”），可以解锁熔丝寄存器的写保护。解锁以后，对熔丝寄存器写操作，可以直接启动对 OTP 对应字的烧录。如果用户对解锁寄存器写入 0x4F50454E 以外的任意值，会直接激活熔丝寄存器的写保护。

OTP 熔丝寄存器包含一套熔丝锁定寄存器。锁定寄存器可以配置熔丝阵列对应字的读保护和烧写保护。

每个 OTP 字（32 位）对应 2 位锁定控制位。锁定位 LOCK 位域定义如下：

- 2'b00，不锁定，不限制用户读写熔丝寄存器
- 2'b01，单重锁定，用户可以读熔丝，但不允许烧写熔丝，并且不允许再修改锁定位 LOCK 本身
- 2'b10，不锁定，不限制用户读写熔丝寄存器，并且不允许再修改锁定位 LOCK 本身
- 2'b11，双重锁定，用户即不允许读也不允许烧写熔丝，并且不允许再修改锁定位 LOCK 本身

对于 OTP 熔丝阵列内的不同类型的字，实际的读保护，烧写保护效果，同时受熔丝锁定寄存器和 OTP 硬件锁定位影响。具体效果，请查阅节 27.5。

©Shanghai HPMICRO Semiconductor Co., Ltd.

27.4 OTP 操作引擎

OTP 控制器支持通过读写熔丝寄存器，直接读写 OTP 的熔丝阵列。不过，如果处理器直接读写熔丝寄存器的话，由于熔丝阵列本身的读写延时较长，可能会阻塞处理器工作。因此，OTP 控制器支持一套操作引擎，用户可以通过操作引擎实现 OTP 熔丝阵列的读，烧写，还可以把 OTP 熔丝阵列重载入对应的影子寄存器。

通过操作引擎读取 OTP 步骤如下:

- 对 ADDR 寄存器写入目标字的子地址，即 0 代表 Word 0，1 代表 Word 1，以此类推。
- 对 CMD 寄存器写入 0x52454144（对应 ASCII 字符串“READ”）
- 等待 INT_FLAG[READ] 标志位置 1
- 从 DATA 寄存器读取目标字的值

通过操作引擎烧录 OTP 步骤如下：

- 对 ADDR 寄存器写入目标字的子地址，即 0 代表 Word 0，1 代表 Word 1，以此类推。
- 对 DATA 寄存器写入目标字的烧录值
- 对 CMD 寄存器写入 0x424C4F57（对应 ASCII 字符串“BLOW”）
- 等待 INT_FLAG[WRITE] 标志位置 1

用户可以通过操作引擎重载 OTP 影子寄存器，操作引擎支持 4 个重载区域：

- REGION[LOAD_REGION0]，重载 OTP Word 0 ~ Word7 至 SHAWD0 ~ SHADOW7
- REGION[LOAD_REGION1]，重载 OTP Word 8 ~ Word15 至 SHAWD7 ~ SHADOW15
- REGION[LOAD_REGION2]，重载 OTP Word 16 ~ Word127 至 SHAWD16 ~ SHADOW127
- REGION[LOAD_REGION3]，用户自定义 OTP Word 的起始和结尾字地址

用户对 LOAD_REQ 寄存器的位 0~3 置 1，即可启动 LOAD_REGION0~3 的重载。

注意，在启动REGION[LOAD_REGION3]之前，用户需要配置REGION[LOAD_REGION3]寄存器的 START位域和REGION[LOAD_REGION3]寄存器的 STOP位域，来指定一段连续的 OTP 字。START位域定义了需要重载的第一个 OTP 字地址，STOP位域定义了重载的截止字地址，即重载 OTP Word (START) ~ OTP Word (STOP -1) 至 SHAWD (START) ~ SHADOW(STOP -1)。

用户可以通过LOAD_COMP寄存器，查询重载进程，对应的重载区域重载完成时，标志位置 1。

注意，OTP 操作引擎对 OTP 的读，写和重载，会受到 OTP 硬件锁定位，影子寄存器锁定位和熔丝寄存器锁定位的限制。如果对应的 OTP 字，或者 OTP 影子寄存器被读或写保护，那么 OTP 操作引擎的读，写，重载操作就不会成功。

27.5 OTP 读写保护

OTP 控制器支持对 OTP 内不同类型的字配置不同的读，写保护策略。OTP 熔丝阵列，熔丝寄存器，和影子寄存器的实际读写保护效果，同时受到 OTP 硬件锁定位，影子寄存器锁定位和熔丝寄存器锁定位的影响。

OTP 熔丝阵列的字 0，即 32 位硬件锁定位 HARD_LOCK[31:0]，烧写 HARD_LOCK 可以对 OTP 的指定区域加以读或写保护。把 HARD_LOCK 中的若干位烧写为 1，就对对应的 OTP 区域加以硬件锁定。

注意，OTP 支持 32 位硬件锁定位 HARD_LOCK[31:0]，每位对应 OTP 的 4 个字。OTP 熔丝寄存器和影子寄存器的锁定位，每 2 位对应 OTP 的一个字或一个 32 位影子寄存器。

全部 OTP 数据按字可分为以下 4 个类型，不同类型的 OTP 字，设置对应的硬件锁定位后，读保护或写保护的效果有所不同：

- 识别（IDENTITY）
- 安全（SECURE）

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 密钥（SECRET）
- 通用（GENERAL）

用户可以查阅 OTP 映射表，了解 OTP 每个字的类型归属。

总结 OTP 的读写保护策略如下：

- 影子寄存器锁定位的效果
  - 影子寄存器的锁定控制位设置为不锁定时，影子寄存器可以自由读写，或者重载 OTP 阵列的值到影子寄存器
  - 影子寄存器的锁定控制位设置为单重锁定时，影子寄存器被写保护，不允许重载 OTP 阵列的值到影子寄存器
  - 影子寄存器的锁定控制位设置为双重锁定时，影子寄存器被读保护和写保护，不允许重载 OTP 阵列的值到影子寄存器
- 熔丝寄存器锁定位的效果
  - 熔丝寄存器的锁定控制位设置为不锁定时，熔丝寄存器可以自由读写
  - 熔丝寄存器的锁定控制位设置为单重锁定时，熔丝阵列被写保护，即不允许通过写熔丝寄存器或者 OTP 操作引擎烧写熔丝阵列
  - 熔丝寄存器的锁定控制位设置为双重锁定时，熔丝阵列被读保护和写保护，即不允许通过熔丝寄存器或者 OTP 操作引擎读取或者烧写熔丝阵列
- OTP 硬件锁定位的效果
  - 识别类型的 OTP 字，当其对应的硬件锁定位为 1 时，只施加写保护，即允许通过熔丝寄存器或者 OTP 操作引擎读取该 OTP 字，也允许读取该 OTP 字对应的影子寄存器。但是不允许通过熔丝寄存器或者 OTP 操作引擎烧写该 OTP 字，也不允许写或者重载该 OTP 字对应的影子寄存器。
  - 安全类型的 OTP 字，当其对应的硬件锁定位为 1 时，只施加写保护，即允许通过熔丝寄存器或者 OTP 操作引擎读取该 OTP 字，也允许读取该 OTP 字对应的影子寄存器。但是不允许通过熔丝寄存器或者 OTP 操作引擎烧写该 OTP 字，也不允许写或者重载该 OTP 字对应的影子寄存器。注意，安全类型 OTP 字中，对应产品生命周期的影子寄存器为例外，允许用户写该影子寄存器，使当前生命周期前进（把产品生命周期的位由 0 置 1），但不允许生命周期回退（把产品生命周期的位由 1 清 0）
  - 密钥类型的 OTP 字，当其对应的硬件锁定位为 1 时，同时施加读保护和写保护，即不允许通过熔丝寄存器或者 OTP 操作引擎读取该 OTP 字，也不允许读取该 OTP 字对应的影子寄存器。也不允许通过熔丝寄存器或者 OTP 操作引擎烧写该 OTP 字，也不允许写或者重载该 OTP 字对应的影子寄存器。
  - 通用类型的 OTP 字，当其对应的硬件锁定位为 1 时，只对熔丝阵列施加写保护，即允许通过熔丝寄存器或者 OTP 操作引擎读取该 OTP 字，也允许读取该 OTP 字对应的影子寄存器。不允许通过熔丝寄存器或者 OTP 操作引擎烧写该 OTP 字，但是允许写或者重载该 OTP 字对应的影子寄存器。
- 对于 OTP 阵列中某个字，如果硬件锁定位和熔丝锁定位配置的读保护或者烧写保护冲突，则保护总是生效。同样的，对于某个 OTP 影子寄存器，如果硬件锁定位和影子锁定位配置的读保护或者写保护冲突，则保护总是生效。

以下表格汇总了 OTP 不同类型字的读写保护效果：

©Shanghai HPMICRO Semiconductor Co., Ltd.

识别类型	硬件锁定	熔丝单重锁定	熔丝双重锁定	影子单重锁定	影子双重锁定
读熔丝	Y	Y	N	Y	Y
写熔丝	N	N	N	Y	Y
影子寄存器重载	Y	Y	Y	N	N
读影子寄存器	Y	Y	Y	Y	N
写影子寄存器	N	Y	Y	N	N

表 154: 识别类型 OTP 字读写保护总结

安全类型	硬件锁定	熔丝单重锁定	熔丝双重锁定	影子单重锁定	影子双重锁定
读熔丝	Y	Y	N	Y	Y
写熔丝	N	N	N	Y	Y
影子寄存器重载	Y	Y	Y	N	N
读影子寄存器	Y	Y	Y	Y	N
写影子寄存器	N	Y	Y	N	N

表 155: 安全类型 OTP 字读写保护总结

密钥类型	硬件锁定	熔丝单重锁定	熔丝双重锁定	影子单重锁定	影子双重锁定
读熔丝	N	Y	N	Y	Y
写熔丝	N	N	N	Y	Y
影子寄存器重载	Y	Y	Y	N	N
读影子寄存器	N	Y	Y	Y	N
写影子寄存器	N	Y	Y	N	N

表 156: 密钥类型 OTP 字读写保护总结

通用类型	硬件锁定	熔丝单重锁定	熔丝双重锁定	影子单重锁定	影子双重锁定
读熔丝	Y	Y	N	Y	Y
写熔丝	N	N	N	Y	Y
影子寄存器重载	Y	Y	Y	N	N
读影子寄存器	Y	Y	Y	Y	N
写影子寄存器	Y	Y	Y	N	N

表 157: 通用类型 OTP 字读写保护总结

27.6 OTP 控制器寄存器

OTP 的寄存器列表如下：

OTP base address: 0xF3158000

地址偏移	名称	描述	复位值
0x0000	SHADOW[SHADOW000]	熔丝加载寄存器	0x00000000
0x0004	SHADOW[SHADOW001]	熔丝加载寄存器	0x00000000
0x0008	SHADOW[SHADOW002]	熔丝加载寄存器	0x00000000
0x000C	SHADOW[SHADOW003]	熔丝加载寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0010	SHADOW[SHADOW004]	熔丝加载寄存器	0x00000000
0x0014	SHADOW[SHADOW005]	熔丝加载寄存器	0x00000000
0x0018	SHADOW[SHADOW006]	熔丝加载寄存器	0x00000000
0x001C	SHADOW[SHADOW007]	熔丝加载寄存器	0x00000000
0x0020	SHADOW[SHADOW008]	熔丝加载寄存器	0x00000000
0x0024	SHADOW[SHADOW009]	熔丝加载寄存器	0x00000000
0x0028	SHADOW[SHADOW010]	熔丝加载寄存器	0x00000000
0x002C	SHADOW[SHADOW011]	熔丝加载寄存器	0x00000000
0x0030	SHADOW[SHADOW012]	熔丝加载寄存器	0x00000000
0x0034	SHADOW[SHADOW013]	熔丝加载寄存器	0x00000000
0x0038	SHADOW[SHADOW014]	熔丝加载寄存器	0x00000000
0x003C	SHADOW[SHADOW015]	熔丝加载寄存器	0x00000000
0x0040	SHADOW[SHADOW016]	熔丝加载寄存器	0x00000000
0x0044	SHADOW[SHADOW017]	熔丝加载寄存器	0x00000000
0x0048	SHADOW[SHADOW018]	熔丝加载寄存器	0x00000000
0x004C	SHADOW[SHADOW019]	熔丝加载寄存器	0x00000000
0x0050	SHADOW[SHADOW020]	熔丝加载寄存器	0x00000000
0x0054	SHADOW[SHADOW021]	熔丝加载寄存器	0x00000000
0x0058	SHADOW[SHADOW022]	熔丝加载寄存器	0x00000000
0x005C	SHADOW[SHADOW023]	熔丝加载寄存器	0x00000000
0x0060	SHADOW[SHADOW024]	熔丝加载寄存器	0x00000000
0x0064	SHADOW[SHADOW025]	熔丝加载寄存器	0x00000000
0x0068	SHADOW[SHADOW026]	熔丝加载寄存器	0x00000000
0x006C	SHADOW[SHADOW027]	熔丝加载寄存器	0x00000000
0x0070	SHADOW[SHADOW028]	熔丝加载寄存器	0x00000000
0x0074	SHADOW[SHADOW029]	熔丝加载寄存器	0x00000000
0x0078	SHADOW[SHADOW030]	熔丝加载寄存器	0x00000000
0x007C	SHADOW[SHADOW031]	熔丝加载寄存器	0x00000000
0x0080	SHADOW[SHADOW032]	熔丝加载寄存器	0x00000000
0x0084	SHADOW[SHADOW033]	熔丝加载寄存器	0x00000000
0x0088	SHADOW[SHADOW034]	熔丝加载寄存器	0x00000000
0x008C	SHADOW[SHADOW035]	熔丝加载寄存器	0x00000000
0x0090	SHADOW[SHADOW036]	熔丝加载寄存器	0x00000000
0x0094	SHADOW[SHADOW037]	熔丝加载寄存器	0x00000000
0x0098	SHADOW[SHADOW038]	熔丝加载寄存器	0x00000000
0x009C	SHADOW[SHADOW039]	熔丝加载寄存器	0x00000000
0x00A0	SHADOW[SHADOW040]	熔丝加载寄存器	0x00000000
0x00A4	SHADOW[SHADOW041]	熔丝加载寄存器	0x00000000
0x00A8	SHADOW[SHADOW042]	熔丝加载寄存器	0x00000000
0x00AC	SHADOW[SHADOW043]	熔丝加载寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00B0	SHADOW[SHADOW044]	熔丝加载寄存器	0x00000000
0x00B4	SHADOW[SHADOW045]	熔丝加载寄存器	0x00000000
0x00B8	SHADOW[SHADOW046]	熔丝加载寄存器	0x00000000
0x00BC	SHADOW[SHADOW047]	熔丝加载寄存器	0x00000000
0x00C0	SHADOW[SHADOW048]	熔丝加载寄存器	0x00000000
0x00C4	SHADOW[SHADOW049]	熔丝加载寄存器	0x00000000
0x00C8	SHADOW[SHADOW050]	熔丝加载寄存器	0x00000000
0x00CC	SHADOW[SHADOW051]	熔丝加载寄存器	0x00000000
0x00D0	SHADOW[SHADOW052]	熔丝加载寄存器	0x00000000
0x00D4	SHADOW[SHADOW053]	熔丝加载寄存器	0x00000000
0x00D8	SHADOW[SHADOW054]	熔丝加载寄存器	0x00000000
0x00DC	SHADOW[SHADOW055]	熔丝加载寄存器	0x00000000
0x00E0	SHADOW[SHADOW056]	熔丝加载寄存器	0x00000000
0x00E4	SHADOW[SHADOW057]	熔丝加载寄存器	0x00000000
0x00E8	SHADOW[SHADOW058]	熔丝加载寄存器	0x00000000
0x00EC	SHADOW[SHADOW059]	熔丝加载寄存器	0x00000000
0x00F0	SHADOW[SHADOW060]	熔丝加载寄存器	0x00000000
0x00F4	SHADOW[SHADOW061]	熔丝加载寄存器	0x00000000
0x00F8	SHADOW[SHADOW062]	熔丝加载寄存器	0x00000000
0x00FC	SHADOW[SHADOW063]	熔丝加载寄存器	0x00000000
0x0100	SHADOW[SHADOW064]	熔丝加载寄存器	0x00000000
0x0104	SHADOW[SHADOW065]	熔丝加载寄存器	0x00000000
0x0108	SHADOW[SHADOW066]	熔丝加载寄存器	0x00000000
0x010C	SHADOW[SHADOW067]	熔丝加载寄存器	0x00000000
0x0110	SHADOW[SHADOW068]	熔丝加载寄存器	0x00000000
0x0114	SHADOW[SHADOW069]	熔丝加载寄存器	0x00000000
0x0118	SHADOW[SHADOW070]	熔丝加载寄存器	0x00000000
0x011C	SHADOW[SHADOW071]	熔丝加载寄存器	0x00000000
0x0120	SHADOW[SHADOW072]	熔丝加载寄存器	0x00000000
0x0124	SHADOW[SHADOW073]	熔丝加载寄存器	0x00000000
0x0128	SHADOW[SHADOW074]	熔丝加载寄存器	0x00000000
0x012C	SHADOW[SHADOW075]	熔丝加载寄存器	0x00000000
0x0130	SHADOW[SHADOW076]	熔丝加载寄存器	0x00000000
0x0134	SHADOW[SHADOW077]	熔丝加载寄存器	0x00000000
0x0138	SHADOW[SHADOW078]	熔丝加载寄存器	0x00000000
0x013C	SHADOW[SHADOW079]	熔丝加载寄存器	0x00000000
0x0140	SHADOW[SHADOW080]	熔丝加载寄存器	0x00000000
0x0144	SHADOW[SHADOW081]	熔丝加载寄存器	0x00000000
0x0148	SHADOW[SHADOW082]	熔丝加载寄存器	0x00000000
0x014C	SHADOW[SHADOW083]	熔丝加载寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0150	SHADOW[SHADOW084]	熔丝加载寄存器	0x00000000
0x0154	SHADOW[SHADOW085]	熔丝加载寄存器	0x00000000
0x0158	SHADOW[SHADOW086]	熔丝加载寄存器	0x00000000
0x015C	SHADOW[SHADOW087]	熔丝加载寄存器	0x00000000
0x0160	SHADOW[SHADOW088]	熔丝加载寄存器	0x00000000
0x0164	SHADOW[SHADOW089]	熔丝加载寄存器	0x00000000
0x0168	SHADOW[SHADOW090]	熔丝加载寄存器	0x00000000
0x016C	SHADOW[SHADOW091]	熔丝加载寄存器	0x00000000
0x0170	SHADOW[SHADOW092]	熔丝加载寄存器	0x00000000
0x0174	SHADOW[SHADOW093]	熔丝加载寄存器	0x00000000
0x0178	SHADOW[SHADOW094]	熔丝加载寄存器	0x00000000
0x017C	SHADOW[SHADOW095]	熔丝加载寄存器	0x00000000
0x0180	SHADOW[SHADOW096]	熔丝加载寄存器	0x00000000
0x0184	SHADOW[SHADOW097]	熔丝加载寄存器	0x00000000
0x0188	SHADOW[SHADOW098]	熔丝加载寄存器	0x00000000
0x018C	SHADOW[SHADOW099]	熔丝加载寄存器	0x00000000
0x0190	SHADOW[SHADOW100]	熔丝加载寄存器	0x00000000
0x0194	SHADOW[SHADOW101]	熔丝加载寄存器	0x00000000
0x0198	SHADOW[SHADOW102]	熔丝加载寄存器	0x00000000
0x019C	SHADOW[SHADOW103]	熔丝加载寄存器	0x00000000
0x01A0	SHADOW[SHADOW104]	熔丝加载寄存器	0x00000000
0x01A4	SHADOW[SHADOW105]	熔丝加载寄存器	0x00000000
0x01A8	SHADOW[SHADOW106]	熔丝加载寄存器	0x00000000
0x01AC	SHADOW[SHADOW107]	熔丝加载寄存器	0x00000000
0x01B0	SHADOW[SHADOW108]	熔丝加载寄存器	0x00000000
0x01B4	SHADOW[SHADOW109]	熔丝加载寄存器	0x00000000
0x01B8	SHADOW[SHADOW110]	熔丝加载寄存器	0x00000000
0x01BC	SHADOW[SHADOW111]	熔丝加载寄存器	0x00000000
0x01C0	SHADOW[SHADOW112]	熔丝加载寄存器	0x00000000
0x01C4	SHADOW[SHADOW113]	熔丝加载寄存器	0x00000000
0x01C8	SHADOW[SHADOW114]	熔丝加载寄存器	0x00000000
0x01CC	SHADOW[SHADOW115]	熔丝加载寄存器	0x00000000
0x01D0	SHADOW[SHADOW116]	熔丝加载寄存器	0x00000000
0x01D4	SHADOW[SHADOW117]	熔丝加载寄存器	0x00000000
0x01D8	SHADOW[SHADOW118]	熔丝加载寄存器	0x00000000
0x01DC	SHADOW[SHADOW119]	熔丝加载寄存器	0x00000000
0x01E0	SHADOW[SHADOW120]	熔丝加载寄存器	0x00000000
0x01E4	SHADOW[SHADOW121]	熔丝加载寄存器	0x00000000
0x01E8	SHADOW[SHADOW122]	熔丝加载寄存器	0x00000000
0x01EC	SHADOW[SHADOW123]	熔丝加载寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x01F0	SHADOW[SHADOW124]	熔丝加载寄存器	0x00000000
0x01F4	SHADOW[SHADOW125]	熔丝加载寄存器	0x00000000
0x01F8	SHADOW[SHADOW126]	熔丝加载寄存器	0x00000000
0x01FC	SHADOW[SHADOW127]	熔丝加载寄存器	0x00000000
0x0200	SHADOW_LOCK[LOCK00]	加载寄存器锁定	0x00000000
0x0204	SHADOW_LOCK[LOCK01]	加载寄存器锁定	0x00000000
0x0208	SHADOW_LOCK[LOCK02]	加载寄存器锁定	0x00000000
0x020C	SHADOW_LOCK[LOCK03]	加载寄存器锁定	0x00000000
0x0210	SHADOW_LOCK[LOCK04]	加载寄存器锁定	0x00000000
0x0214	SHADOW_LOCK[LOCK05]	加载寄存器锁定	0x00000000
0x0218	SHADOW_LOCK[LOCK06]	加载寄存器锁定	0x00000000
0x021C	SHADOW_LOCK[LOCK07]	加载寄存器锁定	0x00000000
0x0400	FUSE[FUSE000]	熔丝	0x00000000
0x0404	FUSE[FUSE001]	熔丝	0x00000000
0x0408	FUSE[FUSE002]	熔丝	0x00000000
0x040C	FUSE[FUSE003]	熔丝	0x00000000
0x0410	FUSE[FUSE004]	熔丝	0x00000000
0x0414	FUSE[FUSE005]	熔丝	0x00000000
0x0418	FUSE[FUSE006]	熔丝	0x00000000
0x041C	FUSE[FUSE007]	熔丝	0x00000000
0x0420	FUSE[FUSE008]	熔丝	0x00000000
0x0424	FUSE[FUSE009]	熔丝	0x00000000
0x0428	FUSE[FUSE010]	熔丝	0x00000000
0x042C	FUSE[FUSE011]	熔丝	0x00000000
0x0430	FUSE[FUSE012]	熔丝	0x00000000
0x0434	FUSE[FUSE013]	熔丝	0x00000000
0x0438	FUSE[FUSE014]	熔丝	0x00000000
0x043C	FUSE[FUSE015]	熔丝	0x00000000
0x0440	FUSE[FUSE016]	熔丝	0x00000000
0x0444	FUSE[FUSE017]	熔丝	0x00000000
0x0448	FUSE[FUSE018]	熔丝	0x00000000
0x044C	FUSE[FUSE019]	熔丝	0x00000000
0x0450	FUSE[FUSE020]	熔丝	0x00000000
0x0454	FUSE[FUSE021]	熔丝	0x00000000
0x0458	FUSE[FUSE022]	熔丝	0x00000000
0x045C	FUSE[FUSE023]	熔丝	0x00000000
0x0460	FUSE[FUSE024]	熔丝	0x00000000
0x0464	FUSE[FUSE025]	熔丝	0x00000000
0x0468	FUSE[FUSE026]	熔丝	0x00000000
0x046C	FUSE[FUSE027]	熔丝	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0470	FUSE[FUSE028]	熔丝	0x00000000
0x0474	FUSE[FUSE029]	熔丝	0x00000000
0x0478	FUSE[FUSE030]	熔丝	0x00000000
0x047C	FUSE[FUSE031]	熔丝	0x00000000
0x0480	FUSE[FUSE032]	熔丝	0x00000000
0x0484	FUSE[FUSE033]	熔丝	0x00000000
0x0488	FUSE[FUSE034]	熔丝	0x00000000
0x048C	FUSE[FUSE035]	熔丝	0x00000000
0x0490	FUSE[FUSE036]	熔丝	0x00000000
0x0494	FUSE[FUSE037]	熔丝	0x00000000
0x0498	FUSE[FUSE038]	熔丝	0x00000000
0x049C	FUSE[FUSE039]	熔丝	0x00000000
0x04A0	FUSE[FUSE040]	熔丝	0x00000000
0x04A4	FUSE[FUSE041]	熔丝	0x00000000
0x04A8	FUSE[FUSE042]	熔丝	0x00000000
0x04AC	FUSE[FUSE043]	熔丝	0x00000000
0x04B0	FUSE[FUSE044]	熔丝	0x00000000
0x04B4	FUSE[FUSE045]	熔丝	0x00000000
0x04B8	FUSE[FUSE046]	熔丝	0x00000000
0x04BC	FUSE[FUSE047]	熔丝	0x00000000
0x04C0	FUSE[FUSE048]	熔丝	0x00000000
0x04C4	FUSE[FUSE049]	熔丝	0x00000000
0x04C8	FUSE[FUSE050]	熔丝	0x00000000
0x04CC	FUSE[FUSE051]	熔丝	0x00000000
0x04D0	FUSE[FUSE052]	熔丝	0x00000000
0x04D4	FUSE[FUSE053]	熔丝	0x00000000
0x04D8	FUSE[FUSE054]	熔丝	0x00000000
0x04DC	FUSE[FUSE055]	熔丝	0x00000000
0x04E0	FUSE[FUSE056]	熔丝	0x00000000
0x04E4	FUSE[FUSE057]	熔丝	0x00000000
0x04E8	FUSE[FUSE058]	熔丝	0x00000000
0x04EC	FUSE[FUSE059]	熔丝	0x00000000
0x04F0	FUSE[FUSE060]	熔丝	0x00000000
0x04F4	FUSE[FUSE061]	熔丝	0x00000000
0x04F8	FUSE[FUSE062]	熔丝	0x00000000
0x04FC	FUSE[FUSE063]	熔丝	0x00000000
0x0500	FUSE[FUSE064]	熔丝	0x00000000
0x0504	FUSE[FUSE065]	熔丝	0x00000000
0x0508	FUSE[FUSE066]	熔丝	0x00000000
0x050C	FUSE[FUSE067]	熔丝	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0510	FUSE[FUSE068]	熔丝	0x00000000
0x0514	FUSE[FUSE069]	熔丝	0x00000000
0x0518	FUSE[FUSE070]	熔丝	0x00000000
0x051C	FUSE[FUSE071]	熔丝	0x00000000
0x0520	FUSE[FUSE072]	熔丝	0x00000000
0x0524	FUSE[FUSE073]	熔丝	0x00000000
0x0528	FUSE[FUSE074]	熔丝	0x00000000
0x052C	FUSE[FUSE075]	熔丝	0x00000000
0x0530	FUSE[FUSE076]	熔丝	0x00000000
0x0534	FUSE[FUSE077]	熔丝	0x00000000
0x0538	FUSE[FUSE078]	熔丝	0x00000000
0x053C	FUSE[FUSE079]	熔丝	0x00000000
0x0540	FUSE[FUSE080]	熔丝	0x00000000
0x0544	FUSE[FUSE081]	熔丝	0x00000000
0x0548	FUSE[FUSE082]	熔丝	0x00000000
0x054C	FUSE[FUSE083]	熔丝	0x00000000
0x0550	FUSE[FUSE084]	熔丝	0x00000000
0x0554	FUSE[FUSE085]	熔丝	0x00000000
0x0558	FUSE[FUSE086]	熔丝	0x00000000
0x055C	FUSE[FUSE087]	熔丝	0x00000000
0x0560	FUSE[FUSE088]	熔丝	0x00000000
0x0564	FUSE[FUSE089]	熔丝	0x00000000
0x0568	FUSE[FUSE090]	熔丝	0x00000000
0x056C	FUSE[FUSE091]	熔丝	0x00000000
0x0570	FUSE[FUSE092]	熔丝	0x00000000
0x0574	FUSE[FUSE093]	熔丝	0x00000000
0x0578	FUSE[FUSE094]	熔丝	0x00000000
0x057C	FUSE[FUSE095]	熔丝	0x00000000
0x0580	FUSE[FUSE096]	熔丝	0x00000000
0x0584	FUSE[FUSE097]	熔丝	0x00000000
0x0588	FUSE[FUSE098]	熔丝	0x00000000
0x058C	FUSE[FUSE099]	熔丝	0x00000000
0x0590	FUSE[FUSE100]	熔丝	0x00000000
0x0594	FUSE[FUSE101]	熔丝	0x00000000
0x0598	FUSE[FUSE102]	熔丝	0x00000000
0x059C	FUSE[FUSE103]	熔丝	0x00000000
0x05A0	FUSE[FUSE104]	熔丝	0x00000000
0x05A4	FUSE[FUSE105]	熔丝	0x00000000
0x05A8	FUSE[FUSE106]	熔丝	0x00000000
0x05AC	FUSE[FUSE107]	熔丝	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x05B0	FUSE[FUSE108]	熔丝	0x00000000
0x05B4	FUSE[FUSE109]	熔丝	0x00000000
0x05B8	FUSE[FUSE110]	熔丝	0x00000000
0x05BC	FUSE[FUSE111]	熔丝	0x00000000
0x05C0	FUSE[FUSE112]	熔丝	0x00000000
0x05C4	FUSE[FUSE113]	熔丝	0x00000000
0x05C8	FUSE[FUSE114]	熔丝	0x00000000
0x05CC	FUSE[FUSE115]	熔丝	0x00000000
0x05D0	FUSE[FUSE116]	熔丝	0x00000000
0x05D4	FUSE[FUSE117]	熔丝	0x00000000
0x05D8	FUSE[FUSE118]	熔丝	0x00000000
0x05DC	FUSE[FUSE119]	熔丝	0x00000000
0x05E0	FUSE[FUSE120]	熔丝	0x00000000
0x05E4	FUSE[FUSE121]	熔丝	0x00000000
0x05E8	FUSE[FUSE122]	熔丝	0x00000000
0x05EC	FUSE[FUSE123]	熔丝	0x00000000
0x05F0	FUSE[FUSE124]	熔丝	0x00000000
0x05F4	FUSE[FUSE125]	熔丝	0x00000000
0x05F8	FUSE[FUSE126]	熔丝	0x00000000
0x05FC	FUSE[FUSE127]	熔丝	0x00000000
0x0600	FUSE_LOCK[LOCK00]	Fuse lock	0x00000000
0x0604	FUSE_LOCK[LOCK01]	Fuse lock	0x00000000
0x0608	FUSE_LOCK[LOCK02]	Fuse lock	0x00000000
0x060C	FUSE_LOCK[LOCK03]	Fuse lock	0x00000000
0x0610	FUSE_LOCK[LOCK04]	Fuse lock	0x00000000
0x0614	FUSE_LOCK[LOCK05]	Fuse lock	0x00000000
0x0618	FUSE_LOCK[LOCK06]	Fuse lock	0x00000000
0x061C	FUSE_LOCK[LOCK07]	Fuse lock	0x00000000
0x0800	UNLOCK	UNLOCK	0x00000000
0x0804	DATA	DATA	0x00000000
0x0808	ADDR	ADDR	0x00000000
0x080C	CMD	CMD	0x00000000
0x0A00	LOAD_REQ	LOAD Request	0x00000007
0x0A04	LOAD_COMP	LOAD complete	0x00000007
0x0A20	REGION[LOAD_REGION0]	LOAD region	0x00000800
0x0A24	REGION[LOAD_REGION1]	LOAD region	0x00001008
0x0A28	REGION[LOAD_REGION2]	LOAD region	0x00000010
0x0A2C	REGION[LOAD_REGION3]	LOAD region	0x00000000
0x0C00	INT_FLAG	interrupt flag	0x00000000
0x0C04	INT_EN	interrupt enable	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值

表 158: OTP 寄存器列表

27.7 OTP 控制器寄存器详细信息

OTP 的寄存器详细说明如下：

27.7.1 SHADOW (0x0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SHADOW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SHADOW [31:0]

位域	名称	描述
31-0	SHADOW	熔丝加载寄存器 电源域 0-15 有效，数字域 16-128 有效

SHADOW 位域

27.7.2 SHADOW_LOCK (0x200 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOCK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SHADOW_LOCK [31:0]

位域	名称	描述
31-0	LOCK	加载寄存器锁定，每两位控制一个 32 位字，只有该字段为 0 的时候可以写入，不同类型的熔丝的锁定行为具有差异 00: 未锁定 01: 锁定 10: 不锁定，禁止锁定 11: 双重锁定

SHADOW_LOCK 位域

27.7.3 FUSE (0x400 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FUSE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FUSE [31:0]

位域	名称	描述
31-0	FUSE	熔丝，仅电源域有效 写操作可读出熔丝值 写操作写入熔丝 (写入前需并开启 2.5V 电源，并对熔丝解锁)

FUSE 位域

27.7.4 FUSE_LOCK (0x600 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOCK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FUSE_LOCK [31:0]

位域	名称	描述
31-0	LOCK	熔丝锁定，每两位控制一个 32 位字，只有该字段为 0 的时候可以写入，不同类型的熔丝的锁定行为具有差异 00: 未锁定 01: 锁定 10: 不锁定，禁止锁定 11: 双重锁定

FUSE_LOCK 位域

27.7.5 UNLOCK (0x800)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UNLOCK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UNLOCK [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	UNLOCK	解锁熔丝写入功能 写入"OPEN" 可解锁，写入其他值将锁定熔丝 写入熔丝前需打开 2.5V 电源，24M OSC

UNLOCK 位域

27.7.6 DATA (0x804)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA [31:0]

位域	名称	描述
31-0	DATA	非阻塞工作模式下的读写数据

DATA 位域

27.7.7 ADDR (0x808)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									ADDR						
N/A																									RW						
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

ADDR [31:0]

位域	名称	描述
6-0	ADDR	读写的 32 位字地址

ADDR 位域

27.7.8 CMD (0x80C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMD [31:0]																															

位域	名称	描述
31-0	CMD	熔丝命令 ”BLOW” 将 DATA 寄存器写入位于 ADDR 的字 ”READ” 将位于 ADDR 的字读出到 DATA 寄存器

CMD 位域

27.7.9 LOAD_REQ (0xA00)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												REQUEST			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	1

LOAD_REQ [31:0]

位域	名称	描述
3-0	REQUEST	4 个区域的加载请求 bit0: 区域 0 bit1: 区域 1 bit2: 区域 2 bit3: 区域 3

LOAD_REQ 位域

27.7.10 LOAD_COMP (0xA04)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												COMPLETE			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	1	1	1

LOAD_COMP [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	COMPLETE	4 个区域的加载完成标志，写 1 清零 bit0: 区域 0 bit1: 区域 1 bit2: 区域 2 bit3: 区域 3

LOAD_COMP 位域

27.7.11 REGION (0xA20 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	STOP							RSVD	START						
N/A																	RW							N/A	RW						
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0

REGION [31:0]

位域	名称	描述
14-8	STOP	加载区域的末尾地址，末尾地址不会被加载
6-0	START	加载区域的开始地址，开始地址会被加载

REGION 位域

27.7.12 INT_FLAG (0xC00)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													WRITE	READ	LOAD
N/A																													RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

INT_FLAG [31:0]

位域	名称	描述
2	WRITE	熔丝写入完成标志 0: 未写入或写入未完成 1: 写入完成
1	READ	熔丝读取完成标志 0: 未读取或读取未完成 1: 读取完成

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	LOAD	熔丝加载完成标志 0: 未加载或未完成 1: 加载完成

INT_FLAG 位域

27.7.13 INT_EN (0xC04)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													WRITE	READ	LOAD
N/A																													RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

INT_EN [31:0]

位域	名称	描述
2	WRITE	熔丝写入完成中断使能 0: 禁止 1: 使能
1	READ	熔丝读取完成中断使能 0: 禁止 1: 使能
0	LOAD	熔丝加载完成中断使能 0: 禁止 1: 使能

INT_EN 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

28 串行总线控制器 XPI

本章节介绍串行总线控制器 XPI 的主要特性和功能。

28.1 特性总结

串行总线控制器 XPI 支持连接各类外部存储器，也可以与一些支持串行总线的器件互联。

XPI 支持的外部存储器包括串行 NOR Flash，串行 NAND Flash，串行 PSRAM 等，也支持 HyperBus 器件，如 HyperRAM。HyperFlash。

XPI 的特性如下：

- 支持 1/2/4/8 位数据模式；
- 两个端口 CA 和 CB，每个端口有 2 个 CS 片选，两个端口可连接四个数据位宽为 4 或者两个数据位宽为 8 的外部器件；
- 支持 SDR 和 DDR 的数据传输模式；
- 支持总线直接寻址访问外部存储器件；
- 支持 Quad-SPI 和 Octal-SPI 的串行 NOR Flash；
- 支持串行 NAND Flash；
- 支持 HyperBus，HyperRAM 和 HyperFlash；
- 支持 Quad/Oct SPI PSRAM。

28.2 功能描述

本章节描述串行总线控制器 XPI 的功能。

28.2.1 外部器件连接配置

XPI 支持连接不同外部存储器，可配置成：外部端口独立模式，外部端口组合模式；简称独立模式和组合模式。

XPI 配置为独立模式时，端口 CA 和端口 CB 分别，管脚如下：

- 端口 CA: CA_CS0, CA_CS1, CA_SCLK, CA_DQS, CA_D[3:0];
- 端口 CB: CB_CS0, CB_CS1, CB_SCLK, CB_DQS, CB_D[3:0];

独立模式时，可连接四个外部器件（比如 nor flash)：

- 器件 1：CA_CS0，CA_SCLK，CA_DQS，CA_D[3:0]；
- 器件 2：CA_CS1，CA_SCLK，CA_DQS，CA_D[3:0]；
- 器件 3：CB_CS0，CB_SCLK，CB_DQS，CB_D[3:0]；
- 器件 4：CB_CS1，CB_SCLK，CB_DQS，CB_D[3:0]；

XPI 配置为组合模式时，可连接两个 8 位数数据位宽的存储器，如 Octal-SPI NOR Flash 或者 Octal-SPI PSRAM。

- 器件 1：CA_CS0，CA_SCLK，CA_DQS，CA_D[3:0]，CB_D[3:0]；
- 器件 2：CB_CS0，CB_SCLK，CB_DQS，CA_D[3:0]，CB_D[3:0]；

XPI 支持的数据位宽：经典 SPI 模式，Dual-SPI 模式，Quad-SPI 模式和 Octal-SPI 模式。

- 经典 SPI 模式，D0 作为 MOSI(Master OUT Slave IN)，D1 作为 MISO(Master IN Slave OUT);
- Dual-SPI 模式，D0 和 D1 用作 2 线双向数据信号;

©Shanghai HPMICRO Semiconductor Co., Ltd.

- Qual-SPI 模式，D0~D3 用作 4 线双向数据信号;
- Octal-SPI 模式，端口 A 的 D0~D3 和端口 B 的 D0~D3 用作 8 线双向数据信号.

XPI 的数据传输模式，可以配置 SDR(Single Data Rate) 模式或 DDR(Double Data Rate) 模式；SDR 模式在数据传输以时钟上升沿对准；DDR 模式，在时钟的上升沿和下降沿传输数据。传输时采样哪种数据传输模式，可由 XPI 的 INSTGRP 里的访问指令决定。

28.2.2 XPI 地址映射

XPI 支持连接至多 4 个外部串行存储设备，不同存储设备按照地址区分。当访问地址落在某个存储设备地址范围内时，会通过对应的片选信号，选中这个外部器件。用户通过各个外部器件的 CR0 寄存器 FLSHSZ 位配置每个外部器件的地址范围，以字节 Byte 为单位。

- CA_CS0，地址范围为 $0 \sim DEVSIZE[0].SIZE_KB$
- CA_CS1，地址范围为 $DEVSIZE[0].SIZE_KB \sim DEVSIZE[0].SIZE_KB + DEVSIZE[1].SIZE_KB$
- CB_CS0，地址范围为 $DEVSIZE[0].SIZE_KB + DEVSIZE0[1].SIZE_KB \sim DEVSIZE[0].SIZE_KB + DEVSIZE[1].SIZE_KB + DEVSIZE[2].SIZE_KB$
- CB_CS1，地址范围为 $DEVSIZE[0].SIZE_KB + DEVSIZE[1].SIZE_KB + DEVSIZE[2].SIZE_KB \sim DEVSIZE[0].SIZE_KB + DEVSIZE[1].SIZE_KB + DEVSIZE[2].SIZE_KB + DEVSIZE[3].SIZE_KB$

28.2.3 外部器件地址转换

XPI 支持总线寻址范围，总线上的主设备可以直接通过 XPI 系统存储器映射的地址来访问 XPI 连接的外部器件。此时，XPI 会在收到的系统地址上自动去掉 XPI 在系统存储器映射表上的基地址，仅以地址偏移来访问外部器件。

XPI 支持把地址再分为行地址和列地址，把 DEVATTR[x].CAS 位置为非 0 值时，XPI 支持向外部器件分别发送行地址和列地址。否则全部地址以行地址发送。

28.2.4 指令表

XPI 支持通过指令表配置向外部存储器发送指令，地址和数据的格式。XPI 支持 16 组指令表，每组指令表支持最多 8 条指令，每条指令长 16 位。

指令可以配置 XPI 与外部器件通讯的一个特定阶段，如指令段，地址段，Dummy 段，数据读/写段等，若干条指令组合构成一个完整的 XPI 读或者写操作。

16 位的指令格式如下：

- 位 [15]，为 0 时，SDR 模式传输数据，为 1 时 DDR 模式传输数据；
- 位 [14]，保留位；
- 位 [13:10]，操作码 *opcode* ；
- 位 *[9:8]*，数据位数 *numpad* ；
- 位 *[7:0]*，操作数 *oprand* 。

指令表支持以下操作码 opcode：

- 4'h1，发送 CMD，发送的 CMD 值等于操作数 oprand；
- 4'h2，发送行地址 (row addr)，操作数 oprand 代表地址长度，以位 (bit) 为单位；
- 4'h3，发送列地址 (col addr)，操作数 oprand 代表地址长度，以位 (bit) 为单位；
- 4'h4，发送 1 位 MODE，MODE 等于操作数 oprand[0]，数据位数只能为 1 位；

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 4'h5，发送 2 位 MODE，MODE 等于操作数 oprand[1:0]，数据位数不能超过 2 位；
- 4'h6，发送 4 位 MODE，MODE 等于操作数 oprand[3:0]，数据位数不能超过 4 位；
- 4'h7，发送 8 位 MODE，MODE 等于操作数 oprand[7:0]；
- 4'h8，写数据；
- 4'h9，读数据；
- 4'hC，发送 Dummy 周期，发送 Dummy 时，XPI 不驱动数据线。Dummy 周期数等于操作数 oprand；
- 4'hD，发送 Dummy RWDS，与 Dummy 类似，用于 HyperBus 器件。读操作时，如果 RWDS 高，Dummy 周期数为 (oprand × 4 – 1)，否则为 (oprand × 2 – 1)；写操作时，如果 RWDS 高，Dummy 周期数为 (oprand × 4 – 2)，否则为 (oprand × 2 – 2)；
- 4'h0，停止执行指令。

指令表支持以下数据位数 numpad，数据位数代表该指令用到的数据线路数目：

- 2'h0，1 线数据线传输数据；
- 2'h1，2 线数据线传输数据；
- 2'h2，4 位数据线传输数据；
- 2'h3，8 位数据线传输数据；

当 XPI 通过总线寻址访问时，按照 DEVMACR[x] 寄存器的配置，决定执行指令表中的哪段指令，完成相应的读或者写操作。

当 XPI 通过寄存器指令访问时，按照 APBINSCR 寄存器的配置，执行指令表中指定的指令。

28.2.5 总线寻址访问

XPI 支持总线寻址访问。总线寻址访问是指，总线上的主设备，比如处理器，DMA 等，将 XPI 作为总线从设备，按照内存映射表上分配给 XPI 的地址，对 XPI 连接的外部器件直接访问。XPI 在线执行代码即通过总线寻址访问实现。

系统上总线主设备对 XPI 地址的任意读或者写访问，即对 XPI 发出总线寻址访问请求。XPI 在收到此类请求时，会将请求转换为对外部器件的读或者写访问。转换通过执行指令表中的一条或者多条指令实现。

用户需要预先编辑指令表，通过指令实现对外部器件的读或者写操作。再配置 DEVMACR[x] 寄存器，WRINSGRPIND 位配置收到总线寻址访问写操作时，执行的指令索引。

28.2.6 寄存器指令访问

XPI 支持寄存器指令访问。用户可以编辑指令表，并通过配置 XPI 的寄存器来执行指令表中的任意指令。

用户编辑完成指令表后，通过 APBINSCR 寄存器 PINSGRPIND 位指定需要执行的指令在指令表中的索引。之后对 APBCMD 寄存器的 TRG 位置 1，来触发指令的执行。

XPI 通过寄存器指令访问，操作外部器件时，读取到的数据存放到寄存器 RX 缓存中，软件可以通过 PRX 寄存器直接读取缓存。对外部器件写操作时，要把待发送的数据预先写入寄存器 TX 缓存，软件可以通过 PTX 寄存器直接写 TX 缓存。

XPI 寄存器指令访问外部器件时，目标地址存放在 APBDAR 寄存器的 DAR 位。

28.2.7 XPI 时间特性

XPI 支持调整 IO 输入输出的时间特性。

CSx 信号与 SCLK 间的信号建立时间和保持时间，可通过 DEVATTR[x] 寄存器的 TCSS 位和 TCSH 位调节。

©Shanghai HPMICRO Semiconductor Co., Ltd.

- SDR 模式下，建立时间为 $TCSS + 0.5$ 个周期，保持时间为为 $TCSH$ 个周期；
- DDR 模式下，建立时间为 $TCSS + 0.5$ 个周期，保持时间为为 $TCSH + 0.5$ 个周期。

XPI 支持配置 CSx 信号由有效翻转为无效到下一次再翻转为有效之间的间隔。用户可以配置 DEVATTR[x] 寄存器，间隔为

$CSINTVAL \times 1$ 个时钟周期，CSINTVU = 1'b0；

$CSINTVAL \times 256$ 个时钟周期，CSINTVU = 1'b1。

XPI 支持设置数据的采样选项，可以通过 GCR0 寄存器的 RXCLKSRC 位配置

- 2'b00，发送时钟，内部回环；
- 2'b01，通过芯片的 DQS 引脚回环；
- 2'b10，保留待用；
- 2'b11，通过外部器件提供的 DQS 信号。

28.2.8 中断

XPI 支持生成以下中断请求：

- 寄存器指令访问触发的指令执行完毕；
- 寄存器指令访问触发的指令执行超时；
- 总线寻址访问触发的指令执行超时；
- 寄存器指令访问触发的指令执行错误；
- 总线寻址访问触发的指令执行错误；
- 寄存器指令访问的 RX 缓存内有效数据数目达到或超过警戒线；
- 寄存器指令访问的 TX 缓存内有效数据数目达到或低于警戒线；
- 总线超时。

28.3 XPI 配置和使用

建议用户通过调用本产品的 ROM API，对 XPI 进行初始化及配置。

本产品 ROM API 的详情，请查阅节 18.7。

©Shanghai HPMICRO Semiconductor Co., Ltd.


29 可编程并口 PPI

本章节介绍可编程并口 PPI(Programable Parallel Interface) 的主要功能和特性。

29.1 概述

PPI 模块可将芯片内部系统总线读写操作灵活的配置成并行的外部接口读写时序信号，完成与芯片外设的数据交换。PPI 可以直接连接到外部 RAM，Flash，可编程逻辑设备，或其他一些只作为 slave 的简单设备。

29.2 PPI 架构图



29.3 外部接口引脚说明

表 159: PPI 管脚说明

管脚	方向	功能描述
PPI_CS[3:0]	输出	外设选择
PPI_AD[31:0]	输入输出	地址或数据
PPI_DM[3:0]	输出	有效数据字节选择信号
PPI_CTRL[7:0]	输入输出	控制信号线
PPI_CLK	输出	对外输出时钟

29.4 特性总结

- 支持 4 个 CS 引脚，每个 CS 可单独配置：地址区间（基地址需 1MB 对齐，地址最大跨度 128MB）、数据端口位宽（支持 8/16/32 位）和可配置命令字序列（命令字的起始/结束索引）
- 支持 32 位数据/地址复用引脚，支持以 byte 为单位灵活配置这些引脚的功能，用于传输地址或数据
- 支持 4 个有效数据选择引脚，对应数据总线中的每个字节是否有效。这些引脚与数据/地址复用引脚中被配置为数据功能的 byte 对应
- 支持 8 个控制引脚，可灵活配置相互之间的时序关系，可配置引脚输入输出方向
- 支持 1 个时钟输出引脚，由系统时钟分频得到，最大支持 16 分频，支持时钟始终输出或跟随命令字序列输出

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 32 位 AHB 数据传输端口，支持 burst 传输
- 32 位 APB 配置寄存器端口

29.5 功能描述

本模块用于跟并口外设传输数据，配置完成后，CPU 或系统 dma 可以通过 AHB 总线，以访问存储器的方式直接访问外设。对于每个 AHB 数据传输，在芯片接口上，可以切成若干片段，每个片段由一个命令字描述。有些设备，首次访问和后续访问会不同，比如支持 burst 传输的设备，所以每个设备可以配置不同的首次访问或后续访问命令字序列。

29.5.1 PPI_AD[31:0] 地址数据分配

外部接口是一个可配置的地址数据复用总线，以下提供了几种可选配置:

- 32 位地址和 32 位数据分时复用
- 32 位地址和 16 位数据分时复用
- 32 位地址和 8 位数据分时复用
- 16 位地址 +16 位数据非复用
- 24 位地址 +8 位数据非复用

注意：分时复用模式，有时需要芯片外部加地址锁存器，可选择 PPI_CTRL 用作地址锁存使能。

29.5.2 读写周期设置

PPI 使用命令字序列驱动，序列长度最大为 64。每次系统总线发起读/写访问，PPI 按照命令字序列顺序依次驱动相应引脚产生目标时序。读和写用不同的命令序列描述，读命令字起始和结束序号需配置在 CS[CFG3] 寄存器中，写命令字起始和结束序号需配置在 CS[CFG4] 寄存器中。每个命令字的可配置项目如下：

- 持续时间（系统时钟周期数，最少一个系统时钟周期，最大 256 个系统时钟周期）
- PPI_CLK 引脚在该命令时间是否输出（在 clk_gate 模式有效，为系统时钟分频后时钟）
- PPI_CS 引脚在该命令时间输出电平极性
- PPI_AD 引脚功能（数据/地址，1 个字节为一组）
- PPI_AD 引脚方向（输入/输出，1 个字节为一组）
- PPI_AD 引脚与系统数据/地址映射关系
- PPI_CTRL 控制线的相关功能

29.5.2.1 读周期

以 CS0 引脚所挂外设为例，需要根据需求设置 CS0[CFG0~CFG4] 寄存器组，以选择外设对应的系统地址范围，选择控制外设所需要数量的控制线，空闲时控制线极性，读/写开始及结束命令字，是否需要时钟输出等。本例选择三根控制线，用于地址锁存功能（PPI_CTRL[0]，空闲时低电平），从设备读使能功能（PPI_CTRL[1]，空闲时高电平），从设备写使能功能（PPI_CTRL[2]，空闲时高电平）。以配置四个命令字组成连续的读命令序列为例，组成如下图所示的读时序：


第一个命令字周期（T1），设置持续时间为 2 个系统时钟周期，作为地址建立锁存时间（AS）。在 T1 时间内，配置 PPI_AD[31:0] 中作为地址字节的引脚功能为地址且方向为输出。同时可以配置 PPI_CS[0] 输出有效极性（低电平有效，即 PPI_CS[0] 在 T1 周期开始时刻得到下降沿），设置 PPI_CTRL[0] 输出有效极性（高电平有效，即 PPI_CTRL[0] 在 T1 周期开始时刻得到上升沿）。PPI_CTRL 其它控制信号保持无效电平输出。

©Shanghai HPMICRO Semiconductor Co., Ltd.

第二个命令字周期（T2），设置持续时间为 4 个系统时钟周期，作为地址保持时间（AH）。在 T2 时间内，保持 PPI_AD[31:0] 中作为地址字节的引脚功能为地址且方向为输出。保持 PPI_CS[0] 输出有效极性，同时配置地锁存控制引脚 PPI_CTRL[0] 输出无效极性（即 PPI_CTRL[0] 在 T2 周期开始时刻得到下降沿）。PPI_CTRL 其它控制信号保持无效电平输出。

第三个命令字周期（T3），设置持续时间为 4 个系统时钟周期，作为读数据时间（REL）。在 T3 时间内，配置 PPI_AD[31:0] 中作为数据字节的引脚功能为数据且方向为输入（即在 T3 周期开始时刻 PPI_AD[31:0] 中地址数据复用字节由输出地址转为接收数据）。保持 PPI_CS[0] 输出有效极性，保持地址锁存控制引脚 PPI_CTRL[0] 输出无效极性。同时设置从设备读使能控制引脚 PPI_CTRL[1] 输出有效极性（低电平有效，即 PPI_CTRL[1] 在 T3 周期开始时刻得到下降沿）。保持其它控制信号输出无效电平。

第四个命令字周期（T4），设置持续时间为 2 个系统时钟周期，作为读时序结束时间（REH）。在 T4 时间内，保持 PPI_AD[31:0] 中作为数据字节的引脚功能为数据且方向为输入。保持 PPI_CS[0] 输出有效极性，保持地址锁存控制引脚 PPI_CTRL[0] 输出无效极性。同时设置从设备读使能控制引脚 PPI_CTRL[1] 输出无效极性（即 PPI_CTRL[1] 在 T4 周期开始时刻得到上升沿）。保持其它控制信号输出无效电平。PPI 会在 T4 周期的最后一个系统时钟上升沿收集 PPI_AD[31:0] 中的数据




29.5.2.2 写周期

写周期和读周期的控制时序几乎相同，最主要的区别是：

- 配置从设备读使能控制引脚 PPI_CTRL[1] 输出无效电平，配置从设备写使能控制引脚 PPI_CTRL[2] 输出有效电平
- PPI_AD[31:0] 中作为数据字节的引脚方向为输出
- PPI_DM[3:0] 引脚会跟随有效数据 byte 输出有效极性，此引脚变化由 PPI 内部逻辑根据有效数据 byte 决定，不需要跟随命令字配置。


一种四个命令字序列得到的 PPI 输出引脚写时序关系如下图所示：



29.5.2.3 芯片总线读写位宽大于外设数据位宽


©Shanghai HPMICRO Semiconductor Co., Ltd.

例如芯片内部总线读写数据位宽为 32bit，但连接的外设数据位宽只有 8bit，此时一次内部总线读或写会完整执行四次所配置命令序列。当前执行命令序列结束和下一次命令序列开始之间的时间间隔可配置（CS[CFG2].INTER_CMD_DLY）默认为一个系统时钟周期。每次地址和数据变化由 PPI 自主完成，不需要额外配置。读写时序拆分示意图如下图所示。



29.5.2.4 芯片总线读写位宽小于外设数据位宽

例如芯片内部总线读写数据位宽为 8bit，但连接的外设数据位宽有 16bit。此时一次内部总线读写只会执行一次所配置命令序列，写数据时指示对应数据总线中的每个字节是否有效引脚 PPI_DM[3:0] 会随之变化，如图所示。



©Shanghai HPMICRO Semiconductor Co., Ltd.


29.5.3 时钟输出

当从设备需要外界提供时钟时，可以使能 PPI_CLK，并根据需求选择使 PPI_CLK 始终或跟随命令字输出。PPI_CLK 引脚时钟由系统时钟分频得到，最大 16 分频，高低电平占空比可配置，相关配置在 CLKPIN_CFG 寄存器。

此外需要配置 PPI_CLK 与命令序列之间同步关系，当同步使能时（CS[CFG2].CS_SYNC_EN），命令序列的第一个命令字会在系统时钟分频计数器计到同步配置值（CS[CFG2].SYNC_CLK_SEL）时开始执行，从而控制所有 PPI_CS 引脚，PPI_CTRL 引脚和 PPI_AD 引脚与 PPI_CLK 之间的时序关系。

例如将系统时钟四分频（CLKPIN_CFG[CYCLE]=3）之后输出，内部分频计数器计数即从 0 开始计数到 3 再从 0 开始计数，此时可配置 CLKPIN_CFG[HIGH]=3（即分频计数器计数值为 3 后开始输出高电平），配置 CLKPIN_CFG[LOW]=1（即分频计数器计数值为 1 后开始输出低电平）。

若设置 CS[CFG2].SYNC_CLK_SEL=0，若第一个命令字就是输出 PPI_CS 有效值，PPI_CS 引脚有效会在分频计数器计数到 0 时发生，若设置 CS[CFG2].SYNC_CLK_SEL 为 2，PPI_CS 引脚有效会在分频计数器计数到 2 时发生，如下图所示。



29.5.4 地址映射转化关系

PPI 对应芯片内部地址为 0xF800_0000 到 0xFFFF_FFFF，可以配置外设地址在芯片内存映射表上的地址范围。当总线上的数据读写访问地址匹配到 CS[CFG0] 寄存器的配置时，会触发相应的 CS 配置寄存器组产生目标读写时序，访问对应 CS 所连接的从设备。

- CS0[CFG0] 寄存器，配置外设片选信号 PPI_CS[0] 对应的外部器件
- CS1[CFG0] 寄存器，配置外设片选信号 PPI_CS[1] 对应的外部器件
- CS2[CFG0] 寄存器，配置外设片选信号 PPI_CS[2] 对应的外部器件
- CS3[CFG0] 寄存器，配置外设片选信号 PPI_CS[3] 对应的外部器件

地址转换与外设数据位宽（data_size）相关，而且对于用不到的高位地址 PPI 提供了高 16 位地址的掩码。配置 CS[CFG1] 寄存器，具体转换如下：

- data_size =32bit，{Haddr[31:16]&mask[15:0]，Haddr[15:0]} 右移 2bit；
- data_size =16bit，{Haddr[31:16]&mask[15:0]，Haddr[15:0]} 右移 1bit；
- data_size =8bit，{Haddr[31:16]&mask[15:0]，Haddr[15:0]} 右移 0bit；

29.5.5 中断

PPI 中断源：当一个 AHB 传输（包括 burst）的时间超过配置的系统时钟数 (tm_cfg)，会被认为超时，中断状态反映在状态寄存器 IRQ_STS 的相应标志位里。

29.6 可编程并口寄存器

29.6.1 寄存器说明

可编程并口的寄存器列表如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

PPI base address: 0xF00CC000

地址偏移	名称	描述	复位值
0x0000	GLB_CFG	全局配置寄存器	0x00000000
0x0004	PAD_CFG	引脚配置寄存器	0x0F000000
0x0014	CLKPIN_CFG	时钟引脚配置	0x00000000
0x0018	TM_CFG	软件复位寄存器	0x00000000
0x0020	IRQ_STS	中断状态寄存器	0x00000000
0x0024	IRQ_EN	中断使能寄存器	0x00000000
0x0040	CS[0][CFG0]	CS 配置寄存器 0	0x00000000
0x0044	CS[0][CFG1]	CS 配置寄存器 1	0xFFFF0000
0x0048	CS[0][CFG2]	CS 配置寄存器 2	0x00000000
0x004C	CS[0][CFG3]	CS 配置寄存器 3	0x00000000
0x0050	CS[0][CFG4]	CS 配置寄存器 4	0x3F3F3F3F
0x0060	CS[1][CFG0]	CS 配置寄存器 0	0x00000000
0x0064	CS[1][CFG1]	CS 配置寄存器 1	0xFFFF0000
0x0068	CS[1][CFG2]	CS 配置寄存器 2	0x00000000
0x006C	CS[1][CFG3]	CS 配置寄存器 3	0x00000000
0x0070	CS[1][CFG4]	CS 配置寄存器 4	0x3F3F3F3F
0x0080	CS[2][CFG0]	CS 配置寄存器 0	0x00000000
0x0084	CS[2][CFG1]	CS 配置寄存器 1	0xFFFF0000
0x0088	CS[2][CFG2]	CS 配置寄存器 2	0x00000000
0x008C	CS[2][CFG3]	CS 配置寄存器 3	0x00000000
0x0090	CS[2][CFG4]	CS 配置寄存器 4	0x3F3F3F3F
0x00A0	CS[3][CFG0]	CS 配置寄存器 0	0x00000000
0x00A4	CS[3][CFG1]	CS 配置寄存器 1	0xFFFF0000
0x00A8	CS[3][CFG2]	CS 配置寄存器 2	0x00000000
0x00AC	CS[3][CFG3]	CS 配置寄存器 3	0x00000000
0x00B0	CS[3][CFG4]	CS 配置寄存器 4	0x3F3F3F3F
0x0400	CMD[0][CMD_CFG]	命令配置寄存器	0x00000000
0x0404	CMD[0][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0408	CMD[0][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0410	CMD[1][CMD_CFG]	命令配置寄存器	0x00000000
0x0414	CMD[1][AD_CFG]	地址数据线配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0418	CMD[1][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0420	CMD[2][CMD_CFG]	命令配置寄存器	0x00000000
0x0424	CMD[2][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0428	CMD[2][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0430	CMD[3][CMD_CFG]	命令配置寄存器	0x00000000
0x0434	CMD[3][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0438	CMD[3][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0440	CMD[4][CMD_CFG]	命令配置寄存器	0x00000000
0x0444	CMD[4][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0448	CMD[4][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0450	CMD[5][CMD_CFG]	命令配置寄存器	0x00000000
0x0454	CMD[5][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0458	CMD[5][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0460	CMD[6][CMD_CFG]	命令配置寄存器	0x00000000
0x0464	CMD[6][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0468	CMD[6][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0470	CMD[7][CMD_CFG]	命令配置寄存器	0x00000000
0x0474	CMD[7][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0478	CMD[7][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0480	CMD[8][CMD_CFG]	命令配置寄存器	0x00000000
0x0484	CMD[8][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0488	CMD[8][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0490	CMD[9][CMD_CFG]	命令配置寄存器	0x00000000
0x0494	CMD[9][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0498	CMD[9][CTRL_CFG]	控制线配置寄存器	0x00000000
0x04A0	CMD[10][CMD_CFG]	命令配置寄存器	0x00000000
0x04A4	CMD[10][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04A8	CMD[10][CTRL_CFG]	控制线配置寄存器	0x00000000
0x04B0	CMD[11][CMD_CFG]	命令配置寄存器	0x00000000
0x04B4	CMD[11][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04B8	CMD[11][CTRL_CFG]	控制线配置寄存器	0x00000000
0x04C0	CMD[12][CMD_CFG]	命令配置寄存器	0x00000000
0x04C4	CMD[12][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04C8	CMD[12][CTRL_CFG]	控制线配置寄存器	0x00000000
0x04D0	CMD[13][CMD_CFG]	命令配置寄存器	0x00000000
0x04D4	CMD[13][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04D8	CMD[13][CTRL_CFG]	控制线配置寄存器	0x00000000
0x04E0	CMD[14][CMD_CFG]	命令配置寄存器	0x00000000
0x04E4	CMD[14][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04E8	CMD[14][CTRL_CFG]	控制线配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x04F0	CMD[15][CMD_CFG]	命令配置寄存器	0x00000000
0x04F4	CMD[15][AD_CFG]	地址数据线配置寄存器	0x00000000
0x04F8	CMD[15][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0500	CMD[16][CMD_CFG]	命令配置寄存器	0x00000000
0x0504	CMD[16][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0508	CMD[16][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0510	CMD[17][CMD_CFG]	命令配置寄存器	0x00000000
0x0514	CMD[17][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0518	CMD[17][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0520	CMD[18][CMD_CFG]	命令配置寄存器	0x00000000
0x0524	CMD[18][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0528	CMD[18][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0530	CMD[19][CMD_CFG]	命令配置寄存器	0x00000000
0x0534	CMD[19][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0538	CMD[19][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0540	CMD[20][CMD_CFG]	命令配置寄存器	0x00000000
0x0544	CMD[20][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0548	CMD[20][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0550	CMD[21][CMD_CFG]	命令配置寄存器	0x00000000
0x0554	CMD[21][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0558	CMD[21][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0560	CMD[22][CMD_CFG]	命令配置寄存器	0x00000000
0x0564	CMD[22][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0568	CMD[22][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0570	CMD[23][CMD_CFG]	命令配置寄存器	0x00000000
0x0574	CMD[23][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0578	CMD[23][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0580	CMD[24][CMD_CFG]	命令配置寄存器	0x00000000
0x0584	CMD[24][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0588	CMD[24][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0590	CMD[25][CMD_CFG]	命令配置寄存器	0x00000000
0x0594	CMD[25][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0598	CMD[25][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05A0	CMD[26][CMD_CFG]	命令配置寄存器	0x00000000
0x05A4	CMD[26][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05A8	CMD[26][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05B0	CMD[27][CMD_CFG]	命令配置寄存器	0x00000000
0x05B4	CMD[27][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05B8	CMD[27][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05C0	CMD[28][CMD_CFG]	命令配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x05C4	CMD[28][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05C8	CMD[28][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05D0	CMD[29][CMD_CFG]	命令配置寄存器	0x00000000
0x05D4	CMD[29][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05D8	CMD[29][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05E0	CMD[30][CMD_CFG]	命令配置寄存器	0x00000000
0x05E4	CMD[30][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05E8	CMD[30][CTRL_CFG]	控制线配置寄存器	0x00000000
0x05F0	CMD[31][CMD_CFG]	命令配置寄存器	0x00000000
0x05F4	CMD[31][AD_CFG]	地址数据线配置寄存器	0x00000000
0x05F8	CMD[31][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0600	CMD[32][CMD_CFG]	命令配置寄存器	0x00000000
0x0604	CMD[32][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0608	CMD[32][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0610	CMD[33][CMD_CFG]	命令配置寄存器	0x00000000
0x0614	CMD[33][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0618	CMD[33][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0620	CMD[34][CMD_CFG]	命令配置寄存器	0x00000000
0x0624	CMD[34][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0628	CMD[34][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0630	CMD[35][CMD_CFG]	命令配置寄存器	0x00000000
0x0634	CMD[35][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0638	CMD[35][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0640	CMD[36][CMD_CFG]	命令配置寄存器	0x00000000
0x0644	CMD[36][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0648	CMD[36][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0650	CMD[37][CMD_CFG]	命令配置寄存器	0x00000000
0x0654	CMD[37][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0658	CMD[37][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0660	CMD[38][CMD_CFG]	命令配置寄存器	0x00000000
0x0664	CMD[38][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0668	CMD[38][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0670	CMD[39][CMD_CFG]	命令配置寄存器	0x00000000
0x0674	CMD[39][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0678	CMD[39][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0680	CMD[40][CMD_CFG]	命令配置寄存器	0x00000000
0x0684	CMD[40][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0688	CMD[40][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0690	CMD[41][CMD_CFG]	命令配置寄存器	0x00000000
0x0694	CMD[41][AD_CFG]	地址数据线配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0698	CMD[41][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06A0	CMD[42][CMD_CFG]	命令配置寄存器	0x00000000
0x06A4	CMD[42][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06A8	CMD[42][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06B0	CMD[43][CMD_CFG]	命令配置寄存器	0x00000000
0x06B4	CMD[43][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06B8	CMD[43][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06C0	CMD[44][CMD_CFG]	命令配置寄存器	0x00000000
0x06C4	CMD[44][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06C8	CMD[44][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06D0	CMD[45][CMD_CFG]	命令配置寄存器	0x00000000
0x06D4	CMD[45][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06D8	CMD[45][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06E0	CMD[46][CMD_CFG]	命令配置寄存器	0x00000000
0x06E4	CMD[46][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06E8	CMD[46][CTRL_CFG]	控制线配置寄存器	0x00000000
0x06F0	CMD[47][CMD_CFG]	命令配置寄存器	0x00000000
0x06F4	CMD[47][AD_CFG]	地址数据线配置寄存器	0x00000000
0x06F8	CMD[47][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0700	CMD[48][CMD_CFG]	命令配置寄存器	0x00000000
0x0704	CMD[48][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0708	CMD[48][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0710	CMD[49][CMD_CFG]	命令配置寄存器	0x00000000
0x0714	CMD[49][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0718	CMD[49][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0720	CMD[50][CMD_CFG]	命令配置寄存器	0x00000000
0x0724	CMD[50][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0728	CMD[50][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0730	CMD[51][CMD_CFG]	命令配置寄存器	0x00000000
0x0734	CMD[51][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0738	CMD[51][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0740	CMD[52][CMD_CFG]	命令配置寄存器	0x00000000
0x0744	CMD[52][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0748	CMD[52][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0750	CMD[53][CMD_CFG]	命令配置寄存器	0x00000000
0x0754	CMD[53][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0758	CMD[53][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0760	CMD[54][CMD_CFG]	命令配置寄存器	0x00000000
0x0764	CMD[54][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0768	CMD[54][CTRL_CFG]	控制线配置寄存器	0x00000000


©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0770	CMD[55][CMD_CFG]	命令配置寄存器	0x00000000
0x0774	CMD[55][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0778	CMD[55][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0780	CMD[56][CMD_CFG]	命令配置寄存器	0x00000000
0x0784	CMD[56][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0788	CMD[56][CTRL_CFG]	控制线配置寄存器	0x00000000
0x0790	CMD[57][CMD_CFG]	命令配置寄存器	0x00000000
0x0794	CMD[57][AD_CFG]	地址数据线配置寄存器	0x00000000
0x0798	CMD[57][CTRL_CFG]	控制线配置寄存器	0x00000000
0x07A0	CMD[58][CMD_CFG]	命令配置寄存器	0x00000000
0x07A4	CMD[58][AD_CFG]	地址数据线配置寄存器	0x00000000
0x07A8	CMD[58][CTRL_CFG]	控制线配置寄存器	0x00000000
0x07B0	CMD[59][CMD_CFG]	命令配置寄存器	0x00000000
0x07B4	CMD[59][AD_CFG]	地址数据线配置寄存器	0x00000000
0x07B8	CMD[59][CTRL_CFG]	控制线配置寄存器	0x00000000
0x07D0	CMD[61][CMD_CFG]	命令配置寄存器	0x00000000
0x07D4	CMD[61][AD_CFG]	地址数据线配置寄存器	0x00000000
0x07D8	CMD[61][CTRL_CFG]	控制线配置寄存器	0x00000000
0x07E0	CMD[62][CMD_CFG]	命令配置寄存器	0x00000000
0x07E4	CMD[62][AD_CFG]	地址数据线配置寄存器	0x00000000
0x07E8	CMD[62][CTRL_CFG]	控制线配置寄存器	0x00000000
0x07F0	CMD[63][CMD_CFG]	命令配置寄存器	0x00000000
0x07F4	CMD[63][AD_CFG]	地址数据线配置寄存器	0x00000000
0x07F8	CMD[63][CTRL_CFG]	控制线配置寄存器	0x00000000

表 160: PPI 寄存器列表

定时器的寄存器详细说明如下：

29.6.2 GLB_CFG (0x0)



GLB_CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	PAD_OUT_REG_ENJ	0：寄存器输出，会有一个总线时钟的延迟 1：直接输出，可能有时序问题
0	SOFT_RESET	软件复位。 0：正常工作模式 1：复位

GLB_CFG 位域

29.6.3 PAD_CFG (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				CS_IDLE_ST				RSVD								CTRL_PAD_OE								CTRL_PAD_POL							
N/A				RW				N/A								RW								RW							
x	x	x	x	1	1	1	1	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PAD_CFG [31:0]

位域	名称	描述
27-24	CS_IDLE_ST	CS 引脚空闲状态，每位对于一个 CS 0：CS 复位状态为 0，实际使用中高有效 1：CS 复位状态为 1，实际使用中低有效（默认值）
15-8	CTRL_PAD_OE	控制引脚的方向，0 为输入，1 为输出 注意：对于不用的控制引脚，需要将 ctrl_pad_oe 和 ctrl_pad_pol 都设为 0（默认值）
7-0	CTRL_PAD_POL	控制引脚极性。 对于输出控制引脚，0 表示输出指定的值，1 表示对指定的值取反输出； 对于输入控制引脚，0 表示输入信号低有效，1 表示输入信号高有效。 当为输入引脚时且 ctrl_cfg.io_cfg 为 1 时，表示当前指令会等到输入信号等于 ctrl_pad_pol 值时才会结束。

PAD_CFG 位域

29.6.4 CLKPIN_CFG (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				CYCLE				RSVD				HIGH				RSVD				LOW				RSVD		INVERT	RSVD			AON	EN

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A				RW				N/A				RW				N/A				RW				N/A		RW	N/A			RW	RW
x	x	x	x	0	0	0	0	x	x	x	x	0	0	0	0	x	x	x	x	0	0	0	0	x	x	0	x	x	x	0	0

CLKPIN_CFG [31:0]

位域	名称	描述
27-24	CYCLE	输出时钟周期数配置，单位为系统时钟周期 系统时钟计数器从 0 记到配置的 cycle 值，当记到 high 时，输出时钟变高，记到 low 时输出时钟变低。 cycle 设置成 0 则输出系统时钟。 4 个 CS 共用一个时钟配置，不同的 CS 生效时间和时钟的关系可以单独配置（CS.CFG2.sync_clk_sel）
19-16	HIGH	系统时钟计数器从 0 记到配置的 cycle 值，当记到 high 时，输出时钟变高
11-8	LOW	系统时钟计数器从 0 记到配置的 cycle 值，当记到 low 时，输出时钟变低。
5	INVERT	设 1 对输出时钟取反
1	AON	0：由命令字的 clk_gate 配置当前命令是否输出时钟 1：一直输出时钟；
0	EN	设 1 使能时钟计数器。

CLKPIN_CFG 位域

29.6.5 TM_CFG (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															TM_EN	RSVD				TM_CFG											
N/A															RW	N/A				RW											
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0

TM_CFG [31:0]

位域	名称	描述
16	TM_EN	超时使能。 当一个 AHB 传输（包括 burst）的时间超过配置的系统时钟数 (tm_cfg)，会被认为超时。 超时发生后会结束当前命令，返回 ahb error（hresp=1），产生中断（如果中断使能）。
11-0	TM_CFG	超时时钟数

TM_CFG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

29.6.6 IRQ_STS (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_TMOUT_STS
N/A																															RW1C
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

IRQ_STS [31:0]

位域	名称	描述
0	IRQ_TMOUT_STS	超时中断状态位，写 1 清零

IRQ_STS 位域

29.6.7 IRQ_EN (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															IRQ_TMOUT_EN
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

IRQ_EN [31:0]

位域	名称	描述
0	IRQ_TMOUT_EN	超时中断使能

IRQ_EN 位域

29.6.8 CS[CFG0] (0x40 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				ADDR_END												RSVD				ADDR_START											
N/A				RW												N/A				RW											
x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0

CS[CFG0] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27-16	ADDR_END	CS0 对应的结尾地址高 12 位
11-0	ADDR_START	CS0 对应的起始地址高 12 位。 当 addr_start==addr_end 表示最小的地址空间 1M 字节

CS[CFG0] 位域

29.6.9 CS[CFG1] (0x44 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR_MASK																RSVD												ADDR_SHIFT			
RW																N/A												RW			
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

CS[CFG1] [31:0]

位域	名称	描述
31-16	ADDR_MASK	高 16 位地址使能。 总线访问的 32 位地址，高 16 位与上 addr_mask，右移 addr_shift 后，作为实际输出的地址
3-0	ADDR_SHIFT	地址移位。 常规使用根据数据线宽度来配置。 8 位数据线配置为 0；16 位数据线配置为 1；32 位数据线配置为 2；

CS[CFG1] 位域

29.6.10 CS[CFG2] (0x48 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			CS_SYNC_EN	RSVD				SYNC_CLK_SEL				RSVD							READY_IN_SEL	RSVD				INTER_CMD_DLY				DM_POLARITY	PORT_SIZE		ENABLE
N/A			RW	N/A				RW				N/A							RW	N/A				RW				RW	RW		RW
x	x	x	0	x	x	x	x	0	0	0	0	x	x	x	x	x	x	x	0	x	x	x	x	0	0	0	0	0	0	0	0

CS[CFG2] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
28	CS_SYNC_EN	同步 CS 使能。 用于控制 CS 有效沿跟输出时钟之间的相位关系。
23-20	SYNC_CLK_SEL	CS 起始有效时间（范围 0~clkpin_cfg.cycle)。 当同步 CS 使能位置 1 时，CS 引脚会在系统时钟计数器计到该配置值时有效。 需要正确配置 clkpin_cfg 寄存器的 cycle，high，low，en 位域
12	READY_IN_SEL	输入的 ready 信号同步选择 0：两级同步后使用 1：一级同步后使用（速度快，但可能有时序问题）
7-4	INTER_CMD_DLY	命令间隔（单位是系统时钟周期）。 设置成非 0 值时，会在 burst 传输间，或在小位宽的外设数据线上传输大位宽数据的间隔，将 CS 设置为无效。
3	DM_POLARITY	每个 CS 可独立控制的 DM 极性 0：DM 复位状态为 0，实际使用中高有效（默认值） 1：DM 复位状态为 1，实际使用中低有效
2-1	PORT_SIZE	设备位宽 0：8 位； 1：16 位； 2：32 位； 3：无效；
0	ENABLE	CS 使能

CS[CFG2] 位域

29.6.11 CS[CFG3] (0x4C + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		RCMD_END1						RSVD		RCMD_START1						RSVD		RCMD_END0						RSVD		RCMD_START0					
N/A		RW						N/A		RW						N/A		RW						N/A		RW					
x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0

CS[CFG3] [31:0]

位域	名称	描述
29-24	RCMD_END1	后续读命令结束指针
21-16	RCMD_START1	后续读命令起始指针
13-8	RCMD_END0	首条读命令结束指针
5-0	RCMD_START0	首条读命令起始指针

CS[CFG3] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

29.6.12 CS[CFG4] (0x50 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		WCMD_END1						RSVD		WCMD_START1						RSVD		WCMD_END0						RSVD		WCMD_START0					
N/A		RW						N/A		RW						N/A		RW						N/A		RW					
x	x	1	1	1	1	1	1	x	x	1	1	1	1	1	1	x	x	1	1	1	1	1	1	x	x	1	1	1	1	1	1

CS[CFG4] [31:0]

位域	名称	描述
29-24	WCMD_END1	后续写命令结束指针
21-16	WCMD_START1	后续写命令起始指针
13-8	WCMD_END0	首条读命令结束指针
5-0	WCMD_START0	首条写命令起始指针

CS[CFG4] 位域

29.6.13 CMD[CMD_CFG] (0x400 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD														CS_VAL	CLK_GATE	RSVD								CYCLE_NUM							
N/A														RW	RW	N/A								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

CMD[CMD_CFG] [31:0]

位域	名称	描述
17	CS_VAL	当前命令 CS 值
16	CLK_GATE	设 1 表示当前命令输出时钟；设 0 表示无时钟输出；
7-0	CYCLE_NUM	当前命令时钟数，单位为系统时钟周期

CMD[CMD_CFG] 位域

29.6.14 CMD[AD_CFG] (0x404 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DIR3	AD_SEL3	BYTE_SEL3		DIR2	AD_SEL2	BYTE_SEL2		DIR1	AD_SEL1	BYTE_SEL1		DIR0	AD_SEL0	BYTE_SEL0	

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																RW	RW	RW		RW	RW	RW		RW	RW	RW		RW	RW	RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CMD[AD_CFG] [31:0]

位域	名称	描述
15	DIR3	字节 3 方向
14	AD_SEL3	字节 3 地址数据选择
13-12	BYTE_SEL3	字节 3 来源选择
11	DIR2	字节 2 方向
10	AD_SEL2	字节 2 地址数据选择
9-8	BYTE_SEL2	字节 2 来源选择
7	DIR1	字节 1 方向
6	AD_SEL1	字节 1 地址数据选择
5-4	BYTE_SEL1	字节 1 来源选择
3	DIR0	当前命令地址数据线字节 0 的方向，0 为输出，1 为输入
2	AD_SEL0	0：字节 0 在当前命令表示数据； 1：字节 0 在当前命令表示地址。
1-0	BYTE_SEL0	从总线过来的 32 位地址或数据中选择输出字节的来源： 0：来自于 7:0 1：来自于 15:8 2：来自于 23:16 3：来自于 31:24

CMD[AD_CFG] 位域

29.6.15 CMD[CTRL_CFG] (0x408 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			IO_CFG7	RSVD			IO_CFG6	RSVD			IO_CFG5	RSVD			IO_CFG4	RSVD			IO_CFG3	RSVD			IO_CFG2	RSVD			IO_CFG1	RSVD			IO_CFG0
N/A			RW	N/A			RW	N/A			RW	N/A			RW	N/A			RW	N/A			RW	N/A			RW	N/A			RW
x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0

CMD[CTRL_CFG] [31:0]

位域	名称	描述
28	IO_CFG7	控制信号 7 值
24	IO_CFG6	控制信号 6 值
20	IO_CFG5	控制信号 5 值
16	IO_CFG4	控制信号 4 值
12	IO_CFG3	控制信号 3 值

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	IO_CFG2	控制信号 2 值
4	IO_CFG1	控制信号 1 值
0	IO_CFG0	控制信号 0 值。 输出时，0 表示输出低电平，1 表示输出高电平（之后可能被 ctrl_pad_pol 取反） 输入时，0 表示无需等待，1 表示等待输入信号有效（有效值由 ctrl_pad_pol 定义）

CMD[CTRL_CFG] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

30 算法加速概述

本章节介绍了 TFA 和 CRC 模块。

30.1 超越函数加速器 TFA

本产品提供函数计算加速器，所支持的函数及其输入范围如表 161：

函数名	函数公式	自变量范围
INV	$y = \frac{1}{x}$	$(-\infty, \infty)$, -Nan[1], +Nan
SQRT	$y = \sqrt{x}$	$(-\infty, \infty)$, -Nan, +Nan
SIN	$y = \sin(2\pi x)$	$(-\infty, \infty)$, -Nan, +Nan
COS	$y = \cos(2\pi x)$	$(-\infty, \infty)$, -Nan, +Nan
IEXP2	$y = 2^x$	$(-\infty, \infty)$, -Nan, +Nan
LOG2	$y = \log_2 x$	$(-\infty, \infty)$, -Nan, +Nan
ATANPU	$y = \frac{\arctan(x)}{2\pi}$	[-1,1], -Nan, +Nan, $-\infty$, $+\infty$
INVSQRT	$y = \frac{1}{\sqrt{x}}$	$(-\infty, \infty)$, -Nan, +Nan

[1] Nan: 非数（Not a Number）

表 161: TFA 支持算子

用户可直接调用配套软件提供的 API 使用。

30.2 循环冗余检测 CRC

本产品包括 1 个循环冗余检测 CRC 模块，支持多通道、任意多项式的循环冗余校验。

©Shanghai HPMICRO Semiconductor Co., Ltd.

31 循环冗余检测 CRC

本章节介绍循环冗余检测 CRC 的功能和特性。

31.1 特性总结

循环冗余检测 CRC 的主要特性如下：

- 支持 8 个通道独立计算
- 支持可编程 CRC 算法（可支持所有最高次幂小于等于 32 的 CRC 算法）
- 支持按字节、双字节、全字传输
- 支持常见的 15 种 CRC 算法快速配置

31.2 功能描述

循环冗余检测 CRC 模块做为系统 APB 总线上的从设备，用户可以通过总线配置，输入码流和读取 CRC 校验码。CRC 模块可以根据用户自定义的 CRC 算法，向 CHN[n][DATA] 寄存器输入待检验的码流，即可从 CHN[n][result] 得到其对应的 CRC 校验码，CRC 模块提供了 8 个独立计算的通道，每个通道均可以独立配置其 CRC 算法并独立完成计算。输入的码流支持按字节、双字节和全字传输，同时还支持码流配置成按字节或按位翻转次序。每个通道都支持常见的 15 种 CRC 算法的快速预配置。

CRC 使用前需进行 CRC 算法的配置，可以通过详细配置各个算法寄存器或配置预配置寄存器来快速完成。支持码流断续传输，码流断续传输和连续传输的计算结果一致。CHN[n][result] 内的计算结果始终为当前已累计传输码流的校验码。

31.3 CRC 算法配置

- CHN[n][POLY]: CRC 算法多项式的表达式，例如：CRC-32 对应的多项式表达为 0x04C11DB7。若 CRC 多项式低于 32 位时，此配置寄存器高位写 0 即可。
- CHN[n][INIT_DATA]: CRC 初始值。
- CHN[n][XOROUT]: CRC 输出值的异或值，即 CRC 计算结果与此参数异或后得到最终的校验码。
- CHN[n][MISC_SETTING]: CRC 的杂项配置，包含：POLY_WIDTH(CRC 校验码的长度)、REV_IN(是否将码流按位翻转)、REV_OUT(是否将输出结果按位翻转)、BYTE_REV(是否将输入码流按字节翻转)。
- CHN[n][PRE_SET]: CRC 快速预配置寄存器。预配置寄存器对应的 CRC 算法优先度高于上述详细算法参数寄存器的配置，即当用户配置了预配置寄存器后，之前若有已配置的算法参数将会被预配置的对应参数覆盖。

31.4 CRC 寄存器

CRC 的寄存器列表如下：

CRC base address: 0xF0080000

地址偏移	名称	描述	复位值
0x0000	CHN[0][PRE_SET]	0 crc 预配置寄存器	0x00000000
0x0004	CHN[0][CLR]	chn0 复位 CRC 通道配置和结果	0x00000000
0x0008	CHN[0][POLY]	chn0 多项式表达式	0x00000000
0x000C	CHN[0][INIT_DATA]	chn0 CRC 初始值	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0010	CHN[0][XOROUT]	chn0 CRC 输出异或值	0x00000000
0x0014	CHN[0][MISC_SETTING]	chn0 CRC 的杂项配置	0x00000000
0x0018	CHN[0][DATA]	chn0 CRC 输入字节流	0x00000000
0x001C	CHN[0][RESULT]	chn0 CRC 结果	0x00000000
0x0040	CHN[1][PRE_SET]	1 crc 预配置寄存器	0x00000000
0x0044	CHN[1][CLR]	chn1 复位 CRC 通道配置和结果	0x00000000
0x0048	CHN[1][POLY]	chn1 多项式表达式	0x00000000
0x004C	CHN[1][INIT_DATA]	chn1 CRC 初始值	0x00000000
0x0050	CHN[1][XOROUT]	chn1 CRC 输出异或值	0x00000000
0x0054	CHN[1][MISC_SETTING]	chn1 CRC 的杂项配置	0x00000000
0x0058	CHN[1][DATA]	chn1 CRC 输入字节流	0x00000000
0x005C	CHN[1][RESULT]	chn1 CRC 结果	0x00000000
0x0080	CHN[2][PRE_SET]	2 crc 预配置寄存器	0x00000000
0x0084	CHN[2][CLR]	chn2 复位 CRC 通道配置和结果	0x00000000
0x0088	CHN[2][POLY]	chn2 多项式表达式	0x00000000
0x008C	CHN[2][INIT_DATA]	chn2 CRC 初始值	0x00000000
0x0090	CHN[2][XOROUT]	chn2 CRC 输出异或值	0x00000000
0x0094	CHN[2][MISC_SETTING]	chn2 CRC 的杂项配置	0x00000000
0x0098	CHN[2][DATA]	chn2 CRC 输入字节流	0x00000000
0x009C	CHN[2][RESULT]	chn2 CRC 结果	0x00000000
0x00C0	CHN[3][PRE_SET]	3 crc 预配置寄存器	0x00000000
0x00C4	CHN[3][CLR]	chn3 复位 CRC 通道配置和结果	0x00000000
0x00C8	CHN[3][POLY]	chn3 多项式表达式	0x00000000
0x00CC	CHN[3][INIT_DATA]	chn3 CRC 初始值	0x00000000
0x00D0	CHN[3][XOROUT]	chn3 CRC 输出异或值	0x00000000
0x00D4	CHN[3][MISC_SETTING]	chn3 CRC 的杂项配置	0x00000000
0x00D8	CHN[3][DATA]	chn3 CRC 输入字节流	0x00000000
0x00DC	CHN[3][RESULT]	chn3 CRC 结果	0x00000000
0x0100	CHN[4][PRE_SET]	4 crc 预配置寄存器	0x00000000
0x0104	CHN[4][CLR]	chn4 复位 CRC 通道配置和结果	0x00000000
0x0108	CHN[4][POLY]	chn4 多项式表达式	0x00000000
0x010C	CHN[4][INIT_DATA]	chn4 CRC 初始值	0x00000000
0x0110	CHN[4][XOROUT]	chn4 CRC 输出异或值	0x00000000
0x0114	CHN[4][MISC_SETTING]	chn4 CRC 的杂项配置	0x00000000
0x0118	CHN[4][DATA]	chn4 CRC 输入字节流	0x00000000
0x011C	CHN[4][RESULT]	chn4 CRC 结果	0x00000000
0x0140	CHN[5][PRE_SET]	5 crc 预配置寄存器	0x00000000
0x0144	CHN[5][CLR]	chn5 复位 CRC 通道配置和结果	0x00000000
0x0148	CHN[5][POLY]	chn5 多项式表达式	0x00000000
0x014C	CHN[5][INIT_DATA]	chn5 CRC 初始值	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0150	CHN[5][XOROUT]	chn5 CRC 输出异或值	0x00000000
0x0154	CHN[5][MISC_SETTING]	chn5 CRC 的杂项配置	0x00000000
0x0158	CHN[5][DATA]	chn5 CRC 输入字节流	0x00000000
0x015C	CHN[5][RESULT]	chn5 CRC 结果	0x00000000
0x0180	CHN[6][PRE_SET]	6 crc 预配置寄存器	0x00000000
0x0184	CHN[6][CLR]	chn6 复位 CRC 通道配置和结果	0x00000000
0x0188	CHN[6][POLY]	chn6 多项式表达式	0x00000000
0x018C	CHN[6][INIT_DATA]	chn6 CRC 初始值	0x00000000
0x0190	CHN[6][XOROUT]	chn6 CRC 输出异或值	0x00000000
0x0194	CHN[6][MISC_SETTING]	chn6 CRC 的杂项配置	0x00000000
0x0198	CHN[6][DATA]	chn6 CRC 输入字节流	0x00000000
0x019C	CHN[6][RESULT]	chn6 CRC 结果	0x00000000
0x01C0	CHN[7][PRE_SET]	7 crc 预配置寄存器	0x00000000
0x01C4	CHN[7][CLR]	chn7 复位 CRC 通道配置和结果	0x00000000
0x01C8	CHN[7][POLY]	chn7 多项式表达式	0x00000000
0x01CC	CHN[7][INIT_DATA]	chn7 CRC 初始值	0x00000000
0x01D0	CHN[7][XOROUT]	chn7 CRC 输出异或值	0x00000000
0x01D4	CHN[7][MISC_SETTING]	chn7 CRC 的杂项配置	0x00000000
0x01D8	CHN[7][DATA]	chn7 CRC 输入字节流	0x00000000
0x01DC	CHN[7][RESULT]	chn7 CRC 结果	0x00000000

表 162: CRC 寄存器列表

31.5 CRC 寄存器详细信息

CRC 的寄存器详细说明如下：

31.5.1 CHN[PRE_SET] (0x0 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								PRE_SET							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

CHN[PRE_SET] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-0	PRE_SET	0: 不使能预设值 1: CRC32 2: CRC32-AUTOSAR 3: CRC16-CCITT 4: CRC16-XMODEM 5: CRC16-MODBUS 1: CRC32 2: CRC32-autosar 3: CRC16-ccitt 4: CRC16-xmodem 5: CRC16-modbus 6: crc16_dnp 7: crc16_x25 8: crc16_usb 9: crc16_maxim 10: crc16_ibm 11: crc8_maxim 12: crc8_rohc 13: crc8_itu 14: crc8 15: crc5_usb

CHN[PRE_SET] 位域

31.5.2 CHN[CLR] (0x4 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															CLR
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0


CHN[CLR] [31:0]

位域	名称	描述
0	CLR	写 1 复位 crc 通道配置和结果， 读操作一直读到 0

CHN[CLR] 位域

31.5.3 CHN[POLY] (0x8 + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.




CHN[POLY] [31:0]

位域	名称	描述
31-0	POLY	CRC 配置多项式表达式，比如配置 CRC32 时，需写入 0x4C11DB7

CHN[POLY] 位域

31.5.4 CHN[INIT_DATA] (0xC + 0x40 * n)




CHN[INIT_DATA] [31:0]

位域	名称	描述
31-0	INIT_DATA	CRC 的初始值

CHN[INIT_DATA] 位域

31.5.5 CHN[XOROUT] (0x10 + 0x40 * n)



CHN[XOROUT] [31:0]

位域	名称	描述
31-0	XOROUT	CRC 的结果会和本寄存器进行异或

CHN[XOROUT] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

31.5.6 CHN[MISC_SETTING] (0x14 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							BYTE_REV	RSVD							REV_OUT	RSVD							REV_IN	RSVD		POLY_WIDTH					
N/A							RW	N/A							RW	N/A							RW	N/A		RW					
x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	0	x	x	0	0	0	0	0	0

CHN[MISC_SETTING] [31:0]

位域	名称	描述
24	BYTE_REV	0: 不反转输入字节次序 1: 输入字节流按字节次序反转
16	REV_OUT	0: 不反转输出结果次序 1: 输出结果按位反转
8	REV_IN	0: 不反转输入字节流的位次序 1: 输入字节流按位反转
5-0	POLY_WIDTH	crc 长度

CHN[MISC_SETTING] 位域

31.5.7 CHN[DATA] (0x18 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHN[DATA] [31:0]

位域	名称	描述
31-0	DATA	待计算 CRC 的数据

CHN[DATA] 位域

31.5.8 CHN[RESULT] (0x1C + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESULT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CHN[RESULT] [31:0]

位域	名称	描述
31-0	RESULT	CRC 结果

CHN[RESULT] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

32 DMA 和信箱概述

本章节介绍了 DMA 控制器，DMAMUX 和通讯信箱 MBX。

32.1 DMA 控制器

本产品包括 2 个 DMA 控制器，XDMA 和 HDMA。

- XDMA，作为主设备连接到 AXI 系统总线。它可以实现高效的内存之间，内存与外部存储器之间的数据搬移。也可以用于外设寄存器与存储器，或者外设寄存器之间的数据搬移。
- HDMA，作为主设备连接到 AHB 外设总线。它可以实现实时的外设寄存器与内存，内存之间的数据搬移。

XDMA 和 HDMA 的编程模型相同。XDMA 和 HDMA 分别有 32 个 DMA 请求输入信号，这些 DMA 的请求源来自 DMA 请求路由器（DMAMUX）。

32.2 DMA 请求路由器

DMA 请求路由器 (DMAMUX)。将来自各个外设模块的 DMA 请求分配到 64 输出信号，作为 XDMA 和 HDMA 的 DMA 传输请求源。

DMAMUX 的输出 0~31 连接到外设总线 DMA 控制器 HDMA，DMAMUX 的输出 32~63 连接到系统总线 DMA 控制器 XDMA。

DMAMUX 的输入具体分配如下：

DMA MUX 编号	DMA MUX SOURCE 名称	描述
0	SPI0_RX	SPI0 接收
1	SPI0_TX	SPI0 发送
2	SPI1_RX	SPI1 接收
3	SPI1_TX	SPI1 发送
4	SPI2_RX	SPI2 接收
5	SPI2_TX	SPI2 发送
6	SPI3_RX	SPI3 接收
7	SPI3_TX	SPI3 发送
8	UART0_RX	UART0 接收
9	UART0_TX	UART0 发送
10	UART1_RX	UART1 接收
11	UART1_TX	UART1 发送
12	UART2_RX	UART2 接收
13	UART2_TX	UART2 发送
14	UART3_RX	UART3 接收
15	UART3_TX	UART3 发送
16	UART4_RX	UART4 接收
17	UART4_TX	UART4 发送
18	UART5_RX	UART5 接收
19	UART5_TX	UART5 发送
20	UART6_RX	UART6 接收

©Shanghai HPMICRO Semiconductor Co., Ltd.

DMA MUX 编号	DMA MUX SOURCE 名称	描述
21	UART6_TX	UART6 发送
22	UART7_RX	UART7 接收
23	UART7_TX	UART7 发送
24	I2C0	I2C0
25	I2C1	I2C1
26	I2C2	I2C2
27	I2C3	I2C3
28	MCAN0	CAN0
29	MCAN1	CAN1
30	MCAN2	CAN2
31	MCAN3	CAN3
32	GPTMR0_0	GPTMR0 通道 0
33	GPTMR0_1	GPTMR0 通道 1
34	GPTMR0_2	GPTMR0 通道 2
35	GPTMR0_3	GPTMR0 通道 3
36	GPTMR1_0	GPTMR1 通道 0
37	GPTMR1_1	GPTMR1 通道 1
38	GPTMR1_2	GPTMR1 通道 2
39	GPTMR1_3	GPTMR1 通道 3
40	GPTMR2_0	GPTMR2 通道 0
41	GPTMR2_1	GPTMR2 通道 1
42	GPTMR2_2	GPTMR2 通道 2
43	GPTMR2_3	GPTMR2 通道 3
44	GPTMR3_0	GPTMR3 通道 0
45	GPTMR3_1	GPTMR3 通道 1
46	GPTMR3_2	GPTMR3 通道 2
47	GPTMR3_3	GPTMR3 通道 3
48	OWR0_RX	OWIRE0 接收
49	OWR0_TX	OWIRE0 发送
50	OWR1_RX	OWIRE1 接收
51	OWR1_TX	OWIRE1 发送
52	MOT_0	TRGM DMA 请求 0（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
53	MOT_1	TRGM DMA 请求 1（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
54	MOT_2	TRGM DMA 请求 2（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）

©Shanghai HPMICRO Semiconductor Co., Ltd.

DMA MUX 编号	DMA MUX SOURCE 名称	描述
55	MOT_3	TRGM DMA 请求 3（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
56	MOT_4	TRGM DMA 请求 4（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
57	MOT_5	TRGM DMA 请求 5（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
58	MOT_6	TRGM DMA 请求 6（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
59	MOT_7	TRGM DMA 请求 7（包含 PWM0，PWM1，QEI0，QEI1，TRGM0，TRGM1）
60	ACMP0_0	ACMP0 通道 0
61	ACMP0_1	ACMP0 通道 1
62	XPI0_RX	XPI0 接收
63	XPI0_TX	XPI0 发送
64	ESC_SYNC0	Ethercat sync0
65	ESC_SYNC1	Ethercat sync1

表 163: DMA MUX 列表

32.3 通讯信箱 MBX

本产品支持 1 个通讯信箱 MBX，用于进程间通信。处理器可以利用 MBX 互相发送数据，MBX 支持生成中断。

©Shanghai HPMICRO Semiconductor Co., Ltd.

33 DMA 控制器

本章节介绍 DMA 控制器的功能和特性。

33.1 概述

DMA 控制器的主要特性有：

- 支持 32 个可配置的通道
- 通道支持 2 级优先级配置
- 相同优先级通道使用 Round-Robin 仲裁
- 支持链式连接多个 DMA 任务
- 支持无限循环
- 支持固定 burst（小循环）
- 支持按字节交换

33.2 DMA 架构框图

本模块的结构图如图 27所示：

DMA 模块中的 dma_apb_csr 为控制寄存器模块，dma_ahb_ahbmst 模块实现了 ahb master 接口，DMA_ahb_engine




图 27: DMA 结构框图

模块实现了 DMA 操作引擎状态机，dma_ahb_arbiter 和 dma_ahb_chmux 模块实现多路 DMA 请求的仲裁与选择。

33.3 管脚说明

表 164: DMA 管脚说明

管脚	方向	功能描述
dma_req[31:0]	输入	输入的 DMA 请求信号
dma_ack[31:0]	输出	输出的 DMA 应答信号

33.4 功能说明

DMA 控制器支持 32 个通道，每个通道都可独立配置数据传输的参数。用户可以同时使用多个 DMA 通道，DMA 控制器会交替执行不同通道的数据传输任务，而不是等待一个通道传输完成后再响应下一个通道的传输请

©Shanghai HPMICRO Semiconductor Co., Ltd.

求。也就是说 DMA 控制器可能分多次完成单个通道的数据传输，在这个通道全部任务完成后，将状态寄存器内的相应标志位置位。

某个 DMA 通道的数据传输可能因为数据传输错误而中断，也可以由软件中止。此种情况下，DMA 控制器会停止传输数据，并将状态寄存器内的相应标志位置位。

33.4.1 DMA 硬件握手

DMA 控制器支持 32 对请求-响应的握手信号，请求信号来自功能模块并经由 DMAMUX 路由至 DMA 控制器，DMA 控制器根据配置使用某个通道执行该请求，完成长度为 SrcBurstSize*SrcWidth 的数据传输后发送响应信号给 DMAMUX，完成硬件握手。

33.4.2 DMA 链式传输

DMA 支持链式传输，可以在处理器不介入的情况下，连续完成多个不同配置的传输任务。

要想使用 DMA 的链式传输功能,用户需要预先在内存中构建一系列相互链接的 DMA 任务描述符列表。列表的第一个元素就是 DMA 通道的控制寄存器，其余的任务描述符存放在内存中。DMA 任务描述符中的 ChnLLPointer 控制字就是 DMA 通道 n 下一个任务描述符的指针。如果 ChnLLPointer 值非零，DMA 控制器会在完成当前任务描述符的相应任务后，从 ChnLLPointer 指向地址取下一个任务描述符。如果 ChnLLPointer 的值为 0，表示此任务描述符为列表中最后一个，链条中止。

表 165列举了任务描述符的格式，描述符的存储地址需要 8 字节对齐，并且描述符本身不要跨越 4K 的边界。

表 165: DMA 链式任务描述符

名称	地址偏移	描述
Ctrl	0x00	通道控制，格式同 CTRL 寄存器
TranSize	0x04	总传输长度，格式同 TRANSIZE 寄存器
SrcAddrL	0x08	源地址 L，格式同 SRCADDRL 寄存器
SrcAddrH	0x0C	源地址 H，格式同 SRCADDRH 寄存器
DstAddrL	0x10	目标地址 L，格式同 DSTADDRL 寄存器
DstAddrH	0x14	目标地址 H，格式同 DSTADDRH 寄存器
LLPointerL	0x18	链表指针 L，格式同 LLPOINTERL 寄存器
LLPointerH	0x1C	链表指针 H，格式同 LLPOINTERH 寄存器

33.4.3 无限循环

DMA 支持无限循环模式，硬件开始传输前会记录当前配置的源地址/目标地址/传输长度，当前完成当前传输长度后，会重置源地址/目标地址/传输长度，再继续传输。

注意：无限循环模式下不支持链式传输。

33.4.4 固定 burst

DMA 支持固定 burst 模式（小循环），可分别配置支持源地址固定 burst 或目标地址固定 burst。

硬件在传输完成当前 burst 后，会从配置的源地址/目标地址开始，继续传输一个 burst 数据。

受限于 DMA FIFO 大小，每次 burst 最大传输字节数为: xdma 128 字节，hdma 64 字节。

固定 burst 模式只支持地址递增。

©Shanghai HPMICRO Semiconductor Co., Ltd.

33.4.5 按字节交换

DMA 支持在多字节总线上传输数据时，按字节交换读数据。

此模式下源数据位宽必须等于目标数据位宽。

HDMA 支持 16 位访问时按 8 位交换，支持 32 位访问时按 8/16 位交换。

XDMA 支持 16 位访问时按 8 位交换，支持 32 位访问时按 8/16 位交换，支持 64 位访问时按 8/16/32 位交换。

DMA 支持默认的 8/16/32 位交换顺序，也可以支持用户自定义交换顺序，具体详见寄存器描述。

33.4.6 数据顺序

DMA 控制器支持 4 种地址模式：递增模式，递减模式，不变模式和固定 burst 模式。

- 递增模式是指，在 DMA 每次访问源或者目标地址后，DMA 下次访问此次源或者目标之后的地址
- 递减模式是指，在 DMA 每次访问源或者目标地址后，DMA 下次访问此次源或者目标之前的地址
- 不变模式是指，在 DMA 每次访问源或者目标地址后，DMA 下次访问的源或者目标地址固定不变
- 固定 burst 模式是指，在 DMA 每次对源或者目标地址访问一个 burst 数据后，DMA 重现回到配置的源或者目标地址开始访问

在源和目标地址的模式配置相同时，DMA 会保持源与目标区数据的字节顺序不变。但是如果源与目标的地址配置相反，那么源与目标地址间数据的字节顺序也会相反。其中不变模式字节顺序与递增模式相同。

33.5 DMA 寄存器

DMA 的寄存器列表如下：

HDMA base address: 0xF00C8000

XDMA base address: 0xF3100000

地址偏移	名称	描述	复位值
0x0004	IDMISC	ID Misc	0x00000000
0x0010	DMACFG	配置查询寄存器	0x00000000
0x0014	DMACTRL	软件复位寄存器	0x00000000
0x0018	CHABORT	通道中止寄存器	0x00000000
0x0024	INTHALFSTS	传输完成一半中断状态寄存器	0x00000000
0x0028	INTTCSTS	传输完成状态中断寄存器	0x00000000
0x002C	INTABORTSTS	中止状态中断寄存器	0x00000000
0x0030	INTERRSTS	错误状态中断寄存器	0x00000000
0x0034	CHEN	通道使能状态寄存器	0x00000000
0x0040	CHCTRL[CH0][CTRL]	通道 ch0 控制寄存器	0x00000000
0x0044	CHCTRL[CH0][TRANSIZE]	通道 ch0 传输数据量	0x00000000
0x0048	CHCTRL[CH0][SRCADDR]	通道 ch0 源数据低位地址	0x00000000
0x004C	CHCTRL[CH0][CHANREQCTRL]	通道 ch0 数据请求选择控制寄存器	0x00000000
0x0050	CHCTRL[CH0][DSTADDR]	通道 ch0 目标数据低位地址	0x00000000
0x0054	CHCTRL[CH0][SWAPTABLE]	地址交换表	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0058	CHCTRL[CH0][LLPOINTER]	通道 ch0 链式传输指针低位地址	0x00000000
0x0060	CHCTRL[CH1][CTRL]	通道 ch1 控制寄存器	0x00000000
0x0064	CHCTRL[CH1][TRANSIZE]	通道 ch1 传输数据量	0x00000000
0x0068	CHCTRL[CH1][SRCADDR]	通道 ch1 源数据低位地址	0x00000000
0x006C	CHCTRL[CH1][CHANREQCTRL]	通道 ch1 数据请求选择控制寄存器	0x00000000
0x0070	CHCTRL[CH1][DSTADDR]	通道 ch1 目标数据低位地址	0x00000000
0x0074	CHCTRL[CH1][SWAPTABLE]	地址交换表	0x00000000
0x0078	CHCTRL[CH1][LLPOINTER]	通道 ch1 链式传输指针低位地址	0x00000000
0x0080	CHCTRL[CH2][CTRL]	通道 ch2 控制寄存器	0x00000000
0x0084	CHCTRL[CH2][TRANSIZE]	通道 ch2 传输数据量	0x00000000
0x0088	CHCTRL[CH2][SRCADDR]	通道 ch2 源数据低位地址	0x00000000
0x008C	CHCTRL[CH2][CHANREQCTRL]	通道 ch2 数据请求选择控制寄存器	0x00000000
0x0090	CHCTRL[CH2][DSTADDR]	通道 ch2 目标数据低位地址	0x00000000
0x0094	CHCTRL[CH2][SWAPTABLE]	地址交换表	0x00000000
0x0098	CHCTRL[CH2][LLPOINTER]	通道 ch2 链式传输指针低位地址	0x00000000
0x00A0	CHCTRL[CH3][CTRL]	通道 ch3 控制寄存器	0x00000000
0x00A4	CHCTRL[CH3][TRANSIZE]	通道 ch3 传输数据量	0x00000000
0x00A8	CHCTRL[CH3][SRCADDR]	通道 ch3 源数据低位地址	0x00000000
0x00AC	CHCTRL[CH3][CHANREQCTRL]	通道 ch3 数据请求选择控制寄存器	0x00000000
0x00B0	CHCTRL[CH3][DSTADDR]	通道 ch3 目标数据低位地址	0x00000000
0x00B4	CHCTRL[CH3][SWAPTABLE]	地址交换表	0x00000000
0x00B8	CHCTRL[CH3][LLPOINTER]	通道 ch3 链式传输指针低位地址	0x00000000
0x00C0	CHCTRL[CH4][CTRL]	通道 ch4 控制寄存器	0x00000000
0x00C4	CHCTRL[CH4][TRANSIZE]	通道 ch4 传输数据量	0x00000000
0x00C8	CHCTRL[CH4][SRCADDR]	通道 ch4 源数据低位地址	0x00000000
0x00CC	CHCTRL[CH4][CHANREQCTRL]	通道 ch4 数据请求选择控制寄存器	0x00000000
0x00D0	CHCTRL[CH4][DSTADDR]	通道 ch4 目标数据低位地址	0x00000000
0x00D4	CHCTRL[CH4][SWAPTABLE]	地址交换表	0x00000000
0x00D8	CHCTRL[CH4][LLPOINTER]	通道 ch4 链式传输指针低位地址	0x00000000
0x00E0	CHCTRL[CH5][CTRL]	通道 ch5 控制寄存器	0x00000000
0x00E4	CHCTRL[CH5][TRANSIZE]	通道 ch5 传输数据量	0x00000000
0x00E8	CHCTRL[CH5][SRCADDR]	通道 ch5 源数据低位地址	0x00000000
0x00EC	CHCTRL[CH5][CHANREQCTRL]	通道 ch5 数据请求选择控制寄存器	0x00000000
0x00F0	CHCTRL[CH5][DSTADDR]	通道 ch5 目标数据低位地址	0x00000000
0x00F4	CHCTRL[CH5][SWAPTABLE]	地址交换表	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00F8	CHCTRL[CH5][LLPOINTER]	通道 ch5 链式传输指针低位地址	0x00000000
0x0100	CHCTRL[CH6][CTRL]	通道 ch6 控制寄存器	0x00000000
0x0104	CHCTRL[CH6][TRANSIZE]	通道 ch6 传输数据量	0x00000000
0x0108	CHCTRL[CH6][SRCADDR]	通道 ch6 源数据低位地址	0x00000000
0x010C	CHCTRL[CH6][CHANREQCTRL]	通道 ch6 数据请求选择控制寄存器	0x00000000
0x0110	CHCTRL[CH6][DSTADDR]	通道 ch6 目标数据低位地址	0x00000000
0x0114	CHCTRL[CH6][SWAPTABLE]	地址交换表	0x00000000
0x0118	CHCTRL[CH6][LLPOINTER]	通道 ch6 链式传输指针低位地址	0x00000000
0x0120	CHCTRL[CH7][CTRL]	通道 ch7 控制寄存器	0x00000000
0x0124	CHCTRL[CH7][TRANSIZE]	通道 ch7 传输数据量	0x00000000
0x0128	CHCTRL[CH7][SRCADDR]	通道 ch7 源数据低位地址	0x00000000
0x012C	CHCTRL[CH7][CHANREQCTRL]	通道 ch7 数据请求选择控制寄存器	0x00000000
0x0130	CHCTRL[CH7][DSTADDR]	通道 ch7 目标数据低位地址	0x00000000
0x0134	CHCTRL[CH7][SWAPTABLE]	地址交换表	0x00000000
0x0138	CHCTRL[CH7][LLPOINTER]	通道 ch7 链式传输指针低位地址	0x00000000
0x0140	CHCTRL[CH8][CTRL]	通道 ch8 控制寄存器	0x00000000
0x0144	CHCTRL[CH8][TRANSIZE]	通道 ch8 传输数据量	0x00000000
0x0148	CHCTRL[CH8][SRCADDR]	通道 ch8 源数据低位地址	0x00000000
0x014C	CHCTRL[CH8][CHANREQCTRL]	通道 ch8 数据请求选择控制寄存器	0x00000000
0x0150	CHCTRL[CH8][DSTADDR]	通道 ch8 目标数据低位地址	0x00000000
0x0154	CHCTRL[CH8][SWAPTABLE]	地址交换表	0x00000000
0x0158	CHCTRL[CH8][LLPOINTER]	通道 ch8 链式传输指针低位地址	0x00000000
0x0160	CHCTRL[CH9][CTRL]	通道 ch9 控制寄存器	0x00000000
0x0164	CHCTRL[CH9][TRANSIZE]	通道 ch9 传输数据量	0x00000000
0x0168	CHCTRL[CH9][SRCADDR]	通道 ch9 源数据低位地址	0x00000000
0x016C	CHCTRL[CH9][CHANREQCTRL]	通道 ch9 数据请求选择控制寄存器	0x00000000
0x0170	CHCTRL[CH9][DSTADDR]	通道 ch9 目标数据低位地址	0x00000000
0x0174	CHCTRL[CH9][SWAPTABLE]	地址交换表	0x00000000
0x0178	CHCTRL[CH9][LLPOINTER]	通道 ch9 链式传输指针低位地址	0x00000000
0x0180	CHCTRL[CH10][CTRL]	通道 ch10 控制寄存器	0x00000000
0x0184	CHCTRL[CH10][TRANSIZE]	通道 ch10 传输数据量	0x00000000
0x0188	CHCTRL[CH10][SRCADDR]	通道 ch10 源数据低位地址	0x00000000
0x018C	CHCTRL[CH10][CHANREQCTRL]	通道 ch10 数据请求选择控制寄存器	0x00000000
0x0190	CHCTRL[CH10][DSTADDR]	通道 ch10 目标数据低位地址	0x00000000
0x0194	CHCTRL[CH10][SWAPTABLE]	地址交换表	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0198	CHCTRL[CH10][LLPOINTER]	通道 ch10 链式传输指针低位地址	0x00000000
0x01A0	CHCTRL[CH11][CTRL]	通道 ch11 控制寄存器	0x00000000
0x01A4	CHCTRL[CH11][TRANSIZE]	通道 ch11 传输数据量	0x00000000
0x01A8	CHCTRL[CH11][SRCADDR]	通道 ch11 源数据低位地址	0x00000000
0x01AC	CHCTRL[CH11][CHANREQCTRL]	通道 ch11 数据请求选择控制寄存器	0x00000000
0x01B0	CHCTRL[CH11][DSTADDR]	通道 ch11 目标数据低位地址	0x00000000
0x01B4	CHCTRL[CH11][SWAPTABLE]	地址交换表	0x00000000
0x01B8	CHCTRL[CH11][LLPOINTER]	通道 ch11 链式传输指针低位地址	0x00000000
0x01C0	CHCTRL[CH12][CTRL]	通道 ch12 控制寄存器	0x00000000
0x01C4	CHCTRL[CH12][TRANSIZE]	通道 ch12 传输数据量	0x00000000
0x01C8	CHCTRL[CH12][SRCADDR]	通道 ch12 源数据低位地址	0x00000000
0x01CC	CHCTRL[CH12][CHANREQCTRL]	通道 ch12 数据请求选择控制寄存器	0x00000000
0x01D0	CHCTRL[CH12][DSTADDR]	通道 ch12 目标数据低位地址	0x00000000
0x01D4	CHCTRL[CH12][SWAPTABLE]	地址交换表	0x00000000
0x01D8	CHCTRL[CH12][LLPOINTER]	通道 ch12 链式传输指针低位地址	0x00000000
0x01E0	CHCTRL[CH13][CTRL]	通道 ch13 控制寄存器	0x00000000
0x01E4	CHCTRL[CH13][TRANSIZE]	通道 ch13 传输数据量	0x00000000
0x01E8	CHCTRL[CH13][SRCADDR]	通道 ch13 源数据低位地址	0x00000000
0x01EC	CHCTRL[CH13][CHANREQCTRL]	通道 ch13 数据请求选择控制寄存器	0x00000000
0x01F0	CHCTRL[CH13][DSTADDR]	通道 ch13 目标数据低位地址	0x00000000
0x01F4	CHCTRL[CH13][SWAPTABLE]	地址交换表	0x00000000
0x01F8	CHCTRL[CH13][LLPOINTER]	通道 ch13 链式传输指针低位地址	0x00000000
0x0200	CHCTRL[CH14][CTRL]	通道 ch14 控制寄存器	0x00000000
0x0204	CHCTRL[CH14][TRANSIZE]	通道 ch14 传输数据量	0x00000000
0x0208	CHCTRL[CH14][SRCADDR]	通道 ch14 源数据低位地址	0x00000000
0x020C	CHCTRL[CH14][CHANREQCTRL]	通道 ch14 数据请求选择控制寄存器	0x00000000
0x0210	CHCTRL[CH14][DSTADDR]	通道 ch14 目标数据低位地址	0x00000000
0x0214	CHCTRL[CH14][SWAPTABLE]	地址交换表	0x00000000
0x0218	CHCTRL[CH14][LLPOINTER]	通道 ch14 链式传输指针低位地址	0x00000000
0x0220	CHCTRL[CH15][CTRL]	通道 ch15 控制寄存器	0x00000000
0x0224	CHCTRL[CH15][TRANSIZE]	通道 ch15 传输数据量	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0228	CHCTRL[CH15][SRCADDR]	通道 ch15 源数据低位地址	0x00000000
0x022C	CHCTRL[CH15][CHANREQCTRL]	通道 ch15 数据请求选择控制寄存器	0x00000000
0x0230	CHCTRL[CH15][DSTADDR]	通道 ch15 目标数据低位地址	0x00000000
0x0234	CHCTRL[CH15][SWAPTABLE]	地址交换表	0x00000000
0x0238	CHCTRL[CH15][LLPOINTER]	通道 ch15 链式传输指针低位地址	0x00000000
0x0240	CHCTRL[CH16][CTRL]	通道 ch16 控制寄存器	0x00000000
0x0244	CHCTRL[CH16][TRANSIZE]	通道 ch16 传输数据量	0x00000000
0x0248	CHCTRL[CH16][SRCADDR]	通道 ch16 源数据低位地址	0x00000000
0x024C	CHCTRL[CH16][CHANREQCTRL]	通道 ch16 数据请求选择控制寄存器	0x00000000
0x0250	CHCTRL[CH16][DSTADDR]	通道 ch16 目标数据低位地址	0x00000000
0x0254	CHCTRL[CH16][SWAPTABLE]	地址交换表	0x00000000
0x0258	CHCTRL[CH16][LLPOINTER]	通道 ch16 链式传输指针低位地址	0x00000000
0x0260	CHCTRL[CH17][CTRL]	通道 ch17 控制寄存器	0x00000000
0x0264	CHCTRL[CH17][TRANSIZE]	通道 ch17 传输数据量	0x00000000
0x0268	CHCTRL[CH17][SRCADDR]	通道 ch17 源数据低位地址	0x00000000
0x026C	CHCTRL[CH17][CHANREQCTRL]	通道 ch17 数据请求选择控制寄存器	0x00000000
0x0270	CHCTRL[CH17][DSTADDR]	通道 ch17 目标数据低位地址	0x00000000
0x0274	CHCTRL[CH17][SWAPTABLE]	地址交换表	0x00000000
0x0278	CHCTRL[CH17][LLPOINTER]	通道 ch17 链式传输指针低位地址	0x00000000
0x0280	CHCTRL[CH18][CTRL]	通道 ch18 控制寄存器	0x00000000
0x0284	CHCTRL[CH18][TRANSIZE]	通道 ch18 传输数据量	0x00000000
0x0288	CHCTRL[CH18][SRCADDR]	通道 ch18 源数据低位地址	0x00000000
0x028C	CHCTRL[CH18][CHANREQCTRL]	通道 ch18 数据请求选择控制寄存器	0x00000000
0x0290	CHCTRL[CH18][DSTADDR]	通道 ch18 目标数据低位地址	0x00000000
0x0294	CHCTRL[CH18][SWAPTABLE]	地址交换表	0x00000000
0x0298	CHCTRL[CH18][LLPOINTER]	通道 ch18 链式传输指针低位地址	0x00000000
0x02A0	CHCTRL[CH19][CTRL]	通道 ch19 控制寄存器	0x00000000
0x02A4	CHCTRL[CH19][TRANSIZE]	通道 ch19 传输数据量	0x00000000
0x02A8	CHCTRL[CH19][SRCADDR]	通道 ch19 源数据低位地址	0x00000000
0x02AC	CHCTRL[CH19][CHANREQCTRL]	通道 ch19 数据请求选择控制寄存器	0x00000000
0x02B0	CHCTRL[CH19][DSTADDR]	通道 ch19 目标数据低位地址	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x02B4	CHCTRL[CH19][SWAPTABLE]	地址交换表	0x00000000
0x02B8	CHCTRL[CH19][LLPOINTER]	通道 ch19 链式传输指针低位地址	0x00000000
0x02C0	CHCTRL[CH20][CTRL]	通道 ch20 控制寄存器	0x00000000
0x02C4	CHCTRL[CH20][TRANSIZE]	通道 ch20 传输数据量	0x00000000
0x02C8	CHCTRL[CH20][SRCADDR]	通道 ch20 源数据低位地址	0x00000000
0x02CC	CHCTRL[CH20][CHANREQCTRL]	通道 ch20 数据请求选择控制寄存器	0x00000000
0x02D0	CHCTRL[CH20][DSTADDR]	通道 ch20 目标数据低位地址	0x00000000
0x02D4	CHCTRL[CH20][SWAPTABLE]	地址交换表	0x00000000
0x02D8	CHCTRL[CH20][LLPOINTER]	通道 ch20 链式传输指针低位地址	0x00000000
0x02E0	CHCTRL[CH21][CTRL]	通道 ch21 控制寄存器	0x00000000
0x02E4	CHCTRL[CH21][TRANSIZE]	通道 ch21 传输数据量	0x00000000
0x02E8	CHCTRL[CH21][SRCADDR]	通道 ch21 源数据低位地址	0x00000000
0x02EC	CHCTRL[CH21][CHANREQCTRL]	通道 ch21 数据请求选择控制寄存器	0x00000000
0x02F0	CHCTRL[CH21][DSTADDR]	通道 ch21 目标数据低位地址	0x00000000
0x02F4	CHCTRL[CH21][SWAPTABLE]	地址交换表	0x00000000
0x02F8	CHCTRL[CH21][LLPOINTER]	通道 ch21 链式传输指针低位地址	0x00000000
0x0300	CHCTRL[CH22][CTRL]	通道 ch22 控制寄存器	0x00000000
0x0304	CHCTRL[CH22][TRANSIZE]	通道 ch22 传输数据量	0x00000000
0x0308	CHCTRL[CH22][SRCADDR]	通道 ch22 源数据低位地址	0x00000000
0x030C	CHCTRL[CH22][CHANREQCTRL]	通道 ch22 数据请求选择控制寄存器	0x00000000
0x0310	CHCTRL[CH22][DSTADDR]	通道 ch22 目标数据低位地址	0x00000000
0x0314	CHCTRL[CH22][SWAPTABLE]	地址交换表	0x00000000
0x0318	CHCTRL[CH22][LLPOINTER]	通道 ch22 链式传输指针低位地址	0x00000000
0x0320	CHCTRL[CH23][CTRL]	通道 ch23 控制寄存器	0x00000000
0x0324	CHCTRL[CH23][TRANSIZE]	通道 ch23 传输数据量	0x00000000
0x0328	CHCTRL[CH23][SRCADDR]	通道 ch23 源数据低位地址	0x00000000
0x032C	CHCTRL[CH23][CHANREQCTRL]	通道 ch23 数据请求选择控制寄存器	0x00000000
0x0330	CHCTRL[CH23][DSTADDR]	通道 ch23 目标数据低位地址	0x00000000
0x0334	CHCTRL[CH23][SWAPTABLE]	地址交换表	0x00000000
0x0338	CHCTRL[CH23][LLPOINTER]	通道 ch23 链式传输指针低位地址	0x00000000
0x0340	CHCTRL[CH24][CTRL]	通道 ch24 控制寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0344	CHCTRL[CH24][TRANSIZE]	通道 ch24 传输数据量	0x00000000
0x0348	CHCTRL[CH24][SRCADDR]	通道 ch24 源数据低位地址	0x00000000
0x034C	CHCTRL[CH24][CHANREQCTRL]	通道 ch24 数据请求选择控制寄存器	0x00000000
0x0350	CHCTRL[CH24][DSTADDR]	通道 ch24 目标数据低位地址	0x00000000
0x0354	CHCTRL[CH24][SWAPTABLE]	地址交换表	0x00000000
0x0358	CHCTRL[CH24][LLPOINTER]	通道 ch24 链式传输指针低位地址	0x00000000
0x0360	CHCTRL[CH25][CTRL]	通道 ch25 控制寄存器	0x00000000
0x0364	CHCTRL[CH25][TRANSIZE]	通道 ch25 传输数据量	0x00000000
0x0368	CHCTRL[CH25][SRCADDR]	通道 ch25 源数据低位地址	0x00000000
0x036C	CHCTRL[CH25][CHANREQCTRL]	通道 ch25 数据请求选择控制寄存器	0x00000000
0x0370	CHCTRL[CH25][DSTADDR]	通道 ch25 目标数据低位地址	0x00000000
0x0374	CHCTRL[CH25][SWAPTABLE]	地址交换表	0x00000000
0x0378	CHCTRL[CH25][LLPOINTER]	通道 ch25 链式传输指针低位地址	0x00000000
0x0380	CHCTRL[CH26][CTRL]	通道 ch26 控制寄存器	0x00000000
0x0384	CHCTRL[CH26][TRANSIZE]	通道 ch26 传输数据量	0x00000000
0x0388	CHCTRL[CH26][SRCADDR]	通道 ch26 源数据低位地址	0x00000000
0x038C	CHCTRL[CH26][CHANREQCTRL]	通道 ch26 数据请求选择控制寄存器	0x00000000
0x0390	CHCTRL[CH26][DSTADDR]	通道 ch26 目标数据低位地址	0x00000000
0x0394	CHCTRL[CH26][SWAPTABLE]	地址交换表	0x00000000
0x0398	CHCTRL[CH26][LLPOINTER]	通道 ch26 链式传输指针低位地址	0x00000000
0x03A0	CHCTRL[CH27][CTRL]	通道 ch27 控制寄存器	0x00000000
0x03A4	CHCTRL[CH27][TRANSIZE]	通道 ch27 传输数据量	0x00000000
0x03A8	CHCTRL[CH27][SRCADDR]	通道 ch27 源数据低位地址	0x00000000
0x03AC	CHCTRL[CH27][CHANREQCTRL]	通道 ch27 数据请求选择控制寄存器	0x00000000
0x03B0	CHCTRL[CH27][DSTADDR]	通道 ch27 目标数据低位地址	0x00000000
0x03B4	CHCTRL[CH27][SWAPTABLE]	地址交换表	0x00000000
0x03B8	CHCTRL[CH27][LLPOINTER]	通道 ch27 链式传输指针低位地址	0x00000000
0x03C0	CHCTRL[CH28][CTRL]	通道 ch28 控制寄存器	0x00000000
0x03C4	CHCTRL[CH28][TRANSIZE]	通道 ch28 传输数据量	0x00000000
0x03C8	CHCTRL[CH28][SRCADDR]	通道 ch28 源数据低位地址	0x00000000
0x03CC	CHCTRL[CH28][CHANREQCTRL]	通道 ch28 数据请求选择控制寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x03D0	CHCTRL[CH28][DSTADDR]	通道 ch28 目标数据低位地址	0x00000000
0x03D4	CHCTRL[CH28][SWAPTABLE]	地址交换表	0x00000000
0x03D8	CHCTRL[CH28][LLPOINTER]	通道 ch28 链式传输指针低位地址	0x00000000
0x03E0	CHCTRL[CH29][CTRL]	通道 ch29 控制寄存器	0x00000000
0x03E4	CHCTRL[CH29][TRANSIZE]	通道 ch29 传输数据量	0x00000000
0x03E8	CHCTRL[CH29][SRCADDR]	通道 ch29 源数据低位地址	0x00000000
0x03EC	CHCTRL[CH29][CHANREQCTRL]	通道 ch29 数据请求选择控制寄存器	0x00000000
0x03F0	CHCTRL[CH29][DSTADDR]	通道 ch29 目标数据低位地址	0x00000000
0x03F4	CHCTRL[CH29][SWAPTABLE]	地址交换表	0x00000000
0x03F8	CHCTRL[CH29][LLPOINTER]	通道 ch29 链式传输指针低位地址	0x00000000
0x0400	CHCTRL[CH30][CTRL]	通道 ch30 控制寄存器	0x00000000
0x0404	CHCTRL[CH30][TRANSIZE]	通道 ch30 传输数据量	0x00000000
0x0408	CHCTRL[CH30][SRCADDR]	通道 ch30 源数据低位地址	0x00000000
0x040C	CHCTRL[CH30][CHANREQCTRL]	通道 ch30 数据请求选择控制寄存器	0x00000000
0x0410	CHCTRL[CH30][DSTADDR]	通道 ch30 目标数据低位地址	0x00000000
0x0414	CHCTRL[CH30][SWAPTABLE]	地址交换表	0x00000000
0x0418	CHCTRL[CH30][LLPOINTER]	通道 ch30 链式传输指针低位地址	0x00000000
0x0420	CHCTRL[CH31][CTRL]	通道 ch31 控制寄存器	0x00000000
0x0424	CHCTRL[CH31][TRANSIZE]	通道 ch31 传输数据量	0x00000000
0x0428	CHCTRL[CH31][SRCADDR]	通道 ch31 源数据低位地址	0x00000000
0x042C	CHCTRL[CH31][CHANREQCTRL]	通道 ch31 数据请求选择控制寄存器	0x00000000
0x0430	CHCTRL[CH31][DSTADDR]	通道 ch31 目标数据低位地址	0x00000000
0x0434	CHCTRL[CH31][SWAPTABLE]	地址交换表	0x00000000
0x0438	CHCTRL[CH31][LLPOINTER]	通道 ch31 链式传输指针低位地址	0x00000000

表 166: DMAV2 寄存器列表

33.6 DMA 寄存器详细信息

DMA 的寄存器详细说明如下：

33.6.1 IDMISC (0x4)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DMASTATE			CURCHAN					RSVD							
N/A																RO			RO					N/A							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x

IDMISC [31:0]

位域	名称	描述
15-13	DMASTATE	DMA 状态机 0 表示状态空闲 其他值表示非空闲
12-8	CURCHAN	当前正在工作的通道

IDMISC 位域

33.6.2 DMACFG (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHAINXFR	REQSYNC	RSVD				DATAWIDTH		ADDRWIDTH							CORENUM	BUSNUM	REQNUM					FIFODEPTH						CHANNELNUM			
RO	RO	N/A				RO		RO							RO	RO	RO					RO						RO			
0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMACFG [31:0]

位域	名称	描述
31	CHAINXFR	0：不支持链式传输 1：支持链式传输
30	REQSYNC	DMA 请求是否被同步
25-24	DATAWIDTH	AXI 总线位宽
23-17	ADDRWIDTH	AXI 地址位宽
16	CORENUM	DMA 核心数量
15	BUSNUM	AXI 总线数量
14-10	REQNUM	请求/响应支持数量
9-4	FIFODEPTH	FIFO 深度
3-0	CHANNELNUM	通道数量

DMACFG 位域

33.6.3 DMACTRL (0x14)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															RESET
N/A																															WO
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

DMACTRL [31:0]

位域	名称	描述
0	RESET	软件复位，将该位置 1 则复位 DMA 控制器并禁止所有通道

DMACTRL 位域

33.6.4 CHABORT (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHABORT																															
WO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHABORT [31:0]

位域	名称	描述
31-0	CHABORT	每个通道对应一位，写 1 表示将该通道的传输中止，仅对已使能的通道有效。

CHABORT 位域

33.6.5 INTHALFSTS (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
STS																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


INTHALFSTS [31:0]

位域	名称	描述
31-0	STS	传输完成一半中断状态，每一位对应一个通道。

INTHALFSTS 位域

33.6.6 INTTCSTS (0x28)

©Shanghai HPMICRO Semiconductor Co., Ltd.




INTTCSTS [31:0]

位域	名称	描述
31-0	STS	通道传输结束标志，每一位对应一个通道。

INTTCSTS 位域

33.6.7 INTABORTSTS (0x2C)




INTABORTSTS [31:0]

位域	名称	描述
31-0	STS	通道传输中止标志，每一位对应一个通道。

INTABORTSTS 位域

33.6.8 INTERRSTS (0x30)



INTERRSTS [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	STS	通道传输错误标志，每一位对应一个通道。 错误事件包括： - 总线错误 - 非对齐地址 - 非对齐位宽 - 保留设置

INTERRSTS 位域

33.6.9 CHEN (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHEN																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHEN [31:0]

位域	名称	描述
31-0	CHEN	通道使能状态查询，每一位对应一个通道。

CHEN 位域

33.6.10 CHCTRL[CTRL] (0x40 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INFINITELOOP	HANDSHAKEOPT	PRIORITY	BURSTOPT	SRCBURSTSIZE				SRCWIDTH			DSTWIDTH			SRCMODE	DSTMODE	SRCADDRCTRL		DSTADDRCTRL		RSVD	SRC_FIXBURST	RSVD	DST_FIXBURST	SWAP_CTL		RSVD	INTHALFCNTMASK	INTABTMASK	INTERRMASK	INTTCMASK	ENABLE
RW	RW	RW	RW	RW				RW			RW			RW	RW	RW		RW		N/A	RW	N/A	RW	RW		N/A	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	x	0	0	0	x	0	0	0	0	0

CHCTRL[CTRL] [31:0]

位域	名称	描述
31	INFINITELOOP	设置当前配置为无限循环
30	HANDSHAKEOPT	0: 一个请求传输一个 burst 1: 一个传输 ch_tts 中定义的所有数据的请求

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
29	PRIORITY	通道优先级： 0：低优先级 1：高优先级
28	BURSTOPT	设置改变 burst 数量的定义
27-24	SRCBURSTSIZE	源数据 burst 数量，burst 传输的字节数等于（SrcBurstSize * SrcWidth）。 当 BURSTOPT 为 0 时： 0x0: 1 transfer 0x1: 2 transfers 0x2: 4 transfers 0x3: 8 transfers 0x4: 16 transfers 0x5: 32 transfers 0x6: 64 transfers 0x7: 128 transfers 0x8: 256 transfers 0x9:512 transfers 0xa: 1024 transfers 0xb - 0xf: 非法值 当 BURSTOPT 为 1 时，burst 数为本寄存器加 1（0：1transfer；0xf: 16 transfer）
23-21	SRCWIDTH	源数据传输位宽： 0x0: 8 位 0x1: 16 位 0x2: 32 位 0x3: 64 位 0x4 - 0x7: 非法值 对于 XDMA，允许设置的最大值为 0x3，对于 HDMA，允许设置的最大值为 0x2
20-18	DSTWIDTH	目标数据传输位宽： 0x0: 8 位 0x1: 16 位 0x2: 32 位 0x3: 64 位 0x4 - 0x7: 非法值 对于 XDMA，允许设置的最大值为 0x3，对于 HDMA，允许设置的最大值为 0x2

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
17	SRCMODE	源数据 DMA 握手模式： 0：普通模式 1：握手模式 普通模式：软件设置 Enable 位使能及开始 DMA 传输； 握手模式：软件设置 Enable 位使能 DMA，通过 DMAMUX 选择请求信号开始 DMA 传输
16	DSTMODE	目标数据 DMA 握手模式： 0：普通模式 1：握手模式 源数据/目标数据握手模式的区别在于何时响应 DMA 传输请求， 源数据握手模式会在读完源数据后响应； 目标数据握手模式会在写完数据后响应。 注意：SrcMode 和 DstMode 不能同时设置为 1，不然结果未知。
15-14	SRCADDRCTRL	源数据地址访问控制： 0x0：地址递增 0x1：地址递减 0x2：固定地址 0x3：非法设置
13-12	DSTADDRCTRL	目标数据地址访问控制： 0x0：地址递增 0x1：地址递减 0x2：固定地址 0x3：非法设置
10	SRC_FIXBURST	设置本位，使能固定源地址 burst 传输，也就是每次从配置的固定源地址， 读取 SrcBurstSize x SrcWidth 数据。 此位置位时，忽略 SrcAddrCtrl 中的配置值
8	DST_FIXBURST	设置本位，使能目标源地址 burst 传输，也就将读取的数据，每次写入到配置的固定目标地址， 此位置位时，忽略 SrcAddrCtrl 中的配置值

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-6	SWAP_CTL	地址交换配置，将从源地址读取的数据，交换位置后写入目标地址 00：使用地址交换表（如果交换表配置位全 0 则不交换） 01：字节模式 10：半字模式 11：全字模式（仅对 64 位模式的 xdma 有效） 例如 64 位模式下，原始数据为：7 6 5 4 3 2 1 0 （7 为高位地址，0 为低地址） 字节模式：4567 0123 半字模式：54 76 10 32 全字模式：3210 7654 32 位数据，原始数据为：3 2 1 0 字节模式：0 1 2 3 半字模式：10 32
4	INTHALFCNTMASK	传输完成一半中断屏蔽： 0：允许数据传输完成一半时发出中断 1：禁止数据传输完成一半时发出中断
3	INTABTMASK	数据中止中断屏蔽： 0：允许数据中止时发出中断 1：禁止数据中止时发出中断
2	INTERRMASK	数据错误中断屏蔽： 0：允许数据错误时发出中断 1：禁止数据错误时发出中断
1	INTTCMASK	数据传输完成中断屏蔽： 0：允许数据传输完成时发出中断 1：禁止数据传输完成时发出中断
0	ENABLE	通道使能

CHCTRL[CTRL] 位域

33.6.11 CHCTRL[TRANSIZE] (0x44 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				TRANSIZE																											
N/A				RW																											
x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHCTRL[TRANSIZE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27-0	TRANSIZE	源数据的数据量，总传输数据量为（TranSize * SrcWidth）

CHCTRL[TRANSIZE] 位域

33.6.12 CHCTRL[SRCADDR] (0x48 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SRCADDRL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHCTRL[SRCADDR] [31:0]

位域	名称	描述
31-0	SRCADDRL	源数据地址的低 32 位

CHCTRL[SRCADDR] 位域

33.6.13 CHCTRL[CHANREQCTRL] (0x4C + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			SRCREQSEL					RSVD			DSTREQSEL					RSVD															
N/A			RW					N/A			RW					N/A															
x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

CHCTRL[CHANREQCTRL] [31:0]

位域	名称	描述
28-24	SRCREQSEL	源数据 DMA 请求选择
20-16	DSTREQSEL	目标数据 DMA 请求选择

CHCTRL[CHANREQCTRL] 位域

33.6.14 CHCTRL[DSTADDR] (0x50 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DSTADDRL																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHCTRL[DSTADDR] [31:0]

位域	名称	描述
31-0	DSTADDRL	目标数据地址的低 32 位

CHCTRL[DSTADDR] 位域

33.6.15 CHCTRL[SWAPTABLE] (0x54 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TABLE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHCTRL[SWAPTABLE] [31:0]

位域	名称	描述
31-0	TABLE	地址交换配置寄存器，每四位对应一个字节地址，仅当 swap_ctl 为 0 时使用 对于 64 位的 xdma，默认值为 0x76543210，对应不改变地址。 对于 32 位的 xdma，默认值为 0x3210，对应不改变地址。 如果该寄存器配置为全 0，也是不改变地址（方便兼容 link 模式下的软件）

CHCTRL[SWAPTABLE] 位域

33.6.16 CHCTRL[LLPOINTER] (0x58 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LLPOINTERL																											RSVD			
RW																											N/A			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x

CHCTRL[LLPOINTER] [31:0]

位域	名称	描述
31-5	LLPOINTERL	链式传输的描述符低位地址，地址需 32 字节对齐。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

CHCTRL[LLPOINTER] 位域

33.7 DMA 配置使用说明

以启动某次 DMA 握手模式传输为例，所需要的步骤为：

1. 配置 DMAMUX，将 srcreqsel 或者 dstreqsel 路由至对应的通道;
2. 配置对应通道的寄存器 transize, 总数据量为 transize x srcwidth；
3. 配置对应通道的寄存器 srcaddr，指向源数据的起始地址；
4. 配置对应通道的寄存器 chanreqctl，包括源数据 DMA 请求选择 srcreqsel 或目的数据 DMA 请求选择 dstreqsel；
5. 配置对应通道的寄存器 dstaddr，指向目标数据的起始地址；
6. 如果是非链式传输，则配置 llpointer 为 0x0，否则配置为下一链式数据结构的起始地址；
7. 配置对应通道的寄存器 ctrl，包括优先级 priority 字段、源突发长度 srcburstsize 字段、源数据位宽 srcwidth、目的数据位宽 dstwidth 字段、通道使能字段 enable；
8. 读取的寄存器 inttcsts，判断对应通道的传输是否完成；

©Shanghai HPMICRO Semiconductor Co., Ltd.

34 DMA 请求路由器 DMAMUX

本章节介绍 DMA 请求路由器 DMAMUX 的功能和特性。

本产品所有支持生成 DMA 请求的外设，及其在 DMA 请求路由器 DMAMUX 上的分配详情，请查阅节 32.2。

34.1 特性总结

本章节介绍 DMA 请求路由器 DMAMUX 的主要特性：

- 支持多达 128 个外设 DMA 请求
- 支持 16 个输出通道

34.2 功能描述

DMA 请求路由器的功能是实现外设 DMA 请求对 DMA 控制器各个通道的灵活动态映射，使得任意外设可以发送 DMA 请求给任意 DMA 控制器的任意通道。

通过 DMAMUX 的各个通道的配置寄存器 CHCFGx 配置 DMAMUX 的步骤如下：

- 通过MUXCFGx的SOURCE位选择外设的 DMA 请求
- MUXCFGx的ENABLE位置 1，打开 DMAMUX 的通道 x

34.3 DMAMUX 寄存器

DMAMUX 的寄存器列表如下：

DMAMUX base address: 0xF00C4000

地址偏移	名称	描述	复位值
0x0000	MUXCFG[HDMA_MUX0]	HDMA 端口 0 配置寄存器	0x00000000
0x0004	MUXCFG[HDMA_MUX1]	HDMA 端口 1 配置寄存器	0x00000000
0x0008	MUXCFG[HDMA_MUX2]	HDMA 端口 2 配置寄存器	0x00000000
0x000C	MUXCFG[HDMA_MUX3]	HDMA 端口 3 配置寄存器	0x00000000
0x0010	MUXCFG[HDMA_MUX4]	HDMA 端口 4 配置寄存器	0x00000000
0x0014	MUXCFG[HDMA_MUX5]	HDMA 端口 5 配置寄存器	0x00000000
0x0018	MUXCFG[HDMA_MUX6]	HDMA 端口 6 配置寄存器	0x00000000
0x001C	MUXCFG[HDMA_MUX7]	HDMA 端口 7 配置寄存器	0x00000000
0x0020	MUXCFG[HDMA_MUX8]	HDMA 端口 8 配置寄存器	0x00000000
0x0024	MUXCFG[HDMA_MUX9]	HDMA 端口 9 配置寄存器	0x00000000
0x0028	MUXCFG[HDMA_MUX10]	HDMA 端口 10 配置寄存器	0x00000000
0x002C	MUXCFG[HDMA_MUX11]	HDMA 端口 11 配置寄存器	0x00000000
0x0030	MUXCFG[HDMA_MUX12]	HDMA 端口 12 配置寄存器	0x00000000
0x0034	MUXCFG[HDMA_MUX13]	HDMA 端口 13 配置寄存器	0x00000000
0x0038	MUXCFG[HDMA_MUX14]	HDMA 端口 14 配置寄存器	0x00000000
0x003C	MUXCFG[HDMA_MUX15]	HDMA 端口 15 配置寄存器	0x00000000
0x0040	MUXCFG[HDMA_MUX16]	HDMA 端口 16 配置寄存器	0x00000000
0x0044	MUXCFG[HDMA_MUX17]	HDMA 端口 17 配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0048	MUXCFG[HDMA_MUX18]	HDMA 端口 18 配置寄存器	0x00000000
0x004C	MUXCFG[HDMA_MUX19]	HDMA 端口 19 配置寄存器	0x00000000
0x0050	MUXCFG[HDMA_MUX20]	HDMA 端口 20 配置寄存器	0x00000000
0x0054	MUXCFG[HDMA_MUX21]	HDMA 端口 21 配置寄存器	0x00000000
0x0058	MUXCFG[HDMA_MUX22]	HDMA 端口 22 配置寄存器	0x00000000
0x005C	MUXCFG[HDMA_MUX23]	HDMA 端口 23 配置寄存器	0x00000000
0x0060	MUXCFG[HDMA_MUX24]	HDMA 端口 24 配置寄存器	0x00000000
0x0064	MUXCFG[HDMA_MUX25]	HDMA 端口 25 配置寄存器	0x00000000
0x0068	MUXCFG[HDMA_MUX26]	HDMA 端口 26 配置寄存器	0x00000000
0x006C	MUXCFG[HDMA_MUX27]	HDMA 端口 27 配置寄存器	0x00000000
0x0070	MUXCFG[HDMA_MUX28]	HDMA 端口 28 配置寄存器	0x00000000
0x0074	MUXCFG[HDMA_MUX29]	HDMA 端口 29 配置寄存器	0x00000000
0x0078	MUXCFG[HDMA_MUX30]	HDMA 端口 30 配置寄存器	0x00000000
0x007C	MUXCFG[HDMA_MUX31]	HDMA 端口 31 配置寄存器	0x00000000
0x0080	MUXCFG[XDMA_MUX0]	XDMA 端口 0 配置寄存器	0x00000000
0x0084	MUXCFG[XDMA_MUX1]	XDMA 端口 1 配置寄存器	0x00000000
0x0088	MUXCFG[XDMA_MUX2]	XDMA 端口 2 配置寄存器	0x00000000
0x008C	MUXCFG[XDMA_MUX3]	XDMA 端口 3 配置寄存器	0x00000000
0x0090	MUXCFG[XDMA_MUX4]	XDMA 端口 4 配置寄存器	0x00000000
0x0094	MUXCFG[XDMA_MUX5]	XDMA 端口 5 配置寄存器	0x00000000
0x0098	MUXCFG[XDMA_MUX6]	XDMA 端口 6 配置寄存器	0x00000000
0x009C	MUXCFG[XDMA_MUX7]	XDMA 端口 7 配置寄存器	0x00000000
0x00A0	MUXCFG[XDMA_MUX8]	XDMA 端口 8 配置寄存器	0x00000000
0x00A4	MUXCFG[XDMA_MUX9]	XDMA 端口 9 配置寄存器	0x00000000
0x00A8	MUXCFG[XDMA_MUX10]	XDMA 端口 10 配置寄存器	0x00000000
0x00AC	MUXCFG[XDMA_MUX11]	XDMA 端口 11 配置寄存器	0x00000000
0x00B0	MUXCFG[XDMA_MUX12]	XDMA 端口 12 配置寄存器	0x00000000
0x00B4	MUXCFG[XDMA_MUX13]	XDMA 端口 13 配置寄存器	0x00000000
0x00B8	MUXCFG[XDMA_MUX14]	XDMA 端口 14 配置寄存器	0x00000000
0x00BC	MUXCFG[XDMA_MUX15]	XDMA 端口 15 配置寄存器	0x00000000
0x00C0	MUXCFG[XDMA_MUX16]	XDMA 端口 16 配置寄存器	0x00000000
0x00C4	MUXCFG[XDMA_MUX17]	XDMA 端口 17 配置寄存器	0x00000000
0x00C8	MUXCFG[XDMA_MUX18]	XDMA 端口 18 配置寄存器	0x00000000
0x00CC	MUXCFG[XDMA_MUX19]	XDMA 端口 19 配置寄存器	0x00000000
0x00D0	MUXCFG[XDMA_MUX20]	XDMA 端口 20 配置寄存器	0x00000000
0x00D4	MUXCFG[XDMA_MUX21]	XDMA 端口 21 配置寄存器	0x00000000
0x00D8	MUXCFG[XDMA_MUX22]	XDMA 端口 22 配置寄存器	0x00000000
0x00DC	MUXCFG[XDMA_MUX23]	XDMA 端口 23 配置寄存器	0x00000000
0x00E0	MUXCFG[XDMA_MUX24]	XDMA 端口 24 配置寄存器	0x00000000
0x00E4	MUXCFG[XDMA_MUX25]	XDMA 端口 25 配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00E8	MUXCFG[XDMA_MUX26]	XDMA 端口 26 配置寄存器	0x00000000
0x00EC	MUXCFG[XDMA_MUX27]	XDMA 端口 27 配置寄存器	0x00000000
0x00F0	MUXCFG[XDMA_MUX28]	XDMA 端口 28 配置寄存器	0x00000000
0x00F4	MUXCFG[XDMA_MUX29]	XDMA 端口 29 配置寄存器	0x00000000
0x00F8	MUXCFG[XDMA_MUX30]	XDMA 端口 30 配置寄存器	0x00000000
0x00FC	MUXCFG[XDMA_MUX31]	XDMA 端口 31 配置寄存器	0x00000000

表 167: DMAMUX 寄存器列表

34.4 DMAMUX 寄存器详细信息

DMAMUX 的寄存器详细说明如下：

34.4.1 MUXCFG (0x0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENABLE	RSVD																								SOURCE						
WO	N/A																								WO						
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

MUXCFG [31:0]

位域	名称	描述
31	ENABLE	使能 DMA 端口
6-0	SOURCE	将选定的 DMA 请求路由到 DMA 端口

MUXCFG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

35 通信信箱 MBX

本章节介绍通信信箱 MBX 的功能和特性。

35.1 特性总结

通信信箱 MBX 支持进行处理器核间通信，以及处理器的进程间通信。主要特性如下：

- 支持 2 个寄存器访问接口
- 每个接口支持 TX FIFO 和 RX FIFO
- 支持标志位反映 TX FIFO 和 RX FIFO 状态
- 支持生成中断

35.2 功能描述

本章节描述通信信箱 MBX 的功能。

35.2.1 MBX 寄存器访问接口

通信信箱 MBX 有 2 套寄存器访问接口，接口 A 和接口 B。A 和 B 接口都具有一套 TX FIFO 寄存器、RX FIFO 寄存器、控制寄存器和状态寄存器。

用户从 A 接口的发送端 TX 发送的数据，可以在 B 接口的接收端 RX 接收到。同理，A 接口的接收端 RX 可以接收到 B 接口发送端 TX 发送的数据。

35.2.2 FIFO 管理

MBX 的发送端 TX FIFO 深度为 4 个字 (4×32 位)，TX FIFO 的写入接口为 TXREG 寄存器。MBX 支持提示 TX FIFO 的各类状态，即 TX FIFO 是否为空，TX FIFO 是否已满，以及 TX FIFO 中空的字数目。

MBX 的接收端 RX FIFO 深度为 4 个字 (4×32 位)。RX FIFO 的读取接口为 RXREG 寄存器。MBX 支持提示 RX FIFO 的各类状态，即 RX FIFO 是否为空，RX FIFO 是否已满，以及 RX FIFO 中有效的字数目。

35.2.3 中断

MBX 支持生成以下中断：

- TX FIFO 为空时，可以触发中断。
- TX FIFO 为非满时，可以触发中断。
- RX FIFO 非空时，可以触发中断
- RX FIFO 已满时，可以触发中断
- 发送消息字内容为空，即已被读取时，可以触发中断
- 接收消息字内容有效时，可以触发中断

MBX 可以产生两个中断，分别对应 A 端口和 B 端口。可以在多核系统中分配给不同的核或者单核系统中分配给不同的进程。

35.3 MBX 寄存器

MBX 的寄存器列表如下：

MBX0A base address: 0xF00A0000

©Shanghai HPMICRO Semiconductor Co., Ltd.

MBX0B base address: 0xF00A4000

地址偏移	名称	描述	复位值
0x0000	CR	控制寄存器	0x00000000
0x0004	SR	状态寄存器	0x000000E2
0x0008	TXREG	消息字发送寄存器	0x00000000
0x000C	RXREG	消息字接收寄存器	0x00000000
0x0010	TXWRD[TXFIFO0]	消息队列发送 FIFO	0x00000000
0x0020	RXWRD[RXFIFO0]	消息队列接收 FIFO	0x00000000

表 168: MBX 寄存器列表

35.4 MBX 寄存器详细信息

MBX 的寄存器详细说明如下：

35.4.1 CR (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXRESET	RSVD															BARCTL		RSVD					BEIE	TFMAIE	TFMEIE	RFMAIE	RFMFIE	RSVD		TWMEIE	RWMVIE
RW	N/A															RW		N/A					RW	RW	RW	RW	RW	N/A		RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CR [31:0]

位域	名称	描述
31	TXRESET	复位发送消息字和发送消息队列。 写 1 复位。
15-14	BARCTL	总线访问响应控制： 0x0：不产生任何错误响应 0x1：以下情况会产生总线访问错误响应 - (1) 访问无效地址，(2) 向只读寄存器发出写操作，(3) 当发送消息队列 FIFO 已满或发送消息字未被读取时对其进行写操作，(4) 当接收消息队列 FIFO 为空或接收消息字无效时对其进行读操作。 0x2：保留值 0x3：保留值 本寄存器配置不影响以下结果：对已满的发送消息队列的写操作不会生效，对未被读取的发送消息字的写操作会覆盖之前的消息字，对空的接收消息队列或无效的接收消息字的读操作，会返回上次读取的数据或复位值。
8	BEIE	总线访问错误中断使能，其对应的错误状态包括 SR[13:8] 的各个位域。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	TFMAIE	发送消息队列非满中断使能
6	TFMEIE	发送消息队列空中断使能
5	RFMAIE	接收消息队列非空中断使能
4	RFMFIE	接收消息队列满中断使能
1	TWMEIE	发送消息字已被读取中断使能
0	RWMVIE	接收消息字有效中断使能

CR 位域

35.4.2 SR (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								RFVC				TFEC				RSVD		ERRRE	EWTRF	ERRFE	EWTFF	EAIVA	EW2RO	TFMA	TFME	RFMA	RFMF	RSVD		TWME	RWMV
N/A								RO				RO				N/A		W1C	W1C	W1C	W1C	W1C	W1C	RW	RW	RO	RO	N/A		RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0	1	1	1	0	0	0	1	0

SR [31:0]

位域	名称	描述
23-20	RFVC	接收消息队列中的有效消息数量
19-16	TFEC	发送消息队列中的剩余空间数量
13	ERRRE	访问错误状态标志：在接收消息字无效时对其进行读取
12	EWTRF	访问错误状态标志：在发送消息字未被读取时对其进行写入
11	ERRFE	访问错误状态标志：在接收消息队列为空时对其进行读取
10	EWTFF	访问错误状态标志：在发送消息队列满时对其进行写入
9	EAIVA	访问错误状态标志：访问了不存在的寄存器地址
8	EW2RO	访问错误状态标志：对接收消息字和接收消息队列进行了写操作
7	TFMA	状态标志：发送消息队列未满
6	TFME	状态标志：发送消息队列空
5	RFMA	状态标志：接收消息队列非空 在相关寄存器使能时能够触发中断
4	RFMF	状态标志：接收消息队列为满 在相关寄存器使能时能够触发中断
1	TWME	状态标志：发送消息字为空（已被读取） 在相关寄存器使能时能够触发中断
0	RWMV	状态标志：接收消息字有效 在相关寄存器使能时能够触发中断

SR 位域

35.4.3 TXREG (0x8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXREG																															
WO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXREG [31:0]

位域	名称	描述
31-0	TXREG	发送消息字

TXREG 位域

35.4.4 RXREG (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXREG																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RXREG [31:0]

位域	名称	描述
31-0	RXREG	接收消息字

RXREG 位域

35.4.5 TXWRD (0x10 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TXFIFO																															
WO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXWRD [31:0]

位域	名称	描述
31-0	TXFIFO	发送消息队列 FIFO 写入寄存器，FIFO 深度为 4，FIFO 位宽为 32bit，向该寄存器的写操作会向 FIFO 中 push 一个 word。

TXWRD 位域

35.4.6 RXWRD (0x20 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXFIFO																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RXWRD [31:0]

位域	名称	描述
31-0	RXFIFO	接收消息队列 FIFO 读出寄存器，FIFO 深度为 4，FIFO 位宽为 32bit，向该寄存器的读操作会从 FIFO 中 pop 一个 word。

RXWRD 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

36 电动控制系统概述

本章节介绍了本产品的电动控制系统 (EMDS)。本产品的电动控制系统包括 2 个 PWM 定时器、2 个正交编码器输入 QEI、2 个正交编码器输出 QEO、1 个 ΣΔ 信号接收单元，还包括可编程逻辑单元 PLB 和互联管理器 TRGM。

电动控制系统可以和片上的模拟外设如模数转换器 ADC，比较器 ACMP 等配合使用。

包括一个同步定时器，为电动控制系统提供时间戳。

所有运动控制单元和同步定时器均工作在外部总线时钟 (CLK_TOP_AHB0)，以实现最小延时。

使用任何电动控制系统的模块前应首先开启 EMDS 资源节点以使能电动控制系统时钟。

36.1 PWM 定时器 PWMV2

本产品支持 2 个 PWM 定时器，每个 PWM 支持生成 8 路独立或者 4 对互补 PWM 输出，支持死区控制和故障保护。

本产品上，PWM 模块与系统其他部分的连接关系如图 28所示：




图 28: PWM 模块外部连接示意图

- PWM 输出 pwm_out，连接到 PWM IO PWM_P 上
- 输入捕获 pwm_in 来自互联管理器 IO TRGM_P 和 PWM IO PWM_P，IO 信号首先经过互联管理器的数字滤波器，可进行滤波处理
- 触发输入 trig_in 和触发输出 trig_out 连接到互联管理器的 TRIGMUX，可连接片上多种模块和 IO
- 异步故障保护输入直接连接互联管理器 IO TRGM_P，可在无时钟状态实现故障保护
- DMA 请求连接至互联管理器的 DMAMUX 模块
- DAC 输入值来自互联管理器的 DAC 转发器
- 强制输出信号：PWM0 的 force 信号来自 QEO0 模块，PWM1 的 force 信号来自 QEO1 模块

与互联管理器数字滤波器的具体连接信号位请查阅表 172。

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 169和表 170。

与互联管理器 DMAMUX 的具体连接信号位请查阅表 171。

与互联管理器 DAC 转发器的具体连接信号位请查阅表 175。

©Shanghai HPMICRO Semiconductor Co., Ltd.

36.2 正交编码器接口 QEIV2

本产品支持 2 个正交编码器接口 QEIV2。QEI 支持外部的各种类型的正交编码器，QEI 还支持数字霍尔信号输入，用以感应电机的位置信息，并提供电机的转向，转速信息。

本产品上，QEI 模块与系统其他部分的连接关系如图 29所示：




图 29: QEI 模块外部连接示意图

- A/U 相输入，来自 IO
- B/V 相输入，来自 IO
- Z/W 相输入，来自 IO
- H0/H1 信号输入，也称为 HOME，来自 IO
- F 信号输入，也称为 FAULT，来自 IO
- 触发输出 trig_out 和触发输入 trig_in，连接到互联管理器的 TRIGMUX
- ADC 正余弦 2 相波形输入，来自互联管理器的 ADC 转发器
- DMA 请求连接至互联管理器的 DMAMUX 模块
- 位置输出，连接互联管理器的位置转发器
- 接收 SYNT 模块的时间计数信息，用以在输出位置信息时添加时间戳

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 169和表 170。

与互联管理器 ADC 转发器的具体连接信号位请查阅表 174。

与互联管理器 DMAMUX 的具体连接信号位请查阅表 171。

与互联管理器位置转发器的具体连接信号位请查阅表 173。

36.3 正交编码器输出 QEOV2

本产品支持 2 个正交编码器输出 QEOV2。QEO 支持向外部发送正交编码信号。

本产品上，QEO 模块与系统其他部分的连接关系如图 30所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 30: QEO 模块外部连接示意图

- A/U 相输出，通过 IO 输出
- B/V 相输出，通过 IO 输出
- Z/W 相输出，通过 IO 输出
- 位置输入，来自互联管理器的位置转发器
- 3 相 DAC 输出，连接到互联管理器的 DAC 转发器
- pwm_force 信号直接连接 PWM 模块，QEO0 连接 PWM0，QEO1 连接 PWM1
- 触发输入 trig_in 连接到互联管理器的 TRIGMUX

与互联管理器位置转发器的具体连接信号位请查阅表 173。

与互联管理器 DAC 转发器的具体连接信号位请查阅表 175。

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 170。

36.4 可编程逻辑单元 PLB

本产品支持 1 个可编程逻辑单元 PLB。PLB 的 64 位 trig_in 和 64 位 trig_out 都连接至互联管理器的 TRIGMUX。

通过 TRIGMUX 可连接 IO 和其他模块，以及实现 PLB 单元的多级连接。

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 169和表 170。

36.5 ΣΔ 信号接收单元 SDM

本产品上，集成了 1 个 ΣΔ 信号接收单元 SDM，内置 4 通道 SINC 数字滤波器，共可以连接 4 路外部的 ΣΔ 调制器。

本产品上，SDM 模块与系统其他部分的连接关系如图 31所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 31: SDM 模块外部连接示意图

- 4 组 CLK 和 DAT，通过 IO 输入
- 4 组 ADC 输出，连接至互联管理器的 ADC 转发器
- 16 位的触发输入，来自互联管理器的 TRIGMUX
- 4 组共 12 个触发输出，连接至互联管理器的 TRIGMUX
- 接收 SYNT 模块的时间计数信息，用以在输出位置信息时添加时间戳

与互联管理器 ADC 转发器的具体连接信号位请查阅表 174。

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 169和表 170。

36.6 同步定时器 SYNT

本产品支持 1 个同步定时器 SYNT，SYNT 支持 32 位计数器，和 8 个输出比较通道。

SYNT 的 8 个输出比较通道对应 8 位的触发输出 sync_ch0~7，连接至互联管理器的 TRIGMUX。

SYNT 的触发输入 sync 信号也来自互联管理器的 TRIGMUX。

SYNT 为电动控制系统多个模块提供 32 位时间计数信息，用以同步时间戳的生成。

与互联管理器 TRIGMUX 的具体连接信号位请查阅表 169和表 170。

36.7 互联管理器 TRGM

本产品的互联管理器 TRGM 用于电动控制系统内外各个模块的信号间互通互联，实现外设间相互同步，相互配合。

互联管理器包含以下多个子模块：

- 触发管理器 TRIGMUX
- DMA 管理器 DMAMUX
- 数字滤波器 FILTER
- 位置转发器 POS_MATRIX
- ADC 转发器 ADC_MATRIX
- DAC 转发器 DAC_MATRIX

©Shanghai HPMICRO Semiconductor Co., Ltd.

36.7.1 触发管理器 TRIGMUX

TRIGMUX 的输入信号分配见表 169：

编号	来源	描述
0	VSS	低电平
1	VDD	高电平
2	PTPC_CMP0	PTPC 输出比较 0
3	PTPC_CMP1	PTPC 输出比较 1
4	USB0_SOF	USB0 帧起始
5	DEBUG_FLAG	调试模式进入标志位
6	ESC_SYNC1	ESC 输出同步信号 1
7	ESC_SYNC0	ESC 输出同步信号 0
8	SYNT_CH00	同步定时器通道 00
9	SYNT_CH01	同步定时器通道 01
10	SYNT_CH02	同步定时器通道 02
11	SYNT_CH03	同步定时器通道 03
12	SYNT_CH04	同步定时器通道 04
13	SYNT_CH05	同步定时器通道 05
14	SYNT_CH06	同步定时器通道 06
15	SYNT_CH07	同步定时器通道 07
16	GPTMR0_OUT2	通用定时器 0 通道 2 比较
17	GPTMR0_OUT3	通用定时器 0 通道 3 比较
18	GPTMR1_OUT2	通用定时器 1 通道 2 比较
19	GPTMR1_OUT3	通用定时器 1 通道 3 比较
20	GPTMR2_OUT2	通用定时器 2 通道 2 比较
21	GPTMR2_OUT3	通用定时器 2 通道 3 比较
22	GPTMR3_OUT2	通用定时器 3 通道 2 比较
23	GPTMR3_OUT3	通用定时器 3 通道 3 比较
24	PWM0_TRGO_0	PWM0 触发输出 0
25	PWM0_TRGO_1	PWM0 触发输出 1
26	PWM0_TRGO_2	PWM0 触发输出 2
27	PWM0_TRGO_3	PWM0 触发输出 3
28	PWM0_TRGO_4	PWM0 触发输出 4
29	PWM0_TRGO_5	PWM0 触发输出 5
30	PWM0_TRGO_6	PWM0 触发输出 6
31	PWM0_TRGO_7	PWM0 触发输出 7
32	PWM1_TRGO_0	PWM1 触发输出 0
33	PWM1_TRGO_1	PWM1 触发输出 1
34	PWM1_TRGO_2	PWM1 触发输出 2
35	PWM1_TRGO_3	PWM1 触发输出 3
36	PWM1_TRGO_4	PWM1 触发输出 4

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	来源	描述
37	PWM1_TRGO_5	PWM1 触发输出 5
38	PWM1_TRGO_6	PWM1 触发输出 6
39	PWM1_TRGO_7	PWM1 触发输出 7
40	TRGM0_P00	IO TRGM_P_00（经由数字滤波）
41	TRGM0_P01	IO TRGM_P_01（经由数字滤波）
42	TRGM0_P02	IO TRGM_P_02（经由数字滤波）
43	TRGM0_P03	IO TRGM_P_03（经由数字滤波）
44	TRGM0_P04	IO TRGM_P_04（经由数字滤波）
45	TRGM0_P05	IO TRGM_P_05（经由数字滤波）
46	TRGM0_P06	IO TRGM_P_06（经由数字滤波）
47	TRGM0_P07	IO TRGM_P_07（经由数字滤波）
48	TRGM0_P08	IO TRGM_P_08（经由数字滤波）
49	TRGM0_P09	IO TRGM_P_09（经由数字滤波）
50	TRGM0_P10	IO TRGM_P_10（经由数字滤波）
51	TRGM0_P11	IO TRGM_P_11（经由数字滤波）
52	TRGM0_P12	IO TRGM_P_12（经由数字滤波）
53	TRGM0_P13	IO TRGM_P_13（经由数字滤波）
54	TRGM0_P14	IO TRGM_P_14（经由数字滤波）
55	TRGM0_P15	IO TRGM_P_15（经由数字滤波）
56	SDM0_COMPHZ0	SDM0 通道 0 幅值过 0 点通知
57	SDM0_COMPHZ1	SDM0 通道 1 幅值过 0 点通知
58	SDM0_COMPHZ2	SDM0 通道 2 幅值过 0 点通知
59	SDM0_COMPHZ3	SDM0 通道 3 幅值过 0 点通知
60	SDM0_COMPL0	SDM0 通道 0 幅值超下限通知
61	SDM0_COMPL1	SDM0 通道 1 幅值超下限通知
62	SDM0_COMPL2	SDM0 通道 2 幅值超下限通知
63	SDM0_COMPL3	SDM0 通道 3 幅值超下限通知
64	SDM0_COMPHA0	SDM0 通道 0 幅值超上限通知
65	SDM0_COMPHA1	SDM0 通道 1 幅值超上限通知
66	SDM0_COMPHA2	SDM0 通道 2 幅值超上限通知
67	SDM0_COMPHA3	SDM0 通道 3 幅值超上限通知
68	PLB_OUT00	PLB 模块输出 00
69	PLB_OUT01	PLB 模块输出 01
70	PLB_OUT02	PLB 模块输出 02
71	PLB_OUT03	PLB 模块输出 03
72	PLB_OUT04	PLB 模块输出 04
73	PLB_OUT05	PLB 模块输出 05
74	PLB_OUT06	PLB 模块输出 06
75	PLB_OUT07	PLB 模块输出 07
76	PLB_OUT08	PLB 模块输出 08

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	来源	描述
77	PLB_OUT09	PLB 模块输出 09
78	PLB_OUT10	PLB 模块输出 10
79	PLB_OUT11	PLB 模块输出 11
80	PLB_OUT12	PLB 模块输出 12
81	PLB_OUT13	PLB 模块输出 13
82	PLB_OUT14	PLB 模块输出 14
83	PLB_OUT15	PLB 模块输出 15
84	PLB_OUT16	PLB 模块输出 16
85	PLB_OUT17	PLB 模块输出 17
86	PLB_OUT18	PLB 模块输出 18
87	PLB_OUT19	PLB 模块输出 19
88	PLB_OUT20	PLB 模块输出 20
89	PLB_OUT21	PLB 模块输出 21
90	PLB_OUT22	PLB 模块输出 22
91	PLB_OUT23	PLB 模块输出 23
92	PLB_OUT24	PLB 模块输出 24
93	PLB_OUT25	PLB 模块输出 25
94	PLB_OUT26	PLB 模块输出 26
95	PLB_OUT27	PLB 模块输出 27
96	PLB_OUT28	PLB 模块输出 28
97	PLB_OUT29	PLB 模块输出 29
98	PLB_OUT30	PLB 模块输出 30
99	PLB_OUT31	PLB 模块输出 31
100	PLB_OUT32	PLB 模块输出 32
101	PLB_OUT33	PLB 模块输出 33
102	PLB_OUT34	PLB 模块输出 34
103	PLB_OUT35	PLB 模块输出 35
104	PLB_OUT36	PLB 模块输出 36
105	PLB_OUT37	PLB 模块输出 37
106	PLB_OUT38	PLB 模块输出 38
107	PLB_OUT39	PLB 模块输出 39
108	PLB_OUT40	PLB 模块输出 40
109	PLB_OUT41	PLB 模块输出 41
110	PLB_OUT42	PLB 模块输出 42
111	PLB_OUT43	PLB 模块输出 43
112	PLB_OUT44	PLB 模块输出 44
113	PLB_OUT45	PLB 模块输出 45
114	PLB_OUT46	PLB 模块输出 46
115	PLB_OUT47	PLB 模块输出 47
116	PLB_OUT48	PLB 模块输出 48

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	来源	描述
117	PLB_OUT49	PLB 模块输出 49
118	PLB_OUT50	PLB 模块输出 50
119	PLB_OUT51	PLB 模块输出 51
120	PLB_OUT52	PLB 模块输出 52
121	PLB_OUT53	PLB 模块输出 53
122	PLB_OUT54	PLB 模块输出 54
123	PLB_OUT55	PLB 模块输出 55
124	PLB_OUT56	PLB 模块输出 56
125	PLB_OUT57	PLB 模块输出 57
126	PLB_OUT58	PLB 模块输出 58
127	PLB_OUT59	PLB 模块输出 59
128	PLB_OUT60	PLB 模块输出 60
129	PLB_OUT61	PLB 模块输出 61
130	PLB_OUT62	PLB 模块输出 62
131	PLB_OUT63	PLB 模块输出 63
132	QEI0_TRIG_OUT	QEI0 触发输出
133	QEI1_TRIG_OUT	QEI1 触发输出
134	ADC0_TRIG_OUT	ADC0 触发输出
135	ADC1_TRIG_OUT	ADC1 触发输出
136	ACMP0_OUT_CH0	ACMP0 通道 0 输出
137	ACMP0_OUT_CH1	ACMP0 通道 1 输出
138	ENET0_PTP_3	ENET0 PTP 输出位 3
139	QEI0_POS_VALID	QEI0 位置输出有效脉冲
140	QEI1_POS_VALID	QEI1 位置输出有效脉冲
141	ADC0_ADC_VALID	ADC0 ADC 输出有效脉冲
142	ADC1_ADC_VALID	ADC1 ADC 输出有效脉冲
143	SDM0_ADC0_VALID	SDM0 ADC0 输出有效脉冲
144	SDM0_ADC1_VALID	SDM0 ADC1 输出有效脉冲
145	SDM0_ADC2_VALID	SDM0 ADC2 输出有效脉冲
146	SDM0_ADC3_VALID	SDM0 ADC3 输出有效脉冲
147	QEO0_DAC0_VALID	QEO0 DAC0 输出有效脉冲
148	QEO1_DAC0_VALID	QEO1 DAC0 输出有效脉冲

表 169: TRGM TRGMMUX INPUT 列表

TRIGMUX 的输出信号分配见表 170：

编号	去向	描述
0	TRGM0_P00	IO TRGM_P_00
1	TRGM0_P01	IO TRGM_P_01
2	TRGM0_P02	IO TRGM_P_02

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	去向	描述
3	TRGM0_P03	IO TRGM_P_03
4	TRGM0_P04	IO TRGM_P_04
5	TRGM0_P05	IO TRGM_P_05
6	TRGM0_P06	IO TRGM_P_06
7	TRGM0_P07	IO TRGM_P_07
8	TRGM0_P08	IO TRGM_P_08
9	TRGM0_P09	IO TRGM_P_09
10	TRGM0_P10	IO TRGM_P_10
11	TRGM0_P11	IO TRGM_P_11
12	TRGM0_P12	IO TRGM_P_12
13	TRGM0_P13	IO TRGM_P_13
14	TRGM0_P14	IO TRGM_P_14
15	TRGM0_P15	IO TRGM_P_15
16	PWM0_TRIG_IN_0	PWM0 触发输入 0
17	PWM0_TRIG_IN_1	PWM0 触发输入 1
18	PWM0_TRIG_IN_2	PWM0 触发输入 2
19	PWM0_TRIG_IN_3	PWM0 触发输入 3
20	PWM0_TRIG_IN_4	PWM0 触发输入 4
21	PWM0_TRIG_IN_5	PWM0 触发输入 5
22	PWM0_TRIG_IN_6	PWM0 触发输入 6
23	PWM0_TRIG_IN_7	PWM0 触发输入 7
24	PWM1_TRIG_IN_0	PWM1 触发输入 0
25	PWM1_TRIG_IN_1	PWM1 触发输入 1
26	PWM1_TRIG_IN_2	PWM1 触发输入 2
27	PWM1_TRIG_IN_3	PWM1 触发输入 3
28	PWM1_TRIG_IN_4	PWM1 触发输入 4
29	PWM1_TRIG_IN_5	PWM1 触发输入 5
30	PWM1_TRIG_IN_6	PWM1 触发输入 6
31	PWM1_TRIG_IN_7	PWM1 触发输入 7
32	ADC0_STRGI	ADC0 序列转换触发
33	ADC1_STRGI	ADC1 序列转换触发
34	ADCX_PTRGI0A	ADC 抢占转换触发 0A
35	ADCX_PTRGI0B	ADC 抢占转换触发 0B
36	ADCX_PTRGI0C	ADC 抢占转换触发 0C
37	ADCX_PTRGI1A	ADC 抢占转换触发 1A
38	ADCX_PTRGI1B	ADC 抢占转换触发 1B
39	ADCX_PTRGI1C	ADC 抢占转换触发 1C
40	ADCX_PTRGI2A	ADC 抢占转换触发 2A
41	ADCX_PTRGI2B	ADC 抢占转换触发 2B
42	ADCX_PTRGI2C	ADC 抢占转换触发 2C

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	去向	描述
43	ADCX_PTRGI3A	ADC 抢占转换触发 3A
44	ADCX_PTRGI3B	ADC 抢占转换触发 3B
45	ADCX_PTRGI3C	ADC 抢占转换触发 3C
46	QEI0_TRIG_IN	QEI0 触发输入
47	QEI1_TRIG_IN	QEI1 触发输入
48	QEI0_PAUSE	QEI0 暂停
49	QEI1_PAUSE	QEI1 暂停
50	QEO0_TRIG_IN_0	QEO0 触发输入 0
51	QEO0_TRIG_IN_1	QEO0 触发输入 1
52	QEO1_TRIG_IN_0	QEO1 触发输入 0
53	QEO1_TRIG_IN_1	QEO1 触发输入 1
54	ACMP0_WIN_CH_0	ACMP0 通道 0 窗口
55	ACMP0_WIN_CH_1	ACMP0 通道 1 窗口
56	GPTMR0_CAPT_2	通用定时器 0 通道 2 捕获
57	GPTMR0_CAPT_3	通用定时器 0 通道 3 捕获
58	GPTMR1_CAPT_2	通用定时器 1 通道 2 捕获
59	GPTMR1_CAPT_3	通用定时器 1 通道 3 捕获
60	GPTMR2_CAPT_2	通用定时器 2 通道 2 捕获
61	GPTMR2_CAPT_3	通用定时器 2 通道 3 捕获
62	GPTMR3_CAPT_2	通用定时器 3 通道 2 捕获
63	GPTMR3_CAPT_3	通用定时器 3 通道 3 捕获
64	GPTMR0_SYNC	通用定时器 0 同步
65	GPTMR1_SYNC	通用定时器 1 同步
66	GPTMR2_SYNC	通用定时器 2 同步
67	GPTMR3_SYNC	通用定时器 3 同步
68	PTPC_CAPT_0	PTPC 输入捕获 0
69	PTPC_CAPT_1	PTPC 输入捕获 1
70	UART_TRIG0	UART0 ~ UART3 触发
71	UART_TRIG1	UART4 ~ UART7 触发
72	SDM0_PWM_SOC00	SDM 的同步事件输入 0
73	SDM0_PWM_SOC01	SDM 的同步事件输入 1
74	SDM0_PWM_SOC02	SDM 的同步事件输入 2
75	SDM0_PWM_SOC03	SDM 的同步事件输入 3
76	SDM0_PWM_SOC04	SDM 的同步事件输入 4
77	SDM0_PWM_SOC05	SDM 的同步事件输入 5
78	SDM0_PWM_SOC06	SDM 的同步事件输入 6
79	SDM0_PWM_SOC07	SDM 的同步事件输入 7
80	SDM0_PWM_SOC08	SDM 的同步事件输入 8
81	SDM0_PWM_SOC09	SDM 的同步事件输入 9
82	SDM0_PWM_SOC10	SDM 的同步事件输入 10

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	去向	描述
83	SDM0_PWM_SOC11	SDM 的同步事件输入 11
84	SDM0_PWM_SOC12	SDM 的同步事件输入 12
85	SDM0_PWM_SOC13	SDM 的同步事件输入 13
86	SDM0_PWM_SOC14	SDM 的同步事件输入 14
87	SDM0_PWM_SOC15	SDM 的同步事件输入 15
88	PLB_IN_00	PLB 模块输入 00
89	PLB_IN_01	PLB 模块输入 01
90	PLB_IN_02	PLB 模块输入 02
91	PLB_IN_03	PLB 模块输入 03
92	PLB_IN_04	PLB 模块输入 04
93	PLB_IN_05	PLB 模块输入 05
94	PLB_IN_06	PLB 模块输入 06
95	PLB_IN_07	PLB 模块输入 07
96	PLB_IN_08	PLB 模块输入 08
97	PLB_IN_09	PLB 模块输入 09
98	PLB_IN_10	PLB 模块输入 10
99	PLB_IN_11	PLB 模块输入 11
100	PLB_IN_12	PLB 模块输入 12
101	PLB_IN_13	PLB 模块输入 13
102	PLB_IN_14	PLB 模块输入 14
103	PLB_IN_15	PLB 模块输入 15
104	PLB_IN_16	PLB 模块输入 16
105	PLB_IN_17	PLB 模块输入 17
106	PLB_IN_18	PLB 模块输入 18
107	PLB_IN_19	PLB 模块输入 19
108	PLB_IN_20	PLB 模块输入 20
109	PLB_IN_21	PLB 模块输入 21
110	PLB_IN_22	PLB 模块输入 22
111	PLB_IN_23	PLB 模块输入 23
112	PLB_IN_24	PLB 模块输入 24
113	PLB_IN_25	PLB 模块输入 25
114	PLB_IN_26	PLB 模块输入 26
115	PLB_IN_27	PLB 模块输入 27
116	PLB_IN_28	PLB 模块输入 28
117	PLB_IN_29	PLB 模块输入 29
118	PLB_IN_30	PLB 模块输入 30
119	PLB_IN_31	PLB 模块输入 31
120	PLB_IN_32	PLB 模块输入 32
121	PLB_IN_33	PLB 模块输入 33
122	PLB_IN_34	PLB 模块输入 34

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	去向	描述
123	PLB_IN_35	PLB 模块输入 35
124	PLB_IN_36	PLB 模块输入 36
125	PLB_IN_37	PLB 模块输入 37
126	PLB_IN_38	PLB 模块输入 38
127	PLB_IN_39	PLB 模块输入 39
128	PLB_IN_40	PLB 模块输入 40
129	PLB_IN_41	PLB 模块输入 41
130	PLB_IN_42	PLB 模块输入 42
131	PLB_IN_43	PLB 模块输入 43
132	PLB_IN_44	PLB 模块输入 44
133	PLB_IN_45	PLB 模块输入 45
134	PLB_IN_46	PLB 模块输入 46
135	PLB_IN_47	PLB 模块输入 47
136	PLB_IN_48	PLB 模块输入 48
137	PLB_IN_49	PLB 模块输入 49
138	PLB_IN_50	PLB 模块输入 50
139	PLB_IN_51	PLB 模块输入 51
140	PLB_IN_52	PLB 模块输入 52
141	PLB_IN_53	PLB 模块输入 53
142	PLB_IN_54	PLB 模块输入 54
143	PLB_IN_55	PLB 模块输入 55
144	PLB_IN_56	PLB 模块输入 56
145	PLB_IN_57	PLB 模块输入 57
146	PLB_IN_58	PLB 模块输入 58
147	PLB_IN_59	PLB 模块输入 59
148	PLB_IN_60	PLB 模块输入 60
149	PLB_IN_61	PLB 模块输入 61
150	PLB_IN_62	PLB 模块输入 62
151	PLB_IN_63	PLB 模块输入 63
152	SYNT_SYNC	同步定时器同步
153	DCCS_TRIG	DCDC 时钟控制系统触发
154	IRQ_TRGM_0	互联管理器中断 0
155	IRQ_TRGM_1	互联管理器中断 1
156	DMA_TRGM_0	互联管理器 DMA 请求 0
157	DMA_TRGM_1	互联管理器 DMA 请求 1
158	ESC_LATCH0	ESC 输入锁存信号 0

表 170: TRGM TRGMMUX OUTPUT 列表

用户可以将 TRIGMUX 的任意输入信号连接到任意输出。

注意：将电动控制系统内部信号连接到电动控制系统外时，需要考虑时钟频率和信号有效长度。

©Shanghai HPMICRO Semiconductor Co., Ltd.

36.7.2 DMA 管理器 DMAMUX

电动控制系统内有较多的 DMA 请求，先在电动控制系统内部使用 DMAMUX 进行多路选择处理，最终合并为 8 个 DMA 请求，再送交 SoC 的 DMAMUX。

互联管理器的 DMAMUX 的 DMA 请求输入分配见表 171：

编号	来源	描述
0	PWM0_0	PWM0 DMA0
1	PWM0_1	PWM0 DMA1
2	PWM0_2	PWM0 DMA2
3	PWM0_3	PWM0 DMA3
4	PWM1_0	PWM1 DMA0
5	PWM1_1	PWM1 DMA1
6	PWM1_2	PWM1 DMA2
7	PWM1_3	PWM1 DMA3
8	QEI0	QEI0
9	QEI1	QEI1
10	TRGM_0	TRGM DMA0
11	TRGM_1	TRGM DMA1

表 171: TRGM TRGMMUX DMA 列表

36.7.3 数字滤波器 FILTER

互联管理器的数字滤波器能够对 PWM_P 和 TRGM_P 的 IO 输入信号进行滤波处理。

数字滤波器的输入输出连接分配见表 172：

编号	IO 名称	连接 1	连接 2	说明
0	PWM0_P_0	PWM0_IN_0		PWM0 输入捕获 0
1	PWM0_P_1	PWM0_IN_1		PWM0 输入捕获 1
2	PWM0_P_2	PWM0_IN_2		PWM0 输入捕获 2
3	PWM0_P_3	PWM0_IN_3		PWM0 输入捕获 3
4	PWM0_P_4	PWM0_IN_4		PWM0 输入捕获 4
5	PWM0_P_5	PWM0_IN_5		PWM0 输入捕获 5
6	PWM0_P_6	PWM0_IN_6		PWM0 输入捕获 6
7	PWM0_P_7	PWM0_IN_7		PWM0 输入捕获 7
8	PWM1_P_0	PWM1_IN_0		PWM1 输入捕获 0
9	PWM1_P_1	PWM1_IN_1		PWM1 输入捕获 1
10	PWM1_P_2	PWM1_IN_2		PWM1 输入捕获 2
11	PWM1_P_3	PWM1_IN_3		PWM1 输入捕获 3
12	PWM1_P_4	PWM1_IN_4		PWM1 输入捕获 4
13	PWM1_P_5	PWM1_IN_5		PWM1 输入捕获 5
14	PWM1_P_6	PWM1_IN_6		PWM1 输入捕获 6

©Shanghai HPMICRO Semiconductor Co., Ltd.

编号	IO 名称	连接 1	连接 2	说明
15	PWM1_P_7	PWM1_IN_7		PWM1 输入捕获 7
16	TRGM_P_00	PWM0_IN_8	TRGM_P_00	TRGM IO 输入 00 和 PWM0 输入捕获 8
17	TRGM_P_01	PWM0_IN_9	TRGM_P_01	TRGM IO 输入 01 和 PWM0 输入捕获 9
18	TRGM_P_02	PWM0_IN_10	TRGM_P_02	TRGM IO 输入 02 和 PWM0 输入捕获 10
19	TRGM_P_03	PWM0_IN_11	TRGM_P_03	TRGM IO 输入 03 和 PWM0 输入捕获 11
20	TRGM_P_04	PWM0_IN_12	TRGM_P_04	TRGM IO 输入 04 和 PWM0 输入捕获 12
21	TRGM_P_05	PWM0_IN_13	TRGM_P_05	TRGM IO 输入 05 和 PWM0 输入捕获 13
22	TRGM_P_06	PWM0_IN_14	TRGM_P_06	TRGM IO 输入 06 和 PWM0 输入捕获 14
23	TRGM_P_07	PWM0_IN_15	TRGM_P_07	TRGM IO 输入 07 和 PWM0 输入捕获 15
24	TRGM_P_08	PWM1_IN_8	TRGM_P_08	TRGM IO 输入 08 和 PWM1 输入捕获 8
25	TRGM_P_09	PWM1_IN_9	TRGM_P_09	TRGM IO 输入 09 和 PWM1 输入捕获 9
26	TRGM_P_10	PWM1_IN_10	TRGM_P_10	TRGM IO 输入 10 和 PWM1 输入捕获 10
27	TRGM_P_11	PWM1_IN_11	TRGM_P_11	TRGM IO 输入 11 和 PWM1 输入捕获 11
28	TRGM_P_12	PWM1_IN_12	TRGM_P_12	TRGM IO 输入 12 和 PWM1 输入捕获 12
29	TRGM_P_13	PWM1_IN_13	TRGM_P_13	TRGM IO 输入 13 和 PWM1 输入捕获 13
30	TRGM_P_14	PWM1_IN_14	TRGM_P_14	TRGM IO 输入 14 和 PWM1 输入捕获 14
31	TRGM_P_15	PWM1_IN_15	TRGM_P_15	TRGM IO 输入 15 和 PWM1 输入捕获 15

表 172: TRGM_FILTER 列表

36.7.4 位置转发器 POS_MATRIX

电动控制系统提供位置（position）数据在模块间的传输通路，POS 数据经由位置转发器在模块间直接传输，无需 CPU 或 DMA 参与搬运。

本产品上能够输出 POS 数据的模块有 QEI，能够接收 POS 数据的有 QEO。

位置转发器的输入输出通道分配见表 173：

©Shanghai HPMICRO Semiconductor Co., Ltd.

输入编号	输入源	输出编号	输出目的地
0	QEI0	0	QEO0
1	QEI1	1	QEO1

表 173: TRGM_POS_MATRIX 列表

36.7.5 ADC 数据转发器 ADC_MATRIX

电动控制系统提供模数转换（ADC）数据在模块间的传输通路，ADC 数据经由 ADC 转发器在模块间直接传输，无需 CPU 或 DMA 参与搬运。

本产品上能够输出 ADC 数据的模块有 ADC 和 SDM，能够接收 POS 数据的有 QEI。

ADC 转发器的输入输出通道分配见表 174：

输入编号	输入源	输出编号	输出目的地
0	ADC0	0	QEI0_ADC0
1	ADC1	1	QEI0_ADC1
2	SDM0_ADC0	2	QEI1_ADC0
3	SDM0_ADC1	3	QEI1_ADC1
4	SDM0_ADC2		
5	SDM0_ADC3		

表 174: TRGM_ADC_MATRIX 列表

36.7.6 DAC 数据转发器 DAC_MATRIX

电动控制系统提供数模转换（DAC）数据在模块间的传输通路，DAC 数据经由 DAC 转发器在模块间直接传输，无需 CPU 或 DMA 参与搬运。

本产品上能够输出 DAC 数据的模块有 QEO，能够接收 DAC 数据的有 ACMP 和 PWM。

DAC 转发器的输入输出通道分配见表 175：

输入编号	输入源	输出编号	输出目的地
0	QEO0_DAC0	0	ACMP0_CH0
1	QEO0_DAC1	1	ACMP0_CH1
2	QEO0_DAC2	2	PWM0_DAC0
3	QEO1_DAC0	3	PWM0_DAC1
4	QEO1_DAC1	4	PWM0_DAC2
5	QEO1_DAC2	5	PWM0_DAC3
		6	PWM1_DAC0
		7	PWM1_DAC1
		8	PWM1_DAC2
		9	PWM1_DAC3

表 175: TRGM_DAC_MATRIX 列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

37 脉冲宽度调制模块 PWMv2

本章节介绍了脉冲宽度调制模块 PWMv2 的主要功能和特性。

37.1 特性总结

PWMv2 的特性如下：

- 包含 4 个 PWM 生成子模块，支持共 8 路独立 PWM 或 4 对互补 PWM 输出
  - 每个 PWM 生成子模块包含 1 个 32 位计数器，其中 24 位整数计数和 8 位小数计数，各子模块计数器支持同步
  - PWM 子模块支持 2 路独立 PWM 或 1 对互补 PWM 输出
- 支持高分辨率 PWM 输出，输出精度可达 100ps
- 互补 PWM 输出支持死区插入
- 支持 PWM 强制输出
- 支持故障保护
- 计数器周期由可配置的重载值决定，计数值重载值配置和更新由计算单元执行
- 支持 24 个比较值
- 比较值 0~15 固定分配到 4 个 PWM 生成子模块
- 比较值 16~23 可自由分配
- 比较值支持由影子寄存器或通用计算单元配置
- 支持 28 个影子寄存器，可用于配置计数器重载值和比较值
- 支持 16 个通用计算单元，可用于配置比较值和计数器
- 支持 4 个 DAC 值，DAC 值参与通用计算单元和计数器计算单元运算
- DAC 值可由软件配置，或由外部其他模块输入
- 支持 8 个通用触发输入
- 支持 8 个通用触发输出

37.2 框图

PWMv2 的系统框图如图 32。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 32: PWMv2 系统框图

37.3 管脚说明

PWMxP[7:0]，输入或输出，可作为 PWM 输出或者 PWM 输入捕获。

37.4 功能描述

37.4.1 影子寄存器

PWMv2 模块包含 28 个 32 位的影子寄存器，软件直接读写影子寄存器的值，影子寄存器可以直接或者间接地用于计数器，计数器重载值，比较值，计数器计算单元或者通用计算单元。PWM 输出波形通常由比较值，计数器重载值的工作寄存器的值直接控制，而影子寄存器的值需要特定的机制才能更新到工作寄存器，因此把这些寄存器命名为影子寄存器（SHADOW_VAL）。

37.4.2 DAC 输入

PWMv2 模块包含 4 个 32 位的 DAC 输入，DAC 输入的值可以直接或者间接地用于计数器，计数器重载值，比较值，计数器计算单元或者通用计算单元，影响到 PWM 输出波形。PWMv2 的 DAC 输入值可以由 PWMv2 以外的其他片上模块生成，其值可以通过DAC_VALUE<n>_SV寄存器读取。

当GLB_CTRL2 [DAC_SW_MODE] 可以设置 DAC 值由软件写入或者来自片上其他模块。DAC_SW-MODE位域宽度为 4，每位对应一个 DAC 输入，当某位 n 置 1 时，DAC_VALUE<n>_SV寄存器可由软件读写。

37.4.3 时间基准

PWMv2 支持 4 个 PWM 生成子模块，每个子模块包含一个 32 位计数器，计数器构成了输出信号的时间基准。

PWMv2 包含 4 个计数器，计数器当前值可由CNT<n>_VAL读出，该寄存器为 32 位，其中高 24 位为整数计

©Shanghai HPMICRO Semiconductor Co., Ltd.

数位，低 8 位为小数计数位。整数计数位按照 PWMv2 的时钟计数，小数计数位用于高分辨率 PWM 模式。

4 个计数器支持单调向上计数，计数器从 0 开始计数，当计数器计数到重载 (Reload) 值时，生成重载事件，在IRQ_STS_RELOAD寄存器内，相应的标志位会置 1，重载后，计数器重新从 0 开始计数。寄存器CNT_RELOAD-WORK<n>包含了计数器 n 当前的重载值。重载值决定了计数器的计数周期。

37.4.4 计数器计算单元

计数器当前的重载值CNT_RELOAD_WORK<n>为只读寄存器，其值由各个计数器的计算单元决定，计数器 n 计算单元的输出连接到CNT_RELOAD_WORK<n>寄存器。

计数器计算单元的工作模式如图 33：




图 33: PWMv2 计数器计算单元示意图

$$p = \text{cnt_d_param}/8$$

$$\text{Reload} = \max\{\min\{D \cdot p + T,\ \text{SHADOW_VAL[cnt_lim_up]}\},\ \text{SHADOW_VAL[cnt_lim_lo]}\}$$

其中：

- T 可由CNT_CFG1<n> [CNT_IN_OFF] 配置，从影子寄存器SHADOW_VAL[27:0] 中选择一个作为 T 输入计算单元，如CNT_IN_OFF = 3，则SHADOW_VAL[3] 作为计数器计算单元的 T 输入。
- D 可由CNT_CFG1<n> [CNT_DAC_INDEX] 配置，从DAC_VALUE<n>_SV中选择 1 个作为 D 输入计算单元，如CNT_DAC_INDEX = 1，则DAC_VALUE1_SV作为计数器计算单元的 D 输入。
- p 是乘法系数，由CNT_CFG0<n> [CNT_D_PARAM] 配置，CNT_D_PARAM位域为 5 位，其中最高位为符号位，CNT_D_PARAM[4] = 1'b0，p 为正数，p = CNT_D_PARAM[3:0] / 8，CNT_D_PARAM[4] = 1'b1，p 为负数，p = -CNT_D_PARAM[3:0] / 8。因此 p 的可取值范围为-15/8, -14/8,……，-1/8, 0, 1/8, 2/8, ……，15/8。

  显然，如果配置 p = 0，则计数器计算单元的结果与 DAC 值无关，只由 T 决定，既重载值等于选中的SHADOW_VAL寄存器值。

计数器计算单元支持对输出结果进行检查并限幅，CNT_CFG1<n> [CNT_LU_EN] 位置 1，可以对计算结果限制上限，如果结果大于上限，则输出限制为特定的上限值，CNT_CFG1<n> [CNT_LL_EN] 位置 1，可以对计算结果限制下限，如果结果小于下限，则输出限制为特定的下限值。

CNT_CFG1<n> [CNT_LIM_UP] 位可以配置上限值，CNT_LIM_UP是影子寄存器的索引编号，比如CNT_LIM-UP = 5'b00000，那么影子寄存器SHADOW_VAL[0] 的值，就是计算单元的结果上限。

CNT_CFG1<n> [CNT_LIM_LO] 位可以配置下限值，CNT_LIM_LO是影子寄存器的索引编号，比如CNT_LIM-LO = 5'b00001，那么影子寄存器SHADOW_VAL[1] 的值，就是计算单元的结果下限。

©Shanghai HPMICRO Semiconductor Co., Ltd.

如果用户通过软件或其他方式更新了计数器计算单元 n 的任意相关量，如 T，D，p，计数器计算单元的输出也会同步更新，但是其结果不一定立刻更新到CNT_RELOAD_WORK<n>，进而改变计数器的计数周期，而是由CNT_CFG0<n> [RLD_UPDATE_TIME] 的配置决定。

- RLD_UPDATE_TIME = 2'b00 时，WORK_CTRL1 [SHADOW_LOCK] 位置 1 时更新
- RLD_UPDATE_TIME = 2'b01 时，CNT_CFG0<n> [RLD_CMP_SEL0] 或者 [RLD_CM_SEL1] 选中的比较值与计数器值匹配时更新
- RLD_UPDATE_TIME = 2'b10 时，计数器重载时更新
- RLD_UPDATE_TIME = 2'b11 时，CNT_CFG0<n> [RLD_TRIG_SEL] 选中的通用触发输入信号上升沿时更新

寄存器CNT_GLBCFG可用于控制计数器，TIME_ENABLE[3:0] 位可以用于打开或者关闭 4 个计数器，将TIME_RESET[3:0] 中的 1 位或者多位置 1 可以将计数器复位至 0。

37.4.5 PWM 生成

PWMv2 支持 4 个 PWM 生成子模块，每个子模块包含一个 32 位计数器和 4 个 32 位比较值，并支持输出 2 路独立或者 1 对互补的 PWM 输出，计数器的值和比较值的关系，决定了 PWM 的输出波形。

下文将阐述 PWM 的波形生成机制，为方便起见，一个 PWM 生成子模块的输出称为输出为 X 和 Y，4 个比较值按序号由小到大称为 a，b，c，d，对应计数器的重载值CNT_RELOAD_WORK<n>，也就是计数器的计数周期称为 T。

PWM_CFG1<n> [PAIR_MODE] 位清 0 时 (n = 0, 2, 4, 6)，输出 X 和 Y 相互独立，当PWM_CFG0<n> [TRIGSEL4] 清 0 时，X 的输出波形取决于 a 和 b，Y 的输出波形取决于 c 和 d，以输出 X 为例：

- b <= T 时，输出如图 34
  - a < b，当 a <= CNT < b 时，X 输出高电平，其余时刻输出低电平
  - b < a，X 总是输出低电平
- b>T，并且 a<=T 时，输出如图 35
  - b >= (T+a)，X 总是输出高电平
  - b <= (T+a)，(b-T) <= CNT < a 时 X 输出低电平，其余时刻输出高电平
- b>T, 并且 a > T，输出如图 36
  - a > b，X 总是输出低电平
  - a < b，(a-T) <= CNT < (b -T) 时 X 输出高电平，其余时刻输出低电平
- b >= 2T，则不输出波形




图 34: PWM 输出示意图（b<=T）

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 35: PWM 输出示意图（a<=T, b>T）




图 36: PWM 输出示意图（a>T, b>T）

当PWM_CFG0<n> [TRIG_SEL4] 置 1 时 (n = 0, 2, 4, 6)，输出 X 取决于 a, b, c, d，建议用户设置的 4 个比较值满足 a < b < c < d。

37.4.6 Burst 发波

PWM 输出支持 Burst 发波，Burst 发波是指，计数器生成指定数目的 PWM 周期，也就是发生过指定次数的重载后，停止 PWM 输出。用户可以通过CNT_CFG3<n> [CNT_BURST] 配置计数器 n 的 Burst 数目。当CNT-BURST配置为 0 时，表示计数 1 个周期，配置为 1 时，表示计数 2 个周期，配置为 0xFFFF 时，表示持续计数。

无论CNT_BURST如何配置，PWM 在软件或硬件触发后，开始输出

- CNT_GLBCFG寄存器的CNT_SW_START[3:0] 位域，置 1，实现软件触发，该位域 4 位，每位对应 PWMv2 的 1 个计数器
- CNT_CFG3 [CNT_HW_START_EN] 位置 1，使能硬件触发，随后通过配置CNT_CFG3 [CNT_ START-SEL] 位域，选择触发输入之一，作为硬件触发信号

触发之后，Burst 发波与比较值和计数器的周期，即重载值CNT_RELOAD_WORK<n>有关。方便起见，称呼计数器的重载值，也就是计数周期为 T。将这个计数器对应波形生成相关的 4 个比较值，按序号从低到高称为 a，b，c，d。

- 如果 a < T, b < T，则在计数器第一次重载后，开始输出波形
- 如果 a > T 或者 b > T，则在计数器匹配最大的比较值后，开始输出波形

CNT_BURST配置不为 0xFFFF 时，即 PWM 输出为有限个数周期时，PWM 输出的停止也与比较值和 T 的关系有关

- 如果 a <= T, b < =T，则计数器最后一次重载后，结束输出波形
- 如果 a > T 或者 b > T，则计数器最后一次重载后，计数器匹配最大的比较值后，结束输出波形

©Shanghai HPMICRO Semiconductor Co., Ltd.

图 37给出了当CNT_BURST设置为 0，即 Burst 发波只输出 1 个周期时，对应不同 a，b，T 的值时，生成波形示意。




图 37: PWM Burst 发波输出

37.4.7 互补 PWM 和死区

PWM_CFG1<n> [PAIR_MODE] 位置 1 时 (n = 0, 2, 4, 6)，输出 X 和输出 Y 为成对 PWM，此时输出 Y 的 PWM 输出配置无效，输出 Y 为输出 X 的互补。

当输出 X 和输出 Y 成输出一对互补的 PWM 输出时，用户可以通过死区控制模块，在成对的输出参考信号的翻转之间插入一定的延时，避免受 PWM 输出控制的外部开关同时导通。

PWMv2 允许用户在 2 路互补的参考信号上插入的不同的延时。这样用户可以根据片外开关器件的特性，优化死区时间。

用户可以通过配置PWM_DEAD<n>[DEAD_AREA] 位来配置死区的长度，必须同时配置成对的 X 和 Y 的相应死区控制位才能正确地生成死区。

例如，当把 PWM 输出 0 和输出 1 配置成互补的 PWM 输出时，需要配置：PWM_DEAD<0>[DEAD_AREA]

©Shanghai HPMICRO Semiconductor Co., Ltd.

可以把输出 0 的上升沿推迟若干个时钟周期。PWM_DEAD<1>[DEAD_AREA] 可以把输出 1 的上升沿推迟若干个时钟周期。

DEAD_AREA位域长度为 24 位，其中高 16 位为整数，低 8 位为小数，用于高分辨率 PWM 输出的死区配置，死区的最小长度为 2 个时钟周期，既DEAD_AREA最小需要配置为 0x200。

37.4.8 比较值

PWMv2 支持 8 路 PWM 输出，输出和计数器，比较值的对应关系如下：

- 输出 0 和 1，对应计数器 0，比较值 0，1，2，3
- 输出 2 和 3，对应计数器 1，比较值 4，5，6，7
- 输出 4 和 5，对应计数器 2，比较值 8，9，10，11
- 输出 6 和 7，对应计数器 3，比较值 12，13，14，15

PWMv2 支持共 24 个比较值，比较值 0~15 固定在 4 个 PWM 生成子模块中，直接参与 PWM 输出波形生成，另外计数器计数值匹配比较值时，生成比较事件，IRQ_STS_CMP寄存器内对应的标志位会置 1。

比较值 16~23 可以任意映射到 4 个计数器之一，当选中的计数器匹配比较值时，生成比较事件，IRQ_STS-CMP寄存器内对应的标志位会置 1。用户配置CMP_CFG<n> [CMP_CNT] 位可以把比较值 n(n = 16, 17，……,23) 映射到 4 个计数器之一。比如CMP_CFG16 [CMP_CNT] = 2'b00，则计数器 0 计数到比较值 16 时，生成比较事件，IRQ_STS_CMP寄存器的位 16 置 1。

注意：如果四个计数器重载值不一样，当比较值用于触发输出，生成比较事件（IRQ_STS_CMP），或用于RLD-CMP_SEL0，RLD_CMP_SEL1时，以下 12 个可能出错：

1,2,3,4,6,7,8,9,11,12,13,14 (k*4+i, k=0123;i=0123;k!=i)

出错条件是：比较值 cmp[k*4+i] 大于重载值 rld[i] (k*4+i, k=0123;i=0123;k!=i)

建议选择其他 12 个比较点

用户可以通过CMP_CFG<n>寄存器设置比较值 n，CMP_CFG<n> [CMP_IN_SEL] 可以配置比较值 n 的来源：

- 0x00~0x1B，来自影子寄存器 0~28
- 0x20~0x2F，来自通用计算单元 0~15
- 0x30~0x37，来自 PWM 输入捕获值CAPTURE_POS[7:0]
- 0x38~0x3B，等于计数器 0~3 重载值CNT_RELOAD_WORK<n>的 1/4
- 0x3E，等于 0xFFFFF000
- 0x3F，等于 0xFFFFFF00
- 其他值，等于 0

如上所述，用户可以将比较值的来源配置为来自某个影子寄存器，通过更新影子寄存器来更新比较值。也可以将比较值来源设置为通用计算单元，或者快速固定为 0 或者某个大数（如 0xFFFFFF00）。

当比较值的来源更新时，比较值不一定即时随之更新，而是根据CMP_CFG<n> [CMP_UPDATE_TIME] 的设置，在某个特定时刻更新。

- 000: WORK_CTRL1 [SHADOW_LOCK] 位置 1 后更新
- 001: 立刻更新
- 010: 对应的计数器重载时更新
- 011: CMP_CFG<n> [CMP_TRIG_SEL] 选中的比较值更新触发信号发生上升沿时更新

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 100: CNT_CFG0<n> [RLD_CMP_SEL0] 选中的比较值与计数器值匹配时更新
- 101: CNT_CFG0<n> [RLD_CMP_SEL1] 选中的比较值与计数器值匹配时更新

37.4.9 通用计算单元

PWMv2 包含 16 个通用计算单元，这些计算单元的输出用来更新 PWM 生成子模块的比较值以及计数器值，用于复杂和灵活的波形生成。

通用计算单元的工作模式如图 38：




图 38: PWMv2 通用计算单元

$$pD = cnt_d_param/8$$

$$pT = cnt_t_param/8$$

$$Output = \max\{\min\{D \cdot pD + S + T \cdot pT,\ UP_LIM\},\ LO_LIM\}$$

其中：

- T 可由CAL_CFG1<n> [CAL_T_INDEX] 配置，从 4 个计数器的当前重载值CNT_RELOAD_WORK中选择一个作为 T 输入计算单元，如CAL_T_INDEX = 3，则计数器 3 的当前重载值CNT_RELOAD_WORK [3] 作为通用计算单元的 T 输入。
- pT 是乘法系数，由CAL_CFG0<n> [CAL_T_PARAM] 配置，CAL_T_PARAM位域为 5 位，其中最高位为符号位，CAL_T_PARAM [4] = 1'b0，pT 为正数，pT = CAL_T_PARAM [3:0] / 8，CAL_T_PARAM [4] = 1'b1，pT 为负数，p T= - CAL_T_PARAM [3:0] / 8。因此 pT 的可取值范围为-15/8, -14/8, ……，-1/8, 0, 1/8, 2/8, ……，15/8。
- D 可由CAL_CFG1<n> [CAL_IN_INDEX] 配置，取值 0~3 时，从DAC_VALUE<x>_SV中, 取值 4~7 时，从 4 个计数器的当前值CNT<y>_VAL中选择 1 个作为 D 输入计算单元，如CAL_IN_INDEX = 1，则DAC-VALUE1_SV作为计数器计算单元的 D 输入，如CAL_IN_INDEX =6，则CNT2_VAL作为计数器计算单元的 D 输入。
- pD 是乘法系数，由CAL_CFG0<n> [CAL_D_PARAM] 配置，CAL_D_PARAM位域为 5 位，其中最高位为符号位，CAL_D_PARAM [4] = 1'b0，pD 为正数，pD = CAL_D_PARAM [3:0] / 8，CAL_D_PARAM [4] = 1'b1，pD 为负数，pD = -CAL_D_PARAM [3:0] / 8。因此 pD 的可取值范围为-15/8, -14/8,……，-1/8, 0, 1/8, 2/8, ……，15/8。
- S 可由CAL_CFG1<n> [CAL_IN_OFF] 配置，从影子寄存器SHADOW_VAL[27:0] 中选择一个作为 S 输入计算单元，如CAL_IN_OFF = 3，则SHADOW_VAL[3] 作为通用计算单元的 S 输入。

通用计算单元支持对输出结果进行检查并限幅，CAL_CFG1<n> [CAL_LU_EN] 位置 1，可以对计算结果限制

©Shanghai HPMICRO Semiconductor Co., Ltd.

上限，如果结果大于上限，则输出限制为特定的上限值，CAL_CFG1<n> [CAL_LL_EN] 位置 1，可以对计算结果限制下限，如果结果小于下限，则输出限制为特定的下限值。

通用计算单元的上限和下限设置如图 39：




图 39: PWMv2 通用计算单元限幅

$$pUP = cnt_lu_param/8$$
$$pLO = cnt_ll_param/8$$
$$UP_LIM = UPIN + T \cdot pUP$$
$$LO_LIM = LOIN + T \cdot pLO$$

其中：

- T 由CAL_CFG1<n> [CAL_T_INDEX] 配置，从 4 个计数器的当前重载值CNT_RELOAD_WORK中选择一个作为 T 参与上限和下限的计算。
- pUP 和 pLO 是乘法系数，由CAL_CFG0<n> [CAL_LU_PARAM] 和 [CAL_LL_PARAM] 配置，以 pUP 为例，CAL_LU_PARAM位域为 5 位，其中最高位为符号位，CAL_LU_PARAM [4] = 1'b0，pUP 为正数，pUP= CAL_LU_PARAM [3:0] / 8，CAL_LU_PARAM [4] = 1'b1，pUP 为负数，pUP = -CAL_LU_PARAM [3:0] / 8。因此 pUP 和 pLO 的可取值范围为-15/8, -14/8, ……，-1/8, 0, 1/8, 2/8, ……，15/8。
- UPIN 和 LOIN 分别由CAL_CFG1<n> [CAL_LIM_UP] 和 [CAL_ LIM_LO] 配置，从影子寄存器SHADOW-VAL[27:0] 中选择一个作为 UPIN 和 LOIN 参与上限和下限的计算。

37.4.10 强制输出

用户可以配置强制输出模块将 PWM 输出强制固定在某个状态。强制输出是否生效可由强制生效信号控制，这个信号可以来自软件或者硬件。

PWM_CFG1<n> [SW_FORCE_EN] 位控制强制生效信号来自硬件还是软件:

- 该位置 0 时，FORCE_ACITVE 来自硬件，配置PWM_CFG1<n> [PWM_FORCE_SEL] 可以从触发输入选择之一作为硬件强制生效信号
- 该位置 1 时，FORCE_ACITVE 来自软件，GLB_CTRL寄存器的SW_FORCE[7:0] 位域可以配置各个

©Shanghai HPMICRO Semiconductor Co., Ltd.

PWM 输出的软件强制生效信号状态

通过配置FORCE_MODE寄存器的FORCE_MODE[15:0] 位域，可以配置强制生效时，PWM 输出的状态，FORCE_MODE位域宽度为 16 位，每 2 位对应 1 路 PWM 输出：

- 2'b00，强制输出逻辑 0
- 2'b01，强制输出逻辑 1
- 2'b10，关闭输出，引脚变为高阻 HiZ
- 2'b11，不进行强制输出，即输出 PWM 原始输出不变

强制输出影响 PWM 输出信号，为保证安全，PWMv2 允许用户配置强制生效或者失效后，输出 PWM 更新的时机，通过配置寄存器 PWM_CFG1<n> [FORCE_TIME]，用户可以选择输出更新的时机。

- 2'b00，即时更新
- 2'b01，计数器重载时更新
- 2'b10，硬件更新，由PWM_CFG1<n> [FORCE_ACT_SEL] 配置，在通用触发输入中选择一个，上升沿时更新
- 2'b11，不更新




图 40: PWMv2 强制输出示意图

同样的，FORCE_MODE寄存器的FORCE_MODE位域更新后，新的强制模式是否即时生效，也需要PWM-CFG1<n> [FORCE_UPDATE_TIME] 设置：

- 00: WORK_CTRL1 [SHADOW_LOCK] 位置 1 后生效
- 01: CNT_CFG0<n> [RLD_CMP_SEL0] 或者 [RLD_CM_SEL1] 选中的比较值与计数器值匹配时生效
- 10: 对应的计数器重载时生效
- 11: 由PWM_CFG1<n> [FORCE_TRIG_SEL] 配置，在通用触发输入中选择一个，上升沿时更新

PWMv2 支持由外部模块操作强制输出模块。

37.4.11 故障保护

PWMv2 允许用户在紧急情况下实时快速地切断 PWM 输出信号。PWMv2 的每个 PWM 波形生成子模块都各自有独立的故障保护控制单元，支持同步和异步 2 种故障保护信号

- 同步故障输入信号，PWM_CFG0<n> [FAULT_EN_SYNC] 位置 1 时，PWM 输出 n 的同步故障输入生效，注意，PWM 输出 0 和 1 的同步故障输入固定为通用触发输入 0，PWM 输出 2 和 3 的同步故障输入固定为通用触发输入 1，PWM 输出 4 和 5 的同步故障输入固定为通用触发输入 2，PWM 输出 6 和 7

©Shanghai HPMICRO Semiconductor Co., Ltd.

的同步故障输入固定为通用触发输入 3。

- 异步故障输入信号，在时钟丢失的情况下，也可以发挥作用。
  PWM_CFG0<n> [FAULT_EN_ASYNC] 位置 1 时，PWM 输出 n 的异步故障输入生效，
  PWM_CFG0<n> [FAULT_SEL_ASYNC] 可以用于在所有 16 个异步故障输入引脚中选中一个，
  PWM_CFG0<n> [FAULT_POL_ASYNC] 可以用于配置异步故障输入的有效极性
  PWM_CFG3<n> [ASYNC_FAULT_SEL] 用于从 16 个异步故障输入引脚中选择一个或多个（每位对应一个异步故障输入）
  GLB_CTRL3 [ASYNC_FAULT_POL] 可以用于配置PWM_CFG3寄存器选中的异步故障输入的有效极性
  PWM_CFG0寄存器和PWM_CFG3寄存器选中的故障输入，最终或在一起作为异步故障输入

调试模式可以作为一种特殊的故障保护输入, 可由GLB_CTRL2 [DEBUG_IN_EN] 位使能

GLB_CTRL2 [DEBUG_OPTION] 置 1 时，可在退出调试模式时立刻退出故障保护，置 0 时和其他故障恢复时机相同。

在故障输入生效时，PWMv2 可以把输出强制到某个安全的既定状态。

通过配置 PWM_CFG0<n>[FAULT_MODE] 来确定输出 n 在故障时的状态：

- 2’b00，当故障发生时，输出变为逻辑 0
- 2’b01，当故障发生时，输出变为逻辑 1
- 2’b1x，当故障发生时，关闭输出，引脚变为高阻 HiZ

一旦故障发生，即时故障输入信号消除，PWM 不一定立刻恢复正常输出。用户可以通过设置PWM_CFG1<n> [FAULT_REC_TIME]，选择 PWM 恢复的时机：

- 2’b00，故障消除后，立即输出恢复。
- 2’b01，故障消除后，对应的计数器重载后时输出恢复。
- 2’b10，故障消除后，PWM_CFG1<n> [FAULT_REC_SEL] 位选中通用触发输入之一，作为恢复正常输出的信号。
- 2’b11，故障恢复后，软件将 GLB_CTRL2[FAULT_CLEAR] 位域里的对应位置 1 后输出恢复

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 41: PWMv2 故障保护恢复

37.4.12 输入捕获

PWMv2 支持 8 个输入捕获模块，可以对输入进行捕获，即检测输入信号的上升沿和下降沿，检测到上升沿时，将当前的计数器值，保存到CAPTURE_POS<n>寄存器，检测到下降沿时，将当前的计数器值，保存到CAPTURE-NEG<n>寄存器。

CAPTURE_POS<n> [CAPTURE_SELGPIO] 位清 0 时，输入信号来自 PWMv2 的输入输出端口 P[n]，置 1 时，输入信号来自其他 IO。

在本产品上，其他 IO 指：

- TRGM.P[7:0] 连接到 PWM0 的输入捕获 [7:0]
- TRGM.P[15:8] 连接到 PWM1 的输入捕获 [7:0]
- TRGM.P[23:16] 连接到 PWM2 的输入捕获 [7:0]
- TRGM.P[31:24] 连接到 PWM3 的输入捕获 [7:0]

37.4.13 触发输入

PWMv2 主持 8 个通用触发输入信号（TRIG_IN），这些通用出发输入信号可以来自 PWMv2 之外的其他模块，可以用于 PWMv2 与其他外设协调。

PWMv2 的通用触发输入，可以用作以下用途：

- 故障恢复的触发信号fault_rec_sel
- 同步故障输入信号，注意，触发输入 0，1，2，3 分别固定作为 PWM0/1，PWM2/3，PWM4/5，PWM6/7 的同步触发输入，不支持灵活配对
- 强制输出模式的硬件强制生效信号pwm_force_sel
- 强制输出模式FORCE_MODE从影子寄存器更新到工作寄存器的硬件触发信号force_trig_sel
- 强制输出生效/失效的硬件时机force_act_sel
- 计数器计算单元更新重载值的硬件触发时机rld_trig_sel

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 用通用计算单元更新计数器的触发信号cnt_update_trig0，cnt_update_trig1
- 复位计数器的同步触发信号cnt_reload_trig
- 比较值更新时机的硬件触发信号，cmp_trig_sel

37.4.14 触发输出

PWMv2 支持 8 个触发输出，用户可以通过TRIGGER_CFG寄存器来进行配置。用户可以选择 PWMv2 的 24 个比较值，在比较值对应的计数器计数值与之匹配的时候，生成的比较事件，作为触发输出，以脉冲形式发送到其他模块乃至 IO 上。TRIGGER_CFG [TRIGGER_CFG_SEL] 位域作为比较值索引，指定了用作触发输出的比较值。

当使用多个不同重载值生成触发输出时，建议选择后 8 个比较值（详见小节 37.4.8）

37.4.15 中断

PWMv2 支持生成以下中断：

- 比较值匹配中断
- 计数器重载中断
- 输入捕获中断
- 故障保护中断
- Burst 发波完成中断

比较值匹配中断是指，计数器计数到比较值时，生成比较值匹配事件，IRQ_STS_CMP寄存器对应的标志位置 1，显然 CMPx 匹配时，IRQ_STS_CMP的 bit x 置 1。同时，IRQ_STS [IRQ_CMP] 标志位也会置 1。IRQ_STS-CMP寄存器的标志位需要写 1 清 0，当IRQ_STS_CMP寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_CMP] 标志位才会清 0。

当使用多个不同重载值生成比较值匹配中断时，建议选择后 8 个比较值（详见小节 37.4.8）

比较值匹配事件发生时，如果IRQ_EN_CMP寄存器内，对应的中断使能位置 1，就能生成比较值匹配中断。

计数器重载中断是指，计数器计数到重载值时，生成计数器重载事件，IRQ_STS_RELOAD寄存器对应的标志位置 1，显然 CNTx 重载时，IRQ_STS_RELOAD的 bit x 置 1。同时，IRQ_STS [IRQ_RELOAD] 标志位也会置 1。IRQ_STS_RELOAD寄存器的标志位需要写 1 清 0，当IRQ_STS_RELOAD寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_RELOAD] 标志位才会清 0。

计数器重载事件发生时，如果IRQ_EN_RELOAD寄存器内，对应的中断使能位置 1，就能生成计数器重载中断。

输入捕获中断是指，PWMv2 的输入捕获模块，在捕捉到输入信号的上升沿或者下降沿，生成输入捕获事件，当捕获到上升沿时IRQ_STS_CAP_POS寄存器内对应的标志位会置 1，同时，IRQ_STS [IRQ_CAPTURE_POS] 标志位也会置 1。IRQ_STS_CAP_POS寄存器的标志位需要写 1 清 0，当IRQ_STS_CAP_POS寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_CAPTURE_POS] 标志位才会清 0。

PWMv2 的输入捕获模块捕获到下降沿时IRQ_STS_CAP_NEG寄存器内对应的标志位会置 1，同时，IRQ-STS [IRQ_CAPTURE_NEG] 标志位也会置 1。IRQ_STS_CAP_NEGS寄存器的标志位需要写 1 清 0，当IRQ-STS_CAP_NEG寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_CAPTURE_NEG] 标志位才会清 0。

输入捕获事件发生时，如果IRQ_EN_CAP_POS或者IRQ_EN_CAP_NEG 寄存器内，对应的中断使能位置 1，就能生成输入捕获中断。

故障保护中断是指，故障发生时，生成故障保护事件，IRQ_STS_FAULT寄存器对应的标志位置 1，显然 PWM

©Shanghai HPMICRO Semiconductor Co., Ltd.

输出通道 x 故障保护生效时，IRQ_STS_FAULT的 bit x 置 1。同时，IRQ_STS [IRQ_FAULT] 标志位也会置 1。IRQ_STS_FAULT寄存器的标志位需要写 1 清 0，当IRQ_STS_FAULT寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_FAULT] 标志位才会清 0。

故障保护事件发生时，如果IRQ_EN_FAULT寄存器内，对应的中断使能位置 1，就能生成故障保护中断。

Burst 发波完成中断是指，计数器生成完指定数目的 PWM 周期，也就是发生过指定次数的重载后后，生成 Burst 发波完成事件，IRQ_STS_BURSTEND寄存器对应的标志位置 1，显然 CNTx BURST 发波完成时，IRQ_STS_BURSTEND的 bit x 置 1。同时，IRQ_STS [IRQ_BURSTEND] 标志位也会置 1。IRQ_STS_BURSTEND寄存器的标志位需要写 1 清 0，当IRQ_STS_BURSTEND寄存器内所有标志位都清 0 时，IRQ_STS [IRQ_BURSTEND] 标志位才会清 0。

Burst 发波完成事件发生时，如果IRQ_EN_BURSTEND寄存器内，对应的中断使能位置 1，就能生成 Burst 发波完成中断。

37.4.16 DMA 请求

PWMv2 模块支持生成 4 个 DMA 请求，可由DMA_EN寄存器配置。

DMAx_EN位置 1 时，打开相应的 DMA 请求。PWMv2 模块支持在发生比较值匹配事件，或者计数器重载事件时生成 DMA 请求。用户可以通过DMAx_SEL位选择，设DMAx_SEL取值为 y，y 为 0 到 23 之间时，选中比较值 y 匹配事件。当 y 为 24 到 27 之间时，每个 DMA 请求对应一个计数器的重载事件，比如 DMA1 请求，选中计数器 1 的重载事件，当计数器 1 重载时，生成 DMA1 请求。

当使用多个不同重载值生成比较值匹配 DMA 请求时，建议选择后 8 个比较值（详见小节 37.4.8）

37.5 PWMv2 寄存器

PWMv2 的寄存器列表如下：

PWM0 base address: 0xF0420000

PWM1 base address: 0xF0424000

地址偏移	名称	描述	复位值
0x0000	WORK_CTRL0	工作控制寄存器 0	0x00000000
0x0004	UNLOCK	影子寄存器解锁寄存器	0xFFFFFFFF
0x0008	SHADOW_VAL[0]	影子寄存器	0x00000000
0x000C	SHADOW_VAL[1]	影子寄存器	0x00000000
0x0010	SHADOW_VAL[2]	影子寄存器	0x00000000
0x0014	SHADOW_VAL[3]	影子寄存器	0x00000000
0x0018	SHADOW_VAL[4]	影子寄存器	0x00000000
0x001C	SHADOW_VAL[5]	影子寄存器	0x00000000
0x0020	SHADOW_VAL[6]	影子寄存器	0x00000000
0x0024	SHADOW_VAL[7]	影子寄存器	0x00000000
0x0028	SHADOW_VAL[8]	影子寄存器	0x00000000
0x002C	SHADOW_VAL[9]	影子寄存器	0x00000000
0x0030	SHADOW_VAL[10]	影子寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0034	SHADOW_VAL[11]	影子寄存器	0x00000000
0x0038	SHADOW_VAL[12]	影子寄存器	0x00000000
0x003C	SHADOW_VAL[13]	影子寄存器	0x00000000
0x0040	SHADOW_VAL[14]	影子寄存器	0x00000000
0x0044	SHADOW_VAL[15]	影子寄存器	0x00000000
0x0048	SHADOW_VAL[16]	影子寄存器	0x00000000
0x004C	SHADOW_VAL[17]	影子寄存器	0x00000000
0x0050	SHADOW_VAL[18]	影子寄存器	0x00000000
0x0054	SHADOW_VAL[19]	影子寄存器	0x00000000
0x0058	SHADOW_VAL[20]	影子寄存器	0x00000000
0x005C	SHADOW_VAL[21]	影子寄存器	0x00000000
0x0060	SHADOW_VAL[22]	影子寄存器	0x00000000
0x0064	SHADOW_VAL[23]	影子寄存器	0x00000000
0x0068	SHADOW_VAL[24]	影子寄存器	0x00000000
0x006C	SHADOW_VAL[25]	影子寄存器	0x00000000
0x0070	SHADOW_VAL[26]	影子寄存器	0x00000000
0x0074	SHADOW_VAL[27]	影子寄存器	0x00000000
0x0078	FORCE_MODE	强制输出模式影子寄存器	0x00000000
0x007C	WORK_CTRL1	工作控制寄存器 1	0x00000000
0x0100	PWM[0][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0104	PWM[0][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0108	PWM[0][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x010C	PWM[0][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0110	PWM[1][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0114	PWM[1][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0118	PWM[1][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x011C	PWM[1][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0120	PWM[2][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0124	PWM[2][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0128	PWM[2][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x012C	PWM[2][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0130	PWM[3][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0134	PWM[3][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0138	PWM[3][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x013C	PWM[3][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0140	PWM[4][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0144	PWM[4][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0148	PWM[4][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x014C	PWM[4][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0150	PWM[5][CFG0]	PWM 通道配置寄存器 0	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0154	PWM[5][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0158	PWM[5][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x015C	PWM[5][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0160	PWM[6][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0164	PWM[6][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0168	PWM[6][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x016C	PWM[6][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0170	PWM[7][CFG0]	PWM 通道配置寄存器 0	0x00000000
0x0174	PWM[7][CFG1]	PWM 通道配置寄存器 1	0x00000000
0x0178	PWM[7][DEAD_AREA]	PWM 通道死区配置寄存器	0x00000000
0x017C	PWM[7][CFG3]	PWM 通道配置寄存器 3	0x00000000
0x0180	TRIGGER_CFG[0]	触发输出通道配置寄存器	0x0000001F
0x0184	TRIGGER_CFG[1]	触发输出通道配置寄存器	0x0000001F
0x0188	TRIGGER_CFG[2]	触发输出通道配置寄存器	0x0000001F
0x018C	TRIGGER_CFG[3]	触发输出通道配置寄存器	0x0000001F
0x0190	TRIGGER_CFG[4]	触发输出通道配置寄存器	0x0000001F
0x0194	TRIGGER_CFG[5]	触发输出通道配置寄存器	0x0000001F
0x0198	TRIGGER_CFG[6]	触发输出通道配置寄存器	0x0000001F
0x019C	TRIGGER_CFG[7]	触发输出通道配置寄存器	0x0000001F
0x01F0	GLB_CTRL	全局控制寄存器	0x00000000
0x01F4	GLB_CTRL2	全局控制寄存器 2	0x00000000
0x01F8	GLB_CTRL3	全局控制寄存器 3	0x00000000
0x0200	CNT_RELOAD_WORK[0]	重载值工作寄存器	0x00000000
0x0204	CNT_RELOAD_WORK[1]	重载值工作寄存器	0x00000000
0x0208	CNT_RELOAD_WORK[2]	重载值工作寄存器	0x00000000
0x020C	CNT_RELOAD_WORK[3]	重载值工作寄存器	0x00000000
0x0210	CMP_VAL_WORK[0]	比较值工作寄存器	0x00000000
0x0214	CMP_VAL_WORK[1]	比较值工作寄存器	0x00000000
0x0218	CMP_VAL_WORK[2]	比较值工作寄存器	0x00000000
0x021C	CMP_VAL_WORK[3]	比较值工作寄存器	0x00000000
0x0220	CMP_VAL_WORK[4]	比较值工作寄存器	0x00000000
0x0224	CMP_VAL_WORK[5]	比较值工作寄存器	0x00000000
0x0228	CMP_VAL_WORK[6]	比较值工作寄存器	0x00000000
0x022C	CMP_VAL_WORK[7]	比较值工作寄存器	0x00000000
0x0230	CMP_VAL_WORK[8]	比较值工作寄存器	0x00000000
0x0234	CMP_VAL_WORK[9]	比较值工作寄存器	0x00000000
0x0238	CMP_VAL_WORK[10]	比较值工作寄存器	0x00000000
0x023C	CMP_VAL_WORK[11]	比较值工作寄存器	0x00000000
0x0240	CMP_VAL_WORK[12]	比较值工作寄存器	0x00000000
0x0244	CMP_VAL_WORK[13]	比较值工作寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0248	CMP_VAL_WORK[14]	比较值工作寄存器	0x00000000
0x024C	CMP_VAL_WORK[15]	比较值工作寄存器	0x00000000
0x0250	CMP_VAL_WORK[16]	比较值工作寄存器	0x00000000
0x0254	CMP_VAL_WORK[17]	比较值工作寄存器	0x00000000
0x0258	CMP_VAL_WORK[18]	比较值工作寄存器	0x00000000
0x025C	CMP_VAL_WORK[19]	比较值工作寄存器	0x00000000
0x0260	CMP_VAL_WORK[20]	比较值工作寄存器	0x00000000
0x0264	CMP_VAL_WORK[21]	比较值工作寄存器	0x00000000
0x0268	CMP_VAL_WORK[22]	比较值工作寄存器	0x00000000
0x026C	CMP_VAL_WORK[23]	比较值工作寄存器	0x00000000
0x027C	FORCE_WORK	强制输出模式工作寄存器	0x00000000
0x02A0	CNT_VAL[0]	计数器数值寄存器	0x00000000
0x02A4	CNT_VAL[1]	计数器数值寄存器	0x00000000
0x02A8	CNT_VAL[2]	计数器数值寄存器	0x00000000
0x02AC	CNT_VAL[3]	计数器数值寄存器	0x00000000
0x02B0	DAC_VALUE_SV[0]	DAC 值存储寄存器	0x00000000
0x02B4	DAC_VALUE_SV[1]	DAC 值存储寄存器	0x00000000
0x02B8	DAC_VALUE_SV[2]	DAC 值存储寄存器	0x00000000
0x02BC	DAC_VALUE_SV[3]	DAC 值存储寄存器	0x00000000
0x0300	CAPTURE_POS[0]	上升沿捕获寄存器	0x00000000
0x0304	CAPTURE_POS[1]	上升沿捕获寄存器	0x00000000
0x0308	CAPTURE_POS[2]	上升沿捕获寄存器	0x00000000
0x030C	CAPTURE_POS[3]	上升沿捕获寄存器	0x00000000
0x0310	CAPTURE_POS[4]	上升沿捕获寄存器	0x00000000
0x0314	CAPTURE_POS[5]	上升沿捕获寄存器	0x00000000
0x0318	CAPTURE_POS[6]	上升沿捕获寄存器	0x00000000
0x031C	CAPTURE_POS[7]	上升沿捕获寄存器	0x00000000
0x0380	CAPTURE_NEG[0]	下降沿捕获寄存器	0x00000000
0x0384	CAPTURE_NEG[1]	下降沿捕获寄存器	0x00000000
0x0388	CAPTURE_NEG[2]	下降沿捕获寄存器	0x00000000
0x038C	CAPTURE_NEG[3]	下降沿捕获寄存器	0x00000000
0x0390	CAPTURE_NEG[4]	下降沿捕获寄存器	0x00000000
0x0394	CAPTURE_NEG[5]	下降沿捕获寄存器	0x00000000
0x0398	CAPTURE_NEG[6]	下降沿捕获寄存器	0x00000000
0x039C	CAPTURE_NEG[7]	下降沿捕获寄存器	0x00000000
0x0400	IRQ_STS	中断状态寄存器 (总)	0x00000000
0x0404	IRQ_EN	中断使能寄存器	0x00000000
0x0410	IRQ_STS_CMP	比较点中断状态寄存器	0x00000000
0x0414	IRQ_STS_RELOAD	重载点中断状态寄存器	0x00000000
0x0418	IRQ_STS_CAP_POS	上升沿捕获中断状态寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x041C	IRQ_STS_CAP_NEG	下降沿捕获中断状态寄存器	0x00000000
0x0420	IRQ_STS_FAULT	故障中断状态寄存器	0x00000000
0x0424	IRQ_STS_BURSTEND	Burst 结束中断状态寄存器	0x00000000
0x0430	IRQ_EN_CMP	比较点中断使能寄存器	0x00000000
0x0434	IRQ_EN_RELOAD	重载点中断使能寄存器	0x00000000
0x0438	IRQ_EN_CAP_POS	上升沿捕获中断使能寄存器	0x00000000
0x043C	IRQ_EN_CAP_NEG	下降沿捕获中断使能寄存器	0x00000000
0x0440	IRQ_EN_FAULT	故障中断使能寄存器	0x00000000
0x0444	IRQ_EN_BURSTEND	Burst 结束中断使能寄存器	0x00000000
0x0480	DMA_EN	DMA 使能寄存器	0x00000000
0x0500	CNT[0][CFG0]	计数器配置寄存器 0	0x00000000
0x0504	CNT[0][CFG1]	计数器配置寄存器 1	0x00000000
0x0508	CNT[0][CFG2]	计数器配置寄存器 2	0x00000000
0x050C	CNT[0][CFG3]	计数器配置寄存器 3	0x00000000
0x0510	CNT[1][CFG0]	计数器配置寄存器 0	0x00000000
0x0514	CNT[1][CFG1]	计数器配置寄存器 1	0x00000000
0x0518	CNT[1][CFG2]	计数器配置寄存器 2	0x00000000
0x051C	CNT[1][CFG3]	计数器配置寄存器 3	0x00000000
0x0520	CNT[2][CFG0]	计数器配置寄存器 0	0x00000000
0x0524	CNT[2][CFG1]	计数器配置寄存器 1	0x00000000
0x0528	CNT[2][CFG2]	计数器配置寄存器 2	0x00000000
0x052C	CNT[2][CFG3]	计数器配置寄存器 3	0x00000000
0x0530	CNT[3][CFG0]	计数器配置寄存器 0	0x00000000
0x0534	CNT[3][CFG1]	计数器配置寄存器 1	0x00000000
0x0538	CNT[3][CFG2]	计数器配置寄存器 2	0x00000000
0x053C	CNT[3][CFG3]	计数器配置寄存器 3	0x00000000
0x0540	CNT_GLBCFG	计数器全局控制寄存器	0x00000000
0x0600	CAL[0][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0604	CAL[0][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0610	CAL[1][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0614	CAL[1][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0620	CAL[2][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0624	CAL[2][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0630	CAL[3][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0634	CAL[3][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0640	CAL[4][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0644	CAL[4][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0650	CAL[5][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0654	CAL[5][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0660	CAL[6][CFG0]	比较值计算单元配置寄存器 0	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0664	CAL[6][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0670	CAL[7][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0674	CAL[7][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0680	CAL[8][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0684	CAL[8][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0690	CAL[9][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x0694	CAL[9][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06A0	CAL[10][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06A4	CAL[10][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06B0	CAL[11][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06B4	CAL[11][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06C0	CAL[12][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06C4	CAL[12][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06D0	CAL[13][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06D4	CAL[13][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06E0	CAL[14][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06E4	CAL[14][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x06F0	CAL[15][CFG0]	比较值计算单元配置寄存器 0	0x00000000
0x06F4	CAL[15][CFG1]	比较值计算单元配置寄存器 1	0x00000000
0x0800	CMP[0][CFG]	比较值配置寄存器	0x00000000
0x0810	CMP[1][CFG]	比较值配置寄存器	0x00000000
0x0820	CMP[2][CFG]	比较值配置寄存器	0x00000000
0x0830	CMP[3][CFG]	比较值配置寄存器	0x00000000
0x0840	CMP[4][CFG]	比较值配置寄存器	0x00000000
0x0850	CMP[5][CFG]	比较值配置寄存器	0x00000000
0x0860	CMP[6][CFG]	比较值配置寄存器	0x00000000
0x0870	CMP[7][CFG]	比较值配置寄存器	0x00000000
0x0880	CMP[8][CFG]	比较值配置寄存器	0x00000000
0x0890	CMP[9][CFG]	比较值配置寄存器	0x00000000
0x08A0	CMP[10][CFG]	比较值配置寄存器	0x00000000
0x08B0	CMP[11][CFG]	比较值配置寄存器	0x00000000
0x08C0	CMP[12][CFG]	比较值配置寄存器	0x00000000
0x08D0	CMP[13][CFG]	比较值配置寄存器	0x00000000
0x08E0	CMP[14][CFG]	比较值配置寄存器	0x00000000
0x08F0	CMP[15][CFG]	比较值配置寄存器	0x00000000
0x0900	CMP[16][CFG]	比较值配置寄存器	0x00000000
0x0910	CMP[17][CFG]	比较值配置寄存器	0x00000000
0x0920	CMP[18][CFG]	比较值配置寄存器	0x00000000
0x0930	CMP[19][CFG]	比较值配置寄存器	0x00000000
0x0940	CMP[20][CFG]	比较值配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0950	CMP[21][CFG]	比较值配置寄存器	0x00000000
0x0960	CMP[22][CFG]	比较值配置寄存器	0x00000000
0x0970	CMP[23][CFG]	比较值配置寄存器	0x00000000

表 176: PWMV2 寄存器列表

37.6 PWM 寄存器详细信息

PWMv2 的寄存器详细说明如下：

37.6.1 WORK_CTRL0 (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SHADOW_UNLOCK	RSVD																														
RW	N/A																														
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

WORK_CTRL0 [31:0]

位域	名称	描述
31	SHADOW_UNLOCK	写 0xB0382607 可解锁地址偏移从 0x04 到 0x78 寄存器，其中 08 到 0x78 是影子寄存器，0x04 是 UNLOCK 控制寄存器，可以独立控制每一个影子寄存器是否解锁。 解锁后，允许写入这些影子寄存器。影子寄存器中的配置将在 work_ctrl1 寄存器的 shadow_lock 位置 1 或 lock 关闭后会被更新到对应的工作寄存器中。 通过把 work_ctrl1 寄存器的 shadow_lock 位域置 1 可以将此位清除。

WORK_CTRL0 位域

37.6.2 UNLOCK (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UNLOCK_BIT																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UNLOCK [31:0]																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UNLOCK [31:0]

位域	名称	描述
31-0	UNLOCK_BIT	Bit31：解锁 force_mode 影子寄存器的 Polarity 字段。 Bit30：解锁 force_mode 影子寄存器的 force_mode 字段。 Bit[29:02]：解锁 shadow_val[27:0] 影子寄存器。 注意：此寄存器在 UNLOCK 后方可写入。

UNLOCK 位域

37.6.3 SHADOW_VAL (0x8 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SHADOW_VAL [31:0]

位域	名称	描述
31-0	VALUE	影子寄存器，可用于重载值、比较值或计算单元的输入值。 当用作重载值或比较值时各位域分别表示： Bit[31:8]：整数周期； Bit[7:0]：高精度（其中 Bit[7] 为半周期）；

SHADOW_VAL 位域

37.6.4 FORCE_MODE (0x78)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								POLARITY								FORCE_MODE															
N/A								RW								RW															
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FORCE_MODE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23-16	POLARITY	输出极性，置 1 可翻转最终输出的 PWM。每一位分别对应一路 PWM 输出通道，此寄存器作为 pwm_cfg0[7:0] 寄存器中 polarity_opt0 位域的影子寄存器。
15-0	FORCE_MODE	Force 模式选择，每 2 位表示一路 PWM 通道的 Force 模式。 00：强制输出 0 01：强制输出 1 10：强制输出高阻态 11：关闭强制输出功能

FORCE_MODE 位域

37.6.5 WORK_CTRL1 (0x7C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SHADOW_LOCK	RSVD																														
RW	N/A																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WORK_CTRL1 [31:0]

位域	名称	描述
31	SHADOW_LOCK	锁定影子寄存器： 锁定后，软件将无法再写入任何影子寄存器； 软件可以通过向 work_ctrl0 寄存器中写入 0xB0382607 清除此位。

WORK_CTRL1 位域

37.6.6 PWM[CFG0] (0x100 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							TRIG_SEL4	RSVD												FAULT_SEL_ASYNC				RSVD	FAULT_POL_ASYNC	FAULT_EN_ASYNC	FAULT_EN_SYNC	RSVD	POL_UPDATE_SEL	OUT_POLARITY	POLARITY_OPT0
N/A							RW	N/A												RW				N/A	RW	RW	RW	N/A	RW	RW	RW
x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	0	0	0	x	0	0	0

PWM[CFG0] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
24	TRIG_SEL4	对于 PWM 通道 N=0/2/4/6： 0：选择 2 个比较点模式 (N*2~N*2+1) 1：选择 4 个比较点模式 (N*2~N*2+3)，或选择 2 个比较点模式 (N*2+2~N*2+3) 对于 PWM 通道 N=1/3/5/7，可工作在成对模式，或 2 个比较点 (N*2+2~N*2+3) 模式。 注意：如果只使用通道 1357，需要将对应通道 0246 的该位置 1，以正常输出使能（其他通道 0246 的相关配置可以不用配置）。 当选择 2 比较点或 4 比较点的模式时，均支持可跨周期，即比较点的值可配置在 0 至 2T 之间。 当计数器的值在 a 和 b 之间时，输出为 1； 如果 b<=a 则全部输出 0； 如果 b>=（T+a），则全部输出 1；
11-8	FAULT_SEL_ASYNC	选择来自 Pad 上的 16 个异步信号中的一个作为 Fault 触发信号
6	FAULT_POL_ASYNC	来自 Pad 上的异步 Fault 信号生效的极性选择： 1：低电平有效 0：高电平有效
5	FAULT_EN_ASYNC	1：允许来自 Pad 上的异步信号直接作为 Fault 触发信号 0：禁止来自 Pad 上的异步信号直接作为 Fault 触发信号
4	FAULT_EN_SYNC	1：允许来自互联管理器的同步信号作为 Fault 触发信号 0：禁止来自互联管理器的同步信号作为 Fault 触发信号 附： PWM 通道 0/1 来自 PWM_TRIGGER_IN[0] PWM 通道 2/3 来自 PWM_TRIGGER_IN[1] PWM 通道 4/5 来自 PWM_TRIGGER_IN[2] PWM 通道 6/7 来自 PWM_TRIGGER_IN[3]
2	POL_UPDATE_SEL	输出极性工作寄存器更新时机选择，当 polarity_opt0 位域置 1 后生效。 0：在软件将 work_ctrl1.shadow_lock 位域置 1 时更新 1：在计数器重载点处更新
1	OUT_POLARITY	输出极性选择工作寄存器。若 polarity_opt0 位域置 1 则此位域通过影子寄存器更新，无法写入。 0：输出不取反 1：输出取反
0	POLARITY_OPT0	0：禁止影子寄存器更新输出极性 1：允许影子寄存器更新输出极性

PWM[CFG0] 位域

37.6.7 PWM[CFG1] (0x104 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			HIGHZ_EN_N	FORCE_UPDATE_TIME		FAULT_MODE		FAULT_REC_TIME		SW_FORCE_EN	PAIR_MODE	PWM_LOGIC		FORCE_TIME		RSVD	FORCE_TRIG_SEL			RSVD	FORCE_ACT_SEL			RSVD	PWM_FORCE_SEL			RSVD	FAULT_REC_SEL		
N/A			RW	RW		RW		RW		RW	RW	RW		RW		N/A	RW			N/A	RW			N/A	RW			N/A	RW		
x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0	x	0	0	0	x	0	0	0	x	0	0	0

PWM[CFG1] [31:0]

位域	名称	描述
28	HIGHZ_EN_N	0：禁止 PWM 通道输出（即输出高阻） 1：允许 PWM 通道输出（即输出高阻）
27-26	FORCE_UPDATE_TIME	Force_mode 影子寄存器更新至工作寄存器的时机选择 0：当软件设置 work_ctrl1.shadow_lock 位时更新； 1：使用关联计数器 rld_cmp_sel0 和 rld_cmp_sel1 选择，在一个比较点处更新； 2：在关联计数器重载时更新（由 pwm_cnt 选择）； 3：使用 force_trig_sel 选择一个输入信号来触发更新； 注意：不建议使用模式 0/1，因为更新时间无法控制，在复杂应用中可能会出错。 模式 0 仅用于初始化或调试，不建议用于实时更新
25-24	FAULT_MODE	Fault 模式输出选择 00: 强制输出 0 01: 强制输出 1 1x: 强制输出高阻态（即无输出）
23-22	FAULT_REC_TIME	Fault 恢复时机选择 0：立即恢复（下一个时钟周期） 1：在主计数器到达重载后恢复 2：使用 fault_rec_sel 选择其中一个输入作为触发信号，触发后恢复 3：软件写入 glb_ctrl2 寄存器的 fault_clear 位域时恢复，若软件写入时 pwm_fault 仍有效，则写入不生效
21	SW_FORCE_EN	0：由硬件管理强制输出，通过 pwm_force_sel 位域选择来自 trig_mux 的信号触发 1：由软件管理强制输出，通过 glb_ctrl 寄存器的 sw_force 位域选择
20	PAIR_MODE	置 1 时，PWM 工作在成对模式。 即偶数通道的 pwm_cfg 配置也用于奇数通道，但死区插入的配置除外，即使在成对模式下，每个通道的死区也是独立的 软件需要为一对通道的两个通道都设置该位，否则结果未知。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19-18	PWM_LOGIC	输出逻辑选择： 0：ab 或 cd 后输出 1：ab 与 cd 后输出 2：ab 异或 cd 后输出 3：cd 注：仅在 4 个比较点模式下（即 TRIG_SEL4 寄存器置 1 时），对通道 0/2/4/6 生效。
17-16	FORCE_TIME	强制输出时机选择： 0：强制输出立即生效 1：在主计数器重载标志位 RLD 置 1 时生效 2：通过 FORCE_ACT_SEL 选择触发信号，当触发信号到来时生效 3：关闭强制输出
14-12	FORCE_TRIG_SEL	从 8 个触发输入的通道中，选择一个输入作为触发，当触发发生时，将影子寄存器 FORCE_MODE 位域更新至工作寄存器（可通过 FORCE_WORK 寄存器中的 FORCE_MODE 位域读出） 注：需要在互联管理器中将输出到 PWM 的触发信号配置为脉冲模式。
10-8	FORCE_ACT_SEL	从 8 个触发输入的通道中，选择一个输入作为触发，当输入为 1 时，将影子寄存器 FORCE_MODE 位域更新至工作寄存器，否则保持此前配置； 注：需要在互联管理器中将输出到 PWM 的触发信号配置为脉冲模式。
6-4	PWM_FORCE_SEL	从 8 个触发输入的通道中，选择一个输入作为 FORCE 信号。 当输入为 1 时，开启强制输出； 当输入为 0 时，关闭强制输出。 注：需要在互联管理器中将输出到 PWM 的触发信号配置为电平模式。
2-0	FAULT_REC_SEL	从 8 个触发输入的通道中，选择一个输入作为触发，当触发发生时，将从 Fault 中恢复（当 FAULT_REC_TIME 位域配置为模式 2 时生效）。 注：需要在互联管理器中将输出到 PWM 的触发信号配置为脉冲模式。

PWM[CFG1] 位域

37.6.8 PWM[DEAD_AREA] (0x108 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								DEAD_AREA																							

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A								RW																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[DEAD_AREA] [31:0]

位域	名称	描述
23-0	DEAD_AREA	死区长度设置，死区长度最小为 2 个时钟周期（即低于 0x200 时，将视为关闭死区插入） 23：8：用于整数周期 7：0：高精度（其中 Bit[7] 为半周期） 注：死区插入必须工作在成对模式下（即 PAIR_MODE 位域置 1），否则输出将不可控。

PWM[DEAD_AREA] 位域

37.6.9 PWM[CFG3] (0x10C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																ASYNC_FAULT_SEL															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[CFG3] [31:0]

位域	名称	描述
15-0	ASYNC_FAULT_SEL	每一位表示一个来自 pad 上的异步故障信号，使能后，将与此前的故障配置做或处理。

PWM[CFG3] 位域

37.6.10 TRIGGER_CFG (0x180 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													TRIGGER_OUT_SEL		
N/A																													RW		

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1	1

TRIGGER_CFG [31:0]

位域	名称	描述
4-0	TRIGGER_OUT_SEL	从 24 个比较器中，选择一个作为此触发输出通道的比较点，当计数器到达比较点后，触发输出为 1，并在计数器到达重载值后输出 0。 默认值 0x1F 不选择任何一个比较器，输出 0.

TRIGGER_CFG 位域

37.6.11 GLB_CTRL (0x1F0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								SW_FORCE								RSVD						OUTPUT_DELAY		RSVD			HR_PWM_EN	FRAC_DISABLE	RSVD		
N/A								RW								N/A						RW		N/A			RW	RW	N/A		
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	x	x	x	x	0	0	x	x	x	0	0	x	x	x

GLB_CTRL [31:0]

位域	名称	描述
23-16	SW_FORCE	开始软件强制输出。 注：每一位代表一个 PWM 通道，仅当对应通道的 SW_FORCE_EN 位域配置为 1 时生效
9-8	OUTPUT_DELAY	延迟输出配置（用于高精度 PWM，且在死区插入后生效） 0：关闭延迟 1：延迟 1 个时钟周期 2：延迟 2 个时钟周期 3：延迟 3 个时钟周期
4	HR_PWM_EN	高精度 PWM 输出使能 0：关闭高精度 PWM 1：开启高精度 PWM 输出
3	FRAC_DISABLE	计算单元输入 DAC 数据高精度位域（Bit[7:0]）屏蔽选择： 0：计算单元运算时，允许使用 DAC 数值的高精度字段进行运算 1：计算单元运算时，禁止使用 DAC 数值的高精度字段进行运算

GLB_CTRL 位域

37.6.12 GLB_CTRL2 (0x1F4)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				DAC_SW_MODE				RSVD	DEBUG_OPT	DEBUG_IN_EN	RSVD					FAULT_CLEAR								RSVD							SHADOW_LOCK_EN
N/A				RW				N/A	RW	RW	N/A					RW								N/A							RW
x	x	x	x	0	0	0	0	x	0	0	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	0

GLB_CTRL2 [31:0]

位域	名称	描述
27-24	DAC_SW_MODE	软件注入 DAC 模式使能，每一位表示一个 DAC 通道。
22	DEBUG_OPT	set to disable debug fault immediately when exit debug mode
21	DEBUG_IN_EN	Debug 信号视为 Fault 处理 0：关闭 1：使能
15-8	FAULT_CLEAR	Fault 状态清除位 注：仅当 FAULT_REC_TIME 配置为模式 3 时有效。用户只能在故障条件清除之后，新的故障条件发生前对该位写 1。
0	SHADOW_LOCK_EN	影子寄存器锁定功能 0：关闭影子寄存器锁定功能 1：打开影子寄存器锁定功能

GLB_CTRL2 位域

37.6.13 GLB_CTRL3 (0x1F8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																ASYNC_FAULT_POL															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GLB_CTRL3 [31:0]

位域	名称	描述
15-0	ASYNC_FAULT_POL	异步故障输入极性，每一位表示一个故障通道。 0：高电平生效 1：低电平生效

GLB_CTRL3 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

37.6.14 CNT_RELOAD_WORK (0x200 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CNT_RELOAD_WORK [31:0]

位域	名称	描述
31-0	VALUE	计数器重载值工作寄存器（当前生效的重载值）

CNT_RELOAD_WORK 位域

37.6.15 CMP_VAL_WORK (0x210 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CMP_VAL_WORK [31:0]

位域	名称	描述
31-0	VALUE	比较值工作寄存器（当前生效的比较值）

CMP_VAL_WORK 位域

37.6.16 FORCE_WORK (0x27C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								OUT_POLARITY								FORCE_MODE															
N/A								RO								RO															
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FORCE_WORK [31:0]

位域	名称	描述
23-16	OUT_POLARITY	输出极性工作寄存器，每一位代表一个 PWM 通道
15-0	FORCE_MODE	强制输出模式工作寄存器，每两位代表一个 PWM 通道

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

FORCE_WORK 位域

37.6.17 CNT_VAL (0x2A0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CNT_VAL [31:0]

位域	名称	描述
31-0	VALUE	主计数器数值

CNT_VAL 位域

37.6.18 DAC_VALUE_SV (0x2B0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DAC_VALUE_SV [31:0]

位域	名称	描述
31-0	VALUE	DAC 存储值 注：当开启 DAC 软件注入功能时，软件可直接将期望值写入此寄存器；当关闭软件注入功能时，此寄存器记录 DAC 有效数值。

DAC_VALUE_SV 位域

37.6.19 CAPTURE_POS (0x300 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPTURE_POS																								RSVD			CAPTURE_SELGPIO	RSVD		CNT_INDEX	

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																								N/A			RW	N/A		RW	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	0	x	x	0	0

CAPTURE_POS [31:0]

位域	名称	描述
31-8	CAPTURE_POS	在捕获到输入信号的上升沿时，关联计数器的值
4	CAPTURE_SELGPIO	当有 PWM.P[n] 引脚时： - 0：CAP[7:0] 来自 PWM.P[n] 引脚 - 1：CAP[7:0] 来自 TRGM.P[n] 引脚，具体如下： - PWM0 的输入捕获 CAP[7:0] 来自 TRGM.P[7: 0] - PWM1 的输入捕获 CAP[7:0] 来自 TRGM.P[15: 8] - PWM2 的输入捕获 CAP[7:0] 来自 TRGM.P[23:16] - PWM3 的输入捕获 CAP[7:0] 来自 TRGM.P[31:24] 当无 PWM.P[n] 引脚时： - 0：CAP[7:0] 来自 TRGM_OUT 的 PWMx_CAP[7: 0] 信号 - 1：CAP[7:0] 来自 TRGM_OUT 的 PWMx_CAP[15: 8] 信号
1-0	CNT_INDEX	从 4 个主计数器中选择一个作为此输入捕获通道的关联计数器

CAPTURE_POS 位域

37.6.20 CAPTURE_NEG (0x380 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPTURE_NEG																								RSVD							
RO																								N/A							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x

CAPTURE_NEG [31:0]

位域	名称	描述
31-8	CAPTURE_NEG	在捕获到输入信号的下降沿时，关联计数器的值

CAPTURE_NEG 位域

37.6.21 IRQ_STS (0x400)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_CAL_OVERFLOW	RSVD																									IRQ_BURSTEND	IRQ_FAULT	IRQ_CAPTURE_NEG	IRQ_CAPTURE_POS	IRQ_RELOAD	IRQ_CMP
W1C	N/A																									RO	RO	RO	RO	RO	RO
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

IRQ_STS [31:0]

位域	名称	描述
31	IRQ_CAL_OVERFLOW	计算单元运算结果溢出状态位（计算单元发生超出上下限事件）
5	IRQ_BURSTEND	Burst 输出结束状态位（4 个主计数器 Burst 输出中的任一输出结束）
4	IRQ_FAULT	外部故障事件状态位（8 个故障通道中的任一通道发生 FAULT 事件）
3	IRQ_CAPTURE_NEG	下降沿捕获状态位（8 个输入捕获通道中的任一通道发生下降沿捕获事件）
2	IRQ_CAPTURE_POS	上升沿捕获状态位（8 个输入捕获通道中的任一通道发生上升沿捕获事件）
1	IRQ_RELOAD	重载状态位（4 个计数器中的任一计数器发生重载）
0	IRQ_CMP	比较点匹配事件状态位（24 个比较通道中的任一通道）

IRQ_STS 位域

37.6.22 IRQ_EN (0x404)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN_OVERFLOW	RSVD																														
RW	N/A																														
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

IRQ_EN [31:0]

位域	名称	描述
31	IRQ_EN_OVERFLOW	计算单元运算结果溢出中断使能（计算单元发生超出上下限事件）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

IRQ_EN 位域

37.6.23 IRQ_STS_CMP (0x410)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								IRQ_STS_CMP																							
N/A								W1C																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ_STS_CMP [31:0]

位域	名称	描述
23-0	IRQ_STS_CMP	比较点匹配事件中断标志位（每一位分别对应一个比较通道）

IRQ_STS_CMP 位域

37.6.24 IRQ_STS_RELOAD (0x414)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												IRQ_STS_RELOAD			
N/A																												W1C			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

IRQ_STS_RELOAD [31:0]

位域	名称	描述
3-0	IRQ_STS_RELOAD	重载中断标志位（每一位分别对应一个主计数器）

IRQ_STS_RELOAD 位域

37.6.25 IRQ_STS_CAP_POS (0x418)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_STS_CAP_POS							
N/A																								W1C							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_STS_CAP_POS [31:0]

位域	名称	描述
7-0	IRQ_STS_CAP_POS	上升沿捕获中断标志位（每一位分别对应一个输入捕获通道）

IRQ_STS_CAP_POS 位域

37.6.26 IRQ_STS_CAP_NEG (0x41C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_STS_CAP_NEG							
N/A																								W1C							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_STS_CAP_NEG [31:0]

位域	名称	描述
7-0	IRQ_STS_CAP_NEG	下降沿捕获中断标志位（每一位分别对应一个输入捕获通道）

IRQ_STS_CAP_NEG 位域

37.6.27 IRQ_STS_FAULT (0x420)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_STS_FAULT							

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																								W1C							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_STS_FAULT [31:0]

位域	名称	描述
7-0	IRQ_STS_FAULT	外部故障事件中断标志位（每一位分别对应 1 个外部故障通道）

IRQ_STS_FAULT 位域

37.6.28 IRQ_STS_BURSTEND (0x424)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												IRQ_STS_BURSTEND			
N/A																												W1C			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

IRQ_STS_BURSTEND [31:0]

位域	名称	描述
3-0	IRQ_STS_BURSTEND	Burst 输出结束中断标志位（每一位分别对应一个主计数器）

IRQ_STS_BURSTEND 位域

37.6.29 IRQ_EN_CMP (0x430)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								IRQ_EN_CMP																							
N/A								RW																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQ_EN_CMP [31:0]

位域	名称	描述
23-0	IRQ_EN_CMP	比较点匹配事件中断使能位（每一位分别对应一个比较通道）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

IRQ_EN_CMP 位域

37.6.30 IRQ_EN_RELOAD (0x434)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												IRQ_EN_RELOAD			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

IRQ_EN_RELOAD [31:0]

位域	名称	描述
3-0	IRQ_EN_RELOAD	重载中断使能位（每一位分别对应一个主计数器）

IRQ_EN_RELOAD 位域

37.6.31 IRQ_EN_CAP_POS (0x438)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_EN_CAP_POS							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_EN_CAP_POS [31:0]

位域	名称	描述
7-0	IRQ_EN_CAP_POS	上升沿捕获中断使能位（每一位分别对应一个输入捕获通道）

IRQ_EN_CAP_POS 位域

37.6.32 IRQ_EN_CAP_NEG (0x43C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_EN_CAP_NEG							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_EN_CAP_NEG [31:0]

位域	名称	描述
7-0	IRQ_EN_CAP_NEG	下降沿捕获中断使能位（每一位分别对应一个输入捕获通道）

IRQ_EN_CAP_NEG 位域

37.6.33 IRQ_EN_FAULT (0x440)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								IRQ_EN_FAULT							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

IRQ_EN_FAULT [31:0]

位域	名称	描述
7-0	IRQ_EN_FAULT	外部故障事件中断使能位（每一位分别对应 1 个外部故障通道）

IRQ_EN_FAULT 位域

37.6.34 IRQ_EN_BURSTEND (0x444)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												IRQ_EN_BURSTEND			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN_BURSTEND [31:0]																															

位域	名称	描述
3-0	IRQ_EN_BURSTEND	Burst 输出结束中断使能位（每一位分别对应一个主计数器）

IRQ_EN_BURSTEND 位域

37.6.35 DMA_EN (0x480)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMA3_EN	RSVD		DMA3_SEL					DMA2_EN	RSVD		DMA2_SEL					DMA1_EN	RSVD		DMA1_SEL					DMA0_EN	RSVD		DMA0_SEL				
RW	N/A		RW					RW	N/A		RW					RW	N/A		RW					RW	N/A		RW				
0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0

DMA_EN [31:0]

位域	名称	描述
31	DMA3_EN	DMA3 使能
28-24	DMA3_SEL	DMA3 触发事件选择 0 ~23：主计数器 3 到达比较点 0~23 时 24~27：主计数器 3 发生重载事件时
23	DMA2_EN	DMA2 使能
20-16	DMA2_SEL	DMA2 触发事件选择 0 ~23：主计数器 2 到达比较点 0~23 时 24~27：主计数器 2 发生重载事件时
15	DMA1_EN	DMA1 使能
12-8	DMA1_SEL	DMA1 触发事件选择 0 ~23：主计数器 1 到达比较点 0~23 时 24~27：主计数器 1 发生重载事件时
7	DMA0_EN	DMA0 使能
4-0	DMA0_SEL	DMA0 触发事件选择 0 ~23：主计数器 0 到达比较点 0~23 时 24~27：主计数器 0 发生重载事件时

DMA_EN 位域

37.6.36 CNT[CFG0] (0x500 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			RLD_CMP_SEL1					RSVD			RLD_CMP_SEL0					RSVD	RLD_TRIG_SEL			RSVD		RLD_UPDATE_TIME		RSVD			CNT_D_PARAM				
N/A			RW					N/A			RW					N/A	RW			N/A		RW		N/A			RW				
x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	x	0	0	0	x	x	0	0	x	x	x	0	0	0	0	0

CNT[CFG0] [31:0]

位域	名称	描述
28-24	RLD_CMP_SEL1	从 24 个比较点中选择一个作为重载值/比较值（写 0x1F 时可关闭此寄存器的选择）
20-16	RLD_CMP_SEL0	从 24 个比较点中选择一个作为重载值/比较值（写 0x1F 时可关闭此寄存器的选择）
14-12	RLD_TRIG_SEL	从 8 个来自互联管理器的输入中选择一个作为触发信号，触发更新重载值
9-8	RLD_UPDATE_TIME	计数器重载值更新时机选择： 0：由软件把 WORK_CTRL1[SHADOW_LOCK] 位置 1 后更新 1：在 RLD_CMP_SEL0 或 RLD_CMP_SEL1 位域中指定的比较点时更新 2：在计数器重载时更新 3：在 RLD_TRIG_SEL 选择的触发源到来时更新 注：由于模式 0 更新的时机不可控，因此不推荐通过模式 0 更新计数器重载值。
4-0	CNT_D_PARAM	计数器重载值计算单元：DAC 输入数据系数配置参数 注：此处填写参数值为有符号数，参数值除以 8 即是 DAC 输入数据的系数，故系数取值范围为-2~1.875。

CNT[CFG0] 位域

37.6.37 CNT[CFG1] (0x504 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						CNT_DAC_INDEX		CNT_LU_EN	RSVD		CNT_LIM_UP					CNT_LL_EN	RSVD		CNT_LIM_LO					RSVD			CNT_IN_OFF				
N/A						RW		RW	N/A		RW					RW	N/A		RW					N/A			RW				
x	x	x	x	x	x	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0

CNT[CFG1] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
25-24	CNT_DAC_INDEX	从 4 个 DAC 数值通道中选择一个作为输入
23	CNT_LU_EN	上限检查功能使能： 计数器重载值计算单元运算输出结果的上限检查功能，以确保计算单元输出的最终结果不超出预设的上限值。
20-16	CNT_LIM_UP	上门限阈值选择： 选择一个影子寄存器中的值作为计算单元的阈值上限。
15	CNT_LL_EN	下限检查功能使能： 计数器重载值计算单元运算输出结果的下限检查功能，以确保计算单元输出的最终结果不低于预设的下限值。
12-8	CNT_LIM_LO	下门限阈值选择： 选择一个影子寄存器中的值作为计算单元的阈值下限。
4-0	CNT_IN_OFF	补偿值选择： 选择一个影子寄存器中的值作为计数器重载值计算单元运算结果的补偿值（有符号数）。

CNT[CFG1] 位域

37.6.38 CNT[CFG2] (0x508 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT_RELOAD_EN	RSVD				CNT_RELOAD_TRIG			RSVD	CNT_UPDATE_TRIG1			CNT_UPDATE_EN1	RSVD			CNT_TRIG1				RSVD	CNT_UPDATE_TRIG0			CNT_UPDATE_EN0	RSVD			CNT_TRIG0			
RW	N/A				RW			N/A	RW			RW	N/A			RW				N/A	RW			RW	N/A			RW			
0	x	x	x	x	0	0	0	x	0	0	0	0	x	x	x	0	0	0	0	x	0	0	0	0	x	x	x	0	0	0	0

CNT[CFG2] [31:0]


位域	名称	描述
31	CNT_RELOAD_EN	外部触发计数器重载使能： 通过 CNT_RELOAD_TRIG 位域选择触发信号，当触发到来时，重载计数器
26-24	CNT_RELOAD_TRIG	计数器重载外部触发源选择： 从来自互联管理器的 8 个触发输入通道中，选择一个作为触发信号，当触发到来时，重载计数器。（需要将触发信号配置为脉冲模式）
22-20	CNT_UPDATE_TRIG1	计数器更新外部触发源 1 选择： 从来自互联管理器的 8 个触发输入通道中，选择一个作为触发信号，当触发到来时，更新计数器数值。（需要将触发信号配置为脉冲模式）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19	CNT_UPDATE_EN1	计数器数值更新使能： 是否允许在 CNT_CUPDATE_TRIG1 位域选择的触发信号到来时，将计数器数值计算单元的计算结果更新到计数器中
15-12	CNT_TRIG1	计数器数值计算单元选择： 从 16 个计数器数值计算单元中选择一个，在 CNT_UPDATE_TRIG1 触发时，将该计算单元输出结果用于更新计数器数值。
10-8	CNT_UPDATE_TRIG0	计数器更新外部触发源 0 选择： 从来自互联管理器的 8 个触发输入通道中，选择一个作为触发信号，当触发到来时，更新计数器数值。（需要将触发信号配置为脉冲模式）
7	CNT_UPDATE_EN0	计数器数值更新使能： 是否允许在 CNT_CUPDATE_TRIG0 位域选择的触发信号到来时，将计数器数值计算单元的计算结果更新到计数器中
3-0	CNT_TRIG0	计数器数值计算单元选择： 从 16 个计数器数值计算单元中选择一个，在 CNT_UPDATE_TRIG0 触发时，将该计算单元输出结果用于更新计数器数值。

CNT[CFG2] 位域

37.6.39 CNT[CFG3] (0x50C + 0x10 * n)



CNT[CFG3] [31:0]

位域	名称	描述
22-20	CNT_START_SEL	PWM 输出外部触发源选择： 从来自互联管理器的 8 个触发输入通道中，选择一个作为触发信号，当触发到来时，PWM 输出（在下一个重载点处开始）。（需要将触发信号配置为脉冲模式）
17	CNT_HW_START_EN	硬件使能 PWM 输出（在下一个重载点处开始），通过 CNT_START_SEL 选择的触发源

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	CNT_BURST	PWM 输出 Burst 配置（计数器周期）： 0：仅输出 1 个 Burst 的 PWM 1：仅输出 2 个 Burst 的 PWM ..... 0xFFFF：持续输出 注：仅在通过 CNT_SW_START 或 CNT_START_SEL 选择的触发源触发计数器开始工作这两种模式下生效。

CNT[CFG3] 位域

37.6.40 CNT_GLBCFG (0x540)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												CNT_SW_START				RSVD				TIMER_RESET				RSVD				TIMER_ENABLE			
N/A												WO				N/A				WO				N/A				RW			
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	x	0	0	0	0	x	x	x	x	0	0	0	0

CNT_GLBCFG [31:0]

位域	名称	描述
19-16	CNT_SW_START	软件使能 PWM 输出（在下一个重载点处开始），仅可写，自动清零。 注：在 Burst 模式下，若将 CNT_BURST 位域配置为 0，再往此寄存器中写 1，可提前停止 Burst 模输出。
11-8	TIMER_RESET	计数器复位： 置 1 复位，仅可写，自动清零。
3-0	TIMER_ENABLE	主计数器使能： 0：关闭主计数器 1：开启主计数器

CNT_GLBCFG 位域

37.6.41 CAL[CFG0] (0x600 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			CAL_LU_PARAM					RSVD				CAL_LL_PARAM				RSVD				CAL_T_PARAM				RSVD				CAL_D_PARAM			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A			RW					N/A			RW					N/A			RW					N/A			RW				
x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0

CAL[CFG0] [31:0]

位域	名称	描述
28-24	CAL_LU_PARAM	比较值计算单元：上门限输入（来自计数器计算单元输出值）系数配置参数 注：此处填写参数值为有符号数，参数值除以 8 即是上门限输入数据的系数，故系数取值范围为-2~1.875。 上门限阈值 = (上门限输入 × 上门限输入系数配置参数)/8 + 上门限偏移量补偿
20-16	CAL_LL_PARAM	比较值计算单元：下门限输入（来自计数器计算单元输出值）系数配置参数 注：此处填写参数值为有符号数，参数值除以 8 即是下门限输入数据的系数，故系数取值范围为-2~1.875。 下门限阈值 = (下门限输入 × 下门限输入系数配置参数)/8 + 下门限偏移量补偿
12-8	CAL_T_PARAM	比较值计算单元：运算输入 1（来自计数器计算单元输出值）系数配置参数 注：此处填写参数值为有符号数，参数值除以 8 即是 DAC 输入数据的系数，故系数取值范围为-2~1.875。 运算结果 = (运算输入 1 × 运算输入 1 系数配置参数)/8 + (运算输入 2 × 运算输入 2 系数配置参数)/8 + 偏移量补偿 比较值计算单元最终输出 = {上门限，下门限}[运算结果]
4-0	CAL_D_PARAM	比较值计算单元：运算输入 2（来自电机系统的 DAC 输出值）系数配置参数 注：此处填写参数值为有符号数，参数值除以 8 即是 DAC 输入数据的系数，故系数取值范围为-2~1.875。 运算结果 = (运算输入 1 × 运算输入 1 系数配置参数)/8 + (运算输入 2 × 运算输入 2 系数配置参数)/8 + 偏移量补偿 比较值计算单元最终输出 = {上门限，下门限}[运算结果]

CAL[CFG0] 位域

37.6.42 CAL[CFG1] (0x604 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		CAL_T_INDEX		RSVD	CAL_IN_INDEX			CAL_LU_EN	RSVD		CAL_LIM_UP					CAL_LL_EN	RSVD		CAL_LIM_LO					RSVD			CAL_IN_OFF				

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A		RW		N/A	RW			RW	N/A		RW					RW	N/A		RW					N/A			RW				
x	x	0	0	x	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0

CAL[CFG1] [31:0]

位域	名称	描述
29-28	CAL_T_INDEX	比较值计算单元：运算输入 1 选择 从 4 个来自计数器计算单元输出值中选择一个作为运算输入 1
26-24	CAL_IN_INDEX	比较值计算单元：运算输入 2 选择 从 4 个来自电机系统的 DAC 输出值中选择一个作为运算输入 2
23	CAL_LU_EN	上限检查功能使能： 比较值计算单元运算输出结果的上限检查功能，以确保计算单元的最终输出结果不低于预设的上限值（即上门限阈值）。
20-16	CAL_LIM_UP	上门限偏移量补偿值选择： 选择一个影子寄存器中的值作为比较值计算单元的上门限偏移量补偿（有符号数）。
15	CAL_LL_EN	下限检查功能使能： 比较值计算单元运算输出结果的下限检查功能，以确保计算单元的最终输出结果不低于预设的下限值（即下门限阈值）。
12-8	CAL_LIM_LO	下门限偏移量补偿值选择： 选择一个影子寄存器中的值作为比较值计算单元的下门限偏移量补偿（有符号数）。
4-0	CAL_IN_OFF	补偿值选择： 选择一个影子寄存器中的值作为比较值计算单元运算的补偿值，即偏移量补偿（有符号数）。

CAL[CFG1] 位域

37.6.43 CMP[CFG] (0x800 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	CMP_TRIG_SEL			RSVD	CMP_UPDATE_TIME			RSVD		CMP_IN_SEL						CMP_CNT		RSVD													
N/A	RW			N/A	RW			N/A		RW						RW		N/A													
x	0	0	0	x	0	0	0	x	x	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x

CMP[CFG] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
30-28	CMP_TRIG_SEL	比较值更新触发源选择： 从来自互联管理器的 8 个触发输入通道中，选择一个作为触发信号，当触发到来时，更新比较值（比较点）。 注：需将触发信号配置为脉冲模式
26-24	CMP_UPDATE_TIME	比较点工作寄存器更新时机选择： 0：在软件将 WORK_CTRL1[SHADOW_LOCK] 寄存器置位时更新 1：立即更新（下一个时钟周期） 2：在关联计数器重载时更新 3：通过外部触发源触发更新（通过 CMP_TRIG_SEL 位域选择外部触发源） 4：通过关联计数器的 RLD_CMP_SEL0 选择一个比较点，在到达该比较点时更新 5：通过关联计数器的 RLD_CMP_SEL1 选择一个比较点，在到达该比较点时更新 其他：保留，不更新。
21-16	CMP_IN_SEL	比较值工作寄存器更新来源选择： 0：直接来自影子寄存器 0 ..... 27：直接来自影子寄存器 27 28~31：保留（比较值更新为 0） 32：来自比较值计算单元 0 的输出 ..... 47：来自比较值计算单元 16 的输出 48：来自输入捕获通道 0 的捕获值 CAPTUTE_POS 寄存器（低 8 位为 0） ..... 55：来自输入捕获通道 7 的捕获值 CAPTUTE_POS 寄存器（低 8 位为 0） 56：主计数器 0 的 1/4 周期 ..... 59：主计数器 3 的 1/4 周期 60~61：保留（比较值为 0） 62：更新为 0xFFFFF000 63：更新为 0xFFFFFF00
15-14	CMP_CNT	关联计数器选择： 对于比较点 16~ 比较点 23 的配置，可从 4 个主计数器中选择一个计数器作为当前比较点工作的关联计数器。 对于比较点 0~ 比较点 15 的配置，每 4 个比较点与 1 个主计数器相关联（例如：比较点 0/1/2/3 关联计数器 0；比较点 4/5/6/7 关联计数器 1，以此类推）。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

CMP[CFG] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

38 互联管理器 TRGM

在本产品上，多个外设的输入输出信号可以相互连接，使得多个外设可以相互配合使用。互联管理器可以配置这些连接。

互联管理器支持若干输入输出（IO），可以把这些 IO 分配给连接到互联管理器的外设，用作它们的输入或者输出。

本产品上，互联管理器的输入信号分配，请查阅表 169。

本产品上，互联管理器的输出信号分配，请查阅表 170。

互联管理器输入配有数字滤波器，可以对一些信号进行滤波。

本产品上，互联管理器的数字滤波器分配，请查阅表 172。

互联管理器也管理外设的 DMA 请求，把选中的 DMA 请求发送到 DMA 控制器。

本产品上，互联管理器的 DMA 请求信号分配，请查阅表 171。

38.1 特性总结

本章节介绍互联管理器 TRGM（Trigger Manager）的主要特性：

- 多路复选器（MUX）阵列
- 支持多个输入和多个输出
- 每个输出都可以单独配置，从众多输入中选择
- 输入信号数字滤波器
- 输出信号极性取反
- 信号边沿到脉冲转换
- DMA 请求管理与中断请求

38.2 功能描述

本章节描述互联管理器 TRGM 的功能。

38.2.1 管理器信号输入输出复选器

用户通过配置互联管理器寄存器,可以把 TRGM 的任意输入信号连接到互相管理器的输出,配置 TRGOCFGx[OCFG] 位来从 TRGM 的输入中选择一个，作为 OUTx 的输出。

38.2.2 输出配置

对于互联管理器的输出，在选择了信号输入后，用户还可以通过配置 TRGOCFGx[OPOL] 位，对输出取反。TRGOCFGx[OPOL] 位置 0 时，输出信号不变，置 1 时，输出信号取反。

此外，互联管理器的输出配置支持对信号进行边沿到脉冲的转换。TRGOCFGx[REDG2PEN] 位置 1 时，输入信号的每一个上升沿，都会输出宽度为一个互联管理器时钟周期长度的脉冲。

TRGOCFGx[FEDG2PEN] 位置 1 时，输入信号的每一个下降沿，都会输出宽度为一个互联管理器时钟周期长度的脉冲。

©Shanghai HPMICRO Semiconductor Co., Ltd.

38.2.3 数字滤波器

互联管理器 TRGM 为部分输入信号提供数字滤波器，用户可以通过 FILTCFGx[MODE] 寄存器滤波器的工作模式：

- 3'b000，旁路模式，数字滤波器关闭
- 3'b100，滤刺模式，滤波器输入翻转后，输出也会立即翻转，之后会在一定时间内无视滤波器的输入。这个模式下，滤波器输出会紧随输入，同时会避免输出信号出现毛刺。
- 3'b101，延时滤波器，滤波器输入翻转后需要保持一定时间，滤波器输出才会翻转
- 3'b110，滤峰模式，滤波器输入置逻辑 0 后，需要保持一定时间，滤波器输出才会置逻辑 0，而滤波器输入置 1，滤波器输出会立即置 1，这个模式的目的是滤除不够长的输入波峰。
- 3'b111，滤谷模式，滤波器输入置逻辑 1 后，需要保持一定时间，滤波器输出才会置逻辑 1，而滤波器输入置 0，滤波器输出会立即置 0，这个模式的目的是滤除不够长的输入波谷。

用户可以通过 FILTCFGx[FILTLEN] 寄存器位配置滤波器的滤波宽度。单位是互联管理器的时钟周期。

用户可以通过把 FILTCFGx[OUTINV] 位置 1 来将滤波器的输出取反。

38.2.4 DMA 请求管理与中断请求

互联管理器支持管理与它互联的部分外设的 DMA 请求，这些外设的 DMA 请求通过互联管理器转发到 DMA-MUX。

互联管理器支持 8 个 DMA 请求，用户可以配置 DMACFG0~ DMACFG7 寄存器，从表表 171中选择输出到 DMA 控制器的 DMA 请求。

此外，互联管理器支持 2 个中断请求，可以将 TRGM 的输入信号作为触发中断事件的信号。类似的，也可以将 TRGM 的输入信号作为触发 DMA 请求的信号。

38.3 TRGM 寄存器列表

TRGM 的寄存器列表如下：

TRGM0 base address: 0xF047C000

地址偏移	名称	描述	复位值
0x0000	FILTCFG[PWM0_IN0]	滤波器配置寄存器	0x00000000
0x0004	FILTCFG[PWM0_IN1]	滤波器配置寄存器	0x00000000
0x0008	FILTCFG[PWM0_IN2]	滤波器配置寄存器	0x00000000
0x000C	FILTCFG[PWM0_IN3]	滤波器配置寄存器	0x00000000
0x0010	FILTCFG[PWM0_IN4]	滤波器配置寄存器	0x00000000
0x0014	FILTCFG[PWM0_IN5]	滤波器配置寄存器	0x00000000
0x0018	FILTCFG[PWM0_IN6]	滤波器配置寄存器	0x00000000
0x001C	FILTCFG[PWM0_IN7]	滤波器配置寄存器	0x00000000
0x0020	FILTCFG[PWM1_IN0]	滤波器配置寄存器	0x00000000
0x0024	FILTCFG[PWM1_IN1]	滤波器配置寄存器	0x00000000
0x0028	FILTCFG[PWM1_IN2]	滤波器配置寄存器	0x00000000
0x002C	FILTCFG[PWM1_IN3]	滤波器配置寄存器	0x00000000
0x0030	FILTCFG[PWM1_IN4]	滤波器配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0034	FILTCFG[PWM1_IN5]	滤波器配置寄存器	0x00000000
0x0038	FILTCFG[PWM1_IN6]	滤波器配置寄存器	0x00000000
0x003C	FILTCFG[PWM1_IN7]	滤波器配置寄存器	0x00000000
0x0040	FILTCFG[TRGM_P_00]	滤波器配置寄存器	0x00000000
0x0044	FILTCFG[TRGM_P_01]	滤波器配置寄存器	0x00000000
0x0048	FILTCFG[TRGM_P_02]	滤波器配置寄存器	0x00000000
0x004C	FILTCFG[TRGM_P_03]	滤波器配置寄存器	0x00000000
0x0050	FILTCFG[TRGM_P_04]	滤波器配置寄存器	0x00000000
0x0054	FILTCFG[TRGM_P_05]	滤波器配置寄存器	0x00000000
0x0058	FILTCFG[TRGM_P_06]	滤波器配置寄存器	0x00000000
0x005C	FILTCFG[TRGM_P_07]	滤波器配置寄存器	0x00000000
0x0060	FILTCFG[TRGM_P_08]	滤波器配置寄存器	0x00000000
0x0064	FILTCFG[TRGM_P_09]	滤波器配置寄存器	0x00000000
0x0068	FILTCFG[TRGM_P_10]	滤波器配置寄存器	0x00000000
0x006C	FILTCFG[TRGM_P_11]	滤波器配置寄存器	0x00000000
0x0070	FILTCFG[TRGM_P_12]	滤波器配置寄存器	0x00000000
0x0074	FILTCFG[TRGM_P_13]	滤波器配置寄存器	0x00000000
0x0078	FILTCFG[TRGM_P_14]	滤波器配置寄存器	0x00000000
0x007C	FILTCFG[TRGM_P_15]	滤波器配置寄存器	0x00000000
0x0400	DMACFG[0]	DMA 请求配置寄存器	0x00000000
0x0404	DMACFG[1]	DMA 请求配置寄存器	0x00000000
0x0408	DMACFG[2]	DMA 请求配置寄存器	0x00000000
0x040C	DMACFG[3]	DMA 请求配置寄存器	0x00000000
0x0410	DMACFG[4]	DMA 请求配置寄存器	0x00000000
0x0414	DMACFG[5]	DMA 请求配置寄存器	0x00000000
0x0418	DMACFG[6]	DMA 请求配置寄存器	0x00000000
0x041C	DMACFG[7]	DMA 请求配置寄存器	0x00000000
0x0500	GCR		0x00000000
0x0540	ADC_MATRIX_SEL0	ADC 矩阵选择寄存器 0	0x00000000
0x0580	DAC_MATRIX_SEL0	DAC 矩阵选择寄存器 0	0x00000000
0x0584	DAC_MATRIX_SEL1	DAC 矩阵选择寄存器 1	0x00000000
0x0588	DAC_MATRIX_SEL2	DAC 矩阵选择寄存器 2	0x00000000
0x05C0	POS_MATRIX_SEL0	位置矩阵选择寄存器 0	0x00000000
0x0600	TRGM_IN[0]	trigmux input read register0	0x00000000
0x0604	TRGM_IN[1]	trigmux input read register1	0x00000000
0x0608	TRGM_IN[2]	trigmux input read register2	0x00000000
0x060C	TRGM_IN[3]	trigmux input read register3	0x00000000
0x0610	TRGM_IN[4]	trigmux input read register4	0x00000000
0x0680	TRGM_OUT[0]	trigmux output read register0	0x00000000
0x0684	TRGM_OUT[1]	trigmux output read register1	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0688	TRGM_OUT[2]	trigmux output read register2	0x00000000
0x068C	TRGM_OUT[3]	trigmux output read register3	0x00000000
0x0690	TRGM_OUT[4]	trigmux output read register4	0x00000000
0x0800	PWM_DELAY_CFG	pwm delay chain config register	0x00000000
0x0804	PWM_CALIB_CFG	pwm delay chain calibration control register	0x00000000
0x1000	TRGOCFG[TRGM_P_00]	TRGM 输出配置寄存器	0x00000000
0x1004	TRGOCFG[TRGM_P_01]	TRGM 输出配置寄存器	0x00000000
0x1008	TRGOCFG[TRGM_P_02]	TRGM 输出配置寄存器	0x00000000
0x100C	TRGOCFG[TRGM_P_03]	TRGM 输出配置寄存器	0x00000000
0x1010	TRGOCFG[TRGM_P_04]	TRGM 输出配置寄存器	0x00000000
0x1014	TRGOCFG[TRGM_P_05]	TRGM 输出配置寄存器	0x00000000
0x1018	TRGOCFG[TRGM_P_06]	TRGM 输出配置寄存器	0x00000000
0x101C	TRGOCFG[TRGM_P_07]	TRGM 输出配置寄存器	0x00000000
0x1020	TRGOCFG[TRGM_P_08]	TRGM 输出配置寄存器	0x00000000
0x1024	TRGOCFG[TRGM_P_09]	TRGM 输出配置寄存器	0x00000000
0x1028	TRGOCFG[TRGM_P_10]	TRGM 输出配置寄存器	0x00000000
0x102C	TRGOCFG[TRGM_P_11]	TRGM 输出配置寄存器	0x00000000
0x1030	TRGOCFG[TRGM_P_12]	TRGM 输出配置寄存器	0x00000000
0x1034	TRGOCFG[TRGM_P_13]	TRGM 输出配置寄存器	0x00000000
0x1038	TRGOCFG[TRGM_P_14]	TRGM 输出配置寄存器	0x00000000
0x103C	TRGOCFG[TRGM_P_15]	TRGM 输出配置寄存器	0x00000000
0x1040	TRGOCFG[PWM0_TRIG_IN0]	TRGM 输出配置寄存器	0x00000000
0x1044	TRGOCFG[PWM0_TRIG_IN1]	TRGM 输出配置寄存器	0x00000000
0x1048	TRGOCFG[PWM0_TRIG_IN2]	TRGM 输出配置寄存器	0x00000000
0x104C	TRGOCFG[PWM0_TRIG_IN3]	TRGM 输出配置寄存器	0x00000000
0x1050	TRGOCFG[PWM0_TRIG_IN4]	TRGM 输出配置寄存器	0x00000000
0x1054	TRGOCFG[PWM0_TRIG_IN5]	TRGM 输出配置寄存器	0x00000000
0x1058	TRGOCFG[PWM0_TRIG_IN6]	TRGM 输出配置寄存器	0x00000000
0x105C	TRGOCFG[PWM0_TRIG_IN7]	TRGM 输出配置寄存器	0x00000000
0x1060	TRGOCFG[PWM1_TRIG_IN0]	TRGM 输出配置寄存器	0x00000000
0x1064	TRGOCFG[PWM1_TRIG_IN1]	TRGM 输出配置寄存器	0x00000000
0x1068	TRGOCFG[PWM1_TRIG_IN2]	TRGM 输出配置寄存器	0x00000000
0x106C	TRGOCFG[PWM1_TRIG_IN3]	TRGM 输出配置寄存器	0x00000000
0x1070	TRGOCFG[PWM1_TRIG_IN4]	TRGM 输出配置寄存器	0x00000000
0x1074	TRGOCFG[PWM1_TRIG_IN5]	TRGM 输出配置寄存器	0x00000000
0x1078	TRGOCFG[PWM1_TRIG_IN6]	TRGM 输出配置寄存器	0x00000000
0x107C	TRGOCFG[PWM1_TRIG_IN7]	TRGM 输出配置寄存器	0x00000000
0x1080	TRGOCFG[ADC0_STRGI]	TRGM 输出配置寄存器	0x00000000
0x1084	TRGOCFG[ADC1_STRGI]	TRGM 输出配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1088	TRGOCFG[ADCX_PTRGI0A]	TRGM 输出配置寄存器	0x00000000
0x108C	TRGOCFG[ADCX_PTRGI0B]	TRGM 输出配置寄存器	0x00000000
0x1090	TRGOCFG[ADCX_PTRGI0C]	TRGM 输出配置寄存器	0x00000000
0x1094	TRGOCFG[ADCX_PTRGI1A]	TRGM 输出配置寄存器	0x00000000
0x1098	TRGOCFG[ADCX_PTRGI1B]	TRGM 输出配置寄存器	0x00000000
0x109C	TRGOCFG[ADCX_PTRGI1C]	TRGM 输出配置寄存器	0x00000000
0x10A0	TRGOCFG[ADCX_PTRGI2A]	TRGM 输出配置寄存器	0x00000000
0x10A4	TRGOCFG[ADCX_PTRGI2B]	TRGM 输出配置寄存器	0x00000000
0x10A8	TRGOCFG[ADCX_PTRGI2C]	TRGM 输出配置寄存器	0x00000000
0x10AC	TRGOCFG[ADCX_PTRGI3A]	TRGM 输出配置寄存器	0x00000000
0x10B0	TRGOCFG[ADCX_PTRGI3B]	TRGM 输出配置寄存器	0x00000000
0x10B4	TRGOCFG[ADCX_PTRGI3C]	TRGM 输出配置寄存器	0x00000000
0x10B8	TRGOCFG[QEI0_TRIG_IN]	TRGM 输出配置寄存器	0x00000000
0x10BC	TRGOCFG[QEI1_TRIG_IN]	TRGM 输出配置寄存器	0x00000000
0x10C0	TRGOCFG[QEI0_PAUSE]	TRGM 输出配置寄存器	0x00000000
0x10C4	TRGOCFG[QEI1_PAUSE]	TRGM 输出配置寄存器	0x00000000
0x10C8	TRGOCFG[QEO0_TRIG_IN0]	TRGM 输出配置寄存器	0x00000000
0x10CC	TRGOCFG[QEO0_TRIG_IN1]	TRGM 输出配置寄存器	0x00000000
0x10D0	TRGOCFG[QEO1_TRIG_IN0]	TRGM 输出配置寄存器	0x00000000
0x10D4	TRGOCFG[QEO1_TRIG_IN1]	TRGM 输出配置寄存器	0x00000000
0x10D8	TRGOCFG[ACMP0_CH0_WIN]	TRGM 输出配置寄存器	0x00000000
0x10DC	TRGOCFG[ACMP0_CH1_WIN]	TRGM 输出配置寄存器	0x00000000
0x10E0	TRGOCFG[GPTMR0_IN2]	TRGM 输出配置寄存器	0x00000000
0x10E4	TRGOCFG[GPTMR0_IN3]	TRGM 输出配置寄存器	0x00000000
0x10E8	TRGOCFG[GPTMR1_IN2]	TRGM 输出配置寄存器	0x00000000
0x10EC	TRGOCFG[GPTMR1_IN3]	TRGM 输出配置寄存器	0x00000000
0x10F0	TRGOCFG[GPTMR2_IN2]	TRGM 输出配置寄存器	0x00000000
0x10F4	TRGOCFG[GPTMR2_IN3]	TRGM 输出配置寄存器	0x00000000
0x10F8	TRGOCFG[GPTMR3_IN2]	TRGM 输出配置寄存器	0x00000000
0x10FC	TRGOCFG[GPTMR3_IN3]	TRGM 输出配置寄存器	0x00000000
0x1100	TRGOCFG[GPTMR0_SYNCI]	TRGM 输出配置寄存器	0x00000000
0x1104	TRGOCFG[GPTMR1_SYNCI]	TRGM 输出配置寄存器	0x00000000
0x1108	TRGOCFG[GPTMR2_SYNCI]	TRGM 输出配置寄存器	0x00000000
0x110C	TRGOCFG[GPTMR3_SYNCI]	TRGM 输出配置寄存器	0x00000000
0x1110	TRGOCFG[CAN_PTPC0_CAP]	TRGM 输出配置寄存器	0x00000000
0x1114	TRGOCFG[CAN_PTPC1_CAP]	TRGM 输出配置寄存器	0x00000000
0x1118	TRGOCFG[UART_TRIG0]	TRGM 输出配置寄存器	0x00000000
0x111C	TRGOCFG[UART_TRIG1]	TRGM 输出配置寄存器	0x00000000
0x1120	TRGOCFG[SDM_PWM_SOC0]	TRGM 输出配置寄存器	0x00000000
0x1124	TRGOCFG[SDM_PWM_SOC1]	TRGM 输出配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1128	TRGOCFG[SDM_PWM_SOC2]	TRGM 输出配置寄存器	0x00000000
0x112C	TRGOCFG[SDM_PWM_SOC3]	TRGM 输出配置寄存器	0x00000000
0x1130	TRGOCFG[SDM_PWM_SOC4]	TRGM 输出配置寄存器	0x00000000
0x1134	TRGOCFG[SDM_PWM_SOC5]	TRGM 输出配置寄存器	0x00000000
0x1138	TRGOCFG[SDM_PWM_SOC6]	TRGM 输出配置寄存器	0x00000000
0x113C	TRGOCFG[SDM_PWM_SOC7]	TRGM 输出配置寄存器	0x00000000
0x1140	TRGOCFG[SDM_PWM_SOC8]	TRGM 输出配置寄存器	0x00000000
0x1144	TRGOCFG[SDM_PWM_SOC9]	TRGM 输出配置寄存器	0x00000000
0x1148	TRGOCFG[SDM_PWM_SOC10]	TRGM 输出配置寄存器	0x00000000
0x114C	TRGOCFG[SDM_PWM_SOC11]	TRGM 输出配置寄存器	0x00000000
0x1150	TRGOCFG[SDM_PWM_SOC12]	TRGM 输出配置寄存器	0x00000000
0x1154	TRGOCFG[SDM_PWM_SOC13]	TRGM 输出配置寄存器	0x00000000
0x1158	TRGOCFG[SDM_PWM_SOC14]	TRGM 输出配置寄存器	0x00000000
0x115C	TRGOCFG[SDM_PWM_SOC15]	TRGM 输出配置寄存器	0x00000000
0x1160	TRGOCFG[PLB_IN_00]	TRGM 输出配置寄存器	0x00000000
0x1164	TRGOCFG[PLB_IN_01]	TRGM 输出配置寄存器	0x00000000
0x1168	TRGOCFG[PLB_IN_02]	TRGM 输出配置寄存器	0x00000000
0x116C	TRGOCFG[PLB_IN_03]	TRGM 输出配置寄存器	0x00000000
0x1170	TRGOCFG[PLB_IN_04]	TRGM 输出配置寄存器	0x00000000
0x1174	TRGOCFG[PLB_IN_05]	TRGM 输出配置寄存器	0x00000000
0x1178	TRGOCFG[PLB_IN_06]	TRGM 输出配置寄存器	0x00000000
0x117C	TRGOCFG[PLB_IN_07]	TRGM 输出配置寄存器	0x00000000
0x1180	TRGOCFG[PLB_IN_08]	TRGM 输出配置寄存器	0x00000000
0x1184	TRGOCFG[PLB_IN_09]	TRGM 输出配置寄存器	0x00000000
0x1188	TRGOCFG[PLB_IN_10]	TRGM 输出配置寄存器	0x00000000
0x118C	TRGOCFG[PLB_IN_11]	TRGM 输出配置寄存器	0x00000000
0x1190	TRGOCFG[PLB_IN_12]	TRGM 输出配置寄存器	0x00000000
0x1194	TRGOCFG[PLB_IN_13]	TRGM 输出配置寄存器	0x00000000
0x1198	TRGOCFG[PLB_IN_14]	TRGM 输出配置寄存器	0x00000000
0x119C	TRGOCFG[PLB_IN_15]	TRGM 输出配置寄存器	0x00000000
0x11A0	TRGOCFG[PLB_IN_16]	TRGM 输出配置寄存器	0x00000000
0x11A4	TRGOCFG[PLB_IN_17]	TRGM 输出配置寄存器	0x00000000
0x11A8	TRGOCFG[PLB_IN_18]	TRGM 输出配置寄存器	0x00000000
0x11AC	TRGOCFG[PLB_IN_19]	TRGM 输出配置寄存器	0x00000000
0x11B0	TRGOCFG[PLB_IN_20]	TRGM 输出配置寄存器	0x00000000
0x11B4	TRGOCFG[PLB_IN_21]	TRGM 输出配置寄存器	0x00000000
0x11B8	TRGOCFG[PLB_IN_22]	TRGM 输出配置寄存器	0x00000000
0x11BC	TRGOCFG[PLB_IN_23]	TRGM 输出配置寄存器	0x00000000
0x11C0	TRGOCFG[PLB_IN_24]	TRGM 输出配置寄存器	0x00000000
0x11C4	TRGOCFG[PLB_IN_25]	TRGM 输出配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x11C8	TRGOCFG[PLB_IN_26]	TRGM 输出配置寄存器	0x00000000
0x11CC	TRGOCFG[PLB_IN_27]	TRGM 输出配置寄存器	0x00000000
0x11D0	TRGOCFG[PLB_IN_28]	TRGM 输出配置寄存器	0x00000000
0x11D4	TRGOCFG[PLB_IN_29]	TRGM 输出配置寄存器	0x00000000
0x11D8	TRGOCFG[PLB_IN_30]	TRGM 输出配置寄存器	0x00000000
0x11DC	TRGOCFG[PLB_IN_31]	TRGM 输出配置寄存器	0x00000000
0x11E0	TRGOCFG[PLB_IN_32]	TRGM 输出配置寄存器	0x00000000
0x11E4	TRGOCFG[PLB_IN_33]	TRGM 输出配置寄存器	0x00000000
0x11E8	TRGOCFG[PLB_IN_34]	TRGM 输出配置寄存器	0x00000000
0x11EC	TRGOCFG[PLB_IN_35]	TRGM 输出配置寄存器	0x00000000
0x11F0	TRGOCFG[PLB_IN_36]	TRGM 输出配置寄存器	0x00000000
0x11F4	TRGOCFG[PLB_IN_37]	TRGM 输出配置寄存器	0x00000000
0x11F8	TRGOCFG[PLB_IN_38]	TRGM 输出配置寄存器	0x00000000
0x11FC	TRGOCFG[PLB_IN_39]	TRGM 输出配置寄存器	0x00000000
0x1200	TRGOCFG[PLB_IN_40]	TRGM 输出配置寄存器	0x00000000
0x1204	TRGOCFG[PLB_IN_41]	TRGM 输出配置寄存器	0x00000000
0x1208	TRGOCFG[PLB_IN_42]	TRGM 输出配置寄存器	0x00000000
0x120C	TRGOCFG[PLB_IN_43]	TRGM 输出配置寄存器	0x00000000
0x1210	TRGOCFG[PLB_IN_44]	TRGM 输出配置寄存器	0x00000000
0x1214	TRGOCFG[PLB_IN_45]	TRGM 输出配置寄存器	0x00000000
0x1218	TRGOCFG[PLB_IN_46]	TRGM 输出配置寄存器	0x00000000
0x121C	TRGOCFG[PLB_IN_47]	TRGM 输出配置寄存器	0x00000000
0x1220	TRGOCFG[PLB_IN_48]	TRGM 输出配置寄存器	0x00000000
0x1224	TRGOCFG[PLB_IN_49]	TRGM 输出配置寄存器	0x00000000
0x1228	TRGOCFG[PLB_IN_50]	TRGM 输出配置寄存器	0x00000000
0x122C	TRGOCFG[PLB_IN_51]	TRGM 输出配置寄存器	0x00000000
0x1230	TRGOCFG[PLB_IN_52]	TRGM 输出配置寄存器	0x00000000
0x1234	TRGOCFG[PLB_IN_53]	TRGM 输出配置寄存器	0x00000000
0x1238	TRGOCFG[PLB_IN_54]	TRGM 输出配置寄存器	0x00000000
0x123C	TRGOCFG[PLB_IN_55]	TRGM 输出配置寄存器	0x00000000
0x1240	TRGOCFG[PLB_IN_56]	TRGM 输出配置寄存器	0x00000000
0x1244	TRGOCFG[PLB_IN_57]	TRGM 输出配置寄存器	0x00000000
0x1248	TRGOCFG[PLB_IN_58]	TRGM 输出配置寄存器	0x00000000
0x124C	TRGOCFG[PLB_IN_59]	TRGM 输出配置寄存器	0x00000000
0x1250	TRGOCFG[PLB_IN_60]	TRGM 输出配置寄存器	0x00000000
0x1254	TRGOCFG[PLB_IN_61]	TRGM 输出配置寄存器	0x00000000
0x1258	TRGOCFG[PLB_IN_62]	TRGM 输出配置寄存器	0x00000000
0x125C	TRGOCFG[PLB_IN_63]	TRGM 输出配置寄存器	0x00000000
0x1260	TRGOCFG[SYNCTIMER_TRIG]	TRGM 输出配置寄存器	0x00000000
0x1264	TRGOCFG[DCCS_TRIG]	TRGM 输出配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1268	TRGOCFG[TRGM_IRQ0]	TRGM 输出配置寄存器	0x00000000
0x126C	TRGOCFG[TRGM_IRQ1]	TRGM 输出配置寄存器	0x00000000
0x1270	TRGOCFG[TRGM_DMA0]	TRGM 输出配置寄存器	0x00000000
0x1274	TRGOCFG[TRGM_DMA1]	TRGM 输出配置寄存器	0x00000000
0x1278	TRGOCFG[ESC_TRIG_IN]	TRGM 输出配置寄存器	0x00000000

表 177: TRGM 寄存器列表

38.4 TRGM 寄存器描述

TRGM 的寄存器详细说明如下：

38.4.1 FILTCFG (0x0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															OUTINV	MODE			SYNCEN	FILTLEN_SHIFT			FILTLEN_BASE								
N/A															RW	RW			RW	RW			RW								
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FILTCFG [31:0]

位域	名称	描述
16	OUTINV	1：滤波器输出取反 0：滤波器输出不变
15-13	MODE	此位域定义了滤波器的模式 000：旁路模式 100：滤刺模式 101：延时滤波器 110：滤峰模式 111：滤谷模式
12	SYNCEN	1：将滤波器输入信号于 TRGM 时钟同步 0：不进行同步（有可能会导致时序问题）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-9	FILTLEN_SHIFT	此位域和 filtlen 位域一起设置滤波器的长度，单位是 TRGM 时钟周期 滤波器长度为：filtlen_base«filtlen_shift 当 filtlen_shift 为 0 时，滤波器长度为 filtlen_base 个时钟周期 当 filtlen_shift 为 1 时，滤波器长度为 filtlen_base*2 个时钟周期 当 filtlen_shift 为 2 时，滤波器长度为 filtlen_base*4 个时钟周期 ..... 当 filtlen_shift 为 7 时，滤波器长度为 filtlen_base*128 个时钟周期 最大滤波长度，在 200MHz 时钟时约为 300us
8-0	FILTLEN_BASE	This bitfields defines the filter counter length.

FILTCFG 位域

38.4.2 DMACFG (0x400 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMAMUX_EN	RSVD																									DMASRCSEL					
RW	N/A																									RW					
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

DMACFG [31:0]

位域	名称	描述
31	DMAMUX_EN	DMA 使能
5-0	DMASRCSEL	此位域选择 DMA 请求之一，作为 TRGM 的 DMA 请求

DMACFG 位域

38.4.3 GCR (0x500)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
															TRGOPEN																
															RW																
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GCR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TRGOPEN	此位域使能 TRGM 输出到 IO

GCR 位域

38.4.4 ADC_MATRIX_SEL0 (0x540)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
QEI1_ADC1_SEL								QEI1_ADC0_SEL								QEI0_ADC1_SEL								QEI0_ADC0_SEL							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADC_MATRIX_SEL0 [31:0]

位域	名称	描述
31-24	QEI1_ADC1_SEL	5:sdm_adc3, 4:sdm_adc2, 3:sdm_adc1, 2:sdm_adc0, 1:adc1_adc, 0:adc0_adc bit7 is used to invert adc value; others reserved
23-16	QEI1_ADC0_SEL	
15-8	QEI0_ADC1_SEL	
7-0	QEI0_ADC0_SEL	

ADC_MATRIX_SEL0 位域

38.4.5 DAC_MATRIX_SEL0 (0x580)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM0_DAC1_SEL								PWM0_DAC0_SEL								ACMP0_CH1_DAC_SEL								ACMP0_CH0_DAC_SEL							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DAC_MATRIX_SEL0 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-24	PWM0_DAC1_SEL	5:qeo1_dac2_dac, 4:qeo1_dac1_dac, 3 :qeo1_dac0_dac, 2 :qeo0_dac2_dac, 1:qeo0_dac1_dac, 0:qeo0_dac0_dac bit7 is used to invert dac value; others reserved
23-16	PWM0_DAC0_SEL	
15-8	ACMP0_CH1_DAC_SEL	
7-0	ACMP0_CH0_DAC_SEL	

DAC_MATRIX_SEL0 位域

38.4.6 DAC_MATRIX_SEL1 (0x584)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM1_DAC1_SEL								PWM1_DAC0_SEL								PWM0_DAC3_SEL								PWM0_DAC2_SEL							
RW								RW								RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DAC_MATRIX_SEL1 [31:0]

位域	名称	描述
31-24	PWM1_DAC1_SEL	
23-16	PWM1_DAC0_SEL	
15-8	PWM0_DAC3_SEL	
7-0	PWM0_DAC2_SEL	

DAC_MATRIX_SEL1 位域

38.4.7 DAC_MATRIX_SEL2 (0x588)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																PWM1_DAC3_SEL								PWM1_DAC2_SEL							
N/A																RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DAC_MATRIX_SEL2 [31:0]

位域	名称	描述
15-8	PWM1_DAC3_SEL	
7-0	PWM1_DAC2_SEL	

DAC_MATRIX_SEL2 位域

38.4.8 POS_MATRIX_SEL0 (0x5C0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																QEO1_POSIN_SEL								QEO0_POSIN_SEL							
N/A																RW								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POS_MATRIX_SEL0 [31:0]

位域	名称	描述
15-8	QEO1_POSIN_SEL	1:qei1_pos, 0:qei0_pos bit7 is used to invert position value; others reserved
7-0	QEO0_POSIN_SEL	

POS_MATRIX_SEL0 位域

38.4.9 TRGM_IN (0x600 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGM_IN																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRGM_IN [31:0]

位域	名称	描述
31-0	TRGM_IN	

TRGM_IN 位域

38.4.10 TRGM_OUT (0x680 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGM_OUT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRGM_OUT [31:0]

位域	名称	描述
31-0	TRGM_OUT	

TRGM_OUT 位域

38.4.11 PWM_DELAY_CFG (0x800)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										DELAY_CHAN_CALIB_SW					
N/A																										RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

PWM_DELAY_CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-0	DELAY_CHAN_CALIB_SW	set none-zero value to use this value as half cycle delay chain step value

PWM_DELAY_CFG 位域

38.4.12 PWM_CALIB_CFG (0x804)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																CALIB_SW_START	RSVD										CALIB_PERIOD				
N/A																RW	N/A										RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

PWM_CALIB_CFG [31:0]

位域	名称	描述
15	CALIB_SW_START	set to trigger calibration once by software, need to be cleared first before setting it
4-0	CALIB_PERIOD	2^N*1024 MOTO clock cycles once, to do delay_chain calibration,default 0x14 for about 5s in 200MHz the internal counter will start at 0xFFF00, which will do first calibration about 1ms after reset and clock on

PWM_CALIB_CFG 位域

38.4.13 TRGOCFG (0x1000 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													OUTINV	FEDG2PEN	REDG2PEN	RSVD								TRIGOSEL							
N/A													RW	RW	RW	N/A								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

TRGOCFG [31:0]

位域	名称	描述
18	OUTINV	1：TRGM 输出取反 0：TRGM 输出不变

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
17	FEDG2PEN	1: 将输入信号的下降沿转化为输出一个脉冲. 输出脉冲可稳定用于电机控制系统内部. 将信号连接到电机系统外时，由于时钟系统不同步，需要考虑时钟频率和信号有效长度
16	REDG2PEN	1: 将输入信号的上升沿转化为输出一个脉冲. 输出脉冲可稳定用于电机控制系统内部. 将信号连接到电机系统外时，由于时钟系统不同步，需要考虑时钟频率和信号有效长度
7-0	TRIGOSEL	此位域从 TRGM 输入中选择一个作为 TRGM 输出 注意：此位域不支持 8 位写操作，需按 32 位写

TRGOCFG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

39 同步定时器 SYNT

本章节介绍同步定时器 SYNT 的主要功能和特性。

39.1 特性总结

本章节介绍同步定时器 SYNT 的主要特性：

- 支持输出同步事件
  - 32 位计数器和重载寄存器
  - 支持 16 通道，每个通道支持一个比较寄存器
  - 支持 Oneshot 模式
- 支持向运动控制系统输出统一的时间戳
  - 32 位计数器生成时间戳
  - 支持记录事件触发时的时间戳
  - 支持软件更新时间戳

39.2 功能描述

同步定时器中有 1 个 32 位的计数器，用于生成同步事件。此外，同步定时器中还另有 1 个 32 位的计数器，用于生成时间戳。这两个计数器相互独立。

39.2.1 输出同步事件

同步定时器使用一个 32 位的计数器生成同步事件，用户可以通过重载寄存器RLD来配置此计数器重载值。

使用时，通过把GCR[CEN]位置 1 来使能计数器，使能以后，计数器总是从 0 开始计数，当计数器的值到达重载寄存器RLD值时，计数器恢复到 0 开始继续计数。但若通过GCR[TIMER_ONESHOT]寄存器使能单次模式，则计数器到重载值后会停止计数，软件需要复位计数器后才能继续重新计数。

通过把GCR[CRST]位置 1,用户可以将计数器复位到 0,复位完成后GCR[CRST]需要手动清除。若使能GCR[COUNTER_DEBUG_EN]位域，则在调试模式下，计数器会停止计数。

同步定时器支持 16 个通道，每个通道有一个对应的 32 位比较寄存器CMP[x]。

当计数器计数达到比较寄存器值时，会输出长度为一个同步定时器时钟周期的比较事件脉冲。这个事件可以通过互联管理器连接到电机系统的其他模块，比如 PWM 等外设，用作同步信号。

例如，通过连接到多个 PWM 的同步触发输入（SYNCI），可让多个电机系统精确到同一时钟周期开始运转，也可精确调节各个电机系统的相位差。

注意：同步定时器设计用于片上电机系统间的同步，工作时钟与电机系统同步，不能用于其他时钟域的外设。

同步定时器自身不支持生成中断或者 DMA 请求，但同步定时器生成的同步脉冲信号可以送到互联管理器 TRGM 产生中断或者 DMA 事件。

39.2.2 输出时间戳

同步定时器可以向运动控制系统（电机系统）中的其他模块输出一个 32 位的时间戳，为运动控制系统的不同模块之间进行协同工作提供统一的时间。此时间戳由一个 32 位的计数器产生。

使用时，通过把GCR[TIMESTAMP_ENABLE]位置 1 来使能计数器，使能以后，计数器总是从 0 开始计数，当计数器的值到达 0xFFFF_FFFF 后，计数器会自动恢复到 0 开始继续计数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

通过把GCR[TIMESTAMP_RESET]位置 1，用户可以将计数器复位到 0，GCR[TIMESTAMP_RESET]在写 1 后会自动清除。若使能GCR[TIMESTAMP_DEBUG_EN]位域，则在调试模式下，计数器将会停止计数。

用户可以通过软件来对此计数器的值进行更新。将GCR[TIMESTAMP_SET_NEW]置 1，则可以直接将计数器的值（时间戳）更新为TIMESTAMP_NEW寄存器中写入的值；将GCR[TIMESTAMP_DEC_NEW]置 1，则可以将计数器的值更新为当前计数器的值减去TIMESTAMP_NEW寄存器中写入的值；将GCR[TIMESTAMP_INC_NEW]置 1，则可以将计数器的值更新为当前计数器的值加上TIMESTAMP_NEW寄存器中写入的值。

同步定时器也支持记录事件触发时的时间戳。通过配置互联管理器，为 SYNT 选择来自运动控制系统的事件作为触发信号，触发同步定时器将当前计数器的时间戳保存到TIMESTAMP_SAV寄存器中。

39.3 SYNT 寄存器列表

SYNT 的寄存器列表如下：

SYNT base address: 0xF0464000

地址偏移	名称	描述	复位值
0x0000	GCR	全局控制寄存器	0x00000000
0x0004	RLD	计数器重载寄存器	0x00000000
0x0008	TIMESTAMP_NEW	时间戳更新值	0x00000000
0x000C	CNT	计数器	0x00000000
0x0010	TIMESTAMP_SAV	时间戳触发保存值	0x00000000
0x0014	TIMESTAMP_CUR	时间戳当前值	0x00000000
0x0020	CMP[0]	比较器	0x00000000
0x0024	CMP[1]	比较器	0x00000000
0x0028	CMP[2]	比较器	0x00000000
0x002C	CMP[3]	比较器	0x00000000
0x0030	CMP[4]	比较器	0x00000000
0x0034	CMP[5]	比较器	0x00000000
0x0038	CMP[6]	比较器	0x00000000
0x003C	CMP[7]	比较器	0x00000000
0x0040	CMP[8]	比较器	0x00000000
0x0044	CMP[9]	比较器	0x00000000
0x0048	CMP[10]	比较器	0x00000000
0x004C	CMP[11]	比较器	0x00000000
0x0050	CMP[12]	比较器	0x00000000
0x0054	CMP[13]	比较器	0x00000000
0x0058	CMP[14]	比较器	0x00000000
0x005C	CMP[15]	比较器	0x00000000

表 178: SYNT 寄存器列表

39.4 SYNT 寄存器详细信息

SYNT 的寄存器详细说明如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

39.4.1 GCR (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMESTAMP_INC_NEW	TIMESTAMP_DEC_NEW	TIMESTAMP_SET_NEW	TIMESTAMP_RESET	RSVD																						TIMESTAMP_DEBUG_EN	TIMESTAMP_ENABLE	TIMER_ONESHOT	COUNTER_DEBUG_EN	CRST	CEN
WO	WO	WO	WO	N/A																						RW	RW	RW	RW	RW	RW
0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0


GCR [31:0]

位域	名称	描述
31	TIMESTAMP_INC_NEW	设 1 在时间戳当前值上加上更新值
30	TIMESTAMP_DEC_NEW	设 1 在时间戳当前值上减去更新值
29	TIMESTAMP_SET_NEW	设 1 将时间戳值改为更新值
28	TIMESTAMP_RESET	复位时间戳
5	TIMESTAMP_DEBUG_EN	使能调试模式下停止时间戳
4	TIMESTAMP_ENABLE	时间戳使能
3	TIMER_ONESHOT	oneshot 模式使能。 1：计数器计到重载值后停止计数，软件需要复位计数器后才能继续重新计数 0：计数器计到重载值后从 0 开始继续计数
2	COUNTER_DEBUG_EN	使能调试模式下停止计数器
1	CRST	1: 复位计数器 软件需要清零此位以退出复位状态
0	CEN	1: 使能计数器

GCR 位域

39.4.2 RLD (0x4)

©Shanghai HPMICRO Semiconductor Co., Ltd.




RLD [31:0]

位域	名称	描述
31-0	RLD	计数器的重载值

RLD 位域

39.4.3 TIMESTAMP_NEW (0x8)




TIMESTAMP_NEW [31:0]

位域	名称	描述
31-0	VALUE	时间戳更新值

TIMESTAMP_NEW 位域

39.4.4 CNT (0xC)



CNT [31:0]

位域	名称	描述
31-0	CNT	计数器

CNT 位域

39.4.5 TIMESTAMP_SAV (0x10)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TIMESTAMP_SAV [31:0]

位域	名称	描述
31-0	VALUE	检测到外部触发信号时，将时间戳值存到该寄存器中

TIMESTAMP_SAV 位域

39.4.6 TIMESTAMP_CUR (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TIMESTAMP_CUR [31:0]

位域	名称	描述
31-0	VALUE	时间戳当前值

TIMESTAMP_CUR 位域

39.4.7 CMP (0x20 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CMP [31:0]

位域	名称	描述
31-0	CMP	比较器值，当计数器计数到达比较器值时，输出长度为一个时钟脉冲的比较事件

CMP 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

40 正交编码器接口 QEIV2

根据输入信号，测速和产生位置信息。

40.1 特性总结

本章节介绍正交编码器接口 QEIV2 的主要特性：

- 支持单相、两相 (正交/上下/方向脉冲)、三相（120° 相差）方波输入;
- 支持索引信号 INDEX/Z，可产生中断，重置线数计数器，改变圈数计数器
- 支持两个归位信号 HOME，仅产生中断
- 支持单相、两相正交正弦波输入（通过 ADC 线束）
- 支持正弦波支持幅度/中心值和夹角修正
- 支持线数支持到 32 位
- 支持两个预设的位置触发中断，可配置指定的圈数，线数，方向，位置
- 支持软件触发锁存，事件触发锁存，支持两个外部触发锁存（包括圈数，线数，方向，角度，位置）
- 支持两个基于脉冲数的测速计数，测速结果保存两个，记录测速时间
- 支持两个时长的测速计数，测速结果保存两个，记录测速时间
- 支持将位置转换成二进制位置，通过位置线束输出到位置管理器（包含位置获取时间）
- 允许软件修改变位置，线数计数器，圈数计数器（仅支持绝对值方式），允许增量和绝对值方式
- 支持看门狗，支持堵转检测
- 所有中断信号，也可配置产生 DMA 请求，触发锁存，或触发输出信号

40.2 架构图

QEI 模块的内部结构如下图所示，与外部模块的连接关系在前面电动控制系统概述章节部分介绍。




图 42: QEI 架构图

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.3 管脚说明

管脚	方向	功能描述
QEI_A	输入	A 相信号，也可作为 UVW 的 U 相信号。
QEI_B	输入	B 相信号，也可作为 UVW 的 V 相信号。
QEI_Z	输入	Z 相信号，也可作为 UVW 的 W 相信号。
QEI_F	输入	Fault 信号，有效时可以切断位置信息输出, 可产生中断。
QEI_H0	输入	Home0 信号，可产生中断。
QEI_H1	输入	Home1 信号，可产生中断。

表 179: QEI 管脚说明

40.4 功能描述

40.4.1 正交编码器接口 QEIV2 解码模式

正交编码器接口 QEIV2 模块（以下简称 QEI 模块）方波编码有 A、B 和 Z 三相输入信号，编码逻辑会依据这三相的输入信号进行解析电机转子的转动信息。

正交编码器接口支持单相、两相 (正交/上下/方向脉冲)、三相（120° 相差）方波、以及正余弦波解码等模式。用户可以依据需求在控制寄存器 CR 的 [ENCTYP] 位域选择对应的解码模式。

40.4.1.1 单相数字模式

对于单相数字模式，只需输入 A 相信号，但是用户必须预先已知电机转子的旋转方向。

用户需要配置控制寄存器 CR 的 [ENCTYP] 位域为 4，以及根据 Z 相的情况配置控制寄存器 CR 的 [ZCNTCFG] 位域。另外，需要在相位配置寄存器（PHCFG）和相位计算参数控制寄存器（PHASE_PARAM）配置电机的线数和相位计算参数。

40.4.1.2 ABZ 模式

ABZ 模式时，包括 A、B 相信号（AB 相）与 A、B、Z 相信号（ABZ 相）输入。对于 AB 两相正交信号，当 A 相领先于 B 相时候，表明电机旋转方向为正向；当 A 相信号相位滞后 B 相信号时，表明电机旋转方向为反向。当正交编码器接口接收到正向旋转的方波，信号翻转时会使得 AB 相计数器 (COUNT[CURRENT][PH] 寄存器，偏移地址为 0x0034) 加 1，同时 AB 相计数器 (PHASE_CNT) 也会加 1；若是接收到表明反向旋转的方波，信号翻转时会使得 AB 相计数器减 1，同时 AB 相计数器 (PHASE_CNT) 也会减 1。其如下图所示。可以通过转速寄存器（COUNT[CURRENT][SPD]）的 [DIR] 位域获得电机的旋转方向和 AB 相的输入状态。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 43: 正向旋转相位计数示意图




图 44: 反向旋转相位计数示意图

用户可以根据电机和正交编码器设置相位配置寄存器 (PHCFG)，这个值可以用来表示电机旋转一周的位置 PHASE 计数总数。

每当 AB 相计数器正向计数达到 PHMAX 后，AB 相计数器会重置为 0。

每当 AB 相计数器反向计数达到 0 后，AB 相计数器会重置为用户设定电机线数值（即为相位配置寄存器 PHCFG 的 [PHMAX 值]）。

在 ABZ 模式中的 Z 相以及 Z 相计数器有如下特性:

一、未使用 Z 相信号

当没有 Z 相信号时，Z 相引脚不能够配置，只能配置 AB 相信号引脚。否则，ZCNT 可能会异常增大或减小。当没有 Z 相信号时，可以通过设置 CR[ZCNTCFG] 位域，使得 Z 相计数通过 Phcnt 计数到达 Phmax 时 +1，或则 phcnt 递降过 0 时-1。

二、使用 Z 相信号

Z 相通常称为索引相。AB 相表现出电机正转，当捕获到 Z 相的上升沿后，Z 相计数器会加 1；AB 相表现出电机反转，当捕获到 Z 相的下降沿后，Z 相相位计数器会减 1。电机每旋转一周，Z 相会输出一个脉冲，因此该信号可以用来在定位电机每一圈的零点。

Z 相有以下对齐方式：

- Z 相信号总与 A 相边沿对齐
- Z 相信号独立，忽略与 A、B 相边沿对齐

1）当 Z 相总与 A 相的一个边沿对齐时，存在两种情况：

- 当电机正向旋转时，Z 相信号捕捉总是同步于 A 相的上升沿，即当 Z 相信号为高电平，A 相信号捕捉到上升沿，Z 相计数器 +1

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 当电机反向旋转时，Z 相信号捕捉总是同步于 A 相的下降沿，即当 Z 相信号为高电平，A 信信号捕捉到下降沿，Z 相计数器-1

两种情况如下图所示。




图 45: Z 相与 A 相边沿对齐方式示意图

2）当 Z 相信号独立时，即使能 CR 寄存器中 Z_ONLY_EN 位域：

- 当电机正向旋转时，Z 相信号捕捉到上升沿，Z 相计数器 +1
- 当电机反向旋转时，Z 相信号捕捉到下降沿，Z 相计数器-1

此外，Z 相信号可以用于校正相位计数器。用户需要设置 PHCFG 寄存器的值，表示 Z 相位校正值。在使能控制寄存器（CR）[PHCALIZ] 位域后才能生效 Z 相校准功能。PHCFG 寄存器的值可以设置为 0，表示 Z 相信号是电机旋转的 0 点。也可以设置为任意非零值，表示 Z 相信号相对 0 位置有偏移。因此存在 Z 相时有两种情况时：

- 当电机正向旋转时，捕获到 Z 相上升沿，重置 PHCNT = PHIDX
- 当电机反向旋转时，捕获到 Z 相下降沿，重置 PHCNT = PHIDX - 1。注意，如果 PHIDX 设置为 0，此时会把 PHCNT 重置为相位溢出值 PHMAX

40.4.1.3 PD 模式

对于 PD 模式，其中 A 相输入引脚用于输入 P 相脉冲信号，B 相输入引脚用于输入 D 相脉冲信号。其中 D 相表示电机的旋转方向，当为高电平时，表示电机正转；反之，表示反转。在正向旋转时，P 相的每个边沿都会使得相位计数器加 1；在反向旋转时，P 相的每个边沿都会使得相位计数器减 1。




图 46: PD 模式示意图

40.4.1.4 UD 模式

对于 UD 模式，其中 A 相输入引脚用于输入 U 相脉冲信号，B 相输入引脚用于输入 D 相脉冲信号。U 相输

©Shanghai HPMICRO Semiconductor Co., Ltd.

入的每一个边沿，表示电机正向旋转，会使相位计数器加 1。D 相输入的每一个边沿，表示电机反向旋转，会使相位计数器减 1。




图 47: 上下（UD）解码模式示意图

40.4.1.5 UVW 模式

对于 UVW 模式，其中 A 相输入引脚用于输入 U 相脉冲信号，B 相输入引脚用于输入 V 相脉冲信号和 Z 相输入引脚用于输入 W 相脉冲信号。

这三个输入信号中一个信号的一个周期对应电机转子的一圈。下面为正转且三个信号相位差为 120° 的示意图（注意，此模块要求三个信号相差 120°）。按照这三个输入信号，可以将其分成 6 个相位。在此模式下，QEI 模块位置信息输出选项有在信号边沿输出精确位置信息和在信号边沿输出下一个位置周期的位置两种功能。QEI 模块位置信息输出选项（即 QEI 配置寄存器（QEI_CFG）的 [UVW_POS_OPT0] 位域的值）会影响 UVM 位置的配置（即 UVW 位置 0 配置寄存器（UVW_POS_CFG[UVW_POS0_CFG]）、UVW 位置 1 配置寄存器（UVW_POS_CFG[UVW_POS1_CFG]）、UVW 位置 2 配置寄存器（UVW_POS_CFG[UVW_POS2_CFG]）、UVW 位置 3 配置寄存器（UVW_POS_CFG[UVW_POS3_CFG]）、UVW 位置 4 配置寄存器（UVW_POS_CFG[UVW_POS4_CFG]）、UVW 位置 5 配置寄存器（UVW_POS_CFG[UVW_POS5_CFG]）。




图 48: UVW 三相信号位置编码示意图

依据上图 UVM 信号，当 QEI 模块位置信息输出选项为在信号边沿输出精确位置信息（即 QEI 配置寄存器（QEI_CFG）的 [UVW_POS_OPT0] 位域的值为 0），则 UVW 位置 0 配置寄存器到 UVW 位置 5 配置寄存器 0 到 5 相位的配置如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

相位	0	1	2	3	4	5
U 相位位置选择（配置数值）	1	1	2	0	0	2
V 相位位置选择（配置数值）	0	2	1	1	2	0
W 相位位置选择（配置数值）	2	0	0	2	1	1

表 180: UVW 相位位置选择 0

依据上图 UVM 信号，当 QEI 模块位置信息输出选项为在信号边沿输出下一个位置周期的位置（即 QEI 配置寄存器（QEI_CFG）的 [UVW_POS_OPT0] 位域的值为 1），则 UVW 位置 0 配置寄存器到 UVW 位置 5 配置寄存器 0 到 5 相位的配置如下：

相位	0	1	2	3	4	5
U 相位位置选择（配置数值）	3	3	3	0	0	0
V 相位位置选择（配置数值）	0	0	3	3	3	0
W 相位位置选择（配置数值）	3	0	0	0	3	3

表 181: UVW 相位位置选择 1

40.4.1.6 正交正余弦波模式

QEI 模块支持从 ADC 输入正余弦波。弦波输入时，信号来自于芯片自带的 ADC。用户可以在 X 路通道 adc 配置寄存器 0(ADCX_CFG0)、Y 路通道 adc 配置寄存器 0(ADCY_CFG0) 配置 adc 的来源，即指定 sin 路和 cos 路来源于哪个 ADC 的哪个通道。注意，若是 sin 和 cos 都来源于同个 adc，两路的信号延迟会使得计算出的角度偏差较大。

由于 ADC 输入均是无符号数，因此需要在 X 路通道 adc 配置寄存器 2(ADCX_CFG2) 和 Y 路通道 adc 配置寄存器 2(ADCY_CFG2) 配置偏移量，ADC 值会减去偏移量，将输入的无符号数转变成有符号数。

若是输入的 sin 和 cos 信号不是完全正交或者幅值不同，可以在 X 路通道 adc 配置寄存器 1(ADCX_CFG1) 或者 Y 路通道 adc 配置寄存器 1(ADCY_CFG1) 配置参数进行修正补偿。

如果正弦波信号相位偏移为 B，即输入为 Y0=sin(A+B), X0=cosA，需要配置参数得到 sinA 和 cosA。参数修正补偿的计算原理方式如下图所示，具体调整的计算过程为：

$$sinA = sin((A+B)-B)$$

$$= sin(A+B)*cosB - cos(A+B)*sinB$$

$$= sin(A+B)*cosB - (cosA*cosB*sinB - sinA*sinB*sinB)$$

整理得 $sinA*(1-(sinB)^2) = sin(A+B)*cosB - cosA*cosB*sinB$

即 $sinA*(cosB)^2 = sin(A+B)*cosB - cosA*cosB*sinB$

可得到 $sinA = sin(A+B)/cosB + cosA*(-tanB)$

按照上述，可以 x1 与 y1 处理为：

$$x1 = (x0 - x_offset)*x_param0 + (y0 - y_offset)*y_param0 \quad (2)$$

$$y1 = (x0 - x_offset)*x_param1 + (y0 - y_offset)*y_param1 \quad (3)$$

©Shanghai HPMICRO Semiconductor Co., Ltd.

当 x_param0 = 1，y_param0 = 0 时，x1 为保持不变的 cos(A) 信号。当 x_param1 = -tan(B)，y_param1 = 1/cos(B) 时，y1 为消除偏差角度 B 后的 sin(A) 信号。x_param0 和 y_param0 乘以一个系数，可以缩放 x1 的值，x_param1 和 y_param1 乘以一个系数，可以缩放 y1 的值。




图 49: ADC 幅度相位补偿

特别注意：ADC 幅值过小，会导致计算得到的位置结果不精确。最大正幅值越接近于 0xFFFFFFFF，其结果越精确。

40.4.1.7 单相正弦波模式

若是采用单相正弦波模式，弦波信号只能从 X 通道输入。此时输入的弦波信号不需要区分正弦或者是余弦。QEI 模块通过输入的单相弦波信号，计算出位置信息。如果输入单相弦波的 ADC 幅值过小，会导致计算得到的位置结果不精确。输入单相弦波信号最大正幅值越接近于 0xFFFFFFFF，其结果越精确。

软件通过 CR[ENCTYP] 位（地址 0x0）来设置弦波模式，并根据外部输入实际情况配置 PHCFG（地址 0x4）和 PHASE_PARAM（地址 0x230）用于硬件计算位置和圈数。

例如最大线束为 128 线，PHCFG =（128-1），PHASE_PARAM 的数值是 2 的 32 次方除以 128 的结果（取整）。

40.4.2 位置信息输出

QEI 模块将 ABZ 信号、UVM 信号以及弦波信号等输入信号换算成位置（position），可以通过互联管理器输出给其他模块作为输入信号。输出的位置（position）为转子当前圈的位置。此外，QEI 模块内的 angle 作为正余弦信号一个周期内正切计算得到的角度值。

一、对于弦波信号（单相弦波与正交正余弦信号）输入信号：

弦波输入信号时，其信号来源于芯片内的 adc 模块。若是正交正余弦信号，经过 QEI 模块幅度调整以及相位调整后，再进行反正切电路计算得出角度值（angle），进一步硬件处理后得到位置（position）。若是单路弦波时，经 QEI 模块幅度调整后查表得出角度值，进行硬件处理后得到位置。

二、对于 ABZ 信号、UVM 信号等方波输入信号：

QEI 模块依据依据方波的具体模式，将其解析成位置后输出。QEI 模块对于线数计数器有如下处理：每当计

©Shanghai HPMICRO Semiconductor Co., Ltd.

算出的角度跨越 360 度时加 1（实际算法是，前一个角度在第四象限，下一个角度在第一象限时加一），达到最大值后清零。因此，根据当前的线数计数器角度值以及最大线数，QEI 模块可以计算得出当前位置值：

$$position = \frac{phase_cnt * 2^{32} + angel}{phase_total} \quad (4)$$

其中，线数 (phase_cnt) 相当于整数部分，角度 (angle) 相当于小数部分, phase_total 为最大线数。

例如，最大线数 128，则软件需要配置 phase_param=0x02000000，如果当前线数计数器为 16，当前角度为 90 度（0x40000000）时，当前位置为 16 * 0x02000000 + 0x40000000/128 = 0x20800000。

40.4.3 位置匹配

QEI 模块支持以位置信息作为匹配条件，从而产生对应的中断事件。匹配的位置信息包括圈数（ZCMP）、相位（PHCMP）和速度（SPDCMP）。其中的匹配信息可以独立使能，详情请查看 CR 寄存器。在未独立使能上述匹配功能时，其均为与的关系。

- 圈数匹配是当前圈数与预设的 Z 相比较器 2 寄存器（ZCMP2）值相同；
- 相位匹配是指当前相位与预设相位比较值（AB 相比较器 2 寄存器，PHCMP2）相同；
- 速度匹配是指当前速度（SPDCNT 的值）与预设的速度比较值 (即是在 SPDCMP 寄存器进行设置) 相同或者超过；

40.4.4 H 相与 F 相功能

H 相输入，也被称为 HOME 相，在某些电机上代表零点位置。正交解码器支持在以下情况，将 SR[HOME2FEN] 标志位置 1：

- 电机正相旋转检测到 H 上升沿，并且 CR[HRDIR0] 位置 1
- 电机正相旋转检测到 H 下降沿，并且 CR[HFDIR0] 位置 1
- 电机反相旋转检测到 H 上升沿，并且 CR[HRDIR1] 位置 1
- 电机反相旋转检测到 H 下降沿，并且 CR[HFDIR1] 位置 1

F 相称为 FAULT 相。用户可以将 CR 寄存器中的 [FAULTPOS] 置 1，当电机系统发生故障时，给 F 相输入上升沿，这样使得发生故障后 QEI 模块停止输出 position 有效信号。用户可以配置 IRQEN 寄存器的 [FAULTE] 置 1，使能检测到 F 相的上升沿后产生中断。

40.4.5 简易测速

QEI 模块对于方波信号，提供两种测速方法，一种基于脉冲数量，一种基于时长（时钟数），每种各有两个计数器可单独基于不同的参数测量。

40.4.5.1 基于脉冲数量

从输入的方波信号选择所需的边沿产生脉冲（可从 A,B,Z 信号中，选择一个或多个的上升沿或下降沿，或上升下降沿，不支持类似于 A 上升沿 B 下降沿）。

可配置两个不同的脉冲数（图中只画出了一组电路），当检测到输入信号的上升沿或下降沿时，脉冲计数器开始工作，每个边沿加一，同时周期计数也会开始工作，每个时钟周期加 1。

当脉冲计数器等于配置的脉冲数时，产生触发信号，将当前的周期计数器值存入周期快照 0，同时将之前的周期快照 0 存入周期快照 1，周期计数器和脉冲计数器会清零重新开始工作。

软件可以在两个快照寄存器中读到最近两次的测速结果。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 50: 脉冲测速

40.4.5.2 基于时长

当检测到脉冲信号后，脉冲计数器和周期计数器开始工作，每次脉冲计数器加 1 时，会将当前的周期计数器值存到周期数中。

当周期计数器等于配置的周期数时，产生触发信号，将当前的脉冲计数器值和周期数存入快照 0，同时将之前的快照 0 存入快照 1，周期计数器和脉冲计数器会清零重新开始工作。

软件可以在两个快照寄存器中读到最近两次的测速结果。




图 51: 时长测速

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.4.6 看门狗计数器

看门狗计数器是个以正交编码器接口时钟运行的定时器，在每个时钟周期累加，看门狗计数器在检测到 A 相或者 B 相输入信号的任意翻转时会清零。用户可以任意设置 WDGCFG 寄存器来配置超时的时间。看门狗计数器的作用是，如果发生电机停转超过一定时间，为用户提供警报。

用户把 WDGCFG[WDGEN] 位置 1，即可打开看门狗计数器。通过 WDGCFG[WDGTO] 位可以设置看门狗计数器的超时长度，当看门狗计数达到超时，SR[WDGF] 标志位置位。

用户通过 SR[WDGF] 写 1 清除该标志位时，看门狗计数器也会随之清零。

40.4.7 中断、DMA 和触发输出

QEI 模块所支持的中断有看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等中断事件。若是将 IRQEN 寄存器的 [WIDTHTME] 位域置 1，当位置停留在同一相位太长时间（超过 0xffffffff 个 qei 模块的时钟周期）即触发该类型中断。用户可以依据需求，在中断请求使能寄存器（IRQEN）使能所需的中断事件。详情请进一步查看对应寄存器。

QEI 模块所支持的 DMA 请求有看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等。若是将 DMAEN 寄存器的 [WIDTHTME] 位域置 1，当位置停留在同一相位太长时间（超过 0xffffffff 个 qei 模块的工作时钟周期）即触发该类型 DMA 事件。用户可以依据需求，在 DMA 请求使能寄存器（DMAEN）使能所需的 DMA 请求。详情请进一步查看对应寄存器。

QEI 模块所支持在以下情况发出长度为一个脉冲的触发输出信号 TRGO：看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等。用户可以依据需求，在触发输出使能寄存器（TRGOEN）使能所需的中断事件。详情请进一步查看对应寄存器。

40.4.8 计数器读取和快照功能

正交解码器接口为它的计数器专门设计了读取接口，方便用户一次读取足够的电机位置和速度信息。用户可以从计数器寄存器组读取各个计数器的实时信息：

- COUNT[CURRENT][PH] 寄存器，相位计数器，以及当前电机的旋转方向和 A 相 B 相输入状态信息
- COUNT[CURRENT][Z] 寄存器，Z 相计数器
- COUNT[CURRENT][SPD] 寄存器，测速计数器，以及当前电机的旋转方向和 A 相 B 相输入状态信息
- COUNT[CURRENT][TMR]，定时器

注意：Position 为一圈中的角度，0-360° 对应 0x00000000 至 0xFFFFFFFF。Angle 为 SinCos 编码器一个信号周期内的正切角度。可以将 CR[RD_SEL] 位域设置将数值映射为 Position 和 Angle。当 CR[RD_SEL] 为 0 时，COUNT 寄存器中的的 SPD 和 TMR 将分别映射成转速和定时器值；当 CR[RD_SEL] 为 1 时，COUNT 寄存器中的的 SPD 和 TMR 将分别映射成位置值（position）、角度值（angle）。

正交解码器支持在读取事件发生时，把各个计数器的值保存到以下读取（READ）寄存器组里。以此保证用户读到的各种计数器值，以及它们所反映的位置和速度信息是严格同一时刻的。

- COUNT[READ][PH] 寄存器，保存相位计数器的信息，以及当前电机的旋转方向和 A 相 B 相输入状态信息
- COUNT[READ][Z] 寄存器，保存 Z 相计数器的信息
- COUNT[READ][SPD] 寄存器，保存测速计数器的信息，以及当前电机的旋转方向和 A 相 B 相输入状态
- COUNT[READ][TMR]，保存定时器的计时信息

读取事件可以是：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 软件触发，用户通过软件把 CR[READ] 位置 1
- 硬件触发，当以下标志位置 1 时，并且与之对应的硬件读取位 (READEN) 也置 1 时：（1）看门狗计数器超时，SR[WDGF] 标志位置 1；（2）HOME 标志位 SR[HOMEF] 置 1 时；（3）ZPH 标志位 SR[ZPHF] 置 1 时；（4）发生位置匹配事件，标志位 SR[POSCOMPF] 置 1 时

用户可以把硬件触发读取事件和正交解码器中断配合使用。例如，用户可以通过 IRQEN 寄存器打开 Z 相信号的中断，同时通过 READEN 寄存器打开硬件读取。当标志位触发中断时，同时触发读取事件，各个计数器组保存到读取寄存器组。这样，用户可以在中断服务程序里，直接通过读取寄存器组获得 Z 相输入跳变时刻各个计数器的实时信息，避免中断延时造成的数据失真。

快照触发输入 SNAPI 输入来源于互联管理器，详情请查看互联管理器章节。计数器快照功能则由硬件触发，当 CR[SNAPEN] 位置 1 时，正交解码器接口会检测快照触发输入 SNAPI，在这个输入捕获到上升沿时，将各个计数器的值保存到以下快照（snap0/snap1）寄存器组里。和读取（READ）寄存器组一样，快照寄存器组里的各种计数器值，以及它们所反映的位置和速度信息是严格同一时刻的。

- COUNT[SNAP0][PH]/COUNT[SNAP1][PH] 寄存器，保存相位计数器的信息，以及当前电机的旋转方向和 A 相 B 相输入状态信息
- COUNT[SNAP0][PH]/COUNT[SNAP1][PH] 寄存器，保存 Z 相计数器的信息
- COUNT[SNAP0][PH]/COUNT[SNAP1][PH] 寄存器，以及当前电机的旋转方向和 A 相 B 相输入状态信息
- COUNT[SNAP0][PH]/COUNT[SNAP1][PH]，保存定时器的计时信息

注意：在快照触发输入捕获到上升沿时，解码器硬件总是会把 snap0 寄存器组的值转存到 snap1 寄存器组，把当前计数器值保存到 snap0 寄存器组。因此每当快照触发时，软件可以从 snap0 寄存器组读取到本次触发时的各计数器值并且可以从 snap1 寄存器组里读取到上一次快照触发时, 保存到 snap0 寄存器组的计数器值。而由再早些快照触发保存下来的计数器值会丢失。

两组快照间的时间可由定时器计数器值相减（TMRSNAP0-TMRSNAP1）得到。第一次快照触发时，与上一次相位计数器 PHCNT 更新的时间间隔可读取测速计数器的快照 SPDSNAP1 得到。第二次快照触发时，与上一次相位计数器 PHCNT 更新的时间间隔可读取测速计数器的快照 SPDSNAP0 得到。

两组快照间，电机运行的距离可以通过比较相位计数器快照 PHSNAP0，PHSNAP1 以及 Z 相计数器快照 ZPHSNAP0，ZPHSNAP1 得到。

由此，可以计算出电机运行的时间间隔，速度等信息。

40.4.9 计数器复位

正交解码器支持通过以下方式复位所有计数器。用户软件置 CR[RSTCNT] 位为 1 复位后，以下计数器。

- PHCNT，复位至 PHIDX
- ZPHCNT，复位至 0
- SPDCNT，复位至 0
- TMRCNT，复位至 0

40.4.10 计数器暂停

PUASE 输入信号来源于互联管理器，详情请查看互联管理器章节。当使能 QEI 模块 CR 寄存器的 PAUSESPD，输入信号有效则暂停 SPDCNT 的计数；当使能 QEI 模块 CR 寄存器的 PAUSEPH，输入信号有效则暂停 PHCNT 的计数；当使能 QEI 模块 CR 寄存器的 PAUSEZ，输入信号有效则暂停 ZCNT 的计数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.4.11 QEI 模块的 PAD 滤波器功能

与互联管理器的的数字滤波功能一样，详情请查看互联管理器模块的数字滤波器小节描述。

40.4.12 中断、DMA 和触发输出

QEI 模块所支持的中断有看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等中断事件。用户可以依据需求，在中断请求使能寄存器（IRQEN）使能所需的中断事件。详情请进一步查看中断请求使能寄存器寄存器。

QEI 模块所支持的 DMA 请求有看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等。用户可以依据需求，在 DMA 请求使能寄存器（DMAEN）使能所需的 DMA 请求。详情请进一步查看 DMA 请求使能寄存器寄存器。

QEI 模块所支持在以下情况发出长度为一个脉冲的触发输出信号 TRGO：看门狗计数超时，Z 相缺少，Z 相标志位生成，HOME 相标志位生成，方向改变标志生成等。用户可以依据需求，在触发输出使能寄存器（TRGOEN）使能所需的中断事件。详情请进一步查看触发输出使能寄存器寄存器。

40.5 QEI 寄存器配置步骤指南

一、ABZ 模式、PD 模式或者 UD 模式

1、在控制寄存器（CR）上配置 PHZCNT，根据 Z 相的情况配置 ZCNTCFG(**特别注意点：若没有 Z 相信号，Z 相引脚不要配置**)，并在 [ENCTYP] 位选择需求的解码模式；

2、依据需求，在相位配置寄存器（PHCFG）上配置电机的最大线数；

3、依据需求，在相位索引寄存器（PHIDX）上配置 PHZCNT 的重置值；

4、依据需求，在偏移地址为 0x230 的寄存器（PHASE_PARAM）上配置相位计算参数；

5、依据需求，配置 QEI 配置寄存器（QEI_CFG）：配置 [NEGEDGE_EN]、[POSIDGE_EN] 位域，从而选择使能信号的上升沿和下降沿；将 [SIGA_EN]、[SIGB_EN] 和 [SIGZ_EN] 位域置 1，使能 ABZ 三相信号;

6、依据需求，在位置变化门限寄存器（POS_THRESHOLD）配置位置输出门限阈值；

7、依据需求，在中断请求使能（IRQEN）或者触发输出使能寄存器 (TRGOEN) 上进行配置，使能所需的中断功能或者使能 trig_out 事件；

二、UVW 模式

1、根据需求，在控制寄存器（CR）的 [ZCNTCFG] 位域配置 Z 相计数方式，并在 [ENCTYP] 位选择 UVW 的解码模式（即控制寄存器 CR 的 [ENCTYP] 位域配置成数值 3）；

2、配置相位配置寄存器（PHIDX）的值为 5；

3、依据需求，配置 QEI 配置寄存器（QEI_CFG）：配置 [NEGEDGE_EN]、[POSIDGE_EN] 位域，从而选择使能信号的上升沿和下降沿；将 [SIGA_EN]、[SIGB_EN] 和 [SIGZ_EN] 位域置 1，使能 ABZ 三相信号;

4、依据 QEI 配置寄存器（QEI_CFG）的 [UVW_POS_OPT0] 位域的设置，以及三相信号 UVW 的六个相位电平配置 UVM 位置 0 寄存器（UVW_POS_CFG[UVW_POS0_CFG]）、UVM 位置 1 寄存器（UVW_POS_CFG[UVW_POS1_CFG]）、UVM 位置 2 寄存器（UVW_POS_CFG[UVW_POS2_CFG]）、UVM 位置 3 寄存器（UVW_POS_CFG[UVW_POS3_CFG]）、UVM 位置 4 寄存器（UVW_POS_CFG[UVW_POS4_CFG]）和 UVM 位置 5 寄存器（UVW_POS_CFG[UVW_POS5_CFG]）的值；

5、依据需求，将 UVW 六个相位的输出位置配置 UVW 位置 0 角度寄存器（UVW_POS[UVW_POS0]）、UVW

©Shanghai HPMICRO Semiconductor Co., Ltd.

位置 1 角度寄存器（UVW_POS[UVW_POS1]）、UVW 位置 2 角度寄存器（UVW_POS[UVW_POS2]）、UVW 位置 3 角度寄存器（UVW_POS[UVW_POS3]）UVW 位置 4 角度寄存器（UVW_POS[UVW_POS4]）、UVW 位置 5 角度寄存器（UVW_POS[UVW_POS5]）的值；

6、依据需求，在中断请求使能（IRQEN）或者触发输出使能寄存器 (TRGOEN) 上进行配置，使能所需的中断功能或者使能 trig_out 事件；

三、正交正余弦波模式

1、将控制寄存器（CR）的 [ENCTYP] 位域的解码模式成正交正余弦波模式（即控制寄存器 CR 的 [ENCTYP] 位域配置成数值 6）；

2、依据需求，配置使能计数圈数计数方式，根据 Z 相的情况配置控制寄存器 CR 的 [ZCNTCFG] 位域的值；

3、依据正余弦波的来源，配置 X 通道的 adc 源，X 通道 adc 配置寄存器 (ADCX_CFG0) 的值; 同时，配置 Y 通道通道的 adc 源，Y 通道 adc 配置寄存器 (ADCY_CFG0) 的值;

4、依据电机的线数，配置线数 (PHCNT_MAX)，即设置相位配置寄存器（PHCFG）的值；同时，依据电机线数配置相位计算参数寄存器（PHASE_PARAM）；

5、依据需求，在中断请求使能（IRQEN）或者触发输出使能寄存器 (TRGOEN) 上进行配置，使能所需的中断功能或者使能 trig_out 事件；

四、单相正弦波模式

1、将控制寄存器（CR）的 [ENCTYP] 位域的解码模式成单相正弦波模式（即控制寄存器 CR 的 [ENCTYP] 位域配置成数值 5）；

2、根据 Z 相的情况配置控制寄存器 CR 的 [ZCNTCFG] 位域的值；

3、依据需求，在 X 通道 adc 配置寄存器 0（ADCX_CFG0）配置在 X 通道的 adc 来源；

4、依据需求，在 X 通道 adc 配置寄存器 1（ADCX_CFG1）配置 X 参数；

5、依据需求，在 X 通道 adc 配置寄存器 2（ADCX_CFG2）配置 adc 值的偏移值；

6、依据电机线数设置相位配置寄存器（PHCFG），同时配置相位计算参数寄存器 (PHASE_PARAM) 的值；

7、依据需求，在中断请求使能（IRQEN）或者触发输出使能寄存器 (TRGOEN) 上进行配置，使能所需的中断功能或者使能 trig_out 事件；

40.6 QEIV2 寄存器列表

QEIV2 的寄存器列表如下：

QEI0 base address: 0xF0400000

QEI1 base address: 0xF0404000

地址偏移	名称	描述	复位值
0x0000	CR	控制寄存器	0x00000000
0x0004	PHCFG	相位配置寄存器	0xFFFFFFFF
0x0008	WDGCFG	看门狗配置寄存器	0x00000000
0x000C	PHIDX	相位索引寄存器	0x00000000
0x0010	TRGOEN	触发输出使能寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0014	READEN	读取事件使能寄存器	0x00000000
0x0018	ZCMP	Z 相比较器	0x80000000
0x001C	PHCMP	AB 相比较器	0x80000000
0x0020	SPDCMP	转速比较器	0x80000000
0x0024	DMAEN	DMA 请求使能寄存器	0x00000000
0x0028	SR	状态寄存器	0x00000000
0x002C	IRQEN	中断请求使能寄存器	0x00000000
0x0030	COUNT[CURRENT][Z]	Z 相计数器	0x00000000
0x0034	COUNT[CURRENT][PH]	AB 相计数器	0x00000000
0x0038	COUNT[CURRENT][SPD]	转速计数器	0x00000000
0x003C	COUNT[CURRENT][TMR]	定时器计数器	0x00000000
0x0040	COUNT[READ][Z]	Z 相读取寄存器	0x00000000
0x0044	COUNT[READ][PH]	AB 相读取寄存器	0x00000000
0x0048	COUNT[READ][SPD]	转速读取寄存器	0x00000000
0x004C	COUNT[READ][TMR]	定时器读取寄存器	0x00000000
0x0050	COUNT[SNAP0][Z]	Z 相快照寄存器 0	0x00000000
0x0054	COUNT[SNAP0][PH]	AB 相快照寄存器 0	0x00000000
0x0058	COUNT[SNAP0][SPD]	转速快照寄存器 0	0x00000000
0x005C	COUNT[SNAP0][TMR]	定时器快照寄存器 0	0x00000000
0x0060	COUNT[SNAP1][Z]	Z 相快照寄存器 1	0x00000000
0x0064	COUNT[SNAP1][PH]	AB 相快照寄存器 1	0x00000000
0x0068	COUNT[SNAP1][SPD]	转速快照寄存器 1	0x00000000
0x006C	COUNT[SNAP1][TMR]	定时器快照寄存器 1	0x00000000
0x0080	ZCMP2	Z 相比较器 2	0x80000000
0x0084	PHCMP2	AB 相比较器 2	0x80000000
0x0088	SPDCMP2	转速比较器 2	0x80000000
0x008C	MATCH_CFG	位置比较器配置	0x00000000
0x0090	FILT_CFG[FILT_CFG_A]	A 相信号滤波配置	0x00001000
0x0094	FILT_CFG[FILT_CFG_B]	B 相信号滤波配置	0x00001000
0x0098	FILT_CFG[FILT_CFG_Z]	Z 相信号滤波配置	0x00001000
0x009C	FILT_CFG[FILT_CFG_H]	H 相信号滤波配置	0x00001000
0x00A0	FILT_CFG[FILT_CFG_H2]	H2 相信号滤波配置	0x00001000
0x00A4	FILT_CFG[FILT_CFG_F]	F 相信号滤波配置	0x00001000
0x0100	QEI_CFG	QEI 配置寄存器	0x00000000
0x0110	PULSE0_NUM	脉冲数 0	0x00000000
0x0114	PULSE1_NUM	脉冲数 1	0x00000000
0x0118	CYCLE0_CNT	周期计数器 0	0x00000000
0x011C	CYCLE0PULSE_CNT	周期 0 脉冲计数器	0x00000000
0x0120	CYCLE1_CNT	周期计数器 1	0x00000000
0x0124	CYCLE1PULSE_CNT	周期 1 脉冲计数器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0128	CYCLE0_SNAP0	周期 0 快照 0	0x00000000
0x012C	CYCLE0_SNAP1	周期 0 快照 1	0x00000000
0x0130	CYCLE1_SNAP0	周期 1 快照 0	0x00000000
0x0134	CYCLE1_SNAP1	周期 1 快照 1	0x00000000
0x0140	CYCLE0_NUM	周期数 0	0x00000000
0x0144	CYCLE1_NUM	周期数 1	0x00000000
0x0148	PULSE0_CNT	脉冲计数器 0	0x00000000
0x014C	PULSE0CYCLE_CNT	脉冲 0 周期计数器	0x00000000
0x0150	PULSE1_CNT	脉冲计数器 1	0x00000000
0x0154	PULSE1CYCLE_CNT	脉冲 1 周期计数器	0x00000000
0x0158	PULSE0_SNAP0	脉冲 0 快照 0	0x00000000
0x015C	PULSE0CYCLE_SNAP0	脉冲 0 周期快照 0	0x00000000
0x0160	PULSE0_SNAP1	脉冲 0 快照 1	0x00000000
0x0164	PULSE0CYCLE_SNAP1	脉冲 0 周期快照 1	0x00000000
0x0168	PULSE1_SNAP0	脉冲 1 快照 0	0x00000000
0x016C	PULSE1CYCLE_SNAP0	脉冲 1 周期快照 0	0x00000000
0x0170	PULSE1_SNAP1	脉冲 1 快照 1	0x00000000
0x0174	PULSE1CYCLE_SNAP1	脉冲 1 周期快照 1	0x00000000
0x01E0	TIMESTAMP	时间戳	0x00000000
0x01F0	ADC_THRESHOLD	ADC 门限	0x0000FFFF
0x0200	ADCX_CFG0	X 通道 adc 配置寄存器 0	0x00000000
0x0204	ADCX_CFG1	X 通道 adc 配置寄存器 1	0x00004000
0x0208	ADCX_CFG2	X 通道 adc 配置寄存器 2	0x80000000
0x020C	ADCX_VAL_SW	X 通道 adc 注入值	0x00000000
0x0210	ADCY_CFG0	Y 通道 adc 配置寄存器 0	0x00000000
0x0214	ADCY_CFG1	Y 通道 adc 配置寄存器 1	0x40000000
0x0218	ADCY_CFG2	Y 通道 adc 配置寄存器 2	0x80000000
0x021C	ADCY_VAL_SW	Y 通道 adc 注入值	0x00000000
0x0220	CAL_CFG	计算配置	0x00000100
0x0224	ADC_INJECT_CTRL	ADC 注入配置	0x00000000
0x0230	PHASE_PARAM	相位计算参数	0xFFFFFFFF
0x0234	POS_ADJ	位置调整	0x00000000
0x0238	POS_THRESHOLD	位置变化门限	0x80000000
0x0240	UVW_POS[UVW_POS0]	UVW 位置 0 角度	0x00000000
0x0244	UVW_POS[UVW_POS1]	UVW 位置 1 角度	0x00000000
0x0248	UVW_POS[UVW_POS2]	UVW 位置 2 角度	0x00000000
0x024C	UVW_POS[UVW_POS3]	UVW 位置 3 角度	0x00000000
0x0250	UVW_POS[UVW_POS4]	UVW 位置 4 角度	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0254	UVW_POS[UVW_POS5]	UVW 位置 5 角度	0x00000000
0x0258	UVW_POS_CFG[UVW_POS0_CFG]	UVW 位置 0 配置	0x00000000
0x025C	UVW_POS_CFG[UVW_POS1_CFG]	UVW 位置 1 配置	0x00000000
0x0260	UVW_POS_CFG[UVW_POS2_CFG]	UVW 位置 2 配置	0x00000000
0x0264	UVW_POS_CFG[UVW_POS3_CFG]	UVW 位置 3 配置	0x00000000
0x0268	UVW_POS_CFG[UVW_POS4_CFG]	UVW 位置 4 配置	0x00000000
0x026C	UVW_POS_CFG[UVW_POS5_CFG]	UVW 位置 5 配置	0x00000000
0x0280	PHASE_CNT	AB 相计数器	0x00000000
0x0284	PHASE_UPDATE	AB 相计数器更新	0x00000000
0x0288	POSITION	位置	0x00000000
0x028C	POSITION_UPDATE	位置改变	0x00000000
0x0290	ANGLE	角度	0x00000000
0x0294	POS_TIMEOUT	位置超时配置	0x7FFFFFFF
0x02A0	CALC_STATE	计算状态	0x00000000
0x02C0	TOGI_CFG0	TOGI 配置寄存器 0	0x00000000
0x02C4	TOGI_CFG1	TOGI 配置寄存器 1	0x00000000
0x02D0	SINP_ACC	sinp_acc	0x00000000
0x02D4	SINN_ACC	sinn_acc	0x00000000
0x02D8	COSP_ACC	cosp_acc	0x00000000
0x02DC	COSN_ACC	cosn_acc	0x00000000

表 182: QEIV2 寄存器列表

40.7 QEIV2 寄存器详细信息

QEIV2 的寄存器详细说明如下：

40.7.1 CR (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
READ	RSVD								ZCNTCFG	PHCALIZ	Z_ONLY_EN	H2FDIR0	H2FDIR1	H2RDIR0	H2RDIR1	PAUSEPOS	PAUSESPD	PAUSEPH	PAUSEZ	HFDIR0	HFDIR1	HRDIR0	HRDIR1	RSVD	FAULTPOS	SNAPEN	RSTCNT	RD_SEL	ENCTYP		
WO	N/A								RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A	RW	RW	RW	RW	RW		
0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0

CR [31:0]

位域	名称	描述
31	READ	1：生成软件读取事件，把 PHCNT，ZCNT，SPDCNT 和 TMRCNT 这些寄存器的值，载入对应的读取寄存器

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22	ZCNTCFG	1：当 PHCNT 递增计数到达 PHMAX 时，ZCNT 加 1，当 PHCNT 递减计数过 0 时，ZCNT 减 1 0：当 Z 相输入有效时，ZCNT 按照电机旋转反向加 1 或减 1
21	PHCALIZ	1：当 Z 相输入有效时，重置 PHCNT 为 PHIDX(ABZ 数字信号）
20	Z_ONLY_EN	1: 仅用 Z 相信号重置 PHCNT 为 PHIDX（仅用 Z 相信号，忽略 AB 相信号）
19	H2FDIR0	1：HOMEF2 标志位在 H2 相输入下降沿，并且电机正向旋转（DIR==0）时置 1
18	H2FDIR1	1：HOMEF2 标志位在 H2 相输入下降沿，并且电机反向选择（DIR==1）时置 1
17	H2RDIR0	1：HOMEF2 标志位在 H2 相输入上升沿，并且电机正向旋转（DIR==0）时置 1
16	H2RDIR1	1：HOMEF2 标志位在 H2 相输入上升沿，并且电机反向选择（DIR==1）时置 1
15	PAUSEPOS	1：当 PAUSE 输入有效时，停止输出位置有效信号
14	PAUSESPD	1：当 PAUSE 输入有效时，暂定 SPDCNT
13	PAUSEPH	1：当 PAUSE 输入有效时，暂定 PHCNT
12	PAUSEZ	1：当 PAUSE 输入有效时，暂定 ZCNT
11	HFDIR0	1：HOMEF 标志位在 H 相输入下降沿，并且电机正向旋转（DIR==0）时置 1
10	HFDIR1	1：HOMEF 标志位在 H 相输入下降沿，并且电机反向选择（DIR==1）时置 1
9	HRDIR0	1：HOMEF 标志位在 H 相输入上升沿，并且电机正向旋转（DIR==0）时置 1
8	HRDIR1	1：HOMEF 标志位在 H 相输入上升沿，并且电机反向选择（DIR==1）时置 1
6	FAULTPOS	1：当 FAULT 输入有效时，停止输出位置有效信号
5	SNAPEN	1：打开快照功能，当 SNAPI 输入有效时，把 PHCNT，ZCNT，SPDCNT 和 TMRCNT 这些寄存器的值，载入对应的快照寄存器
4	RSTCNT	1：将 ZCNT，TMRCNT 和 SPDCNT 重置为 0，将 PHCNT 重置为 PHIDX 的值
3	RD_SEL	读计数器选择，影响转速和定时器计数器内容（包括当前值，读取值，两个快照值） 0：转速和定时器值 1：转速计数器用于位置值；定时器计数器用于角度值

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2-0	ENCTYP	解码器模式控制位： 000：ABZ 模式 001：PD 模式 010：UD 模式 011：UVW 模式（Hall 传感器） 100：单相数字模式 101：单相正弦波 110：正交正余弦波 111：保留

CR 位域

40.7.2 PHCFG (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PHMAX																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

PHCFG [31:0]

位域	名称	描述
31-0	PHMAX	PHCNT 的计数上限，当 PHCNT 计数递增到达 PHMAX 时，会回滚为 0；当 PHCNT 计数递减至 0 时，会回滚为 PHMAX

PHCFG 位域

40.7.3 WDGCFG (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGEN		WDOG_CFG		WDGTO																											
RW		RW		RW																											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WDGCFG [31:0]

位域	名称	描述
31	WDGEN	1：使能看门狗计数器

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
30-28	WDOG_CFG	定义多少个相位计数器变化清零看门狗计数器，防止堵转的发生。 0：每次相位计数器变化会清零看门狗； 2：相位计数器变化超过 2 会清零看门狗； ..... 7：相位计数器变化超过 7 会清零看门狗；
27-0	WDGTO	看门狗计数器的超时值

WDGCFG 位域

40.7.4 PHIDX (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PHIDX																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PHIDX [31:0]

位域	名称	描述
31-0	PHIDX	PHCNT 的重置值，如果 PHCALIZ 置 1，当 Z 相输入有效时，PHCNT 重置为 PHIDX

PHIDX 位域

40.7.5 TRGOEN (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGFEN	HOMEFEN	POSCMPFEN	ZPHFEN	ZMISSFEN	WIDTHTMFEN	POS2CMPFEN	DIRCHGFEN	CYCLE0FEN	CYCLE1FEN	PULSE0FEN	PULSE1FEN	HOME2FEN	FAULTFEN	RSVD																	
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

TRGOEN [31:0]

位域	名称	描述
31	WDGFEN	WDGF 标志位触发输出 TRGO 使能位
30	HOMEFEN	HOMEF 标志位触发输出 TRGO 使能位
29	POSCMPFEN	POSCMPF 标志位触发输出 TRGO 使能位
28	ZPHFEN	ZPHF 标志位触发输出 TRGO 使能位
27	ZMISSFEN	Z 相缺失标志位触发输出 TRGO 使能位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
26	WIDTHTMFEN	信号宽度超长标志位触发输出 TRGO 使能位
25	POS2CMPFEN	POS2CMPF 标志位触发输出 TRGO 使能位
24	DIRCHGFEN	方向改变标志位触发输出 TRGO 使能位
23	CYCLE0FEN	周期计数器 0 标志位触发输出 TRGO 使能位
22	CYCLE1FEN	周期计数器 0 标志位触发输出 TRGO 使能位
21	PULSE0FEN	脉冲计数器 0 标志位触发输出 TRGO 使能位
20	PULSE1FEN	脉冲计数器 1 标志位触发输出 TRGO 使能位
19	HOME2FEN	HOME2F 标志位触发输出 TRGO 使能位
18	FAULTFEN	FAULT 标志位触发输出 TRGO 使能位

TRGOEN 位域

40.7.6 READEN (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGFEN	HOMEFEN	POSCMPFEN	ZPHFEN	ZMISSFEN	WIDTHTMFEN	POS2CMPFEN	DIRCHGFEN	CYCLE0FEN	CYCLE1FEN	PULSE0FEN	PULSE1FEN	HOME2FEN	FAULTFEN	RSVD																	
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x


READEN [31:0]

位域	名称	描述
31	WDGFEN	WDGF 标志位生成读取事件使能位
30	HOMEFEN	HOMEF 标志位生成读取事件使能位
29	POSCMPFEN	POSCMPF 标志位生成读取事件使能位
28	ZPHFEN	ZPHF 标志位生成读取事件使能位
27	ZMISSFEN	Z 相缺失标志位生成读取事件使能位
26	WIDTHTMFEN	信号宽度超长标志位生成读取事件使能位
25	POS2CMPFEN	POS2CMPF 标志位生成读取事件使能位
24	DIRCHGFEN	方向改变标志位生成读取事件使能位
23	CYCLE0FEN	周期计数器 0 标志位生成读取事件使能位
22	CYCLE1FEN	周期计数器 0 标志位生成读取事件使能位
21	PULSE0FEN	脉冲计数器 0 标志位生成读取事件使能位
20	PULSE1FEN	脉冲计数器 1 标志位生成读取事件使能位
19	HOME2FEN	HOME2F 标志位生成读取事件使能位
18	FAULTFEN	FAULT 标志位生成读取事件使能位

READEN 位域

40.7.7 ZCMP (0x18)

©Shanghai HPMICRO Semiconductor Co., Ltd.




ZCMP [31:0]

位域	名称	描述
31-0	ZCMP	ZCNT 计时器位置匹配的比较值，当 ZCNT==ZCMP 时，匹配才成立

ZCMP 位域

40.7.8 PHCMP (0x1C)




PHCMP [31:0]

位域	名称	描述
31-0	PHCMP	PHCNT 计时器位置匹配的比较值，当 PHCNT==PHCMP 时，匹配才成立

PHCMP 位域

40.7.9 SPDCMP (0x20)



SPDCMP [31:0]

位域	名称	描述
31-0	SPDCMP	SPHCNT 计时器位置匹配的比较值，当 SPDCNT==SPDCMP 时，匹配才成立

SPDCMP 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.10 DMAEN (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGFEN	HOMEFEN	POSCMPFEN	ZPHFEN	ZMISSFEN	WIDTHTMFEN	POS2CMPFEN	DIRCHGFEN	CYCLE0FEN	CYCLE1FEN	PULSE0FEN	PULSE1FEN	HOME2FEN	FAULTFEN	RSVD																	
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

DMAEN [31:0]

位域	名称	描述
31	WDGFEN	WDGF 标志位生成 DMA 请求使能位
30	HOMEFEN	HOMEF 标志位生成 DMA 请求使能位
29	POSCMPFEN	POSCMPF 标志位生成 DMA 请求使能位
28	ZPHFEN	ZPHF 标志位生成 DMA 请求使能位
27	ZMISSFEN	Z 相缺失标志位生成 DMA 请求使能位
26	WIDTHTMFEN	信号宽度超长标志位生成 DMA 请求使能位
25	POS2CMPFEN	POS2CMPF 标志位生成 DMA 请求使能位
24	DIRCHGFEN	方向改变标志位生成 DMA 请求使能位
23	CYCLE0FEN	周期计数器 0 标志位生成 DMA 请求使能位
22	CYCLE1FEN	周期计数器 0 标志位生成 DMA 请求使能位
21	PULSE0FEN	脉冲计数器 0 标志位生成 DMA 请求使能位
20	PULSE1FEN	脉冲计数器 1 标志位生成 DMA 请求使能位
19	HOME2FEN	HOME2F 标志位生成 DMA 请求使能位
18	FAULTFEN	FAULT 标志位生成 DMA 请求使能位

DMAEN 位域

40.7.11 SR (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGF	HOMEF	POSCMPF	ZPHF	ZMISSF	WIDTHTMF	POS2CMPF	DIRCHGF	CYCLE0F	CYCLE1F	PULSE0F	PULSE1F	HOME2F	FAULTF	RSVD																	
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

SR [31:0]

位域	名称	描述
31	WDGF	看门狗超时标志位
30	HOMEF	HOMEF 标志位
29	POSCMPF	位置匹配标志位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
28	ZPHF	ZPH 标志位
27	ZMISSF	Z 相缺失标志位
26	WIDTHTMF	信号宽度超长标志位
25	POS2CMPF	POS2CMPF 标志位
24	DIRCHGF	方向改变标志位
23	CYCLE0F	周期计数器 0 标志位
22	CYCLE1F	周期计数器 0 标志位
21	PULSE0F	脉冲计数器 0 标志位
20	PULSE1F	脉冲计数器 1 标志位
19	HOME2F	HOME2F 标志位
18	FAULTF	FAULT 标志位

SR 位域

40.7.12 IRQEN (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDGIE	HOMEIE	POSCMPIE	ZPHIE	ZMISSE	WIDTHTME	POS2CMPE	DIRCHGE	CYCLE0E	CYCLE1E	PULSE0E	PULSE1E	HOME2E	FAULTE	RSVD																	
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

IRQEN [31:0]

位域	名称	描述
31	WDGIE	WDGF 标志位生成中断请求使能位
30	HOMEIE	HOMEF 标志位生成中断请求使能位
29	POSCMPIE	POSCMPF 标志位生成中断请求使能位
28	ZPHIE	ZPHF 标志位生成中断请求使能位
27	ZMISSE	Z 相缺失标志位生成中断请求使能位
26	WIDTHTME	信号宽度超长标志位生成中断请求使能位
25	POS2CMPE	POS2CMPF 标志位生成中断请求使能位
24	DIRCHGE	方向改变标志位生成中断请求使能位
23	CYCLE0E	周期计数器 0 标志位生成中断请求使能位
22	CYCLE1E	周期计数器 0 标志位生成中断请求使能位
21	PULSE0E	脉冲计数器 0 标志位生成中断请求使能位
20	PULSE1E	脉冲计数器 1 标志位生成中断请求使能位
19	HOME2E	HOME2F 标志位生成中断请求使能位
18	FAULTE	FAULT 标志位生成中断请求使能位

IRQEN 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.13 COUNT[Z] (0x30 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ZCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COUNT[Z] [31:0]

位域	名称	描述
31-0	ZCNT	Z 相计数器 ZCNT

COUNT[Z] 位域

40.7.14 COUNT[PH] (0x34 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	DIR	RSVD			ASTAT	BSTAT	RSVD				PHCNT																				
N/A	RO	N/A			RO	RO	N/A				RO																				
x	0	x	x	x	0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COUNT[PH] [31:0]

位域	名称	描述
30	DIR	旋转反向 0：电机正向旋转 1：电机反向旋转
26	ASTAT	A 相输入信号状态 1：A 相输入为逻辑 1 0：A 相输入为逻辑 0
25	BSTAT	B 相输入信号状态 1：B 相输入为逻辑 1 0：B 相输入为逻辑 0
20-0	PHCNT	相位计数器 PHCNT

COUNT[PH] 位域

40.7.15 COUNT[SPD] (0x38 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIR	ASTAT	BSTAT	RSVD														SPDCNT														

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO	RO	RW	N/A	RO																											
0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COUNT[SPD] [31:0]

位域	名称	描述
31	DIR	旋转反向 0：电机正向旋转 1：电机反向旋转
30	ASTAT	A 相输入信号状态 1：A 相输入为逻辑 1；A 相输入为逻辑 0
29	BSTAT	B 相输入信号状态 1：B 相输入为逻辑 1；B 相输入为逻辑 0
27-0	SPDCNT	转速计数器 SPDCNT

COUNT[SPD] 位域

40.7.16 COUNT[TMR] (0x3C + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TMRCNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COUNT[TMR] [31:0]

位域	名称	描述
31-0	TMRCNT	定时器计数器 TMRCNT

COUNT[TMR] 位域

40.7.17 ZCMP2 (0x80)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ZCMP2																															
RW																															
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ZCMP2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	ZCMP2	ZCNT 计时器位置匹配的比较值，当 ZCNT==ZCMP2 时，匹配才成立

ZCMP2 位域

40.7.18 PHCMP2 (0x84)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PHCMP2																															
RW																															
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PHCMP2 [31:0]

位域	名称	描述
31-0	PHCMP2	PHCNT 计时器位置匹配的比较值，当 PHCNT==PHCMP2 时，匹配才成立

PHCMP2 位域

40.7.19 SPDCMP2 (0x88)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SPDCMP2																															
RW																															
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SPDCMP2 [31:0]

位域	名称	描述
31-0	SPDCMP2	SPHCNT 计时器位置匹配的比较值，当 SPDCNT==SPDCMP2 时，匹配才成立

SPDCMP2 位域

40.7.20 MATCH_CFG (0x8C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ZCMPDIS	DIRCMPDIS	DIRCMP	SPDCMPDIS	PHASE_MATCH_DIS	POS_MATCH_DIR	POS_MATCH_OPT	RSVD									ZCMP2DIS	DIRCMP2DIS	DIRCMP2	SPDCMP2DIS	PHASE_MATCH_DIS2	POS_MATCH2_DIR	POS_MATCH2_OPT	RSVD								
RW	RW	RW	RW	RW	RW	RW	N/A									RW	RW	RW	RW	RW	RW	RW	N/A								
0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x

MATCH_CFG [31:0]

位域	名称	描述
31	ZCMPDIS	1：位置匹配时，忽略 ZCMP
30	DIRCMPDIS	1：位置匹配时，忽略电机旋转方向 DIR
29	DIRCMP	配置匹配时的旋转方向比较 1：位置匹配时，电机需反向旋转（DIR==1） 0：位置匹配时，电机需正向旋转（DIR==0）
28	SPDCMPDIS	1：位置匹配时，忽略 SPDCMP
27	PHASE_MATCH_DIS	1：位置匹配时，忽略相位计数器
26	POS_MATCH_DIR	1：position 从小到大 0：position 从大到小
25	POS_MATCH_OPT	1：使用 position 值作位置匹配时，由 pos_match_dir 指定方向 0：使用 position 值作位置匹配时，忽略方向
15	ZCMP2DIS	1：位置匹配时，忽略 ZCMP2
14	DIRCMP2DIS	1：位置匹配时，忽略电机旋转方向 DIR2
13	DIRCMP2	配置匹配时的旋转方向比较 1：位置匹配时，电机需反向旋转（DIR==1） 0：位置匹配时，电机需正向旋转（DIR==0）
12	SPDCMP2DIS	1：位置匹配时，忽略 SPDCMP2
11	PHASE_MATCH_DIS2	1：位置匹配时，忽略相位计数器 2
10	POS_MATCH2_DIR	1：position 从小到大 0：position 从大到小
9	POS_MATCH2_OPT	1：使用 position 值作位置匹配时，由 pos_match_dir 指定方向 0：使用 position 值作位置匹配时，忽略方向

MATCH_CFG 位域

40.7.21 FILT_CFG (0x90 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															OUTINV	MODE			SYNCEN	FILTLEN											
N/A															RW	RW			RW	RW											
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0

FILT_CFG [31:0]

位域	名称	描述
16	OUTINV	1：滤波器输出取反 0：滤波器输出不变
15-13	MODE	此位域定义了滤波器的模式 000：旁路模式 100：滤刺模式 101：延时滤波器 110：滤峰模式 111：滤谷模式
12	SYNCEN	1：将滤波器输入信号于 TRGM 时钟同步 0：不进行同步（有可能会导致时序问题）
11-0	FILTLEN	此位域设置滤波器的长度，11:9 是三位移位值，最大 7；8:0 为滤波器长度基数。 设置 0x100：256 周期； 设置 0x580：0x180«2, 也就是 0x600 周期； 设置 0x900：0x100«4, 也就是 0x1000 周期； 设置 0xFFF：0x1FF«7, 也就是 0xFF80 周期；（大约 320us@200MHz）

FILT_CFG 位域

40.7.22 QEI_CFG (0x100)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SW_PULSE0_RESTART	SW_PULSE1_RESTART	SW_CYCLE0_RESTART	SW_CYCLE1_RESTART	RSVD								PULSE0_ONESHOT	PULSE1_ONESHOT	CYCLE0_ONESHOT	CYCLE1_ONESHOT	RSVD			SPEED_DIR_CHG_EN	TRIG_PULSE0_EN	TRIG_PULSE1_EN	TRIG_CYCLE0_EN	TRIG_CYCLE1_EN	RSVD		UVW_POS_OPT0	NEGEDGE_EN	POSIDGE_EN	SIGZ_EN	SIGB_EN	SIGA_EN
RW	RW	RW	RW	N/A								RW	RW	RW	RW	N/A			RW	RW	RW	RW	RW	N/A		RW	RW	RW	RW	RW	RW
0	0	0	0	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	0	0	0	0	0	x	x	0	0	0	0	0	0

QEI_CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	SW_PULSE0_RESTART	置位，复位并启动对应于脉冲数 0 的周期计数器，硬件自动清零
30	SW_PULSE1_RESTART	置位，复位并启动对应于脉冲数 1 的周期计数器，硬件自动清零
29	SW_CYCLE0_RESTART	置位，复位并启动对应于周期数 0 的脉冲计数器，硬件自动清零
28	SW_CYCLE1_RESTART	置位，复位并启动对应于周期数 1 的脉冲计数器，硬件自动清零
19	PULSE0_ONESHOT	1：对应于脉冲数 0 的周期计数器只工作一次 0：对应于脉冲数 0 的周期计数器一直工作
18	PULSE1_ONESHOT	1：对应于脉冲数 1 的周期计数器只工作一次 0：对应于脉冲数 1 的周期计数器一直工作
17	CYCLE0_ONESHOT	1：对应于周期数 0 的脉冲计数器只工作一次 0：对应于周期数 0 的脉冲计数器一直工作
16	CYCLE1_ONESHOT	1：对应于周期数 1 的脉冲计数器只工作一次 0：对应于周期数 1 的脉冲计数器一直工作
12	SPEED_DIR_CHG_EN	置位使能改变方向时，清零所有的脉冲、周期计数器
11	TRIG_PULSE0_EN	置位使能输入触发信号启动对应于脉冲数 0 的周期计数器
10	TRIG_PULSE1_EN	置位使能输入触发信号启动对应于脉冲数 1 的周期计数器
9	TRIG_CYCLE0_EN	置位使能输入触发信号启动对应于周期数 0 的脉冲计数器
8	TRIG_CYCLE1_EN	置位使能输入触发信号启动对应于周期数 1 的脉冲计数器
5	UVW_POS_OPT0	0：在信号边沿输出精确位置信息（MMC 使用） 1：在信号边沿输出下一个位置周期的位置（QEO 使用）
4	NEGEDGE_EN	下降沿使能，用于选择需要的边沿作为周期/脉冲计数器清零或递增信号
3	POSIDGE_EN	上升沿使能，用于选择需要的边沿作为周期/脉冲计数器清零或递增信号
2	SIGZ_EN	Z 相信号使能（也用于 hal 的 W 信号）
1	SIGB_EN	B 相信号使能（也用于 hal 的 V 信号）
0	SIGA_EN	A 相信号使能（也用于 hal 的 U 信号）

QEI_CFG 位域

40.7.23 PULSE0_NUM (0x110)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE0_NUM																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE0_NUM [31:0]

位域	名称	描述
31-0	PULSE0_NUM	用于速度检测，会统计达到 pulse0_num 的脉冲数所需的时钟周期数，可以在 cycle0_cnt 中读到

PULSE0_NUM 位域

40.7.24 PULSE1_NUM (0x114)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE1_NUM																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1_NUM [31:0]

位域	名称	描述
31-0	PULSE1_NUM	用于速度检测，会统计达到 pulse1_num 的脉冲数所需的时钟周期数，可以在 cycle1_cnt 中读到

PULSE1_NUM 位域

40.7.25 CYCLE0_CNT (0x118)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE0_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE0_CNT [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	CYCLE0_CNT	周期计数器 0 当前值

CYCLE0_CNT 位域

40.7.26 CYCLE0PULSE_CNT (0x11C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE0PULSE_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE0PULSE_CNT [31:0]

位域	名称	描述
31-0	CYCLE0PULSE_CNT	周期计数器 0 对应的脉冲计数器当前值

CYCLE0PULSE_CNT 位域

40.7.27 CYCLE1_CNT (0x120)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE1_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


CYCLE1_CNT [31:0]

位域	名称	描述
31-0	CYCLE1_CNT	周期计数器 1 当前值

CYCLE1_CNT 位域

40.7.28 CYCLE1PULSE_CNT (0x124)

©Shanghai HPMICRO Semiconductor Co., Ltd.




CYCLE1PULSE_CNT [31:0]

位域	名称	描述
31-0	CYCLE1PULSE_CNT	周期计数器 1 对应的脉冲计数器当前值

CYCLE1PULSE_CNT 位域

40.7.29 CYCLE0_SNAP0 (0x128)




CYCLE0_SNAP0 [31:0]

位域	名称	描述
31-0	CYCLE0_SNAP0	周期计数器 0 快照 0，脉冲计数器计到 pulse0_num 时，会将周期计数器 0 的值存到当前寄存器

CYCLE0_SNAP0 位域

40.7.30 CYCLE0_SNAP1 (0x12C)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE0_SNAP1 [31:0]																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

位域	名称	描述
31-0	CYCLE0_SNAP1	周期计数器 0 快照 1，脉冲计数器计到 pulse0_num 时，会将 cycle0_snap0 的值存到当前寄存器

CYCLE0_SNAP1 位域

40.7.31 CYCLE1_SNAP0 (0x130)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE1_SNAP0																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE1_SNAP0 [31:0]

位域	名称	描述
31-0	CYCLE1_SNAP0	周期计数器 1 快照 0，脉冲计数器计到 pulse1_num 时，会将周期计数器 1 的值存到当前寄存器

CYCLE1_SNAP0 位域

40.7.32 CYCLE1_SNAP1 (0x134)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE1_SNAP1																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE1_SNAP1 [31:0]

位域	名称	描述
31-0	CYCLE1_SNAP1	周期计数器 1 快照 1，脉冲计数器计到 pulse1_num 时，会将 cycle1_snap0 的值存到当前寄存器

CYCLE1_SNAP1 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.33 CYCLE0_NUM (0x140)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE0_NUM																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE0_NUM [31:0]

位域	名称	描述
31-0	CYCLE0_NUM	用于速度检测，会统计达到 cycle0_num 的周期数所检测到的脉冲数， 可以在 pulse0_cnt 中读到, 实际周期数可在 pulse0cycle_cnt 中读到

CYCLE0_NUM 位域

40.7.34 CYCLE1_NUM (0x144)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE1_NUM																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CYCLE1_NUM [31:0]

位域	名称	描述
31-0	CYCLE1_NUM	用于速度检测，会统计达到 cycle1_num 的周期数所检测到的脉冲数， 可以在 pulse1_cnt 中读到, 实际周期数可在 pulse1cycle_cnt 中读到

CYCLE1_NUM 位域

40.7.35 PULSE0_CNT (0x148)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE0_CNT																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE0_CNT [31:0]

位域	名称	描述
31-0	PULSE0_CNT	脉冲计数器 0 当前值

PULSE0_CNT 位域

40.7.36 PULSE0CYCLE_CNT (0x14C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE0CYCLE_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE0CYCLE_CNT [31:0]

位域	名称	描述
31-0	PULSE0CYCLE_CNT	对应脉冲计数器 0 的脉冲数所需周期计数器当前值

PULSE0CYCLE_CNT 位域

40.7.37 PULSE1_CNT (0x150)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE1_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1_CNT [31:0]

位域	名称	描述
31-0	PULSE1_CNT	脉冲计数器 1 当前值

PULSE1_CNT 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

40.7.38 PULSE1CYCLE_CNT (0x154)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE1CYCLE_CNT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1CYCLE_CNT [31:0]

位域	名称	描述
31-0	PULSE1CYCLE_CNT	对应脉冲计数器 1 的脉冲数所需周期计数器当前值

PULSE1CYCLE_CNT 位域

40.7.39 PULSE0_SNAP0 (0x158)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE0_SNAP0																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


PULSE0_SNAP0 [31:0]

位域	名称	描述
31-0	PULSE0_SNAP0	脉冲计数器 0 快照 0，周期计数器计到 cycle0_num 时，会将脉冲计数器 0 的值存到当前寄存器

PULSE0_SNAP0 位域

40.7.40 PULSE0CYCLE_SNAP0 (0x15C)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PULSE0CYCLE_SNAP0 [31:0]

位域	名称	描述
31-0	PULSE0CYCLE_SNAP0	脉冲计数器 0 对应的周期快照 0，周期计数器计到 cycle0_num 时，会将对应脉冲计数器 0 的脉冲数所需周期计数器值存到当前寄存器

PULSE0CYCLE_SNAP0 位域

40.7.41 PULSE0_SNAP1 (0x160)




PULSE0_SNAP1 [31:0]

位域	名称	描述
31-0	PULSE0_SNAP1	脉冲计数器 0 快照 1，周期计数器计到 cycle0_num 时，会将 pulse0_snap0 存到当前寄存器

PULSE0_SNAP1 位域

40.7.42 PULSE0CYCLE_SNAP1 (0x164)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PULSE0CYCLE_SNAP1 [31:0]

位域	名称	描述
31-0	PULSE0CYCLE_SNAP1	脉冲计数器 0 对应的周期快照 0，周期计数器计到 cycle0_num 时，会将 pulse0cycle_snap0 存到当前寄存器

PULSE0CYCLE_SNAP1 位域

40.7.43 PULSE1_SNAP0 (0x168)




PULSE1_SNAP0 [31:0]

位域	名称	描述
31-0	PULSE1_SNAP0	脉冲计数器 1 快照 0，周期计数器计到 cycle1_num 时，会将脉冲计数器 1 的值存到当前寄存器

PULSE1_SNAP0 位域

40.7.44 PULSE1CYCLE_SNAP0 (0x16C)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1CYCLE_SNAP0 [31:0]

位域	名称	描述
31-0	PULSE1CYCLE_SNAP0	脉冲计数器 1 对应的周期快照 0，周期计数器计到 cycle1_num 时， 会将对应脉冲计数器 1 的脉冲数所需周期计数器值存到当前寄存器

PULSE1CYCLE_SNAP0 位域

40.7.45 PULSE1_SNAP1 (0x170)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE1_SNAP1																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1_SNAP1 [31:0]

位域	名称	描述
31-0	PULSE1_SNAP1	脉冲计数器 1 快照 1，周期计数器计到 cycle1_num 时，会将 pulse1_snap0 存到当前寄存器

PULSE1_SNAP1 位域

40.7.46 PULSE1CYCLE_SNAP1 (0x174)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PULSE1CYCLE_SNAP1																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PULSE1CYCLE_SNAP1 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	PULSE1CYCLE_SNAP1	脉冲计数器 1 对应的周期快照 0，周期计数器计到 cycle1_num 时，会将 pulse1cycle_snap0 存到当前寄存器

PULSE1CYCLE_SNAP1 位域

40.7.47 TIMESTAMP (0x1E0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMESTAMP																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TIMESTAMP [31:0]

位域	名称	描述
31-0	TIMESTAMP	当前时间戳。弦波模式，记录第一个 ADC 采样的起始时间；电平模式，记录每个边沿的时间

TIMESTAMP 位域

40.7.48 ADC_THRESHOLD (0x1F0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOW_LIMIT																HIGH_LIMIT															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ADC_THRESHOLD [31:0]

位域	名称	描述
31-16	LOW_LIMIT	对于 SINCOS 模式，比较两个 ADC 信号绝对值（减去偏移量后）的 (max+min/2)，如果超出门限，则不输出位置信息。 用于避免无效的 ADC 信号，比如两个值全 0
15-0	HIGH_LIMIT	high limit for SINCOS mode adc result

ADC_THRESHOLD 位域

40.7.49 ADCX_CFG0 (0x200)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							X_ADCSEL	X_ADC_ENABLE	RSVD		X_CHAN				
N/A																							RW	RW	N/A		RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0	0	0

ADCX_CFG0 [31:0]

位域	名称	描述
8	X_ADCSEL	配置 X 通道数据来自于哪个 ADC。设 0 来自于 ADC0；设 1 来自于 ADC1； 一般 X 通道为 COS 信号
7	X_ADC_ENABLE	X 通道使能
4-0	X_CHAN	X 通道来自于 ADC 的通道数

ADCX_CFG0 位域

40.7.50 ADCX_CFG1 (0x204)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X_PARAM1																X_PARAM0															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCX_CFG1 [31:0]

位域	名称	描述
31-16	X_PARAM1	X 参数 1，有符号数，用于对 Y 数据的 X 分量微调。默认值为 0
15-0	X_PARAM0	X 参数 0，有符号数，用于对 X 数据的大小微调。默认值 0x4000 为 1；0x8000 为-2.0000；0x7FFF 为 1.9999

ADCX_CFG1 位域

40.7.51 ADCX_CFG2 (0x208)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X_OFFSET																															
RW																															

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCX_CFG2 [31:0]

位域	名称	描述
31-0	X_OFFSET	X 偏移量，用于将 adc 数据转换为有符号数 最终输入到反正切模块的 X 通道数据为： (adc_xvalue-x_offset)*x_param0 + (adc_yvalue-y_offset)*y_param0

ADCX_CFG2 位域

40.7.52 ADCX_VAL_SW (0x20C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCX_VAL_SW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCX_VAL_SW [31:0]

位域	名称	描述
31-0	ADCX_VAL_SW	使能 ADC 注入功能时，此寄存器作为 X 通道 ADC 注入值（作为 COS）。 32 位有符号数，不满 32 位 ADC 值的需要高位对齐（最大正值为 0x7FFFFFFF） 此时 X 偏移量不可用。X 参数 0 和 1 需要参与后续运算， 最终输入到反正切模块的 X 通道数据为： adcx_val_sw*x_param0 + adcy_val_sw*y_param0

ADCX_VAL_SW 位域

40.7.53 ADCY_CFG0 (0x210)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							Y_ADCSEL	Y_ADC_ENABLE	RSVD		Y_CHAN				
N/A																							RW	RW	N/A		RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

ADCY_CFG0 [31:0]

位域	名称	描述
8	Y_ADCSEL	配置 Y 通道数据来自于哪个 ADC。设 0 来自于 ADC0；设 1 来自于 ADC1； 一般 y 通道为 SIN 信号
7	Y_ADC_ENABLE	Y 通道使能
4-0	Y_CHAN	Y 通道来自于 ADC 的通道数

ADCY_CFG0 位域

40.7.54 ADCY_CFG1 (0x214)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Y_PARAM1																Y_PARAM0															
RW																RW															
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCY_CFG1 [31:0]

位域	名称	描述
31-16	Y_PARAM1	Y 参数 1，有符号数，用于对 Y 数据的大小微调。默认值 0x4000 为 1；0x8000 为-2.0000；0x7FFF 为 1.9999
15-0	Y_PARAM0	Y 参数 0，有符号数，用于对 X 数据的 Y 分量微调。默认值为 0

ADCY_CFG1 位域

40.7.55 ADCY_CFG2 (0x218)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Y_OFFSET																															
RW																															
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCY_CFG2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	Y_OFFSET	Y 偏移量，用于将 adc 数据转换为有符号数 最终输入到反正切模块的 Y 通道数据为： (adc_xvalue-x_offset)*x_param1 + (adc_yvalue-y_offset)*y_param1

ADCY_CFG2 位域

40.7.56 ADCY_VAL_SW (0x21C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADCY_VAL_SW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCY_VAL_SW [31:0]

位域	名称	描述
31-0	ADCY_VAL_SW	使能 ADC 注入功能时，此寄存器作为 Y 通道 ADC 注入值（作为 SIN）。 32 位有符号数，不满 32 位 ADC 值的需要高位对齐（最大正值为 0x7FFFFFFF） 此时 Y 偏移量不可用。Y 参数 0 和 1 需要参与后续运算， 最终输入到反正切模块的 X 通道数据为： adcx_val_sw*x_param1 + adcy_val_sw*y_param1

ADCY_VAL_SW 位域

40.7.57 CAL_CFG (0x220)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								XY_DELAY																							
N/A								RW																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0

CAL_CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23-0	XY_DELAY	配置 X，Y 通道超时值，包括以下等待情况： 有 adc 转换信号后等待 adc 数据有效信号； 有一个通道的转换信号等待另一个通道的转换信号； 有一个通道的 adc 数据有效信号，等待另一个通道的数据有效信号； 默认 0x100，1.25us@200MHz；最大约 80ms@200MHz

CAL_CFG 位域

40.7.58 ADC_INJECT_CTRL (0x224)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADC_INJECT_EN	RSVD																													ADCY_INJ_VALID	ADCX_INJ_VALID
RW	N/A																													WO	WO
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

ADC_INJECT_CTRL [31:0]

位域	名称	描述
31	ADC_INJECT_EN	ADC 注入使能，设 1 时，ADC 值来自于 adcx_val_sw 和 adcy_val_sw 寄存器，写 adcx_inj_valid 和 adcy_inj_valid 寄存器表示数据有效
1	ADCY_INJ_VALID	写一表示 Y 通道 ADC 注入值有效
0	ADCX_INJ_VALID	写一表示 X 通道 ADC 注入值有效

ADC_INJECT_CTRL 位域

40.7.59 PHASE_PARAM (0x230)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PHASE_PARAM																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

PHASE_PARAM [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	PHASE_PARAM	每个相位对应的归一化 32 位位置值；软件需要配置为 2^32/(phmax+1) 比如电机一共 128 相位，每个相位对应于 1/128 位置，该寄存器需要配置为 0x02000000； 如果只有一个相位，该寄存器配置为 0xFFFFFFFF；

PHASE_PARAM 位域

40.7.60 POS_ADJ (0x234)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POS_ADJ																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POS_ADJ [31:0]

位域	名称	描述
31-0	POS_ADJ	位置调整值，32 位有符号数。

POS_ADJ 位域

40.7.61 POS_THRESHOLD (0x238)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POS_THRESHOLD																															
RW																															
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POS_THRESHOLD [31:0]

位域	名称	描述
31-0	POS_THRESHOLD	位置变化门限，当两次位置变化超过这个值，会认为是无效位置，不输出位置有效信号

POS_THRESHOLD 位域

40.7.62 UVW_POS (0x240 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UVW_POS0																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UVW_POS [31:0]

位域	名称	描述
31-0	UVW_POS0	UVW 信号位置 0 对应的角度

UVW_POS 位域

40.7.63 UVW_POS_CFG (0x258 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									POS_EN	U_POS_SEL		V_POS_SEL		W_POS_SEL	
N/A																									RW	RW		RW		RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

UVW_POS_CFG [31:0]

位域	名称	描述
6	POS_EN	置位使能以下位置选择信号输出位置信息
5-4	U_POS_SEL	U 信号位置选择： uvw_pos_opt0 为 0 时，00b-低电平；01b-高电平；10b-边沿信号；11b-无用 uvw_pos_opt0 为 1 时，00b-低电平；11b-高电平；其他无效。
3-2	V_POS_SEL	V 信号位置选择： uvw_pos_opt0 为 0 时，00b-低电平；01b-高电平；10b-边沿信号；11b-无用 uvw_pos_opt0 为 1 时，00b-低电平；11b-高电平；其他无效。
1-0	W_POS_SEL	W 信号位置选择： uvw_pos_opt0 为 0 时，00b-低电平；01b-高电平；10b-边沿信号；11b-无用 uvw_pos_opt0 为 1 时，00b-低电平；11b-高电平；其他无效。

UVW_POS_CFG 位域

40.7.64 PHASE_CNT (0x280)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PHASE_CNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PHASE_CNT [31:0]

位域	名称	描述
31-0	PHASE_CNT	32 位 AB 相计数器，软件可改写；

PHASE_CNT 位域

40.7.65 PHASE_UPDATE (0x284)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INC	DEC	VALUE																													
WO	WO	WO																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PHASE_UPDATE [31:0]

位域	名称	描述
31	INC	写 1 时，会将当前写操作的位 29 到位 0，加到当前 AB 相计数器上
30	DEC	写 1 时，会将当前写操作的位 29 到位 0，从当前 AB 相计数器上减去。 同时设置 inc 和 dec，会做加操作。
29-0	VALUE	AB 相计数器改变值，只有在 inc 或 dec 置位的同一次 32 位写操作中有效

PHASE_UPDATE 位域

40.7.66 POSITION (0x288)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POSITION																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POSITION [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	POSITION	位置寄存器，软件可改写；

POSITION 位域

40.7.67 POSITION_UPDATE (0x28C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INC	DEC	VALUE																													
WO	WO	WO																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POSITION_UPDATE [31:0]

位域	名称	描述
31	INC	写 1 时，会将当前写操作的位 29 到位 0，加到当前位置上
30	DEC	写 1 时，会将当前写操作的位 29 到位 0，从当前位置上减去。 同时设置 inc 和 dec，会做加操作。
29-0	VALUE	位置改变值，只有在 inc 或 dec 置位的同一次 32 位写操作中有效

POSITION_UPDATE 位域

40.7.68 ANGLE (0x290)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ANGLE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ANGLE [31:0]

位域	名称	描述
31-0	ANGLE	角度寄存器，只读。

ANGLE 位域

40.7.69 POS_TIMEOUT (0x294)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENABLE	TIMEOUT																														

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW	RW																														
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

POS_TIMEOUT [31:0]

位域	名称	描述
31	ENABLE	位置超时使能，打开时，会在超时后再发送一次之前的位置信息
30-0	TIMEOUT	超时值

POS_TIMEOUT 位域

40.7.70 CALC_STATE (0x2A0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				STATE				RSVD																							
N/A				RO				N/A																							
x	x	x	x	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

CALC_STATE [31:0]

位域	名称	描述
27-24	STATE	为 0 时表示计算完毕，其他表示正在计算。

CALC_STATE 位域

40.7.71 TOGI_CFG0 (0x2C0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIN_TOGI	RSVD																														
RW	N/A																														
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

TOGI_CFG0 [31:0]

位域	名称	描述
31	SIN_TOGI	TOGI 模式使能，仅用于单 SIN 模式

TOGI_CFG0 位域

40.7.72 TOGI_CFG1 (0x2C4)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				W_PARAM																											
N/A				RW																											
x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TOGI_CFG1 [31:0]

位域	名称	描述
27-0	W_PARAM	角速度。设置为 2PI* 输入信号频率/ADC 采样频率 *2^28。 例如： 输入信号为 50Hz 交流电频率，ADC 采样频率配置为 1MHz，角速度为 2*3.1415926*50/1000000 * 0x10000000，也就是默认值 0x1496B 如果 50Hz 信号 2MHz 采样率，则角速度应配置为 0xA4B6

TOGI_CFG1 位域

40.7.73 SINP_ACC (0x2D0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SINP_ACC																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SINP_ACC [31:0]

位域	名称	描述
31-0	SINP_ACC	每个输入信号周期中，产生的 SIN 信号为正值的累加值，在产生的 SIN 信号由正到负过零点时更新。 每个 SIN 信号取 16 位有效数字（SIN30°，取 0x8000）

SINP_ACC 位域

40.7.74 SINN_ACC (0x2D4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SINN_ACC																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SINN_ACC [31:0]																															

位域	名称	描述
31-0	SINN_ACC	每个输入信号周期中，产生的 SIN 信号为负值的累加值，在产生的 SIN 信号由负到正过零点时更新。 每个 SIN 信号取 16 位有效数字（SIN330°，取 0x8000）

SINN_ACC 位域

40.7.75 COSP_ACC (0x2D8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COSP_ACC																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COSP_ACC [31:0]

位域	名称	描述
31-0	COSP_ACC	每个输入信号周期中，产生的 COS 信号为正值的累加值

COSP_ACC 位域

40.7.76 COSN_ACC (0x2DC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COSN_ACC																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COSN_ACC [31:0]

位域	名称	描述
31-0	COSN_ACC	每个输入信号周期中，产生的 COS 信号为负值的累加值

COSN_ACC 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

41 正交编码器输出 QEO


本章节介绍正交编码器输出 QEO 的主要功能和特性。

41.1 特性总结

本章节介绍正交编码器输出 QEO 的主要特性：

- 从系统位置管理器获取位置
- 支持位置补偿
- 支持线数转换
- 支持输出单相，两相（正交，上下，方向脉冲），三相数字脉冲输出
- 支持 INDEX/Z 信号输出
- 可配置最大和最小脉冲宽度
- 支持从 DAC 输出模拟信号
- 支持三相直流无刷，和两相步进控制控制 PWM 输出
- 支持三相直流无刷，和两相步进直接输出
- 支持正弦波/馒头波/马鞍波/锯齿波
- 支持信号放大/偏置等调整
- 超限信号指定占空比

41.2 架构图



41.3 功能描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

41.3.1 位置预处理

QEO 位置来源有两类:

1）系统位置管理器；

2）软件通过写寄存器 POSTION_SOFTWARE 注入位置。

输入 QEO 的位置有效位数为 32 位，该数从 0x00000000 过渡到 0xFFFFFFFF 对应位置过渡 1 个线，对应弧度为 2π, 对应角度为 360°。

每个 QEO 的有效位置输入均会先进行预处理，其包含两个步骤：


1) 线数转换；

2）位置补偿。

线数转换是指，上游位置输入从 0x00000000 过渡到 0xFFFFFFFF 本来是对应 1 线，通过线数转换模块后，上游输入的位置从 0x00000000 过渡到 0xFFFFFFFF 对应为 n 线，n 为 WAVE/ABZ/PWM[RESOLUTION] 寄存器的值。

位置补偿是指对进行线数转换后的位置进行相位偏移。

弦波、ABZ 以及 PWM force 的线数转换和位置补偿均有独立的配置寄存器。



上图以输出弦波为例，线数转换设置为 3，3 个通道设置为各差 120°，当输入从 0x0 过渡到 0xFFFFFFFF 时，输出的弦波会输出三个周期的弦波。

41.3.2 弦波输出

弦波支持 4 种输出模式：

1) 余弦波；2）馒头波；3）马鞍波；4）锯齿波。

每个输出模式均配备 3 个输出通道，可通过 WAVE[PHASH_SHIFT][WAVEn] 独立配置相位偏移。

41.3.2.1 弦波的 VD/VQ 控制

弦波的 3 个输出通道，均可以通过软件配置 WAVE[VD_VQ_INJECT] 寄存器来控制各个弦波对应的 VD/VQ 值。

$$V = \cos(angle) * VD - \sin(angle) * VQ \tag{5}$$

V 代表经过反 park 变化的输出值，angle 为 QEO 的输入位置经预处理后对应的弧度值。

41.3.2.2 弦波输出中的马鞍波模式

当选择输出马鞍波时，马鞍波的模式有两种，软件可以通过配置 WAVE[MODE].SADDLE_TYPE 来选择：

©Shanghai HPMICRO Semiconductor Co., Ltd.

1) 标准马鞍波。仅当三个输出通道相位相差为 120° 时才能正常输出。

2) 采用三角波叠加成马鞍波，此模式对三个输出通道的相位差没有要求。

41.3.2.3 弦波的缩放和限幅

弦波输出的每个通道均支持独立的缩放和限幅。缩放倍数由 WAVE[AMPLITUDE] 寄存器控制。缩放倍数可以配置为 n * (1/4096), n 可以为 0-65535 直接任意整数，n 来自于寄存器 WAVE[AMPLITUDE][15:0]。

缩放后的输出部分可以由 WAVE[MID_POINT][WAVEn] 进行中心点调整。超过弦波输出量程的部分可以通过配置 WAVE[MODE][WAVEn_ABOVE_MAX_LIMIT] 和 WAVE[MODE][WAVEn_BELOW_MIN_LIMIT] 完成对应的限幅。量程内也支持限幅控制，具体请参考 WAVE[LIMIT][WAVEn][MAX] 和 WAVE[LIMIT][WAVEn][MIN]。

41.3.2.4 弦波的死区补偿

弦波输出的各个通道,经过限幅后还可以进行防死区补偿。可以通过配置 WAVE[DEADZONE_SHIFT][WAVEn] 来进行补偿。

41.3.3 ABZ 输出

ABZ 为数字脉冲输出，它支持：

1) 带自有位置的 A/B 两相正交输出；

2) 高速脉冲 Pulse&Revise 输出；

3) 上下 up&down 输出；

4) 不带自有位置的 A/B 两相正交输出。


41.3.3.1 带自有位置的 A/B 两相正交输出

QEO 的 ABZ 输出模块内置了 ABZ 内部位置管理器。系统复位后，内部位置归零。当 QEO 接收到新的输入位置后，内部位置会按 ABZ[LINE_WIDTH] 设置的周期数为最小周期去追踪输入位置，当内部位置和输入位置一致后，停止追踪。最小周期对应 A、B 输出的 1/4 线对应的最小周期数。

软件可以通过配置 ABZ[POSTION_SYNC], 将 QEO 接收到的下一笔有效位置做为内部位置管理器的位置，此功能可以用来配置启动时刻的 ABZ 起始位置，防止 ABZ 误追踪。

当 ABZ 选择为带自有位置的 A/B 两相正交输出时，A、B、Z 的输出就是由内部位置值来决定的。

©Shanghai HPMICRO Semiconductor Co., Ltd.



上图中 Z_25、Z_75、Z_100 为 Z 相的三种输出模式，由 ABZ[MODE].Z_TYPE 寄存器控制。

41.3.3.2 高速脉冲 Pulse&Revise 输出

高速脉冲输出模式也是采用 ABZ 内部位置.

A 相输出时钟 pulse，当内部位置正向追踪输入位置时，B 相维持输出高电平；当内部位置反向追踪时，B 相维持输出低电平。

41.3.3.3 上下 up&down 输出

上下 up&down 输出模式，同样是采用 ABZ 内部位置。

当内部位置正向追踪输入位置时，A 相输出时钟 pulse；当内部位置反向追踪时，B 相输出时钟 pulse。

41.3.3.4 不带自有位置的 A/B 两相正交输出

此模式下，A/B/Z 的输出由 QEO 实时输入位置决定。最小周期和看门狗配置对此模式均无效。

41.3.3.5 内部位置管理器的看门狗

为防止系统长时间没有位置更新时,用户无法判断系统是否处于正常模式,软件可以配置 ABZ[MODE].EN_WDOG 和 ABZ[WDOG_WIDTH] 来使能看门狗功能，使能看门狗功能后，若 QEO 输入位置在设定的周期数内无变化时，内部位置会自动正向步进 1/4 线，再反向步进 1/4 线，或者先反向步进 1/4 线，再正向步进 1/4 线。

41.3.4 PWM FORCE 输出

QEO 提供了 8 组 PWM FORCE 控制信号。每组 PWM FORCE 对应两 bit 控制信号。PWM FORCE 控制信号是通过输入位置来查找 PWM 换相表来确定的。

输入位置来自 QEO 的位置预处理模块，软件可以通过配置 PWM[MODE].PHASE_NUM 来确定换相数。最大换相数为 12。然后将换相表填入 PWM [PHASE_TABLE] [POSEDGEn] 或 PWM [PHASE_TABLE] [NEGEDGEn]，n 的个数取决于 PWM[MODE].PHASE_NUM 配置的换相数。采用 PWM [PHASE_TABLE] [POSEDGEn] 或 PWM [PHASE_TABLE] [NEGEDGEn] 由 PWM[MODE].REVISE_UP_DN 寄存器决定。

©Shanghai HPMICRO Semiconductor Co., Ltd.

本模块还提供了安全模式的 PWM_FORCE 查找表。该查找表由 PWM[MODE].PWMn_SAFETY 寄存器决定。支持两种进入安全模式的的方法：

1) 通过 TRIG_MUX 配置 QEO.TRIGGER_IN[1]，当来源为高时进入安全模式。

2) 通过配置 PWM[MODE].PWM_ENTER_SAFETY_MODE 进入安全模式。

41.4 QEO 寄存器列表

QEO 的寄存器列表如下：

QEO0 base address: 0xF0410000

QEO1 base address: 0xF0414000

地址偏移	名称	描述	复位值
0x0000	WAVE[MODE]	弦波输出模式	0x00000000
0x0004	WAVE[RESOLUTION]	wave0/1/2 的线数	0x00000000
0x0008	WAVE[PHASE_SHIFT][WAVE0]	wave0 的相位偏移	0x00000000
0x000C	WAVE[PHASE_SHIFT][WAVE1]	wave1 的相位偏移	0x00000000
0x0010	WAVE[PHASE_SHIFT][WAVE2]	wave2 的相位偏移	0x00000000
0x0014	WAVE[VD_INJECT]	wave vd 注入值	0x00000000
0x0020	WAVE[VQ_INJECT]	wave vq 注入值	0x00000000
0x002C	WAVE[VD_VQ_LOAD]	加载 wave0/1/2 vd vq 注入值	0x00000000
0x0030	WAVE[AMPLITUDE][WAVE0]	wave0 幅值放大倍数	0x00000000
0x0034	WAVE[AMPLITUDE][WAVE1]	wave1 幅值放大倍数	0x00000000
0x0038	WAVE[AMPLITUDE][WAVE2]	wave2 幅值放大倍数	0x00000000
0x003C	WAVE[MID_POINT][WAVE0]	wave0 输出位置的中心点偏移	0x00000000
0x0040	WAVE[MID_POINT][WAVE1]	wave1 输出位置的中心点偏移	0x00000000
0x0044	WAVE[MID_POINT][WAVE2]	wave2 输出位置的中心点偏移	0x00000000
0x0048	WAVE[LIMIT0][WAVE0][MIN_LEVEL0]	wave0 低区限幅值 level0	0x00000000
0x004C	WAVE[LIMIT0][WAVE0][MAX_LEVEL0]	wave0 高区限幅值 level0	0xFFFFFFFF
0x0050	WAVE[LIMIT0][WAVE1][MIN_LEVEL0]	wave1 低区限幅值 level0	0x00000000
0x0054	WAVE[LIMIT0][WAVE1][MAX_LEVEL0]	wave1 高区限幅值 level0	0xFFFFFFFF
0x0058	WAVE[LIMIT0][WAVE2][MIN_LEVEL0]	wave2 低区限幅值 level0	0x00000000
0x005C	WAVE[LIMIT0][WAVE2][MAX_LEVEL0]	wave2 高区限幅值 level0	0xFFFFFFFF
0x0060	WAVE[LIMIT1][WAVE0][MIN_LEVEL1]	wave0 低区限幅值 level1	0x00000000
0x0064	WAVE[LIMIT1][WAVE0][MAX_LEVEL1]	wave0 高区限幅值 level1	0xFFFFFFFF
0x0068	WAVE[LIMIT1][WAVE1][MIN_LEVEL1]	wave1 低区限幅值 level1	0x00000000
0x006C	WAVE[LIMIT1][WAVE1][MAX_LEVEL1]	wave1 高区限幅值 level1	0xFFFFFFFF
0x0070	WAVE[LIMIT1][WAVE2][MIN_LEVEL1]	wave2 低区限幅值 level1	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0074	WAVE[LIMIT1][WAVE2][MAX_LEVEL1]	wave2 高区限幅值 level1	0xFFFFFFFF
0x0078	WAVE[DEADZONE_SHIFT][WAVE0]	wave0 死区偏移值	0x00000000
0x007C	WAVE[DEADZONE_SHIFT][WAVE1]	wave1 死区偏移值	0x00000000
0x0080	WAVE[DEADZONE_SHIFT][WAVE2]	wave2 死区偏移值	0x00000000
0x0084	WAVE[PWM_CYCLE]	pwm 整周期对应的系统时钟个数	0x00000000
0x0088	WAVE[FILTER]	wave 输入位置迟滞滤波门限	0x00000000
0x0100	ABZ[MODE]	wave_a/b/z 输出模式	0x00000000
0x0104	ABZ[RESOLUTION]	wave_a/b/z 的线数	0x00000000
0x0108	ABZ[PHASE_SHIFT][A]	wave_a 的相位偏移	0x00000000
0x010C	ABZ[PHASE_SHIFT][B]	wave_b 的相位偏移	0x00000000
0x0110	ABZ[PHASE_SHIFT][Z]	wave_z 的相位偏移	0x00000000
0x0114	ABZ[LINE_WIDTH]	两相正交输出 1/4 周期长度	0x00000000
0x0118	ABZ[WDOG_WIDTH]	qeo 输出的看门狗等待时间	0x00000000
0x011C	ABZ[POSTION_SYNC]	同步 abz 内部位置	0x00000000
0x0120	ABZ[OVERALL_OFFSET]	abz 位置偏移	0x00000000
0x0124	ABZ[Z_START]	零位起始整数线位置	0x00000000
0x0128	ABZ[Z_END]	零位结束整数线位置	0x00000000
0x012C	ABZ[Z_OFFSET]	abz 小数线偏移位置	0x00000000
0x0130	ABZ[Z_PULSE_WIDTH]	零相位维持宽度	0x00000000
0x0134	ABZ[FILTER]	abz 输入位置迟滞滤波门限	0x00000000
0x0140	PWM[MODE]	pwm 模式	0x00000000
0x0144	PWM[RESOLUTION]	pwm force 输出的线数	0x00000000
0x0148	PWM[PHASE_SHIFT][A]	pwm_a 的相位偏移	0x00000000
0x014C	PWM[PHASE_SHIFT][B]	pwm_b 的相位偏移	0x00000000
0x0150	PWM[PHASE_SHIFT][C]	pwm_c 的相位偏移	0x00000000
0x0154	PWM[PHASE_SHIFT][D]	pwm_d 的相位偏移	0x00000000
0x0158	PWM[PHASE_TABLE][POSEDGE0]	pwm 正向换相表 0	0x00000000
0x015C	PWM[PHASE_TABLE][POSEDGE1]	pwm 正向换相表 1	0x00000000
0x0160	PWM[PHASE_TABLE][POSEDGE2]	pwm 正向换相表 2	0x00000000
0x0164	PWM[PHASE_TABLE][POSEDGE3]	pwm 正向换相表 3	0x00000000
0x0168	PWM[PHASE_TABLE][POSEDGE4]	pwm 正向换相表 4	0x00000000
0x016C	PWM[PHASE_TABLE][POSEDGE5]	pwm 正向换相表 5	0x00000000
0x0170	PWM[PHASE_TABLE][POSEDGE6]	pwm 正向换相表 6	0x00000000
0x0174	PWM[PHASE_TABLE][POSEDGE7]	pwm 正向换相表 7	0x00000000
0x0178	PWM[PHASE_TABLE][POSEDGE8]	pwm 正向换相表 8	0x00000000
0x017C	PWM[PHASE_TABLE][POSEDGE9]	pwm 正向换相表 9	0x00000000
0x0180	PWM[PHASE_TABLE][POSEDGE10]	pwm 正向换相表 10	0x00000000
0x0184	PWM[PHASE_TABLE][POSEDGE11]	pwm 正向换相表 11	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0188	PWM[PHASE_TABLE][NEGEDGE0]	pwm 反向换相表 0	0x00000000
0x018C	PWM[PHASE_TABLE][NEGEDGE1]	pwm 反向换相表 1	0x00000000
0x0190	PWM[PHASE_TABLE][NEGEDGE2]	pwm 反向换相表 2	0x00000000
0x0194	PWM[PHASE_TABLE][NEGEDGE3]	pwm 反向换相表 3	0x00000000
0x0198	PWM[PHASE_TABLE][NEGEDGE4]	pwm 反向换相表 4	0x00000000
0x019C	PWM[PHASE_TABLE][NEGEDGE5]	pwm 反向换相表 5	0x00000000
0x01A0	PWM[PHASE_TABLE][NEGEDGE6]	pwm 反向换相表 6	0x00000000
0x01A4	PWM[PHASE_TABLE][NEGEDGE7]	pwm 反向换相表 7	0x00000000
0x01A8	PWM[PHASE_TABLE][NEGEDGE8]	pwm 反向换相表 8	0x00000000
0x01AC	PWM[PHASE_TABLE][NEGEDGE9]	pwm 反向换相表 9	0x00000000
0x01B0	PWM[PHASE_TABLE][NEGEDGE10]	pwm 反向换相表 10	0x00000000
0x01B4	PWM[PHASE_TABLE][NEGEDGE11]	pwm 反向换相表 11	0x00000000
0x01B8	PWM[FILTER]	pwm 输入位置迟滞滤波门限	0x00000000
0x01F8	POSTION_SOFTWARE	软件注入的位置	0x00000000
0x01FC	POSTION_SEL	选择软件注入的位置	0x00000000
0x0200	STATUS	状态寄存器	0x00000000
0x0204	DEBUG0	debug 状态寄存器 0	0x00000000
0x0208	DEBUG1	debug 状态寄存器 1	0x00000000
0x020C	DEBUG2	debug 状态寄存器 2	0x00000000
0x0210	DEBUG3	debug 状态寄存器 3	0x00000000
0x0214	DEBUG4	debug 状态寄存器 4	0x00000000
0x0218	DEBUG5	debug 状态寄存器 5	0x00000000

表 183: QEOV2 寄存器列表

41.5 QEO 寄存器详细信息

QEO 的寄存器详细说明如下：

41.5.1 WAVE[MODE] (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WAVE2_ABOVE_MAX_LIMIT		WAVE2_HIGH_AREA1_LIMIT	WAVE2_HIGH_AREA0_LIMIT	WAVE2_LOW_AREA1_LIMIT	WAVE2_LOW_AREA0_LIMIT	WAVE2_BELOW_MIN_LIMIT		WAVE1_ABOVE_MAX_LIMIT		WAVE1_HIGH_AREA1_LIMIT	WAVE1_HIGH_AREA0_LIMIT	WAVE1_LOW_AREA1_LIMIT	WAVE1_LOW_AREA0_LIMIT	WAVE1_BELOW_MIN_LIMIT		WAVE0_ABOVE_MAX_LIMIT		WAVE0_HIGH_AREA1_LIMIT	WAVE0_HIGH_AREA0_LIMIT	WAVE0_LOW_AREA1_LIMIT	WAVE0_LOW_AREA0_LIMIT	WAVE0_BELOW_MIN_LIMIT		SADDLE_TYPE	ENABLE_DQ_VALID	ENABLE_POS_VALID	EN_WAVE_VD_VQ_INJECT	RSVD	VD_VQ_SEL	WAVES_OUTPUT_TYPE	
RW		RW	RW	RW	RW	RW		RW		RW	RW	RW	RW	RW		RW		RW	RW	RW	RW	RW		RW	RW	RW	RW	N/A	RW	RW	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

WAVE[MODE] [31:0]

位域	名称	描述
31-30	WAVE2_ABOVE_MAX_LIMIT	wave2 缩放后大于满量程的部分的限幅模式。 0: 输出所有位是 1. 1: 输出 0x0. 2: 输出 level_max_limit2.level0_max_limit 寄存器里的值
29	WAVE2_HIGH_AREA1_LIMIT	wave2 高区 1 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit2.level0_max_limit 寄存器里的值
28	WAVE2_HIGH_AREA0_LIMIT	wave2 高区 0 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit2.level0_max_limit 寄存器里的值
27	WAVE2_LOW_AREA1_LIMIT	wave2 低区 1 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit2.level1_min_limit 寄存器里的值。
26	WAVE2_LOW_AREA0_LIMIT	wave2 低区 0 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit2.level1_min_limit 寄存器里的值。
25-24	WAVE2_BELOW_MIN_LIMIT	wave2 缩放后小于 0 的部分的限幅模式。 0: 输出 0. 1: 输出所有位是 1. 2: 输出 level_min_limit2.level1_min_limit 寄存器里的值
23-22	WAVE1_ABOVE_MAX_LIMIT	wave1 缩放后大于满量程的部分的限幅模式。 0: 输出所有位是 1. 1: 输出 0x0. 2: 输出 level_max_limit1.level0_max_limit 寄存器里的值
21	WAVE1_HIGH_AREA1_LIMIT	wave1 高区 1 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit1.level0_max_limit 寄存器里的值
20	WAVE1_HIGH_AREA0_LIMIT	wave1 高区 0 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit1.level0_max_limit 寄存器里的值
19	WAVE1_LOW_AREA1_LIMIT	wave1 低区 1 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit1.level1_min_limit 寄存器里的值。
18	WAVE1_LOW_AREA0_LIMIT	wave1 低区 0 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit1.level1_min_limit 寄存器里的值。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
17-16	WAVE1_BELOW_MIN_LIMIT	wave1 缩放后小于 0 的部分的限幅模式。 0: 输出 0. 1: 输出所有位是 1. 2: 输出 level_min_limit1.level1_min_limit 寄存器里的值
15-14	WAVE0_ABOVE_MAX_LIMIT	wave0 缩放后大于满量程的部分的限幅模式。 0: 输出所有位是 1. 1: 输出 0x0. 2: 输出 level_max_limit0.level0_max_limit 寄存器里的值
13	WAVE0_HIGH_AREA1_LIMIT	wave0 高区 1 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit0.level0_max_limit 寄存器里的值
12	WAVE0_HIGH_AREA0_LIMIT	wave0 高区 0 的限幅模式. 0: 输出所有位是 1. 1: 输出 level_max_limit0.level0_max_limit 寄存器里的值
11	WAVE0_LOW_AREA1_LIMIT	wave0 低区 1 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit0.level1_min_limit 寄存器里的值。
10	WAVE0_LOW_AREA0_LIMIT	wave0 低区 0 的限幅模式。 0: 输出 0. 1: 输出 level_min_limit0.level1_min_limit 寄存器里的值。
9-8	WAVE0_BELOW_MIN_LIMIT	wave0 缩放后小于 0 的部分的限幅模式。 0: 输出 0. 1: 输出所有位是 1. 2: 输出 level_min_limit0.level1_min_limit 寄存器里的值
7	SADDLE_TYPE	马鞍波类型： 0：标准马鞍波，仅当三相相差配置为 120° 弦波时适用。 1：三角波叠加型马鞍波，对三相相差没有任何要求。
6	ENABLE_DQ_VALID	使能 vd 或 vq 的有效值输入来触发 qeo 弦波单元的计算。 0：不使能。 1：使能。
5	ENABLE_POS_VALID	使能位置的有效值输入来触发 qeo 弦波单元的计算。 0：不使能。 1：使能。
4	EN_WAVE_VD_VQ_INJECT	wave VdVq 注入使能。 0：不使能。 1：使能。
2	VD_VQ_SEL	vd vq 数据来源 0：来自 CLC 模块。 1：来自 QEO VD VQ 寄存器。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	WAVES_OUTPUT_TYPE	弦波输出模式。 0：余弦波。 1：马鞍波。 2：馒头波。 3: 锯齿波。

WAVE[MODE] 位域

41.5.2 WAVE[RESOLUTION] (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINES																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[RESOLUTION] [31:0]

位域	名称	描述
31-0	LINES	wave0/1/2 对应的线数。

WAVE[RESOLUTION] 位域

41.5.3 WAVE[PHASE_SHIFT] (0x8 + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[PHASE_SHIFT] [31:0]

位域	名称	描述
31-0	VAL	wave0 相位偏移值，缺省是 0x0，写入其他非零值会使得该相位向左偏移（cfg_value/2^32）周期，比如若希望该相位提前 1/4 周期，或者说提前 90°，或者说提前 Pi/2, cfg_value 设置为 0x40000000。若希望该相位推迟 1/4 周期，即提前 3/4 周期，即 cfg_value 设置为 0xC0000000。

WAVE[PHASE_SHIFT] 位域

41.5.4 WAVE[VD_INJECT] (0x14)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VD_VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[VD_INJECT] [31:0]

位域	名称	描述
31-0	VD_VAL	Vd 注入值为有符号数

WAVE[VD_INJECT] 位域

41.5.5 WAVE[VQ_INJECT] (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VQ_VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[VQ_INJECT] [31:0]

位域	名称	描述
31-0	VQ_VAL	Vd 注入值为有符号数

WAVE[VQ_INJECT] 位域

41.5.6 WAVE[VD_VQ_LOAD] (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															LOAD
N/A																															WO
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

WAVE[VD_VQ_LOAD] [31:0]

位域	名称	描述
0	LOAD	加载 wave0/1/2 vd vq 注入值。该 bit 只能读到 0。 0. 即使 vq_vd_wave 寄存器的值发生变化，wave0/1/2 vd vq 注入值也保持不变。 1: 在同一时刻加载 wave0/1/2 vd vq 注入值。

WAVE[VD_VQ_LOAD] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

41.5.7 WAVE[AMPLITUDE] (0x30 + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															EN_SCAL	AMP_VAL															
N/A															RW	RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[AMPLITUDE] [31:0]

位域	名称	描述
16	EN_SCAL	wave 幅值缩放使能，0：不使能；1：使能。
15-0	AMP_VAL	wave 幅值缩放倍数。bit15-12 为整数倍数，bit11-0 为小数部分。

WAVE[AMPLITUDE] 位域

41.5.8 WAVE[MID_POINT] (0x3C + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[MID_POINT] [31:0]

位域	名称	描述
31-0	VAL	wave0 输出中心点值偏移值，该 32bit 采用有符号数，bit31 为符号位，bit30-27 为整数部分，bit26-0 为小数部分。正数会让波形向上偏移，负数会让波形向下偏移。其 1 倍对应满量程的一半。

WAVE[MID_POINT] 位域

41.5.9 WAVE[LIMIT0][MIN_LEVEL0] (0x48 + 0x8 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LIMIT_LEVEL0																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[LIMIT0][MIN_LEVEL0] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	LIMIT_LEVEL0	低区限幅 level0

WAVE[LIMIT0][MIN_LEVEL0] 位域

41.5.10 WAVE[LIMIT0][MAX_LEVEL0] (0x4C + 0x8 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LIMIT_LEVEL0																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

WAVE[LIMIT0][MAX_LEVEL0] [31:0]

位域	名称	描述
31-0	LIMIT_LEVEL0	高区限幅 level0

WAVE[LIMIT0][MAX_LEVEL0] 位域

41.5.11 WAVE[LIMIT1][MIN_LEVEL1] (0x60 + 0x8 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LIMIT_LEVEL1																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


WAVE[LIMIT1][MIN_LEVEL1] [31:0]

位域	名称	描述
31-0	LIMIT_LEVEL1	低区限幅 level1

WAVE[LIMIT1][MIN_LEVEL1] 位域

41.5.12 WAVE[LIMIT1][MAX_LEVEL1] (0x64 + 0x8 * m)

©Shanghai HPMICRO Semiconductor Co., Ltd.




WAVE[LIMIT1][MAX_LEVEL1] [31:0]

位域	名称	描述
31-0	LIMIT_LEVEL1	高区限幅 level1

WAVE[LIMIT1][MAX_LEVEL1] 位域

41.5.13 WAVE[DEADZONE_SHIFT] (0x78 + 0x4 * m)




WAVE[DEADZONE_SHIFT] [31:0]

位域	名称	描述
31-0	VAL	wave0 死区偏移值为有符号数

WAVE[DEADZONE_SHIFT] 位域

41.5.14 WAVE[PWM_CYCLE] (0x84)



WAVE[PWM_CYCLE] [31:0]

位域	名称	描述
31-0	VAL	PWM 的周期数。全 0 时，按占空比输出，若希望输出对应的 PWM 高电平的周期数，则配置此寄存器为 PWM 的整周期的系统时钟个数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

WAVE[PWM_CYCLE] 位域

41.5.15 WAVE[FILTER] (0x88)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WAVE[FILTER] [31:0]

位域	名称	描述
31-0	VAL	wave 输入位置滤波门限，当最新的输入位置和当前 QEO 锁存的位置差的绝对值大于等于此门限时，QEO 才会更新输入位置值，否则位置保持不变

WAVE[FILTER] 位域

41.5.16 ABZ[MODE] (0x100)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABZ_OUTPUT_ENABLE	RSVD		REVERSE_EDGE_TYPE	POSITION_SYNC_MODE	RSVD		EN_WDOG	RSVD			Z_POLARITY	RSVD			B_POLARITY	RSVD			A_POLARITY	RSVD		Z_TYPE		RSVD		B_TYPE		RSVD		A_TYPE	
RW	N/A		RW	RW	N/A		RW	N/A			RW	N/A			RW	N/A			RW	N/A		RW		N/A		RW		N/A		RW	
0	x	x	0	0	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	0	0	x	x	0	0	x	x	0	0

ABZ[MODE] [31:0]

位域	名称	描述
31	ABZ_OUTPUT_ENABLE	abz 输出使能： 0：abz 输出不使能，三者都保持 0. 1：abz 输出使能.
28	REVERSE_EDGE_TYPE	高速脉冲计数的方向指示信号的切换方向的时间点选择。 0：指示信号切换方向发生在脉冲时钟的下降沿和上升沿的中间点，距离时钟信号的上升或下降沿间隔大于等于 line_width 给出的系统时钟周期个数。 1：指示信号切换方向发生在脉冲时钟的下降沿。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27	POSITION_SYNC_MODE	同步模式时同步哪些位置： 0：只同步整线数部分到 QEO 的 ABZ 自有位置。 1：ABZ 自由位置和外部位置完全一样
24	EN_WDOG	使能 abz 看门狗功能。 0：不使能。 1：使能。
20	Z_POLARITY	wave_z 输出极性翻转。 0：不翻转，正常输出。 1：翻转正在输出。
16	B_POLARITY	wave_b 输出极性翻转。 0：不翻转，正常输出。 1：翻转正在输出。
12	A_POLARITY	wave_a 输出极性翻转。 0：不翻转，正常输出。 1：翻转正在输出。
9-8	Z_TYPE	wave_z 输出类型： 0：做为零点脉冲输出，由 z_start/z_end/z_offset 决定脉冲的起始和终止位置。 1: 做为零点脉冲输出，从 z_start 位置开始输出为高，并持续 z_pulse_width 个 1/4 线。 2: 保留 3：做为第三相输出。
5-4	B_TYPE	wave_b 输出类型： 0：两相正交输出 wave_b。 1：高速脉冲计数方向指示电平。 2：高速脉冲计数反方向计数脉冲。 3：三相输出 wave_b。
1-0	A_TYPE	wave_a 输出类型： 0：两相正交输出 wave_a。 1：高速脉冲计数时钟脉冲。 2：高速脉冲计数正方向计数脉冲。 3：三相输出 wave_a。

ABZ[MODE] 位域

41.5.17 ABZ[RESOLUTION] (0x104)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINES																															
RW																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[RESOLUTION] [31:0]

位域	名称	描述
31-0	LINES	wave_a/b/z 对应的线数。

ABZ[RESOLUTION] 位域

41.5.18 ABZ[PHASE_SHIFT] (0x108 + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[PHASE_SHIFT] [31:0]

位域	名称	描述
31-0	VAL	wave_a 相位偏移值，缺省是 0x0，写入其他非零值会使得该相位向左偏移（cfg_value/2^32）周期，比如若希望该相位提前 1/4 周期，或者说提前 90°，或者说提前 Pi/2, cfg_value 设置为 0x40000000。若希望该相位推迟 1/4 周期，即提前 3/4 周期，即 cfg_value 设置为 0xC0000000。

ABZ[PHASE_SHIFT] 位域

41.5.19 ABZ[LINE_WIDTH] (0x114)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[LINE_WIDTH] [31:0]

位域	名称	描述
31-0	LINE	wave_a 输出两相正交波形时，1/4 周期对应的系统时钟个数。

ABZ[LINE_WIDTH] 位域

41.5.20 ABZ[WDOG_WIDTH] (0x118)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WIDTH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[WDOG_WIDTH] [31:0]

位域	名称	描述
31-0	WIDTH	两相正交输出时，当无有效位置输入的时间超过 wdog_width 对应的系统时钟长度后，会步进或步退 1/4 线，已提示外界系统输出仍在掌控中，消除死机顾虑。

ABZ[WDOG_WIDTH] 位域

41.5.21 ABZ[POSTION_SYNC] (0x11C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															POSTION
N/A																															WO
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

ABZ[POSTION_SYNC] [31:0]

位域	名称	描述
0	POSTION	是否将下一笔有效的位置直接加载到 abz 内部位置管理器。只同步线数的整数部分。读该 bit 永远是 0. 1. 同步。 0. 不同步。

ABZ[POSTION_SYNC] 位域

41.5.22 ABZ[OVERALL_OFFSET] (0x120)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[OVERALL_OFFSET] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	VAL	abz 整体位置偏移，此偏移是在线数转换之前引入的，故而实际的引入的角度偏移是 abz 整体位置偏移/2^32* 线数。

ABZ[OVERALL_OFFSET] 位域

41.5.23 ABZ[Z_START] (0x124)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Z_START																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[Z_START] [31:0]

位域	名称	描述
31-0	Z_START	Z 相的起始位置的整线数

ABZ[Z_START] 位域

41.5.24 ABZ[Z_END] (0x128)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Z_END																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[Z_END] [31:0]

位域	名称	描述
31-0	Z_END	Z 相的结束位置的整线数

ABZ[Z_END] 位域

41.5.25 ABZ[Z_OFFSET] (0x12C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						Z_END_OFFSET		RSVD		Z_START_OFFSET		RSVD			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																						RW		N/A		RW		N/A			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	x	x	x

ABZ[Z_OFFSET] [31:0]

位域	名称	描述
9-8	Z_END_OFFSET	Z 相结束位置线的小数部分。 00：小数部分为 0； 01：小数部分为 1/4 线； 10：小数部分为 1/2 线； 11：小数部分为 3/4 线；
5-4	Z_START_OFFSET	Z 相起始位置线的小数部分。 00：小数部分为 0； 01：小数部分为 1/4 线； 10：小数部分为 1/2 线； 11：小数部分为 3/4 线；

ABZ[Z_OFFSET] 位域

41.5.26 ABZ[Z_PULSE_WIDTH] (0x130)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[Z_PULSE_WIDTH] [31:0]

位域	名称	描述
31-0	VAL	零相高电平持续宽度，单位是 AB 相 1/4 线的变化个数。

ABZ[Z_PULSE_WIDTH] 位域

41.5.27 ABZ[FILTER] (0x134)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ABZ[FILTER] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	VAL	abz 输入位置滤波门限，当最新的输入位置和当前 QEO 锁存的位置差的绝对值大于等于此门限时，QEO 才会更新输入位置值，否则位置保持不变

ABZ[FILTER] 位域

41.5.28 PWM[MODE] (0x140)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM7_SAFETY		PWM6_SAFETY		PWM5_SAFETY		PWM4_SAFETY		PWM3_SAFETY		PWM2_SAFETY		PWM1_SAFETY		PWM0_SAFETY		ENABLE_PWM	RSVD					PWM_ENTER_SAFETY_MODE	PWM_SAFETY_BYPASS	RSVD			REVISE_UP_DN	PHASE_NUM			
RW		RW		RW		RW		RW		RW		RW		RW		RW	N/A					RW	RW	N/A			RW	RW			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	0	0	x	x	x	0	0	0	0	0

PWM[MODE] [31:0]

位域	名称	描述
31-30	PWM7_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
29-28	PWM6_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
27-26	PWM5_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
25-24	PWM4_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23-22	PWM3_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
21-20	PWM2_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
19-18	PWM1_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
17-16	PWM0_SAFETY	PWM 输出通道安全保护控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
15	ENABLE_PWM	是否使能 PWM force 输出。 0：不使能。 1：使能。
9	PWM_ENTER_SAFETY_MODE	是否进入 PWM 保护模式。 0：不进入。 1：进入。
8	PWM_SAFETY_BYPASS	是否屏蔽 trigger in 触发的 PWM safety 模式。 0：不屏蔽。 1：屏蔽。
4	REVISE_UP_DN	是否采用反向查找表输出。 0：正向。 1：反向。
3-0	PHASE_NUM	pwm force 的换相拍数。

PWM[MODE] 位域

41.5.29 PWM[RESOLUTION] (0x144)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LINES																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[RESOLUTION] [31:0]

位域	名称	描述
31-0	LINES	pwm force 输出的线数

PWM[RESOLUTION] 位域

41.5.30 PWM[PHASE_SHIFT] (0x148 + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[PHASE_SHIFT] [31:0]

位域	名称	描述
31-0	VAL	pwm_a 相位偏移值，缺省是 0x0，写入其他非零值会使得该相位向左偏移（cfg_value/2^32）周期，比如若希望该相位提前 1/4 周期，或者说提前 90°，或者说提前 Pi/2, cfg_value 设置为 0x40000000。若希望该相位推迟 1/4 周期，即提前 3/4 周期，即 cfg_value 设置为 0xC0000000。

PWM[PHASE_SHIFT] 位域

41.5.31 PWM[PHASE_TABLE] (0x158 + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																PWM7		PWM6		PWM5		PWM4		PWM3		PWM2		PWM1		PWM0	
N/A																RW		RW		RW		RW		RW		RW		RW		RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[PHASE_TABLE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-14	PWM7	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
13-12	PWM6	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
11-10	PWM5	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
9-8	PWM4	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
7-6	PWM3	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
5-4	PWM2	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
3-2	PWM1	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1
1-0	PWM0	PWM 输出通道的强制输出模式控制位 00：PWM 正常输出 01：PWM 正常输出 10：强制输出 0 11：强制输出 1

PWM[PHASE_TABLE] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

41.5.32 PWM[FILTER] (0x1B8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PWM[FILTER] [31:0]

位域	名称	描述
31-0	VAL	PWM 模块输入位置滤波门限，当最新的输入位置和当前 QEO 锁存的位置差的绝对值大于等于此门限时，QEO 才会更新输入位置值，否则位置保持不变

PWM[FILTER] 位域

41.5.33 POSTION_SOFTWARE (0x1F8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
POSTION_SOFTWAVE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

POSTION_SOFTWARE [31:0]

位域	名称	描述
31-0	POSTION_SOFTWAVE	软件注入的位置

POSTION_SOFTWARE 位域

41.5.34 POSTION_SEL (0x1FC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															POSTION_SEL

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

POSTION_SEL [31:0]

位域	名称	描述
0	POSTION_SEL	使能软件注入的位置。 0：不使能。 1：使能。

POSTION_SEL 位域

41.5.35 STATUS (0x200)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM_FOURCE																RSVD															PWM_SAFETY
RO																N/A															RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

STATUS [31:0]

位域	名称	描述
31-16	PWM_FOURCE	qeo_pwm_force[15:0] 输出观察
0	PWM_SAFETY	PWM ctrl 是否进入 fault 模式

STATUS 位域

41.5.36 DEBUG0 (0x204)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE_DAC0																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEBUG0 [31:0]

位域	名称	描述
31-0	VALUE_DAC0	弦波输出 0：value_dac0

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

DEBUG0 位域

41.5.37 DEBUG1 (0x208)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			QEO_FINISH	RSVD			PAD_Z	RSVD			PAD_B	RSVD			PAD_A	RSVD															
N/A			RO	N/A			RO	N/A			RO	N/A			RO	N/A															
x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

DEBUG1 [31:0]

位域	名称	描述
28	QEO_FINISH	qeo_finish, 为高时代表 qeo 已完成当前位置的计算。
24	PAD_Z	pad_z 输出观察
20	PAD_B	pad_b 输出观察
16	PAD_A	pad_a 输出观察

DEBUG1 位域

41.5.38 DEBUG2 (0x20C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABZ_OWN_POSTION																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEBUG2 [31:0]

位域	名称	描述
31-0	ABZ_OWN_POSTION	abz 内部位置观察，bit31:2 为当前整数线，bit1：0 为小数部分。

DEBUG2 位域

41.5.39 DEBUG3 (0x210)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ABZ_OWN_POSTION																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEBUG3 [31:0]

位域	名称	描述
31-0	ABZ_OWN_POSTION	abz 内部位置观察，只观察当前整线数

DEBUG3 位域

41.5.40 DEBUG4 (0x214)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE_DAC1																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEBUG4 [31:0]

位域	名称	描述
31-0	VALUE_DAC1	弦波输出 1：value_dac1

DEBUG4 位域

41.5.41 DEBUG5 (0x218)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE_DAC2																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DEBUG5 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	VALUE_DAC2	弦波输出 2：value_dac2

DEBUG5 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

42 可编程逻辑单元 PLB

本章节介绍可编程逻辑单元 PLB 的主要功能和特性。


42.1 特性总结

本章节介绍可编程逻辑单元 PLB 的主要特性：

- 两种可编程类型
- TYPE_A 可实现组合逻辑 + 时序逻辑编程
- TYPE_B 可实现计数、位移、滤波等复杂操作


42.2 架构图

PLB 的输入输出均连接在 TRIG_MUX 中。整体结构如下图所示：




TYPE A 结构如下图所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.



TYPE B 结构如下图所示：



42.3 功能描述

42.3.1 TYEP A 功能描述

PLB 内置 8 个 TYPE A 通道，每个 TYPE A 通道有 4 个 trig_in 输入和 4 个 trig_out 输出。每个 trig_out 输出对应一个查找表单元。

这 4 个查找表均采用 4bit trig_in 做为索引，查找表的内容可以视为 4bit trig_in 的真值表。这 4 个查找表使用同样的 trig_in，不同 TYPE A 模块的 trig_in 顺序增加，比如 TYPE A 0 使用 trig_in[3:0], TYPE A 1 使用 trig_in[7:4]。

查找表的输出会用寄存器输出到 trig_out 上。

软件可以配置 TYPE_A[SW_INJECT] 直接注入到 trig_out 上，该注入值会保持一个系统时钟周期，之后将继续由 trig_in 和查找表决定 trig_out 的值。

©Shanghai HPMICRO Semiconductor Co., Ltd.

42.3.2 TYEP B 功能描述

PLB 内置 8 个 TYPE B 通道，每个 TYPE B 通道有 4 个 trig_in 输入和 4 个 trig_out 输出。

每个 TYPE B 通道有一个 64bit 的查找表，该查找表由 TYPE_B[LUT][0] 和 TYPE_B[LUT][1] 拼接为一个 64bit 的双字，lut0 占 bit31：0，lut1 占 bit63：32，然后将 64bit 看成 16 个 4bit 组成 slice 单元，slice0 对应 bit3：0，slice1 对应 bit7：4，依此类推，slice15 对应 bit63：60，每个 type B 通道分配了 4 个 trig in，这 4bit 的 trig in 将做为 slice 的索引，这样每个通道的会产生对应 4bit 的操作选择，该操作选择会决定 type b 数据单元的操作。

0：数据单元维持上周期数值。

1：数据单元会把本通道的 cmp[0] 寄存器的数值做为下一周期的数值。

2：数据单元会把本通道的 cmp[1] 寄存器的数值做为下一周期的数值。

3：数据单元会把本通道的 cmp[2] 寄存器的数值做为下一周期的数值。

4：MODE.OPT_SEL=0 时，数据单元下一周期数值为当前值 +1；MODE.OPT_SEL=1 时，数据单元下一周期数值为当前值左移 1 位，低位补 0.

5：MODE.OPT_SEL=0 时，数据单元下一周期数值为当前值 +2；MODE.OPT_SEL=1 时，数据单元下一周期数值为当前值左移 1 位，低位补 1.

6：MODE.OPT_SEL=0 时，数据单元下一周期数值为当前值-1；MODE.OPT_SEL=1 时，数据单元下一周期数值为当前值右移 1 位，高位补 0.

7：MODE.OPT_SEL=0 时，数据单元下一周期数值为当前值-2；MODE.OPT_SEL=1 时，数据单元下一周期数值为当前值右移 1 位，高位补 1.

其他值：数据单元数值保持不变。

每个 TYPE B 通道中有 4 个比较单元，每个比较单元的输出对应相应的 trig_out。

比较单元的运算模式由 TYPE_B[MODE].OUTn_SEL 决定。

0：0

1：1

2：数据单元数据是否大于 TYPE_B[CMP] 的数值，大于则输出 1，不大于则输出 0.

3：数据单元数据是否小于 TYPE_B[CMP] 的数值，小于则输出 1，不小于则输出 0.

4：数据单元数据是否等于 TYPE_B[CMP] 的数值，等于则输出 1，不等于则输出 0.

5：数据单元数据是否不等于 TYPE_B[CMP] 的数值，不等于则输出 1，等于则输出 0.

6：数据单元数据是否大于等于 TYPE_B[CMP] 的数值，大于等于则输出 1，小于则输出 0.

7：数据单元数据是否小于等于 TYPE_B[CMP] 的数值，小于等于则输出 1，大于则输出 0.

8：0

9：1

10：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行与操作。

11：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行或操作。

12：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行异或操作。

13：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行与非操作。

©Shanghai HPMICRO Semiconductor Co., Ltd.

14：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行或非操作。

15：把数据单元数据中 TYPE_B[CMP] 对应 bit 为 1 的 bit 位进行同或操作。

TYPE B 中的比较单元具有锁存数据单元数值的功能，它由 4bit trig_in 经 LUT_CMP 查找表内容来触发锁存事件，锁存事件发生时，会将数据单元当前的数值锁存至比较单元中，并可通过总线从 TYPE_B[CMP][n] 中读取到。

42.4 PLB 寄存器列表

PLB 的寄存器列表如下：

PLB base address: 0xF0460000

地址偏移	名称	描述	复位值
0x0000	TYPE_A[0][LOOKUP_TABLE][0]	TYPE A 通道 0 查找表 0	0x00000000
0x0004	TYPE_A[0][LOOKUP_TABLE][1]	TYPE A 通道 0 查找表 1	0x00000000
0x0008	TYPE_A[0][LOOKUP_TABLE][2]	TYPE A 通道 0 查找表 2	0x00000000
0x000C	TYPE_A[0][LOOKUP_TABLE][3]	TYPE A 通道 0 查找表 3	0x00000000
0x0010	TYPE_A[0][SW_INJECT]	TYPE A 通道 0 软件注入	0x00000000
0x0020	TYPE_A[1][LOOKUP_TABLE][0]	TYPE A 通道 1 查找表 0	0x00000000
0x0024	TYPE_A[1][LOOKUP_TABLE][1]	TYPE A 通道 1 查找表 1	0x00000000
0x0028	TYPE_A[1][LOOKUP_TABLE][2]	TYPE A 通道 1 查找表 2	0x00000000
0x002C	TYPE_A[1][LOOKUP_TABLE][3]	TYPE A 通道 1 查找表 3	0x00000000
0x0030	TYPE_A[1][SW_INJECT]	TYPE A 通道 1 软件注入	0x00000000
0x0040	TYPE_A[2][LOOKUP_TABLE][0]	TYPE A 通道 2 查找表 0	0x00000000
0x0044	TYPE_A[2][LOOKUP_TABLE][1]	TYPE A 通道 2 查找表 1	0x00000000
0x0048	TYPE_A[2][LOOKUP_TABLE][2]	TYPE A 通道 2 查找表 2	0x00000000
0x004C	TYPE_A[2][LOOKUP_TABLE][3]	TYPE A 通道 2 查找表 3	0x00000000
0x0050	TYPE_A[2][SW_INJECT]	TYPE A 通道 2 软件注入	0x00000000
0x0060	TYPE_A[3][LOOKUP_TABLE][0]	TYPE A 通道 3 查找表 0	0x00000000
0x0064	TYPE_A[3][LOOKUP_TABLE][1]	TYPE A 通道 3 查找表 1	0x00000000
0x0068	TYPE_A[3][LOOKUP_TABLE][2]	TYPE A 通道 3 查找表 2	0x00000000
0x006C	TYPE_A[3][LOOKUP_TABLE][3]	TYPE A 通道 3 查找表 3	0x00000000
0x0070	TYPE_A[3][SW_INJECT]	TYPE A 通道 3 软件注入	0x00000000
0x0080	TYPE_A[4][LOOKUP_TABLE][0]	TYPE A 通道 4 查找表 0	0x00000000
0x0084	TYPE_A[4][LOOKUP_TABLE][1]	TYPE A 通道 4 查找表 1	0x00000000
0x0088	TYPE_A[4][LOOKUP_TABLE][2]	TYPE A 通道 4 查找表 2	0x00000000
0x008C	TYPE_A[4][LOOKUP_TABLE][3]	TYPE A 通道 4 查找表 3	0x00000000
0x0090	TYPE_A[4][SW_INJECT]	TYPE A 通道 4 软件注入	0x00000000
0x00A0	TYPE_A[5][LOOKUP_TABLE][0]	TYPE A 通道 5 查找表 0	0x00000000
0x00A4	TYPE_A[5][LOOKUP_TABLE][1]	TYPE A 通道 5 查找表 1	0x00000000
0x00A8	TYPE_A[5][LOOKUP_TABLE][2]	TYPE A 通道 5 查找表 2	0x00000000
0x00AC	TYPE_A[5][LOOKUP_TABLE][3]	TYPE A 通道 5 查找表 3	0x00000000
0x00B0	TYPE_A[5][SW_INJECT]	TYPE A 通道 5 软件注入	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00C0	TYPE_A[6][LOOKUP_TABLE][0]	TYPE A 通道 6 查找表 0	0x00000000
0x00C4	TYPE_A[6][LOOKUP_TABLE][1]	TYPE A 通道 6 查找表 1	0x00000000
0x00C8	TYPE_A[6][LOOKUP_TABLE][2]	TYPE A 通道 6 查找表 2	0x00000000
0x00CC	TYPE_A[6][LOOKUP_TABLE][3]	TYPE A 通道 6 查找表 3	0x00000000
0x00D0	TYPE_A[6][SW_INJECT]	TYPE A 通道 6 软件注入	0x00000000
0x00E0	TYPE_A[7][LOOKUP_TABLE][0]	TYPE A 通道 7 查找表 0	0x00000000
0x00E4	TYPE_A[7][LOOKUP_TABLE][1]	TYPE A 通道 7 查找表 1	0x00000000
0x00E8	TYPE_A[7][LOOKUP_TABLE][2]	TYPE A 通道 7 查找表 2	0x00000000
0x00EC	TYPE_A[7][LOOKUP_TABLE][3]	TYPE A 通道 7 查找表 3	0x00000000
0x00F0	TYPE_A[7][SW_INJECT]	TYPE A 通道 7 软件注入	0x00000000
0x0400	TYPE_B[0][LUT][0]	TYPE B 通道 0 查找表 0	0x00000000
0x0404	TYPE_B[0][LUT][1]	TYPE B 通道 0 查找表 1	0x00000000
0x0408	TYPE_B[0][CMP][0]	TYPE B 通道 0 比较单元的 cmp0	0x00000000
0x040C	TYPE_B[0][CMP][1]	TYPE B 通道 0 比较单元的 cmp1	0x00000000
0x0410	TYPE_B[0][CMP][2]	TYPE B 通道 0 比较单元的 cmp2	0x00000000
0x0414	TYPE_B[0][CMP][3]	TYPE B 通道 0 比较单元的 cmp3	0x00000000
0x0418	TYPE_B[0][MODE]	TYPE B 通道 0 的模式控制寄存器	0x00000000
0x041C	TYPE_B[0][SW_INJECT]	TYPE B 通道 0 的数据单元软件注入值	0x00000000
0x0420	TYPE_B[0][LUT_CMP][0]	TYPE B 通道 0 的比较单元 0 的查找表 0	0x00000000
0x0424	TYPE_B[0][LUT_CMP][1]	TYPE B 通道 0 的比较单元 0 的查找表 1	0x00000000
0x0428	TYPE_B[0][LUT_CMP][2]	TYPE B 通道 0 的比较单元 0 的查找表 2	0x00000000
0x042C	TYPE_B[0][LUT_CMP][3]	TYPE B 通道 0 的比较单元 0 的查找表 3	0x00000000
0x0480	TYPE_B[1][LUT][0]	TYPE B 通道 1 查找表 0	0x00000000
0x0484	TYPE_B[1][LUT][1]	TYPE B 通道 1 查找表 1	0x00000000
0x0488	TYPE_B[1][CMP][0]	TYPE B 通道 1 比较单元的 cmp0	0x00000000
0x048C	TYPE_B[1][CMP][1]	TYPE B 通道 1 比较单元的 cmp1	0x00000000
0x0490	TYPE_B[1][CMP][2]	TYPE B 通道 1 比较单元的 cmp2	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0494	TYPE_B[1][CMP][3]	TYPE B 通道 1 比较单元的 cmp3	0x00000000
0x0498	TYPE_B[1][MODE]	TYPE B 通道 1 的模式控制寄存器	0x00000000
0x049C	TYPE_B[1][SW_INJECT]	TYPE B 通道 1 的数据单元软件注入值	0x00000000
0x04A0	TYPE_B[1][LUT_CMP][0]	TYPE B 通道 1 的比较单元 0 的查找表 0	0x00000000
0x04A4	TYPE_B[1][LUT_CMP][1]	TYPE B 通道 1 的比较单元 0 的查找表 1	0x00000000
0x04A8	TYPE_B[1][LUT_CMP][2]	TYPE B 通道 1 的比较单元 0 的查找表 2	0x00000000
0x04AC	TYPE_B[1][LUT_CMP][3]	TYPE B 通道 1 的比较单元 0 的查找表 3	0x00000000
0x0500	TYPE_B[2][LUT][0]	TYPE B 通道 2 查找表 0	0x00000000
0x0504	TYPE_B[2][LUT][1]	TYPE B 通道 2 查找表 1	0x00000000
0x0508	TYPE_B[2][CMP][0]	TYPE B 通道 2 比较单元的 cmp0	0x00000000
0x050C	TYPE_B[2][CMP][1]	TYPE B 通道 2 比较单元的 cmp1	0x00000000
0x0510	TYPE_B[2][CMP][2]	TYPE B 通道 2 比较单元的 cmp2	0x00000000
0x0514	TYPE_B[2][CMP][3]	TYPE B 通道 2 比较单元的 cmp3	0x00000000
0x0518	TYPE_B[2][MODE]	TYPE B 通道 2 的模式控制寄存器	0x00000000
0x051C	TYPE_B[2][SW_INJECT]	TYPE B 通道 2 的数据单元软件注入值	0x00000000
0x0520	TYPE_B[2][LUT_CMP][0]	TYPE B 通道 2 的比较单元 0 的查找表 0	0x00000000
0x0524	TYPE_B[2][LUT_CMP][1]	TYPE B 通道 2 的比较单元 0 的查找表 1	0x00000000
0x0528	TYPE_B[2][LUT_CMP][2]	TYPE B 通道 2 的比较单元 0 的查找表 2	0x00000000
0x052C	TYPE_B[2][LUT_CMP][3]	TYPE B 通道 2 的比较单元 0 的查找表 3	0x00000000
0x0580	TYPE_B[3][LUT][0]	TYPE B 通道 3 查找表 0	0x00000000
0x0584	TYPE_B[3][LUT][1]	TYPE B 通道 3 查找表 1	0x00000000
0x0588	TYPE_B[3][CMP][0]	TYPE B 通道 3 比较单元的 cmp0	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x058C	TYPE_B[3][CMP][1]	TYPE B 通道 3 比较单元的 cmp1	0x00000000
0x0590	TYPE_B[3][CMP][2]	TYPE B 通道 3 比较单元的 cmp2	0x00000000
0x0594	TYPE_B[3][CMP][3]	TYPE B 通道 3 比较单元的 cmp3	0x00000000
0x0598	TYPE_B[3][MODE]	TYPE B 通道 3 的模式控制寄存器	0x00000000
0x059C	TYPE_B[3][SW_INJECT]	TYPE B 通道 3 的数据单元软件注入值	0x00000000
0x05A0	TYPE_B[3][LUT_CMP][0]	TYPE B 通道 3 的比较单元 0 的查找表 0	0x00000000
0x05A4	TYPE_B[3][LUT_CMP][1]	TYPE B 通道 3 的比较单元 0 的查找表 1	0x00000000
0x05A8	TYPE_B[3][LUT_CMP][2]	TYPE B 通道 3 的比较单元 0 的查找表 2	0x00000000
0x05AC	TYPE_B[3][LUT_CMP][3]	TYPE B 通道 3 的比较单元 0 的查找表 3	0x00000000
0x0600	TYPE_B[4][LUT][0]	TYPE B 通道 4 查找表 0	0x00000000
0x0604	TYPE_B[4][LUT][1]	TYPE B 通道 4 查找表 1	0x00000000
0x0608	TYPE_B[4][CMP][0]	TYPE B 通道 4 比较单元的 cmp0	0x00000000
0x060C	TYPE_B[4][CMP][1]	TYPE B 通道 4 比较单元的 cmp1	0x00000000
0x0610	TYPE_B[4][CMP][2]	TYPE B 通道 4 比较单元的 cmp2	0x00000000
0x0614	TYPE_B[4][CMP][3]	TYPE B 通道 4 比较单元的 cmp3	0x00000000
0x0618	TYPE_B[4][MODE]	TYPE B 通道 4 的模式控制寄存器	0x00000000
0x061C	TYPE_B[4][SW_INJECT]	TYPE B 通道 4 的数据单元软件注入值	0x00000000
0x0620	TYPE_B[4][LUT_CMP][0]	TYPE B 通道 4 的比较单元 0 的查找表 0	0x00000000
0x0624	TYPE_B[4][LUT_CMP][1]	TYPE B 通道 4 的比较单元 0 的查找表 1	0x00000000
0x0628	TYPE_B[4][LUT_CMP][2]	TYPE B 通道 4 的比较单元 0 的查找表 2	0x00000000
0x062C	TYPE_B[4][LUT_CMP][3]	TYPE B 通道 4 的比较单元 0 的查找表 3	0x00000000
0x0680	TYPE_B[5][LUT][0]	TYPE B 通道 5 查找表 0	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0684	TYPE_B[5][LUT][1]	TYPE B 通道 5 查找表 1	0x00000000
0x0688	TYPE_B[5][CMP][0]	TYPE B 通道 5 比较单元的 cmp0	0x00000000
0x068C	TYPE_B[5][CMP][1]	TYPE B 通道 5 比较单元的 cmp1	0x00000000
0x0690	TYPE_B[5][CMP][2]	TYPE B 通道 5 比较单元的 cmp2	0x00000000
0x0694	TYPE_B[5][CMP][3]	TYPE B 通道 5 比较单元的 cmp3	0x00000000
0x0698	TYPE_B[5][MODE]	TYPE B 通道 5 的模式控制寄存器	0x00000000
0x069C	TYPE_B[5][SW_INJECT]	TYPE B 通道 5 的数据单元软件注入值	0x00000000
0x06A0	TYPE_B[5][LUT_CMP][0]	TYPE B 通道 5 的比较单元 0 的查找表 0	0x00000000
0x06A4	TYPE_B[5][LUT_CMP][1]	TYPE B 通道 5 的比较单元 0 的查找表 1	0x00000000
0x06A8	TYPE_B[5][LUT_CMP][2]	TYPE B 通道 5 的比较单元 0 的查找表 2	0x00000000
0x06AC	TYPE_B[5][LUT_CMP][3]	TYPE B 通道 5 的比较单元 0 的查找表 3	0x00000000
0x0700	TYPE_B[6][LUT][0]	TYPE B 通道 6 查找表 0	0x00000000
0x0704	TYPE_B[6][LUT][1]	TYPE B 通道 6 查找表 1	0x00000000
0x0708	TYPE_B[6][CMP][0]	TYPE B 通道 6 比较单元的 cmp0	0x00000000
0x070C	TYPE_B[6][CMP][1]	TYPE B 通道 6 比较单元的 cmp1	0x00000000
0x0710	TYPE_B[6][CMP][2]	TYPE B 通道 6 比较单元的 cmp2	0x00000000
0x0714	TYPE_B[6][CMP][3]	TYPE B 通道 6 比较单元的 cmp3	0x00000000
0x0718	TYPE_B[6][MODE]	TYPE B 通道 6 的模式控制寄存器	0x00000000
0x071C	TYPE_B[6][SW_INJECT]	TYPE B 通道 6 的数据单元软件注入值	0x00000000
0x0720	TYPE_B[6][LUT_CMP][0]	TYPE B 通道 6 的比较单元 0 的查找表 0	0x00000000
0x0724	TYPE_B[6][LUT_CMP][1]	TYPE B 通道 6 的比较单元 0 的查找表 1	0x00000000
0x0728	TYPE_B[6][LUT_CMP][2]	TYPE B 通道 6 的比较单元 0 的查找表 2	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.


地址偏移	名称	描述	复位值
0x072C	TYPE_B[6][LUT_CMP][3]	TYPE B 通道 6 的比较单元 0 的查找表 3	0x00000000
0x0780	TYPE_B[7][LUT][0]	TYPE B 通道 7 查找表 0	0x00000000
0x0784	TYPE_B[7][LUT][1]	TYPE B 通道 7 查找表 1	0x00000000
0x0788	TYPE_B[7][CMP][0]	TYPE B 通道 7 比较单元的 cmp0	0x00000000
0x078C	TYPE_B[7][CMP][1]	TYPE B 通道 7 比较单元的 cmp1	0x00000000
0x0790	TYPE_B[7][CMP][2]	TYPE B 通道 7 比较单元的 cmp2	0x00000000
0x0794	TYPE_B[7][CMP][3]	TYPE B 通道 7 比较单元的 cmp3	0x00000000
0x0798	TYPE_B[7][MODE]	TYPE B 通道 7 的模式控制寄存器	0x00000000
0x079C	TYPE_B[7][SW_INJECT]	TYPE B 通道 7 的数据单元软件注入值	0x00000000
0x07A0	TYPE_B[7][LUT_CMP][0]	TYPE B 通道 7 的比较单元 0 的查找表 0	0x00000000
0x07A4	TYPE_B[7][LUT_CMP][1]	TYPE B 通道 7 的比较单元 0 的查找表 1	0x00000000
0x07A8	TYPE_B[7][LUT_CMP][2]	TYPE B 通道 7 的比较单元 0 的查找表 2	0x00000000
0x07AC	TYPE_B[7][LUT_CMP][3]	TYPE B 通道 7 的比较单元 0 的查找表 3	0x00000000

表 184: PLB 寄存器列表

42.5 PLB 寄存器详细信息

PLB 的寄存器详细说明如下：

42.5.1 TYPE_A[LOOKUP_TABLE] (0x0 + 0x20 * n + 0x4 * m)



TYPE_A[LOOKUP_TABLE] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	LOOKUP_TABLE	查找表采用 4bit trig_in 做为索引，查找表的内容可以视为 4bit trig_in 的真值表。每个 TYPEA 通道中有 4 个查找表，这 4 个查找表使用同样的 trig_in，不同通道的 trig_in 顺序增加，比如通道 0 使用 trig_in[3:0], 通道 1 使用 trig_in[7:4]。

TYPE_A[LOOKUP_TABLE] 位域

42.5.2 TYPE_A[SW_INJECT] (0x10 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												SW_INJECT			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

TYPE_A[SW_INJECT] [31:0]

位域	名称	描述
3-0	SW_INJECT	软件可以通过写此寄存器向对应 TYPE A 通道注入一个 cycle 的值。一个 cycle 后，该通道的输出值将继续由 trig_in 和查找表决定。

TYPE_A[SW_INJECT] 位域

42.5.3 TYPE_B[LUT] (0x400 + 0x80 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOOKUP_TABLE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TYPE_B[LUT] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	LOOKUP_TABLE	lut0 和 lut1 会拼接为一个 64bit 的双字，lut0 占 bit31：0，lut1 占 bit63：32，然后将 64bit 看成 16 个 4bit 组成 slice 单元，slice0 对应 bit3：0，slice1 对应 bit7：4，依此类推，slice15 对应 bit63：60，每个 type B 通道分配了 4 个 trig in，这 4bit 的 trig in 将做为 slice 的索引，这样每个通道的会产生对应 4bit 的操作选择，该操作选择会决定 type b 数据单元的操作. 0：数据单元维持上周期数值。 1：数据单元会把本通道的 cmp[0] 寄存器的数值做为下一周期的数值。 2：数据单元会把本通道的 cmp[1] 寄存器的数值做为下一周期的数值。 3：数据单元会把本通道的 cmp[2] 寄存器的数值做为下一周期的数值。 4：mode.opt_sel=0 时，数据单元下一周期数值为当前值 +1；mode.opt_sel=1 时，数据单元下一周期数值为当前值左移 1 位，低位补 0. 5：mode.opt_sel=0 时，数据单元下一周期数值为当前值 +2；mode.opt_sel=1 时，数据单元下一周期数值为当前值左移 1 位，低位补 1. 6：mode.opt_sel=0 时，数据单元下一周期数值为当前值-1；mode.opt_sel=1 时，数据单元下一周期数值为当前值右移 1 位，高位补 0. 7：mode.opt_sel=0 时，数据单元下一周期数值为当前值-2；mode.opt_sel=1 时，数据单元下一周期数值为当前值右移 1 位，高位补 1. 其他值：数据单元数值保持不变。

TYPE_B[LUT] 位域

42.5.4 TYPE_B[CMP] (0x408 + 0x80 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP_VALUE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TYPE_B[CMP] [31:0]

位域	名称	描述
31-0	CMP_VALUE	cmp 数值，用于数据单元的数据更新和比较单元的运算。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

TYPE_B[CMP] 位域

42.5.5 TYPE_B[MODE] (0x418 + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															OPT_SEL	OUT3_SEL				OUT2_SEL				OUT1_SEL				OUT0_SEL			
N/A															RW	RW				RW				RW				RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TYPE_B[MODE] [31:0]

位域	名称	描述
16	OPT_SEL	数据单元的数值更新选择，详见 TYPE B lut 寄存器介绍。
15-12	OUT3_SEL	本通道 trig out3 对应的输出模式： 0：0 1：1 2：数据单元数据是否大于 cmp3 的数值，大于则输出 1，不大于则输出 0. 3：数据单元数据是否小于 cmp3 的数值，小于则输出 1，不小于则输出 0. 4：数据单元数据是否等于 cmp3 的数值，等于则输出 1，不等于则输出 0. 5：数据单元数据是否不等于 cmp3 的数值，不等于则输出 1，等于则输出 0. 6：数据单元数据是否大于等于 cmp3 的数值，大于等于则输出 1，小于则输出 0. 7：数据单元数据是否小于等于 cmp3 的数值，小于等于则输出 1，大于则输出 0. 8：0 9：1 10：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行与操作。 11：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行或操作。 12：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行异或操作。 13：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行与非操作。 14：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行或非操作。 15：把数据单元数据中 cmp3 对应 bit 为 1 的 bit 位进行同或操作。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-8	OUT2_SEL	本通道 trig out2 对应的输出模式： 0：0 1：1 2：数据单元数据是否大于 cmp2 的数值，大于则输出 1，不大于则输出 0. 3：数据单元数据是否小于 cmp2 的数值，小于则输出 1，不小于则输出 0. 4：数据单元数据是否等于 cmp2 的数值，等于则输出 1，不等于则输出 0. 5：数据单元数据是否不等于 cmp2 的数值，不等于则输出 1，等于则输出 0. 6：数据单元数据是否大于等于 cmp2 的数值，大于等于则输出 1，小于则输出 0. 7：数据单元数据是否小于等于 cmp2 的数值，小于等于则输出 1，大于则输出 0. 8：0 9：1 10：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行与操作。 11：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行或操作。 12：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行异或操作。 13：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行与非操作。 14：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行或非操作。 15：把数据单元数据中 cmp2 对应 bit 为 1 的 bit 位进行同或操作。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-4	OUT1_SEL	本通道 trig out1 对应的输出模式： 0：0 1：1 2：数据单元数据是否大于 cmp1 的数值，大于则输出 1，不大于则输出 0. 3：数据单元数据是否小于 cmp1 的数值，小于则输出 1，不小于则输出 0. 4：数据单元数据是否等于 cmp1 的数值，等于则输出 1，不等于则输出 0. 5：数据单元数据是否不等于 cmp1 的数值，不等于则输出 1，等于则输出 0. 6：数据单元数据是否大于等于 cmp1 的数值，大于等于则输出 1，小于则输出 0. 7：数据单元数据是否小于等于 cmp1 的数值，小于等于则输出 1，大于则输出 0. 8：0 9：1 10：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行与操作。 11：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行或操作。 12：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行异或操作。 13：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行与非操作。 14：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行或非操作。 15：把数据单元数据中 cmp1 对应 bit 为 1 的 bit 位进行同或操作。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	OUT0_SEL	本通道 trig out0 对应的输出模式： 0：0 1：1 2：数据单元数据是否大于 cmp0 的数值，大于则输出 1，不大于则输出 0. 3：数据单元数据是否小于 cmp0 的数值，小于则输出 1，不小于则输出 0. 4：数据单元数据是否等于 cmp0 的数值，等于则输出 1，不等于则输出 0. 5：数据单元数据是否不等于 cmp0 的数值，不等于则输出 1，等于则输出 0. 6：数据单元数据是否大于等于 cmp0 的数值，大于等于则输出 1，小于则输出 0. 7：数据单元数据是否小于等于 cmp0 的数值，小于等于则输出 1，大于则输出 0. 8：0 9：1 10：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行与操作。 11：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行或操作。 12：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行异或操作。 13：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行与非操作。 14：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行或非操作。 15：把数据单元数据中 cmp0 对应 bit 为 1 的 bit 位进行同或操作。

TYPE_B[MODE] 位域

42.5.6 TYPE_B[SW_INJECT] (0x41C + 0x80 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SOFTWARE_INJECT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TYPE_B[SW_INJECT] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	SOFTWARE_INJECT	当写下此寄存器值时，数据单元内的数据会在下一个周期更新为此寄存器值。下下周期时，继续恢复到之前的更新机制。数据单元当前值也可以从此地址读出。

TYPE_B[SW_INJECT] 位域

42.5.7 TYPE_B[LUT_CMP] (0x420 + 0x80 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																LUT_CMP															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TYPE_B[LUT_CMP] [31:0]

位域	名称	描述
15-0	LUT_CMP	查找表采用 4bit trig_in 做为索引，查找表的内容决定是否触发比较单元 cmp 加载当前最新的数据单元值。每个比较器单元有 1 个这样的查找表。

TYPE_B[LUT_CMP] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

43 Sigma-Delta 信号接收单元 SDM

43.1 概述

SDM 模块包含了 4 个彼此独立的滤波器环节，可以同时对马达控制应用中的 4 路以 delta-sigma（ΔΣ）方式传递的电流测量数值或转子位置数值进行解码，并给出参考时间戳。同时可以配置掩码信号来忽略输入信号中的被认为不可靠的部分信号本模块支持上下门限比较和过零检测。本模块的结构图如图 52。




图 52: SDM 结构框图

43.2 特性

SDM 包含以下特性:

- 可以有分成 4 组的 8 根外部信号线接入
  - 4 根 sigma-delta 数据输入管脚 (MDATx, 其中 x = 1 至 4 为组别)
  - 4 根 sigma-delta 时钟输入管脚 (MCLKx, 其中 x = 1 至 4 为组别)
- 每一组 MCLK/MDAT 可以独立地配置成以下其中某一个模式:
  - Mode 0: 在 MCLK 的上升沿捕获.

©Shanghai HPMICRO Semiconductor Co., Ltd.

  - Mode 1: 在 MCLK 的上升沿和下降沿都进行捕获.
  - Mode 2: Manchester 模式.
  - Mode 3: 在 MCLK 的下降沿捕获.
  - Mode 4: 在每 2 个 MCLK 上升沿进行一次捕获.
  - Mode 5: 在每 2 个 MCLK 下降沿进行一次捕获.
- 每一组含有组间独立、可配置的第二滤波器 (AMP_CIC+ 比较器) 单元:
  - 4 种滤波器模式可配 (Sinc1/Sinc2/SincFast/Sinc3)
  - 可同时监测：高门限越界、低门限越界、大于某一指定门限这三种事件。这些监测信号可连接至系统的 trigger_mux 后可以用来产生推动后继的相应控制逻辑。其中高门限越界、低门限越界事件可激发 SDM 中断。
  - 本滤波器单元的过采样率（OSR）可在 1–32 之间配置
- 每一组含有组间独立、可配置的第一滤波器 (PCM_CIC 数据滤波器) 单元:
  - 4 种滤波器模式可配 (Sinc1/Sinc2/SincFast/Sinc3)
  - 本滤波器单元的过采样率（OSR）可在 1–256 之间配置
  - 本滤波器单元可单独使能
  - 这 4 组滤波器可以通过 CTRL[CH_EN[3:0]] 或者选择同一个 PWM_EVT 来同步采样
  - 支持可选的 timestamp 伴随输出
  - 可通过 CH[x][SDCTRLE[CIC_GATE_SEL[3:0]]] 来选择掩码信号来忽略掉不可靠的 PDM 比特码元。忽略长度可软件配置。
- 数据滤波器可选 16 位或者 32 位输出.
- 数据滤波器可使能先入先出缓冲寄存器 FIFO 模式来减少中断损耗。该 FIFO 具有以下特性:
  - 其大小为 16 个采样深度，宽 32 比特。
  - FIFO 可配置门限。当缓冲寄存器中数据个数大于此门限时可产生“数据已达”中断。
  - FIFO 存储可外界同步：等待所选择的 PWM_EVT 到达（又称为 SDSYNC 同步事件）才可以往 FIFO 里填数，否则忽略掉之前已到达的采样信号。
- 共 16 根 PWM_EVT 信号线从互联管理器 TRGM 输出到 SDM，可用来配置成各组独立的 SDSYNC 同步事件。

43.3 具体描述

SDM 模块有 4 个滤波器模块。这些滤波器模块性能一样，彼此独立。每一个滤波器模块含以下功能块：

- 输入控制和捕获单元
- 第一滤波器 (PCM_CIC 数据滤波器) 单元：又称数据通路
- 第二滤波器 (AMP_CIC+ 比较器) 单元：含 3 个独立的比较器，又称幅值通路

滤波器模块的更具体的图见图 53。

从图 53可见，每一个滤波器模块所包含的第一滤波器单元和第二滤波器单元除了共享输入信号捕获单元外，其实各自独立，所以可以各自单独配置。

43.3.1 Manchester 模式

这种模式下，数据和时钟被组合成一个信号来通过 MDATx 管脚来传递；这个信号既包含了时钟，也包含了数据，如图 54所示。此时，MCLKx 没有用。

SDM 模块里的解码电路，需要先统计出 MDATx 信号里的最大周期，然后放到 SDSTn[PERIOD_MCLK[7:0]]

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 53: 滤波器模块的结构框图

里。CPU 需要多访问几次这个 SDSTn[PERIOD_MCLK[7:0]]，直到发现一个合理的周期（其倒数应该就大约等于信号传输的比特率），然后将这个周期数值 ×3/4，填进寄存器 SDCTRLPn[MANCH_THR[6:0]] 里。

这个周期数是基于 SDM 模块的总线频率的。如果，SDM 模块的总线频率为 200MHz，最大的 MANCH_THR[6:0] 可配置成 0x7F，这时，最大的 PERIOD_MCLK[7:0] 可达到 0xA8=168，这意味着此时 MDATx 上可接受的最小信号传输比特率为 200MHz/168=1.19Mbps。

在使能 Manchester 模式接收后，前面几个 sample 有可能是略微出错的，建议忽略掉前面的一些捕获值。




图 54: Manchester 模式传输波形

43.3.2 Sinc 滤波器

第一滤波器单元和第二滤波器单元都以各自私有的 Sinc 滤波器为核心计算环节。这个 $Sinc^N$ 滤波器本质上是一个数字信号的低通滤波器，把一个很高采样率的数字信号流变成信号位宽更大的但采样率更低的数字信号（这个采样速率的比率称为过采样率，OSR），这样就可以恢复出 ΔΣADC 模拟到数字转换器输入端的模拟信号了。

Sinc 滤波器的有效精度（ENOB）取决于滤波器类型、OSR、和 ΔΣADC 的采样率。别的因素固定时，OSR 越大，精度越高，但延时越大。所以需要在取样速度和精度方面取折中。

©Shanghai HPMICRO Semiconductor Co., Ltd.

Sinc 滤波器的阶数见 表 185.

滤波器类型	阶数
Sinc1	1
Sinc2	2
Sinc3	3
SincFast	2

表 185: Sinc 滤波器的阶数

43.3.2.1 Sinc 滤波器的输出数据速率和延时

Sinc 滤波器的输出数据速率计算公式如下，单位为：采样个数每秒（samples/sec）。

$$\text{Sinc 滤波器的输出数据速率} = \frac{\Delta\Sigma ADC\text{的采样率}}{OSR}$$

Sinc 滤波器的延时定义为这个类型的 Sinc 滤波器，从它被初始化到它得出第一个正确的滤波器输出的时间；单位为：秒。对给定的滤波器类型，延时的计算公式如下：

$$\text{Sinc 滤波器的延时} = \frac{\text{Sinc 滤波器的阶数}}{\text{Sinc 滤波器的输出数据速率}}$$

举例如下:

滤波器类型	=sinc3
ADC 数据速率	=20 MHz
OSR	=256
Sinc 滤波器的输出数据速率	=20 MHz / 256 = 78.1 K samples / sec
Sinc 滤波器的延时	=38.4 µs

滤波器类型	=sinc2
ADC 数据速率	=20 MHz
OSR	=256
Sinc 滤波器的输出数据速率	=20 MHz / 256 = 78.1 K samples / sec
Sinc 滤波器的延时	=25.6 µs

43.3.3 第一滤波器单元（数据通路）

本单元里的 Sinc 滤波器支持以下类型：Sinc1, Sinc2, Sinc3, 和 SincFast；过采样率（DOSR）可配成 1 至 256。缺省状态下，这个滤波器单元是未使能的，需要配置 CH[x][SDCTRLP[EN]]=1 使能本单元。

本单元的 Sinc 滤波器输出为 26 比特二进制补码形式的数值。对应的，输入捕获单元输出的 0，被映射成-1；输入捕获单元输出的 1，被映射成 1。这 26 比特位的数值，在不同的 Sinc 滤波器类型和 OSR 下，有不同的上下界，具体参表 186。

关于输出数据速率和滤波器延时的计算，可参考小节 43.3.2。

43.3.3.1 32 比特或 16 比特输出控制

滤波器输出可强制为 32 比特或 16 比特。

©Shanghai HPMICRO Semiconductor Co., Ltd.

DOSR	Sinc1	Sinc2	Sinc3	SincFast
x	x	x^2	x^3	$2x^2$
4	[-4:4]	[-16:16]	[-64:64]	[-32:32]
8	[-8:8]	[-64:64]	[-512:512]	[-128:128]
16	[-16:16]	[-256:256]	[-4096:4096]	[-512:512]
32	[-32:32]	[-1024:1024]	[-32,768:32,768]	[-2048:2048]
64	[-64:64]	[-4096:4096]	[-262,144:262,144]	[-8192:8192]
128	[-128:128]	[-16,384:16,384]	[-2,097,152:2,097,152]	[-32,768:32,768]
256	[-256:256]	[-65,536:65,636]	[-16,777,216:16,777,216]	[-131,072:131,072]

表 186: Sinc 滤波器输出信号的上下界

32 比特输出:

- 置 CH [x] [SDCTRLP [D32]]=1 时，滤波器输出为 32 比特。此时 CH [x] [SDCTRLE [CIC_ SCL]] 无效。

16 比特输出:

- 滤波器缺省输出为 16 比特。
- 置 CH [x] [SDCTRLP [D32]]=0 时，滤波器输出为 16 比特。此时需正确配置 CH [x] [SDCTRLE [CIC_ SCL]] 以保证输出结果正确，否则结果会出现饱和截止失真。出现饱和截止失真时，CH[x][SDST[DSAT_ERR]] 会置 1。

例如，当滤波器配置如下时，

- 滤波器类型 = Sinc3
- OSR = 128
- CH[x][SDCTRLP[D32]]=0

滤波器内部输出 23 比特，范围在 [-2,097,152:2,097,152]，但 16 比特只能表示 [-32,768:32,767]，所以需要把 23 比特的结果往右移至少 7 位，即配置 CH [x] [SDCTRLE [CIC_ SCL]]=7，方能保证结果可以用 16 比特来表示。

43.3.3.2 数据 FIFO

数据通道包含一个 16 个采样深度 32 比特数据宽度的先入先出缓冲区（FIFO）。

该 FIFO 可配门限（CH[x][SDFIFOCTRL[THRSH]]），当 FIFO 里的采样个数大于此门限时，用来产生数据到达中断。

缺省情况下，该 FIFO 不使能。需要配 CH[x][SDCTRLP[DR_OPT]]=1 来使能该 FIFO。该 FIFO 里所含采样个数的低 5 位实时显示在 CH[x][SDST[FILL]] 里。

配置 FIFO 使其在收到一定采样数据后提起数据到达中断

- 使能该 FIFO (CH[x][SDCTRLP[DR_OPT]] = 1)
- 使能 FIFO 数据到达中断 (CH[x][SDCTRLP[DRIE]] = 1)
- 配置 CH[x][SDFIFOCTRL[THRSH]] 为 0 至 15 之间的某个数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

当 CH[x][SDST[FILL]]>CH[x][SDFIFOCTRL[THRSH]] 时，CH[x][SDST[FIFO_DR]]=1, 中断产生。执行该中断的最后，要往 CH[x][SDST[FIFO_DR]] 写 1 清除该状态位。

同步采样的实现

数据通路的数据采样可以配置成在选择的 PWM_EVT（又称为**同步事件**）来临之后才开始滤波器计算。缺省状态下，该功能是不使能的。必须配 CH[x][SDCTRLP[WTSYNCEN]]=1 来使能该功能。

当同步采样不使能时

滤波器一使能就开始计算；每计算出一个数，就往 FIFO 里填一个数，直至 FIFO 满或者 CH [x] [SDST [FILL]] > CH [x] [SDFIFOCTRL [THRSH]] 时中断响应。

当同步采样使能时

只有当同步事件来临时，CH[x][SDST[WTSYNFLG]] 变为 1；之后，才开始滤波器计算。滤波器计算出的结果，才填入 FIFO。且持续填数，直至 FIFO 满时，或者直至 CH[x][SDCTRLP[WTSYNMCLR]]=1 时，或者直至 CH[x][SDST[FILL]]>CH[x][SDFIFOCTRL[THRSH]] 产生中断请求时（当 CH[x][SDCTRLP[WTSYNACLR]]=1 时）。

CH[x][SDST[WTSYNFLG]] 可以被手动或自动清 0。

当 CH[x][SDST[WTSYNFLG]]=0 时，会停止往 FIFO 里写入新的内容，直至新的同步事件来临时。

WTSYNFLG 手动清 0

当 CH[x][SDCTRLP[WTSYNACLR]]=0 时，配置 CH[x][SDCTRLP[WTSYNMCLR]]=1 对 WTSYNFLG 清 0。

WTSYNFLG 自动清 0

当 CH[x][SDCTRLP[WTSYNACLR]]=1 时，如果数据到达中断产生，则产生中断的同时，硬件自动对 WTSYNFLG 清 0。

FIFO 内容清除

FIFO 内容可以用如下方式清除:

- 不使能 FIFO 时，即 CH[x][SDCTRLP[DR_OPT]]=0 时。
- 数据通路未使能时，即 CH[x][SDCTRLP[EN]]=0 时。
- 当 CH[x][SDCTRLP[WTSYNCEN]]=1，CH[x][SDCTRLP[FFSYNCCLREN]]=1 时，同步事件的到达会自动清除 FIFO 内容。

43.3.3.3 同步事件

数据通路的滤波器，可由 PWM_EVT 信号的上升沿同步驱动。PWM_EVT 可来自系统其他模块的驱动。这个事件会把 CIC 滤波器的过采样计数器清 0。配置 CH[x][SDCTRLP[WTSYNCEN]]=1 时，使能该同步功能。具体选择哪一个事件，由 CH[x][SDCTRLP[SYNCSEL]] 选择。

由 Sinc 滤波器的特性决定了，在以下情况下，滤波器输出的一开始的几个采样数值很可能是不正确的。

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 当 Sinc 滤波器被第一次配置使能时。
- 当 Sinc 滤波器被去使能然后又被重新使能时。
- 当同步功能被使能，且同步事件到来时。

这些不正确的采样点的个数见表 187：

滤波器类型	起初不正确的采样个数
Sinc1	0
Sinc2	1
Sinc3	2
SincFast	2

表 187: 起初不正确的采样个数和滤波器类型的关系

注意，幅值通路也存在同样的问题，所以为避免误操作，需要在幅值通路使能后，约等 5 个输出采样之后再使能相关中断。

43.3.3.4 掩码控制

在电机的 PWM 信号才导通和关闭的时候，会让电流产生很大的扰动。此时的 ADC 采样里会有比较大的噪声。所以如果能把这些噪声大的部分信号排除在 PDM 接收信号之外，会让 SDM 的 PCM 输出数据更可靠。可以通过掩码来实现这个功能。

这个功能的实现方式如下：

1. 选定和 PWM 信号导通和关闭同步的信号为掩码触发信号，配置在 CH [x] [SDCTRLE [CIC_ GATE_ SEL [3:0]]] 里。
2. 可以通过配置 CH [x] [SDCTRLE [CIC_ GATE_ POL]] 来规定采用该触发信号的上升沿或者下降沿来产生触发边沿事件。
3. 当触发信号的触发边沿到来的时候，按照 CH [x] [SDCTRLE [CIC_ GATE_ TYPE]] 的规定，暂停 CIC 的输入。
4. 当暂停 CIC 的输入满足了规定的 PDM 比特个数之后，停止暂停操作，继续对之后的 PDM 比特实施 CIC 滤波处理。

43.3.3.5 时间戳的输出

伴随着 PCM 信号的输出，也可以输出响应的时间戳。这个时间戳，是用来标记 PCM 信号相对应的大致时间。这样可以对一些对数据时间有要求的应用更友好。

时间戳的产生有 2 种机制。

- 当 CH[x][SDCTRLE[TIMESTAMP_TYPE]]=0 时：输出的时间戳为 PCM 数据计算出来的时刻。
- 当 CH[x][SDCTRLE[TIMESTAMP_TYPE]]=1 时：在 CIC 的下采样率、CIC 阶数确定的情况下，此时的 CIC 滤波器就等价于一个固定长度的 FIR 滤波器，输出的时间戳就为 PCM 数据计算出来的时刻再减去这个等价滤波器的延时。

因为有掩码控制，掩码事件发生时，会暂停 CIC 的计算。这个暂停被时间戳的计算逻辑忽略了，所以，这时输出的时间戳有一定的模糊度。

©Shanghai HPMICRO Semiconductor Co., Ltd.

43.3.4 第二滤波器单元（幅值通路）

很多控制系统都要求在电流或者电压超出范围时停掉 PWM。第二滤波器单元就是用来监控的，并且要求响应速度足够快，这样就可以停掉 PWM 用来防止系统损坏。

Note

第二滤波器单元没有同步事件控制，也没有掩码控制和时间戳输出。

幅值通路滤波器也是 Sinc 滤波器，同样支持 Sinc1、Sinc2、Sinc3、和 SincFast 类型，只是其 OSR(又称比较器 OSR, COSR) 仅支持 1 至 32。通过配置 CH[x][SCCTRL[EN]] 来使能。这个 Sinc 滤波器输出无符号数的 16 比特数据。对应的，输入捕获单元输出的 0，被映射成 0；输入捕获单元输出的 1，被映射成 1。

这 16 比特位的数值，在不同的 Sinc 滤波器类型和 OSR 下，有不同的上下界，具体参表 188。

COSR	Sinc1	Sinc2	Sinc3	SincFast
x	x	x^2	x^3	$2x^2$
4	[0:4]	[0:16]	[0:64]	[0:32]
8	[0:8]	[0:64]	[0:512]	[0:128]
16	[0:16]	[0:256]	[0:4096]	[0:512]
32	[0:32]	[0:1024]	[0:32,768]	[0:2048]

表 188: 幅值通道 Sinc 滤波器输出信号的上下界

关于输出数据速率和滤波器延时的计算，可参考小节 43.3.2。

幅值通道 Sinc 滤波器输出的幅值信号可直接实时地从 CH[x][SCAMP] 读出，并无 FIFO 作为缓存。该输出同时接至多个比较分支。

所有的比较器输出都会输出到本模块外面，以触发后续操作。

43.3.4.1 幅值上门限比较器

门限可配置在 CH[x][SCHTL] 寄存器里。当幅值大于等于此门限时，CH[x][SCST[CMPH]] 会置为 1。若 CH[x][SCCTRL[HL_IE]] 被配置为 1 时，可提起中断。CH[x][SCST[CMPH]] 写 1 清除为 0。

43.3.4.2 幅值过 0 比较器

门限可配置在 CH[x][SCHTLZ] 寄存器里。当幅值大于等于此门限时，CH[x][SCST[HZ]] 会置为 1。此事件不可被配置提起中断。CH[x][SCST[HZ]] 写 1 清除为 0。

43.3.4.3 幅值下门限比较器

门限可配置在 CH[x][SCLLT] 寄存器里。当幅值小于等于此门限时，CH[x][SCST[CMPL]] 会置为 1。若 CH[x][SCCTRL[LL_IE]] 被配置为 1 时，可提起中断。CH[x][SCST[CMPL]] 写 1 清除为 0。

43.4 SDM 寄存器

©Shanghai HPMICRO Semiconductor Co., Ltd.

43.4.1 寄存器说明

SDM 的寄存器列表如下：

SDM0 base address: 0xF0450000

地址偏移	名称	描述	复位值
0x0000	CTRL	SDM 控制寄存器	0x00000000
0x0004	INT_EN	中断允许寄存器	0x00000000
0x0008	STATUS	状态寄存器	0x00000000
0x0010	CH[0][SDFIFOCTRL]	先入先出数据缓冲控制寄存器	0x00000000
0x0014	CH[0][SDCTRLP]	数据通路控制主寄存器	0x00000000
0x0018	CH[0][SDCTRLE]	数据通路控制辅助寄存器	0x00000000
0x001C	CH[0][SDST]	数据通路状态寄存器	0x00000000
0x0020	CH[0][SDATA]	数据寄存器	0x00000000
0x0024	CH[0][SDFIFO]	先入先出数据缓冲寄存器	0x00000000
0x0028	CH[0][SCAMP]	即时幅值寄存器	0x00000000
0x002C	CH[0][SCHTL]	幅值上门限寄存器	0x00000000
0x0030	CH[0][SCHTLZ]	幅值过零点门限寄存器	0x00000000
0x0034	CH[0][SCLLT]	幅值下门限寄存器	0x00000000
0x0038	CH[0][SCCTRL]	幅值通路控制寄存器	0x00000000
0x003C	CH[0][SCST]	幅值通路状态寄存器	0x00000000
0x0050	CH[1][SDFIFOCTRL]	数据先入先出控制寄存器	0x00000000
0x0054	CH[1][SDCTRLP]	数据通路控制主寄存器	0x00000000
0x0058	CH[1][SDCTRLE]	数据通路控制辅助寄存器	0x00000000
0x005C	CH[1][SDST]	数据通路状态寄存器	0x00000000
0x0060	CH[1][SDATA]	数据寄存器	0x00000000
0x0064	CH[1][SDFIFO]	先入先出数据缓冲寄存器	0x00000000
0x0068	CH[1][SCAMP]	即时幅值寄存器	0x00000000
0x006C	CH[1][SCHTL]	幅值上门限寄存器	0x00000000
0x0070	CH[1][SCHTLZ]	幅值过零点门限寄存器	0x00000000
0x0074	CH[1][SCLLT]	幅值下门限寄存器	0x00000000
0x0078	CH[1][SCCTRL]	幅值通路控制寄存器	0x00000000
0x007C	CH[1][SCST]	幅值通路状态寄存器	0x00000000
0x0090	CH[2][SDFIFOCTRL]	数据先入先出控制寄存器	0x00000000
0x0094	CH[2][SDCTRLP]	数据通路控制主寄存器	0x00000000
0x0098	CH[2][SDCTRLE]	数据通路控制辅助寄存器	0x00000000
0x009C	CH[2][SDST]	数据通路状态寄存器	0x00000000
0x00A0	CH[2][SDATA]	数据寄存器	0x00000000
0x00A4	CH[2][SDFIFO]	先入先出数据缓冲寄存器	0x00000000
0x00A8	CH[2][SCAMP]	即时幅值寄存器	0x00000000
0x00AC	CH[2][SCHTL]	幅值上门限寄存器	0x00000000
0x00B0	CH[2][SCHTLZ]	幅值过零点门限寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00B4	CH[2][SCLLT]	幅值下门限寄存器	0x00000000
0x00B8	CH[2][SCCTRL]	幅值通路控制寄存器	0x00000000
0x00BC	CH[2][SCST]	幅值通路状态寄存器	0x00000000
0x00D0	CH[3][SDFIFOCTRL]	数据先入先出控制寄存器	0x00000000
0x00D4	CH[3][SDCTRLP]	数据通路控制主寄存器	0x00000000
0x00D8	CH[3][SDCTRLE]	数据通路控制辅助寄存器	0x00000000
0x00DC	CH[3][SDST]	数据通路状态寄存器	0x00000000
0x00E0	CH[3][SDATA]	数据寄存器	0x00000000
0x00E4	CH[3][SDFIFO]	先入先出数据缓冲寄存器	0x00000000
0x00E8	CH[3][SCAMP]	即时幅值寄存器	0x00000000
0x00EC	CH[3][SCHTL]	幅值上门限寄存器	0x00000000
0x00F0	CH[3][SCHTLZ]	幅值过零点门限寄存器	0x00000000
0x00F4	CH[3][SCLLT]	幅值下门限寄存器	0x00000000
0x00F8	CH[3][SCCTRL]	幅值通路控制寄存器	0x00000000
0x00FC	CH[3][SCST]	幅值通路状态寄存器	0x00000000

表 189: SDM 寄存器列表

43.4.2 寄存器详细信息

SDM 的寄存器详细说明如下：

43.4.3 CTRL (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SFTRST	RSVD					CHMD												SYNC_MCLK				SYNC_MDAT				CH_EN				IE	RSVD
RW	N/A					RW												RW				RW				RW				RW	N/A
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

CTRL [31:0]

位域	名称	描述
31	SFTRST	置为 1 时软件复位本模块

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
25-14	CHMD	通道接收模式。 比特位 [2:0] 用于通道 0 比特位 [5:3] 用于通道 1 比特位 [8:6] 用于通道 2 比特位 [11:9] 用于通道 3 3'b000: 在 MCLK 上升沿捕获 3'b001: 在 MCLK 上升沿和下降沿都进行捕获 3'b010: Manchestor 模式 3'b011: 在 MCLK 下降沿捕获 3'b100: 在每 2 个 MCLK 上升沿进行一次捕获 3'b101: 在每 2 个 MCLK 下降沿进行一次捕获 其余：未定义
13-10	SYNC_MCLK	置为 1 时，对 mclk 输入做双时钟同步后再使用
9-6	SYNC_MDAT	置为 1 时，对 mdat 输入做双时钟同步后再使用
5-2	CH_EN	通道 3/2/1/0 的使能位
1	IE	中断允许位

CTRL 位域

43.4.4 INT_EN (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CH3DRY	CH2DRY	CH1DRY	CH0DRY	CH3ERR	CH2ERR	CH1ERR	CH0ERR
N/A																								RW	RW	RW	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

INT_EN [31:0]

位域	名称	描述
7	CH3DRY	通道 3 的数据已经准备好中断使能位。
6	CH2DRY	通道 2 的数据已经准备好中断使能位。
5	CH1DRY	通道 1 的数据已经准备好中断使能位。
4	CH0DRY	通道 0 的数据已经准备好中断使能位。
3	CH3ERR	通道 3 错误中断使能位。
2	CH2ERR	通道 2 错误中断使能位。
1	CH1ERR	通道 1 错误中断使能位。
0	CH0ERR	通道 0 错误中断使能位。

INT_EN 位域

43.4.5 STATUS (0x8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CH3DRY	CH2DRY	CH1DRY	CH0DRY	CH3ERR	CH2ERR	CH1ERR	CH0ERR
N/A																								RO	RO	RO	RO	RO	RO	RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

STATUS [31:0]

位域	名称	描述
7	CH3DRY	通道 3 的数据已经准备好状态位。 通过读取相应数据寄存器或数据缓冲区寄存器来清除该位。
6	CH2DRY	通道 2 的数据已经准备好状态位。
5	CH1DRY	通道 1 的数据已经准备好状态位。
4	CH0DRY	通道 0 的数据已经准备好状态位。
3	CH3ERR	通道 3 错误状态位。 该位为所属通道的相应错误状态和状态中断使能位相与后再相或得到。 通过对相应状态位写 1 清零来对本位清零。
2	CH2ERR	通道 2 错误状态位。
1	CH1ERR	通道 1 错误状态位。
0	CH0ERR	通道 0 错误状态位。

STATUS 位域

43.4.6 CH[SDFIFOCTRL] (0x10 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								GATE_SAMPLES								RSVD								THRSH				RSVD			
N/A								RW								N/A								RW				N/A			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	0	0	0	0	0	x	x	x	x

CH[SDFIFOCTRL] [31:0]

位域	名称	描述
23-16	GATE_SAMPLES	当 SDCTRLEn[CIC_GATE_EN]=1 时，把掩码过程中想要忽略的 PDM 比特码元的个数减 4 后赋给这个域。这个域最小为 0，最大为 255。所以，要忽略的码元个数 >=4，且 <=259。
8-4	THRSH	先入先出缓冲寄存器门限（当缓冲寄存器中数据个数大于此门限时可产生中断）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

CH[SDFIFOCTRL] 位域

43.4.7 CH[SDCTRLP] (0x14 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MANCH_THR							WDOG_THR								RSVD	DFFOVIE	DSATIE	DRIE	SYNCSEL						FFSYNCCLREN	WTSYNACLR	WTSYNMCLR	WTSYNCEN	D32	DR_OPT	EN
RW							RW								N/A	RW	RW	RW	RW						RW	RW	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SDCTRLP] [31:0]

位域	名称	描述
31-25	MANCH_THR	Manchester 解码门限，建议约为 PERIOD_MCLK[7:0] 的 3/4 左右。
24-17	WDOG_THR	看门狗门限，用于监测通道的 CLK 停止错误。
15	DFFOVIE	数据通路缓冲区数据个数溢出中断使能位
14	DSATIE	数据通路 CIC 算法数据饱和中断使能位
13	DRIE	数据通路数据已达中断使能位
12-7	SYNCSEL	选择用于同步的 PWM 同步源。
6	FFSYNCCLREN	当一个新的 SDSYNC 事件发生时，自动清除数据缓冲区。 仅当 WTSYNCEN=1 时有效。
5	WTSYNACLR	1: 当 SDFFINT 中断产生时，自动清除 WTSYNFLG 标志 0: 只能通过设 WTSYNMCLR 为 1 来清除 WTSYNFLG 标志
4	WTSYNMCLR	1: 清除 WTSYNFLG 标志。自动回零。
3	WTSYNCEN	1: 仅在 PWM SYNC 事件发生后开始存储数据 0: 当本通路使能后就存储数据。
2	D32	1: 数据为 32 比特有效 0: 数据为 16 比特有效
1	DR_OPT	1: 用数据缓冲寄存器的数据已达来作为本通路的数据已达标志。 0: 用数据寄存器的数据已达来作为本通路的数据已达标志。
0	EN	数据通路使能位

CH[SDCTRLP] 位域

43.4.8 CH[SDCTRLE] (0x18 + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CIC_GATE_TYPE	CIC_GATE_POL	CIC_GATE_SEL				CIC_GATE_EN	RSVD		TIMESTAMP_TYPE	DFIFO_S_T	DATA_S_T	RSVD	SGD_ORDR		PWMSYNC	RSVD	CIC_SCL				CIC_DEC_RATIO									IGN_INI_SAMPLES		
RW	RW	RW				RW	N/A		RW	RW	RW	N/A	RW		RW	N/A	RW				RW									RW		
0	0	0	0	0	0	0	x	x	0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SDCTRLE] [31:0]

位域	名称	描述
31	CIC_GATE_TYPE	1: 被忽略的 PDM 比特码元个数由 SDFIFOCTRLn[GATE_SAMPLES] 决定。 0: 被忽略的 PDM 比特码元个数由掩码信号发生时的当时值决定，但最小不小于 SDFIFOCTRLn[GATE_SAMPLES]+4。这个选择的目的是保证 CIC 输出的数据仍旧在原先的采样时刻。
30	CIC_GATE_POL	1: 掩码信号的上升沿驱动掩码过程。 0: 掩码信号的下降沿驱动掩码过程。
29-26	CIC_GATE_SEL	掩码信号的复用选择信号
25	CIC_GATE_EN	1: 掩码过程使能 0: 掩码过程未使能
22	TIMESTAMP_TYPE	1. 输出时间戳为计算结果产生时刻-CIC 的滤波器的理论延时（即忽略掩码过程的影响）。 0: 输出时间戳为计算结果产生时刻。
21	DFIFO_S_T	1: SDFIFO 交替输出数据和时间戳。第一个输出为数据。 0: SDFIFO 仅输出数据，不输出时间戳。
20	DATA_S_T	1: SData 交替输出数据和时间戳。第一个输出为数据。 0: SData 仅输出数据，不输出时间戳。
18-17	SGD_ORDR	CIC 阶数 0: 一阶 1: 二阶 2: 三阶 3: 快速二阶
16	PWMSYNC	置为 1 时对 PWM 同步信号做双时钟同步后使用。
14-11	CIC_SCL	CIC 结果移位控制选择位。
10-3	CIC_DEC_RATIO	CIC 下采样选择。为零时意味着 256 倍下采样。
2-0	IGN_INI_SAMPLES	非 0: 忽略指定个数的起初计算结果。 0: 存储所有计算结果。

CH[SDCTRLE] 位域

43.4.9 CH[SDST] (0x1C + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	PERIOD_MCLK								RSVD									SDATA_D0_T1	SDFIFO_D0_T1	RSVD		FIFO_DR	RSVD	DOV_ERR	DSAT_ERR	WTSYNFLG	FILL				
N/A	RO								N/A									RO	RO	N/A		W1C	N/A	W1C	W1C	RO	RO				
0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	0	0	x	x	0	x	0	0	0	0	0	0	0	0

CH[SDST] [31:0]

位域	名称	描述
30-23	PERIOD_MCLK	监测 MCLK 边沿之间的最大的时钟周期个数。 Manchester 编码时约为 MCLK 周期；其他模式下，约为 MCLK 周期的一半。
13	SDATA_D0_T1	1: 此时从 SDATA 读出的值是数据 0: 此时从 SDATA 读出的值是时间戳
12	SDFIFO_D0_T1	1: 此时从 SDFIFO 读出的第一个值是数据 0: 此时从 SDFIFO 读出的第一个值是时间戳
9	FIFO_DR	数据缓冲寄存器数据已达标志
7	DOV_ERR	数据缓冲寄存器数据个数溢出标志。为错误标志之一。
6	DSAT_ERR	数据通路 CIC 算法数据饱和标志。为错误标志之一。
5	WTSYNFLG	等待同步事件已发生标志
4-0	FILL	数据缓冲寄存器数据个数

CH[SDST] 位域

43.4.10 CH[SDATA] (0x20 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SDATA] [31:0]

位域	名称	描述
31-0	VAL	数据寄存器

CH[SDATA] 位域

43.4.11 CH[SDFIFO] (0x24 + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SDFIFO] [31:0]

位域	名称	描述
31-0	VAL	先入先出数据缓冲寄存器

CH[SDFIFO] 位域

43.4.12 CH[SCAMP] (0x28 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																VAL															
N/A																RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SCAMP] [31:0]

位域	名称	描述
15-0	VAL	即时幅值数值

CH[SCAMP] 位域

43.4.13 CH[SCHTL] (0x2C + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																VAL															
N/A																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SCHTL] [31:0]

位域	名称	描述
15-0	VAL	幅值上门限数值

CH[SCHTL] 位域

43.4.14 CH[SCHTLZ] (0x30 + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																VAL															
N/A																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SCHTLZ] [31:0]

位域	名称	描述
15-0	VAL	幅值过零点数值

CH[SCHTLZ] 位域

43.4.15 CH[SCLLT] (0x34 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																VAL															
N/A																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SCLLT] [31:0]

位域	名称	描述
15-0	VAL	幅值下门限数值

CH[SCLLT] 位域

43.4.16 CH[SCCTRL] (0x38 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								HZ_EN	MF_IE	HL_IE	LL_IE	SGD_ORDR		RSVD									CIC_DEC_RATIO					IGN_INI_SAMPLES			EN
N/A								RW	RW	RW	RW	RW		N/A									RW					RW			RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

CH[SCCTRL] [31:0]

位域	名称	描述
23	HZ_EN	过零监测使能位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22	MF_IE	模块 CLK 无效中断使能位
21	HL_IE	幅值达上门限中断使能位
20	LL_IE	幅值达下门限中断使能位
19-18	SGD_ORDR	CIC 阶数 0: 一阶 1: 二阶 2: 三阶 3: 快速二阶
8-4	CIC_DEC_RATIO	CIC 下采样选择。为零时意味着 32 倍下采样。
3-1	IGN_INI_SAMPLES	非 0: 忽略指定个数的起初计算结果。 0: 采用所有计算结果。
0	EN	幅值通路使能位

CH[SCCTRL] 位域

43.4.17 CH[SCST] (0x3C + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												HZ	MF	CMPH	CMPL
N/A																												W1C	W1C	W1C	W1C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CH[SCST] [31:0]

位域	名称	描述
3	HZ	幅值向上穿越过零点标志。
2	MF	通道 MCLK 失效标志。为错误标志之一。
1	CMPH	幅值达上门限标志。为错误标志之一。
0	CMPL	幅值达下门限标志。为错误标志之一。

CH[SCST] 位域

43.5 SDM 配置使用简单说明

43.5.1 中断处理

SDM 有 2 种中断。

1. 数据到达中断: 此时 STATUS[CHxDRY]=1。
   - 如果 CH[x][SDCTRLP[DR_OPT]]=1, 通过 FIFO 传数, 则中断程序必须从 CH[x][SDFIFO] 里读走一定数目的数之后，才可以清除中断源。
   - 如果 CH[x][SDCTRLP[DR_OPT]]=0, 没有通过 FIFO 传数，则读取 CH[x][SDATA] 这个操作本身就会清除中断源，也可以写 CH[x][SDST[AF]] 为 1 清除中断源。

©Shanghai HPMICRO Semiconductor Co., Ltd.

2. 错误中断: 此时 STATUS[CHxERR]=1。
   - CH[x][SDST[DOV_ERR]] 错误中断：写 CH[x][SDST[DOV_ERR]] 为 1 清除中断源。
   - CH[x][SDST[DSAT_ERR]] 错误中断：写 CH[x][SDST[DSAT_ERR]] 为 1 清除中断源。
   - CH[x][SCST[MF]] 错误中断：写 CH[x][SCST[MF]] 为 1 清除中断源。
   - CH[x][SCST[CMPH]] 错误中断：写 CH[x][SCST[CMPH]] 为 1 清除中断源。
   - CH[x][SCST[CMPL]] 错误中断：写 CH[x][SCST[CMPL]] 为 1 清除中断源。
   - Note:CH[x][SCST[HZ]] 过零检测不会产生中断，仅会产生给 trigger_mux 的信号。

©Shanghai HPMICRO Semiconductor Co., Ltd.

44 定时器概述

本章节介绍了本产品的定时器。本产品上的定时器包括通用定时器，看门狗定时器和实时时钟。

44.1 通用定时器 GPTMR, PTMR

本产品支持 6 个通用定时器，每个通用定时器支持 4 个通道，每个通道支持 32 位计数器，重载寄存器和一个输入捕获/输出比较通道，支持通用计时，输入捕获，输出比较，PWM 生成，以及产生中断和 DMA 请求。

- 4 个定时器位于系统电源域称为通用定时器 GPTMR0~3
- 1 个定时器位于系统电源域的 CONN 子系统，称为网络定时器 NTMR0
- 1 个定时器位于电源管理域，称为电源管理域定时器 PTMR。

本产品上，PTMR 的 4 个输入捕获/输出比较通道连接到电源管理域 IO(GPIO 端口 Y)。PTMR 可以在系统电源域掉电时保持工作。PTMR 中断可以把系统从低功耗模式下唤醒。PTMR 不支持生成 DMA 请求。

44.2 看门狗定时器 WDG, PWDG

本产品支持 3 个看门狗定时器，看门狗定时器可以防止系统因为软件或者硬件的错误而锁死。看门狗定时器支持在软件喂狗超时时产生中断，或者生成系统复位。

其中 2 个位于系统电源域称为 WDG0~1，WDGx 的时钟为 CLK_TOP_AHB，看门狗计数器外部时钟来自 CLK_32K。

1 个位于电源管理域，称为 PWDG。PWDG 可以在系统电源域掉电时保持工作。PWDG 的时钟为 CLK_24M，看门狗计数器外部时钟为 CLK_32K。PWDG 支持从电源管理域 IO 上输出复位信号。

©Shanghai HPMICRO Semiconductor Co., Ltd.

45 定时器 TMR

本章节介绍定时器 TMR 的主要功能和特性。

45.1 特性总结

本章节介绍定时器 TMR 的主要特性：

- 定时器由 4 通道组成
- 单个通道配置一个 32 位分辨率计数器，支持向上模式
- 各个通道的计数器支持同步
- 单个通道支持可配置的 32 位重载寄存器
- 通道可同时用于输入捕获以及输出比较
- 单个通道支持 2 个输出比较器
- 支持捕获上升沿和/或者下降沿，支持测量 PWM 周期和占空比
- 支持输入信号 PWM 周期与占空比超限检测
- 支持循环计数模式
- 支持单次计数模式
- 支持外部信号计数
- 支持 burst 模式
- 支持生成 DMA 和中断请求

定时器的框图如图 55。




图 55: 定时器框图

45.2 功能描述

本章节描述定时器各个子模块的功能。

45.2.1 定时器时间基准

定时器每个通道的时间基准模块的作用是决定定时器运行需要时间和周期。

它包含以下几部分：

- 32 位计数器
- 32 位的重载寄存器

计时器支持向上计数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

45.2.1.1 定时器计数与重载

用户可以设置CHANNEL[n][CR]寄存器中的CEN位使能计数器，使能以后，计数器总是从 0 开始计数，当计时器的值到达重载值时，重载标志位置 1，计数器恢复到 0 开始继续计数。若计数过程中，通过清除 CEN 使能位暂停计数器，不进行复位操作便直接置位以使能计数器，则计数器会从当前暂停的计数值继续计数。

用户可以通过CHANNEL[n][CR]寄存器中的CNTRST位随时复位计数器。把CNTRST位置 1 可以使计数器归 0。需要再把CNTRST位置 0，计数器才会重新开始计数。通过CNTRST位重置计数器的同时，也会重置所有的输入捕获值寄存器，同时把输出比较的输出重置到CMPINIT位定义的起始电平。

计数器寄存器为只读寄存器，用户可以通过以下步骤将计数器CHANNEL[n][CNT]的值更新到期望值：

- 把期望值写入寄存器CHANNEL[n][CNTUPTVAL]
- 把CHANNEL[n][CR]寄存器中的CNTUPT位置 1,将CHANNEL[n][CNTUPTVAL]的值载入计数器CHANNEL[n][CNT]

45.2.1.2 定时器同步计数

用户也可以利用定时器的同步触发输入（SYNCI）来同步计数器开始计数的时机。定时器支持软件同步和硬件同步等同步机制：

- 把CHANNEL[n][CR]寄存器中的SWSYNCIEN位置 1 后,软件同步可以通过写入GCR寄存器中的SWSYNCT位触发，每个通道都有独立的软件触发位。用户同时把多个通道的软件触发位置 1，即可实现这些通道的计时器同步开始计时。
- 硬件同步信号来自定时器外部,即 SYNCI,可以通过把CHANNEL[n][CR]寄存器中的SYNCIREN或者SYNCIFEN位置 1，来选择同步发生在 SYNCI 的上升沿还是下降沿。
- 此外，对于通道序号大于 0 的通道，用户可以选择把CHANNEL[n][CR]寄存器中的SYNCFLW位置 1，这样，该通道计数器会随着它之前通道的计数器同步。比如，通道 1 的计数器会与通道 0 的计数器同时同步。

定时器同步机制如图 56所示。




图 56: 定时器计数器同步机制

如果通过同步触发输入重置计数器到 0，重载标志位RLDF也会置 1。

45.2.2 输出比较

通用定时器的通道支持输出比较功能。

使用通道输出比较功能配置流程如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 通过CHANNEL[n][CR]寄存器中的CMPINIT位配置输出的起始状态，该位置 0 时，表示计数器开始计数时，输出起始状态为逻辑 0，反之，则计数器开始计数时输出起始状态为逻辑 1。此外，当计数器计重载时（CNT == RLD），输出也会重置到起始状态。
- 配置通道的两个比较器，CMP0和CMP1。每当计数器达到任一比较器值时，通道输出会翻转。如果配置 CMP0 和 CMP1 相等，当计数器达到比较器值时，输出无变化。
- 通过设置CHANNEL[n][CR]寄存器中的CMPEN位为 1，打开输出比较功能
- 通过设置CHANNEL[n][CR]寄存器中的CEN位为 1 使能计数器

通道输出比较功能配置流程如图 57所示。




图 57: 通道输出比较功能配置流程

用户如果需要输出边沿对齐 PWM，可以通过 CMP0 设置 PWM 的占空比，设置 CMP1 值等于重载寄存器值（CMP1 = RLD）。

用户如果需要输出中心对齐 PWM，可以设置 $0 < CMP0 < CMP1 < RLD$。这样，PWM 周期即为 RLD 值，占空比为（CMP1 -CMP0）。

边沿对齐与中心对齐 PWM 时，计数器与比较输出波形如图 58、图 59所示（边沿对齐示例 CMPINIT=1，中心对齐示例 CMPINIT=0；CMPEN使能后输出起始电平，计数过程中到达 CMP0/CMP1 翻转，到达 RLD 时恢复起始电平）。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 58: 边沿对齐（CMP1=RLD）




图 59: 中心对齐

输出比较支持快速输出逻辑 0 和逻辑 1，即把 CMP0 配置为 32'hFFFFFFFF 时，通道输出始终为逻辑 0。把 CMP1 配置为 32'hFFFFFFFF，且 CMP0 不为全 1 时，通道输出始终为逻辑 1。

注意：CMP0 和 CMP1 的复位值均为 32'hFFFFFFF0，用户使用比较输出功能时需配置两个值。

45.2.3 输入捕获

通用定时器的通道支持输入捕获。

用户可以配置CHANNEL[n][CR]寄存器中的CAPMODE位来选择不同的捕获模式：

- 3'b000，关闭输入捕获
- 3'b001，捕获上升沿，每当输入发生从逻辑 0 变成逻辑 1 时，将当前的计数器值保存到CAPPOS寄存器，标志位CAPF置 1
- 3'b010，捕获下降沿，每当输入发生从逻辑 1 变成逻辑 0 时，将当前的计数器值保存到CAPNEG寄存器，标志位CAPF置 1
- 3'b011，捕获上升和下降沿，每当在输入发生翻转时，将当前的计数器值保存到CAPPOS和CAPNEG寄存器，标志位CAPF置 1
- 3'b100，PWM 测量模式，此时定时器会自动测量 PWM 周期和占空比。
  定时器会把输入信号两个上升沿之间的计数值差（即 PWM 周期）保存在CAPPRD寄存器，把信号上升沿和下降沿之间的计数值差（即 PWM 占空比）保存在CAPDTY寄存器。CAPPOS寄存器仍然保存最近一次信号上升沿时计数器的值。
  在此模式下，捕获到输入信号上升沿时，标志位CAPF置 1

此外，在 PWM 测量模式（3'b100）下，用户可以通过配置MONITOR_EN使能超限检测功能，检测输入信号周期（或占空比，由MONITOR_SEL选择）是否在范围内（大于等于 CMP0 且小于等于 CMP1），如果超出范围可以产生中断（标志位CAPF）或 DMA 请求事件。需要说明的是，定时器在重载后会停止检测，直到检测到两个上升沿后才会重新检测（以避免定时器重载后会可能存在的检测错误）。如果重载后超过比较器值 1 的时间还没有见到上升沿，会产生中断。建议使用检测功能时，将重载值设置为最大值。

MONITOR_EN=0 时，PWM 测量模式示意如图 60所示。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 60: PWM 测量模式示意

注意，CAPPOS寄存器、CAPNEG寄存器、CAPPRD寄存器和CAPDTY寄存器的值，根据不同设置，在捕获到新的边沿时会刷新，之前捕获的值会丢失。

注意，在 PWM 测量模式时，用户应当注意计数器CNT的值，在相邻的信号边沿跳转之间发生计数器重载，计数器值归 0 的话，CAPPRD寄存器和CAPDTY寄存器的值会不准确。

45.2.4 单次模式

计数器默认处于循环计数模式，用户可以通过配置CHANNEL[n][CR]寄存器中的OPMODE位使能单次模式，该模式下计数器到重载值后停止。

45.2.5 burst 模式

用户可以配置CHANNEL[n][CR]寄存器中的BURST_MODE位使能 burst 模式，该模式下计数器循环计数指定数量后停止。

用户可以通过CHANNEL[n][BURST_CFG]寄存器配置 burst 数量。

注意，单次模式和 burst 模式不能同时使能。

45.2.6 外部计数模式

定时器支持外部计数模式，用户可以配置CHANNEL[n][CR]寄存器中的CNT_MODE位使能外部计数模式。默认配置下，计数器处于内部计数模式，计数器每个定时器时钟周期加一，而在外部计数模式下，计数器在每个输入捕获信号的上升沿加一，重载与比较功能也发生在输入信号的上升沿。

45.2.7 中断和 DMA

定时器支持生成以下中断：

- CHxRLDF标志位置 1，即计数器计数达到重载寄存器值，或者由同步触发输入 SYNCI 引发计数器重载
- CHxCMP0F/CHxCMP1F标志位置 1，即输出比较功能打开时，计数器计数达到 CMP0 或者 CMP1 值时
- CHxCAPF标志位置 1 时，即输入捕获功能打开时，在输入通道捕获到指定边沿跳变时

通过设置IRQEN寄存器相应位，可以打开或者关闭以上中断请求。

用户可以通过读取SR寄存器查询所有的标志位，SR 寄存器相应标志位写 1 可以清除标志位。

定时器支持生成以下 DMA 请求：

- CHxRLDF标志位置 1，即计数器计数达到重载寄存器值，或者由同步触发输入 SYNCI 引发计数器重载
- CHxCMP0F/CHxCMP1F标志位置 1，即输出比较功能打开时，计数器计数达到 CMP0 或者 CMP1 值时
- CHxCAPF标志位置 1 时，即输入捕获功能打开时，在输入通道捕获到指定边沿跳变时

通过设置CHANNEL[n][CR]寄存器中的DMASEL位，可以选择从以上请求中选择一个作为 DMA 请求输出。

©Shanghai HPMICRO Semiconductor Co., Ltd.

通过设置CHANNEL[n][CR]寄存器中的DMAEN位，可以打开或者关闭 DMA 请求。

45.2.8 调试模式支持

通用定时器支持调试功能，即在内核进入调试模式（Debug）时，暂停计数器计数。用户把CHANNEL[n][CR]寄存器中的DBGPAUSE位置 1 时，此功能即生效。

45.3 定时器寄存器

45.3.1 寄存器列表

定时器的寄存器列表如下：

GPTMR0 base address: 0xF0000000

GPTMR1 base address: 0xF0004000

GPTMR2 base address: 0xF0008000

GPTMR3 base address: 0xF000C000

NTMR0 base address: 0xF1410000

PTMR base address: 0xF4120000

地址偏移	名称	描述	复位值
0x0000	CHANNEL[CH0][CR]	控制寄存器	0x00000000
0x0004	CHANNEL[CH0][CMP][CMP0]	比较寄存器 0	0xFFFFFFF0
0x0008	CHANNEL[CH0][CMP][CMP1]	比较寄存器 1	0xFFFFFFF0
0x000C	CHANNEL[CH0][RLD]	重载寄存器	0xFFFFFFFF
0x0010	CHANNEL[CH0][CNTUPTVAL]	计数器更新值寄存器	0x00000000
0x0014	CHANNEL[CH0][BURST_CFG]	burst 配置寄存器	0x00000000
0x0018	CHANNEL[CH0][BURST_COUNT]	burst 计数器	0x00000000
0x0020	CHANNEL[CH0][CAPPOS]	上升沿捕获寄存器	0x00000000
0x0024	CHANNEL[CH0][CAPNEG]	下降沿捕获寄存器	0x00000000
0x0028	CHANNEL[CH0][CAPPRD]	PWM 周期测量寄存器	0x00000000
0x002C	CHANNEL[CH0][CAPDTY]	PWM 占空比测量寄存器	0x00000000
0x0030	CHANNEL[CH0][CNT]	计数器	0x00000000
0x0040	CHANNEL[CH1][CR]	控制寄存器	0x00000000
0x0044	CHANNEL[CH1][CMP][CMP0]	比较寄存器 0	0xFFFFFFF0
0x0048	CHANNEL[CH1][CMP][CMP1]	比较寄存器 1	0xFFFFFFF0
0x004C	CHANNEL[CH1][RLD]	重载寄存器	0xFFFFFFFF
0x0050	CHANNEL[CH1][CNTUPTVAL]	计数器更新值寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0054	CHANNEL[CH1][BURST_CFG]	burst 配置寄存器	0x00000000
0x0058	CHANNEL[CH1][BURST_COUNT]	burst 计数器	0x00000000
0x0060	CHANNEL[CH1][CAPPOS]	上升沿捕获寄存器	0x00000000
0x0064	CHANNEL[CH1][CAPNEG]	下降沿捕获寄存器	0x00000000
0x0068	CHANNEL[CH1][CAPPRD]	PWM 周期测量寄存器	0x00000000
0x006C	CHANNEL[CH1][CAPDTY]	PWM 占空比测量寄存器	0x00000000
0x0070	CHANNEL[CH1][CNT]	计数器	0x00000000
0x0080	CHANNEL[CH2][CR]	控制寄存器	0x00000000
0x0084	CHANNEL[CH2][CMP][CMP0]	比较寄存器 0	0xFFFFFFF0
0x0088	CHANNEL[CH2][CMP][CMP1]	比较寄存器 1	0xFFFFFFF0
0x008C	CHANNEL[CH2][RLD]	重载寄存器	0xFFFFFFFF
0x0090	CHANNEL[CH2][CNTUPTVAL]	计数器更新值寄存器	0x00000000
0x0094	CHANNEL[CH2][BURST_CFG]	burst 配置寄存器	0x00000000
0x0098	CHANNEL[CH2][BURST_COUNT]	burst 计数器	0x00000000
0x00A0	CHANNEL[CH2][CAPPOS]	上升沿捕获寄存器	0x00000000
0x00A4	CHANNEL[CH2][CAPNEG]	下降沿捕获寄存器	0x00000000
0x00A8	CHANNEL[CH2][CAPPRD]	PWM 周期测量寄存器	0x00000000
0x00AC	CHANNEL[CH2][CAPDTY]	PWM 占空比测量寄存器	0x00000000
0x00B0	CHANNEL[CH2][CNT]	计数器	0x00000000
0x00C0	CHANNEL[CH3][CR]	控制寄存器	0x00000000
0x00C4	CHANNEL[CH3][CMP][CMP0]	比较寄存器 0	0xFFFFFFF0
0x00C8	CHANNEL[CH3][CMP][CMP1]	比较寄存器 1	0xFFFFFFF0
0x00CC	CHANNEL[CH3][RLD]	重载寄存器	0xFFFFFFFF
0x00D0	CHANNEL[CH3][CNTUPTVAL]	计数器更新值寄存器	0x00000000
0x00D4	CHANNEL[CH3][BURST_CFG]	burst 配置寄存器	0x00000000
0x00D8	CHANNEL[CH3][BURST_COUNT]	burst 计数器	0x00000000
0x00E0	CHANNEL[CH3][CAPPOS]	上升沿捕获寄存器	0x00000000
0x00E4	CHANNEL[CH3][CAPNEG]	下降沿捕获寄存器	0x00000000
0x00E8	CHANNEL[CH3][CAPPRD]	PWM 周期测量寄存器	0x00000000
0x00EC	CHANNEL[CH3][CAPDTY]	PWM 占空比测量寄存器	0x00000000
0x00F0	CHANNEL[CH3][CNT]	计数器	0x00000000
0x0200	SR	状态寄存器	0x00000000
0x0204	IRQEN	中断使能寄存器	0x00000000
0x0208	GCR	全局控制寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值

表 190: GPTMR 寄存器列表

45.3.2 寄存器详细信息

定时器的寄存器详细说明如下：

45.3.3 CHANNEL[CR] (0x0 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNTUPT	RSVD											BURST_MODE	CNT_MODE	OPMODE	MONITOR_SEL	MONITOR_EN	CNTRST	SYNCFLW	SYNCIFEN	SYNCIREN	CEN	CMPINIT	CMPEN	DMASEL		DMAEN	SWSYNCIEN	DBGPAUSE	CAPMODE		
WO	N/A											RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW		RW	RW	RW	RW		
0	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CR] [31:0]

位域	名称	描述
31	CNTUPT	1: 将计数器值更新为 CNTUPTVAL 寄存器的值，该位置 1 后会在 1 个周期后自动清 0
19	BURST_MODE	0：循环模式，计时器到达重载值后会从 0 开始继续计时； 1：burst 模式，计时器到达重载值达到指定的次数（burst_cfg）后停止计数，软件需要清除 CEN 后, 进行一次 reset（cntrst），然后重新置位 CEN，开始下一次计数。 注意：单次循环和 burst 模式最多只能有一个使能，如果同时使能，整个 timer 模块可能会工作不正常。
18	CNT_MODE	0：内部计数模式，计数器每个定时器时钟周期加一 1：外部计数模式，计数器在每个输入捕获信号的上升沿加一，重载核比较功能也发生在输入信号的上升沿。
17	OPMODE	模式选择 0：循环模式，计时器到达重载值后会从 0 开始继续计时； 1：单次模式，计时器到达重载值后会停止计时，软件需要清除 CEN 后重新置位 CEN，开始下一次计数。 注意：在单次模式下，若需要使用重载中断，则需要在重载中断中关闭计数器使能、复位计数器、清除重载中断状态，方可清除重载中断。
16	MONITOR_SEL	检测选择 0：检测输入信号周期 1：检测输入信号高电平时间

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15	MONITOR_EN	检测使能 设置此位，可以检测输入信号的周期或高电平时间，是否在范围内（比较器值 0 和比较器值 1 之间） 超出范围可以产生中断或 dma 请求（使用捕获中断位，和捕获 dma 使能）。 注意：1）使用检测功能，需要将 capmode 设置为 PWM 测量模式（100） 2）定时器重载后，会有可能导致检测错误，所以在重载后会停止检测，直到检测到两个上升沿后才会重新检测。 如果重载后超过比较器值 1 的时间还没有见到上升沿，会产生中断。建议使用检测功能时，将重载值设置为最大值（0xFFFFFFFF）
14	CNTRST	1: 复位计数器 用户需要清零此位，不然计时器始终处于复位状态
13	SYNCFLW	1: 该通道计数器会随着上一通道计数器的一起重载。 该位对定时器通道 0 不适用。
12	SYNCIFEN	1: 定时器同步输入 SYNCI 下降沿有效
11	SYNCIREN	1: 定时器同步输入 SYNCI 上升沿有效
10	CEN	1: 使能计数器
9	CMPINIT	输出比较初始极性 1: 通道输出初始极性为逻辑高 0: 通道输出初始极性为逻辑低 用户需要在把 CMPEN 位置 1 前设置此位
8	CMPEN	1: 使能此通道的输出比较功能
7-6	DMASEL	DMA 请求选择位： 00: 比较器 0 标志位 CMP0 置 1 时生产 DMA 请求 01: 比较器 0 标志位 CMP1 置 1 时生产 DMA 请求 10: 输入捕获标志位 CAPF 置 1 时生产 DMA 请求 11: 重载标志位 RLD 置 1 时生产 DMA 请求
5	DMAEN	1: 使能 DMA
4	SWSYNCIEN	1: 使能软件计数器同步，该位置 1 时，计数器会在 SWSYNCT 位置 1 时重载
3	DBGPAUSE	1: 调试模式下计数器会暂停
2-0	CAPMODE	输入捕获模式配置位 100: PWM 测量模式，定时器会测量输入 PWM 的周期和占空比 011: 捕获上升沿和下降沿 010: 捕获下降沿 001: 捕获上升沿 000: 关闭输入捕获

CHANNEL[CR] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

45.3.4 CHANNEL[CMP] (0x4 + 0x40 * n + 0x4 * m)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMP																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0

CHANNEL[CMP] [31:0]

位域	名称	描述
31-0	CMP	比较器值 0 全 1 时 (0xFFFFFFFF) 比较器输出始终为 0. 初始值为 0xFFFFFFF0，用户使用比较功能前需要配置此位和比较寄存器 1

CHANNEL[CMP] 位域

45.3.5 CHANNEL[RLD] (0xC + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RLD																															
RW																															
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

CHANNEL[RLD] [31:0]

位域	名称	描述
31-0	RLD	重载值

CHANNEL[RLD] 位域

45.3.6 CHANNEL[CNTUPTVAL] (0x10 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNTUPTVAL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CNTUPTVAL] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	CNTUPTVAL	计数器更新值，当 CR 寄存器的 CNTUPT 位置 1 时，计数器更新为此值

CHANNEL[CNTUPTVAL] 位域

45.3.7 CHANNEL[BURST_CFG] (0x14 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																BURST_CFG															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[BURST_CFG] [31:0]

位域	名称	描述
15-0	BURST_CFG	burst 配置寄存器，计数器在循环该数目后停止，可用于输出指定数量的脉冲

CHANNEL[BURST_CFG] 位域

45.3.8 CHANNEL[BURST_COUNT] (0x18 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																BURST_COUNT															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[BURST_COUNT] [31:0]

位域	名称	描述
15-0	BURST_COUNT	当前 burst 数量，每次计数器达到重载值后加 1

CHANNEL[BURST_COUNT] 位域

45.3.9 CHANNEL[CAPPOS] (0x20 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPPOS																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CAPPOS] [31:0]

位域	名称	描述
31-0	CAPPOS	输入信号上升沿捕获到的计数器值

CHANNEL[CAPPOS] 位域

45.3.10 CHANNEL[CAPNEG] (0x24 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPNEG																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CAPNEG] [31:0]

位域	名称	描述
31-0	CAPNEG	输入信号下降沿捕获到的计数器值

CHANNEL[CAPNEG] 位域

45.3.11 CHANNEL[CAPPRD] (0x28 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPPRD																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CAPPRD] [31:0]

位域	名称	描述
31-0	CAPPRD	PWM 测量模式下，测量的 PWM 周期长度

CHANNEL[CAPPRD] 位域

45.3.12 CHANNEL[CAPDTY] (0x2C + 0x40 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MEAS_HIGH																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CAPDTY] [31:0]

位域	名称	描述
31-0	MEAS_HIGH	PWM 测量模式下，测量的 PWM 占空比长度

CHANNEL[CAPDTY] 位域

45.3.13 CHANNEL[CNT] (0x30 + 0x40 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
COUNTER																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CHANNEL[CNT] [31:0]

位域	名称	描述
31-0	COUNTER	32 位计数器值

CHANNEL[CNT] 位域

45.3.14 SR (0x200)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																CH3CMP1F	CH3CMP0F	CH3CAPF	CH3RLDF	CH2CMP1F	CH2CMP0F	CH2CAPF	CH2RLDF	CH1CMP1F	CH1CMP0F	CH1CAPF	CH1RLDF	CH0CMP1F	CH0CMP0F	CH0CAPF	CH0RLDF
N/A																W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SR [31:0]

位域	名称	描述
15	CH3CMP1F	通道 3 比较器 1 标志位
14	CH3CMP0F	通道 3 比较器 0 标志位
13	CH3CAPF	通道 3 输入捕获标志位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
12	CH3RLDF	通道 3 重载标志位
11	CH2CMP1F	通道 2 比较器 1 标志位
10	CH2CMP0F	通道 2 比较器 0 标志位
9	CH2CAPF	通道 2 输入捕获标志位
8	CH2RLDF	通道 2 重载标志位
7	CH1CMP1F	通道 1 比较器 1 标志位
6	CH1CMP0F	通道 1 比较器 0 标志位
5	CH1CAPF	通道 1 输入捕获标志位
4	CH1RLDF	通道 1 重载标志位
3	CH0CMP1F	通道 0 比较器 1 标志位
2	CH0CMP0F	通道 0 比较器 0 标志位
1	CH0CAPF	通道 0 输入捕获标志位
0	CH0RLDF	通道 0 重载标志位

SR 位域

45.3.15 IRQEN (0x204)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																CH3CMP1EN	CH3CMP0EN	CH3CAPEN	CH3RLDEN	CH2CMP1EN	CH2CMP0EN	CH2CAPEN	CH2RLDEN	CH1CMP1EN	CH1CMP0EN	CH1CAPEN	CH1RLDEN	CH0CMP1EN	CH0CMP0EN	CH0CAPEN	CH0RLDEN
N/A																RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IRQEN [31:0]

位域	名称	描述
15	CH3CMP1EN	通道 3 比较器 1 标志位中断使能位
14	CH3CMP0EN	通道 3 比较器 0 标志位中断使能位
13	CH3CAPEN	通道 3 输入捕获标志位中断使能位
12	CH3RLDEN	通道 3 重载标志位中断使能位
11	CH2CMP1EN	通道 2 比较器 1 标志位中断使能位
10	CH2CMP0EN	通道 2 比较器 0 标志位中断使能位
9	CH2CAPEN	通道 2 输入捕获标志位中断使能位
8	CH2RLDEN	通道 2 重载标志位中断使能位
7	CH1CMP1EN	通道 1 比较器 1 标志位中断使能位
6	CH1CMP0EN	通道 1 比较器 0 标志位中断使能位
5	CH1CAPEN	通道 1 输入捕获标志位中断使能位
4	CH1RLDEN	通道 1 重载标志位中断使能位
3	CH0CMP1EN	通道 0 比较器 1 标志位中断使能位
2	CH0CMP0EN	通道 0 比较器 0 标志位中断使能位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	CH0CAPEN	通道 0 输入捕获标志位中断使能位
0	CH0RLDEN	通道 0 重载标志位中断使能位

IRQEN 位域

45.3.16 GCR (0x208)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												SWSYNCT			
N/A																												W1C			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

GCR [31:0]

位域	名称	描述
3-0	SWSYNCT	计数器软件同步位，每一位对应一个通道

GCR 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

46 看门狗 EWDG

本章节介绍看门狗 EWDG 的功能和特性。

46.1 特性总结

看门狗 EWDG 的主要特性有：

- 支持在特定时间窗口期喂狗
- 支持喂狗前需要解锁保护，可以配置成多种解锁方式
- 支持关键控制寄存器锁定，更新关键寄存器之前需要解锁
- 看门狗工作时钟源可配置，在总线时钟停止时仍可以在 32K 时钟下工作
- 关键控制寄存器自带奇偶校验功能
- 在芯片进入 debug 模式下可以将看门狗配置成自动停止或继续工作
- 在芯片进入低功耗模式下可以将看门狗配置成自动停止或继续工作

46.2 EWDG 架构图

看门狗的框架图如图 61。




图 61: 看门狗框图

46.3 功能描述

46.3.1 功能概述

EWDG 内置 32bit 计时器，经过若干个工作时钟后 (数值可配置，最大为 32）计时器的数值增加，如果在指定的时间内没有执行喂狗，计时器的值增加大于复位数值寄存器规定的值后，就会触发复位操作。喂狗操作为向喂狗寄存器写入特定字符：32'h5A45_524F

处于安全考虑，EWDG 在更改关键寄存器和执行喂狗操作之前可以分别要求解锁，若未解锁或者解锁失败会产生违例，触发相应中断或复位。另外，支持窗口模式，喂狗操作只在特定时间窗口内才允许执行，在其他时间喂狗会产生违例，触发中断或复位。

EWDG 产生的复位信号也可以送到 IO 引脚输出，用于同时复位系统中其他设备。具体当前项目是否支持该功能请查阅 PINMUX 配置信息。

©Shanghai HPMICRO Semiconductor Co., Ltd.

46.3.2 时钟选择

EWDG 有三个时钟输入，分别是总线配置时钟，外部工作时钟 1 和外部工作时钟 2。总线工作时钟用来配置 EWDG 的寄存器和喂狗操作，外部工作时钟 1 和外部工作时钟 2 作为 EWDG 的主要工作时钟，可以由寄存器配置来选择。

一般情况下，SoC 会选择将外部工作时钟 1 连接到总线配置时钟上，以实现 EWDG 快速响应目的。将外部工作时钟 2 连接到 32K 时钟，以实现喂狗间隔时间更长和总线时钟停止时 EWDG 仍能工作的目的。

EWDG 的计时器可以根据配置在经过若干个工作时钟后递增，在收到合法的喂狗操作后计时器清零 0，在计数器到达预先配置的超时数值后产生复位操作。

EWDG 的超时时间计算公式为：

$$T_{timeout} = T_{clk_period} * (1 << counter_interval) * counter_rst_value$$

46.3.3 寄存器配置解锁和奇偶校验要求

EWDG 的控制寄存器 0 和配置寄存器 1 有奇偶校验检查。每次在写入配置寄存器 0 和配置寄存器 1 的时候要在对应寄存器的 BIT31 填入校验位，保证寄存器中 1 的个数（包含校验位）始终为偶数，否则寄存器配置失败，并产生中断或者复位操作

在寄存器保护使能打开后，一旦通过配置 EWDG 使能寄存器让 EWDG 开始工作，则开启寄存器保护功能，以后在更新控制寄存器 0，配置寄存器 1，EWDG 复位数值等寄存器之前需要先执行解锁操作。处于保护状态下的寄存器只有在正确解锁后才能更改，未正确解锁情况下更新寄存器配置会造成寄存器更新失败以及触发中断或者复位操作。

在寄存器保护功能生效后，通过给配置保护解锁寄存器写入正确的密码来解锁寄存器更新操作。密码在寄存器保护使能打开之前写入到配置保护解锁寄存器。

注意：一旦控制寄存器 0 的寄存器保护使能位被打开，则配置保护解锁寄存器就不允许再更改，所以该寄存器的更改要在控制寄存器 0 中的寄存器保护使能位被打开之前配置

寄存器配置保护被解锁后，可以通过软件来更改 EWDG 的控制寄存器 0/1 和复位数值等寄存器，EWDG 会在以下几种情况下自动重新打开寄存器配置保护功能：

- 若 EWDG 当前处于停止状态，则在 EWDG 重新开始工作后自动进入保护状态
- 若 EWDG 当前处于工作状态，则在经过若干总线时钟周期（周期数可配置）后自动进入保护状态

46.3.4 解锁喂狗操作

EWDG 支持喂狗保护功能。若该功能打开，则每次在喂狗之前需要先解锁喂狗操作，否则当前喂狗失败，并触发相应的中断或复位功能。

46.3.4.1 喂狗保护使能

若 EWDG 的控制寄存器 0 中的喂狗保护使能位被配置，则当 EWDG 开始工作后，进入喂狗保护模式

46.3.4.2 解锁喂狗操作

当 EWDG 喂狗保护生效后，在喂狗之前需要先执行解锁操作。解锁的操作方式可以配置成以下几种方式中的一种：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 固定配置密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入相同的配置密码来解锁
- 循环左移密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入密码的循环左移结果来解锁，此后密码自动更新为本次循环左移结果
- LSFR 密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入按照 $X^{15}+1$ 的公式写入 LSFR 结果来解锁，并且密码更新为本次 LSFR 结果
- 固定数值解锁：不需要配置初始密码，在解锁阶段向喂狗保护解锁寄存器中写入固定数值 16'h55AA 来解锁

注意：喂狗保护解锁寄存器只能在控制寄存器 0 中的喂狗保护使能位被使能之前配置，一旦喂狗保护使能位被打开，则喂狗保护解锁寄存器的值将不会被更改

每次喂狗保护被解锁后，EWDG 会在以下情况自动重新打开保护功能：

- 喂狗操作已经完成，则立刻重新打开保护功能，下次喂狗前需要重新解锁
- 解锁后在特定时间内（时间可以配置）没有完成解锁操作，则当前解锁时间超时，会重新进入喂狗保护状态，同时产生喂狗违例标志

46.3.5 窗口模式

EWDG 可以配置成窗口模式。在窗口模式被打开后，EWDG 只允许在计时器特定的窗口内执行喂狗操作，不在窗口时间内喂狗会导致喂狗失败并触发相应的中断或复位操作。

窗口的下限可以配置成看门狗复位数值寄存器的 4/8，5/8，6/8，7/8。窗口的上限值是在将复位数值寄存器十六等分之后，在下限的基础之上加上若干个复位数值寄存器的十六分之一。

$$window_lower = reset_counter_value * (1/2 + win_lower_reg * 1/8)$$

$$window_upper = window_lower + reset_counter_value/16 * win_upper_reg$$

注意：若未配置上限寄存器，或者上限超过复位数值寄存器的数值，则复位数值寄存器的值将作为喂狗的上限，在超时复位之前完成喂狗操作即可

46.3.6 Debug 模式下工作状态

EWDG 默认在芯片处于 debug 模式下暂停工作，在芯片退出 debug 模式后继续工作。可以通过寄存器配置 EWDG 在 debug 模式下仍正常工作。

46.3.7 低功耗模式下工作状态

EWDG 默认在芯片处于低功耗模式下暂停工作，在芯片退出低功耗模式后继续工作。可以通过寄存器配置 EWDG 在低功耗模式下仍正常工作。

46.4 EWDG 寄存器列表

EWDG 的寄存器列表如下：

EWDG0 base address: 0xF00B0000

EWDG1 base address: 0xF00B4000

PEWDG base address: 0xF4128000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0000	CTRL0	控制寄存器 0 注意：寄存器的配置有奇偶校验检查，值为 1 的 bit 位数（包括校验位）之和应该为偶数	0x00000000
0x0004	CTRL1	控制寄存器 1 注意：寄存器的配置有奇偶校验检查，值为 1 的 bit 位数（包括校验位）之和应该为偶数	0x00000000
0x0008	OT_INT_VAL	超时中断数值寄存器	0x00000000
0x000C	OT_RST_VAL	超时复位数值寄存器	0x00000000
0x0010	WDT_REFRESH_REG	喂狗寄存器	0x00000000
0x0014	WDT_STATUS	状态寄存器	0x00000000
0x0018	CFG_PROT	配置保护解锁寄存器 注意：该寄存器需要在控制寄存器 0 的寄存器配置保护功能使能位配置前写入	0x00000000
0x001C	REF_PROT	喂狗保护解锁寄存器 注意：该寄存器需要在控制寄存器 0 的喂狗保护模式使能位配置前写入	0x00000000
0x0020	WDT_EN	看门狗使能寄存器	0x00000000
0x0024	REF_TIME	喂狗限定时间寄存器	0x00000000

表 191: EWDG 寄存器列表

46.5 EWDG 寄存器描述

EWDG 的寄存器详细说明如下：

46.5.1 CTRL0 (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		CLK_SEL	RSVD	DIV_VALUE			WIN_EN	WIN_LOWER		CFG_LOCK	RSVD					REF_OT_REQ	WIN_UPPER			RSVD						REF_LOCK	REF_UNLOCK_MEC		EN_DBG	EN_LP	
N/A		RW	N/A	RW			RW	RW		RW	N/A					RW	RW			N/A						RW	RW		RW	RW	
x	x	0	x	0	0	0	0	0	0	0	x	x	x	x	x	0	0	0	0	x	x	x	x	x	x	0	0	0	0	0	0

CTRL0 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
29	CLK_SEL	工作时钟选择 0：工作时钟 1（一般为总线时钟） 1：工作时钟 2（一般为 OSC 32K）
27-25	DIV_VALUE	计时器计时间隔，计时器每隔（1 « 计时器间隔）个工作时钟后计数加 1。 注意：该寄存器最大值为 5，即每隔 32 个工作时候计时器加 1。
24	WIN_EN	窗口模式使能
23-22	WIN_LOWER	窗口模式下，喂狗时间窗口下限 00：下限是计数器超时时间的 4/8 01：下限是计数器超时时间的 5/8 10：下限是计数器超时时间的 6/8 11：下限是计数器超时时间的 7/8
21	CFG_LOCK	寄存器配置保护功能使能 一旦寄存器配置保护功能生效，则控制寄存器 0，控制寄存器 1 以及复位数值寄存器需要在解锁后才能更新
15	REF_OT_REQ	喂狗解锁后超时检查使能 该寄存器被配置后，喂狗操作需要在喂狗解锁后特定的时间内完成，否则本次喂狗解锁功能失效。
14-12	WIN_UPPER	喂狗窗口上限寄存器。窗口模式下，喂狗时间窗口上限。上限时间为： 上限 = 下限 + 复位数值寄存器 / 16 * 喂狗窗口上限寄存器 当上限寄存器的值为 0 或超过复位数值寄存器规定的值时，则喂狗上限为复为数值寄存器
5	REF_LOCK	喂狗保护模式使能 当该寄存器被使能后，每次喂狗前需要先解锁保护功能
4-3	REF_UNLOCK_MEC	解锁喂狗保护模式方法： 00 固定配置密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入相同的配置密码来解锁 01 循环左移密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入密码的循环左移结果来解锁，并且密码更新为当此循环左移结果 10 固定数值解锁：不需要配置初始密码，在解锁阶段向喂狗保护解锁寄存器中写入固定数值 16'h55AA 来解锁 11 LSFR 密码：在初始阶段向喂狗保护解锁寄存器中写入初始密码，之后向该寄存器中写入按照 X^15 + 1 的公式写入 LSFR 结果来解锁，并且密码更新为当此 LSFR 结果
2	EN_DBG	WTD enable or not in debug mode
1-0	EN_LP	EWDOG 在低功耗模式下使能 00：EWDOG 在低功耗模式下停止工作，退出低功耗模式后恢复正常工作 11：EWDOG 在低功耗模式下继续工作

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

CTRL0 位域

46.5.2 CTRL1 (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								REF_FAIL_RST_EN	REF_FAIL_INT_EN	UNL_REF_FAIL_RST_EN	UNL_REF_FAIL_INT_EN	RSVD		OT_RST_EN	OT_INT_EN	RSVD								CTL_VIO_RST_EN	CTL_VIO_INT_EN	UNL_CTL_FAIL_RST_EN	UNL_CTL_FAIL_INT_EN	PARITY_FAIL_RST_EN	PARITY_FAIL_INT_EN	RSVD	
N/A								RW	RW	RW	RW	N/A		RW	RW	N/A								RW	RW	RW	RW	RW	RW	N/A	
x	x	x	x	x	x	x	x	0	0	0	0	x	x	0	0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x

CTRL1 [31:0]

位域	名称	描述
23	REF_FAIL_RST_EN	喂狗操作违例复位使能 当下列喂狗违例行为发生时，EWDOG 会触发复位信号： 1）当窗口模式打开后，没有在指定的窗口内喂狗 2）当喂狗保护模式打开后，没有在喂狗前解锁 3）当喂狗解锁超时功能打开后，没有在解锁后的规定时间内完成喂狗操作 4）喂狗时写入的喂狗指令数值不正确（向喂狗寄存器写入除 32'h5A45_524F 外其他数值）
22	REF_FAIL_INT_EN	喂狗操作违例中断使能 当喂狗违例行为发生时，EWDOG 会触发中断信号：
21	UNL_REF_FAIL_RST_EN	喂狗保护解锁失败复位使能
20	UNL_REF_FAIL_INT_EN	喂狗保护解锁失败中断使能
17	OT_RST_EN	看门狗超时复位使能 当看门狗未在超时复位之前喂狗，则超时后会产生复位信号
16	OT_INT_EN	看门狗超时中断使能 当看门狗未在超时中断数值之前喂狗，则会产生一个中断信号 注意：该中断会在看门狗计时器清零后自动复位，一般需要 SoC 配置看门狗中断为边沿触发类型。如果 SoC 不支持中断边沿触发，则不建议使能看门狗超时中断
7	CTL_VIO_RST_EN	寄存器配置保护违例复位使能。 当寄存器配置保护功能使能后，在更新配置寄存器，复位数值寄存器前未解锁保护功能，则会触发复位信号

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6	CTL_VIO_INT_EN	寄存器配置保护违例中断使能。 当寄存器配置保护功能使能后，在更新配置寄存器，复位数值寄存器前未解锁保护功能，则会触发中断信号
5	UNL_CTL_FAIL_RST_EN	寄存器配置保护解锁失败复位使能 当寄存器配置保护功能使能后，解锁配置功能失败后会触发复位操作
4	UNL_CTL_FAIL_INT_EN	寄存器配置保护解锁失败复位使能 当寄存器配置保护功能使能后，解锁配置功能失败后会触发中断操作
3	PARITY_FAIL_RST_EN	配置寄存器奇偶校验失败复位使能 在更新配置寄存器 0 和配置寄存器 1 时，如果发生奇偶校验失败会触发复位信号
2	PARITY_FAIL_INT_EN	配置寄存器奇偶校验失败中断使能 在更新配置寄存器 0 和配置寄存器 1 时，如果发生奇偶校验失败会触发中断信号

CTRL1 位域

46.5.3 OT_INT_VAL (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																OT_INT_VAL															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

OT_INT_VAL [31:0]

位域	名称	描述
15-0	OT_INT_VAL	EWDOG 超时中断数值寄存器 当计时器数值超过超时中断数值寄存器时，EWDOG 会产生中断信号

OT_INT_VAL 位域

46.5.4 OT_RST_VAL (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																OT_RST_VAL															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

OT_RST_VAL [31:0]

位域	名称	描述
15-0	OT_RST_VAL	当计数器超过超时复位数值寄存器规定的值时，可以产生复位信号

OT_RST_VAL 位域

46.5.5 WDT_REFRESH_REG (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WDT_REFRESH_REG																															
WO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WDT_REFRESH_REG [31:0]

位域	名称	描述
31-0	WDT_REFRESH_REG	喂狗寄存器。在向该寄存器成功写入 32'h5A45_524F 数值后会执行喂狗操作

WDT_REFRESH_REG 位域

46.5.6 WDT_STATUS (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									PARITY_ERROR	OT_RST	OT_INT	CTL_UNL_FAIL	CTL_VIO	REF_UNL_FAIL	REF_VIO
N/A																									W1C	W1C	W1C	W1C	W1C	W1C	W1C
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0

WDT_STATUS [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6	PARITY_ERROR	是否发生奇偶校验错误 0：未发生奇偶校验错误 1：发生奇偶校验错误，W1C
5	OT_RST	计时器是否已经到达超时复位数值 该寄存器通过喂狗或者复位操作清 0
4	OT_INT	计时器是否已经到达超时中断数值
3	CTL_UNL_FAIL	寄存器配置保护解锁失败标志，W1C
2	CTL_VIO	寄存器配置保护违例标志，W1C
1	REF_UNL_FAIL	喂狗保护解锁失败标志，W1C
0	REF_VIO	喂狗操作失败标志，W1C

WDT_STATUS 位域

46.5.7 CFG_PROT (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												UPD_OT_TIME				UPD_PSD															
N/A												RW				RW															
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CFG_PROT [31:0]

位域	名称	描述
19-16	UPD_OT_TIME	配置更新时间寄存器。寄存器配置保护解锁后，寄存器的更新限定时间。 解锁后，寄存器需要在（128 * 2 ^ 配置更新时间寄存器）个总线时钟内完成寄存器更新操作
15-0	UPD_PSD	配置保护解锁密码。16bit 密码，用于解锁配置保护功能

CFG_PROT 位域

46.5.8 REF_PROT (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																REF_UNL_PSD															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

REF_PROT [31:0]

位域	名称	描述
15-0	REF_UNL_PSD	喂狗保护解锁密码。16bit 初始密码，用于解锁喂狗操作

REF_PROT 位域

46.5.9 WDT_EN (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															WDOG_EN
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

WDT_EN [31:0]

位域	名称	描述
0	WDOG_EN	看门狗使能 0：停止看门狗 1：使能看门狗

WDT_EN 位域

46.5.10 REF_TIME (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																REFRESH_PERIOD															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

REF_TIME [31:0]

位域	名称	描述
15-0	REFRESH_PERIOD	喂狗解锁后的喂狗限定时间 在喂狗保护功能解锁后，需要在该寄存器规定的总线时钟内完成喂狗操作

REF_TIME 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

46.6 看门狗配置使用说明

46.6.1 配置参考：窗口工作模式，喂狗保护使能

要求 EWDG 时钟选择工作时钟 2（OSC32K），工作在窗口模式，在计时器的 4/8 到 7/8 的阶段允许喂狗。同时喂狗前需要先解锁，解锁的密码为循环左移。

参考配置为：

- 配置喂狗保护寄存器（REF_PROT），写入初始密码 PSD。如果期望在解锁后的 512 个总线时钟内完成喂狗操作，则配置喂狗限定时间寄存器（REF_TIME）为 512。
- 配置控制寄存器的喂狗保护模式解锁方法（REF_UNLOCK_MEC）值为 01，选择循环左移方式。配置喂狗保护模式使能（REF_LOCK）。
- 配置控制寄存器 0 的 CLK_SEL 为 1，选择 OSC 32K。
- 配置控制寄存器 0 的 WIN_EN 打开窗口模式，下限 WIN_LOWER 的值是 00（选择计时器超时时间的 4/8），上限在下限的基础上增加超时时间的 3/8，则配置 WIN_UPPER 的值为 6（6 / 16 + 下限值）。
- 若期待 EWDG 在超时后产生一个复位信号，配置控制寄存器 1 的超时复位使能（OT_RST_EN）。若希望未按规定要求喂狗产生一个中断，则配置控制寄存器 1 的喂狗操作违例中断使能（REF_FAIL_INT_EN）和喂狗保护解锁失败中断使能（UNL_REF_FAIL_INT_EN）。这样在喂狗失败或者喂狗解锁失败会产生中断操作
- 注意在更新配置寄存器 0 和配置寄存器 1 时要保证奇偶校验通过，数值为 1 的位数是偶数。
- 配置使能寄存器 WDT_EN，将 1 写入 WDOG_EN，看门狗开始工作
- 当计时器在允许喂狗的窗口期准备喂狗时，首先解锁喂狗保护。将喂狗保护寄存器（REF_PROT）里的初始密码循环左移的结果写入到 REF_PROT 寄存器中解锁喂狗操作，同时喂狗保护寄存器里的密码更新到了初始密码循环左移的结果。
- 在 512 个总线时钟内向喂狗寄存器（WDT_REFRESH_REG）写入保留字 32'h5A45524F 完成喂狗操作。

46.6.2 配置参考：寄存器配置锁定和解锁

在配置寄存器已经锁定后希望更新配置寄存器 1，将解锁失败的行为由中断改成复位。

- 将配置保护寄存器的配置更新时间（UPD_OD_TIME）配置成 2，希望在配置解锁后的 512 个周期（$128*2^2$）内完成配置。将初始密码 PSD 写入 UPD_PSD。
- 将控制寄存器 0 的寄存器保护使能（CFG_LOCK）打开。
- EWDG 使能后（使能寄存器写 1），配置保护功能打开，如果未经解锁去更新控制寄存器和复位数值寄存器位产生违例
- 希望解锁时，先将密码写入配置保护寄存器解锁配置保护。写入使能寄存器位 0x0 停止 EWDG（推荐，防止在临界状态下产生意外情况）。然后在 512 个系统时钟周期内更新控制寄存器 1 将喂狗操作违例复位使能（REF_FAIL_RST_EN）打开，配置使能寄存器 0x01 重新启动 EWDG，同时配置保护功能在 EWDG 工作后会自动重新开启。

©Shanghai HPMICRO Semiconductor Co., Ltd.

47 通讯外设概述

本章节介绍了本产品的通讯外设。

本产品上的通讯设备包括 8 个 UART，4 个 SPI，4 个 I2C，4 个 CAN，1 个 ENET 和 1 个 USB。

47.1 通用异步收发器 UART

本产品支持 8 个通用异步收发器，支持与外部设备实现用于双向异步通信。

8 个通用异步收发器位于系统电源域，称为 UART0~7。

47.2 串行外设总线 SPI

本产品支持 4 个串行外设总线 SPI，支持与外部设备实现全双工，同步的通信。SPI 支持经典单向 2 路数据线模式，即 MISO，MOSI，也支持双向 2 路，4 路数据线模式，即 Dual-SPI 和 Quad-SPI。

47.3 集成电路总线 I2C

本产品支持 4 个集成电路总线 I2C。I2C 支持标准模式最大 100Kbps，快速模式最大 400Kbps 和快速 + 模式最大 1Mbps。

47.4 控制器局域网 MCAN

本产品支持 4 个控制器局域网 MCAN0~3，MCAN 遵循 CAN 总线协议 2.0A 和 2.0B 协议，并支持 CAN-FD 协议。

本产品上，MCAN 支持时间触发 CAN 通信，MCAN 可以通过精确时间协议模块 PTPC 的时间戳输出端口直接载入时间戳信息。

47.5 精确时间协议模块 PTPC

本产品支持 1 个精确时间协议模块 PTPC。PTPC 支持 2 套时间戳，可以生成秒和纳秒为分辨率的精确时间戳信息供网络不同节点间同步时钟。

PTPC 支持 2 个时间戳输出端口，分别连接到 CAN0~3，CAN 模块可以从这些端口直接载入时间戳信息。

PTPC 支持 2 个时间戳输入捕获信号 CAP0 和 CAP1，支持根据输入捕获信号捕获当前的时间戳。CAP0 和 CAP1 来自互联管理器 TRGM。PTPC 支持在时间戳匹配时，输出 2 个时间戳输出比较 CMP0 和 CMP1。CMP0 和 CMP1 输出到互联管理器 TRGM。

47.6 以太网控制器 ENET

本产品支持 1 个以太网控制器 ENET。ENET 支持 IEEE802.3 标准以太网 MAC，支持 10/100/1000 Mbps 数据传输速率，支持 RMII、RGMII 和 MII 模式的 PHY。

本产品上，ENET 控制器支持事件输出信号 EVTO，可以把 ENET 的 PTP 输出 0~1 通过 EVTO0~1 经过 IO 输出。

©Shanghai HPMICRO Semiconductor Co., Ltd.

47.7 通用串行总线 USB

本产品支持 1 个通用串行总线 USB，USB 集成 HS PHY，支持 USB2.0 低速，全速，和高速传输。USB 支持 Host，Device 和 OTG 模式。

本产品上，USB 控制器支持输出 USB 的 SOF (帧起始 Start of Frame) 信号。

可以通过互联管理器 TRGM 连接到片上的其他模块。

©Shanghai HPMICRO Semiconductor Co., Ltd.

48 通用异步收发器 UART

本章节介绍通用异步收发器 UART 的功能和特性。

48.1 特性总结

本章节介绍通用异步收发器 UART 的主要特性：

- 支持 5~9 位数据长度，支持地址匹配
- 可配置停止位：1 位，1.5 位或者 2 位
- 可配置奇偶校验位：奇校验，偶校验，粘校验位
- 支持 DMA 数据传输
- 支持可配置波特率，支持独立的波特率生成时钟
- 支持硬件流控
- 支持奇偶校验错误，数据 FIFO 溢出等错误检测
- 32 字节的 TXFIFO 和 RXFIFO
- 支持 RX IDLE 状态标志
- 和 TRIGGER MUX 配合，支持硬件触发传输
- 支持各类中断

UART 的框图如图 62。




图 62: UART 框图

48.2 功能描述

本章节描述通用异步收发器 UART 的功能。

48.2.1 UART 发送

UART 发送端由 TX FIFO 和 TX 移位寄存器和 TX 控制器组成。

TX FIFO 包含待发送的数据，并将数据传送到 TX 移位寄存器。

TX 移位寄存器为并行-串行转换器，把发送数据转换成串行的比特流。

TX 控制器在发送一个数据时，会生成一个 START 位，一个可配置的奇偶校验位 PARITY 位，和一个长度可配的停止位。用户可以LCR寄存器 (Line Control Register) 来配置奇偶效验位和停止位。

TXFIFO 的写入口是THR寄存器 (Transmitter Holding Register)。用户需要把FCR寄存器 (FIFO Control Register) 的 FIFOE 位置 1，来打开 TXFIFO。

©Shanghai HPMICRO Semiconductor Co., Ltd.

48.2.2 UART 接收

UART 接收端由 RX FIFO 和 RX 移位寄存器和 RX 控制器组成。

RX 控制器使用波特率控制模块生成的过采样时钟，对输入的每一位进行采样，并把收到的每一位移入 RX 移位寄存器。

RX 移位寄存器对数据进行串行-并行转换，并把数据存入 RX FIFO。

RX FIFO 的读入口是RBR寄存器 (Receiver Buffer Register)，用户需要把FCR寄存器 (FIFO Control Register) 的 FIFOE 位置 1，来打开 RXFIFO。

RX 控制器支持检测接收数据过程中的错误，如奇偶校验位错误，停止位错误，RX FIFO 溢出等。

48.2.3 空闲检测

Uart 空闲检测：空闲检测分为发送空闲检测和接收空闲检测。

以接收空闲检测为例进行介绍：空闲检测用于检测 uart 处于空闲的时间，可以分为引脚空闲和内部 uart 状态机空闲，由 IDLE_CFG 的 TX_IDLE_COND 位进行区分，该功能当空闲检测使能位 IDLE_CFG 的 RX_IDLE_EN 为 1 时打开。

当空闲时间达到 IDLE_CFG 的 RX_IDLE_THR 设定的时间时（以 bit 为单位进行计数），可以触发中断，接收线上设定时间内（RX_IDLE_THR 设定）没有数据时，触发 IIR2 的 RXIDLE_FLAG 代表的中断，发送空闲检测原理同接收空闲检测。

48.2.4 地址匹配

使能地址匹配，可以利用最高位区分地址还是数据，以 9bit 模式为例进行介绍，对于非 9bit 模式，地址为字符数减一，也即 8bit 模式时，地址有效位 7bit，最高位区分地址还是数据。

发送时：每个字符发 9bit，第 9bit 为 1 表示地址，为 0 表示数据，发送时将第一个字符的第 9bit 置 1，作为地址发送出去，具体地址由软件配置。

接收时：9bit 模式，看收到的第一个字符第 9bit 是否为 1，为 1 的话会去匹配地址，ADDR_CFG 中设置了 ADDR0、ADDR1 两个地址进行匹配，可以根据需要进行选择。

48.2.5 波特率控制

波特率控制模块对 UART 时钟分频，得到波特率时钟，分频器为 16 位长，分别位于 2 个寄存器中，每个寄存器存放 8 位分频值。分频值的 MSB 位于DLM寄存器 (Divisor Latch MSB)，而 LSB 位于DLL寄存器 (Divisor Latch LSB)。

UART 时钟与波特率的比率就是过采样率，过采样率OSC存放在OSCR寄存器 (Over Sample Control Register)。OSC默认值为 16。

分频值的公式如 (48.2.5)：

$$Divisor = \frac{f_{uart_clock}}{Baudrate \times OSR}$$

RX 控制器利用过采样时钟对输入数据进行采样。假设过采样率OSC为 16 当检测到输入信号第一个下降沿时 (起始 START 位)，计数器从 1 开始计数直到 16，在计数到 8 时，RX 控制器对输入数据采样。计数器在计数到 16 后，会复位到 1，以此采样下一位数据，循环往复，直到停止 STOP 位。TX 控制器同样利用过采样时钟来生成输出数据流。

©Shanghai HPMICRO Semiconductor Co., Ltd.

48.2.6 Modem 控制器

Modem 控制器提供 Modem 控制功能，也支持自动流控，可以进一步降低软件控制开销。

UART 的发送接收流控通过 RTS / CTS 握手实现。流控可以避免因为数据传输速率超过数据消化速率而引起的 overrun 错误。

UART 支持自动流控，包括 auto-RTS 和 auto-CTS 功能，前者用于数据接收，后者用于数据发送。

打开 auto-RTS 功能时，UART 的 RTS 输出需要连接到对方 UART 的 CTS 信号。

- N 是 RX FIFO 的触发阈值
- Bn 是 RX FIFO 接收到的字节数目
- 当 $B_n \geq N$ 时，RTS 置低
- 当 $B_n < N$ 时，RTS 会自动置高，提示对方 UART 可以发送数据

打开 auto-CTS 功能时，UART 的 CTS 输入连接到对方 UART 的 RTS 信号。UART 只有在 CTS 检测到输入低时，才会发送数据。CTS 必须在当前传输数据的停止 STOP 位发出前置高，这样 UART 才能不发出下一个数据。

DE 流控引脚：流控的是数据的方向，适用于半双工 UART 通信，DE 引脚为高电平时，表示当前处于发送数据的模式，外部设备进行数据接收，DE 引脚信号可用于外部 UART 设备切换发送和接收模式。

48.2.7 Loopback 模式

UART 支持 Loopback 模式。

Loopback 模式打开时，UART 的 TX 连接到 RX，RTS 连接到 CTS。通过THR寄存器发出的数据可以从RBR寄存器接收到。

48.2.8 中断

uart 支持的中断主要包括：接收空闲中断、发送空闲中断、地址匹配中断、数据丢失中断、流控中断、接收状态中断、发送状态中断、接收数据有效中断、字符超时中断等。

通过配置中断使能寄存器 IER（0x24），UART 可以支持上述中断，具体中断种类和详细介绍，可通过 IIR2（0x0C）（中断识别寄存器 2）进行区分，建议使用 IIR2 操作中断，不使用 IIR。

48.2.9 DMA

UART 支持发送 DMA 请求和接收 DMA 请求。

用户通过FCR寄存器配置 RX FIFO 的触发阈值RFIFOT，当 RX FIFO 接收的数据超过阈值时，生成 DMA 接收请求。

当用户通过FCR寄存器配置 TIME_RXDMA_DIS 为 1 时，DMA 只有在触发阈值时搬数据，TIMEOUT 不会搬数数据。

当配置 TIME_RXDMA_DIS 为 0 时，RX FIFO 的数据不到阈值，且 4 字节时间没有新的数据时，也会生成 DMA 接收请求，将 FIFO 中剩余数据送出，避免小于阈值的数据无法接收的情况。

用户通过FCR寄存器配置 TX FIFO 的触发阈值TFIFOT，当 TX FIFO 的待发送数据少于阈值时，生成 DMA 发送请求。

©Shanghai HPMICRO Semiconductor Co., Ltd.

48.3 寄存器说明

UART 的寄存器列表如下：

UART0 base address: 0xF0040000

UART1 base address: 0xF0044000

UART2 base address: 0xF0048000

UART3 base address: 0xF004C000

UART4 base address: 0xF0050000

UART5 base address: 0xF0054000

UART6 base address: 0xF0058000

UART7 base address: 0xF005C000

PUART base address: 0xF4124000

地址偏移	名称	描述	复位值
0x0004	IDLE_CFG	空闲配置寄存器	0x00000000
0x0008	ADDR_CFG	地址匹配寄存器	0x00000000
0x000C	IIR2	中断识别寄存器 2	0x00000001
0x0010	CFG	配置查询寄存器	0x00000000
0x0014	OSCR	过采样控制寄存器	0x00000010
0x0018	FCRR	FIFO 控制寄存器配置	0x00000000
0x001C	MOTO_CFG	电机系统控制寄存器	0x00000000
0x0020	RBR	接收缓冲寄存器（当 DLAB=0 时）	0x00000000
0x0020	THR	发送缓冲寄存器（当 DLAB=0 时）	0x00000000
0x0020	DLL	分频参数低位寄存器（当 DLAB=1 时）	0x00000001
0x0024	IER	中断使能寄存器（当 DLAB=0 时）	0x00000000
0x0024	DLM	分频参数高位寄存器（当 DLAB=1 时）	0x00000000
0x0028	IIR	中断 ID 寄存器	0x00000001
0x0028	FCR	FIFO 控制寄存器	0x00000000
0x002C	LCR	传输控制寄存器	0x00000000
0x0030	MCR	流量控制寄存器	0x00000000
0x0034	LSR	传输状态寄存器	0x00000000
0x0038	MSR	流控状态寄存器	0x00000000
0x003C	GPR	通用存储寄存器	0x00000000

表 192: UART 寄存器列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

48.4 寄存器详细信息

UART 的寄存器详细说明如下：

48.4.1 IDLE_CFG (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TX_IDLE_COND	TX_IDLE_EN	TX_IDLE_THR								RSVD				RXEN	RSVD	RX_IDLE_COND	RX_IDLE_EN	RX_IDLE_THR							
N/A						RW	RW	RW								N/A				RW	N/A	RW	RW	RW							
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	x	x	x	x	0	x	0	0	0	0	0	0	0	0	0	0

IDLE_CFG [31:0]

位域	名称	描述
25	TX_IDLE_COND	发送空闲检测条件 0 - TX 引脚为高电平时认为是空闲 1 - UART 状态机为空闲时认为是空闲
24	TX_IDLE_EN	使能 UART 发送空闲检测 0 - 禁用 1 - 使能
23-16	TX_IDLE_THR	串口发送空闲检测的阈值（以 bit 为单位）
11	RXEN	UART 接收使能 0 - 将输入信号强制为高电平，防止 RX 引脚跳动导致的错误接收 1 - 正常工作，输入信号反应 RX 引脚的状态 软件需要在配置 pinmux 后将此位置位
9	RX_IDLE_COND	接收空闲检测条件 0 - RX 引脚为高电平时认为是空闲 1 - UART 状态机为空闲时认为是空闲
8	RX_IDLE_EN	使能 UART 接收空闲检测 0 - 禁用 1 - 使能 使用地址匹配功能时需打开
7-0	RX_IDLE_THR	串口接收空闲检测的阈值（以 bit 为单位）

IDLE_CFG 位域

48.4.2 ADDR_CFG (0x8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD											TXEN_9BIT	RXEN_ADDR_MSB	RXEN_9BIT	A1_EN	A0_EN	ADDR1									ADDR0							
N/A											RW	RW	RW	RW	RW	RW									RW							
x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADDR_CFG [31:0]

位域	名称	描述
20	TXEN_9BIT	设置 9bit 发送模式，将第一个字符 MSB 设置作为地址标志，其他字符设置为 0。
19	RXEN_ADDR_MSB	在接收中设置使用 MSB 作为地址标志（实际上，该操作在软件正确设置地址 0/地址 1 中的 MSB 时完成） 清零：使用第一个字符作为地址 仅在使能地址匹配功能时使用
18	RXEN_9BIT	设置使用 9bit 接收模式，仅当 rxen_addr_msb 置 1 时有效
17	A1_EN	使能地址 1 与第一个字符比较 如果 a1_en 或 a0_en, 地址不匹配，则不会接收数据 如果 ~a1_en 或 ~a0_en, 会正常接收所有数据 注意：如果使能了地址匹配功能应当设置 idle_timeout_en
16	A0_EN	使能地址 0 与第一个字符比较
15-8	ADDR1	地址 1 在 9bit 模式，这是一个完整的地址字节 对于其他模式（8/7/6/5bit），MSB 应当被设置为地址标志 如果希望地址 0 在 8 位模式下被匹配，应当设置 addr1 为 0x80
7-0	ADDR0	地址 0

ADDR_CFG 位域

48.4.3 IIR2 (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXIDLE_FLAG	TXIDLE_FLAG	ADDR_MATCH	ADDR_MATCH_IDLE	DATA_LOST	LSR_ERRF_STS	LSR_BREAK_STS	LSR_FRAMING_STS	LSR_PARITY_STS	LSR_OVERRUN_STS	RSVD														FIFOED		RSVD		INTRID			
W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	N/A														RO		N/A		RO			
0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0	1

IIR2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	RXIDLE_FLAG	UART 接收空闲标志位，在 rxd 引脚为高电平且 rx idle timeout 后产生，写 1 清 0 0 - UART 忙 1 - UART 空闲
30	TXIDLE_FLAG	UART 发送空闲标志位，在 txd 引脚为高电平且 tx idle timeout 后产生，写 1 清 0 0 - UART 忙 1 - UART 空闲
29	ADDR_MATCH	地址匹配标志，在地址匹配功能使能且地址匹配时产生，写 1 清 0 注意：在使能 DMA 时，地址字节此时会被 DMA 搬走，用户可以等到随后的地址匹配空闲中断查看全部的数据（包括地址）
28	ADDR_MATCH_IDLE	地址匹配和接收空闲中断，在地址匹配事件发生后接收总线空闲时产生，写 1 清 0
27	DATA_LOST	数据丢失标志位，在地址匹配前数据丢失时产生，写 1 清 0 当地址匹配事件未发生时，它不会出现
26	LSR_ERRF_STS	接收 fifo 错误标志位，在 fifo 模式下，出现奇偶校验错误、帧错误或传输打断错误时产生，写 1 清 0
25	LSR_BREAK_STS	传输打断标志位，在出现传输打断错误时产生，写 1 清 0
24	LSR_FRAMING_STS	帧错误标志位，在出现帧格式错误时产生，写 1 清 0
23	LSR_PARITY_STS	奇偶校验错误标志位，在出现奇偶校验错误时产生，写 1 清 0
22	LSR_OVERRUN_STS	接收数据过载标志位。 当 32 字节同步 FIFO 满且 1 字节异步 FIFO 满，再接收到数据时，会触发该中断 写 1 清 0
7-6	FIFOED	当 FIFO 被使能（FIFOE 位为 1）时，FIFOED 的值为 0x3

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	INTRID	中断 ID 6: 接收状态 当发生 overrun 错误，奇偶校验错误，帧错误或 line break 时产生 读寄存器 LSR 清零 4: 接收数据有效 如果 FIFOE 不使能，表示接收到一个数据在 RBR 中 如果 FIFOE 使能，表示接收到的数据达到 RFIFOT 触发水平 通过读接收缓存寄存器 RBR 直到剩余数据小于设置的触发水平 清零 0xC: 字符超时 当 FIFOE 被使能，没有字符从接收 FIFO 中被移出或移入，并且 在最后四个字符时间内接收 FIFO 中至少有一个字符 读接收寄存器 RBR 直到 FIFO 为控清零 2: 发送缓存寄存器空 如果 FIFOE 不使能，表示 1 字节的 THR 为空 如果 FIFOE 使能，表示整个 16 字节的发送 FIFO 为空 向 THR 写入数据清零或读取 IIR 清零该位 0: modem 状态 当 modem 状态寄存器 MSR 的 bit[3:0] 的值不是 0 时置位，指示 下列事件中的一种发生： Clear To Send (CTS), Data Set Ready (DSR), Ring Indicator (RI), or Data Carrier Detect (DCD) 读 MSR 清零该位

IIR2 位域

48.4.4 CFG (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FIFOSIZE	
N/A																														RO	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	FIFOSIZE	RXFIFO 和 TXFIFO 深度： 0：16 字节 1：32 字节 2：64 字节 3：128 字节

CFG 位域

48.4.5 OSCR (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											OSC				
N/A																											RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	0	0	0	0

OSCR [31:0]

位域	名称	描述
4-0	OSC	过采样率设置： OSC<=8：过采样率为 8 OSC>8：过采样率为 OSC 的值 OSC 设置值必须是非 0 的偶数，若写入了奇数则会被自动转换为一个偶数值；写 0 可能会导致错误。

OSCR 位域

48.4.6 FCRR (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMA_STOP_EN	DMA_STOPPED_WRITE_CLEAR	RSVD				BAUD_ACT_ENJ_PCLK	TMOUT_RXDMA_DIS	FIFOT4EN	RSVD		TFIFOT4					RSVD			RFIFOT4					RFIFOT		TFIFOT		DMAE	TFIFORST	RFIFORST	FIFOE
RW	WO	N/A				RW	RW	RW	N/A		RW					N/A			RW					RW		RW		RW	WO	WO	RW
0	0	x	x	x	x	0	0	0	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0

FCRR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	DMA_STOP_EN	使能 dma stopped 功能
30	DMA_STOPPED_WRITE_CLEAR	dma stopped 功能通过写 1 清 0
25	BAUD_ACT_ENJ_PCLK	1：使得波特率计数器保持一直打开的状态
24	TMOUT_RXDMA_DIS	1：关闭 RX FIFO 超时 dma 请求，只有在 FIFO 内数据达到门限才会启动 dma 0：RX FIFO 超时（4 个字符时间）后，启动 dma，将 FIFO 内不满门限的数据传输出去，避免一次 UART 传输，不满门限的数据会留到下一次传输才上传。
23	FIFOT4EN	1：使用 4bit 宽度的 fifo 门限（TFIFOT4 和 RFIFOT4） 0：使用 2bit 位宽的 fifo 门限（TFIFOT 和 RFIFOT）
20-16	TFIFOT4	发送 fifo 门限 0-1 字节 ... 0x1F - 32 字节 当 fifo 中的数据量小于门限值时产生 tx_dma_req
12-8	RFIFOT4	接收 fifo 门限 0-1 字节 ... 0x1F - 32 字节 当 fifo 中的数据量达到门限值时产生 rx_dma_req 同时会产生 rxdata 中断如果该中断使能
7-6	RFIFOT	接收 FIFO trigger level
5-4	TFIFOT	发送 FIFO trigger level
3	DMAE	DMA 使能 0-不使能 1-使能
2	TFIFORST	发送 FIFO 复位，写 1 会清除发送 FIFO 中的所有数据并复位指针，该位自动清零
1	RFIFORST	接收 FIFO 复位，写 1 会清除接收 FIFO 中的所有数据并复位指针，该位自动清零
0	FIFOE	FIFO 使能。 写 1 会使能发送 FIFO 和接收 FIFO，该位发生翻转时会复位所有的 FIFO

FCRR 位域

48.4.7 MOTO_CFG (0x1C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SWTRG	RSVD						TXSTOP_OPT	TXPRE_DLY								TXSTP_BITS								HWTRG_EN	TRG_MODE	TRG_CLR_RFIFO	TXSTOP_INSERT	RSVD			
WO	N/A						RW	RW								RW								RW	RW	RW	RW	N/A			
0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x

MOTO_CFG [31:0]

位域	名称	描述
31	SWTRG	软件触发。不能同时使用软件和硬件触发，否则结果状态未知 硬件自动清零
24	TXSTOP_OPT	将 baud_mx 设置为 txstop_bits 计数器，用于控制停止位之后的 DE 延迟。
23-16	TXPRE_DLY	如果设置为非零值，将在“START”位之前对“DE”进行断言，单位为时钟分频后的 DLL/DLM。
15-8	TXSTP_BITS	发送停止位长度 当 TXSTOP_INSERT 使能时，设置的停止位长度会被加到每一个字节 0-1bit 0xff-256bits
7	HWTRG_EN	设置硬件触发（由电机系统触发）
6	TRG_MODE	设置触发模式 软件需要先将需要的数据写入发送缓冲中，此时 UART 将不会开始传输 用户需要发送触发信号（硬件或软件），UART 将发送所有的数据直到发送 FIFO 为空 注意：硬件触发信号通过 trgmux 的脉冲信号
5	TRG_CLR_RFIFO	设置在发送触发 (硬件或软件) 时, 清除接收 fifo，以避免接收不期望的数据在接收 fifo
4	TXSTOP_INSERT	使能插入停止位在每个发送字节直到发送 fifo 为空 注意：当该位被设置时，此时不支持 1.5/2 功能，LCR.STB 应当被设置为 0

MOTO_CFG 位域

48.4.8 RBR (0x20)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																					RX_BREAK_ERR	FRAMING_ERR	PARITY_ERR	RBR							
N/A																					RO	RO	RO	RO							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

RBR [31:0]

位域	名称	描述
10	RX_BREAK_ERR	可查看每 byte 数据是否发生 break error（包括中间态）
9	FRAMING_ERR	可查看每 byte 数据是否发生 framing error（包括中间态）
8	PARITY_ERR	可查看每 byte 数据是否发生 parity error（包括中间态）
7-0	RBR	接收数据读取

RBR 位域

48.4.9 THR (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								THR							
N/A																								WO							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

THR [31:0]

位域	名称	描述
7-0	THR	发送数据写入

THR 位域

48.4.10 DLL (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DLL							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	1

DLL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-0	DLL	当 DLAB 为 1 时，该寄存器配置分频参数的低 8 位

DLL 位域

48.4.11 IER (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ERXIDLE	ETXIDLE	EADDRM	EADDRM_IDLE	EDATLOST	LSR_ERRF_IRQ_EN	LSR_BREAK_IRQ_EN	LSR_FRAMING_IRQ_EN	LSR_PARITY_IRQ_EN	LSR_OVERRUN_IRQ_EN	RSVD																		EMSI	ELSI	ETHEI	ERBI
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A																		RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

IER [31:0]

位域	名称	描述
31	ERXIDLE	接收空闲中断使能: 0 - 当检测到 UART 空闲时，不触发中断 1 - 当检测到 UART 空闲时，触发空闲中断
30	ETXIDLE	使能发送空闲中断
29	EADDRM	使能地址匹配中断
28	EADDRM_IDLE	使能地址匹配并接收空闲中断
27	EDATLOST	使能数据丢失中断
26	LSR_ERRF_IRQ_EN	使能传输错误中断
25	LSR_BREAK_IRQ_EN	使能传输打断中断
24	LSR_FRAMING_IRQ_EN	使能帧格式错误中断
23	LSR_PARITY_IRQ_EN	使能奇偶校验错误中断
22	LSR_OVERRUN_IRQ_EN	使能数据过载中断
3	EMSI	流控中断使能： 当自动流控功能关闭时，CTS 状态的变化会触发中断。 当自动流控使能时，流控中断不会被使能，CTS 状态用来自动控制发送行为。
2	ELSI	接收状态中断使能
1	ETHEI	发送状态中断使能

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	ERBI	接收数据有效中断使能 character 超时中断使能

IER 位域

48.4.12 DLM (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DLM							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

DLM [31:0]

位域	名称	描述
7-0	DLM	当 DLAB 为 1 时，该寄存器配置分频参数的高 8 位

DLM 位域

48.4.13 IIR (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXIDLE_FLAG												RSVD												FIFOED		RSVD		INTRID			
W1C												N/A												RO		N/A		RO			
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0	1

IIR [31:0]

位域	名称	描述
31	RXIDLE_FLAG	UART 空闲标志位 0 - UART 忙 1 - UART 空闲 注意：写 1 清此位时，注意不要改写 FCR 寄存器，因为 FCR 寄存器和 IIR 寄存器是同一个地址。 建议用 IIR2 操作中断
7-6	FIFOED	当 FIFO 被使能（FIFOE 位为 1）时，FIFOED 的值为 0x3

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	INTRID	中断 ID 6: 接收状态 当发生 overrun 错误，奇偶校验错误，帧错误或 line break 时产生 读寄存器 LSR 清零 4: 接收数据有效 如果 FIFOE 不使能，表示接收到一个数据在 RBR 中 如果 FIFOE 使能，表示接收到的数据达到 RFIFOT 触发水平 通过读接收缓存寄存器 RBR 直到剩余数据小于设置的触发水平 清零 0xC: 字符超时 当 FIFOE 被使能，没有字符从接收 FIFO 中被移出或移入，并且 在最后四个字符时间内接收 FIFO 中至少有一个字符 读接收寄存器 RBR 直到 FIFO 为控清零 2: 发送缓存寄存器空 如果 FIFOE 不使能，表示 1 字节的 THR 为空 如果 FIFOE 使能，表示整个 16 字节的发送 FIFO 为空 向 THR 写入数据清零或读取 IIR 清零该位 0: modem 状态 当 modem 状态寄存器 MSR 的 bit[3:0] 的值不是 0 时置位，指示 下列事件中的一种发生： Clear To Send (CTS), Data Set Ready (DSR), Ring Indicator (RI), or Data Carrier Detect (DCD) 读 MSR 清零该位

IIR 位域

48.4.14 FCR (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								RFIFOT		TFIFOT		DMAE	TFIFORST	RFIFORST	FIFOE
N/A																								WO		WO		WO	WO	WO	WO
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

FCR [31:0]

位域	名称	描述
7-6	RFIFOT	接收 FIFO trigger level, 使用 2bit 宽门限，0x0-1 字节…0x3-4 字节当 fifo 中的数据量达到门限值时产生 rx_dma_req,
5-4	TFIFOT	发送 FIFO trigger level，使用 2bit 宽门限，0x0-1 字节…0x3-4 字节当 fifo 中的数据量小于门限值时产生 tx_dma_req

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	DMAE	DMA 使能
2	TFIFORST	发送 FIFO 复位，写 1 会清除发送 FIFO 中的所有数据并复位指针，该位自动清零
1	RFIFORST	接收 FIFO 复位，写 1 会清除接收 FIFO 中的所有数据并复位指针，该位自动清零
0	FIFOE	FIFO 使能。 写 1 会使能发送 FIFO 和接收 FIFO，该位发生翻转时会复位所有的 FIFO

FCR 位域

48.4.15 LCR (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DLAB	BC	SPS	EPS	PEN	STB	WLS	
N/A																								RW	RW	RW	RW	RW	RW	RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

LCR [31:0]

位域	名称	描述
7	DLAB	分频参数访问控制位，为 1 时访问相关寄存器会定向到分频参数控制
6	BC	break 控制
5	SPS	固定奇偶校验位： 1：parity bit 会固定为 0 或 1，根据 EPS 位设定 0：parity bit 不固定
4	EPS	奇偶校验选择： 1：偶校验（data 和 parity bits 中有偶数个 1） 0：奇校验
3	PEN	奇偶校验使能，使能后在发送数据时一个校验位会被放置在第一个 STOP 之前，在接收数据时会进行校验位检查
2	STB	STOP 位数量： 0：1 位 1：STOP 位的数量基于 WLS 的设置， WLS 为 0 时，STOP 为 1.5 位 WLS 为 1，2，3 时，STOP 为 2 位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	WLS	word 长度设置 0：5 位 1：6 位 2：7 位 3：8 位

LCR 位域

48.4.16 MCR (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										AFE	LOOP	RSVD		RTS	RSVD
N/A																										RW	RW	N/A		RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	x

MCR [31:0]

位域	名称	描述
5	AFE	自动流控使能： 0：关闭 1：当 RTS 为 0 时，仅 CTS 做自动流控，当 RTS 为 1 时，CTS 和 RTS 自动流控都使能
4	LOOP	loopback 使能
1	RTS	请求 RTS 流控：设为 1 时，RTS 信号输出 0

MCR 位域

48.4.17 LSR (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RXIDLE	TXIDLE	RSVD									RFIFO_NUM					RSVD			TFIFO_NUM					ERRF	TEMT	THRE	LBREAK	FE	PE	OE	DR
RO	RO	N/A									RO					N/A			RO					RO	RO	RO	RO	RO	RO	RO	RO
0	0	x	x	x	x	x	x	x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0

LSR [31:0]

位域	名称	描述
31	RXIDLE	接收空闲标志
30	TXIDLE	发送空闲标志
20-16	RFIFO_NUM	接收 FIFO 中的数据数量

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
12-8	TFIFO_NUM	发送 FIFO 中的数据数量
7	ERRF	接收 FIFO 错误： 在 FIFO 模式下，当出现了奇偶校验错误，帧错误或者传输打断时该位会置 1。 该位读清零。
6	TEMT	该位为 1 时，表示发送 FIFO 为空且移位寄存器已经完成移位，意味着 UART 已经完成了所有待发送的数据，当前 uart 内不包含任何数据。 当 TEMT 状态被触发时，通常意味着可以安全地将 UART 连接的发送引脚设置为逻辑高电平，或者用于其他用途。
5	THRE	该位为 1 时，意味着发送 FIFO 空，没有待发送的数据，这个状态通常用于指示可以向 Transmitter Holding Register 或者 FIFO 中写入新的数据，以便发送。 如果该位对应中断使能，则会触发中断
4	LBREAK	传输打断。 当 RXD 信号拉低持续超过一个 full-word 时该位会被置 1。 一个 full-word 包括 START，data，parity 和 STOP 位。 该位读清零。
3	FE	帧错误。 当接收的 STOP 位为低时该位置 1。 该位读清零。
2	PE	奇偶校验错误。 该位读清零。
1	OE	接收数据过载。
0	DR	接收数据就绪。 存在有效的接收数据时该位置 1。 在所有接收数据被读取后该位清零。

LSR 位域

48.4.18 MSR (0x38)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											CTS	RSVD			DCTS
N/A																											RO	N/A			RC
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	0

MSR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	CTS	CTS 信号状态： 0：CTS 输入为高电平 1：CTS 输入为低电平
0	DCTS	该位置 1 表示在上次该位被读取之后，CTS 输入信号曾发生了翻转。

MSR 位域

48.4.19 GPR (0x3C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DATA							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

GPR [31:0]

位域	名称	描述
7-0	DATA	一字节的存储寄存器

GPR 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

49 串行外设总线 SPI

串行外设总线 SPI 支持主机模式和从机模式。主机模式下可以控制多种外设，从机模式下可以接受主机的请求完成数据交换。

49.1 模块功能

- 支持主机模式和从机模式；
- MSB 先行和 LSB 先行可配置；
- 时钟频率可配置；
- 支持 DMA 数据传输；
- 支持 DSPI 和 QSPI 模式；
- 支持时钟极性和相位可配置；
- Tx_FIFO 和 Rx_FIFO 深度均为 8 word；

49.2 功能描述

本小节分为 4 个部分，分别描述主机模式、从机模式、DSPI 模式和 QSPI 模式。主机和从机模式主要描述初始化和传输格式。DSPI 和 QSPI 模式主要描述它们和普通模式的区别。

本模块架构图如下图所示。SPI 通过六个引脚与外部设备进行连接：

- SCLK：串口时钟线，由主机产生提供给从机设备；
- CS：从机设备选择线，选择从设备后实现主从数据交换；
- MOSI：主机输出、从机输入线；
- MISO：主机输入、从机输出线；
- DATA2：QSPI 模式数据线 2；
- DATA3：QSPI 模式数据线 3。




图 63: SPI 结构图

当在普通模式下，即在 TRANSFMT[MOSIBIDIR]=0，MOSI 传输方向是从主机到从机设备，MISO 传输方向是从从机到主机。在主机模式下可以通过 TRANSFMT[CPOL] 和 TRANSFMT[CPHA] 设置 SPI 传输的极性和相位。其中，SPI 在时钟线 SCLK 的上升沿或者下降沿发送数据，在相反的时钟有效沿接收数据。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 64: SPI 数据时序图

49.2.1 主机模式

SPI 在主机模式下，发起传输控制。在主机模式下，通过配置总线对 SPI 传输格式、传输控制以及接口时序进行配置。

其中传输格式包括命令、地址和数据字段。亦可以禁用命令和地址字段，仅进行纯数据字段传输。

接口时序包括 SCLK 的频率、CS 有效到 SCLK 有效沿的最短时间和 CS 高电平的最短时间。主机模式下，需要对接口时序寄存器 TIMING 进行配置。

主机模式的发送/接收可以通过寄存器访问完成，也可以在 CTRL[TXTHRES] / CTRL[RXTHRES] 设置好阈值后使用 DMA 完成数据传输。SPI 控制器支持发送/接收缓冲阈值中断，减轻流控的软件负担。控制器也支持传输结束后进入中断以及其他中断等。

此外，SPI 允许软件直接控制引脚信号。在 DIRECTIO 寄存器中进行配置，由此实现特殊的时序。

SPI 模块可以最大支持 4 个从机片选，其片选信号可以通过 CTRL 控制寄存器的 [CS_EN] 位域进行控制，每个比特控制一个 cs 引脚，从机数据需要查看具体的封装信息。




图 65: SPI 两种传输格式

©Shanghai HPMICRO Semiconductor Co., Ltd.

49.2.2 从机模式

SPI 传输格式寄存器 TRANSFMT[SLVMODE]=1 时，SPI 配置成从机模式。从机模式下不需要配置 SPI 的接口时序寄存器 TIMING。并且，SPI 作为从机时，要求 SCLK 频率小于等于 SPI 时钟频率的 1/4。

从机模式下，控制器接收接口上的信号，把信号解释为命令、填充和数据。命令和填充字段固定为 8 位，数据段的长度由接收到的命令和寄存器的设置决定。

从机模式下，内部配置有固定的命令可以直接使用，该模式下还可以支持用户在寄存器中自定义的任意 8bit 命令。对于用户自定义指令，数据段格式由寄存器配置。例如，传输模式被设置成（填充，写入），填充周期为 (dummyCnt+1)*((DataLen+1)/IO 宽度)，填充阶段字段被丢弃，之后的数据保存到数据寄存器。

49.2.3 DSPI 模式

寄存器 TRANSCTRL[DUALQUAD]=1 时，SPI 被配置成 DSPI 模式。在此模式下，配置 TRANSFMT[MOSIBIDIR]=1，MOSI、MISO 变成半双工传输，以此提高获得两倍的带宽。

DSPI 模式下提供两种传输方式。一种传输方式是地址和数据均使用 MOSI 和 MISO 两线传输。另一种方式下，只有数据通过 MOSI 和 MISO 两线传输。传输方式可以通过寄存器 TRANSCTRL 配置。




图 66: DSPI 地址两线传输格式图

49.2.4 QSPI 模式

寄存器 TRANSCTRL[DUALQUAD]=2 时，配置成 QSPI 模式。在此模式下，配置 TRANSFMT[MOSIBIDIR]=1，MOSI、MISO、DATA2 以及 DATA3 变成半双工传输，以此提高获得四倍的带宽。

QSPI 模式下提供两种传输方式。一种方式地址和数据均使用 MOSI、MISO、DATA2 和 DATA3 四线传输。另一种方式下，只有数据使用 MOSI、MISO、DTAT2 和 DATA3 四线传输。传输方式可以通过寄存器 TRANSCTRL 配置。




图 67: QSPI 地址两线传输格式图

©Shanghai HPMICRO Semiconductor Co., Ltd.

49.2.5 启动传输与命令值

SPI 模块作为主机模式时，是通过在命令寄存器（CMD）写入相应的指令后开始进行传输（读操作或者写操作）。例如，SPI 模块设置主机模式，且在传输控制寄存器中同时禁用命令段和地址段（即主机进行纯数据模式进行传输），此时在命令寄存器中写入值 0xFF 后，主机将开始传输（此时 SPI 并不会发送出指令值）。例如，用户设置 SPI 模块作为主机模式，使用 DMA 方式将指定地址的数据以纯数据格式发送给从机，完成 DMA 配置后，在命令寄存器中写入 0xFF 后，SPI 模块便将通过 DMA 获取数据后发送出去。如果用户需要如此再次传输，在命令寄存器再写入 0xFF 即可。

如果 SPI 模块作为主机时，在传输控制寄存器中启用命令段，在命令寄存器中写入对应的指令值，SPI 模块将开始传输，SPI 模块将指令值发送出来。

SPI 模块作为从机时，能够支持一些指令的操作。例如，接收到命令值为 0x05 时，将会以 SPI 模块返回从机状态寄存器（SLVST）。其返回长度为 32 比特。以下表格是 SPI 作为从机模式时，所支持的操作。

指令值	操作内容
0x05	以 SPI 模式读取 SPI 从机状态寄存器值，32 比特
0x15	以 DSPI 模式读取 SPI 从机状态寄存器值，32 比特
0x25	以 QSPI 模式读取 SPI 从机状态寄存器值，32 比特
0x0B	以 SPI 模式读取 SPI 从机中的 FIFO 值
0x0C	以 DSPI 模式读取 SPI 从机中的 FIFO 值
0x0E	以 QSPI 模式读取 SPI 从机中的 FIFO 值
0x51	以 SPI 模式存入到 SPI 从机中的 FIFO
0x52	以 DSPI 模式存入到 SPI 从机中的 FIFO
0x54	以 QSPI 模式存入到 SPI 从机中的 FIFO

表 193: SPI 从模式支持的命令值

49.2.6 FIFO 阈值、中断与 DMA

SPI 模块的 Tx_FIFO 和 Rx_FIFO 深度均为 8 word，在 FIFO 阈值相关设置时需要注意 FIFO 的深度。FIFO 的深度可以从 CONFIG 寄存器中的 [TXFIFOSIZE] 和 [RXFIFOSIZE] 位域得到。FIFO 阈值的相关设置会影响 SPI 模块的中断和 DMA 功能。

用户依据需求可以在 INTREN 寄存器中进行使能 SPI 模块的中断功能。SPI 模块在主机模式下支持如下的中断：

- 传输完成中断；
- 发送 Tx_FIFO 阈值中断（当 Tx_FIFO 里的有效数据小于或者等于发送阈值触发）；
- 接收 Rx_FIFO 阈值中断（当 Rx_FIFO 里的有效数据大于或者等于发送阈值触发）；

SPI 在从机模式下支持如下的中断：

- 接收命令中断（使能命令字段下有效）；
- 发送 Tx_FIFO 阈值中断（当 Tx_FIFO 里的有效数据小于或者等于发送阈值触发）；
- 接收 Rx_FIFO 阈值中断（当 Rx_FIFO 里的有效数据大于或者等于发送阈值触发）；
- 发送 Tx_FIFO 欠载中断；
- 接收 Rx_FIFO 溢出中断；

SPI 模块的在 CTRL 寄存器中的 [TXDMAEN] 和 [RXDMAEN] 使能 DMA 功能。SPI 模块触发 DMA 进行传

©Shanghai HPMICRO Semiconductor Co., Ltd.

输的 FIFO 阈值在 [TXTHRES] 和 [RXTHRES] 位域进行设置。

49.3 SPI 配置简单说明

49.3.1 主机模式下使用 DMA 的命令–地址–数据字段发送

1、确认 SPI 状态寄存器（0x034 STATUS）的 SPIACTIVE=0，保证前一次 SPI 传输完成；

2、依据需求对 SPI 的传输格式寄存器（0x010 TRANSFMT）进行配置；

3、依据需求对 SPI 的传输控制寄存器（0x020 TRANSCTRL）进行配置；

4、按照需求设置 SPI 控制寄存器（0x030 CTRL）发送 FIFO 阈值；

5、按照需求对 SPI 寄存器（0x040 TIMING）配置接口时序；

6、依据需求设置中断，如传输完成后进入中断：配置 SPI 中断使能状态寄存器（0x038 INTREN[ENDINTEN]=1）；

7、设置 DMA 控制器，确认数据从内存移动到 SPI 的数据寄存器（0x02c DATA）；

8、按照需求将地址写入 SPI 地址寄存器（0x028 ADDR）；

9、将命令写入 SPI 命令寄存器（0x024 CMD）；

10、等待数据完成后进入中断，读取 SPI 中断状态寄存器（0x03c INTRST）检查状态位。

49.3.2 主机模式下不使用 DMA 的纯数据发送

1、确认 SPI 状态寄存器（0x034 STATUS）的 SPIACTIVE 为零，保证前一次 SPI 传输完成；

2、依据需求对 SPI 的传输格式寄存器（0x010 TRANSFMT）进行配置；

3、依据需求对 SPI 的传输控制寄存器（0x020 TRANSCTRL）进行配置，禁用命令和地址字段，将 TRANSFMT[CMDEN]=0，TRANSFMT[ADDREN]=0；

4、按照需求对 SPI 寄存器（0x040 TIMING）配置接口时序；

5、依据需求设置中断，如传输完成后进入中断：配置 SPI 中断使能状态寄存器（0x038 INTREN[ENDINTEN]=1）；

6、将数据写入 SPI 数据寄存器（0x02c DATA）；

7、将命令寄存器 CMD 中填入 0xFF，此时开始进行数据传输；

8、等待数据完成后进入中断，读取 SPI 中断状态寄存器（0x03c INTRST）检查状态位。

49.4 SPI 寄存器列表

SPI0 base address: 0xF0070000

SPI1 base address: 0xF0074000

SPI2 base address: 0xF0078000

SPI3 base address: 0xF007C000

地址偏移	名称	描述	复位值
0x0004	WR_TRANS_CNT	写入数据长度	0x00000000
0x0008	RD_TRANS_CNT	读取数据长度	0x00000000
0x0010	TRANSFMT	数据格式	0x00020780
0x0014	DIRECTIO	直接管脚控制	0x00003100


©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0020	TRANSCTRL	传输控制	0x00000000
0x0024	CMD	命令寄存器	0x00000000
0x0028	ADDR	地址寄存器	0x00000000
0x002C	DATA	数据寄存器	0x00000000
0x0030	CTRL	控制寄存器	0x00000000
0x0034	STATUS	状态寄存器	0x00000000
0x0038	INTREN	中断使能寄存器	0x00000000
0x003C	INTRST	中断状态	0x00000000
0x0040	TIMING	接口时序	0x00000000
0x0060	SLVST	从机状态	0x00000000
0x0064	SLVDATACNT	从机数据计数	0x00000000
0x0068	SLVDATAWCNT	WCnt	0x00000000
0x006C	SLVDATARCNT	RCnt	0x00000000
0x007C	CONFIG	配置寄存器	0x00004311

表 194: SPI 寄存器列表

49.5 SPI 寄存器描述

49.5.1 WR_TRANS_CNT (0x4)



WR_TRANS_CNT [31:0]

位域	名称	描述
31-0	WRTRANCNT	写入数据长度。 WrTranCnt 表示 SPI 写入数据长度。实际传输长度为（WrTranCnt+1）。 WrTranCnt 仅在 TransMode 为 0、1、3、4、5、6 或 8 时生效。 数据单位的大小（位宽度）由传输格式寄存器的 DataLen 字段定义。 对于传输模式 0，WrTranCnt 必须等于 RdTranCnt。

WR_TRANS_CNT 位域

49.5.2 RD_TRANS_CNT (0x8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RDTRANCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RD_TRANS_CNT [31:0]

位域	名称	描述
31-0	RDTRANCNT	读取数据长度，RdTranCnt 表示从 SPI 总线接收的数据长度。实际接收长度为（RdTranCnt+1）。 RdTransCnt 仅在 TransMode 为 0、2、3、4、5、6 或 9 时生效。 数据单位由传输格式寄存器的 DataLen 字段定义。 对于传输模式 0，WrTranCnt 必须等于 RdTranCnt。

RD_TRANS_CNT 位域

49.5.3 TRANSFMT (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD														ADDRLEN		RSVD			DATALEN					DATAMERGE	RSVD		MOSIBIDIR	LSB	SLVMODE	CPOL	CPHA
N/A														RW		N/A			RW					RW	N/A		RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	x	x	x	0	0	1	1	1	1	x	x	0	0	0	0	0

TRANSFMT [31:0]

位域	名称	描述
17-16	ADDRLEN	地址长度： 0x0:8 位， 0x1:16 位， 0x2:24 位， 0x3:32 位。
12-8	DATALEN	数据单位长度 实际位数为（DataLen+1）
7	DATAMERGE	允许数据合并模式，该模式在写入时自动拆分数据，在读取时合并数据。 此位仅在 DataLen=0x7 时生效。在数据合并模式下，对数据寄存器的每次写入将传输写入数据的所有四个字节；从数据寄存器读取的每个数据将检索四个字节的接收数据，作为单个字数据。 当禁用数据合并模式时，只有数据寄存器的最小（DataLen+1）有效位对读/写操作有效；不会执行自动数据拆分/合并。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	MOSIBIDIR	常规模式下的双向 MOSI： 0x0:MOSI 是单向信号， 0x1:MOSI 是双向信号。
3	LSB	传输顺序： 0x0：高位先行， 0x1：低位先行。
2	SLVMODE	主/从模式选择： 0x0：主模式， 0x1：从模式。
1	CPOL	SPI 时钟极性： 0x0: 空闲态为低电平， 0x1: 空闲态为高电平。
0	CPHA	SPI 时钟相位： 0x0：奇数 SCLK 边沿采样， 0x1：偶数 SCLK 边沿采样。

TRANSFMT 位域

49.5.4 DIRECTIO (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							DIRECTIOEN	RSVD		HOLD_OE	WP_OE	MISO_OE	MOSI_OE	SCLK_OE	CS_OE	RSVD		HOLD_O	WP_O	MISO_O	MOSI_O	SCLK_O	CS_O	RSVD		HOLD_I	WP_I	MISO_I	MOSI_I	SCLK_I	CS_I
N/A							RW	N/A		RW	RW	RW	RW	RW	RW	N/A		RW	RW	RW	RW	RW	RW	N/A		RO	RO	RO	RO	RO	RO
x	x	x	x	x	x	x	0	x	x	0	0	0	0	0	0	x	x	1	1	0	0	0	1	x	x	0	0	0	0	0	0

DIRECTIO [31:0]

位域	名称	描述
24	DIRECTIOEN	启用直接引脚控制： 0x0：禁用， 0x1：启用。
21	HOLD_OE	允许 HOLD 引脚的输出。
20	WP_OE	允许 WP 引脚的输出。
19	MISO_OE	允许 MISO 引脚的输出。
18	MOSI_OE	允许 MOSI 引脚的输出。
17	SCLK_OE	允许 SCLK 引脚的输出。
16	CS_OE	允许 CS 引脚的输出。
13	HOLD_O	HOLD 引脚的输出值。
12	WP_O	WP 引脚的输出值。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11	MISO_O	SPI MISO 引脚输出值。
10	MOSI_O	SPI MOSI 引脚输出值。
9	SCLK_O	SCLK 引脚输出值。
8	CS_O	CS 引脚输出值。
5	HOLD_I	HOLD 引脚的状态。
4	WP_I	WP 引脚状态。
3	MISO_I	MISO 引脚状态。
2	MOSI_I	MOSI 引脚状态。
1	SCLK_I	SCLK 引脚状态。
0	CS_I	CS 引脚状态。

DIRECTIO 位域

49.5.5 TRANSCTRL (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SLVDATAONLY	CMDEN	ADDREN	ADDRFMT	TRANSMODE				DUALQUAD		TOKENEN	WRTRANCNT									TOKENVALUE	DUMMYCNT		RDTRANCNT										
RW	RW	RW	RW	RW				RW		RW	RW									RW	RW		RW										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRANSCTRL [31:0]

位域	名称	描述
31	SLVDATAONLY	纯数据模式（仅从模式）： 0x0：禁用纯数据模式， 0x1：启用纯数据模式。 注：此模式仅在常规模式下有效，因此 MOSIBiDir、DualQuad 和 TransMode 应设置为 0。
30	CMDEN	启用命令段（仅主模式）： 0x0：禁用命令段， 0x1: 启用命令段。
29	ADDREN	启用地址段（仅主模式）： 0x0：禁用地址段， 0x1: 启用地址段。
28	ADDRFMT	SPI 地址段格式（仅主模式）： 0x0：常规（1 位）模式， 0x1：数据段（2 线/4 线）相同。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27-24	TRANSMODE	传输模式，传输顺序可以是 0x0：同时读写， 0x1：仅写， 0x2：只读， 0x3：写，读， 0x4：读、写， 0x5：写、填充、读， 0x6：读、填充、写， 0x7：无数据（必须在主模式下启用 CmdEn 或 AddrEn）， 0x8：填充，写， 0x9：填充，读， 0xa~0xf: 保留。
23-22	DUALQUAD	SPI 数据段格式： 0x0：1 线模式， 0x1：2 线模式， 0x2：4 线模式， 0x3：保留。
21	TOKENEN	启用令牌（仅主模式），在 SPI 读取地址段后的 1 字节的令牌。应在 TokenValue 中选择特殊令牌的值。 0x0：禁用令牌， 0x1：启用令牌。
20-12	WRTRANCNT	写入数据长度。 WrTranCnt 表示 SPI 写入数据长度。实际传输长度为（WrTranCnt+1）。 WrTranCnt 仅在 TransMode 为 0、1、3、4、5、6 或 8 时生效。数据单位的大小（位宽度）由传输格式寄存器的 DataLen 字段定义。 对于传输模式 0，WrTranCnt 必须等于 RdTranCnt。
11	TOKENVALUE	令牌值（仅主模式），SPI 读取地址段后的令牌。 0x0：令牌值 =0x00， 0x1：令牌值 =0x69。
10-9	DUMMYCNT	填充数据长度。实际填充长度为（DummyCnt+1）。 SPI 接口上的填充周期数为（DummyCnt+1）*（（DataLen+1）/SPI IO 宽度），在填充数据段，数据引脚被置于高阻抗中。 DummyCnt 仅用于 TransMode 5、6、8 和 9，其具有填充数据段。
8-0	RDTRANCNT	读取数据长度，RdTranCnt 表示从 SPI 总线接收的数据长度。实际接收长度为（RdTranCnt+1）。 RdTransCnt 仅在 TransMode 为 0、2、3、4、5、6 或 9 时生效。数据单位由传输格式寄存器的 DataLen 字段定义。 对于传输模式 0，WrTranCnt 必须等于 RdTranCnt。

TRANSCTRL 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

49.5.6 CMD (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CMD							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

CMD [31:0]

位域	名称	描述
7-0	CMD	SPI 命令。

CMD 位域

49.5.7 ADDR (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADDR [31:0]

位域	名称	描述
31-0	ADDR	SPI 地址（仅主模式）。

ADDR 位域

49.5.8 DATA (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	DATA	对于写操作，数据传输到 TX FIFO。低字节先行。如果 TX FIFO 满且状态寄存器的 SPIActive 位为 1，总线被阻塞并插入等待状态。 对于读操作，数据从 RX FIFO 读取。低字节先行。如果 RX FIFO 空且状态寄存器的 SPIActive 位为 1，总线被阻塞并插入等待状态。 FIFO 将 SPI 传输和软件的速度的缓冲。当 TX FIFO 为空时，SPI 传输将暂停，直到更多数据写入 TX FIFO；当 RX FIFO 满时，SPI 传输将暂停，直到 RX FIFO 中有更多空间。 如果写入 TX FIFO 的数据多于写入传输数量（WrTranCnt），剩余数据保留在 TX FIFO 中，下次传输或 TX FIFO 复位清除。

DATA 位域

49.5.9 CTRL (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			CMD_OP	CS_EN				TXTHRES								RXTHRES								RSVD			TXDMAEN	RXDMAEN	TXFIFORST	RXFIFORST	SPIRST
N/A			RW	RW				RW								RW								N/A			RW	RW	RW	RW	RW
x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	0	0	0	0	0

CTRL [31:0]

位域	名称	描述
28	CMD_OP	使能在写入 CMD 后才能产生 DMA tx req 和 TXFIFOINT 中断 (仅主模式下)
27-24	CS_EN	从机序号选择使能，每个比特控制一个从机选择信号
23-16	TXTHRES	TXFIFO 阈值，TX 数据小于或等于 TX FIFO 阈值时，发出 TXFIFO 中断或 DMA 请求。
15-8	RXTHRES	RXFIFO 阈值，RX 数据大于或等于 RX FIFO 阈值时，发出 RXFIFO 中断或 DMA 请求。
4	TXDMAEN	TX DMA 启用。
3	RXDMAEN	RX DMA 启用。
2	TXFIFORST	发送 FIFO 复位，写 1 复位，复位后自动清零。 将该位置 1 时需要 polling 该位为 0 后才能继续操作，否则后续操作有可能异常。
1	RXFIFORST	接收 FIFO 复位，写 1 复位，复位后自动清零。 将该位置 1 时需要 polling 该位为 0 后才能继续操作，否则后续操作有可能异常。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	SPIRST	SPI 复位，写 1 复位，复位后自动清零。 将该位置 1 时需要 polling 该位为 0 后才能继续操作，否则后续操作有可能异常。

CTRL 位域

49.5.10 STATUS (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		TXNUM_7_6		RSVD		RXNUM_7_6		TXFULL	TXEMPTY	TXNUM_5_0						RXFULL	RXEMPTY	RXNUM_5_0						RSVD							SPIACTIVE
N/A		RO		N/A		RO		RO	RO	RO						RO	RO	RO						N/A							RO
x	x	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	0

STATUS [31:0]

位域	名称	描述
29-28	TXNUM_7_6	发送 FIFO 中的有效数据。
25-24	RXNUM_7_6	接收 FIFO 中的有效数据。
23	TXFULL	发送 FIFO 满标志。
22	TXEMPTY	发送 FIFO 空标志。
21-16	TXNUM_5_0	发送 FIFO 中的有效数据。
15	RXFULL	接收 FIFO 满标志。
14	RXEMPTY	接收 FIFO 空标志。
13-8	RXNUM_5_0	接收 FIFO 中的有效数据。
0	SPIACTIVE	SPI 寄存器编程正在进行中。 在主模式下，SPIActive 在写入 SPI 命令寄存器后变为 1，在传输完成后变为 0。 在从属模式下，SPI CS 信号被断言后，SPIActive 变为 1；SPI CS 信号被解除断言后，SPIActive 变为 0。 注意，由于时钟同步，当相应条件发生时，SPIActive 最多可能需要两个 spi_ 时钟周期才能改变。 注意：当使用直接 IO 控制或内存映射接口时，该位保持为 0。

STATUS 位域

49.5.11 INTREN (0x38)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CS_NEGEN	CS_POSEN	SLVCMDEN	ENDINTEN	TXFIFOINTEN	RXFIFOINTEN	TXFIFOURINTEN	RXFIFOORINTEN
N/A																								RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

INTREN [31:0]

位域	名称	描述
7	CS_NEGEN	启用检测到 cs 下降沿时产生中断（仅从模式）
6	CS_POSEN	启用检测到 cs 上升沿时产生中断（仅从模式）
5	SLVCMDEN	启用从机命令中断，在从模式下收到属命令时产生中断（仅从模式）。
4	ENDINTEN	启用 SPI 传输结束中断。SPI 传输结束时是否产生中断（在从模式下，读取结束不产生中断）。
3	TXFIFOINTEN	启用发送 FIFO 阈值中断。有效数据小于或等于 TX FIFO 阈值时是否产生中断。
2	RXFIFOINTEN	启用接收 FIFO 阈值中断。有效数据大于或等于 RX FIFO 阈值时是否产生中断。
1	TXFIFOURINTEN	启用发送 FIFO 欠载中断。发送 FIFO 数据耗尽时是否产生中断（仅从模式）。
0	RXFIFOORINTEN	启用接收 FIFO 溢出中断。接收 FIFO 溢出时是否产生中断（仅从模式）。

INTREN 位域

49.5.12 INTRST (0x3C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CS_NEGINT	CS_POSINT	SLVCMDINT	ENDINT	TXFIFOINT	RXFIFOINT	TXFIFOURINT	RXFIFOORINT
N/A																								W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

INTRST [31:0]

位域	名称	描述
7	CS_NEGINT	CS 下降沿中断（仅从模式）。
6	CS_POSINT	CS 上升沿中断（仅从模式）。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5	SLVCMDINT	从机命令中断（仅从模式）。
4	ENDINT	SPI 传输中断结束。
3	TXFIFOINT	TX FIFO 阈值中断。
2	RXFIFOINT	RX FIFO 阈值中断。
1	TXFIFOURINT	TX FIFO 欠载中断（仅从模式）。
0	RXFIFOORINT	RX FIFO 溢出中断（仅从模式）。

INTRST 位域

49.5.13 TIMING (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																		CS2SCLK		CSHT				SCLK_DIV							
N/A																		RW		RW				RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TIMING [31:0]

位域	名称	描述
13-12	CS2SCLK	CS 有效到 SCLK 边缘最短时间。SCLK_ 周期 *（CS2SCLK+1）/2。
11-8	CSHT	CS 高电平的最短时间。SCLK_ 周期 *（CSHT+1）/2。
7-0	SCLK_DIV	时钟源和 SPI 接口 SCLK 之间的时钟频率比。F(SCLK)=F(SPI)/((SCLK_DIV+1)*2)。 当 SCLK_DIV 是 0xff 时，SCLK 频率应与 SPI 时钟源同频。

TIMING 位域

49.5.14 SLVST (0x60)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													UNDERRUN	OVERRUN	READY	USR_STATUS															
N/A													W1C	RW	RW	RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SLVST [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	UNDERRUN	上次传输中发生数据不足。
17	OVERRUN	上次传输中发生数据溢出。
16	READY	SPI 准备就绪。除从机模式下读取状态，该位都会在传输结束后清零。
15-0	USR_STATUS	自定义的状态标志。

SLVST 位域

49.5.15 SLVDATACNT (0x64)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						WCNT										RSVD						RCNT									
N/A						RO										N/A						RO									
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0

SLVDATACNT [31:0]

位域	名称	描述
25-16	WCNT	从机发送数据计数。
9-0	RCNT	从机接收数据计数。

SLVDATACNT 位域

49.5.16 SLVDATAWCNT (0x68)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SLVDATAWCNT [31:0]

位域	名称	描述
31-0	VAL	

SLVDATAWCNT 位域

49.5.17 SLVDATARCNT (0x6C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VAL																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SLVDATARCNT [31:0]

位域	名称	描述
31-0	VAL	

SLVDATARCNT 位域

49.5.18 CONFIG (0x7C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	SLAVE	RSVD				QUADSPI	DUALSPI	TXFIFOSIZE				RXFIFOSIZE			
N/A																	RO	N/A				RO	RO	RO				RO			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	x	x	x	x	1	1	0	0	0	1	0	0	0	1

CONFIG [31:0]

位域	名称	描述
14	SLAVE	支持从机模式。
9	QUADSPI	支持 4 线模式。
8	DUALSPI	支持 2 线模式。
7-4	TXFIFOSIZE	发送 FIFO 的深度： 0x0:2 个字， 0x1:4 个字， 0x2:8 个字， 0x3:16 个字， 0x4:32 个字， 0x5:64 个字， 0x6:128 字。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	RXFIFOSIZE	接收 FIFO 的深度： 0x0:2 个字， 0x1:4 个字， 0x2:8 个字， 0x3:16 个字， 0x4:32 个字， 0x5:64 个字， 0x6:128 字。

CONFIG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

50 集成电路总线 I2C

本章节介绍 I2C 的功能和特性。

50.1 特性总结

本章节介绍 I2C 的主要特性：

- 支持标准模式 (100Kb/s)，快速模式 (400Kb/s) 和快速模式 +(1Mb/s)
- 可配置主从模式
- 支持 7 位和 10 位地址模式
- 支持广播呼叫地址 (general call address)
- 自动时钟延展 (clock stretching)
- 可配置的时钟/数据时序
- 支持直接内存访问 (DMA)
- 4 字节 FIFO

I2C 的框图如图 68。




图 68: I2C 框图

50.2 功能描述

本章节描述 I2C 的功能。

50.2.1 主要功能

通过 SETUP 寄存器的 MASTER 位可配置 I2C 工作在主机模式或者从机模式。作为 I2C 主机，该控制器能够高效的发起传输。每个传输由 4 个阶段组成：起始，地址，数据和结束。在起始阶段会产生 START 操作，在地址阶段发送地址，在数据阶段 1 个或多个数据字节被传送，在结束阶段产生 STOP 操作。每个阶段都能够独立控制是否执行。

作为 I2C 从机，当 I2C 传输的地址与寄存器 ADDR 的地址匹配时，该控制器被选定，可配置 INTEN 寄存器的 ADDRHIT 位使控制器产生中断来通知软件准备后续的操作。如果收到广播呼叫地址，控制器会响应 ACK 并将 STATUS 寄存器的 GENCALL 位置 1。

当软件没有准备好下一个字节的发送数据或者接收数据时 FIFO 已满，控制会自动延展 I2C 总线时钟来暂停总线传输。主机模式和从模式都支持自动时钟延展。

控制器默认使能了自动响应，即除了最后一个字节外每接收一个字节数据都会自动发出 ACK，软件可通过使能 ByteReceive 中断来禁止自动响应功能，在每个字节接收完毕后决定是否发送 ACK 响应。

©Shanghai HPMICRO Semiconductor Co., Ltd.

50.2.2 时序配置

I2C 时序参数在 SETUP 寄存器中配置，所有参数的单位都是 I2C 模块功能时钟 (CLK_TOP_I2Cx) 的时钟周期数。由于这些可配参数的位数有限，当功能时钟频率非常高时，时序参数的位宽可能无法满足配置要求，因此控制器提供了 TPM 寄存器用来设置时序参数乘数，该乘数能够扩展时序参数的范围。TPM 寄存器的修改应该在 I2C 总线空闲且 I2C 控制器关闭 (寄存器 SETUP 的 IICEN 位为 0) 时进行。

以下以 CLK_TOP_I2C 频率 40MHz 且 TPM 等于 0 为例来说明时序参数配置。

毛刺过滤：在 SCL 和 SDA 输入信号上可被过滤掉的脉冲宽度，由 SETUP 寄存器的 T_SP 位定义，计算公式如 (6):

$$PulseWidth = T_SP \times Clk_Period \times (TPM + 1) \tag{6}$$

对于快速模式和快速模式 +，要求 50ns 以下的毛刺必须被过滤掉，计算可得 T_SP 应为 2.

数据建立时间 (Data Setup Time)：数据建立时间定义了在 SCL 上升沿之前 SDA 应该保持稳定的时间，由 SETUP 寄存器的 T_SUDAT 位设置，计算公式如 (7):

$$SetupTime = (2 \times Clk_Period) + (2 + T_SP + T_SUDAT) \times Clk_Period \times (TPM + 1) \tag{7}$$

对于标准模式，数据建立时间要求为 250ns 时，可得 T_SUDAT 应设为 4。

数据保持时间 (Data Hold Time)：数据保持时间定义了 SCL 下降沿之后应保持稳定的时间，由 SETUP 寄存器的 T_HDDAT 位设置，计算公式如 (8):

$$HoldTime = (2 \times Clk_Period) + (2 + T_SP + T_HDDAT) \times Clk_Period \times (TPM + 1) \tag{8}$$

对于标准模式，数据保持时间要求为 300ns 时，可得 T_HDDAT 应设为 6。

总线时钟频率：I2C 总线时钟频率由 SETUP 寄存器的 T_SCLHI 位和 T_SCLRATIO 位定义，计算公式如 (9)和(10)

$$SCL\ HighPeriod = (2 \times Clk_Period) + (2 + T_SP + T_SCLHI) \times Clk_Period \times (TPM + 1) \tag{9}$$

$$SCL\ LowPeriod = (2 \times Clk_Period) + (2 + T_SP + T_SCLHI \times T_SCLRATIO) \times Clk_Period \times (TPM + 1) \tag{10}$$

50.2.3 主机模式

不使用 DMA 的数据发送：

1. 设置时序参数
2. 配置主机模式 MASTER=1 并使能控制器 IICEN=1
3. 设置数据长度 DATACNT，传输方向 DIR 和传输阶段选择 PHASE_START/ADDR/DATA/STOP
4. 配置目标从机地址 ADDRESS
5. 设置 CMPL 使传输完成时产生中断，设置 FIFOEMPTY 使 FIFO 空时产生中断
6. 写 0x1 到 COMMAND 寄存器来启动传输
7. 等待中断：若 FIFO 为空则通过写 DATA 寄存器来存入数据，若所有数据已存入 FIFO 则关闭 FIFO 空中断，否则重复步骤 7；若传输完成则检查 ADDRHIT 确保目标从机正确接收了传输，CMPL 寄存器写 1 清除中断，跳转到步骤 8。
8. 关闭所有中断，检查 DATACNT 以确保所有数据传输完成

不使用 DMA 的数据接收：

1. 设置时序参数

©Shanghai HPMICRO Semiconductor Co., Ltd.

2. 配置主机模式 MASTER=1 并使能控制器 IICEN=1
3. 设置数据长度 DATACNT，传输方向 DIR 和传输阶段选择 PHASE_START/ADDR/DATA/STOP
4. 配置目标从机地址 ADDRESS
5. 设置 CMPL 使传输完成时产生中断，设置 FIFOFULL 使 FIFO 满时产生中断
6. 写 0x1 到 COMMAND 寄存器来启动传输
7. 等待中断：若 FIFO 为满则通过从 DATA 寄存器来读出数据，若所有数据已存入 FIFO 则关闭 FIFO 空中断，否则重复步骤 7；若传输完成则检查 ADDRHIT 确保目标从机正确接收了传输，CMPL 寄存器写 1 清除中断，跳转到步骤 8。
8. 关闭所有中断，检查 DATACNT 以确保所有数据传输完成

使用 DMA 的数据发送：

1. 设置时序参数
2. 配置主机模式 MASTER=1，使能控制器 IICEN=1，使能 DMA 功能 DMAEn=1
3. 配置 DMA 控制器 IP
4. 设置数据长度 DATACNT，传输方向 DIR 和传输阶段选择 PHASE_START/ADDR/DATA/STOP
5. 配置目标从机地址 ADDRESS
6. 设置 CMPL 使传输完成时产生中断
7. 写 0x1 到 COMMAND 寄存器来启动传输
8. 等待中断，检查 DATACNT 以确保所有数据传输完成

50.2.4 从机模式

不使用 DMA 的数据传输：

1. 设置从机地址
2. 设置时序参数
3. 配置从机模式 MASTER=0 并使能控制器 IICEN=1
4. 使能地址命中中断 ADDRHIT 和传输完成中断 CMPL
5. 等待地址命中中断：读取传输方向 DIR，查看 GENCALL 确认是否是广播呼叫。若 DIR 方向为从机接收，则使能 FIFO 满中断并跳转到步骤 6；若 DIR 方向为从机发送，则使能 FIFO 空中断并跳转到步骤 7
6. 从机接收：等待 FIFO 满中断，读取数据，直到收到传输完成中断
7. 从机发送：等待 FIFO 空中断，写入数据，直到收到传输完成中断
8. 检查 DATACNT 寄存器确认传输数据量，清除传输完成中断

使用 DMA 的数据传输：

1. 设置从机地址
2. 设置时序参数
3. 配置从机模式 MASTER=0 并使能控制器 IICEN=1
4. 使能地址命中中断 ADDRHIT 和传输完成中断 CMPL
5. 等待地址命中中断：读取传输方向 DIR，如果不是期望的传输方向，则跳转到不使用 DMA 的数据传输流程。查看 GENCALL 确认是否是广播呼叫
6. 从机接收：等待 FIFO 满中断，读取数据，直到收到传输完成中断
7. 从机发送：等待 FIFO 空中断，写入数据，直到收到传输完成中断
8. 检查 DATACNT 寄存器确认传输数据量，清除传输完成中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

50.2.5 中断

I2C 支持的中断种类包括：传输完成中断、字节接收中断、字节发送中断、START 中断、STOP 中断、总线仲裁丢失中断、地址命中中断、FIFO 半空/半满中断、FIFO 满中断、FIFO 空中断等。

通过配置中断使能寄存器 INTEN（0x14），I2C 可以支持上述中断，具体中断种类和详细介绍，可通过 STATUS（0x18）寄存器进行区分。

50.2.6 DMA

I2C 支持 DMA 功能，支持主机模式和从机模式下的 DMA 操作。所需要的相关 DMA 配置，在本章关于主机模式和从机模式的介绍中，有使用 DMA 进行数据传输的详细描述。

50.3 I2C 寄存器

50.3.1 寄存器说明

I2C 的寄存器列表如下：

I2C0 base address: 0xF0060000

I2C1 base address: 0xF0064000

I2C2 base address: 0xF0068000

I2C3 base address: 0xF006C000

地址偏移	名称	描述	复位值
0x0010	CFG	配置查询寄存器	0x00000001
0x0014	INTEN	中断使能寄存器	0x00000000
0x0018	STATUS	状态寄存器	0x00000001
0x001C	ADDR	地址寄存器	0x00000000
0x0020	DATA	数据寄存器	0x00000000
0x0024	CTRL	控制寄存器	0x00905E00
0x0028	CMD	指令寄存器	0x00000000
0x002C	SETUP	设置寄存器	0x05252100
0x0030	TPM	时序参数乘数	0x00000000

表 195: I2C 寄存器列表

50.3.2 寄存器详细信息

I2C 的寄存器详细说明如下：

50.3.3 CFG (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FIFOSIZE	

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																														RO	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

CFG [31:0]

位域	名称	描述
1-0	FIFOSIZE	FIFO 深度： 0：2 字节 1：4 字节 2：8 字节 3：16 字节

CFG 位域

50.3.4 INTEN (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						CMPL	BYTERECV	BYTETRANS	START	STOP	ARBLOSE	ADDRHIT	FIFOHALF	FIFOFULL	FIFOEMPTY
N/A																						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

INTEN [31:0]

位域	名称	描述
9	CMPL	传输完成中断使能： 主机模式：一个 transaction 被正确发出且没有失去总线仲裁 从机模式：发送给本控制器的一个 transaction 传输完成
8	BYTERECV	字节接收中断使能： 当收到一个字节的数据后发出中断，该位设为 1 时会关闭自动 ACK 响应，软件需要控制 ACK 或 NACK 的发出。
7	BYTETRANS	字节发送中断使能： 当完成一个字节的发送后产生中断。
6	START	START 中断使能： 当探测到 START 或 repeated START 时产生中断。
5	STOP	STOP 中断使能： 当探测到 STOP 时产生中断。
4	ARBLOSE	总线仲裁丢失中断使能： 主机模式：当控制器失去总线仲裁时产生中断 从机模式：无效

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	ADDRHIT	地址命中中断使能： 主机模式：收到目标从机的 ACK 响应时产生中断 从机模式：地址匹配时产生中断
2	FIFOHALF	FIFO 半满/半空中断： 工作在数据接收状态时，当 FIFO 已被填充一半时产生中断。 工作在数据发送状态时，当 FIFO 空出一半空间时产生中断。 数据的发送和接收状态由传输的方向决定。
1	FIFOFULL	FIFO 满中断使能
0	FIFOEMPTY	FIFO 空中断使能

INTEN 位域

50.3.5 STATUS (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	LINESDA	LINESCL	GENCALL	BUSBUSY	ACK	CMPL	BYTERECV	BYTETRANS	START	STOP	ARBLOSE	ADDRHIT	FIFOHALF	FIFOFULL	FIFOEMPTY
N/A																	RO	RO	RO	RO	RO	W1C	W1C	W1C	W1C	W1C	W1C	W1C	RO	RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

STATUS [31:0]

位域	名称	描述
14	LINESDA	SDA 信号状态： 1：高电平 0：低电平
13	LINESCL	SCL 信号状态： 1：高电平 0：低电平
12	GENCALL	广播呼叫标志： 1：当前 transaction 为广播呼叫 0：非广播呼叫
11	BUSBUSY	总线繁忙标志： 总线上出现了 START 但尚未出现 STOP 时为繁忙状态，该位置 1。
10	ACK	记录上一次传输的 ACK 状态： 1：ACK 0：NACK

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9	CMPL	传输完成： 主机模式：一个 transaction 被正确发出且没有失去总线仲裁 从机模式：发送给本控制器的一个 transaction 传输完成 该状态位必须被清除，否则下一个 transaction 会被阻塞。
8	BYTERECV	一个字节数据已被接收
7	BYTETRANS	一个字节数据已被发送
6	START	START 或 repeated START 已被发送或接收
5	STOP	STOP 已被发送或接收
4	ARBLOSE	控制器已失去总线仲裁
3	ADDRHIT	主机模式：表示从机已发出响应 从机模式：表示 transaction 以本控制器为目标从机（包括广播呼叫）
2	FIFOHALF	数据发送状态下 FIFO 半空
1	FIFOFULL	FIFO 满
0	FIFOEMPTY	FIFO 空

STATUS 位域

50.3.6 ADDR (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						ADDR									
N/A																						RW									
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADDR [31:0]

位域	名称	描述
9-0	ADDR	从机地址： 对于 7 位地址模式，该寄存器的低 7 位有效

ADDR 位域

50.3.7 DATA (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DATA							
N/A																								RW							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

DATA [31:0]

位域	名称	描述
7-0	DATA	对该寄存器执行写操作会对 FIFO 进行 push，对该寄存器的读操作会对 FIFO 进行 pop

DATA 位域

50.3.8 CTRL (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATACNT_HIGH								RESET_LEN				RSVD					RESET_HOLD_SCKIN	RESET_ON	PHASE_START	PHASE_ADDR	PHASE_DATA	PHASE_STOP	DIR	DATACNT							
RW								RW				N/A					RW	RW	RW	RW	RW	RW	RW	RW							
0	0	0	0	0	0	0	0	1	0	0	1	0	0	0	0	0	1	0	1	1	1	1	0	0	0	0	0	0	0	0	0

CTRL [31:0]

位域	名称	描述
31-24	DATACNT_HIGH	byte 数量： 主机模式下：需要发送或接收的字节数，0 表示最大字节数。每次 byte 传输后该寄存器值减 1。 从机模式下：该寄存器的功能与 DMA 模式相关： 如果 DMA 关闭，该寄存器显示已向主机发送或从主机接收的字节数，当地址匹配时清零，每字节的数据传输后加 1。 如果 DMA 使能，该寄存器表示需要向主机发送或从主机接收的字节数，它不会清零且每字节的数据传输后减 1。
23-20	RESET_LEN	复位时钟个数，默认为 9。时钟高电平和低电平宽度由控制寄存器中 T_SCLHi 决定，50% 占空比
14	RESET_HOLD_SCKIN	设 1，会在复位期间将输入内部的 SCL 拉高，以免影响内部逻辑。
13	RESET_ON	设 1 开始复位，会在 SCL 上发送若干个时钟信号，时钟个数由 reset_len 寄存器决定。 复位完成后硬件自动清除此寄存器，软件不能通过写零清零。
12	PHASE_START	发送 START 使能，仅主机模式。
11	PHASE_ADDR	发送地址使能，仅主机模式。
10	PHASE_DATA	发送数据使能，仅主机模式。
9	PHASE_STOP	发送 STOP 使能，仅主机模式。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	DIR	传输方向： 主机模式下： 0：发送 1：接收 从机模式下： 0：接收 1：发送
7-0	DATACNT	byte 数量： 主机模式下：需要发送或接收的字节数，0 表示最大字节数。每次 byte 传输后该寄存器值减 1。 从机模式下：该寄存器的功能与 DMA 模式相关： 如果 DMA 关闭，该寄存器显示已向主机发送或从主机接收的字节数，当地址匹配时清零，每字节的数据传输后加 1。 如果 DMA 使能，该寄存器表示需要向主机发送或从主机接收的字节数，它不会清零且每字节的数据传输后减 1。

CTRL 位域

50.3.9 CMD (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													CMD		
N/A																													RW		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CMD [31:0]

位域	名称	描述
2-0	CMD	定义需要执行的操作： 0x0：无操作 0x1：发送一个数据 transaction，仅主机模式 0x2：发送一个 ACK 响应 0x3：发送一个 NACK 响应 0x4：清除 FIFO 0x5：复位该控制器，包括中断使能寄存器 当通过向该寄存器写 1 来发送 transaction 时，寄存器保持 0x1 的值直到传输完成。

CMD 位域

50.3.10 SETUP (0x2C)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			T_SUDAT					T_SP			T_HDDAT					RSVD		T_SCLRADIO	T_SCLHI									DMAEN	MASTER	ADDRESSING	IICEN
N/A			RW					RW			RW					N/A		RW	RW									RW	RW	RW	RW
0	0	0	0	0	1	0	1	0	0	1	0	0	1	0	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0

SETUP [31:0]

位域	名称	描述
28-24	T_SUDAT	定义 SCL 上升沿之前 SDA 的建立时间
23-21	T_SP	定义毛刺过滤的脉冲宽度
20-16	T_HDDAT	定义 SCL 下降沿之后 SDA 的保持时间
13	T_SCLRADIO	定义 SCL 占空比： 0：50% 占空比 1：低电平的持续时间约为高电平的 2 倍 仅主机模式有效。
12-4	T_SCLHI	定义 SCL 高电平时间，仅主机模式有效
3	DMAEN	DMA 使能
2	MASTER	配置主从模式： 1：主机模式 0：从机模式
1	ADDRESSING	I2C 地址模式： 1：10 位地址模式 0：7 位地址模式
0	IICEN	使能 I2C 控制器

SETUP 位域

50.3.11 TPM (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											TPM				
N/A																											RW				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TPM [31:0]

位域	名称	描述
4-0	TPM	时序参数乘数

TPM 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

51 控制器局域网 MCAN

本章节介绍控制器局域网 MCAN 的功能和特性。

51.1 概述

控制器局域网 MCAN 的特性如下：

- 支持 CAN 2.0B 协议，支持多达 8 字节的数据载荷, 数据速率可达 1Mbit/s;
- 支持 CAN FD 协议，支持多达 64 字节的数据载荷, 数据速率可达 8Mbit/s;
- 支持 1~1/16 的波特率预分频，配合系统 CAN 时钟分频器，可灵活配置波特率 ;
- 多个 MCAN 模块共享 HRAM（AHB SRAM，32KB）作为消息存储器
  - CPU 可以通过 AHB 访问 HRAM，不同 MCAN 模块通过配置消息 RAM 为不同地址（低 16 位地址即可），共享同一块 HRAM
  - 可灵活配置成不同的发送，接收缓冲器，过滤器，事件缓冲器。
- 可编程 ID CODE 位以及 MASK 位 ;
- PTB/STB 均支持支持单次发送模式 ;
- 支持静默模式 ;
- 支持回环模式 ;
- 支持待机模式 ;
- 支持捕捉传输的错误种类以及定位仲裁失败位置 ;
- 可编程的错误警告值 ;
- 符合 ISO 11898-1:2015
- 支持 AUTOSAR
- 支持 SAE J1939
- 支持调试
- 支持 DMA
- 根据 CiA 603 支持硬件时间戳
  - 16 组 32 位时间戳，或 8 组 64 位时间戳
  - TSU 可以使用自己的时间戳，也可以使用外部时间戳
  - 可以输出时间戳供系统其他 mcan 模块使用

51.2 CAN 架构图

本模块的结构图如图 69。各个主要单元的功能如下，

发送处理单元：控制着从消息存储到 can 核的发送传输，可以设置成最大有 32 个发送缓存，

接收处理单元：控制着哪些消息匹配可以接收，可以设置成最大有 64 个接收缓存。

can 核：can 核控制着发送接收移位寄存器，处理所有的 ISO 11898-1：2015 协议的功能，支持 11 位和 29 位标识符。

中断控制：处理产生以及清除中断。

消息存储接口以及消息存储：储存发送以及接收的消息。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 69: CAN 结构框图

51.3 管脚说明

表 196: CAN 管脚说明

管脚	方向	功能描述
CANn[1]_TXD	输出	CAN 总线数据输出
CANn_RXD	输入	CAN 总线数据输入
CANn_STANDBY	输出	CAN 控制器处于待机模式

[1] n=0,..,3

51.4 功能说明

51.4.1 CAN 一般说明

CAN 引脚功能

- CANn_TXD：CAN 总线输出数据。
- CANn_RXD：CAN 总线输入数据。
- CANn_STANDBY：当此信号为高时，表示 CAN 控制器处于待机模式，此时可以关掉 can 的时钟省电。

51.4.2 位时间

位时间指的是 CAN 总线的每个位的周期 T=1/波特率，由三部分组成如图图 70所示，

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 70: CAN 位时间

同步段：指的是在数值发生改变直到稳定的时候所需要的时间长度，在这里是固定的一个时间元。

位段 1：定义了采样的点，包括 can 标准里面定义的传播段和相位补偿段 1，它的周期是可以配置的，最大值是 16 个时间元，最小 1 个时间元。

位段 2：定义了传输点的位置，这个位段指的是 can 标准里的相位补偿段 2，它的周期是可以配置的，最大值是 8 个时间元，最小值是 1 个时间元。

重同步补偿宽度: 重同步补偿宽度 (SJW) 定义了延长或者缩短位段，它的值是可以配置的，最大为 4 个时间元，最小为 1 个时间元。

因此，各个段的时间计算如下：

时间单位 tq = (CAN_DBTP.DBRP[4:0] + 1) * can_tq_clk_period

同步段时间 = 1 * tq

位段 1 时间 = tq * (CAN_DBTP.DTSEG1[4:0] + 1)

位段 2 时间 = tq * (CAN_DBTP.DTSEG2[3:0] + 1)

例如，can 的时钟频率设置为 80MHz, 也就是 12.5ns, 如果想要配置波特率为 1M, 可以将时间单位 tq 配置为 8 时钟周期，也即将 CAN_DBTP.DBRP[4:0] 寄存器配置为 7，此时，一个时间单位被配置为 100ns, 同步时间段为 1*tq=100ns, 位段 1 时间可以根据采样点去设置，比如设置 CAN_DBTP.DTSEG1[4:0] 寄存器为 4 即位段 1 为 5tq = 500ns, 位段 2 时间可以根据要设置的波特率来确定，例如设置 1M 的波特率，那么位段 2 就需要配置为 1000ns-100ns-500ns=400ns, 即 CAN_DBTP.DTSEG2[3:0] 寄存器设置为 3. 综上，如果想要设置 1M 的波特率，在 can 的时钟频率为 80M 的情况下，可以配置 CAN_DBTP.DBRP[4:0] 寄存器为 7，CAN_DBTP.DTSEG1[4:0] 寄存器为 4，tq * (CAN_DBTP.DTSEG2[3:0] 寄存器为 3.

51.4.3 正常工作模式

当 CAN 初始化完成之后便可以把 cccr 寄存器的 init 位设置位 0，此时 CAN 控制器就会准备进行通信。当从 can 总线接收到的消息地址匹配 CAN 控制器设置的规则时，接收到的数据存到接收缓存或者接收的 FIFO0/1。放在发送缓存或者发送 FIFO0/1 里的数据在配完寄存器 TXBAR 也会自动的准备去发送到 CAN 总线。

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.4.4 CAN FD 工作模式

相对于普通模式，fd 的模式有两点不同，一是对数据部分的长度作了很大的扩充，DLC 最大支持 64 个字节。二是 can fd 帧的控制部分，数据部分以及校验部分处于更高的比特率。

can fd 可以通过设置 cccr 的 FDOE 位来使能，当使能 can fd 的时候，可以发送和接收 FD 帧，也可以发送和接收普通的帧。当发送缓存或者接收缓存里的 FDF 位是 0 的时候，can 控制器会把此时的帧解析成普通的帧，当 FDF 位为 1 的时候并且使能了 FDOE,can 控制器会解析成 FD 的帧。在实际使用的时候，系统启动后，所有的节点都在传输普通的帧格式，只有确定系统里的所有的节点都支持 CAN FD 的帧格式，那么所有的节点要一起转换成 FD 的操作。

CAN FD 的格式中，DLC 的含义和普通的 CAN 格式有些不同，DLC 的值是 0 到 8 的时候含义和普通的是一样的，9 到 15 的值的含义如表 197所示：

表 197: DLC 含义

DLC 的值	9	10	11	12	13	14	15
代表的字节数	12	16	20	24	32	48	64

51.4.5 静默模式

此模式可以通过设置 CCCR 的 MON 位为 1 来使能，在静默模式下（ISO11898-1:2015），can 控制器只收数据帧不发送数据帧，这种模式的好处是可以用来在不影响 can 总线的情况下观测 can 总线的数据流，其结构如图 71所示。




图 71: CAN 静默模式

51.4.6 待机模式

此模式可以通过设置 CCCR 的 CSR 位为 1 来使能，当设置了 CCCR 的 CSR 位为 1，can 控制器会等待所有的发送缓存里的任务完成，然后 CCCR 的 INIT 位被自动设置位 1 以防止用户增添新的任务，当成功进入待机

©Shanghai HPMICRO Semiconductor Co., Ltd.

模式后 CCCR 的 CSA 会变为 1，然后可以配置寄存器让 STANDBY 的输出为高，最后关掉输入的时钟来省电。当想退出待机模式的时候，首先要把 can 模块的时钟打开，然后写 CCCR 的 CSR 位为 0，最后软件在清 CCCR 的 INIT 位就可以唤醒。

51.4.7 外部环回模式

此模式可以通过设置 TEST 寄存器的 LBCK 位来使能，设置 TEST 寄存器前，需要设置 CCCR 的 TEST 位为 1，在此环回模式下，can 把输出的数据帧直接放到输入的端口并且把数据帧放到接收缓存或者接收 FIFO 中，并且输入的 RXD 和外面的端口断开，如图 72中可以看出外部环回的发送端口和接收端口的关系。外部环回用来硬件的自检。




图 72: CAN 外部环回

51.4.8 内部环回模式

此模式可以通过设置 TEST 寄存器的 LBCK 位以及 CCCR 寄存器的 MON 位来使能，设置 TEST 寄存器前，需要设置 CCCR 的 TEST 位为 1，这个模式可以用来热自检，可以在不影响整个正在运行的 can 系统的情况下对 can 进行自检。在这种情况下，can 的 TXD 被置为了 1，RXD 和外面断开。如图 73所示。




图 73: CAN 内部环回

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.4.9 时间戳的产生

can 控制器内部提供了 4 个 64 位的回环计数器，当 can 使用的时候可以通过寄存器 GLB_CTRL 的 tsu_tbin_sel 来选择时间的来源。时间管理单元（TSU）里可以储存 8 个 64 位的时间或者 16 个 32 位的时间，使用之前，需要先配置寄存器 CCCR 的 UTSU 位为 1，当使用时间戳接收消息的时候，在接收一帧的结尾的时候，会触发时间管理单元去记录当前选择的计数器的值，并且根据时间戳指针 (TSP) 的值，把计数器的值储存到对应的时间戳记录寄存器中，同时时间戳指针增加 1。并且把时间戳指针（TSP）的值放到接收缓存格式的 R1B 中的 RXTSP。

51.4.10 接收缓存数据格式

接收缓存的数据格式如图 74所示，其中

R1A: 当不使用时间管理单元 (TSU) 的时候 (CCCR 的 UTSU 位为 0)，这个时候 R1A 的 RXTS[15:0] 保存了 can 控制器内部自己的 16 位的时间戳。

R1B: 当使用时间管理单元 TSU 的时候 (CCCR 的 UTSU 位为 1)，并且设置了过滤器里的 SSYNC/ESYNC 位，这时候 R1B 的 TSC 位为 1 表示时间戳捕获成功，R1B 的 RXTSP 保存了 TSU 的时间戳寄存器编号，对应编号的时间戳寄存器保存了 32 位或者 64 位的时间戳。




图 74: CAN 接收缓存数据格式

- R0 第 31 位 ESI：错误状态指示。
  - 0: 传输节点错误
  - 1: 传输节点无错误
- R0 第 30 位 XTD：扩展标识符。
  - 0: 11 位扩展标识符
  - 1: 29 位扩展标识符
- R0 第 29 位 RTR：远程传输请求。
  - 0: 接收到的是数据帧
  - 1: 接收到的是远程帧

©Shanghai HPMICRO Semiconductor Co., Ltd.

- R0 第 28 到 0 位 ID：标识符。
  - 标准标识符有效位是 ID[28:18] 扩展标识符有效位为 ID[28:0]
- R1 第 31 位 ANMF：接受不匹配帧。
  - 0: 接收的帧匹配接收过滤器
  - 1: 接收的帧不匹配接收过滤器
- R1 第 30 位到 24 位 FIDX[6:0]：过滤器的索引。
  - 范围为 0 到 127，表示匹配的接受过滤器的索引
- R1 第 21 位 FDF：FD 的帧格式。
  - 0: 表示为传统的 can 帧格式
  - 1: 表示为 FD 帧格式
- R1 第 20 位 BRS：比特率切换。
  - 0: 表示接收的帧没有比特率切换
  - 1: 表示接收的帧有比特率切换
- R1 第 19 位到 16 位 DLC[3:0]：数据长度编码。
  - 0 到 8: 表示接收的帧的数据长度为 0 到 8 个字节
  - 9 到 15: 普通的帧的话表示接收的帧有 8 个字节，FD 帧的话分别表示 12/16/20/24/32/48/64 个字节
- R1A 第 15 位到 0 位 RXTS[15:0]：接收时间戳。
  - 帧接收开始时捕获的时间戳计数器值。
- R1B 第 4 位 TSC：时间戳捕获。
  - 0: 表示没有时间戳的捕获
  - 1: 表示有时间戳的捕获，且时间戳寄存器的编号在 R1B 的 RXTSP 的位置
- R1B 第 3 位到第 0 位 RXTSP[3:0]：接收时间戳编号。
  - 表示接收时的时间戳存到了哪个时间戳寄存器，也就是时间戳寄存器的编号。
- R2 第 31 位到 24 位 DB3[7:0]：数据字节 3。
- R2 第 23 位到 16 位 DB2[7:0]：数据字节 2。
- R2 第 15 位到 8 位 DB1[7:0]：数据字节 1。
- R2 第 7 位到 0 位 DB0[7:0]：数据字节 0。
- R3 第 31 位到 24 位 DB3[7:0]：数据字节 7。
- R3 第 23 位到 16 位 DB2[7:0]：数据字节 6。
- R3 第 15 位到 8 位 DB1[7:0]：数据字节 5。
- R3 第 7 位到 0 位 DB0[7:0]：数据字节 4。
- ... ... : ...
- Rn 第 31 位到 24 位 DB3[7:0]：数据字节 m。
- Rn 第 23 位到 16 位 DB2[7:0]：数据字节 m-1。
- Rn 第 15 位到 8 位 DB1[7:0]：数据字节 m-2。
- Rn 第 7 位到 0 位 DB0[7:0]：数据字节 m-3。

51.4.11 发送缓存数据格式

发送缓存的数据格式如图 75所示

- T0 第 31 位 ESI：错误状态指示。
  - 0: 传输节点错误

©Shanghai HPMICRO Semiconductor Co., Ltd.

	31			24	23					16	15	8	7	0
T0	ESI	XTD	RTR	ID[28:0]										
T1	MM[7:0]				EFC	TSCE	FDF	BRS	DLC[3:0]		MM[15:8]		res	
T2	DB3[7:0]				DB2[7:0]						DB1[7:0]		DB0[7:0]	
T3	DB7[7:0]				DB6[7:0]						DB5[7:0]		DB4[7:0]	
...	...				...						...		...	
Tn	DBm[7:0]				DBm-1[7:0]						DBm-2[7:0]		DBm-3[7:0]	

图 75: CAN 发送缓存数据格式

  - 1: 传输节点无错误
- T0 第 30 位 XTD：扩展标识符。
  - 0: 11 位扩展标识符
  - 1: 29 位扩展标识符
- T0 第 29 位 RTR：远程传输请求。
  - 0: 接收到的是数据帧
  - 1: 接收到的是远程帧
- T0 第 28 到 0 位 ID：标识符。
  - 标准标识符有效位是 ID[28:18] 扩展标识符有效位为 ID[28:0]
- T1 第 31 位到 24 位 MM[7:0]：消息标记低 8 位。
  - 在配置发送缓存数据的时候由 cpu 写入，然后会复制到发送时间 FIFO 中进行发送消息的识别判断
- T1 第 23 位 EFC：事件 FIFO 控制。
  - 0: 不保存发送的行为事件
  - 1: 保存发送行为事件
- T1 第 22 位 BTSCE: TSU 的时间戳捕获使能，只有 CCCR 的寄存器的 UTSU 的位置起来的时候才有效
  - 0: 时间戳捕获不使能
  - 1: 时间戳捕获使能
- T1 第 21 位 FDF：FD 帧格式。
  - 0: 表示发送的帧为普通帧格式
  - 1: 表示发送的帧为 CAN FD 帧格式
- T1 第 20 位 BRS：比特率切换。
  - 0: 表示接收的帧没有比特率切换
  - 1: 表示接收的帧有比特率切换

©Shanghai HPMICRO Semiconductor Co., Ltd.

- T1 第 19 位到 16 位 DLC[3:0]：数据长度编码。
  - 0 到 8: 表示接收的帧的数据长度为 0 到 8 个字节
  - 9 到 15: 普通的帧的话表示接收的帧有 8 个字节，FD 帧的话分别表示 12/16/20/24/32/48/64 个字节
- T1 第 15 位到 8 位 MM[15:8]：消息标记高 8 位。
  - 在配置发送缓存数据的时候由 cpu 写入，然后会复制到发送时间 FIFO 中进行发送消息的识别判断。
- T2 第 31 位到 24 位 DB3[7:0]：数据字节 3。
- T2 第 23 位到 16 位 DB2[7:0]：数据字节 2。
- T2 第 15 位到 8 位 DB1[7:0]：数据字节 1。
- T2 第 7 位到 0 位 DB0[7:0]：数据字节 0。
- T3 第 31 位到 24 位 DB3[7:0]：数据字节 7。
- T3 第 23 位到 16 位 DB2[7:0]：数据字节 6。
- T3 第 15 位到 8 位 DB1[7:0]：数据字节 5。
- T3 第 7 位到 0 位 DB0[7:0]：数据字节 4。
- ... ... : ...
- Tn 第 31 位到 24 位 DB3[7:0]：数据字节 m。
- Tn 第 23 位到 16 位 DB2[7:0]：数据字节 m-1。
- Tn 第 15 位到 8 位 DB1[7:0]：数据字节 m-2。
- Tn 第 7 位到 0 位 DB0[7:0]：数据字节 m-3。

51.4.12 发送事件数据格式

发送事件的数据保存了有关传输的信息，cpu 可以安照发送的先后顺序读取发送事件 FIFO, 发送事件 FIFO 的状态可以通过寄存器 TXEFS 来读取到。FIFO 里数据的含义如图 76所示。其中

E1A: 当不使用时间管理单元 (TSU) 的时候 (CCCR 的 UTSU 位为 0) 并且 CCCR 寄存器的 WMM 为 0，这个时候 E1A 的 TXTS[15:0] 保存了 can 控制器内部自己的 16 位的时间戳。

E1B: 当使用时间管理单元 TSU 的时候 (CCCR 的 UTSU 位为 1) 或者打开了 16 位的消息标记位 (CCCR 的 WMM 配置为 1)，这时候 E1B 的 TSC 位为 1 表示时间戳捕获成功，T1B 的 TXTSP 保存了 TSU 的时间戳寄存器编号，对应编号的时间戳寄存器保存了 32 位或者 64 位的时间戳。




图 76: CAN 发送事件数据格式

- E0 第 31 位 ESI：错误状态指示。
  - 0: 传输节点错误
  - 1: 传输节点无错误

©Shanghai HPMICRO Semiconductor Co., Ltd.

- E0 第 30 位 XTD：扩展标识符。
  - 0: 11 位扩展标识符
  - 1: 29 位扩展标识符
- E0 第 29 位 RTR：远程传输请求。
  - 0: 接收到的是数据帧
  - 1: 接收到的是远程帧
- E0 第 28 到 0 位 ID：标识符。
  - 标准标识符有效位是 ID[28:18] 扩展标识符有效位为 ID[28:0]
- E1 第 31 位到 24 位 MM[7:0]：过滤器的索引。
  - 范围为 0 到 127，表示匹配的接受过滤器的索引
- E1 第 23 位到 22 位 ET[1:0]：事件的类型。
  - 00: 保留
  - 01: 发送事件
  - 10: 取消后再发送
  - 11: 保留
- E1 第 21 位 FDF：FD 的帧格式。
  - 0: 表示为传统的 can 帧格式
  - 1: 表示为 FD 帧格式
- E1 第 20 位 BRS：比特率切换。
  - 0: 表示接收的帧没有比特率切换
  - 1: 表示接收的帧有比特率切换
- E1 第 19 位到 16 位 DLC[3:0]：数据长度编码。
  - 0 到 8: 表示接收的帧的数据长度为 0 到 8 个字节
  - 9 到 15: 普通的帧的话表示接收的帧有 8 个字节，FD 帧的话分别表示 12/16/20/24/32/48/64 个字节
- E1A 第 15 位到 0 位 TXTS[15:0]：发送时间戳。
  - 帧发送开始时捕获的时间戳计数器值。
- E1B 第 15 位到 8 位 MM[15:8]：消息标记高 8 位。
  - 在配置发送缓存数据的时候由 cpu 写入，然后会复制到发送时间 FIFO 中进行发送消息的识别判断。
- E1B 第 4 位 TSC：时间戳捕获。
  - 0: 表示没有时间戳的捕获
  - 1: 表示有时间戳的捕获，且时间戳寄存器的编号在 R1B 的 RXTSP 的位置
- E1B 第 3 位到第 0 位 TXTSP[3:0]：发送时间戳编号。
  - 表示发送时的时间戳存到了哪个时间戳寄存器，也就是时间戳寄存器的编号。

51.4.13 标准消息标识过滤

最多可以位 11 位的标识符配置 128 个过滤器，当访问过滤器的时候，它的地址是过滤器的起始地址寄存器 SIDFC 的值加上过滤器的索引偏移。过滤器的内容含义如如图 77

- S0 第 31 位到 30 位 SFT[1:0]：标准过滤器类型。
  - 00: 标识符范围过滤器，从 SFID1 开始，到 SFID2 截至，其中 SFID2>=SFID1
  - 01: 标识符值过滤器，等于 SFID1 或者 SFID2

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 77: CAN 标准消息标识过滤

  - 10: 传统掩码过滤器，SFID1 为过滤器的值，SFID2 为对应的掩码, 当掩码的位对应的为 0 的时候，对应的 SFID1 的位和 ID 的位的值就可以忽略，认为该位对应的值是匹配的，当掩码的位为 1 的时候，ID 对应的位就需要严格的等于 SFID1 对应的位的值，比如当 SFID2 所有的位都为 1 的时候，意味着 ID 值要完全等于 SFID1 的值，当 SFID2 所有的位为 0 时，意味着所有的 ID 都是匹配 SFID1 的值的
  - 11: 不使能过滤器
- S0 第 29 位到 27 位 SFEC[2:0]：标准过滤器的配置。
  - 000: 不使能过滤器
  - 001: 过滤器匹配后把数据存储到接收 FIFO 0 中
  - 010: 过滤器匹配后把数据存储到接收 FIFO 1 中
  - 011: 过滤器匹配后不接收数据
  - 100: 过滤器匹配后仅仅设置优先级，不存储
  - 101: 过滤器匹配后设置优先级并且把数据存储到接收 FIFO 0 中
  - 110: 过滤器匹配后设置优先级并且把数据存储到接收 FIFO 1 中
  - 111: 过滤器匹配后把数据存储到接收缓存（Rx buffer）中
- S0 第 26 到 16 位 SFID1[10:0]：标准标识符过滤器 1。
  - 第一个标准标识符过滤器，用来在不同的情况下的过滤
- S0 第 15 位 SSYNC：标准的同步消息。只有当 CCCR 的 UTSU 的位为 1 时有效，触发时间管理单元 (TSU) 来记录时间戳
  - 0：不使能触发时间管理单元记录时间戳
  - 1：不使能触发时间管理单元记录时间戳
- S0 第 10 到 0 位 SFID2[10:0]：标准标识符过滤器 2。并且根据不同的 SFEC 的值有不同的含义。
  当 SFEC 的值为从 000 到 110 时，代表了标准过滤器的第二个部分。
  当 SFEC 的值为 111 时，
  - SFID2[10:9] 定义了接收到的消息存放到缓存还是被是为调试消息。
    * 00：存储到接收缓存（Rx buffer）
    * 01：调试消息 A
    * 01：调试消息 B
    * 01：调试消息 C
  - SFID2[8:6] 定义了用于控制扩展接口上的滤波器事件引脚
  - SFID2[5:0] 定义了接收的数据存到储存相对起始地址的偏移

51.4.14 扩展消息标识过滤

最多可以为 29 位的标识符配置 64 个过滤器，当访问过滤器的时候，它的地址是过滤器的起始地址寄存器 XIDFC 的值加上两倍的过滤器的索引偏移。过滤器的内容含义如如图 78

- F0 第 31 位到 29 位 EFEC[2:0]：标准过滤器的配置。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 78: CAN 扩展消息标识过滤

  - 000: 不使能过滤器
  - 001: 过滤器匹配后把数据存储到接收 FIFO 0 中
  - 010: 过滤器匹配后把数据存储到接收 FIFO 1 中
  - 011: 过滤器匹配后不接收数据
  - 100: 过滤器匹配后仅仅设置优先级，不存储
  - 101: 过滤器匹配后设置优先级并且把数据存储到接收 FIFO 0 中
  - 110: 过滤器匹配后设置优先级并且把数据存储到接收 FIFO 1 中
  - 111: 过滤器匹配后把数据存储到接收缓存（Rx buffer）中
- F0 第 28 到 0 位 EFID1[28:0]：扩展标识符过滤器 1。
  - 第一个扩展标识符过滤器，用来在不同的情况下的过滤
- F1 第 31 位到 30 位 EFT[1:0]：扩展过滤器类型。
  - 00: 标识符范围过滤器，从 EFID1 开始，到 EFID2 截至，其中 EFID2>=EFID1
  - 01: 标识符值过滤器，等于 EFID1 或者 EFID2
  - 10: 传统掩码过滤器，EFID1 为过滤器的值，EFID2 为对应的掩码
  - 11: 不使能过滤器
- F1 第 29 位 ESYNC：扩展的同步消息。只有当 CCCR 的 UTSU 的位为 1 时有效，触发时间管理单元 (TSU) 来记录时间戳
  - 0：不使能触发时间管理单元记录时间戳
  - 1：不使能触发时间管理单元记录时间戳
- F1 第 28 到 0 位 EFID2[28:0]：扩展标识符过滤器 2。并且根据不同的 SFEC 的值有不同的含义。
  当 EFEC 的值为从 000 到 110 时，代表了标准过滤器的第二个部分。
  当 EFEC 的值为 111 时，
  - SFID2[10:9] 定义了接收到的消息存放到缓存还是被是为调试消息。
    - 00：存储到接收缓存（Rx buffer）
    - 01：调试消息 A
    - 01：调试消息 B
    - 01：调试消息 C
  - SFID2[8:6] 定义了用于控制扩展接口上的滤波器事件引脚
  - SFID2[5:0] 定义了接收的数据存到储存相对起始地址的偏移

51.4.15 接收 FIFO

接收 FIFO 0 和接收 FIFO 1 可以分别通过寄存器 RXF0C 和 RSF1C 配置成 64 个单元，接收的消息经过接收过滤器之后可以选择存到接收 FIFO 中。为了避免接收 FIFO 溢出，可以使用接收 FIFO 水位门限指示寄存器 RXFnC.FnWM, 当 FIFO 中的数大于等于门限值的时候，发出中断标志 IR.RFnW。

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.4.15.1 接收 FIFO 阻塞模式

接收 FIFO 阻塞模式由寄存器 RXFnC.FnOM 控制，当此位配置为 0 时（默认值即 0），表示接收 FIFO 处于阻塞模式，当接收 FIFO 满的时候，如果再写消息进 FIFO 将写不进去，此时写的消息可能会丢失，同时标志位 RXFns.RFnL 置为 1，中断标志位 IR.RFnL 置位。

51.4.15.2 接收 FIFO 覆盖模式

接收 FIFO 阻塞模式由寄存器 RXFnC.FnOM 控制，当此位配置为 1 时（默认值即 0），表示接收 FIFO 处于覆盖模式，当接收 FIFO 满的时候，如果再写消息进 FIFO 将覆盖最开始的消息，此时最开始的消息会丢失，这种情况下，标志位 RXFns.RFnL 不会置为 1。

51.4.16 中断

本模块提供了两组中断，中断源可以通过寄存器的配置连接到中断 0 或者中断 1，默认的情况下所有的中断连到中断 0，通过配置寄存器 ILE.EINT0 和 ILE.EINT1 可以分别控制中断的开或者关。但在上层，中断 0 和中断 1 都连到了一个中断源上，也就是说中断 0 或者中断 1 只要有一个产生中断，就会产生出去，所以中断 0 核中断 1 可以认为是一样的，选择一个用就好。中断有 30 种类型，当对应的中断位使能，并且对应的位有中断产生的时候，中断就会发出去。详细的中断的类型可以参考中断寄存器 IR。

51.4.17 消息存储器示意图

消息储存的宽度为 32 位，每个部分最多的空间如图 79所示，各个部分的先后顺序也没有严格的先后顺序。




图 79: 消息存储器示意图

51.5 CAN 配置使用简单说明

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.5.1 软件初始化

CAN 软件可以通过设置 CCCR 寄存器 init 位进行初始化。当 cccr 寄存器的 init 位设置为 1 时，can 总线停止接收和发送数据，输出的 TXD 一直为 1，此时和 cccr 的 cce 位可以一起控制寄存器的读写权限，当有读写权限的时候软件可以进行寄存器的初始化。需要注意的是 cce 这位只有在 INIT 位是 1 的时候才能进行配置. 当 INIT 清 0 的时候，CCE 也会自动的清 0. 下面的寄存器当 CCE 置位的时候会被复位：

- HPMS: 高优先级消息状态
- RXF0S: 接收 FIFO0 状态
- RXF1S: 接收 FIFO1 状态
- TXFQS: 发送 FIFO/队列状态
- TXBRP: 发送请求等待
- TXBTO: 发送传输发生
- TXBCF: 发送传输取消成功
- TXEFS: 发送事件 FIFO 状态

并且下面的两个寄存器只有当 CCE 清 0 之后才能写：

- TXBAR: 发送缓存添加发送请求
- TXBCR: 发送缓存取消发送请求

51.5.2 接收处理

can 控制器提供两种形式的接收过滤器，一种是用标准的标识符，另一种是用扩展的标识符。这些过滤器可以分配给接收缓存或者接收 FIFO0/1, 对于接收过滤器，每个过滤器都从元素 0 开始直到遇到匹配的结束，遇到匹配的元素之后的元素便不在查询匹配。接收过滤器主要的功能为：

- 每个过滤器可以配置为:
  - 一个范围的范围过滤器, 过滤器匹配消息的标识符在寄存器 SF1ID/SF2ID 或者 EF1ID/EF2ID 的一个或两个标识符
  - 筛选一个或两个特定的标识符，此时配置的寄存器 SF1ID=SF2ID, 或者 EF1ID=EF2ID
  - 经典的掩码形式，经典的位掩码过滤使用接收的标识符与位掩码，SF1ID/EF1ID 用作消息过滤器，而 SF2ID/EF2ID 用作过滤掩码。
- 每个过滤器均可配置为匹配后是接收数据或拒绝接收数据
- 每个过滤器可以单独的启用和禁用

根据过滤器的配置（SFEC/EFEC），匹配之后会触发下面的操作之一

- 将接收到的帧放到 FIFO0 或者 FIFO1
- 将接收到的帧放到接收缓存
- 拒绝接收数据帧
- 设置高优先级的消息中断标志寄存器 IR 的 HPM 位
- 设置高优先级的消息中断标志寄存器 IR 的 HPM 位并且将接收到的帧放到 FIFO0 或者 FIFO1

接收过滤器在接收到完整的标识符之后开始进行筛选，筛选完成后，如果是匹配的标识符，那么就将收到的数据帧以 32 位的格式放到接收缓存或者 FIFO 中。如果不接收或者接收到的数据帧检测出来有错误（例如 CRC 校验错误），那么就会丢弃此数据

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.5.3 发送处理

发送处理发送缓存的发送 FIFO 的以及发送队列的发送请求，最多可以设置 32 个发送缓存区用来发送数据，并且每个发送缓存可以单独的配置是普通的 can 总线模式还是 can fd 模式。下表写了具体的配置。

表 198: 帧发送的配置情况

寄存器 CCCR		发送缓存		帧发送
BRSE	FDOE	FDF	BRS	
忽略	0	忽略	忽略	普通 can 格式传输
0	1	0	忽略	普通 can 格式传输
0	1	1	忽略	can FD 格式传输无比特率切换
1	1	0	忽略	普通 can 格式传输
1	1	1	0	can FD 格式传输无比特率切换
1	1	1	1	can FD 格式传输且比特率切换

当更新寄存器 TXBRP 的时候会自动扫描发送缓存的数据，发送最高优先级的发送请求。当传输完成或者软件增加或者取消发送任务时硬件自动更新寄存器 TXBRP 的值。

51.5.3.1 发送缓存

每个发送缓存都有一个可配置的消息标识符，如果有多个发送缓存配置了相同的消息标识符，缓存表编号小的发送缓存先发送。当更新完发送的数据部分后，通过配置寄存器 TXBRP 可以增加发送请求，此时，发送请求在内部和发送的 FIFO 或者发送的队列根据消息的标识符进行优先级的仲裁，优先级高的先发送。

51.5.3.2 发送 FIFO

发送 FIFO 通过配置寄存器 TXBC 的 TFQM 位为 0 来实现，当将一个消息添加到发送 FIFO, 通过对寄存器 TXBAR 对应的位写 1 来使能发送操作，发送 FIFO 里每发送一个消息，对应的寄存器 TXFQS 的 TFGI 就会加 1，直到发送 FIFO 空为止。

51.5.3.3 发送队列

发送队列通过配置寄存器 TXBC 的 TFQM 位为 1 来实现，发送队列里消息标识符低的有较高的优先级，新的消息要放到 TXFQS 的 TFQPI 所对应的发送缓存里。

51.5.3.4 发送取消

can 控制器支持取消发送操作，这个功能对于网关应用程序和汽车开放系统架构很适用，如果想取消一个发送请求，只需要将寄存器 TXBCR 对应发送请求的位置 1. 取下发送请求的功能只支持在发送缓存或者发送队列里的，对于发送 FIFO 里的，暂时不支持取消发送请求。成功的取消掉发送请求之后，寄存器 TXBCF 对应的位将置 1.

51.6 MCAN 寄存器

51.6.1 MCAN 寄存器说明

MCAN 的寄存器列表如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

MCAN0 base address: 0xF0300000

MCAN1 base address: 0xF0304000

MCAN2 base address: 0xF0308000

MCAN3 base address: 0xF030C000

地址偏移	名称	描述	复位值
0x0004	ENDN	字节序寄存器	0x87654321
0x000C	DBTP	数据位定时和预分频器寄存器	0x00000A33
0x0010	TEST	测试寄存器	0x00000000
0x0014	RWD	ram 看门狗寄存器	0x00000000
0x0018	CCCR	CC 控制寄存器	0x00000001
0x001C	NBTP	标称位定时和预分频寄存器	0x06000A03
0x0020	TSCC	时间戳计数器配置寄存器	0x00000000
0x0024	TSCV	时间戳计数器值寄存器	0x00000000
0x0028	TOCC	超时计数器配置寄存器	0xFFFF0000
0x002C	TOCV	超时计数器值寄存器	0x0000FFFF
0x0040	ECR	错误计数器寄存器	0x00000000
0x0044	PSR	协议状态寄存器	0x00000707
0x0048	TDCR	发送延迟补偿寄存器	0x00000000
0x0050	IR	中断寄存器	0x00000000
0x0054	IE	中断使能寄存器	0x00000000
0x0058	ILS	中断线选择寄存器	0x00000000
0x005C	ILE	中断线使能寄存器	0x00000000
0x0080	GFC	全局过滤器配置寄存器	0x00000000
0x0084	SIDFC	标准 ID 过滤器配置寄存器	0x00000000
0x0088	XIDFC	扩展 ID 过滤器配置寄存器	0x00000000
0x0090	XIDAM	扩展 ID 和掩码寄存器	0x1FFFFFFF
0x0094	HPMS	高优先级消息状态寄存器	0x00000000
0x0098	NDAT1	新数据 1 寄存器	0x00000000
0x009C	NDAT2	新数据 2 寄存器	0x00000000
0x00A0	RXF0C	接收 FIFO 0 配置寄存器	0x00000000
0x00A4	RXF0S	接收 FIFO 0 状态寄存器	0x00000000
0x00A8	RXF0A	接收 FIFO 0 确认寄存器	0x00000000
0x00AC	RXBC	接收缓冲区配置寄存器	0x00000000
0x00B0	RXF1C	接收 FIFO 1 配置寄存器	0x00000000
0x00B4	RXF1S	接收 FIFO 1 状态寄存器	0x00000000
0x00B8	RXF1A	接收 FIFO 1 确认寄存器	0x00000000
0x00BC	RXESC	接收缓冲区元素大小配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00C0	TXBC	发送缓冲区配置寄存器	0x00000000
0x00C4	TXFQS	发送 FIFO/队列状态寄存器	0x00000000
0x00C8	TXESC	发送缓冲区元素大小配置寄存器	0x00000000
0x00CC	TXBRP	发送缓冲区请求挂起寄存器	0x00000000
0x00D0	TXBAR	发送缓冲区添加请求寄存器	0x00000000
0x00D4	TXBCR	发送缓冲区取消请求寄存器	0x00000000
0x00D8	TXBTO	发送缓冲区发送已发生寄存器	0x00000000
0x00DC	TXBCF	发送缓冲区取消完成寄存器	0x00000000
0x00E0	TXBTIE	发送缓冲区发送中断使能寄存器	0x00000000
0x00E4	TXBCIE	发送缓冲区取消完成中断使能寄存器	0x00000000
0x00F0	TXEFC	发送事件 FIFO 配置寄存器	0x00000000
0x00F4	TXEFS	发送事件 FIFO 状态寄存器	0x00000000
0x00F8	TXEFA	发送事件 FIFO 确认寄存器	0x00000000
0x0200	TS_SEL[TS_SEL0]	时间戳 0	0x00000000
0x0204	TS_SEL[TS_SEL1]	时间戳 1	0x00000000
0x0208	TS_SEL[TS_SEL2]	时间戳 2	0x00000000
0x020C	TS_SEL[TS_SEL3]	时间戳 3	0x00000000
0x0210	TS_SEL[TS_SEL4]	时间戳 4	0x00000000
0x0214	TS_SEL[TS_SEL5]	时间戳 5	0x00000000
0x0218	TS_SEL[TS_SEL6]	时间戳 6	0x00000000
0x021C	TS_SEL[TS_SEL7]	时间戳 7	0x00000000
0x0220	TS_SEL[TS_SEL8]	时间戳 8	0x00000000
0x0224	TS_SEL[TS_SEL9]	时间戳 9	0x00000000
0x0228	TS_SEL[TS_SEL10]	时间戳 10	0x00000000
0x022C	TS_SEL[TS_SEL11]	时间戳 11	0x00000000
0x0230	TS_SEL[TS_SEL12]	时间戳 12	0x00000000
0x0234	TS_SEL[TS_SEL13]	时间戳 13	0x00000000
0x0238	TS_SEL[TS_SEL14]	时间戳 14	0x00000000
0x023C	TS_SEL[TS_SEL15]	时间戳 15	0x00000000
0x0240	CREL	内核发布信息寄存器	0x00000000
0x0244	TSCFG	时间戳配置寄存器	0x00000000
0x0248	TSS1	时间戳状态寄存器 1	0x00000000
0x024C	TSS2	时间戳状态寄存器 2	0x00000000
0x0250	ATB	实际时间基准寄存器	0x00000000
0x0254	ATBH	实际时间基准高位寄存器	0x00000000
0x0400	GLB_CTL	全局控制寄存器	0x00000000
0x0404	GLB_STATUS	全局状态寄存器	0x00000000

表 199: MCAN 寄存器列表

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.6.2 寄存器详细信息

MCAN 的寄存器详细说明如下：

51.6.3 ENDN (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EVT																															
R																															
1	0	0	0	0	1	1	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0	1	1	0	0	1	0	0	0	0	1

ENDN [31:0]

位域	名称	描述
31-0	EVT	字节序测试值 字节序测试值为 0x8765 4321。

ENDN 位域

51.6.4 DBTP (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								TDC	RSVD		DBRP					RSVD			DTSEG1					DTSEG2				DSJW			
N/A								RW	N/A		RW					N/A			RW					RW				RW			
x	x	x	x	x	x	x	x	0	x	x	0	0	0	0	0	x	x	x	0	1	0	1	0	0	0	1	1	0	0	1	1

DBTP [31:0]

位域	名称	描述
23	TDC	发送延时补偿使能 0：禁止收发器延迟补偿 1：使能收发器延迟补偿
20-16	DBRP	数据比特率预分频器 生成位时间片时将振荡器频率除以的值。位时间为该时间片的倍数。比特率预分频器的有效值为 0 到 31。当 TDC=1 时，范围限制为 0，1。硬件将该值解析为编程值加 1。
12-8	DTSEG1	数据有效到采样点的时间 有效值为 1 到 31。实际上，硬件会将该值解析为编程值加 1。
7-4	DTSEG2	采样点后数据有效时间 有效值为 1 到 15。实际上，硬件会将该值解析为编程值加 1。
3-0	DSJW	同步跳转宽度 有效值为 0 到 15。实际上，硬件会将该值解析为编程值加 1。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

DBTP 位域

51.6.5 TEST (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										SVAL	TXBNS					RSVD		PVAL	TXBNP					RX	TX		LBCK	RSVD			
N/A										R	R					N/A		R	R					R	RW		RW	N/A			
x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	x	x	x	x

TEST [31:0]

位域	名称	描述
21	SVAL	TXBNS 有效指示 0：TXBNS 的值无效 1：TXBNS 的值有效
20-16	TXBNS	已启动的发送缓存区号 最后开始传输的消息的缓冲区号。SVAL 置“1”时有效。取值范围为 0 ~ 31。
13	PVAL	TXBNP 有效指示 0：TXBNP 的值无效 1：TXBNP 的值有效
12-8	TXBNP	待发送消息的缓冲区号 准备传输的消息缓冲区号。PVAL 置 1 时有效。取值范围为 0 ~ 31。
7	RX	can 总线电平 监视发送引脚 pin m_can_rx 的实际值 0：CAN 总线为显性（m_can_rx = “0”） 1：CAN 总线为隐性（m_can_rx = “1”）
6-5	TX	can 发送控制模式寄存器 00：复位值，m_can_tx 由 CAN 内核控制，会在 CAN 位时间结束时更新 01：可在引脚 m_can_tx 监控采样点 10：引脚 m_can_tx 上为显性（“0”）电平 11：引脚 m_can_tx 上为隐性（“1”）电平
4	LBCK	环回模式控制寄存器 0：复位值，禁止环回模式 1：使能环回模式

TEST 位域

51.6.6 RWD (0x14)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																WDV								WDC							
N/A																R								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RWD [31:0]

位域	名称	描述
15-8	WDV	计时器实际值 实际消息 RAM 看门狗计数器值。
7-0	WDC	看门狗配置 消息 RAM 看门狗计数器的起始值。如果使用复位值“00”，计数器会禁止。

RWD 位域

51.6.7 CCCR (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																NISO	TXP	EFBI	PXHD	WMM	UTSU	BRSE	FDOE	TEST	DAR	MON	CSR	CSA	ASM	CCE	INIT
N/A																RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	R	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

CCCR [31:0]

位域	名称	描述
15	NISO	非 ISO 操作 如果此位置 1，FDCAN 会使用 Bosch CAN FD 规范 V1.0 规定的 CAN FD 帧格式。 0：符合 ISO11898-1 规定的 CAN FD 帧格式 1：符合 Bosch CAN FD 规范 V1.0 规定的 CAN FD 帧格式
14	TXP	帧间暂停使能寄存器 如果此位置“1”，成功发送帧后，FDCAN 会先暂停两个 CAN 位时间，然后再开始进行下一次发送。 0：禁止 1：使能
13	EFBI	总线同步期间的边沿过滤 0：禁止边沿过滤 1：需要两个连续显性 tq 才能检测硬同步边沿

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
12	PXHD	协议异常处理禁止 0：使能协议异常处理 1：禁止协议异常处理
11	WMM	宽消息标记 允许使用 16 位宽消息标记。当使用 16 位宽消息标记 (WMM = “1”) 时，对发送事件 FIFO 禁用 16 位内部时间戳。 0：使用 8 位消息标记 1：使用 16 位消息标记, 替换发送事件 FIFO 中的 16 位时间戳
10	UTSU	使用时间戳单元 当 UTSU 置“1”时，无论 WMM 的值如何，也将启用 16 位宽消息标记。 0：内部时间戳 1：TSU 外部时间戳 注：当通用参数 connected_tsu_g = “0”时，没有 TSU 连接到 M_CAN。在这种情况下，UTSU 位通过合成被固定为 0。
9	BRSE	比特率切换使能 0：禁止发送时进行比特率切换 1：使能发送时进行比特率切换 注意: 当禁用 CAN FD 操作 FDOE = “0”时，将忽略 BRSE 值。
8	FDOE	FD 模式使能 0：禁止 FD 操作 1：使能 FD 操作
7	TEST	测试模式使能 0：正常操作，寄存器 TEST 保存复位值 1：测试模式，使能对寄存器 TEST 的写访问
6	DAR	禁止自动重发送 0：使能自动重发送未成功发送的消息 1：禁止自动重发送
5	MON	总线监控模式 仅当 CCE 和 INIT 均置“1”时，才能通过软件将 MON 位置 1。此位可随时通过主机 复位。 0：禁止总线监控模式 1：使能总线监控模式
4	CSR	时钟停止请求 0：未请求时钟停止 1：已请求时钟停止。如果请求时钟停止，则在所有挂起的传输请求均已完成且 CAN 总线达到空闲状态之后，INIT 会先置“1”，然后 CSA 会置“1”。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	CSA	时钟停止确认 0：未确认时钟停止 1：可通过停止 APB 时钟和内核时钟将 FDCAN 设为掉电状态
2	ASM	ASM 受限工作模式 仅当 CCE 和 INIT 均置“1”时，才能通过软件将 ASM 位置“1”。此位可随时通过软件复位。如果 FDCAN 连接到 CAN 时钟校准单元，只要校准未完成，ASM 位就会由硬件置 1。 0：正常 CAN 操作 1：受限工作模式激活
1	CCE	配置更改使能 0：CPU 对受保护的配置寄存器没有写访问权限 1：CPU 对受保护的配置寄存器有写访问权限（CCCR.INIT = “1”时）
0	INIT	初始化 0：正常工作 1：启动初始化

CCCR 位域

51.6.8 NBTP (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NSJW							NBRP									NTSEG1								RSVD	NTSEG2						
RW							RW									RW								N/A	RW						
0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	x	0	0	0	0	0	1	1

NBTP [31:0]

位域	名称	描述
31-25	NSJW	标称 (重新) 同步跳转宽度 有效值为 1 到 127。实际上，硬件会将该值解析为编程值加 1。
24-16	NBRP	标称比特率预分频 生成位时间片时将振荡器频率除以的值。位时间为该时间片的倍数。有效值为 0 到 511。 实际上，硬件会将该值解析为编程值加 1。
15-8	NTSEG1	采样点之前的标称时间段 有效值为 1 到 255。实际上，硬件会将该值解析为编程值加 1。
6-0	NTSEG2	采样点之后的标称时间段 有效值为 1 到 127。实际上，硬件会将该值解析为编程值加 1。

NBTP 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.6.9 TSCC (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												TCP				RSVD														TSS	
N/A												RW				N/A														RW	
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

TSCC [31:0]

位域	名称	描述
19-16	TCP	时间戳计数器预分频器 将时间戳和超时计数器时间单位配置为 CAN 位时间的倍数 [1…16]。 实际上，硬件会将该值解析为编程值加 1。
1-0	TSS	时间戳选择 00= 时间戳计数器永远为 0x0000 01= 时间戳计数器通过 TCP 递增 10= 使用外部时间戳计数器 11= 和 “00” 一样

TSCC 位域

51.6.10 TSCV (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																TSC															
N/A																RC															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TSCV [31:0]

位域	名称	描述
15-0	TSC	时间戳计数器 内部/外部时间戳计数器值是在（接收和发送）帧开始时捕获的。 当 TSCC[TSS] = “01” 时，时间戳计数器会以 CAN 为时间的倍数 [1…16] 递增，具体取决于 TSCC[TCP] 的配置。 回卷操作会将中断标志 IR[TSW] 置 “1”。写访问会将计数器复位为 “0”。当 TSCC.TSS = “10” 时，TSC 会反映外部时间戳计数器值。写访问没有影响。

TSCV 位域

51.6.11 TOCC (0x28)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOP																RSVD													TOS		RP
RW																N/A													RW		RW
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

TOCC [31:0]

位域	名称	描述
31-16	TOP	超时时长 超时计数器（递减计数器）的起始值。配置超时时长。
2-1	TOS	超时选择 在连续模式下工作时，对 TOCV 进行写访问会将计数器预设为由 TOCC[TOP] 配置的值并继续递减计数。超时计数器由其中一个 FIFO 控制时，空 FIFO 会将计数器预设为由 TOCC[TOP] 配置的值。存储了第一个 FIFO 元素后，会开始递减计数。 00：连续工作 01：超时由发送事件 FIFO 控制 10：超时由接收 FIFO 0 控制 11：超时由接收 FIFO 1 控制
0	RP	使能超时计数器 0：禁止超时计数器 1：使能超时计数器

TOCC 位域

51.6.12 TOCV (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																TOC															
N/A																RC															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

TOCV [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	TOC	超时计数器值 超时计数器会以 CAN 位时间的倍数 [1…16] 递减，具体取决于 TSCC.TCP 的配置。当计数器递减至 0 时，中断标志 IR.TOO 会置“1”，超时计数器会停止计数。开始和复位/重启条件是通过 TOCC.TOS 配置的。 注：字节访问：当 TOCC.TOS = “00”时, 写其中一个寄存器字节 3/2/1/0 将会预设 Timeout Counter 寄存器。

TOCV 位域

51.6.13 ECR (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								CEL								RP	REC							TEC							
N/A								X								R	R							R							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ECR [31:0]

位域	名称	描述
23-16	CEL	CAN 错误记录 每当 CAN 协议错误导致发送错误计数器或接收错误计数器递增时，计数器都会递增。对 CEL 进行读访问时，计数器会复位。计数器值达到 0xFF 时，会停止计数；TEC 或 REC 下一次递增时，中断标志 IR[ELO] 会置“1”。 访问类型为 RX：进行读访问时复位。 注：字节访问：读字节 2 将重置 CEL，读字节 3/1/0 没有影响。
15	RP	接收错误被动 0：接收错误计数器低于错误被动级别 128 1：接收错误计数器已达到错误被动级别 128
14-8	REC	接收错误计数器 接收错误计数器的实际状态，取值范围为 0 到 127。
7-0	TEC	发送错误计数器 发送错误计数器的实际状态，取值范围为 0 到 255。 注：如果 CCCR.ASM 置“1”，则检测到 CAN 协议错误时，CAN 协议控制器不会使 TEC 和 REC 递增，但 CEL 仍会递增。

ECR 位域

51.6.14 PSR (0x44)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD									TDCV							RSVD	PXE	RFDF	RBRS	RESI	DLEC			BO	EW	EP	ACT		LEC		
N/A									R							N/A	X	X	X	X	S			R	R	R	R		S		
x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	x	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1

PSR [31:0]

位域	名称	描述
22-16	TDCV	发送器延迟补偿值 第二采样点的位置，由从 m_can_tx 到 m_can_rx 之间测得的延迟与 TDCR.TDCO 之和定义。在数据阶段，SSP 位置为已发送位起点与第二采样点之间的最小时间片 (mtq) 数。有效值为 0 到 127 个 mtq。
14	PXE	协议异常事件 0：自上次读访问起未发生协议异常事件 1：已发生协议异常事件 注：字节访问：读字节 0 将重置 PXE，读字节 3/2/1 没有影响。
13	RFDF	已接收 FDCAN 消息 此位的设置与验收过滤无关。 0：由于此位是通过 CPU 复位的，因此尚未接收到 FDCAN 消息 1：已接收到 EDL 标志置“1”的 FDCAN 格式的消息 访问类型为 RX：进行读访问时复位。 注：字节访问：读字节 0 将重置 RFDF，读字节 3/2/1 没有影响。
12	RBRS	上次接收的 FDCAN 消息的 BRS 标志 此位与 RFDF 一起设置，与验收过滤无关。 0：上次接收的 FDCAN 消息的 BRS 标志未置“1” 1：上次接收的 FDCAN 消息的 BRS 标志已置“1” 注：字节访问：读字节 0 将重置 RBRS，读字节 3/2/1 没有影响。
11	RESI	上次接收的 FDCAN 消息的 ESI 标志 此位与 RFDF 一起设置，与验收过滤无关。 0：上次接收的 FDCAN 消息的 ESI 标志未置“1” 1：上次接收的 FDCAN 消息的 ESI 标志已置“1” 注：字节访问：读字节 0 将重置 RESI，读字节 3/2/1 没有影响。
10-8	DLEC	数据上一错误代码 在 BRS 标志置“1”的 FDCAN 格式帧数据阶段发生的上一错误类型。代码与 LEC 相同。当 BRS 标志置“1”的 FDCAN 格式帧已无错传输（接收或发送）时，此位域将被清零。 访问类型为 RS：进行读访问时置“1”。 注：字节访问：读字节 0 将置位 DLEC 为”111”，读字节 3/2/1 没有影响。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	BO	Bus_Off 状态 0：FDCAN 未处于 Bus_Off 状态 1：FDCAN 处于 Bus_Off 状态
6	EW	警告状态 0：两个错误计数器的值均小于 Error_Warning 限值 96 1：至少有一个错误计数器已达到 Error_Warning 限值 96
5	EP	错误被动 0：FDCAN 处于 Error_Active 状态。此位通常会参与总线通信，并会在检测到错误后发送 主动错误标志 1：FDCAN 处于 Error_Passive 状态
4-3	ACT	活动 监控模块的 CAN 通信状态。 00：同步中：节点在 CAN 通信时同步 01：空闲：节点既不是接收器，也不是发送器 10：接收器：节点作为接收器工作 11：发送器：节点作为发送器工作 注：ACT 被协议异常事件设置为“00”。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2-0	LEC	上一错误代码 LEC 指示 CAN 总线上发生的上一错误的类型。消息已无错传输后（接收或发送），此位域将被清零。 000：无错：自消息成功接收或发送而将 LEC 复位后，未发生任何错误。 001：内容错误：在已接收的消息中，有一部分连续出现 5 个以上的相等位，这种情况是不允许发生的。 010：格式错误：已接收帧的固定格式部分的格式不正确。 011：AckError：由 FDCAN 发送的消息未被另一节点确认。 100：Bit1Error：在消息发送过程中（仲裁字段例外），器件希望发送隐性电平（位逻辑值为“1”），但受监控的总线值为显性。 101：Bit0Error：在消息发送过程中（或者确认位，或者主动错误标志，或者过载标志），器件希望发送显性电平（数据或标识符位逻辑值“0”），但受监控的总线值为隐 性。在 Bus_Off 恢复期间，每次监控到 11 个隐性位组成的序列时，此状态都会置“1”。这样，CPU 便可监控 Bus_Off 恢复序列的进行（指示总线并未保持显性或持续受到干扰）。 110：CRCError：已接收消息的 CRC 校验和不正确。传入消息的 CRC 与通过已接收数据计算出的 CRC 不匹配。 111：NoChange：如果对协议状态寄存器进行读访问，则会将 LEC 重新初始化为“7”。如果 LEC 显示的值为“7”，则自 CPU 上一次对协议状态寄存器进行读访问起，未检测到任何 CAN 总线事件。访问类型为 RS：进行读访问时置“1”。 注：如果采用 FDCAN 格式的帧已到达 BRS 标志置 1 的数据阶段，下一 CAN 事件（错误或有效帧）将显示在 FLEC 中，而不显示在 LEC 中。FDCAN CRC 序列中的固定内容位中的错误将显示为格式错误，而不是内容错误 注：Bus_Off 恢复序列（请参见 CAN 规范第 2.0 版或 ISO11898-1）不能通过将 CCCR[INIT] 置 1 或复位来缩短。如果器件进入 Bus_Off 状态，则会将其自身的 CCCR.INIT 置 1，从而会停止所有总线活动。 一旦 CCCR[INIT] 由 CPU 清零，器件随后将等待总线空闲状态出现 129 次（129 × 11 个连续隐性位），然后才会恢复正常操作。Bus_Off 恢复序列结束时，错误管理计数器将复位。 在 CCCR[INIT] 复位后的等待时间内，每次监控到由 11 个隐性位组成的序列时，Bit0 错误代码都会写入 PSR[LEC] 中，从而使 CPU 能够准备好检查 CAN 总线保持显性还是持续受到干扰，并能够监控 Bus_Off 恢复序列。ECR[REC] 用于对这些序列进行计数。 注：字节访问：读字节 0 将置位 LEC 为”111”，读字节 3/2/1 没有影响。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PSR 位域

51.6.15 TDCR (0x48)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	TDCO							RSVD	TDCF						
N/A																	RW							N/A	RW						
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0

TDCR [31:0]

位域	名称	描述
14-8	TDCO	发送器延迟补偿偏移 定义从 FDCAN_TX 到 FDCAN_RX 测得的延迟与第二采样点之间距离的偏移值。有效值为 0 到 127 个 mtq。
6-0	TDCF	发送器延迟补偿过滤器窗口长度 定义 SSP 位置的最小值，要测量发送器延迟，会忽略 m_can_rx 上会导致 SSP 位置提前的显性边沿。

TDCR 位域

51.6.16 IR (0x50)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		ARA	PED	PEA	WDI	BO	EW	EP	ELO	BEU	BEC	DRX	TOO	MRAF	TSW	TEFL	TEFF	TEFW	TEFN	TFE	TCF	TC	HPM	RF1L	RF1F	RF1W	RF1N	RF0L	RF0F	RF0W	RF0N
N/A		RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IR [31:0]

位域	名称	描述
29	ARA	访问保留地址 0：未对保留地址进行访问 1：已对保留地址进行访问
28	PED	数据阶段的协议错误 0：数据阶段没有协议错误 1：检测到数据阶段有协议错误（PSR.DLEC 不是 0、7）
27	PEA	仲裁阶段中的协议错误 0：仲裁阶段中没有协议错误 1：检测到仲裁阶段有协议错误（PSR.LEC 不是 0、7）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
26	WDI	看门狗中断 0：未发生消息 RAM 看门狗事件 1：因 READY 缺失而发生消息 RAM 看门狗事件
25	BO	Bus_Off 状态 0：Bus_Off 状态未更改 1：Bus_Off 状态已更改
24	EW	警告状态 0：Error_Warning 状态未更改 1：Error_Warning 状态已更改
23	EP	错误被动 0：Error_Passive 状态未更改 1：Error_Passive 状态已更改
22	ELO	错误记录溢出 0：CAN 错误记录计数器未溢出 1：CAN 错误记录计数器已溢出
21	BEU	位错误未校正 检测到 RAM 位错误并未校正。由连接到 Message RAM 的可选外部奇偶校验/ ECC 逻辑生成的输入信号 m_can_aeim_berr[1] 控制。未校正的消息 RAM 比特错误将 CCCR.INIT 置“1”。这样做是为了避免传输损坏的数据。 0：从消息 RAM 读取时没有检测到比特错误 1：检测到比特错误，未校正 (例如奇偶校验逻辑)
20	BEC	错位校正 检测到 RAM 位错误并已校正。由连接到 Message RAM 的可选外部奇偶校验/ ECC 逻辑生成的输入信号 m_can_aeim_berr[0] 控制。 0：从消息 RAM 读取时没有检测到比特错误 1：检测到比特错误，未校正 (例如 ECC)
19	DRX	消息存储到专用接收缓冲区 接收到的消息已存储到专用接收缓冲区后，此标志会置“1”。 0：未更新接收缓冲区 1：至少有一条已接收消息存储到接收缓冲区中
18	TOO	发生超时 0：无超时 1：达到超时

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
17	MRAF	消息 RAM 访问失败 此标志在以下情况下会置“1”： 1. 当接收处理单元未在已接收之后的消息的仲裁字段之前完成对已接收消息的验收过滤或存储时。在这种情况下，验收过滤或消息存储会中止，接收处理单元会开始处理之后的消息。 2. 当接收处理单元无法向消息 RAM 写入消息时。在这种情况下，会中止消息存储。 在这两种情况下，FIFO 放入索引不会更新，专用接收缓冲区的新数据标志也不会置“1”。下一条消息存储到此位置时，部分存储的消息会被覆盖。 当发送处理单元无法及时从消息 RAM 中读取数据时，此标志也会置“1”。在这种情况下，消息发送会中止。如果发送处理单元访问失败，M_TTCAN 会切换到受限工作模式（请参见受限工作模式）。要退出受限工作模式，主机 CPU 必须复位 CCCR.ASM。 0：未发生消息 RAM 访问失败 1：发生消息 RAM 访问失败
16	TSW	时间戳回卷 0：时间戳未回卷 1：时间戳已回卷
15	TEFL	发送事件 FIFO 元素丢失 0：发送事件 FIFO 元素未丢失 1：发送事件 FIFO 元素已丢失，尝试向大小为零的发送事件 FIFO 进行写入时也会置“1”
14	TEFF	发送事件 FIFO 已满 0：发送事件 FIFO 未满 1：发送事件 FIFO 已满
13	TEFW	达到发送事件 FIFO 水印 0：发送事件 FIFO 填充级别低于水印 1：发送事件 FIFO 填充级别达到水印
12	TEFN	发送事件 FIFO 新条目 0：发送事件 FIFO 未更改 1：发送处理单元写入发送事件 FIFO 元素
11	TFE	发送 FIFO 为空 0：发送 FIFO 非空 1：发送 FIFO 为空
10	TCF	发送取消完成 0：发送取消未完成 1：发送取消已完成
9	TC	发送完成 0：发送未完成 1：发送已完成

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	HPM	高优先级消息 0：未接收到任何高优先级消息 1：已接收到高优先级消息
7	RF1L	接收 FIFO 1 消息丢失 0：接收 FIFO 1 消息未丢失 1：接收 FIFO 1 消息已丢失，尝试向大小为零的接收 FIFO 1 进行写入后也会置“1”
6	RF1F	接收 FIFO 1 已满 0：接收 FIFO 1 未满 1：接收 FIFO 1 已满
5	RF1W	达到接收 FIFO 1 水印 0：接收 FIFO 1 填充级别低于水印 1：接收 FIFO 1 填充级别达到水印
4	RF1N	接收 FIFO 1 新消息 0：未向接收 FIFO 1 写入新消息 1：已向接收 FIFO 1 写入新消息
3	RF0L	接收 FIFO 0 消息丢失 0：接收 FIFO 0 消息未丢失 1：接收 FIFO 0 消息已丢失，尝试向大小为零的接收 FIFO 0 进行写入后也会置“1”
2	RF0F	接收 FIFO 0 已满 0：接收 FIFO 0 未满 1：接收 FIFO 0 已满
1	RF0W	达到接收 FIFO 0 水印 0：接收 FIFO 0 填充级别低于水印 1：接收 FIFO 0 填充级别达到水印
0	RF0N	接收 FIFO 0 新消息 0：未向接收 FIFO 0 写入新消息 1：已向接收 FIFO 0 写入新消息

IR 位域

51.6.17 IE (0x54)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		ARAE	PEDE	PEAE	WDIE	BOE	EWE	EPE	ELOE	BEUE	BECE	DRXE	TOOE	MRAFE	TSWE	TEFLE	TEFFE	TEFWE	TEFNE	TFEE	TCFE	TCE	HPME	RF1LE	RF1FE	RF1WE	RF1NE	RF0LE	RF0FE	RF0WE	RF0NE
N/A		RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

IE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
29	ARAE	访问保留地址使能
28	PEDE	数据阶段的协议错误使能
27	PEAE	仲裁阶段中的协议错误使能
26	WDIE	看门狗中断使能 0：禁止中断 1：使能中断
25	BOE	Bus_Off 状态 0：禁止中断 1：使能中断
24	EWE	警告状态中断使能 0：禁止中断 1：使能中断
23	EPE	错误被动中断使能 0：禁止中断 1：使能中断
22	ELOE	错误记录溢出中断使能 0：禁止中断 1：使能中断
21	BEUE	位错误未更正中断使能 0：禁止中断 1：使能中断
20	BECE	位错误已更正中断使能 0：禁止中断 1：使能中断
19	DRXE	消息存储到专用接收缓冲区中断使能 0：禁止中断 1：使能中断
18	TOOE	超时已发生中断使能 0：禁止中断 1：使能中断
17	MRAFE	消息 RAM 访问失败中断使能 0：禁止中断 1：使能中断
16	TSWE	时间戳回卷中断使能 0：禁止中断 1：使能中断
15	TEFLE	发送事件 FIFO 元素丢失中断使能 0：禁止中断 1：使能中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
14	TEFFE	发送事件 FIFO 已满中断使能 0：禁止中断 1：使能中断
13	TEFWE	达到发送事件 FIFO 水印中断使能 0：禁止中断 1：使能中断
12	TEFNE	发送事件 FIFO 新条目中断使能 0：禁止中断 1：使能中断
11	TFEE	发送 FIFO 为空中断使能 0：禁止中断 1：使能中断
10	TCFE	发送取消完成中断使能 0：禁止中断 1：使能中断
9	TCE	发送完成中断使能 0：禁止中断 1：使能中断
8	HPME	高优先级消息中断使能 0：禁止中断 1：使能中断
7	RF1LE	接收 FIFO 1 消息丢失中断使能 0：禁止中断 1：使能中断
6	RF1FE	接收 FIFO 1 已满中断使能 0：禁止中断 1：使能中断
5	RF1WE	达到接收 FIFO 1 水印中断使能 0：禁止中断 1：使能中断
4	RF1NE	接收 FIFO 1 新消息中断使能 0：禁止中断 1：使能中断
3	RF0LE	接收 FIFO 0 消息丢失中断使能 0：禁止中断 1：使能中断
2	RF0FE	接收 FIFO 0 已满中断使能 0：禁止中断 1：使能中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	RF0WE	达到接收 FIFO 0 水印中断使能 0：禁止中断 1：使能中断
0	RF0NE	接收 FIFO 0 新消息中断使能 0：禁止中断 1：使能中断

IE 位域

51.6.18 ILS (0x58)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		ARAL	PEDL	PEAL	WDIL	BOL	EWL	EPL	ELOL	BEUL	BECL	DRXL	TOOL	MRAFL	TSWL	TEFLL	TEFFL	TEFWL	TEFNL	TFEL	TCFL	TCL	HPML	RF1LL	RF1FL	RF1WL	RF1NL	RF0LL	RF0FL	RF0WL	RF0NL
N/A		RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ILS [31:0]

位域	名称	描述
29	ARAL	访问保留地址线
28	PEDL	数据阶段的协议错误线
27	PEAL	仲裁阶段的协议错误线
26	WDIL	看门狗中断线
25	BOL	Bus_Off 状态中断线
24	EWL	警告状态中断线
23	EPL	错误被动中断线
22	ELOL	错误记录溢出中断线
21	BEUL	位错误未更正中断线
20	BECL	位错误已更正中断线
19	DRXL	消息存储到专用接收缓冲区中断线
18	TOOL	超时已发生中断线
17	MRAFL	消息 RAM 访问失败中断线
16	TSWL	时间戳回卷中断线
15	TEFLL	发送事件 FIFO 元素丢失中断线
14	TEFFL	发送事件 FIFO 已满中断线
13	TEFWL	达到发送事件 FIFO 水印中断线
12	TEFNL	发送事件 FIFO 新条目中断线
11	TFEL	发送 FIFO 为空中断线
10	TCFL	发送取消完成中断线
9	TCL	发送完成中断线

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	HPML	高优先级消息中断线
7	RF1LL	接收 FIFO 1 消息丢失中断线
6	RF1FL	接收 FIFO 1 已满中断线
5	RF1WL	达到接收 FIFO 1 水印中断线
4	RF1NL	接收 FIFO 1 新消息中断线
3	RF0LL	接收 FIFO 0 消息丢失中断线
2	RF0FL	接收 FIFO 0 已满中断线
1	RF0WL	达到接收 FIFO 0 水印中断线
0	RF0NL	接收 FIFO 0 新消息中断线

ILS 位域

51.6.19 ILE (0x5C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														EINT1	EINT0
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

ILE [31:0]

位域	名称	描述
1	EINT1	使能中断线 1 0：禁止中断线 fdcan_intr0_it 1：使能中断线 fdcan_intr0_it
0	EINT0	使能中断线 0 0：禁止中断线 fdcan_intr1_it 1：使能中断线 fdcan_intr1_it

ILE 位域

51.6.20 GFC (0x80)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										ANFS		ANFE		RRFS	RRFE
N/A																										RW		RW		RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

GFC [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-4	ANFS	接受非匹配标准帧 定义了如何处理与过滤器列表的任何元素都不匹配的 ID 为 11 位的已接收消息。 00：在接收 FIFO 0 中接受 01：在接收 FIFO 1 中接受 10：拒绝 11：拒绝
3-2	ANFE	接受非匹配扩展帧 定义了如何处理与过滤器列表的任何元素都不匹配的 ID 为 29 位的已接收消息。 00：在接收 FIFO 0 中接受 01：在接收 FIFO 1 中接受 10：拒绝 11：拒绝
1	RRFS	拒绝标准远程帧 0：过滤采用 11 位标准 ID 的远程帧 1：拒绝所有采用 11 位标准 ID 的远程帧
0	RRFE	拒绝扩展远程帧 0：过滤采用 29 位标准 ID 的远程帧 1：拒绝所有采用 29 位标准 ID 的远程帧

GFC 位域

51.6.21 SIDFC (0x84)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								LSS								FLSSA														RSVD	
N/A								RW								RW														N/A	
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

SIDFC [31:0]

位域	名称	描述
23-16	LSS	标准列表大小 0：无标准消息 ID 过滤器 1-128：标准消息 ID 过滤器元素数量 >128：大于 128 的值会被解析为 128。
15-2	FLSSA	标准过滤器列表起始地址 标准消息 ID 过滤器列表的起始地址（32 位字地址，请参见 XXXX：标准消息 ID 过滤器元素）。

SIDFC 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.6.22 XIDFC (0x88)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD									LSE							FLESA														RSVD	
N/A									RW							RW														N/A	
x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

XIDFC [31:0]

位域	名称	描述
22-16	LSE	扩展列表大小 0：无标准消息 ID 过滤器 1-64：标准消息 ID 过滤器元素数量 >64：大于 64 的值会被解析为 64。
15-2	FLESA	扩展过滤器列表起始地址 标准消息 ID 过滤器列表的起始地址（32 位字地址，请参见 XXXX：扩展消息 ID 过滤器元素）。

XIDFC 位域

51.6.23 XIDAM (0x90)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			EIDM																												
N/A			RW																												
x	x	x	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

XIDAM [31:0]

位域	名称	描述
28-0	EIDM	扩展 ID 掩码 要对扩展帧进行验收过滤，会将扩展 ID 与掩码与已接收帧的消息 ID 进行与运算。用于屏蔽 SAE J1939 中的 29 位 ID。如果所有位的复位值均设为“1”，则掩码无效。

XIDAM 位域

51.6.24 HPMS (0x94)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																FLST	FIDX							MSI		BIDX					

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																R	R							R		R					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

HPMS [31:0]

位域	名称	描述
15	FLST	过滤器列表 0：标准过滤器列表 1：扩展过滤器列表
14-8	FIDX	过滤器索引 匹配过滤器元素的索引。范围为 0 到 SIDFC[LSS] - 1 或 XIDFC[LSE] - 1。
7-6	MSI	消息存储指示符 00：未选择 FIFO 01：FIFO 上溢 10：消息存储在 FIFO 0 中 11：消息存储在 FIFO 1 中
5-0	BIDX	缓冲区索引 消息存储到的接收 FIFO 元素的索引。仅当 MSI[1] = “1” 时有效。

HPMS 位域

51.6.25 NDAT1 (0x98)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ND1																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

NDAT1 [31:0]

位域	名称	描述
31-0	ND1	新数据 [31:0] 该寄存器保存接收缓冲区 0 到 31 的新数据标志。当相应的接收缓冲区通过已接收的帧进行更新时，这些标志会置 1。在主机将标志清零之前，标志保持置 “1” 状态。通过向对应位位置写入 “1” 将标志清零。写入 “0” 不会起任何作用。硬复位会将寄存器清零。 0：接收缓冲区未更新 1：接收缓冲区通过新消息更新

NDAT1 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

51.6.26 NDAT2 (0x9C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ND2																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

NDAT2 [31:0]

位域	名称	描述
31-0	ND2	新数据 [63:32] 该寄存器保存接收缓冲区 32 到 63 的新数据标志。当相应的接收缓冲区通过已接收的帧进 行更新时，这些标志会置 1。在主机将标志清零之前，标志保持置 1 状态。通过向对应位位置写入“1”将标志清零。写入“0”不会起任何作用。硬复位会将寄存器清零。 0：接收缓冲区未更新 1：接收缓冲区通过新消息更新

NDAT2 位域

51.6.27 RXF0C (0xA0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F0OM	F0WM							RSVD	F0S							F0SA														RSVD	
RW	RW							N/A	RW							RW														N/A	
0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

RXF0C [31:0]

位域	名称	描述
31	F0OM	FIFO 0 工作模式 FIFO 0 可工作在阻止模式或覆盖模式下。 0：FIFO 0 处于阻止模式 1：FIFO 0 处于覆盖模式
30-24	F0WM	FIFO 0 水印 0：禁止水印中断 1-64：接收 FIFO 0 水印中断 (IR[RF0W]) 的级别 >64：禁止水印中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22-16	F0S	接收 FIFO 0 大小 0：无接收 FIFO 0 1-64：接收 FIFO 0 元素数 >64：大于 64 的值会被解析为 64 接收 FIFO 0 元素的索引为 0 到 F0S-1。
15-2	F0SA	接收 FIFO 0 起始地址 消息 RAM 中接收 FIFO 0 的起始地址（32 位字地址，请参见 XXXX：消息 RAM 配置）。

RXF0C 位域

51.6.28 RXF0S (0xA4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						RF0L	F0F	RSVD		F0PI						RSVD		F0GI						RSVD	F0FL						
N/A						R	R	N/A		R						N/A		R						N/A	R						
x	x	x	x	x	x	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	0	0	0	0	0	0	0

RXF0S [31:0]

位域	名称	描述
25	RF0L	接收 FIFO 0 消息丢失 此位是中断标志 IR[RF0L] 的副本。当 IR[RF0L] 复位时，此位也会复位。 0：接收 FIFO 0 消息未丢失 1：接收 FIFO 0 消息已丢失，尝试向大小为零的接收 FIFO 0 进行写入后也会置“1”。 注：当 RXF0C.F0OM='1' 时重写最旧消息将不会置位该标志位。
24	F0F	接收 FIFO 0 已满 0：接收 FIFO 0 未满 1：接收 FIFO 0 已满
21-16	F0PI	接收 FIFO 0 放入索引 接收 FIFO 0 写入索引指针，范围为 0 到 63。
13-8	F0GI	接收 FIFO 0 获取索引 接收 FIFO 0 读取索引指针，范围为 0 到 63。
6-0	F0FL	接收 FIFO 0 填充级别 接收 FIFO 0 中存储的元素数，范围为 0 到 64。

RXF0S 位域

51.6.29 RXF0A (0xA8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										F0AI					
N/A																										RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

RXF0A [31:0]

位域	名称	描述
5-0	F0AI	接收 FIFO 0 确认索引 主机从接收 FIFO 0 读取消息或消息序列后，必须将从接收 FIFO 0 读取的最后一个元素的缓冲区索引写入 F0AI 中。此操作会将接收 FIFO 0 获取索引 RXF0S[F0GI] 设为 F0AI + 1，并会更新 FIFO 0 填充级别 RXF0S[F0FL]。

RXF0A 位域

51.6.30 RXBC (0xAC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																RBSA														RSVD	
N/A																RW														N/A	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

RXBC [31:0]

位域	名称	描述
15-2	RBSA	接收缓冲区起始地址 配置消息 RAM 中接收缓冲区部分的起始地址（32 位字地址）。此外，也用于引用调试消息 A、B、C。

RXBC 位域

51.6.31 RXF1C (0xB0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
F1OM	F1WM							RSVD	F1S							F1SA														RSVD	
RW	RW							N/A	RW							RW														N/A	
0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

RXF1C [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	F1OM	FIFO 1 工作模式 FIFO 1 可工作在阻止模式或覆盖模式下。 0：FIFO 1 处于阻止模式 1：FIFO 1 处于覆盖模式
30-24	F1WM	FIFO 1 水印 0：禁止水印中断 1-64：接收 FIFO 1 水印中断 (IR[RF1W]) 的级别 >64：禁止水印中断
22-16	F1S	接收 FIFO 1 大小 0：无接收 FIFO 1 1-64：接收 FIFO 1 元素数 >64：大于 64 的值会被解析为 64 接收 FIFO 1 元素的索引为 0 到 F1S - 1。
15-2	F1SA	接收 FIFO 1 起始地址 消息 RAM 中接收 FIFO 1 的起始地址（32 位字地址，请参见 XXXX：消息 RAM 配置）。

RXF1C 位域

51.6.32 RXF1S (0xB4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMS		RSVD				RF1L	F1F	RSVD		F1PI						RSVD		F1GI						RSVD	F1FL						
R		N/A				R	R	N/A		R						N/A		R						N/A	R						
0	0	x	x	x	x	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	0	0	0	0	0	0	0

RXF1S [31:0]

位域	名称	描述
31-30	DMS	调试消息状态 00：空闲状态，等待接收调试消息，DMA 请求清零 01：已接收调试消息 A 10：已接收调试消息 A、B 11：已接收调试消息 A、B、C，DMA 请求置“1”
25	RF1L	接收 FIFO 1 消息丢失 此位是中断标志 IR[RF1L] 的副本。当 IR[RF1L] 复位时，此位也会复位。 0：接收 FIFO 1 消息未丢失 1：接收 FIFO 1 消息已丢失，尝试向大小为零的接收 FIFO 1 进行写入后也会置“1”。 注：当 RXF1C.F1OM=’1’ 时重写最旧消息将不会置位该标志位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
24	F1F	接收 FIFO 1 已满 0：接收 FIFO 1 未满 1：接收 FIFO 1 已满
21-16	F1PI	接收 FIFO 1 放入索引 接收 FIFO 1 写入索引指针，范围为 0 到 63。
13-8	F1GI	接收 FIFO 1 获取索引 接收 FIFO 1 读取索引指针，范围为 0 到 63。
6-0	F1FL	接收 FIFO 1 填充级别 接收 FIFO 1 中存储的元素数，范围为 0 到 64。

RXF1S 位域

51.6.33 RXF1A (0xB8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										F1AI					
N/A																										RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

RXF1A [31:0]

位域	名称	描述
5-0	F1AI	接收 FIFO 1 确认索引 主机从接收 FIFO 1 读取消息或消息序列后，必须将从接收 FIFO 1 读取的最后一个元素的缓冲区索引写入 F1AI 中。此操作会将接收 FIFO 1 获取索引 RXF1S[F1GI] 设为 F1AI + 1，并会更新 FIFO 1 填充级别 RXF1S[F1FL]。

RXF1A 位域

51.6.34 RXESC (0xBC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																					RBDS			RSVD		F1DS		RSVD		F0DS	
N/A																					RW			N/A		RW		N/A		RW	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	0	0	0	x	0	0	0

RXESC [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10-8	RBDS	接收缓冲区数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段
6-4	F1DS	接收 FIFO 1 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段
2-0	F0DS	接收 FIFO 0 数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段 注：注意: 如果接受的 CAN 帧的数据字段大小超过了匹配 Rx Buffer 或 Rx FIFO 配置的数据字段大小，只有 RXESC 配置的字节数被存储到 Rx Buffer 响应中。Rx FIFO 元素。帧的其余数据字段将被忽略。

RXESC 位域

51.6.35 TXBC (0xC0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	TFQM	TFQS						RSVD		NDTB						TBSA														RSVD	
N/A	RW	RW						N/A		RW						RW														N/A	
x	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

TXBC [31:0]

位域	名称	描述
30	TFQM	发送 FIFO/队列模式 0：发送 FIFO 操作 1：发送队列操作
29-24	TFQS	发送 FIFO/队列大小 0：无发送 FIFO/队列 1-32：用于发送 FIFO/队列的发送缓冲区数 >32：大于 32 的值会被解析为 32。
21-16	NDTB	专用发送缓冲区数 1-32：专用发送缓冲区数 >32：大于 32 的值会被解析为 32。
15-2	TBSA	发送缓冲区起始地址 消息 RAM 中发送缓冲区部分的起始地址（32 位字地址，请参见图 xxx）。 注:TFQS 和 NDTB 之和不能大于 32。没有检查错误配置。消息 RAM 中的发送缓冲区部分从专用的发送缓冲区开始。

TXBC 位域

51.6.36 TXFQS (0xC4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										TFQF	TFQPI					RSVD			TFGI					RSVD		TFFL					
N/A										R	R					N/A			R					N/A		R					
x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x	x	0	0	0	0	0	x	x	0	0	0	0	0	0

TXFQS [31:0]

位域	名称	描述
21	TFQF	发送 FIFO/队列已满 0：发送 FIFO/队列未满 1：发送 FIFO/队列已满
20-16	TFQPI	发送 FIFO/队列放入索引 发送 FIFO/队列写入索引指针，范围为 0 到 31。
12-8	TFGI	发送 FIFO 获取索引 发送 FIFO 读取索引指针，范围为 0 到 31。如果已配置发送队列操作（TXBC.TFQM = “1”），则读为零

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-0	TFFL	发送 FIFO 空闲级别 从 TFGI 开始的连续空闲发送 FIFO 元素数，范围为 0 到 32。如果已配置发送队列操作（TXBC[TFQM] = “1”），则读为零 注：如果是专用发送缓冲区与发送 FIFO 或发送队列相结合的混合配置，放入和获取索引指示从第一个专用发送缓冲区开始的发送缓冲区数。例如：对于 12 个专用发送缓冲区与包含 20 个缓冲区的发送 FIFO 相结合的混合配置，放入索引 15 会指向发送 FIFO 的第四个缓冲区。

TXFQS 位域

51.6.37 TXESC (0xC8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													TBDS		
N/A																													RW		
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

TXESC [31:0]

位域	名称	描述
2-0	TBDS	发送缓冲区数据字段大小 000：8 字节数据字段 001：12 字节数据字段 010：16 字节数据字段 011：20 字节数据字段 100：24 字节数据字段 101：32 字节数据字段 110：48 字节数据字段 111：64 字节数据字段

TXESC 位域

51.6.38 TXBRP (0xCC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRP																															
R																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBRP [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TRP	发送请求挂起 每个发送缓冲区都有自己的发送请求挂起位。这些位通过寄存器 TXBAR 置“1”。请求的发 送已完成或已通过 TXBCR 取消后，这些位会复位。TXBRP 位仅会为通过 TXBC 配置的发送缓冲区置“1”。TXBRP 位置 1 后，会启动发送扫描（请参见过滤调试消息）以检查优先级最高（消息 ID 最小的发送缓冲区）的挂起发送 请求。取消请求会使寄存器 TXBRP 的相应发送请求挂起位复位。如果请求取消时发送已开始进行，则无论发送是否成功，都会在发送结束时执行复位操作。相应的 TXBRP 位复位后，取消请求位也会立即复位。请求取消后，会在下列情况下通过 TXBCF 指示完成取消 -与相应的 TXBTO 位一起成功发送后 -取消时发送尚未开始 -发送因仲裁丢失而中止 -帧发送过程中出错 在 DAR 模式下，所有发送在发送失败后都会自动取消。对于所有未成功的发送，相应的 TXBCF 位会置“1”。 0：无发送请求挂起 1：发送请求挂起 注：如果 TXBRP 位在正在进行发送扫描时置“1”，则进行该特殊发送扫描期间不会考虑此位。如果请求取消此类发送缓冲区，则该添加请求会立即取消，相应的 TXBRP 位会复位。

TXBRP 位域

51.6.39 TXBAR (0xD0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBAR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	AR	添加请求 每个发送缓冲区都有自己的添加请求位。写入“1”会将相应的添加请求位置“1”；写入“0”没有影响。这样，主机通过对 TXBAR 进行一次写操作便可为多个发送缓冲区设置发送请求。仅会为通过 TXBC 配置的发送缓冲区设置 TXBAR 位。如果没有运行发送扫描，这些位会立即复位，否则在发送扫描过程完成之前，这些位保持置“1”状态。 0：未添加发送请求 1：已添加发送请求 注：如果添加请求应用到具有挂起发送请求的发送缓冲区（相应的 TXBRP 位已置 1），则会忽略请求。

TXBAR 位域

51.6.40 TXBCR (0xD4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBCR [31:0]

位域	名称	描述
31-0	CR	取消请求 每个发送缓冲区都有自己的取消请求位。写入“1”会将相应的取消请求位置“1”；写入“0”没有影响。这样，主机通过对 TXBCR 进行一次写操作便可为多个发送缓冲区设置取消请求。仅会为通过 TXBC 配置的发送缓冲区设置 TXBCR 位。在相应的 TXBRP 位复位之前，这些位保持置“1”状态。 0：无取消挂起 1：取消挂起

TXBCR 位域

51.6.41 TXBTO (0xD8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TO																															
R																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBTO [31:0]

位域	名称	描述
31-0	TO	发送已发生 每个发送缓冲区都有自己的发送已发生位。当相应的 TXBRP 位在发送成功后清零时，这些位会置“1”。通过向寄存器 TXBAR 的相应位写入“1”请求进行新发送时，这些位会复位。 0：未进行发送 1：已进行发送

TXBTO 位域

51.6.42 TXBCF (0xDC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CF																															
R																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBCF [31:0]

位域	名称	描述
31-0	CF	取消完成 每个发送缓冲区都有自己的取消完成位。当相应的 TXBRP 位在通过 TXBCR 请求取消后清零时，这些位会置“1”。如果相应的 TXBRP 位在取消时未置“1”，CF 会立即置“1”。通过向寄存器 TXBAR 的相应位写入“1”请求进行新发送时，这些位会复位。 0：无发送缓冲区取消 1：发送缓冲区取消完成

TXBCF 位域

51.6.43 TXBTIE (0xE0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBTIE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TIE	发送中断使能 每个发送缓冲区都有自己的发送中断使能位。 0：禁止发送中断 1：使能发送中断

TXBTIE 位域

51.6.44 TXBCIE (0xE4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CFIE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TXBCIE [31:0]

位域	名称	描述
31-0	CFIE	取消完成中断使能 每个发送缓冲区都有自己的取消完成中断使能位。 0：禁止取消完成中断 1：使能取消完成中断

TXBCIE 位域

51.6.45 TXEFC (0xF0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		EFWM						RSVD		EFS						EFSA														RSVD	
N/A		RW						N/A		RW						RW														N/A	
x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

TXEFC [31:0]

位域	名称	描述
29-24	EFWM	事件 FIFO 水印 0：禁止水印中断 1-32：发送事件 FIFO 水印中断 (IR[TEFW]) 的级别 >32：禁止水印中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
21-16	EFS	事件 FIFO 大小 0：禁止发送事件 FIFO 1-32：发送事件 FIFO 元素数 >32：大于 32 的值会被解析为 32 发送事件 FIFO 元素的索引为 0 到 EFS-1。
15-2	EFSA	事件 FIFO 起始地址 消息 RAM 中发送事件 FIFO 的起始地址（32 位字地址，请参见 xxxx：消息 RAM 配置）。

TXEFC 位域

51.6.46 TXEFS (0xF4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TEFL	EFF	RSVD			EFPI					RSVD			EFGI					RSVD		EFFL					
N/A						R	R	N/A			R					N/A			R					N/A		R					
x	x	x	x	x	x	0	0	x	x	x	0	0	0	0	0	x	x	x	0	0	0	0	0	x	x	0	0	0	0	0	0

TXEFS [31:0]

位域	名称	描述
25	TEFL	发送事件 FIFO 元素丢失 此位是中断标志 IR[TEFL] 的副本。当 IR[TEFL] 复位时，此位也会复位。 0：没有发送事件 FIFO 元素丢失 1：发送事件 FIFO 元素已丢失，尝试向大小为零的发送事件 FIFO 进行写入时也会置“1”。
24	EFF	事件 FIFO 已满 0：发送事件 FIFO 未满 1：发送事件 FIFO 已满
20-16	EFPI	事件 FIFO 放入索引 发送事件 FIFO 写入索引指针，范围为 0 到 31。
12-8	EFGI	事件 FIFO 获取索引 发送事件 FIFO 读取索引指针，范围为 0 到 31。
5-0	EFFL	事件 FIFO 填充级别 发送事件 FIFO 中存储的元素数，范围为 0 到 31。

TXEFS 位域

51.6.47 TXEFA (0xF8)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											EFAI					
N/A																											RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

TXEFA [31:0]

位域	名称	描述
4-0	EFAI	事件 FIFO 确认索引 主机从发送事件 FIFO 读取元素或元素序列后，必须将从发送事件 FIFO 读取的最后一个元素的索引写入 EFAI 中。此操作会将发送事件 FIFO 获取索引 TXEFS[EFGI] 设为 EFAI + 1，并会更新 FIFO 0 填充级别 TXEFS[EFFL]。

TXEFA 位域

51.6.48 TS_SEL (0x200 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TS																															
R																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TS_SEL [31:0]

位域	名称	描述
31-0	TS	时间戳字。 默认可以保存最多 16 个 32 位的时间戳。 如果设置为使用 64 位模式，则可以保存最多 8 个 64 位时间戳

TS_SEL 位域

51.6.49 CREL (0x240)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
REL				STEP				SUBSTEP				YEAR				MON								DAY							
R				R				R				R				R								R							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CREL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-28	REL	发布版本寄存器 一位，BCD 编码。
27-24	STEP	发布版本阶段 一位，BCD 编码。
23-20	SUBSTEP	发布版本子阶段寄存器 一位，BCD 编码。
19-16	YEAR	时间戳年 一位，BCD 编码。
15-8	MON	时间戳月 两位，BCD 编码。
7-0	DAY	时间戳日 两位，BCD 编码。

CREL 位域

51.6.50 TSCFG (0x244)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																TBPRE								RSVD				EN64	SCP	TBCS	TSUE
N/A																RW								N/A				RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	x	x	0	0	0	0

TSCFG [31:0]

位域	名称	描述
15-8	TBPRE	时间基准预分频 0x00-0xFF 振荡器频率以生成时基计数器时钟除以的值。取值范围为 0-255。硬件将该值解析为编程值加 1。仅影响 TSU 内部时基。当合成不使用内部时基时，TBPRE[7:0] 固定为 0x00，则不使用时间戳预分频。
3	EN64	设置为使用 64 位时间戳。 启用时，tsu 最多可以保存 8 个不同的时间戳，TS(k) 和 TS(k+1) 用于一个 64 位时间戳，k 为 0~7。 TSP 可以用来选择不同的一个。
2	SCP	选择捕捉位置 0: 在 EOF 捕获时间戳 1: 在 SOF 捕获时间戳

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	TBCS	时间基准计数器选择 当合成不使用内部时基时，TBCS 固定为‘1’。 0: 从内部时基计数器捕获的时间戳值，TB[31:0] 是内部时间基准计数器 1: 从输入 tsu_tbin[31:0] 捕获的时间戳值，TB[31:0] 是 tsu_tbin[31:0]
0	TSUE	时间戳单元使能 0: 时间戳单元禁止 1: 时间戳单元使能

TSCFG 位域

51.6.51 TSS1 (0x248)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSL																TSN															
R																R															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TSS1 [31:0]

位域	名称	描述
31-16	TSL	时间戳丢失 每个时间戳寄存器 (TS0-TS15) 被分配一个比特。这些位是在相关时间戳寄存器中存储的时间戳在读取之前被覆盖时设置的。 读取时间戳寄存器将重置相关的位。
15-0	TSN	新时间戳 每个时间戳寄存器 (TS0-TS15) 被分配一个比特。这些位是在一个时间戳被存储在相关时间戳寄存器时置位的。读取一个时间戳寄存器将会复位相关的位。

TSS1 位域

51.6.52 TSS2 (0x24C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												TSP			
N/A																												R			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

TSS2 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	TSP	时间戳指针 每次捕获一个时间戳，时间戳指针都加 1。从它的最大值 (3,7 或 15 开始，取决于 number_ts_g)，它被递增到 0。 它的值也输出到 m_can_tsp[3:0]。

TSS2 位域

51.6.53 ATB (0x250)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TB																															
RC																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ATB [31:0]

位域	名称	描述
31-0	TB	用于时间戳生成 31-0 的时间基准

ATB 位域

51.6.54 ATBH (0x254)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBH																															
RC																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ATBH [31:0]

位域	名称	描述
31-0	TBH	用于时间戳生成 63-32 的时间基准

ATBH 位域

51.6.55 GLB_CTL (0x400)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
M_CAN_STBY	STBY_CLR_EN	STBY_POL	RSVD																											TSU_TBIN_SEL	
RW	RW	RW	N/A																											RW	
0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

GLB_CTL [31:0]

位域	名称	描述
31	M_CAN_STBY	m_can 进入 standby 控制位
30	STBY_CLR_EN	m_can standby 清除控制 0: 由软件控制清除 m_can_stby bit[bit31] 1: 当 rxdata 为 0 时硬件自动清除 standby
29	STBY_POL	standby 极性选择
1-0	TSU_TBIN_SEL	外部时间戳选择。每个 CAN 模块有 4 个外部时间戳（可以通过 PTPC 寄存器配置 4 个时间戳来源，可以是来自于 ptpc，也可以来自去其他 CAN 模块） 当 TSCFG.TBCS 位置 1 时，本寄存器用于从 4 个外部时间戳中选择一个作为本地时间戳。

GLB_CTL 位域

51.6.56 GLB_STATUS (0x404)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												M_CAN_INT1	M_CAN_INT0	RSVD	
N/A																												R	R	N/A	
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x

GLB_STATUS [31:0]

位域	名称	描述
3	M_CAN_INT1	m_can 中断状态位 1
2	M_CAN_INT0	m_can 中断状态位 0

GLB_STATUS 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

52 精确时间协议模块 PTPC

本章节介绍精确时间协议模块 PTPC 的主要功能和特性。

52.1 特性总结

本章节介绍精确时间协议模块 PTPC 的主要特性：

- 支持 2 套时间戳
- 时间戳支持 63 位计数器
- 计数器分为 32 位秒计数器和 31 位纳秒计数器
- 支持输入捕获时间戳
- 支持时间戳匹配时，产生中断
- 支持从时间戳读取接口发送数据到 CAN 模块

52.2 功能描述

本章节描述精确时间协议模块 PTPC 的功能。

52.2.1 时间戳模块

精确时间协议模块 PTPC 包含 2 个时间戳模块，每个时间戳模块包含一个 63 位的计数器。

计数器分为 32 位的秒计数器 TIMEH 和 31 位的纳秒计数器 TIMEL

TIMEL 在每次更新时，不像传统计数器那样单纯加 1，而是加上 CTRL1[SS_INCR] 的值：

$$TIMEL = TIMEL + SS_INCR$$

假设 PTPC 的时钟为 100 MHz，每个时钟周期为 10 ns。此时，需要将 CTRL1 [SS_INCR] 配置为 8'd10。即 TIMEL 每次以 10 纳秒为单位累加。

计数器分为 31 位的 TIMEL 和 32 位的 TIMEH，每当 TIMEL 溢出时，TIMEH 累加。TIMEL 的溢出点支持以下 2 种：

- 计数器溢出，计数器低 31 位 TIMEL，当计数至 32'h7FFFFFFF 时溢出。TIMEL 溢出时，TIMEH 加 1
- 秒计数溢出，计数器低 31 位 TIMEL，当计数至 1000000000，即 32'h3B9ACA00 时溢出。TIMEL 溢出时，TIMEH 加 1。TIMEL 以纳秒为单位，TIMEH 以秒为单位计数。

用户把 CTRL0 [SUBSEC_DIGITAL_ROLLOVER] 置 0 时，配置计数器为计数器模式。置 1 时，配置计数器为秒计数溢出。

推荐用户将此位置 1，这样读取时间戳计数器，可以直观地得到 TIMEH 秒又 TIMEL 纳秒的真实时间计时。

在使用 PTPC 前，需要先完成 PTPC 初始化，初始化时间戳计数器 TIMEL，TIMEH 的步骤如下，：

- 把 CTRL0[TIMER_ENABLE] 位置 1
- 在 TS_UPDTH 和 TS_UPDTL 寄存器写入目标值。注意，如果 TIMEL 设置位秒计数溢出，TS_UPDTL 的值不要超过 1000000000，即 32'h3B9ACA00
- 把 CTRL0[INIT_TIMER] 位置 1

PTPC 开始计时之后，用户可以根据需要更新计时器，PTPC 更新时间戳 TIMEL，TIMEH 的步骤如下：

- 在 TS_UPDTH 和 TS_UPDTL 寄存器写入目标值。

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 配置 TS_UPDTL[ADD_SUB] 位，置 0 时，TIMEL/TIMEH 会在原值上加上 TS_UPDTL 和 TS_UPDTH，置 1 时，TIMEL/TIMEH 会在原值上减去 TS_UPDTL 和 TS_UPDTH
- 把 CTRL0[UPDATE_TIMER] 位置 1

PTPC 支持通过配置 ADDEND 寄存器微调其时间戳计数器的计时快慢。

TIMEL 作为纳秒计数器，在每个 PTPC 时钟周期累加 CTRL1 [SS_INCR]，当 PTPC 时钟为 100 MHz（即周期为 10 ns）时，应当配置 SS_INCR 为 10，即 TIMEL 每个 PTPC 时钟周期累加 10。当时钟同步软件基于 PTPC 计时器进行时钟同步时，有可能发现本地时间和网络的时钟 Master 之间的误差是由 PTPC 时钟的误差引起的。这时可以通过配置 ADDEND 寄存器实现等效的微调。

假设 PTPC 时钟为 100 MHz，TIMEL 累加的步长为 10 ns（SS_INCR = 10）。

假设时钟同步算法发现时钟偏慢，希望将 TIMEL 累加的步长调整为 10.1 ns，这时，可以保持 $SS_INCR = 10$，设置 $ADDEND = 0xFFFFFFFF \times (0.1) = 0x19999999$。此时，可以视为 TIMEL 累加的等效步长为 10.1 ns。

假设时钟同步算法发现时钟偏快，希望将 TIMEL 累加的步长调整为 9.9 ns，这时，需要设置 $SS_INCR = 9$，设置 $ADDEND = 0xFFFFFFFF \times (0.9) = 0xE6666666$。此时，可以视为 TIMEL 累加的等效步长为 9.9 ns。

52.2.2 时间戳捕获和比较

PTPC 支持输入捕获功能。每个时间戳支持一个捕获输入信号，可以配置 CAP0 或者 CAP1 信号的有效边沿，在 CAP0 或者 CAP1 上升沿或者下降沿时，将时间戳 TIMEL 和 TIMEH 的值，捕获存入寄存器 CAPT_SNAPL 和 CAPT_SNAPH。捕获发生时，捕获标志位会置 1。如果在中断使能寄存器内把相应的中断使能位置 1，就会生成时间戳捕获中断请求。

PTPC 支持时间戳匹配功能，用户将目标时间戳值写入 TARH 和 TARL 寄存器，并置位 CTRL0[COMP_EN]，当时间戳计数器 TIMEH 和 TIMEL 大于或等于 TARH 和 TARL 时，发生匹配事件, 匹配事件发生后，COMP_EN 会自动清零。

此时，匹配标志位会置 1，如果在中断使能寄存器内把相应的中断使能位置 1，就会生成时间戳匹配中断请求。

PTPC 支持生成时间戳匹配输出比较，在时间戳匹配时：输出 CMP0 或 CMP1 到系统的其他模块。

52.2.3 时间戳输出端口

PTPC 支持 4 个时间戳输出端口，系统上的其他模块可以从此端口直接载入 TIMEL 和 TIMEH 的值。用户可以通过 TIME_SEL 寄存器直接配置端口 x 上时间戳信息的来源。相应的选择位置 0 时，输出模块 0 的时间戳。选择位置 1 时，输出模块 1 的时间戳。

52.3 PTPC 寄存器列表

PTPC 的寄存器列表如下：

PTPC base address: 0xF037C000

地址偏移	名称	描述	复位值
0x0000	PTPC[0][CTRL0]	控制寄存器 0	0x00000000
0x0004	PTPC[0][CTRL1]	控制寄存器 1	0x00000000
0x0008	PTPC[0][TIMEH]	时间戳的高位	0x00000000
0x000C	PTPC[0][TIMEL]	时间戳的低位	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0010	PTPC[0][TS_UPDTH]	更新高位时间戳	0x00000000
0x0014	PTPC[0][TS_UPDTL]	更新低位时间戳	0x00000000
0x0018	PTPC[0][ADDEND]	加数计数器更新值	0x00000000
0x001C	PTPC[0][TARH]	纳秒比较器目标值高位	0x00000000
0x0020	PTPC[0][TARL]	纳秒比较器目标值低位	0x00000000
0x002C	PTPC[0][PPS_CTRL]	秒脉冲周期控制	0x00000000
0x0030	PTPC[0][CAPT_SNAPH]	捕获值高位	0x00000000
0x0034	PTPC[0][CAPT_SNAPL]	捕获值低位	0x00000000
0x1000	PTPC[1][CTRL0]	控制寄存器 0	0x00000000
0x1004	PTPC[1][CTRL1]	控制寄存器 1	0x00000000
0x1008	PTPC[1][TIMEH]	时间戳的高位	0x00000000
0x100C	PTPC[1][TIMEL]	时间戳的低位	0x00000000
0x1010	PTPC[1][TS_UPDTH]	更新高位时间戳	0x00000000
0x1014	PTPC[1][TS_UPDTL]	更新低位时间戳	0x00000000
0x1018	PTPC[1][ADDEND]	加数计数器更新值	0x00000000
0x101C	PTPC[1][TARH]	纳秒比较器目标值高位	0x00000000
0x1020	PTPC[1][TARL]	纳秒比较器目标值低位	0x00000000
0x102C	PTPC[1][PPS_CTRL]	秒脉冲周期控制	0x00000000
0x1030	PTPC[1][CAPT_SNAPH]	捕获值高位	0x00000000
0x1034	PTPC[1][CAPT_SNAPL]	捕获值低位	0x00000000
0x2000	TIME_SEL		0x00000000
0x2004	INT_STS	中断状态	0x00000000
0x2008	INT_EN	中断使能	0x00000000
0x3000	PTPC_CAN_TS_SEL	时间戳选择	0x00000000

表 200: PTPC 寄存器列表

52.4 PTPC 寄存器描述

PTPC 的寄存器详细说明如下：

52.4.1 PTPC[CTRL0] (0x0 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																						SUBSEC_DIGITAL_ROLLOVER	CAPT_SNAP_KEEP	CAPT_SNAP_POS_EN	CAPT_SNAP_NEG_EN	RSVD	COMP_EN	UPDATE_TIMER	INIT_TIMER	FINE_COARSE_SEL	TIMER_ENABLE

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																						RW	RW	RW	RW	N/A	RW	WO	WO	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0

PTPC[CTRL0] [31:0]

位域	名称	描述
9	SUBSEC_DIGITAL_ROLLOVER	纳秒计数器模式 1-数字模式，溢出时间 1000000000/0x3B9ACA00，分辨率为 1 纳秒； 0-二进制，溢出时间 0x7FFFFFFF，分辨率为大约 0.466 纳秒
8	CAPT_SNAP_KEEP	保持捕获值 1：PTPC 会在捕获事件后保持捕获值，直到软件读取 capt_snapl 寄存器。此模式下，软件需要先读 capt_snaph 寄存器，避免错误结果。 0：PTPC 会在每次捕获事件后更新捕获值，软件需要在合适的时间点读取捕获值。
7	CAPT_SNAP_POS_EN	上升沿捕获使能 1 ：使能上升沿捕获 0：禁止上升沿捕获
6	CAPT_SNAP_NEG_EN	下降沿捕获使能 1 ：使能下降沿捕获 0：禁止下降沿捕获
4	COMP_EN	比较器使能。 置 1 使能比较器，PTPC 会在比较条件满足后清零此位
3	UPDATE_TIMER	计时器更新 置 1 会在当前计时器上加或减 ts_updateh/ts_updatel 的时间。硬件在完成更新后自动清零该位
2	INIT_TIMER	计时器初始化 置 1 会在将计时器初始化为 ts_updateh/ts_updatel 的时间。硬件在完成更新后自动清零该位
1	FINE_COARSE_SEL	精细初略更新选择 0：粗略更新，纳秒计数器每个时钟增加 ss_incr 1：精细更新，每次加数计数器溢出时，纳秒计数器增加 ss_incr
0	TIMER_ENABLE	计数器使能 置 1 计数器工作

PTPC[CTRL0] 位域

52.4.2 PTPC[CTRL1] (0x4 + 0x1000 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								SS_INCR							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

PTPC[CTRL1] [31:0]

位域	名称	描述
7-0	SS_INCR	纳秒计数器更新值。 例如 50MHz 时钟，每周期为 20 纳秒， 数字模式下，设为 0x14（每个时钟周期增加 20 纳秒）； 二进制模式下，设为 0x2B（20/0.466)；

PTPC[CTRL1] 位域

52.4.3 PTPC[TIMEH] (0x8 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMESTAMP_HIGH																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TIMEH] [31:0]

位域	名称	描述
31-0	TIMESTAMP_HIGH	当前秒计时器值

PTPC[TIMEH] 位域

52.4.4 PTPC[TIMEL] (0xC + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIMESTAMP_LOW																															
RO																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TIMEL] [31:0]

位域	名称	描述
31-0	TIMESTAMP_LOW	当前纳秒计时器值。 数值模式下精度为 1 纳秒； 二进制模式下精度为 0.466 纳秒

PTPC[TIMEL] 位域

52.4.5 PTPC[TS_UPDTH] (0x10 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SEC_UPDATE																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TS_UPDTH] [31:0]

位域	名称	描述
31-0	SEC_UPDATE	秒计时器更新值。 初始化时，用于将该值更新到秒计时器中； 更新时，从当前秒计时器加或减该值（纳秒计时器可能产生进位或借位）

PTPC[TS_UPDTH] 位域

52.4.6 PTPC[TS_UPDTL] (0x14 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD_SUB	NS_UPDATE																														
RW	RW																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TS_UPDTL] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	ADD_SUB	计时器更新模式。 1 表示减；0 表示加； 仅用于计时器更新。
30-0	NS_UPDATE	纳秒计时器更新值。 初始化时，用于将该值更新到纳秒计时器中； 更新时，从当前纳秒计时器加或减该值，可能会产生对秒计时器的进位或借位。

PTPC[TS_UPDTL] 位域

52.4.7 PTPC[ADDEND] (0x18 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDEND																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[ADDEND] [31:0]

位域	名称	描述
31-0	ADDEND	加数计数器更新值。 仅用于精细更新模式。 每个时钟周期 32 位的加数计数器会累加该值，当加数计数器溢出后，纳秒计时器会增加 ss_incr

PTPC[ADDEND] 位域

52.4.8 PTPC[TARH] (0x1C + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TARGET_TIME_HIGH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TARH] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TARGET_TIME_HIGH	秒比较器目标值

PTPC[TARH] 位域

52.4.9 PTPC[TARL] (0x20 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TARGET_TIME_LOW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[TARL] [31:0]

位域	名称	描述
31-0	TARGET_TIME_LOW	纳秒比较器目标值

PTPC[TARL] 位域

52.4.10 PTPC[PPS_CTRL] (0x2C + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												PPS_CTRL			
N/A																												RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

PTPC[PPS_CTRL] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	PPS_CTRL	秒脉冲周期控制 为 0 时，PPS 输出为每秒一个脉冲（宽度为一个时钟周期）。 对于其他值，PPS 输出成为以下频率的生成时钟： 0001：二进制模式为 2 Hz，数字模式为 1 Hz。 0010：二进制模式为 4 Hz，数字模式为 2 Hz。 0011：二进制模式为 8 Hz，数字模式为 4 Hz。 0100: 二进制模式为 16 Hz，数字模式为 8 Hz。 .. 1111：二进制模式为 32.768 KHz，数字模式为 16.384KHz。 在二进制翻转模式下，PPS 输出是一个占空比 50% 的时钟。 在数字翻转模式下，PPS 输出频率为平均值 数字实际时钟的频率不同每秒同步一次。例如： 当 PPSCTRL=0001 时，PPS（1 Hz）的低周期为 537 ms 高周期 463ms； 当 PPSCTRL=0010 时，PPS（2 Hz）为以下序列： -一个 50% 占空比的 537 毫秒周期的时钟 -第二个时钟周期为 463 毫秒（低 268 毫秒，高 195 毫秒） 当 PPSCTRL=0011 时，PPS（4 Hz）为以下序列： -三个 50% 占空比的 268 毫秒周期的时钟 -第四个时钟周期为 195 毫秒（低 134 毫秒，高 61 毫秒） 这种行为是由于数字模式中，溢出位的非线性导致的（不是计时器全 1 时溢出）

PTPC[PPS_CTRL] 位域

52.4.11 PTPC[CAPT_SNAPH] (0x30 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPT_SNAP_HIGH																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[CAPT_SNAPH] [31:0]

位域	名称	描述
31-0	CAPT_SNAP_HIGH	在输入的捕获信号上升沿或者下降沿，将当前秒计数器值存放与该寄存器中。 捕获信号来自于电机系统的互联管理器

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PTPC[CAPT_SNAPH] 位域

52.4.12 PTPC[CAPT_SNAPL] (0x34 + 0x1000 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CAPT_SNAP_LOW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PTPC[CAPT_SNAPL] [31:0]

位域	名称	描述
31-0	CAPT_SNAP_LOW	在输入的捕获信号上升沿或者下降沿，将当前纳秒计数器值存放与该寄存器中。

PTPC[CAPT_SNAPL] 位域

52.4.13 TIME_SEL (0x2000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												CAN3_TIME_SEL	CAN2_TIME_SEL	CAN1_TIME_SEL	CAN0_TIME_SEL
N/A																												RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

TIME_SEL [31:0]

位域	名称	描述
3	CAN3_TIME_SEL	
2	CAN2_TIME_SEL	
1	CAN1_TIME_SEL	
0	CAN0_TIME_SEL	设 1 选择 PTPC1 作为 CAN 下的系统时钟； 设 0 选择 PTPTC0 作为 CANx 的系统时钟。

TIME_SEL 位域

52.4.14 INT_STS (0x2004)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													COMP_INT_STS1	CAPTURE_INT_STS1	PPS_INT_STS1	RSVD													COMP_INT_STS0	CAPTURE_INT_STS0	PPS_INT_STS0
N/A													W1C	W1C	W1C	N/A													W1C	W1C	W1C
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

INT_STS [31:0]

位域	名称	描述
18	COMP_INT_STS1	PTPC1 比较器中断状态位
17	CAPTURE_INT_STS1	PTPC1 捕获中断状态位
16	PPS_INT_STS1	PTPC1 秒脉冲（pps）信号中断状态位，会在 pps 信号的上升沿和下降沿都产生中断
2	COMP_INT_STS0	PTPC0 比较器中断状态位
1	CAPTURE_INT_STS0	PTPC0 捕获中断状态位
0	PPS_INT_STS0	PTPC0 秒脉冲（pps）信号中断状态位，会在 pps 信号的上升沿和下降沿都产生中断

INT_STS 位域

52.4.15 INT_EN (0x2008)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													COMP_INT_STS1	CAPTURE_INT_STS1	PPS_INT_STS1	RSVD													COMP_INT_STS0	CAPTURE_INT_STS0	PPS_INT_STS0
N/A													RW	RW	RW	N/A													RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

INT_EN [31:0]

位域	名称	描述
18	COMP_INT_STS1	PTPC1 比较器中断使能位
17	CAPTURE_INT_STS1	PTPC1 捕获中断使能位
16	PPS_INT_STS1	PTPC1 秒脉冲（pps）信号中断使能位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2	COMP_INT_STS0	PTPC0 比较器中断使能位
1	CAPTURE_INT_STS0	PTPC0 捕获中断使能位
0	PPS_INT_STS0	PTPC0 秒脉冲（pps）信号中断使能位

INT_EN 位域

52.4.16 PTPC_CAN_TS_SEL (0x3000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSU_TBIN3_SEL						TSU_TBIN2_SEL						TSU_TBIN1_SEL						TSU_TBIN0_SEL						RSVD							
RW						RW						RW						RW						N/A							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x

PTPC_CAN_TS_SEL [31:0]

位域	名称	描述
31-26	TSU_TBIN3_SEL	CANx 输入时间戳 3 选择，每个 CAN 模块有同样的 4 个输入时间戳，CAN 可以配置内部寄存器选择其中一个。 本寄存器配置输入时间戳 3 的来源。 0x20 选择 PTPC0；0x21 选择 PTPC1； 0x00 选择 CAN0 输出时间戳；0x01 选择 CAN1 输出时间戳； 0xN 选择 CANn 输出时间戳，最大支持 N=30
25-20	TSU_TBIN2_SEL	CANx 输入时间戳 2 选择
19-14	TSU_TBIN1_SEL	CANx 输入时间戳 1 选择
13-8	TSU_TBIN0_SEL	CANx 输入时间戳 0 选择

PTPC_CAN_TS_SEL 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

53 单总线协议控制器 OWR

本章节介绍单总线控制器 OWR 的功能和特性。

53.1 特性总结

OWR 的主要特性：

- 支持读写单字节
- 支持通过 dma 读写多字节
- 支持可配置的时钟分频比
- 支持中断

53.2 外部接口引脚说明

表 201: OWR 管脚说明

管脚	方向	功能描述
DAT	输入输出	数据传输

53.3 功能描述

53.3.1 时钟分频

OWR 支持将内部系统时钟分频，分频配置在 div_cfg 寄存器，支持的分频参数为 1~256。可配置的时间参数都以分频之后的时钟周期为单位。

53.3.2 初始化

一线总线上的所有事务都从初始化序列开始。初始化序列由 onewire 主机发送的复位脉冲和从设备发送的存在脉冲组成。存在脉冲让 onewire 主机知道从设备在总线上并且准备好与主机通信。

在初始化序列期间，主机 onewire 发送复位脉冲，onewire 通过将数据总线（onewire_data）拉低一段时间（拉低时长可通过 cfg_param0[trstl] 配置）来发送复位脉冲，之后释放对 owire_data 的控制并进入接收模式。当 owire_data 被主机释放后，上拉电阻即将 owire_data 拉高。

从设备检测到 onewire_data 的上升沿会等待一定时间（等待时长由具体的从设备器件决定，一般为 15 60us），然后将 onewire_data 拉低一定时间（一般为 60-240us）来传输存在脉冲，之后释放总线。

onewire 在从机发送存在脉冲期间的某一时刻采样 onewire_data 以确定总线有从设备。采样时刻可通过 cfg_param0[tpst] 配置。以 Owire 释放总线开始计时到 tpst，在 tpst 时刻采样 onewire_data。

从 Owire 释放总线开始到 onewire 可以执行下一个操作之前的整个存在脉冲持续时长可由 cfg_param1[trsth] 配置。

复位脉冲和存在脉冲时序关系如图 onewire_initial 所示。

53.3.3 onewire 读写时序

onewire 发送（写）接收（读）数据都是以 slot 为单位，一个 slot 一般为 60~120us，表示发送或接收一个 bit 数据。读写由从设备协议决定，一般都需要写一个命令后，才能从从设备读数据。并且发送和接收的所有命令和数据都是字节的低位在前。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 80: onewire initial

53.3.3.1 写时序

每一个 bit 数据写周期的整个 slot 可以通过 cfg_param3[twr_clr_bit] 配置，写"0" 低电平时长由 cfg_param2[tlow0] 配置，写"1" 低电平时长由 cfg_param1[tlow0] 配置。此外还有一个用于 SRA 模式的时间参数 cfg_param4[tslot_end_sra] 影响这一次写周期结束到下一次写周期开始的时间，可以配置 cfg_param4[tslot_end_sra]= cfg_param3[twr_clr_bit] 来消除此参数的影响。写时序如图 write_slot 所示。




图 81: write slot

53.3.3.2 读时序

每一个 bit 数据读周期的整个 slot 可以通过 cfg_param3[twr_clr_bit] 配置，每次读一个 bit 数据都以 onewire 拉低数据总线为起始点，Owire 拉低时长可以通过 cfg_param2[tlowr] 配置，之后 Owire 会释放总线等待从设备返回数据。以 Owire 拉低数据总线为起始点，等待 cfg_param2[tread_sample] 时间 onewire 采样总线得到读回的数据。读时序图下图所示。wire 采样总线得到读回的数据。读时序如图 read_slot 所示。




图 82: read slot

53.3.4 通过 dma 读写多字节

onewire 有 tx 和 rx 两个 dma 端口，可以利用系统 dma 模块，完成连续发送或接收数据。

对于 tx，配置系统 dma 模块，将所需发送数据通过写到 onewire 的 data 寄存器即可。

©Shanghai HPMICRO Semiconductor Co., Ltd.

对于 rx，配置系统 dma 模块后，需要将接收字节数写入 onewire 的 rx_cnt 寄存器，然后往 onewire 的 data 寄存器写入 0xff 启动接收，在每次收到一个字节后，如果 rx_cnt 不为 1，owire 会自动发送 0xff 启动下一次接收。

53.3.5 SRA（Search ROM Accelerate）

当总线上连接多个从设备时，每个从设备有不同的 ID（一般为 64 位），每次传输数据前需要发送 ID 以确认跟哪个设备通信。

在主机发送 SR（Search ROM）命令后，所有从设备会从最低位开始，依次发送一位 ID，然后发送该位 ID 的取反，之后等待主机发送这一位选择信号，各从设备根据自己的该位 ID，跟选择信号相同时，后续才会继续发送 ID。

SRA 模式下 Owire 对于每 bit 会通过三步决定，主机先读从机发来的一位 ID，再读该位 ID 的取反，然后主机发送一位给从机选择后续哪些从设备可以响应。

- 如果这一位各从设备 ID 不同，则主机会收到 00；
- 如果这一位各从设备 ID 都是 0，则主机会收到 01；
- 如果这一位各从设备 ID 都是 1，则主机会收到 10；

onewire 可以配置 cmd 寄存器进入 SRA 模式，此模式下，onewire 每一次收到 2 位后：

- 如果是 00，onewire 会发送指定的数据，同时将发送数据写入位 1，将 1 写入位 0；
- 如果是 01，owire 会发送 0，同时写入 00；
- 如果是 10，owire 会发送 1，同时写入 10；

软件需要通过 dma 准备 16 字节（128bit）发送数据和 16 字节（128 位）接收空间（注意，SRA 模式不需要配置 rx_cnt，由 Rxdma 启动每次接收）。128 位发送数据中，每两 bit 位为一个单位，这两 bit 单位中的位 1 为收到 00 后需要发送的数据，比如发送数据为二进制 0000……10000000，则表示如果位 3（从 0 开始计，每两 bit 算一位）收到 00，则发送 1。第一轮查询时，发送数据为全 0，在一轮查询后就可以得到 128 位数据，得到的 128 位数据偶数位表示设备 ID，奇数位表示是否有不同 ID，根据得到的奇数位，可以准备下一次查询所需发送的数据。

SRA 模式有三个可配置时间参数，cfg_param3[tread_sam_sra]，cfg_param4[tslot_sra] 和 cfg_param4[tslot_end_sra]。其中 cfg_param3[tread_sam_sra] 需要满足大于等于 cfg_param2[tread_sample] 才能正将正确的 ID 写入内存。其中 cfg_param4[tslot_sra] 需要满足小于等于 cfg_param3[twr_clr_bit]。

53.3.6 中断

onewire 支持 present，tx 和 rx 中断，这些中断共用一根中断线，所以需要读取相应状态位和中断允许位来决定中断原因。

53.4 OWR 寄存器

53.4.1 寄存器说明

OWR 的寄存器列表如下：

OWR0 base address: 0xF0030000

OWR1 base address: 0xF0034000

地址偏移	名称	描述	复位值
0x0000	CTRL	Control Register	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0004	DIV_CFG		0x00000000
0x0008	RESET		0x00000000
0x000C	CMD		0x00000000
0x0010	DATA		0x00000000
0x0054	RX_CNT		0x00000001
0x0058	GLB_CFG		0x00000000
0x0060	DMA_EN		0x00000000
0x0070	IRQ_STS		0x00000000
0x0074	IRQ_EN		0x00000000

表 202: OWR 寄存器列表

53.4.2 寄存器详细信息

OWR 的寄存器详细说明如下：

53.4.3 CTRL (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								RPPBIT	PSTBIT	RSVD					
N/A																								RW	RO	N/A					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	x	x	x	x

CTRL [31:0]

位域	名称	描述
7	RPPBIT	Reset/Presence-detect Pulse. This bit is self-clearing and is cleared after the presence or absence of an external device is determined. writing 1 generate reset pulse and sample the bus for the presence pulse from the external device. When reading: 0 Reset pulse complete. 1 Sequence not complete.
6	PSTBIT	Presence status bit,this bit is valid after the RPP bit is self-cleared. 0 Device is not present. 1 Device is present

CTRL 位域

53.4.4 DIV_CFG (0x4)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								DIV_CFG							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

DIV_CFG [31:0]

位域	名称	描述
7-0	DIV_CFG	for 1us clock divider; 2; div3, 3: div4; ⋯255: div256 0 and 1 are un supported configuation

DIV_CFG 位域

53.4.5 RESET (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															SW_RESET
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

RESET [31:0]

位域	名称	描述
0	SW_RESET	set to reset register 0x00, 0x04,0x10,0x14, 0x18 and related logic. Clr to exit software reset

RESET 位域

53.4.6 CMD (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														CMD	RSVD
N/A																														RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x

CMD [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	CMD	Search ROM Accelerator(srabit). This bit is cleared when the reset-presence-pulse bit rppbit is set. 0 Deactivate the search ROM accelerator. 1 Switch to search ROM accelerator mode.

CMD 位域

53.4.7 DATA (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								TXRX_DATA							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

DATA [31:0]

位域	名称	描述
7-0	TXRX_DATA	When writing: The data byte is written to the transmit buffer. When reading: A data byte is read from the receive buffer. The data is valid only when irq_sts.rbf is set.

DATA 位域

53.4.8 RX_CNT (0x54)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								RX_CNT							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	1

RX_CNT [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-0	RX_CNT	define RX byte number. After one byte is received and read, if value is not one, hardware will trigger new read process (write 0xFF to txrx_data, after txrx_data is read, or negedge rbf). It's used together with dma for multiple receive bytes NOTE, In SRA mode, must set rx_cnt to 1. txdma will send data to start receive process.

RX_CNT 位域

53.4.9 GLB_CFG (0x58)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FORCE_CLK_ON	RSVD
N/A																														RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x

GLB_CFG [31:0]

位域	名称	描述
1	FORCE_CLK_ON	force enable 1us clock

GLB_CFG 位域

53.4.10 DMA_EN (0x60)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														TX_DMA_EN	RX_DMA_EN
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

DMA_EN [31:0]

位域	名称	描述
1	TX_DMA_EN	
0	RX_DMA_EN	

DMA_EN 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

53.4.11 IRQ_STS (0x70)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										RSRF	RBF	TEMT	TBE	RSVD	PST_DET
N/A																										W1C	W1C	W1C	W1C	N/A	W1C
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	0

IRQ_STS [31:0]

位域	名称	描述
5	RSRF	Receive Shift Register Full.
4	RBF	Receive Buffer Full. This flag prevents new data from being shifted into the receive buffer from the receive shift register. 0 No new data 1 A byte is waiting to be read from the TX/RX register
3	TEMT	Transmit Shift Register Empty.
2	TBE	Transmit Buffer Empty.
0	PST_DET	Presence Detect. After an 1-Wire reset has been issued, this flag is set after the appropriate amount of time(tpst) for a presence detect pulse to have occurred.

IRQ_STS 位域

53.4.12 IRQ_EN (0x74)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										ERSF	ERBF	ETMT	ETBE	RSVD	EPD
N/A																										RW	RW	RW	RW	N/A	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	0

IRQ_EN [31:0]

位域	名称	描述
5	ERSF	
4	ERBF	
3	ETMT	
2	ETBE	
0	EPD	

IRQ_EN 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

54 通用串行总线 USB

54.1 功能简介

提供 USB 通信解决方案, 完全兼容 USB2.0 协议

- 支持 OTG(可配置成主机 host 模式, 也可配置成设备 device 模式)
- 主机模式支持高速 (480Mbps), 全速 (12Mbps) 和低速 (1.5bps)
- 设备模式支持高速 (480Mbps), 全速 (12Mbps)
- 设备模式支持 8 个双向端点 (8IN + 8OUT endpoint)
- 内置片上高速 usbphy(支持全速和低速)
- 内置 DMA, 通过描述符，无需 cpu 参与即可完成 usb 与系统存储器之间的数据交互
- 主机模式软件结构完全兼容 EHCI1.0(Enhanced Host Controller Interface Specification for Universal Serial Bus) 协议
- 低功耗模式，可以关掉片上所有 PLL 的情况下, 通过片上 osc 时钟完成唤醒

54.2 管脚说明

表 203: USB 管脚说明

管脚	方向	功能描述
USB_VBUS	输入	VBUS 检测信号。
USB_ID	输入	ID 检测信号。
USB_OC	输入	过流信号。
USB_DP	双向	差分信号正端。
USB_DN	双向	差分信号负端。

54.3 工作流程

54.3.1 usbphy 初始化

退出 reset 状态：OTG_CTRL0.OTG_UTMI_RESRET_SW=0

退出 suspend 状态：OTG_CTRL0.OTG_UTMI_SUSPENDM_SW=1

检测 usbphy 时钟：PHY_STATUS.UTMI_CLK_VALID=1

等待 usbphy 时钟稳定：while(PHY_STATUS.UTMI_CLK_VALID==1)

54.3.2 配置工作模式

系统上电后 USB 模块处于 OTG 模式, 如需改变模式，先进行 usb reset(USBCMD.RST=1).

用户可以根据需求配置成主机或者设备模式.

也可以保持 OTG 模式, 根据外部连接情况进行配置.

如果是 micro-AB 接口, 保持 ID 为高 (通过 gpio 配置上拉), 保持 VBUS 为低

- 检测到 ID 变低, 说明有设备接入 (也可能有 otg 线插入)，设置成主机模式 (USBMODE.CM=3)
- 检测到 VBUS 变高，说明有主机接入，设置成设备模式 (USBMODE.CM=2)

如果是 typeC 接口, 请参考 typeC 协议设置主机或设备模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

54.3.3 主机初始化流程

打开 VBUS(一般通过 gpio 控制板子上的供电芯片).

打开端口：PORTSC1.PP=1

等待设备连接，在收到端口变化中断 (USBSTS.PCI) 后, 检查端口连接状态 (PORTSC1.CCS),1 表示有设备连接

检查 linestate：PHY_STATUS.LINE_STATE

为 2，表示接入的是低速设备，需要使用串行模式 (设置 PORTSC1.STS=1)

为 1，表示接入的是全速或者高速设备，使用并行模式 (设置 PORTSC1.STS=0)

启动 USB：USBCMD.RS=1

reset 设备：PORTSC1.PR=1

等待 bus reset 结束：while(PORTSC1.PR==1), 这个时间大概在 55ms 左右，期间会收到端口变化的中断 (USBSTS.PCI)

确定设备连接速度：PORTSC1.PSPD

枚举设备 (具体流程参考 EHCI 协议)

54.3.4 设备初始化流程

设置并行模式 (设备模式不支持低速, 可以全部工作在并行模式) ：PORTSC1.STS=0

准备好端点 0 的接收描述符, 并将其地址写入 ENDPTLISTADDR.

等待 VBUS(OTGSC.AVV) 为 1.

启动 USB：USBCMD.RS=1

等待主机发送 bus reset(USBSTS.URI)

等待端口变化中断 USBSTS.PCI.

确定主机连接速度：PORTSC1.PSPD

等待主机发起枚举并响应.

54.4 数据结构

54.4.1 主机数据结构

为方便软件开发，主机数据结构完全兼容 EHCI1.0 协议，具体请参考协议.

这里简单介绍一下 BULK/CTRL 传输使用的异步队列, 所有图片来源于 EHCI 协议

异步队列是一个循环链表，如图 83所示，链表中每一项 (也叫 qhead) 对应一个端点 (EP, endpoint), 一个主机可以连接多个设备，一个设备可以有多个端点.

硬件会轮询这个链表，看是否有需要传输的数据. 其中一个 qhead 会标记 H 为 1，表示链表头，当硬件两次轮询到链表头之间，没有数据传输时，会停止轮询。软件在初始化时需将链表头的地址写入 ASYNCLISTADDR 寄存器，硬件会在轮询过程中实时更新 ASYNCLISTADDR 为当前正在执行的 qhead 地址每个 qhead 可以链接 0 到多个 qTD，qTD 用于传输数据，包含数据包地址，传输状态，以及下一个 qTD 地址。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 83: 异步队列示意图

qhead 结构如图 84所示,




图 84: qhead 示意图

简单介绍下 BULK/CTRL 传输需要用到的部分，未介绍的详见 EHCI 协议。

qhead 的字节 0x10 及之后部分，也叫 Transfer Overlay，硬件会把当前传输的 qTD 写到 qhead 的这部分空间，在当前 qTD 传输完成前，在 qhead 里更新状态，传输完成后回写到 qTD

©Shanghai HPMICRO Semiconductor Co., Ltd.

字节	位	描述
0x00	31:5	Queue Head Horizontal Link Pointer 表示下一个 qhead 地址，qhead 数据结构必须 32byte 对齐，如果当前应用中只有一个设备的一个端点，这个地址可以指向 qhead 本身。
0x00	2:1	Typ 是 qhead 类型，BULK 和 CTRL 传输需要设成 01。
0x00	0	T 是 Terminate 的简称，设 1 表示当前地址无效，对于 BULK/CTRL 的 qhead，Queue Head Horizontal Link Pointer 的 T 需要为 0。
0x04	31:28	RL 设 0
0x04	27	C 表示 CTRL 端点，当 qhead.EPS 为高速设备且当前端点是 CTRL 端点时，需要设 1，其他情况设 0
0x04	26:16	Maximum Packet Length, 当前端点最大数据包长度，主机枚举过程中可以在设备获得，未获得之前可以设成 8
0x04	15	H 表示当前 qehad 是链表中第一个，整个 qhead 链表中有且仅有一个 qehad 需要设 H=1
0x04	14	dtc，data toggle control，设 1 表示用 qtd 的 DT 位作为当前传输的 data toggle 位；0 表示由硬件维护 data toggle；在 CTRL 传输时，data toggle 有些特殊需要用到 (详见 usb2 协议 8.5.3)
0x04	13:12	EPS, 表示端点速度，全速 00，低速 01，高速 10，11 为 reserved
0x04	11:8	EndPt, 表示当前 qhead 对应的端点号
0x04	7	I 是同步队列需要用的，对于 BULK/CTRL 传输设 0
0x04	6:0	DeviceAddress 表示当前 qhead 对应的设备地址
0x08	31:0	用于同步传输以及 hub 相关，简单应用时设 0
0x0C	31:5	Current qTD Pointer, 硬件用于维护当前传输的 qTD 地址，软件初始化时设 0
0x10	31:5	Next qTD Pointer，表示下一个 qTD 地址
0x10	0	T 是 Terminate 的简称，设 0 表示当前地址有效, 软件初始化 qhead 时，如果没有需要传输的数据，需要设 T 为 1
0x14	31:0	简单应用设 1 即可 (或者 T=1，其他部分随意, 比如 0xbadbadff)
0x18	31	dt，data toggle，当 qhead.dtc 为 1 时，硬件用这一位作为当前传输的起始 data toggle，简单应用时仅用于 CTRL 传输
0x18	30:16	Total Bytes Transfer，当前 dTD 需要传输的数据长度，最大支持 20Kbyte，建议最大 16Kbyte。 对于 OUT，软件初始化为需要发送的数据，硬件在每传输一个数据包 (长度为 Maximum Packet Length, 最后一个数据包除外) 后递减，当传输完成后应当为 0； 对于 IN，软件初始化为接收空间的大小，硬件在每传输一个数据包后更新这个值，当为 0 或者收到 short packet(数据包长度小于 Maximum Packet Length) 后当前 qTD 传输完成，结果可能不为 0
0x18	15	ioc，Interrup On Complete，设 1 表示当前 qTD 传输完成后置位 USBSTS.UI，用于产生中断，对于多 qTD 的传输，软件可以仅置位最后一个 qTD 的 ioc 位，这样可以减少中断次数提高传输效率

©Shanghai HPMICRO Semiconductor Co., Ltd.

字节	位	描述
0x18	14:12	CPage，数据 buffer 的指针，软件需要初始化为 0，硬件会实时更新，表示当前数据在哪个 buffer(有效值为 0 到 4，对应 qTD 中 Buffer Pointer Page 0 到 4)
0x18	11:10	Cerr，传输错误计数器，软件需初始化为 3，每次传输错误会减一，到 0 后当前 qTD 会结束并置位 USBSTS.UEI, 用于产生出错中断
0x18	9:8	PID Code，当前 qtd 传输的 PID，有效值为：OUT-00，IN-01，SETUP-10
0x18	7:0	Status，用于表示当前 qTD 状态，软件需要初始化成 0x80. bit7：Active，用于表示当前 qTD 是否有效，硬件仅在 Active=1 时会认为有效而进行传输，当传输完成后会将 Active 清零； bit6：Halt，当硬件碰到严重错误 (babble，Cerr 计数到 0，收到 STALL) 时，硬件将 Halt 置 1，同时将 Active 清零； bit5：Data Buffer Error，当发生 overrun 或者 underrun 时会置 1； bit4：Babble，硬件检测到 babble(USB2 协议,8.7.4) 情况时置 1； bit3：XactErr，表示发生传输错误，具体错误类型详见 EHCI 协议 4.15.1.1； bit2:0 在简单应用时可忽略。
0x1C	31:12	Buffer Pointer (Page 0)，数据包起始地址，由 buffer0 和 current offset 指定，硬件在传输完 buffer0 的数据后，会切换地址到 buffer1 开始传输，5 个 buffer 可以是连续地址也可以不连续，只需要 4Kbyte 对齐即可
0x1C	11:0	Current Offset，软件初始化为数据包在 buffer0 的起始偏移量，硬件传输过程中会实时更新为当前 buffer(由 cpage 指定) 的偏移量，表示已经传输了多少数据
0x20 至 0x2F	31:12	qhead 余下部分，简单应用时只需配置数据 buffer pointer 地址即可 (page1,2,3,4)

表 204: qhead 结构

qtd 结构如图 85所示, 内容和 qhead overlay 部分相同，软件在需要传输数据时，需要初始化好一个或多个 qtd，将第一个 qtd 地址写到 qhead.Next qTD Pointer 即可。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 85: qtd 示意图

54.4.2 设备数据结构

设备数据结构指软件在存储空间中分配的一段空间，由以下几个部分组成：

- dqhlist，存储所有 dqh，每个端点对应两个 dqh(IN 和 OUT)，每个 dqh 占用 64-byte，dqhlist 的起始地址必须 2Kbyte 对齐。
- dqh，用于配置该端点参数，包含最大数据包长度，当前以及下一个传输描述符地址，同时会保存当前传输描述符内容，如图 87所示。详细信息如表 205所示。
- dtd，传输描述符，用于传输数据，保护数据长度，起始地址，状态等信息, 如图 88所示

如图 86所示，寄存器的 ENDPTLISTADDR，指向 dqhlist 的起始地址。软件需要在启动 USB(USBCMD.RS=1) 前准备好至少端点 0 的接收 dqh(EP0 的 OUT dqh，位于 dqhlist 起始地址)，用于接收主机发送的枚举信息中第一个 SETUP 数据包，之后根据接收到的数据，准备相应端点的 dqh 以及 dtd。

这里以接收枚举的第一个 SETUP 数据包为例，简单介绍软件流程：

- 给 dqhlist 准备一块 2Kbyte 对齐的空间，起始地址写入 ENDPTLISTADDR，大小为设备所需最大端点号乘 128byte。比如一个 mass storage 设备，除端点 0 外还需要端点 1 作为 IN，端点 2 和端点 3 作为 OUT，那么 dqhlist 需要 4*128=512byte; 极端情况某设备仅需要端点 7 作为 IN，那么 dqhlist 需要 8*128=1Kbyte；
- 准备端点 0 的接收 dqh(地址位于 dqhlist+0x00)，Maximum Packet Length 设置成本设备支持的最大数据包长度，一般低速为 8，全速或高速为 64；ios 设 1 用于收到 SETUP 后产生中断；T=1；Status=0；其他部分随意；
- 准备端点 0 的发送 dqh(地址位于 dqhlist+0x40)，Maximum Packet Length 设置成本设备支持的最大数据包长度，Status=0, 其他部分随意；
- 设置 USBINTR.UI=1, 等待中断；
- 收到 UI 中断后，SETUP 数据包的 8byte 内容会存放在端点 0 接收 dqh 的 Setup Buffer 中，根据 SETUP 内容准备响应；

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 假设收到的是 GET DESC，需要准备设备信息返回给主机，软件需要准备一个 IN dtd 返回数据，以及一个 0byte 的 OUT dtd 作为 Status 阶段的结束。
- 对于 IN dtd，T=1；TotalBytes 为设备信息字节数；Status=0x80；数据起始地址写入 buffer0 以及 Current Offset，如需要 (设备信息的内容跨 4K 地址) 可以准备 buffer1，其他部分为 0；
- 对于 OUT dtd，T=1，TotalBytes=0，Status=0x80，ioc=1，其他为 0；
- 将 IN dtd 地址写入端点 0 IN dqh 的 Next dTD Pointer 并清零 T，设置 ENDPTPRIME 的 bit16，等待 bit16 被硬件自动清零 (此时硬件会从 IN0 dqh 中读取相应内容，将需要发送的数据读入内部存储空间，结束后会清零 ENDPTPRIME 的对应 bit); 以上内容称为 PRIME EP0 IN。
- 同样做法，PRIME EP0 OUT
- 等待中断；如果正常完成，应该是收到 EP0 的 OUT 中断，因为以上流程中设置了 OUT dtd 的 ioc，没有设置 IN 的 ioc。




图 86: dqhlist 示意图

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00	word
mult		zlt	0		max_packet_size											ios	0															03-00h
cur_dtd_addr																												0				07-04h
nxt_dtd_addr																												0			T	0B-08h
0	total_bytes															ioc	c_page					multo	0			status						0F-0Ch
buffer(page 0)																						current_offset										13-10h
buffer(page 1)																						reserved										17-14h
buffer(page 2)																						reserved										1B-18h
buffer(page 3)																						reserved										1F-1Ch
buffer(page 4)																						reserved										23-20h
reserved																																27-24h
setup buffer bytes 3..0																																2B-28h
setup buffer bytes 7..4																																2F-2Ch

图 87: dqh 示意图

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 88: dtd 示意图

类似于主机 qhea 的 overlay 部分，设备 dtd 也会被硬件全部复制到 dqh 中再进行传输，所以 dqh 中一部分 (0x08 至 0x23) 和 dtd 完全一致。

设备数据结构 dqh 详解如下：

字节	位	描述
0x00	31:30	mult, ISO 端点，必须设置成 1/2/3，表示每个 dTD 可以传输多少数据包 非 ISO 端点，必须设置为 0。
0x00	29	zlt, 设 0 表示，当传输长度是最大数据包长度的整数倍时，最后加一个 0 长度数据包作为传输结束标志。仅用于非 ISO 端点
0x00	26：16	max_packet_size，端点的最大数据包长度。
0x00	15	ios, interrupt on setup, 设 1 表示，当 CTRL 端点收到 SETUP 数据包后会将 USBSTS.UI 置位.CTRL 端点的 dqh 需要设置此位
0x04	31:5	cur_dtd_addr, 当前 dqh 中正在传输的 dtd 物理地址，32 字节对齐。端点 prime 时，或者当一个 dtd 传输完成后，硬件会把 nxt_dtd_addr 复制到当前位置
0x08	31:5	nxt_dtd_addr, 下一个将要处理的 dtd 物理地址，32 字节对齐
0x08	0	T(Terminate), 表示 nxt_dtd_addr 地址是否有效,0 表示有效,1 表示当前 dtd 是最后一个，队列中没有下一个有效 dtd
0x0C	30:16	total_bytes, 表示当前 dtd 需要传输的长度。 对于 IN，表示需要传给主机的数据包长度； 对于 OUT，表示可以从主机接收的长度，实际接收的长度可能小于这个值.
0x0C	15	ioc，Interrup On Complete，设 1 表示，当前 dtd 传输完成后，会将 USBSTS.UI 置位
0x0C	14:12	CPage，当前 buffer，软件需要初始化成 0，硬件会在传输过程中实时更新
0x0C	11:10	multo，用于 dtd 覆盖 dqh 的 mult 部分. 例如，dqh.mult=3, max_packet_size=,512. 当需要传输 1023byte 数据时，软件需要将 dtd.multo 设成 2，这样会传输 2 个数据包：512+511； 如果软件不设置 multo(为 0 的话），会传输 3 个数据包：512+511+0.

©Shanghai HPMICRO Semiconductor Co., Ltd.

字节	位	描述
0x0C	7:0	Status，用于表示当前 dtd 状态，软件需要初始化成 0x80. bit7: Active, 表示当前 dtd 有效, 软件需要在准备 dtd 的时候将这个位设 1, 硬件在完成传输后会将这个位清零. Bit6: Halted. 表示当前端点发生处于 Halt 状态 bit5: data buffer error. 表示 buffer underrun(IN) 或者 overrun(OUT) bit3: transaction error. 表示数据传输有错误 bit2:0 在简单应用时可忽略。
0x10	31:12	Buffer Pointer (Page 0)，每个 dtd 有 5 个 buffer, 每个 4Kbyte, 可以是连续的物理地址 (buffer[n]=buffer[n-1]+0x1000, 也可以是离散的地址. Buffer page0 的起始地址由 current_offset 指定，其他 buffer 必须 4Kbyte 对齐. 最大可以传输 20Kbyte 数据, 如果起始地址不是 4Kbyte 对齐，建议不要超过 16Kbyte
0x10	11:0	Current Offset，软件初始化为数据包在 buffer0 的起始偏移量，硬件传输过程中会实时更新为当前 buffer(由 cpage 指定) 的偏移量，表示已经传输了多少数据
0x14 至 0x23	31:12	数据 buffer pointer 地址 (page1,2,3,4)
0x28 至 0x2F	31：0	setup buffer，dqh 的最后 8 字节，用于存放 SETUP 数据包，当收到 SETUP 包后，会将 8 字节 SETUP 数据存放在端点 0 的 OUT dqh 中

表 205: dqh 结构

54.5 USB 寄存器列表

USB0 base address: 0xF1420000

地址偏移	名称	描述	复位值
0x0080	GPTIMER0LD	General Purpose Timer #0 Load Register	0x00000000
0x0084	GPTIMER0CTRL	General Purpose Timer #0 Controller Register	0x00000000
0x0088	GPTIMER1LD	General Purpose Timer #1 Load Register	0x00000000
0x008C	GPTIMER1CTRL	General Purpose Timer #1 Controller Register	0x00000000
0x0090	SBUSCFG	System Bus Config Register	0x00000000
0x0140	USBCMD	USB Command Register	0x00080000
0x0144	USBSTS	USB Status Register	0x00000000
0x0148	USBINTR	Interrupt Enable Register	0x00000000
0x014C	FRINDEX	USB Frame Index Register	0x00000000
0x0154	DEVICEADDR	Device Address Register	0x00000000
0x0154	PERIODICLISTBASE	Frame List Base Address Register	0x00000000
0x0158	ASYNCLISTADDR	Next Asynch. Address Register	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0158	ENDPTLISTADDR	Endpoint List Address Register	0x00000000
0x0160	BURSTSIZE	Programmable Burst Size Register	0x00000000
0x0164	TXFILLTUNING	TX FIFO Fill Tuning Register	0x00000000
0x0178	ENDPTNAK	Endpoint NAK Register	0x00000000
0x017C	ENDPTNAKEN	Endpoint NAK Enable Register	0x00000000
0x0184	PORTSC1	Port Status & Control	0x00000000
0x01A4	OTGSC	On-The-Go Status & control Register	0x00000000
0x01A8	USBMODE	USB Device Mode Register	0x00000000
0x01AC	ENDPTSETUPSTAT	Endpoint Setup Status Register	0x00000000
0x01B0	ENDPTPRIME	Endpoint Prime Register	0x00000000
0x01B4	ENDPTFLUSH	Endpoint Flush Register	0x00000000
0x01B8	ENDPTSTAT	Endpoint Status Register	0x00000000
0x01BC	ENDPTCOMPLETE	Endpoint Complete Register	0x00000000
0x01C0	ENDPTCTRL[ENDPTCTRL0]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01C4	ENDPTCTRL[ENDPTCTRL1]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01C8	ENDPTCTRL[ENDPTCTRL2]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01CC	ENDPTCTRL[ENDPTCTRL3]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01D0	ENDPTCTRL[ENDPTCTRL4]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01D4	ENDPTCTRL[ENDPTCTRL5]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01D8	ENDPTCTRL[ENDPTCTRL6]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01DC	ENDPTCTRL[ENDPTCTRL7]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01E0	ENDPTCTRL[ENDPTCTRL8]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01E4	ENDPTCTRL[ENDPTCTRL9]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01E8	ENDPTCTRL[ENDPTCTRL10]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01EC	ENDPTCTRL[ENDPTCTRL11]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01F0	ENDPTCTRL[ENDPTCTRL12]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x01F4	ENDPTCTRL[ENDPTCTRL13]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01F8	ENDPTCTRL[ENDPTCTRL14]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x01FC	ENDPTCTRL[ENDPTCTRL15]	Endpoint Control0 Register... Endpoint Control7 Register	0x00000000
0x0200	OTG_CTRL0		0x00000000
0x0210	PHY_CTRL0		0x00000000
0x0214	PHY_CTRL1		0x00000000
0x0220	TOP_STATUS		0x00000000
0x0224	PHY_STATUS		0x00000000

表 206: USB 寄存器列表

54.6 USB 寄存器描述

54.6.1 GPTIMER0LD (0x80)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								GPTLD																							
N/A								RW																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPTIMER0LD [31:0]

位域	名称	描述
23-0	GPTLD	通用定时器 0 重置值 当 GPTRST 位设置为“1b”时，这些位字段加载到 GPTCNT 位。 该值表示计时器持续时间的时间（微秒减 1）。 示例：对于一毫秒计时器，加载 1000-1=999 或 0x0003E7。 注：最大值为 0xFFFFFF 或 16.777215 秒。

GPTIMER0LD 位域

54.6.2 GPTIMER0CTRL (0x84)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPTRUN	GPTRST	RSVD					GPTMODE	GPTCNT																							
RW	WO	N/A					RW	RO																							
0	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

GPTIMER0CTRL [31:0]

位域	名称	描述
31	GPTRUN	通用定时器 0 启动 0：计时器停止（保持原值） 1：计时器工作（倒计时） 注：GPTCNT 不会因为此位的设置或清除而变化
30	GPTRST	通用定时器 0 重置 0：无操作 1：将 GPTLD 的值加载到计时器 GPTCNT 中
24	GPTMODE	通用定时器 0 模式 0：单次模式，计时器将倒计时至零，生成中断，并停止； 1：重复模式，计时器将倒计时至零，生成中断并自动重新加载 GPTLD 位的值，继续倒计时。
23-0	GPTCNT	通用定时器 0 时间 此位表示当前通用定时器的值。

GPTIMER0CTRL 位域

54.6.3 GPTIMER1LD (0x88)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								GPTLD																							
N/A								RW																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPTIMER1LD [31:0]

位域	名称	描述
23-0	GPTLD	通用定时器 1 重置值

GPTIMER1LD 位域

54.6.4 GPTIMER1CTRL (0x8C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPTRUN	GPTRST	RSVD					GPTMODE	GPTCNT																							
RW	WO	N/A					RW	RO																							
0	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPTIMER1CTRL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	GPTRUN	通用定时器 1 启动
30	GPTRST	通用定时器 1 重置
24	GPTMODE	通用定时器 1 模式
23-0	GPTCNT	通用定时器 1 时间

GPTIMER1CTRL 位域

54.6.5 SBUSCFG (0x90)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																													AHBBRST		
N/A																													RW		
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0

SBUSCFG [31:0]

位域	名称	描述
2-0	AHBBRST	AHB 主接口突发配置 这些位控制 AHB 主传输类型序列（或优先级）。 000-仅限未指定长度的增量突发，长度由 BURSTSIZE 寄存器决定 001-INCR4 突发，然后单次传输 010-INCR8 突发，INCR4 突发，然后单次传输 011-INCR16 突发、INCR8 突发、INCR4 突发，然后是单次传输 100-保留，不使用 101-增量突发，然后是未指定长度的增量突发 110-INCR8 突发、INCR4 突发，然后是未指定长度的增量突发 111-INCR16 突发、INCR8 突发、INCR4 突发，然后是未指定长度的增量突发

SBUSCFG 位域

54.6.6 USBCMD (0x140)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								ITC								FS_2	ATDTW	SUTW	PRM	ASPE	RSVD	ASP		RSVD	IAA	ASE	PSE	FS_1		RST	RS
N/A								RW								RW	RW	RW	WO	RW	N/A	RW		N/A	RW	RW	RW	RW		RW	RW
x	x	x	x	x	x	x	x	0	0	0	0	1	0	0	0	0	0	0	0	0	x	0	0	x	0	0	0	0	0	0	0

USBCMD [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23-16	ITC	中断阈值控制 系统软件使用此字段设置主机/设备控制器发出中断的最大速率。ITC 包含以微帧为单位测量的最大中断间隔。有效值如下所示 00000000-立即（无阈值） 00000001-1 微帧 00000010-2 微帧 00000100-4 微帧 00001000-8 微帧 00010000-16 微帧 00100000-32 微帧 01000000-64 微帧
15	FS_2	帧列表大小。[仅主机模式] 此字段指定帧列表的大小，用于控制帧索引寄存器中的哪些位应用于帧列表当前索引。 注：该字段由 USBCMD 位 15、3 和 2 组成。 0b000-1024 个元素（4096 字节）默认值 0b001-512 个元素（2048 字节） 0b010-256 个元素（1024 字节） 0b011-128 个元素（512 字节） 0b100-64 个元素（256 字节） 0b101-32 个元素（128 字节） 0b110-16 个元素（64 字节） 0b111-8 个元素（32 字节）
14	ATDTW	添加 dTD TripWire。[仅限设备模式] 此位用作标志位，以确保将新 dTD 正确添加到活动（已启动）端点的链接列表中。该位由软件设置和清除。 当状态机是危险区域时，硬件也会清除该位，在该危险区域中，向预处理端点添加 dTD 可能无法识别。
13	SUTW	设置 TripWire。[仅限设备模式] 此位用作标志位，以确保 DCD 从 QH 中提取 8 字节的设置数据有效负载而不会损坏。 如果设置锁定模式关闭（USB 核心寄存器 USBMODE 中的 SLOM 位，请参阅 USBMODE）， 则当 DCD 从 QH 复制上一个设置数据包的设置数据有效负载时，新的设置数据到达时存在危险。该位由软件设置和清除。 当检测到危险时，硬件也会清除该位。
12	PRM	异步计划开始。[仅主机模式] 设置此位，通知主机控制器立刻开始异步计划。
11	ASPE	异步计划驻车模式启用。 软件使用此位启用或禁用驻车模式。当该位为 1 时，启用驻车模式。当该位为零时，驻车模式被禁用。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-8	ASP	异步计划驻车模式计数。 包含在继续遍历异步调度之前，允许主机控制器从异步调度上的高速队列头执行的连续事务数的计数。有效值为 1 至 3。 当驻车模式启用为 1 时，软件不得将零写入该位，因为这将导致未定义的行为。
6	IAA	异步前进门铃中断。 此位被软件用作门铃，以告知主机控制器在下次推进异步计划时发出中断。软件必须对此位写入 1 才能按门铃。 当主机控制器退出所有适当的缓存调度状态时，它会在 USBSTS 寄存器中设置异步前进状态位上的中断。 如果 USBINTR 寄存器中的同步提前启用中断位为 1，则主机控制器将在下一个中断阈值断言中断。 主机控制器将 USBSTS 寄存器中的中断同步高级状态位设置为 1 后，将该位设置为 0。 当异步计划处于非活动状态时，软件不应向该位写入 1。这样做将产生未定义的结果。 此位仅在主机模式下使用。选择设备模式时，将 1 写入该位将产生未定义的结果。
5	ASE	异步计划启用。 此位控制主机控制器是否跳过异步计划的处理。 只有主机控制器使用此位。 0-不要处理异步计划。 1-使用 ASYNCLISTADDR 寄存器访问异步计划。
4	PSE	定期计划启用-读/写。默认值为 0b。 此位控制主机控制器是否跳过处理定期计划。 只有主机控制器使用此位。 0-不处理定期计划 1-使用 PERIODICLISTBASE 寄存器访问定期计划。
3-2	FS_1	FS_1 See description at bit 15

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	RST	控制器复位。 软件使用此位重置控制器。复位过程完成后，主机/设备控制器将该位设置为零。软件无法通过向该寄存器写入零来提前终止重置过程。 主机操作模式： 当软件将一写入该位时，控制器将其内部管道、计时器、计数器、状态机等重置为初始值。 USB 上当前正在进行的任何事务都将立即终止。USB 重置不会在下游端口上驱动。 当 USBSTS 寄存器中的 HCHARTED 位为零时，软件不应将该位设置为 1。尝试重置活动运行的主机控制器将导致未定义的行为。 设备操作模式： 当软件将一写入该位时，控制器将其内部管道、计时器、计数器、状态机等重置为初始值。 当设备处于连接状态时，不建议将 1 写入该位，因为对连接主机的影响尚未定义。 为了确保在启动设备控制器重置之前设备未处于连接状态，应刷新所有已启动的端点，并将 USBCMD 运行/停止位设置为 0。
0	RS	运行/停止。 1= 运行。0= 停止。 主机操作模式： 当设置为“1b”时，控制器继续执行计划。只要该位设置为 1，控制器就会继续执行。当该位设置为 0 时，主机控制器在 USB 上完成当前事务，然后停止。 状态寄存器中的 HC 暂停位指示控制器何时完成事务并进入停止状态。 除非控制器处于暂停状态（即 USBSTS 寄存器中的 HCHARTED 为 1），否则软件不应向该字段写入 1。 设备操作模式： 将 1 写入该位将导致控制器启用 D+ 上拉并启动连接事件。 此控制位不直接连接到上拉启用，因为在转换到高速模式时上拉将被禁用。 在控制器正确初始化之前，软件应使用此位防止附加事件。将 0 写入此将导致分离事件。

USBCMD 位域

54.6.7 USBSTS (0x144)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TI1	TI0	RSVD				UPI	UAI	RSVD	NAKI	AS	PS	RCL	HCH	RSVD			SLI	SRI	URI	AAI	SEI	FRI	PCI	UEI	UI

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A						RWC	RWC	N/A				RWC	RWC	N/A	RO	RO	RO	RO	RO	N/A			RWC	RWC	RWC	RWC	RWC	RWC	RWC	RWC	RWC
x	x	x	x	x	x	0	0	x	x	x	x	0	0	x	0	0	0	0	0	x	x	x	0	0	0	0	0	0	0	0	0

USBSTS [31:0]

位域	名称	描述
25	TI1	通用定时器 1 中断标志位 当定时器 1 倒计时到 0 后置位；
24	TI0	通用定时器 0 中断标志位 当定时器倒计时 0 到 0 后置位；
19	UPI	USB 主机周期队列传输完成中断标志位 当周期队列中的描述符传输完成时，且该标识符（TD）设置了完成中断（IOC）位，主机控制器将置位此位。 当检测到短数据包且该数据包处于周期队列时，主机也会设置该位。短数据包是指接收到的实际字节数小于预期的字节数。 设备控制器不使用该位，该位始终为零
18	UAI	USB 主机异步队列传输完成中断标志位 当异步队列中的描述符传输完成时，且该标识符（TD）设置了完成中断（IOC）位，主机控制器将置位此位。 当检测到短数据包且该数据包处于异步计划时，主机也会设置该位。短数据包是指接收到的实际字节数小于预期的字节数。 设备控制器不使用该位，该位始终为零
16	NAKI	NAK 中断标志位 当设备某个端点回复 NAK，且 ENDPTNAKEN 中对应位为 1，则会置位此位。 当 ENDPTNAK 中所有位清零，此位自动清零。 仅用于设备模式。
15	AS	异步计划状态 此位报告异步计划的当前实际状态。为零时，表示异步计划状态为禁用，如果为一，则状态为启用。 当软件转换 USBCMD 寄存器中的异步计划启用位时，主机控制器无需立即禁用或启用异步计划。 当此位和异步计划启用位的值相同时，异步计划将启用（1）或禁用（0）。 仅在主机操作模式下使用。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
14	PS	周期计划状态 此位报告周期计划的当前实际状态。为零时，表示周期计划被禁用，为一，则状态为启用。 当软件转换 USBCMD 寄存器中的周期计划启用位时，主机控制器无需立即禁用或启用周期计划。 当该位和周期计划启用位的值相同时，周期计划被启用（1）或禁用（0）。 仅在主机操作模式下使用。
13	RCL	回收 这是一个只读状态位，用于检测空的异步计划。 仅在主机操作模式下使用。
12	HCH	主机停止。 当运行/停止位为 1 时，该位为 0。由于运行/停止位被软件或控制器硬件设置为 0（例如，内部错误），控制器在停止执行后将该位设置为 1。 仅在主机操作模式下使用。
8	SLI	设备控制器挂起中断标志位 当控制器从活动状态进入暂停状态时，该位将设置为 1。设备控制器在从挂起状态退出时清除位。 仅在设备操作模式下使用。
7	SRI	收到 SOF 中断标志位 当设备控制器检测到（微）帧开始时，该位将设置为 1。当 SOF 非常晚时，设备控制器将自动设置此位，以指示预期 SOF。 因此，该位在设备 FS 模式下大约每 1ms 设置一次，在 HS 模式下每 125us 设置一次，并与接收到的实际 SOF 同步。 由于设备控制器在连接前已初始化为 FS，因此在连接和 chirp 的前奏中，该位将以 1ms 的间隔设置。 在主机模式下，该位将每 125us 设置一次，并可由主机控制器驱动程序用作时基。
6	URI	已接收 USB 重置中断标志位 当设备控制器检测到 USB 重置并进入默认状态时，该位将设置为 1。 仅在设备操作模式下使用。
5	AAI	异步前进中断标志位 系统软件可通过在 USBCMD 寄存器中异步前进门铃位的中断中写入一个中断， 强制主机控制器在下次主机控制器推进异步计划时发出中断。此状态位表示该中断源的断言。 仅在主机操作模式下使用。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	SEI	系统错误中断标志位 当 DMA 访问系统总线，收到错误回复时置位。 一般发生于访问了不该访问的地址，由于描述符或寄存器配置错误导致
3	FRI	帧列表滚动中断标志位 当帧列表索引从其最大值滚动到零时，主机控制器将该位设置为 1。发生滚动的确切值取决于帧列表的大小。 例如如果帧列表大小（在 USBCMD 寄存器的帧列表大小字段中编程）为 1024，则每次 FRINDEX[13] 切换时，帧索引寄存器都会滚动。 类似地，如果大小为 512，则主机控制器每次切换 FHINDEX[12] 时将该位设置为 1。 仅在主机操作模式下使用。
2	PCI	端口更改中断标志位 当在任何端口上发生连接状态、端口启用/禁用更改或强制端口恢复位作为挂起端口上 J-K 转换的结果而设置时，主机控制器将该位设置为 1。 当端口控制器进入全速或高速操作状态时，设备控制器将该位设置为 1。 当端口控制器由于复位或挂起事件退出完全或高速操作状态时，通知机制分别为 USB 复位接收位和 DCSuspend 位。
1	UEI	USB 错误中断标志位 当 USB 事务的完成导致错误情况时，该位由主机/设备控制器设置。如果发生错误中断的 TD 也设置了完整中断（IOC）位，则该位与 USBINT 位一起设置。
0	UI	USB 传输中断标志位 当 USB 传输完成，且其传输描述符（TD）设置了完成中断（IOC）位。 当检测到短数据包时，主机控制器也会设置该位。短数据包是指接收到的实际字节数小于预期的字节数。

USBSTS 位域

54.6.8 USBINTR (0x148)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TIE1	TIE0	RSVD				UPIE	UAIE	RSVD	NAKE	RSVD							SLE	SRE	URE	AAE	SEE	FRE	PCE	UEE	UE
N/A						RW	RW	N/A				RW	RW	N/A	RO	N/A							RW	RW	RW	RW	RW	RW	RW	RWC	RW
x	x	x	x	x	x	0	0	x	x	x	x	0	0	x	0	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

USBINTR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
25	TIE1	通用定时器 1 中断使能
24	TIE0	通用定时器 0 中断使能
19	UPIE	USB 主机周期队列传输完成中断使能
18	UAIE	USB 主机异步队列传输完成中断使能
16	NAKE	NAK 中断使能 当此位置位且 USBSTS 中的 NAKI 置位，则产生中断
8	SLE	设备控制器挂起中断使能 仅用于设备模式
7	SRE	收到 SOF 中断使能
6	URE	收到 USB 重置中断使能
5	AAE	异步前进中断使能
4	SEE	系统错误中断使能
3	FRE	帧列表滚动中断使能
2	PCE	端口更改中断使能
1	UEE	USB 错误中断使能
0	UE	USB 传输中断使能

USBINTR 位域

54.6.9 FRINDEX (0x14C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																		FRINDEX													
N/A																		RW													
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FRINDEX [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
13-0	FRINDEX	帧索引。 该寄存器中的值在每个时间帧（微帧）结束时递增。位 [N:3] 用于帧列表当前索引。 这意味着在移动到下一个索引之前，帧列表的每个位置都会被访问 8 次（帧或微帧）。 以下说明了在主机模式下使用时，基于 USBCMD 寄存器中帧列表大小字段的值 N 的值。 USBCMD[帧列表大小] 数字元素 N 在设备模式下，该值是最后发送的帧的当前帧编号。它不用作索引。 在任一模式下，位 2:0 表示当前微帧。 下面的位字段值描述表示为（帧列表大小）数字元素 N。 00000000000000 - (1024) 12 00000000000001 - (512) 11 00000000000010 - (256) 10 00000000000011 - (128) 9 00000000000100 - (64) 8 00000000000101 - (32) 7 00000000000110 - (16) 6 00000000000111 - (8) 5

FRINDEX 位域

54.6.10 DEVICEADDR (0x154)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
USBADR							USBADRA	RSVD																							
RW							RW	N/A																							
0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

DEVICEADDR [31:0]

位域	名称	描述
31-25	USBADR	设备地址 此字段表示 USB 设备地址，仅用于设备模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
24	USBADRA	设备地址提前。 当该位为“0”时，对 USBADR 的任何写入都是瞬时的。当该位同时或在写入 USBADR 之前写入“1”时，对 USBADR 字段的写入被暂存并保存在隐藏寄存器中。 在端点 0 上发生 IN 并确认后，将从保留寄存器加载 USBADR。 在以下情况下，硬件将自动清除该位： 1）中的已确认为终结点 0。（USBADR 从暂存寄存器更新）。 2）对终结点 0 执行出/设置。（USBADR 未更新）。 3）发生设备重置（USBADR 重置为 0）。 注：在 SET_ADDRESS 描述符的状态阶段之后，DCD 有 2 毫秒的时间对 USBADR 字段进行编程。 当 DCD 无法在设置地址状态阶段 2 毫秒内写入设备地址时，该机制将确保满足该规范。 如果 DCD 在 SET_ADDRESS 数据阶段之后（在状态阶段开始之前）以 USBADRA=1 写入 USBADR，则 USBADR 将在正确的时间被更新，以满足 2ms USB 要求。

DEVICEADDR 位域

54.6.11 PERIODICLISTBASE (0x154)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BASEADR																				RSVD											
RW																				N/A											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x

PERIODICLISTBASE [31:0]

位域	名称	描述
31-12	BASEADR	该 20 位寄存器包含系统内存中周期序列表的起始地址的高 20 位，低 12 位必须为 0。软件需在主机控制器开始执行调度之前初始化此寄存器。 此物理内存指针引用的内存结构为 4 KB 对齐。该寄存器的内容与帧索引寄存器（FRINDEX）相结合，以使主机控制器能够按顺序单步执行周期帧列表。 仅用于主机模式

PERIODICLISTBASE 位域

54.6.12 ASYNCLISTADDR (0x158)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ASYBASE																											RSVD					
RW																											N/A					
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x

ASYNCLISTADDR [31:0]

位域	名称	描述
31-5	ASYBASE	此寄存器包含主机要执行的下一个异步队列头的地址高 27 位，低 5 位必须为 0（32 字节对齐）。 仅用于主机模式

ASYNCLISTADDR 位域

54.6.13 ENDPTLISTADDR (0x158)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPBASE																					RSVD										
RW																					N/A										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x

ENDPTLISTADDR [31:0]

位域	名称	描述
31-11	EPBASE	端点列表基地址 此地址必须 2KB 对齐，对应于最多 16 个 dQH

ENDPTLISTADDR 位域

54.6.14 BURSTSIZE (0x160)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																TXPBURST								RXPBURST							
N/A																RW								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

BURSTSIZE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-8	TXPBURST	发送可配置的突发长度 当 AHBBRST 配置为仅限未指定长度的增量突发时，发送时 DMA 访问内存的突发长度由此寄存器配置
7-0	RXPBURST	接收可配置的突发长度 当 AHBBRST 配置为仅限未指定长度的增量突发时，接收时 DMA 访问内存的突发长度由此寄存器配置

BURSTSIZE 位域

54.6.15 TXFILLTUNING (0x164)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										TXFIFOTHRES						RSVD			TXSCHHEALTH					RSVD	TXSCHOH						
N/A										RW						N/A			RWC					N/A	RW						
x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x	x	0	0	0	0	0	x	0	0	0	0	0	0	0

TXFILLTUNING [31:0]

位域	名称	描述
21-16	TXFIFOTHRES	FIFO 突发阈值。 该寄存器控制在数据包开始传输到总线之前，在主机模式下发送到 TX 延迟 FIFO 的数据突发数。 最小值为 2，该值应尽可能低，以最大限度地提高 USB 性能。在延迟不可预测和/或带宽不足的系统中，可以使用更高的值，因为从延迟 FIFO 传输到 USB 的数据发生在从系统内存补充之前，FIFO 可能运行不足。 如果设置了 USBMODE 寄存器中的 SDIS 位，则忽略此值。
12-8	TXSCHHEALTH	调度程序运行状况计数器。 当主机控制器在下一帧开始前发送数据包的时间不足之前，未能将 TX 延迟 FIFO 填充到 TXFITOTHRES 编程的水平时，该寄存器会增加。 此健康计数器测量发生这种情况的次数，以便为选择合适的 TXSCHOH 提供反馈。写入此寄存器将清除计数器，此计数器最大值为 31。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6-0	TXSCHOH	调度程序开销 该寄存器向上述计划时间估计器添加一个额外的固定偏移量，称为 Tff。作为近似值， 为该寄存器选择的值应将 TXSCHHEALTH 中捕获的退避事件数量限制在高利用率总线中小于每秒 10 个。 不需要为此寄存器选择过高的值，因为它会不必要地降低 USB 利用率。 当设备以高速模式连接时，该寄存器中表示的时间单位为 1.267us。当设备以低速/全速模式连接时，该寄存器中表示的时间单位为 6.333us。

TXFILLTUNING 位域

54.6.16 ENDPTNAK (0x178)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPTN																EPRN															
RWC																RWC															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTNAK [31:0]

位域	名称	描述
31-16	EPTN	发送端点 NAK 状态位 当设备某端点收到主机的 IN 后回复 NAK，则此位置位。 每个端点对应一位。 软件写 1 清零该位
15-0	EPRN	接收端点 NAK 状态位 当设备某端点收到主机的 OUT 或 PING 后回复 NAK，则此位置位。 每个端点对应一位。 软件写 1 清零该位

ENDPTNAK 位域

54.6.17 ENDPTNAKEN (0x17C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EPTNE																EPRNE															
RW																RW															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTNAKEN [31:0]

位域	名称	描述
31-16	EPTNE	发送端点 NAK 中断使能 当某发送端点回复 NAK，且对应的该位置位，则置位 USBSTS 中 NAK 中断状态位。 每个端点对应一位
15-0	EPRNE	接收端点 NAK 中断使能 当某接收端点回复 NAK，且对应的该位置位，则置位 USBSTS 中 NAK 中断状态位。 每个端点对应一位

ENDPTNAKEN 位域

54.6.18 PORTSC1 (0x184)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		STS	PTW	PSPD		RSVD	PFSC	PHCD	WKOC	WKDC	WKCN	PTC				RSVD			PP	LS		HSP	PR	SUSP	FPR	OCC	OCA	PEC	PE	CSC	CCS
N/A		RW	RW	RO		N/A	RW	RW	RW	RW	RW	RW				N/A			RW	RO		RO	RW	RW	RW	RW	RO	RWC	RWC	RWC	RWC
x	x	0	0	0	0	x	0	0	0	0	0	0	0	0	0	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0

PORTSC1 [31:0]

位域	名称	描述
29	STS	串行收发器选择 1：选择串行接口引擎 0：选择并行接口信号 当该位设置为“1b”时，将使用串行接口引擎而不是并行接口信号。
28	PTW	并行收发器接口宽度 0：选择 8 位 UTMI 端口（60MHz） 1：选择 16 位 UTMI 端口（30MHz） 选择串行收发器时此位无效
27-26	PSPD	端口速度 此寄存器反应当前正在工作的端口速度 00b ： 全速 01b ： 低速 10b ： 高速 11b ： 无效

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
24	PFSC	强制全速连接 当此位被设置时，端口强制工作在全速状态。 作为主机，会在 USB 复位的速度协商过程中，不输出 ChirpKJ 序列； 作为设备，会在 USB 复位的速度协商过程中，不输出 ChirpK。 0 ：常规工作 1 ：强制全速连接
23	PHCD	PHY 低功耗模式 设置此位，会拉低输出到 PHY 的 suspendm 信号，让 PHY 进入低功耗模式。 主机模式时，由软件决定何时进入低功耗模式； 设备模式时，当收到 SLI 中断后，可以由软件设置此位进入低功耗模式。 当检测到唤醒信号时，硬件自动清掉此位。
22	WKOC	过流唤醒使能 当 USB 处于低功耗模式，当检测发生过载时，设置此位会产生唤醒事件 仅用于主机模式
21	WKDC	断开连接唤醒使能 当 USB 处于低功耗模式，当检测设备断开连接时，设置此位会产生唤醒事件 仅用于主机模式
20	WKCN	断开连接唤醒使能 当 USB 处于低功耗模式，当检测到设备连接时，设置此位会产生唤醒事件 仅用于主机模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19-16	PTC	端口测试控制-读/写。默认值 =0000b。 有关使用这些测试模式的操作模型，请参阅端口测试模式；有关每个测试模式的详细信息，请参阅 USB 规范版本 2.0 第 7 章。 强制启用 FS 和强制启用 LS 是 EHCI 规范中指定的测试模式支持的扩展。 将 PTC 字段写入任意 FORCE_ENABLE_{HS/FS/LS} 值将强制端口以所选速度进入已连接和已启用状态。 将 PTC 字段写回 TEST_MODE_DISABLE 将允许端口状态机从此点正常运行。 注意：设备不支持低速操作。 除零以外的任何其他值表示端口正在测试模式下运行。 0000-测试模式禁用 0001-J 状态 0010-K 状态 0011-SE0（主机）/NAK（设备） 0100-数据包 0101-强制启用高速 0110-强制启用全速 0111-强制启用低速 1000-1111-保留
12	PP	端口电源 主机控制器需要端口电源控制开关。该位表示开关的当前设置（0= 关闭，1= 打开）。 当端口电源不可用时（即 PP 等于 0），该端口不起作用，不会报告连接、分离等。 当在通电端口上检测到过流情况时，主机控制器会将 PP 位从 1 转换为零（从端口断电）。 仅用于主机模式，设备模式时此位无意义。
11-10	LS	总线状态 表示当前 USB 总线上的状态，bit11 表示 D+ 状态，bit10 表示 D-状态。 00 ： SE0 01 ： K 状态 10 ： J 状态 11 ： 未定义 注意，以上状态在低速和全速时可用；当 USB 工作于高速状态时，以上定义需需参考 UTMI 协议
9	HSP	高速端口 当此位置 1 时，表示当前主机或设备连接成高速模式。 此位是 PSPD(bit27,bit26) 的冗余，用户也可从 PSPD 中获取当前信息。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	PR	端口复位 在主机模式下：该位可读写。 1：端口处于复位状态。 0：端口未处于重置状态 当软件将该位置 1 时，主机将根据 USB 规范版本 2.0 中定义，开始总线复位序列。复位顺序完成后，该位将自动变为零。 此行为与 EHCI 不同，EHCI 要求主机控制器驱动程序在驱动程序中定时重置持续时间后将此位设置为零。 在设备模式下：该位为只读状态位。USB 总线的设备复位也在 USBSTS 寄存器中指示。
7	SUSP	挂起-读/写或只读。默认值 =0b。 1= 端口处于挂起状态。0= 端口未处于挂起状态。 在主机模式下：读/写。 此寄存器的端口启用位（PE，bit2）和挂起位（SUSP，bit7）定义端口状态，如下所示： 端口状态 0x：禁用 10：启用 11：挂起 处于挂起状态时，此端口的下行数据传播被阻止，端口复位除外。 如果在将该位写入 1 时正在进行数据传输，则会在当前传输结束后进入挂起状态。 在挂起状态下，端口对恢复检测敏感会检测恢复（resume）信号。 请注意，在端口挂起之前，位状态不会改变，如果 USB 上当前正在进行事务，则挂起端口可能会有延迟。 当软件将 Force Port Resume 位设置为零时，主机控制器将无条件地将该位设置为零。主机控制器忽略对此位的零写入。 如果主机软件在端口未启用时将该位设置为 1（即，端口启用位 PE 为零），则结果未定义。 如果在主机模式下端口电源（PP）为零，则此字段为零。 在设备模式下：只读。 在设备模式下，该位为只读状态位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
6	FPR	强制端口恢复。1= 在端口上检测到/驱动恢复。0= 在端口上未检测到恢复（K 状态）。 在主机模式下： 软件将该位设置为 1，以驱动恢复信号。如果在端口处于挂起状态时检测到 J-to-K 转换，主机控制器将此位设置为 1。 当此位由于检测到 J-to-K 转换而转换为 1 时，USBSTS 寄存器中的端口更改检测位也设置为 1。 恢复序列完成后，该位将自动变为零。 此行为与 EHCI 不同，EHCI 要求主机控制器驱动程序在驱动程序中计时恢复持续时间后将此位设置为零。 请注意，当主机控制器拥有该端口时，恢复序列遵循 USB 规范修订版 2.0 中定义的序列。 只要该位保持为 1，就在端口上驱动恢复信令（全速“K”）。该位将保持为 1，直到端口切换到高速空闲。 写入零无效，因为端口控制器将计时恢复操作，并在恢复时序结束，端口状态切换到 HS 或 FS idle 时清零该位。 如果在主机模式下端口电源（PP）为零，则此字段为零。 此位与 EHCI 不兼容。 在设备模式下： 设备处于暂停状态 5 毫秒或更长时间后，软件必须将该位设置为 1，以在清除之前的恢复信号。 如果在端口处于挂起状态时检测到 J-to-K 转换，则设备控制器将此位设置为 1。 当设备恢复正常运行时，该位将被清除。 此外，当由于检测到 K-to-J 转换而清除该位时，USBSTS 寄存器中的端口更改检测位也设置为 1。
5	OCC	过流状态改变 当硬件检测到过流时会置位此位 软件需要写 1 清除该位。
4	OCA	过流状态 此位表示当前过流状态 0：端口当前没有过流发生 1：端口处于过流状态 当过流结束时，此位会自动清零
3	PEC	端口启用变化 1：端口启用状态发生过变化（从禁止到启用，或者从启用到禁止） 0：端口启用状态无变化 软件写 1 清零该位 如果在主机模式下端口电源（PP）为零，则此字段为零。 设备模式端口永远启用，所以该位一直为 0.

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2	PE	端口启用/禁用。1= 启用。0= 禁用。 在主机模式下： 端口只能由主机控制器作为重置和启用的一部分启用。软件无法通过写 1 来启用端口。 端口可以由故障条件（断开事件或其他故障条件）或主机软件禁用（软件可以通过写 0 禁用端口）。 请注意，在端口状态实际更改之前，位状态不会更改。由于总线传输，禁用或启用端口时可能会有延迟。 当端口被禁用时，（0b）数据的下游传播被阻止，重置除外。 如果在主机模式下端口功率（PORTSC1）为零，则此字段为零。 在设备模式下： 设备端口始终处于启用状态，因此此位始终为“1b”。
1	CSC	连接状态更改。1= 当前连接状态更改。0= 没有变化。 在主机模式下： 表示端口的当前连接状态发生了更改。主机控制器会在端口设备连接状态有更改时设置此位，即使系统软件尚未清除现有连接状态更改。 例如，在系统软件清除更改的条件之前，插入状态更改两次，集线器硬件将“设置”一个已设置的位（即，该位将保持设置）。 软件通过向其写入 1 来清除该位。 如果在主机模式下端口电源（PP）为零，则此字段为零。 在设备模式下： 此位在设备控制器模式下未定义。
0	CCS	当前连接状态。 在主机模式下： 1= 端口上存在设备。0= 不存在任何设备。默认值 =0。此值反映端口的当前状态，可能与导致设置连接状态更改位（位 1）的事件不直接对应。 如果在主机模式下端口电源（PP）为零，则此字段为零。 在设备模式下： 1 表示设备已成功连接，并且正在高速或全速运行，如该寄存器中的高速端口位所示。 0 表示设备未成功连接或被软件向 USBCMD 寄存器中的运行位写入零而强制断开连接。

PORTSC1 位域

54.6.19 OTGSC (0x1A4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD					ASVIE	AVVIE	IDIE	RSVD					ASVIS	AVVIS	IDIS	RSVD					ASV	AVV	ID	RSVD		IDPU	RSVD			VC	VD

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A					RW	RW	RW	N/A					RWC	RWC	RWC	N/A					RO	RO	RO	N/A		RW	N/A			RW	RW
x	x	x	x	x	0	0	0	x	x	x	x	x	0	0	0	x	x	x	x	x	0	0	0	x	x	0	x	x	x	0	0

OTGSC [31:0]

位域	名称	描述
26	ASVIE	session valid 变化中断使能
25	AVVIE	vbus valid 变化中断使能
24	IDIE	ID 变化中断使能
18	ASVIS	session valid 中断状态 软件写 1 清零该位
17	AVVIS	vbus valid 中断状态。 注意，当 ID 为 1 时，不会产生 vbus 变化中断，用户可以使用 session valid 中断替代 软件写 1 清零该位
16	IDIS	ID 变化中断状态 软件写 1 清零该位
10	ASV	session valid 状态位 表示 VBUS 高于 session valid 阈值 注意：此位通过去抖电路，与实际 vbus 状态会有 1 到 2 毫秒的延迟，用户可以在 PHY_STATUS 寄存器中读到实时状态
9	AVV	vbus valid 状态位 表示 VBUS 高于 vbus valid 阈值 注意：此位通过去抖电路，与实际 vbus 状态会有 1 到 2 毫秒的延迟，用户可以在 PHY_STATUS 寄存器中读到实时状态
8	ID	ID 状态位 注意：此位通过去抖电路，与实际 ID 状态会有 1 到 2 毫秒的延迟，用户可以在 PHY_STATUS 寄存器中读到实时状态
5	IDPU	ID 上拉使能 设 1 上拉 ID
1	VC	VBUS 充电
0	VD	VBUS 放电

OTGSC 位域

54.6.20 USBMODE (0x1A8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											SDIS	SLOM	ES	CM	
N/A																											RW	RW	RW	RW	

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

USBMODE [31:0]

位域	名称	描述
4	SDIS	流禁用模式。 设备模式：设置为“1”将禁用低带宽系统的 RX 和 TX 上的双重启动。 此模式确保当 RX 和 TX 缓冲区足以包含整个数据包时，禁用标准双缓冲方案以防止带宽受限系统中的超限/欠载。 注意：在高速模式下，当流禁用激活时，所有接收到的数据包都会通过 NYET 握手进行响应。 主机模式：设置为“1”可确保在 RX 和 TX 缓冲区足以容纳整个数据包的低带宽系统中，消除延迟 FIFO 的超限/不足。 启用 stream disable 还可以确保在将数据包发送到 USB 之前将发送数据预取到内部缓存。 注意：使用此功能会限制整体 USB 性能，建议仅在系统带宽不足时使用。
3	SLOM	SETUP 锁定模式 仅用于设备模式，控制 SETUP 传输的锁定机制 0：SETUP 锁定打开 0：SETUP 锁定关闭，软件需要使用 USBCMD 寄存器中的 SUTW
2	ES	Endian 选择。 此位可以更改传输缓冲区的字节对齐方式，以匹配主机微处理器。微处理器接口中的位字段和数据结构不受该位值的影响，因为它们基于 32 位字。 0-小端 [默认值] 1-大端
1-0	CM	控制器模式 默认为空闲状态。 在控制器复位后，仅能写一次。 软件必须在配置此寄存器前，先在 USBCMD.RST 位写 1 复位整个控制器。 00：空闲 01：保留 10：设备模式 11：主机模式

USBMODE 位域

54.6.21 ENDPTSETUPSTAT (0x1AC)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																ENDPTSETUPSTAT															
N/A																RWC															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTSETUPSTAT [31:0]

位域	名称	描述
15-0	ENDPTSETUPSTAT	SETUP 端点状态 对于接收到的每个 SETUP 传输，该寄存器中的对应位设置为 1。软件从队列头读取 8 字节 SETUP 数据后，必须通过向相应位写入 1 来清除或确认 SETUP 传输 此寄存器仅在设备模式下使用。

ENDPTSETUPSTAT 位域

54.6.22 ENDPTPRIME (0x1B0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PETB																PERB															
RWS																RWS															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTPRIME [31:0]

位域	名称	描述
31-16	PETB	端点发送缓冲区预取 对于每个端点使用相应的位请求为发送传输准备缓冲区，以便响应 USB 主机的传输请求。 当向端点队列头发布新的传输描述符时，软件应向相应位写入 1，硬件自动使用该位开始解析队列头中的新传输描述符，并准备传输缓冲区。 当相关端点成功启动时，硬件清除此位。 USB 协议中，传输数据是由主机发起，设备并不知道何时主机会发起传输数据要求（IN）， 因此当软件准备好发送数据后，需要通过此位，通知设备控制器，将数据从系统内存中搬到 USB 发送缓冲区， 在搬完之前（或者发送缓冲区满之前），设备会对主机的请求（IN）回复 NAK。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	PERB	端点接收缓冲区准备 每当向端点队列头发布新的传输描述符时，软件应向相应位写入 1，硬件自动使用该位开始解析队列头中的新传输描述符，并准备接收缓冲区。 当相关端点成功启动时，硬件清除此位。 跟发送不同，对于接收数据，只要接收缓冲区有空间，就可以接收数据，所以设置此位，硬件仅需解析传输符即可。 在软件设置此位，硬件解析完传输符之前，设备会对主机的请求（OUT 或 PING）回复 NAK。

ENDPTPRIME 位域

54.6.23 ENDPTFLUSH (0x1B4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FETB																FERB															
RWS																RWS															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTFLUSH [31:0]

位域	名称	描述
31-16	FETB	刷新端点发送缓冲区 将一写入该寄存器中的一位会导致相关端点清除对应的发送缓冲区。 如果一个关联端点的数据包正在进行中，则该传输将继续，直到完成。 在端点刷新操作成功后，硬件清除此寄存器。
15-0	FERB	刷新端点接收缓冲区 将一写入该寄存器中的一位会导致相关端点清除对应的接收缓冲区。 如果一个关联端点的数据包正在进行中，则该传输将继续，直到完成。 在端点刷新操作成功后，硬件清除此寄存器。

ENDPTFLUSH 位域

54.6.24 ENDPTSTAT (0x1B8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETBR																ERBR															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO																RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTSTAT [31:0]

位域	名称	描述
31-16	ETBR	端点发送缓冲区就绪。 每个端点的一位表示各自端点发送缓冲区的状态。 硬件将该位设置为 1，作为从 ENDPTPRIME 寄存器中相应位接收命令的响应。 在 ENDPTPRIME 寄存器中设置一个位和端点指示就绪之间始终存在延迟。 此延迟时间根据当前 USB 通信量和 ENDPRIME 寄存器中设置的位数而变化。 USB 复位、USB DMA 系统或 ENDPTFLUSH 寄存器可清除缓冲区就绪状态。 注意：当 dTD 失效且 dQH 更新时，在硬件端点重新启动操作期间，硬件会立即清除这些位。
15-0	ERBR	端点接收缓冲区就绪。 每个端点的一位表示各自端点接收缓冲区的状态。 硬件将该位设置为 1，作为从 ENDPTPRIME 寄存器中相应位接收命令的响应。 在 ENDPTPRIME 寄存器中设置一个位和端点指示就绪之间始终存在延迟。 此延迟时间根据当前 USB 通信量和 ENDPRIME 寄存器中设置的位数而变化。 USB 复位、USB DMA 系统或 ENDPTFLUSH 寄存器可清除缓冲区就绪状态。 注意：当 dTD 失效且 dQH 更新时，在硬件端点重新启动操作期间，硬件会立即清除这些位。

ENDPTSTAT 位域

54.6.25 ENDPTCOMPLETE (0x1BC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ETCE																ERCE															
RWC																RWC															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ENDPTCOMPLETE [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-16	ETCE	端点发送完成状态位 每个位表示发生了发送事件（IN），软件应读取相应的端点队列以确定端点状态。 如果在传输描述符中设置了相应的 IOC 位，则该位与 USBINT 同时设置。 写入一将清除该寄存器中的相应位。
15-0	ERCE	端点接收完成状态位 每个位表示发生了接收事件（OUT/SETUP），软件应读取相应的端点队列以确定端点状态。 如果在传输描述符中设置了相应的 IOC 位，则该位与 USBINT 同时设置。 写入一将清除该寄存器中的相应位。

ENDPTCOMPLETE 位域

54.6.26 ENDPTCTRL (0x1C0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								TXE	TXR	RSVD		TXT		RSVD	TXS	RSVD								RXE	RXR	RSVD		RXT		RSVD	RXS
N/A								RW	WS	N/A		RW		N/A	RW	N/A								RW	WS	N/A		RW		N/A	RW
x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	0	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	0

ENDPTCTRL [31:0]

位域	名称	描述
23	TXE	发送端点使能 0：禁止 1：使能 端点仅在被配置（指 USB 枚举协议中的配置端点）后才能使能
22	TXR	发送数据 toggle 重置 写 1 重置发送数据 toggle 位，从 DATA0 开始发送。 当收到对该端点的配置事件时（通过枚举，从主机收到相应配置请求），软件必须对相应位写 1 以同步主机和设备之间的数据 PID（DATA0 或者 DATA1）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19-18	TXT	发送端点类型 00：CTRL 01：ISO 10：BULK 11：INT 注意：当该发送端点被设置为非 CTRL（默认值）时，必须将对应的接收端点也设置成非 CTRL 类型，因为 CTRL 端点必须成对存在
16	TXS	发送端点暂停 0：端点正常 1：端点暂停 如果此端点配置为控制端点，则在收到设置请求时（SETUP 包），此位将自动清除，并且此位将继续由硬件清除，直到清除关联的 ENDPTSETUPSTAT 位。 软件可以将 1 写入该位，以强制端点向主机返回暂停握手，直到此位被软件清除或自动清除，如上所述，用于控制端点。 注意：[仅限控制端点类型]：在 ENDPTSETUPSTAT 开始清除和硬件继续清除该位之间有轻微延迟（最多 50 个时钟）。 在大多数系统中，设备软件不太可能观察到这种延迟。但是，如果在向其写入 1 后观察到该位未设置，则遵循以下步骤： 通过检查相关的 endptsetupstat 位，持续写入此暂停位，直到设置完毕或接收到新设置为止。
7	RXE	接收端点使能 0：禁止 1：使能
6	RXR	接收数据 toggle 重置 写 1 重置发送数据 toggle 位，从 DATA0 开始接收。 当收到对该端点的配置事件时（通过枚举，从主机收到相应配置请求），软件必须对相应位写 1 以同步主机和设备之间的数据 PID（DATA0 或者 DATA1）
3-2	RXT	接收端点类型 00：CTRL 01：ISO 10：BULK 11：INT 注意：当该接收端点被设置为非 CTRL（默认值）时，必须将对应的发送端点也设置成非 CTRL 类型，因为 CTRL 端点必须成对存在

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	RXS	接收端点暂停 0：端点正常 1：端点暂停 如果此端点配置为控制端点，则在收到设置请求时（SETUP 包），此位将自动清除，并且此位将继续由硬件清除，直到清除关联的 ENDPTSETUPSTAT 位。 软件可以将 1 写入该位，以强制端点向主机返回暂停握手，直到此位被软件清除或自动清除，如上所述，用于控制端点。 注意：[仅限控制端点类型]：在 ENDPTSETUPSTAT 开始清除和硬件继续清除该位之间有轻微延迟（最多 50 个时钟）。 在大多数系统中，设备软件不太可能观察到这种延迟。但是，如果在向其写入 1 后观察到该位未设置，则遵循以下步骤： 通过检查相关的 endptsetupstat 位，持续写入此暂停位，直到设置完毕或接收到新设置为止。

ENDPTCTRL 位域

54.6.27 OTG_CTRL0 (0x200)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						OTG_WKDPDMCHG_EN	RSVD					AUTORESUME_EN	RSVD	OTG_VBUS_WAKEUP_EN	OTG_ID_WAKEUP_EN	RSVD		OTG_VBUS_SOURCE_SEL	OTG_UTMI_SUSPENDM_SW	OTG_UTMI_RESET_SW	OTG_WAKEUP_INT_ENABLE	OTG_POWER_MASK	OTG_OVER_CUR_POL	OTG_OVER_CUR_DIS	RSVD		SER_MODE_SUSPEND_EN	RSVD			
N/A						RW	N/A					RW	N/A	RW	RW	N/A		RW	RW	RW	RW	RW	RW	RW	N/A		RW	N/A			
x	x	x	x	x	x	0	x	x	x	x	x	0	x	0	0	x	x	0	0	0	0	0	0	0	x	x	0	x	x	x	x

OTG_CTRL0 [31:0]

位域	名称	描述
25	OTG_WKDPDMCHG_EN	DP/DM 变化唤醒使能 当 USB 进入低功耗模式（suspend），设置此位，或 VBUS 当前为高，会自动唤醒 USB，并在使能的情况下（otg_wakeup_int_enable 为 1）产生唤醒中断。 此位仅用于设备模式。 主机模式时，由 PROTSC1 中的 WKDC/WKCN 使能 DP，DM 唤醒

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19	AUTORESUME_EN	自动 resume 信号使能 1：使能 0：禁止 仅用于主机模式
17	OTG_VBUS_WAKEUP_EN	VBUS 变化唤醒使能 1：使能 0：禁止
16	OTG_ID_WAKEUP_EN	ID 变化唤醒使能 1：使能 0：禁止
13	OTG_VBUS_SOURCE_SEL	VBUS 唤醒来源 0：使用 vbus valid 作为唤醒源 1：使用 session valid 作为唤醒源 这两个信号区别在于阈值不同，vbus valid 会比较高，在某些应用中，用户可能 vbus 不足 5V，这种情况可以使用此位选择 session valid
12	OTG_UTMI_SUSPENDM_SW	PHY suspendm 软件控制 默认为 0，PHY 处于低功耗模式 软件需要在初始化时置位此位。 注意：在 suspendm 置 1 和 reset 清零之间，需要保证至少 1 微秒时间间隔
11	OTG_UTMI_RESET_SW	PHY 复位软件控制 默认为 1，PHY 处于复位状态。 软件需要在初始化时清零此位。 注意：在置位 suspendm 后至少等待 1 微秒才能清零此位
10	OTG_WAKEUP_INT_ENABLE	唤醒中断使能 当 usb 处于低功耗模式（PORTSC1.PHCD 为 1）时，系统可以关闭所有 PLL 和外部晶振，保留内部 osc 作为唤醒时钟。 当 usb 收到唤醒事件且相应事件使能时，如果此位置位，会产生唤醒中断。 唤醒中断状态位在 TOP_STATUS.wakeup_int_status，软件需要清零此位清除唤醒中断。 建议流程是，在进入低功耗模式后置位此位，收到唤醒中断后清零此位。
9	OTG_POWER_MASK	VBUS 控制极性 主机模式时，可从引脚输出 USBx_PWR（来源时 PORTSC1.PP)，用于控制外部 VBUS 开关， 此位可用于控制外部 VBUS 电路的极性，默认为 0，低有效。 如果外部 VBUS 控制开关时高有效，可以置位此位。 用户也可不使用 USBx_PWR，而使用其他 gpio 作为 VBUS 控制开关。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
8	OTG_OVER_CUR_POL	过流保护极性 主机模式时，可以从引脚 USBx_OC 引入过流状态（一般与来自于 VBUS 控制电路），此位定义过流状态极性。 0：高表示有过流发生 1：低表示有过流发生
7	OTG_OVER_CUR_DIS	过流禁止 主机模式时，用户可能在电路上没有过流状态指示，可以设置此位避免因为过流保护极性设置错误导致的错误过流状态。 0：过流状态正常工作 1：过流状态禁止，永远不会产生过流
4	SER_MODE_SUSPEND_EN	此位需置 1

OTG_CTRL0 位域

54.6.28 PHY_CTRL0 (0x210)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						GPIO_ID_SEL_N	RSVD										ID_DIG_OVERRIDE	SESS_VALID_OVERRIDE	VBUS_VALID_OVERRIDE	OP_MODE_SUSPENDM_ENJ	RSVD								ID_DIG_OVERRIDE_EN	SESS_VALID_OVERRIDE_EN	VBUS_VALID_OVERRIDE_EN
N/A						RW	N/A										RW	RW	RW	RW	N/A								RW	RW	RW
x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	x	x	x	x	x	0	0	0

PHY_CTRL0 [31:0]

位域	名称	描述
25	GPIO_ID_SEL_N	ID 选择 PHY 有 USB ID 引脚，在某些封装，为了节约引脚，可能会不把 PHY 引脚接到芯片外部，此时可以使用某个 GPIO 作为 USBID（具体参见 PINMUX） 0：使用 PHY ID 1：使用 gpio ID
14	ID_DIG_OVERRIDE	ID 信号强制改写 当 id_dig_override_en 为 1 时，可以通过此位强制输入 ID 值。适用于因为外部电路原因，无法通过引脚得知当前 ID 状态，软件可以通过把通过其他渠道得到的 ID 状态写入此位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
13	SESS_VALID_OVERRIDE	sess valid 信号强制改写 适用于因为外部电路原因，无法通过 PHY 得知当前 vbus 状态，软件可以通过把通过其他渠道得到的 phy 状态写入此位， 设备模式时，必须 vbus 有效（vbus valid 或者 sess valid 为高），设备控制器才能正常工作
12	VBUS_VALID_OVERRIDE	vbus valid 信号强制改写
11	OP_MODE_SUSPENDM_ENJ	set op_mode to 2'b01 in suspend, for naneng usbphy
2	ID_DIG_OVERRIDE_EN	ID 信号强制改写使能
1	SESS_VALID_OVERRIDE_EN	sess valid 信号强制改写使能
0	VBUS_VALID_OVERRIDE_EN	vbus valid 信号强制改写使能

PHY_CTRL0 位域

54.6.29 PHY_CTRL1 (0x214)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD											UTMI_CFG_RST_N	RSVD																		UTMI_OTG_SUSPENDM	RSVD
N/A											RW	N/A																		RW	N/A
x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x

PHY_CTRL1 [31:0]

位域	名称	描述
20	UTMI_CFG_RST_N	PHY 配置电路复位 低有效，默认为 0，PHY 配置电路处于复位状态，软件在初始化 PHY 时需要设置此位
1	UTMI_OTG_SUSPENDM	host 模式有 high-speed device 连接时，需设置此位，打开 host high-speed disconnection 检测（在 SOF 结尾阶段，检测 J/K 电平，判断 device 端是否断开 50 欧姆的电阻） 进入 suspend 前（设置 portsc.phcd) 需清零此位，避免进入 suspend 后 vbus 检测不正确导致误唤醒

PHY_CTRL1 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

54.6.30 TOP_STATUS (0x220)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WAKEUP_INT_STATUS	RSVD																														
RO	N/A																														
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

TOP_STATUS [31:0]

位域	名称	描述
31	WAKEUP_INT_STATUS	唤醒中断状态位 0：无唤醒中断 1：有唤醒中断 注意：此位不是写 1 清零，软件需要清零唤醒中断使能清零此位。

TOP_STATUS 位域

54.6.31 PHY_STATUS (0x224)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UTMI_CLK_VALID	RSVD																							LINE_STATE		HOST_DISCONNECT	ID_DIG	RSVD	UTMI_SESS_VALID	RSVD	VBUS_VALID
RW	N/A																							RW		RW	RW	N/A	RW	N/A	RW
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	0	x	0

PHY_STATUS [31:0]

位域	名称	描述
31	UTMI_CLK_VALID	PHY 时钟有效状态位 此位用于软件判断当前 PHY 是否输出时钟。 使用流程如下： 写 1 清零此位； 读此位，为 0 表示 PHY 无时钟输出，1 表示有时钟输出。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-6	LINE_STATE	USB 总线状态 低速全速时，bit7 为 DM 状态；bit6 为 DP 状态 高速时 PHY 仅输出是否有数据变化，00 表示无数据；01 表示有数据
5	HOST_DISCONNECT	断开连接指示 仅用于主机模式，有高速设备连接时。 当高速设备被断开连接，主机无法像低速全速那样，通过 USB 中线状态变化检测到， 只能通过在 SOF 帧末尾检测电平来判断，此位为 1 表示检测到高速设备被断开连接
4	ID_DIG	PHY ID 状态
2	UTMI_SESS_VALID	session valid 状态
0	VBUS_VALID	vbus valiud 状态

PHY_STATUS 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

55 以太网控制器 ENET

以太网是一种计算机局域网技术。IEEE 组织的 IEEE 802.3 标准制定了以太网的技术标准，它规定了包括物理层的连线，电气信号和介质访问层协议的相关内容。

以太网控制器用于连接物理层，在以太网网络中发送和接收数据，CPU 可以通过 APB 总线控制 ENET，ENET 本身自带 DMA，可以通过 AXI 总线访问系统存储器，实现接收和发送数据。ENET 支持的物理层 (PHY) 接口为 MII、RMII 和 RGMII。

55.1 功能简介

本章节介绍了 ENET 的主要功能:

- 支持 MII(10M/100M)、RMII(10M/100M) 和 RGMII(10M/100M/1000M).
- 支持精确时钟控制 (IEEE 1588-2008 协议)
- 支持 Energy Efficient Ethernet(EEE)，IEEE 802.3az-2010
- 支持 PPS 输出，可用于系统同步
- 内置 DMA，可通过 AXI 完成 ENET 和系统存储间的数据交换
- 支持 MDIO，可用于配置外部 PHY
- RGMII 模式下，可配置发送在 PHY 端或 ENET 端延迟发送时钟

55.2 ENET 模块结构

本模块结构如下图所示。顶层接口有 AXI 总线接口，用于 DMA 数据的发送和读取；APB 总线接口，用于配置 enet 模块寄存器；MII、RMII 或者 GMII 接口，外部 PHY 进行数据交换；MDIO 接口，可用于配置 PHY 芯片。

在发送数据时，将数据从系统存储器由 DMA 子控制器内的 TX_DMA 引擎送至专用 memory（TX_FIFO），经 MAC 子控制器后通过媒体接口送至外部 PHY。

在接收数据时，经过 MII 接口接收进来的数据，经 MAC 子控制器后送至专用 memory（RX_FIFO），DMA 子控制器的 RX_DMA 引擎再将接收数据传送到系统存储器。




图 89: enet 模块结构图

55.3 MAC 数据包描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.3.1 Ethernet ii 以太网帧结构

Ethernet ii 帧，也称为 Ethernet V2 帧，是如今局域网里最常见的以太帧。

55.3.1.1 帧格式

Format	Preamble	DMAC	SMAC	Type	Data	FCS
位域名	前导码	目标 MAC 地址	源 MAC 地址	类型	数据包	校验码
占用字节/B	8	6	6	2	46-1500	4

表 207: Ethernet ii 以太网帧格式

55.3.1.2 各个字段意义说明

前导码：用于数据同步，8 个固定值 0b10101010；

目标 MAC 地址：IPV4 为 6 字节，该字段标识帧的接收者；

源 MAC 地址：IPV4 为 6 字节，该字段标识帧的发送者；

类型：协议类型。0x0800 表示 IPV4，0x08DD 为 IPv6，其他详细信息请查阅 IEEE 相关规定；

数据包：数据字段，标识帧的负载（可能包含填充位）；数据字段的最小长度必须为 46 字节以保证帧长至少为 64 字节，这意味着传输 1 字节信息也必须使用 46 字节的数据字段；如果填入该字段的信息少于 46 字节，该字段的其余部分也必须进行填充；数据字段的最大长度为 1500 字节；帧的负载长度不足整数字节，需插入填充字段以保证数据帧的长度为整数字节；

校验码：也称帧校验序列（Frame Check Sequence）是为接收者提供判断是否传输错误的一种方法，如果发现错误，丢弃此帧；FCS 只是通用叫法，具体的 FCS 还可以细分多种校验方法。在以太帧中，FCS 通常采用循环冗余码校验 CRC（Cyclical Redundancy Check）。

55.3.2 IEEE 802.3 类型

55.3.2.1 帧格式

Format	Preamble	SFD	DMAC	SMAC	Type	Data	FCS
位域名	前导码	帧前界定码	目标 MAC 地址	源 MAC 地址	类型	数据包	校验码
占用字节/B	7	1	6	6	2	46-1500	4

表 208: 802.3 基本帧格式

Format	Preamble	SFD	DMAC	SMAC	Tag	Type	Data	FCS
位域名	前导码	帧前界定码	目标 MAC 地址	源 MAC 地址	Tag	类型	数据包	校验码

©Shanghai HPMICRO Semiconductor Co., Ltd.

Format	Preamble	SFD	DMAC	SMAC	Tag	Type	Data	FCS
占用字节/B	7	1	6	6	4	2	42-1500	4

表 209: 802.3 带 tag 类型帧格式

55.3.2.2 各个字段意义说明

Tag 字段：分成 TPID 和 TCI 部分；其中 IEEE802.1Q 协议规定 TPIDB 的取固定值为 0x8100，如果不支持 802.1Q 的设备收到这样的帧，会将其丢弃; TCI 有三部分组成: 一是帧的优先级 (use priority)，取值为 0 到 7；二是 MAC 格式（canonica），当此部分为 1 时表示为经典格式，否则为非经典格式；三是 VLAN ID。

其他字段意义与上述 802.3 帧格式描述相同。

55.4 ENET 模块端口信号描述

55.4.1 MII 接口

信号名称	I/O	信号描述
TXCLK	I	发送数据时钟线，此信号是一个连续时钟，为 MAC 层向 PHY 传输 TXEN、TXD 和 TXER 信号提供时序参考。MII 类型接口时，TXCLK 由 PHY 提供
TXD0	O	发送数据线
TXD1	O	发送数据线
TXD2	O	发送数据线
TXD3	O	发送数据线
TXER	O	发送错误信号线，当此信号线处于有效状态时，发送数据无效
TXEN	O	发送使能，当发送数据时，此信号线置高，发送数据有效
RXCLK	I	RXCLK 是一个连续时钟，为 RXDV、RXD 和 RXER 信号从 PHY 传输到 MAC 层提供时序参考。RXCLK 由 PHY 提供
RXD0	I	接收数据线
RXD1	I	接收数据线
RXD2	I	接收数据线
RXD3	I	接收数据线
RXER	I	接收错误信号线，当此信号线置于有效状态时，接收数据无效
RXDV	I	接收有效信号线，由 PHY 驱动，RXD 上的数据与 RXCLK 同步；RXDV 必须包含帧，从不晚于开始帧分隔符 (SFD) 开始，并排除任何帧结束分隔符
CRS	I	冲突检测信号线
COL	I	载波侦听线
MDC	O	管理数据时钟线
MDIO	I、O	管理数据线，用于配置外部 PHY 芯片

表 210: MII 接口信号描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.4.2 RMII 接口

信号名称	I/O	信号描述
REFCLK	I	该信号来源可以选择 TXCLK PAD 或者 RXCLK PAD, 具体由 TSNPORT 寄存器上的 RMII_TXCLK_SEL 设置决定
TXD0	O	发送数据线
TXD1	O	发送数据线
TXEN	O	发送使能，当发送数据时，此信号线置高，发送数据有效
RXD0	I	接收数据线
RXD1	I	接收数据线
CRSDV	I	由 MII 接口中的 RXDV 和 CRS 两个信号合并而成。当介质不空闲时，CRSDV 和 RECLK 相异步的方式给出
MDC	O	管理数据时钟线
MDIO	I、O	管理数据线，用于配置外部 PHY 芯片

表 211: RMII 接口信号描述

55.4.3 RGMII 接口

信号名称	I/O	信号描述
TXCLK	O	发送数据的时钟
TXEN	O	发送使能，当发送数据时，此信号线置高，发送数据有效
TXD0	O	发送数据线
TXD1	O	发送数据线
TXD2	O	发送数据线
TXD3	O	发送数据线
RXCLK	I	接收数据时钟
RXD0	I	接收数据线
RXD1	I	接收数据线
RXD2	I	接收数据线
RXD3	I	接收数据线
RXEN	I	接收使能
CRS	I	载波监听
COL	O	冲突检测信号线
MDC	O	管理数据时钟线
MDIO	I、O	管理数据线，用于配置外部 PHY 芯片

表 212: RGMII 接口信号描述

55.4.4 MDIO 接口简介

MAC 控制器通过 MDIO 接口访问 PHY 芯片，从而配置 PHY 芯片或者获取其工作状态。

MAC 控制器支持 MDIO 接口字段由起始帧、操作码、PHY 的设备地址和 TA(turn around) 以及 DATA 等字段组成。对于 DATA 时，写操作时有 MAC 控制器驱动，读操作时候由 PHY 芯片驱动。下面是 MDIO 写和读操作数

©Shanghai HPMICRO Semiconductor Co., Ltd.

据包的字段域的说明。

字段	PRE	ST	OP	PHYADD	ERGAD	TA	DATA
读操作	32 位的 1	’b01	’b10	PHY 芯片地址	读寄存器地址	0bZ0	数据
写操作	32 位的 1	’b01	’b01	PHY 芯片地址	读寄存器地址	0b10	数据

表 213: MDIO 接口数据包字段说明

- PRE: 前导码（Preamble）。每帧发送前，MAC 控制器通过 MDIO 连续发送 32 个 MDC 周期的高电平，同时通过 MDC 输出 32 个时钟周期；
- ST: 帧起始符 (Start of Frame)，2’b01 代表帧起始，占用两个比特；
- OP: 操作码，占用两个比特。2’b10 代表读，2’b01 代表写；
- PHYADD：PHY 地址。占用 5 个比特，因此 1 个 MDIO 最多管理 32 个 PHY；
- ERGAD: 寄存器地址。总共 32 个寄存器地址，协议对前 16 个寄存器地址进行了详细的定义。其中地址 0 为控制寄存器，地址 1 为状态寄存器，其他 14 个地址为扩展寄存器；
- TA(Turn around):TA 是地址传输和数据传输转换时的空闲时间。
- DATA: 数据域，占用 16 比特。写操作的时候，MAC 用来发送写数据。读操作的时候，外部 PHY 芯片用来发送读数据。
- IDLE：空闲域。无 MDIO 帧发送时，MDIO 接口输出高阻（外部有上拉电阻，总线上看到的是高电平；上表未列出该字段域）。

55.5 ENET 功能描述

55.5.1 内置 DMA 控制器特征

本模块内置 DMA 有独立的发送引擎（TX_DMA）、接收引擎 (RX_DMA) 以及独立的控制和状态寄存器（Control and Status registers）。发送以太网数据包时，发送引擎将数据从系统储存器传输到 TX_FIFO，然后发送出去；接受以太网数据包时，接收引擎将数据包从 RX_FIFO 传输到系统存储器上。DMA 控制模块可以在 CPU 完全不干预的情况下，高速有效地将数据在 FIFO 和系统存储器之间进行传输。另外，DMA 控制器可以通过应用编程设置，在发送完成、接收完成或者产生其他条件下产生 CPU 中断。DMA 控制器可以将接收的数据缓存到其他存储器中，也将其他存储器传输到 MAC 控制器，但是这些操作需要用到指向数据传输的指针。DMA 控制器内部有两个指针：一个指针用于描述接收数据缓存地址，一个用于描述发送数据地址的。其中，接收数据的基地址指针在寄存器（0x100c DMA_RX_DESC_LISTADDR）进行设定，而发送数据的基地址指针在寄存器（0x1010 DMA_TX_DESC_LISTADDR）进行设定。

55.5.1.1 突发访问

内置的 DMA 控制器是通过 AXI 总线接口完成突发传输的。当设定寄存器（0x1000 DMA_BUS_MODE）的 [FB] 为 1 时，此时 DMA 突发传输的数据长度是固定的。而 DMA 控制器突发传输的最大长度在寄存器（0x1000 DMA_BUS_MODE）的 [PBL] 和 [RPBL] 进行设置。当 TX_FIFO 中的空间大小能够容纳突发帧数据或者以太网帧数据传输结束的字节数时，TX_DMA 才会启动数据的传输。然后 TX_DMA 向 AXI 总线指示起始地址和所需要的传输次数。当 RX_FIFO 中有足够的数据用于配置突发访问，或者 RX_FIFO 检测到帧的结束（帧长度小于配置的突发传输长度时），RX_DMA 才会启动数据传输。RX_DMA 会向 AXI 总线指示起始地址和所需要的传输次数。

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.1.2 错误访问

对于由 DMA 控制器发起的任何数据传送，如果从机给出错误响应，则相应 DMA 将停止所有操作并更新 DMA 状态寄存器（0x1014 DMA_STATUS）中的总线错误 [EB] 位（0x1014 DMA_STATUS[EB]）和致命总线错误 FBI 位（0x1014 DMA_STATUS[EBI]）。若 DMA 数据传输发生错误后，该 DMA 控制器只能在软复位或硬复位外设以及重新初始化 DMA 之后才能恢复操作。

55.5.2 DMA 控制器接收功能

当 MAC 在媒体接收接口上检测到 SFD 时，将启动接收操作。MAC 子控制器将去除前导码和帧前界定码，然后再继续处理帧。检查地址字段以进行过滤，FCS 字段用于验证帧的 CRC。如果帧未通过地址过滤器，则丢弃该帧。

MAC 控制器接收以太网帧时，首先除去前导码和帧前界定码。如果 MAC 控制器接收到帧前界定码后，会将帧前界定码后面是数据向目标地址进行传输。如果使能 IEEE 1588 时间戳，当媒体接口检查到任何帧的帧前界定码，那么 RPR 系统将对系统时间进行快照。除非 MAC 过滤并丢弃此帧，否者此时间戳将传输到应用程序。

在寄存器（0x0000 MACCFG[ACS]）进行设置，可以在接收数据长度小于 1536 字节时，将自动除去 PAD 或者 CRC 字段。MAC 控制器向 RX_FIFO 发送数据，然后丢弃 FCS 字段。若不进行此设置，则帧数据长度大约 1536 字节时，MAC 控制器都会向 RX_FIFO 传输所接收到的以太网帧。

以太网帧接收结束时，MAC 输出接收状态通过 RX_DMA 送到接收描述符 RDES0 中以供应用参考查询。

55.5.2.1 DMA 接收错误

如果在 MAC 接收帧尾（end of frame，EOF，即 FCS）字段之前，RX_FIFO 已满时，则将声明上溢并丢弃整个帧，同时 DMA 帧丢失统计寄存器中的 ONFCNTOVF 位（0x1020 DMA_MISS_OVF_CNT）所指示的计数器将递增。由于上溢，状态将指示这是一个部分帧。如果使能 DMA 工作模式寄存器 (0x1018 DMA_OP_MODE) 的 FEF 位或 FUF 位（DMA_OP_MODE[FEF] 或 DMA_OP_MODE[FUF]），RX_FIFO 可过滤错误帧和过小帧。在阈值模式下，从 RX_FIFO 读取前导码和帧前界定码时，可获取当前帧的基本信息，通过与接收描述符的基本设定比对，则可判定该帧是否为错误帧，并丢弃整个错误帧；在存储转发模式下，则可在数据传送之前过滤并丢弃所有错误帧。

55.5.2.2 DMA 接收 CRC 处理

MAC 控制器将计算接收的帧（包括目标 MAC 地址字段到 FCS 字段）的 32 位 CRC，并检查接收数据帧中的任何 CRC 错误。不管是否自动去除 CRC/PAD（通过设定 MAC 控制寄存器的 ACS 位（0x0000 MACCFG[ACS]）来控制），MAC 都将接收整个帧来计算所接收帧的 CRC 校验，并将校验的结果通过接收描述符 RDES0 的 CRE 位反馈给应用。

55.5.2.3 DMA 接收过程挂起

如果在接收过程处于挂起状态时有新的接收数据帧到达，则 RX_DMA 将重新获取系统存储器中的当前描述符。如果该描述符现在由 RX_DMA 所拥有，接收过程将重新进入运行状态并开始接收帧；如果该描述符仍由主机所拥有，则默认情况下，RX_DMA 将丢弃 RX_FIFO 顶部的当前帧并将丢失帧计数器递增。如果 RX_FIFO 中存储了多个帧，将重复执行该过程。若将 DMA 工作模式寄存器（0x1018 DMA_OP_MODE）的 [DFF] 位置 1 后，可避免丢弃或刷新 RX_FIFO 顶部的帧。在这种情况下，接收进程将接收缓冲区设置成不可用状态，并返回到暂停状态。

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.3 DMA 控制器发送功能

在连续帧传送过程中，TX_DMA 根据 DMA 操作模式寄存器（0x1018 DMA_OP_MODE）的 [OSF] 位的设定不同，对应的第二帧处理时序不同。当 OSF 位置 1 时，发送过程完成第一个帧的传送后，会立即轮询第二个帧的发送描述符列表，如果第二个帧有效，发送过程会在写入第一个帧的状态信息前发送第二帧。这种发送过程无需关闭第一个帧的状态描述符便可同时获取两个帧的方式称之为 OSF 模式，反之为非 OSF 模式。

在非 OSF 模式（即默认模式）下，DMA 发送操作顺序如下：

1. 在数据缓冲区设置好相应的以太网帧后，用户配置发送描述符 (TDES0-TDES3) 并将 OWN 位置 1；

2. DMA 工作模式寄存器的 STT 位（0x1018 DMA_OP_MODE[ST]）置 1 后，TX_DMA 立即进入运行状态；

3. 在运行状态下，TX_DMA 为需要传送的帧轮询发送描述符列表。轮询启动后，TX_DMA 会以连续的描述符环形顺序或链接顺序持续进行。如果 TX_DMA 检测到标记为 CPU 所有的描述符（TDES0.OWN=0），或者发生错误条件，会挂起传送，并将发送缓冲区不可用位（DMA 状态寄存器的 [RU] 位（0x1014 DMA_STATUS[RU]）与 [AIS] 位（0x1014 DMA_STATUS[AIS]）置 1。发送引擎继续执行第 9 步；

4. 如果获得的描述符标记为 TX_DMA 所有（TDES0.OWN=1），则 TX_DMA 将根据取得的描述符对发送数据缓冲区地址进行解码；

5. TX_DMA 从系统存储器中获取发送数据并传送这些数据;

6. 如果以太网帧保存在多个描述符的数据缓冲区中，则 TX_DMA 将关闭中间描述符并获取下一个描述符。重复执行第 3、4 和 5 步，直到完成以太网帧数据的传送；

7. 完成帧传送后，状态信息将写入该发送描述符的各状态位（TDES0）。此步骤中会清零 OWN 位，此时该描述符变为主机所有；

8. 帧发送完成后,在其最后一个描述符位（TDES0.TLS）置 1 时,DMA 状态寄存器的 TI 位（0x1014 DMA_STATUS[TI]）将置 1。随后 TX_DMA 引擎返回第 3 步；

9. 在挂起状态下，TX_DMA 会在接收到发送轮询要求时尝试重新获取描述符（返回第 3 步），并将下溢中断状态位清零。

在 OSF 模式下，DMA 发送操作顺序如下：

1. TX_DMA 的操作过程和 OSF=0 模式下 TX_DMA 的第 1 6 步相同；

2. 无需关闭前一帧的最后一个描述符，TX_DMA 便可获取下一个描述符；

3. 如果 TX_DMA 拥有所需描述符，便会对该描述符中的发送缓冲区地址进行解码。如果 TX_DMA 未拥有描述符，则会进入挂起模式并跳到第 7 步；

4. TX_DMA 从系统存储器中取得发送帧并发送该帧，直到帧数据发送结束，如果该帧拆分到多个描述符中，则会同时关闭中间描述符；

5. TX_DMA 等待前一个帧的发送状态。当状态可用时，TX_DMA 将状态写入相应 TDES0，进而关闭描述符；

6. TX_DMA 获取下一个描述符，然后继续执行第 3 步（状态正常时）。如果上一个发送状态显示下溢错误，则 TX_DMA 会进入挂起模式（第 7 步）；

7. 在挂起模式下，如果 TX_DMA 接收到挂起状态，会将状态写入相应的 TDES0。之后，将相关中断置 1 并返回挂起模式；

8. 只有在接收到发送轮询要求（通过写入 DMA 发送轮询寄存器（DMA_TX_POLL_DEMAND））后，TX_DMA 才会退出挂起模式并进入运行状态（转到第 1 步或第 2 步，具体取决于挂起状态）；

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.3.1 DMA 发送帧处理

TX_DMA 缓冲区期望的数据包含完整的以太网帧（不包括前导码、填充字节和 FCS 字段）。目标 MAC 地址、源 MAC 地址和 Type/Length 字段属于有效数据。如果发送描述符指示 MAC 必须禁用 CRC 或 PAD 插入，则缓冲区必须包含完整的以太网帧 (不包括前导码)，包括 CRC 字节。帧数据可以是数据链的，并且可以跨越多个缓冲区。

55.5.4 MAC 控制发送功能

TX_DMA 引擎控制发送的事务，将预设定位置系统存储器地址的以太网帧数据包搬运到 TX_FIFO，然后再 MAC 控制器进行发送。当发送完成后，把发送状态反馈到 TX_DMA 控制器。

在发送应用程序启动后，MAC 控制器往媒体接口发送数据包的时间是可预设的，可以在寄存器（0x0000 MAC-CFG）的 [IFG] 进行设置。

如果在发送过程中发生常规冲突（在半双工模式下），MAC 子控制器将使发送状态有效，然后接受并丢弃所有后续数据，直至收到下一个前导码和帧前界定码。检测到来自 MAC 的重试请求（在状态中）时，应从前导码和帧前界定码重新发送同一帧。

如果发送期间未连续提供数据，MAC 将发出下溢状态。在帧的正常传输期间，如果 MAC 控制器在未获得前一帧的 FCS 字段的情况下接收到前导码和帧前界定码，则将忽略该前导码和帧前界定码并将新的帧视为前一帧的延续。

DMA 发送控制器输送数据有两种操作模式：

一是阈值模式：

在该模式下，只要 TX_FIFO 中的字节数超过配置的阈值（或在超过阈值前写入帧结束），数据就准备好并转发到 MAC 子控制器。该阈值可在寄存器（0x1018 DMA_OP_MODE）的 TTC 位进行配置。

二是存储转发模式：

在此模式下，仅当在 TX_FIFO 中存储完整的帧后，才会向 MAC 内核输送帧。如果 TX_FIFO 的大小小于要发送的以太网帧，则在 TX_FIFO 接近填满时向 MAC 内核输送帧。可通过将寄存器（0x1018 DMA_OP_MODE）的 [FTF] 位置 1 来清空 TX_FIFO 的所有内容。此位自动硬件清零，并将 FIFO 指针初始化为默认状态。如果向 MAC 内核传输帧时将该位置 1，则传输将停止，此时 TX_FIFO 被视为空，MAC 发送器将出现下溢事件并且相应的状态字将转发给 TX_DMA。

发送的数据包满足 IEEE 802.3/802.z 规则。发送时有下列特性：

- 生成前导码和帧前界定码；
- 在半双工模式下生成 jam 阻塞信号；
- 支持 jabber 超时；
- 控制半双工模式下流量；
- 生成发送帧的状态生成；
- 时间戳快照控制逻辑支持 IEEE 1588 协议；

当请求发送新的以太网数据帧时，MAC 控制器会先发送前导码和帧前界定码。其中 PR 为 7 个字节的“0b10101010”，帧前界定码为一个字节的“0b10101011”。在半双工模式下，MAC 控制器使用延迟机制进行流量控制（背压）。当上层应用请求停止接收帧时，如果已使能发送流量控制，则只要 MAC 检测到接收帧，就会发送一个 32 字节的 jam 信号。这会导致冲突并使远程站回退。应用程序通过将 MAC 流控寄存器中的 FCB_BPA 位（0x0018 FLOWC-TRL[FCB_BPA]）置 1 来请求流量控制。如果应用请求发送帧，则即使激活背压功能，也将按调度计划发送。如果背压功能长时间保持激活（发生的连续冲突事件超过 16 个），则远程站将由于冲突过多而中止发送。

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.4.1 TX_FIFO 刷新

将 DMA 工作模式寄存器 (0x1018 DMA_OP_MODE[FTF]) 置 1，可以进行清空 TX_FIFO 操作。此操作行为是立即执行的，即使此时 TX_FIFO 正在进行传输的操作。当进行清除 TX_FIFO 操作，会使得相应的指针恢复到初始状态，导致下溢事件的发生，且此时传输操作将被终止。

55.5.4.2 冲突发送

在半双工模式下 MAC 控制器传输帧时，MAC 线媒体接口上可能发生冲突事件。当发送冲突事件后，MAC 传输帧结束之前给出状态指示重新尝试。通过从 FIFO 再次弹出帧来实现重新传输。在超过 96 个字节 (或在 1000 Mbps 模式下的 548 个字节) 被弹出到 MAC 后，FIFO 控制器释放该空间，并使 DMA 可以使用它来推送更多的数据。

55.5.4.3 发送帧处理生成 CRC 与 PAD

当 MAC 控制器拿到数据帧（目标 MAC 地址 + 源 MAC 地址 +TYPE+ 用户数据 DATA）长度小于 60 字节时，通过设定发送符 TDES0 的 PAD 位复位，然后在帧数据末尾进行补零操作 (PAD)，使得数据帧长度满足 IEEE 802.3 最小长度 46 字节的要求。也可以禁止使能，不进行任何的补位操作。

MAC 控制器还会计算帧检查序列（FCS）字段的循环冗余校验（CRC），根据发送描述符 TDES0 的 DCRC 位和 CRCR 位的设定可选择将校验值插入或替换到正在发送的数据中。如果将 MAC 预设是不需要将 CRC 值附加到以太网帧的末尾，则计算出的 CRC 不会发送出来。但当 TDES0 的 DPAD 位为 0 时，小于 60 字节（标 MAC 地址 + 源 MAC 地址 +TYPE+ 用户数据 DATA）的帧会在数据后附加填充 PAD，CRC 结果也将自动附加在填充帧的末尾。

CRC 计算包括帧数据的所有字节除去前导码和帧前界定码。以太网帧 CRC32 生成多项式为 0x04C11DB7，且此多项式用于以太网模块中所有的 32 位 CRC 计算，如下式所示：

$$G(x) = x^{32} + x^{26} + x^{23} + x^{22} + x^{16} + x^{12} + x^{11} + x^{10} + x^8 + x^7 + x^5 + x^4 + x^2 + x + 1 \quad (11)$$

55.5.4.4 源 MAC 地址处理

从应用过来的数据如果不含源地址字段，MAC 控制器可对该字段进行插入；如果含有源地址字段，可选择用 MAC 过滤地址寄存器 0（0x0040 MAC_ADDR_0_HIGH）等寄存器中设定的值对该字段进行替换。具体的对 SMAC 字段处理方式可以通过 MAC 控制寄存器 (0x0000 MACCFG) 的 [SARC] 位或描述符 TDES1 的 SAIC 位进行控制。

55.5.4.5 VLAN 插入、替换和删除处理

MAC 控制器可以对数据帧的 VLAN 的标识符字段进行插入、替换、删除处理。VLAN 标签发送寄存器（0x0584 VLAN_TAG_INC_RPL）的 [VLC] 位进行控制。

55.5.5 MAC 控制接收功能

MAC 控制器将接收数据缓存到 RX_FIFO，在接收数据达到一定数量条件时，就会指示 RX_DMA 进行数据传送，RX_DMA 可向 AXI 接口发起预配置的突发传输。

RX_DMA 将 RX_FIFO 中的数据发送到预设定的系统存储器有两种操作模式：阈值模式和存储转发模式。

©Shanghai HPMICRO Semiconductor Co., Ltd.

一是阈值模式：

在阈值模式下，当 RX_FIFO 接收到的字节数大于配置的接收阈值时（使用 DMA 操作模式寄存器的 [RTC] 位（0x1018 DMA_OP_MODE[RTC]）配置）或完整的数据包时，数据将发起传送，直到传输完成整个数据包。完成 FCS 字段的传输后，接收状态将返回到 DMA 状态寄存器。在此模式下，某些错误帧不会被丢弃，因为在帧结束时接收到错误状态，而此时已从 RX_FIFO 将数据传送进预设定的系统存储器。

二是存储转发模式：

在存储转发模式下，当帧完全写入 RX_FIFO 后才可读出帧。在此模式下，将丢弃所有错误帧（如果配置为执行此操作），这样只会读出有效帧并将其转发到应用。

55.5.5.1 接收帧处理

当 MAC 在接口上检测到帧前界定码时，将启动接收操作。MAC 控制器将去除前导码和帧前界定码，然后再继续处理帧。检查帧地址字段进行过滤，FCS 字段用于验证帧的 CRC。如果帧未通过地址过滤器，则丢弃该帧。

如果接收的帧 TYPE 字段数值小于 0x600，并且为 MAC 设置了自动去除 CRC/PAD 选项，则 MAC 将向 RX_FIFO 发送帧数据（数据量不超过 TYPE 字段中指定的数量），然后开始丢弃字节（包括 FCS 字段）。如果 TYPE 字段大于或等于 0x600，则不管设定的 CRC 去除选项的值如何，MAC 都会向 RX_FIFO 发送所有接收到的以太网帧数据。

55.5.6 MAC 控制器帧过滤

MAC 控制器在接收帧时下支持目标 MAC 地址过滤、源 MAC 地址过滤、带 VLAN TAG 标签标签过滤。接收到的所有帧都会进行目的 MAC 地址和源 MAC 地址检查。

55.5.6.1 目标 MAC 地址完全过滤

MAC 控制器可根据接收的帧的源地址字段来执行完全过滤。默认情况下，MAC 控制器将 SMAC 字段 (源 MAC 地址) 与 MAC 地址寄存器中设置的值进行比较。可通过将 MAC 过滤地址寄存器中的 [SA] 位（0x0048 MAC_ADDR_0_HIGH[SA]）置 1。如果地址过滤控制寄存器中的 SAIF 位（0x004 MACFF[SAIF]）置 1，则 MAC 子控制器将丢弃未通过 SMAC 过滤的帧。否则，SA 过滤的结果将通过接收状态字中的状态位给出（参见接收描述符字 RDES0）。

55.5.6.2 DMAC 地址过滤

- 单播下的 DMAC 地址过滤如果选择完全过滤（通过地址过滤控制寄存器中的 [HUC] 位（0x0004 MACFF[HU]）设为 0 来控制），MAC 将接收的单播地址的所有 48 位目标地址与预设定的 MAC 过滤地址进行比较来确定是否匹配。若上述 [HU] 位设置成 1，则 MAC 控制器将会屏蔽目标 MAC 地址字段，从而实现过滤功能。
- 多播下的 DMAC 地址过滤如果将地址过滤控制寄存器中的 [HMC] 位（0x0004 MACFF[HMC]）置 1，将 MAC 控制器会依据预设定的多播地址进行过滤。如果 [HMC] 位复位，MAC 控制器将会对单播地址进行完全过滤。
- 广播下的 DMAC 地址过滤在默认模式下，MAC 控制器不过滤任何广播帧。然而，将地址过滤控制寄存器中的 [DBF] 位（0x0004 MACFF[DBF]）置 1 来将 MAC 控制器设置成拒绝所有广播帧，因此 MCA 控制器会丢弃任何广播帧。

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.5.6.3 带有 VLAN 标志的以太网数据包中 TAG 标识符的过滤

当接收帧为带有 VLAN 帧时，MAC 可通过设定地址过滤控制寄存器的 [VTFE] 位（0x0004 MACFF[VTFE]）来使能对带有 VLAN 标识符字段的过滤。过滤用比较值设置在 VLAN 标签寄存器的 [VL] 位（0x001c VLAN_TAG[VL]）中，同时还可通过设定 VLAN 标签寄存器的 [ETV] 位（0x001c VLAN_TAG[ETV]）来选择对全部 VLAN 标识符字段 (16 位) 进行比较过滤还是仅比较低 12 位标识符。

55.5.7 PTP 子控制器功能描述

IEEE1588 标准定义了一种协议，此协议支持使用网络通信、局域计算和分布式对象等技术实现测量和控制系统中的精密时钟同步。该协议适用于利用支持多播消息传送的局域网（包括但不限于以太网）进行通信的系统。该协议用于对非均匀系统进行同步，这类系统包含固有精度、分辨率和稳定性都不断变化的时钟。该协议支持亚秒范围的系统级同步精度，并且需要极少的网络和本地时钟计算资源。这种基于消息的协议称为精密时间协议（Precision Time Protocol，PTP）。PTP 通过 UDP/IP 传送。系统或网络归类为主节点和从节点，用于分配时序/时钟信息。该协议通过交换 PTP 报文来同步从节点与主节点，如下图所示。




图 90: 网络时间同步示意图

其中 PTP 过程如下：

1. 主节点向其所有节点广播 PTP 同步报文。同步报文包含主节点的参考时间信息。报文离开主节点系统的时间为 t1；

2. 从节点接收同步报文并利用其参考时序捕获准确时间 t2；

3. 主节点随后会向从节点发送一个包含 t1 信息的 Follow_up 报文以备后用；

4. 从节点向主节点发送一个 Delay_Req 报文，标出该帧离开从节点的准确时间 t3；

5. 主节点接收该报文，捕获报文进入其系统的准确时间 t4；

6. 主节点利用 Delay_Resp 报文将 t4 信息发送给从节点；

7. 从节点使用 t1、t2、t3 和 t4 这四个值来同步其本地参考时序与主节点的参考时序。

虽然大多数协议都在 UDP 层之上通过软件实现，但需要硬件完成对特定 PTP 包进入或离开以太网端口时的准确时间进行捕获。

55.5.7.1 参考时钟源

©Shanghai HPMICRO Semiconductor Co., Ltd.

根据 IEEE 1588 规范的定义，要获取时间快照，MAC 控制器需要一个 64 位格式的参考时间。其分成两个 32 位通道，高 32 位表示时间的秒数，低 32 位表示时间的亚秒数）。PTP 参考时钟用于在内部生成参考时间（亦称作系统时间）以及捕获时间戳。

55.5.7.2 PTP 控制器报文类型

时间戳功能使能后，可通过时间戳控制寄存器的 [SNAPTYPSEL] 和 [TSMSTRENA] 和 [TSEVNTENA] 位（0x0700 TS_CTRL[SNAPTYPSEL]，0x0700 TS_CTRL[TSMSTRENA] 和 x0700 TS_CTRL[TSEVNTENA]）来控制对哪一个或哪一类报文进行时间戳快照。对应关系如下表所示。

SNAPTYPSEL	TSMSTRENA	TSEVNTENA	PTP 类型
00	x	0	SYNC, Follow_Up, Delay_Req, Delay_Resp
00	0	1	SYNC
00	1	1	Delay_Req
01	x	0	SYNC, Follow_Up, Delay_Req, Delay_Resp, Pdelay_Req, Pdelay_Resp, Pdelay_Resp_Follow_Up
01	0	1	SYNC, Pdelay_Req, Pdelay_Resp
01	1	1	Delay_Req, Pdelay_Req, Pdelay_Resp
10	x	x	SYNC, Delay_Req
11	x	x	Pdelay_Req, Pdelay_Resp

55.5.7.3 接收特性

使能 IEEE 1588 时间戳功能时，以太网 MAC 将捕获接口上接收到的所有帧的时间戳。MAC 控制器会在完成帧接收过程时提供时间戳。

捕获到的时间戳返回给设定的方式与提供帧状态的方式相同。时间戳会随帧的接收状态一同发送回相应的接收描述符内。64 位时间戳信息会写回 RDES6 和 RDES7 字段，其中 RDES6 会保存时间戳的 32 个低有效位，RDES7 会保存时间戳的 32 个高有效位。

55.5.7.4 发送特性

使能 IEEE 1588 时间戳功能时，在发送接口上输出帧前界定码时，将捕获时间戳。对于需要捕获时间戳的帧，可对每个发送帧进行标记以指示是否有必要捕获该帧的时间戳。无需处理发送帧即可识别 PTP 帧，可通过发送描述符中的控制位执行帧控制。捕获到的时间戳返回给应用的方式与提供帧状态的方式相同。时间戳会随帧的发送状态一同发送回相应的发送描述符内，从而自动将时间戳与特定 PTP 帧相连。64 位时间戳信息会写回 TDES6 和 TDES7 字段，其中 TDES6 会保存时间戳的 32 个低有效位，TDES7 会保存时间戳的 32 个高有效位。

55.5.7.5 系统时间校准

64 位 PTP 时间的更新依据于 PTP 参考时钟。该 PTP 时间可用作时钟源，以获取传输接口上发送或接收的以太网帧的快照（时间戳）。可使用粗校准方式或精细校准方式对系统时间定时器进行初始化或校准。

系统时间计数器可以用粗校正法进行初始化或校正。在此方法中，初始值或偏移值会写入系统时间-秒更新寄存器和系统时间 - 纳秒更新寄存器（0x0710 SYST_SEC_UPD 、0x0714 SYST_NSEC_UPD）。对于初始化，会

©Shanghai HPMICRO Semiconductor Co., Ltd.

将该寄存器中的值（初始值）写入系统时间计数器；对于系统时间校准，会将该寄存器中的值（偏移值）加到系统时间中或从系统时间中减去。

在精细校正方法中，从参考时钟频率相对于主时钟 (如在 IEEE 1588 中定义的) 是在一段时间内进行校正，而不是像粗校正那样在一个时钟内进行。这有助于保持线性时间，并且不会在参考时间中引入剧烈的变化 (或较大的抖动) 在 PTP 同步消息间隔之间。在这个方法中，累加器对被加数的内容求和，如下图所示。累加器产生的算术进位被用作脉冲增加系统时间计数器。累加器和加数是 32 位寄存器。在这里, 累加器用作高精度的倍频或分频器。




图 91: 精细时间校正系统时间原理图

系统时间更新逻辑需要使用 100MHz 的时钟频率，以达到 10ns 的精度。如果参考时钟频率为 66MHz，则通过计算可知参考时钟频率与所需时钟频率的比率（分频比）为 66MHz 比 50MHz（其值为 1.32），时间戳加法寄存器（0x0718 TS_ADDEND）中设置的默认加数值为 2 的 32 次方除以 1.32 的结果，相当于 0xC1F07C1F；如果参考时钟向下偏移降至 65MHz，则分频比为 65MHz 除以 50MHz 的结果（其值为 1.3），基本加数寄存器（ENET_PTPBSAR）中要设置的值为 2 的 32 次方除以 1.3 的结果，相当于 0xC4EC4EC4；如果时钟向上偏移升至 67MHz，则必须将时间戳加法寄存器（0x0718TS_ADDEND）设置为 0xBF0B7672。当时钟偏移为零时，应编程的默认加法值为 0xC1F07C1F。

用于次-秒增量寄存器（0x0704SUB_SEC_INCR）递增的值设定为 0x0d43。这可使系统时间的精度达到 10ns（换句话说，增量步长时间为 10 ns）。

软件必须根据同步报文对频率偏移进行计算，并相应更新时间戳加法寄存器（0x0718 TS_ADDEND）。首先，使用时间戳加法寄存器（0x0718 TS_ADDEND）中的 FreqCompensationValue0 设置从时钟。该值的计算公式如下：

$$\text{FreqCompensationValue0} = \frac{2^{32}}{\text{FreqDivisionRati}} \tag{12}$$

如果起初假定 MasterToSlaveDelay 对于连续的同步消息是相同的，则必须应用下述算法。数个同步周期之后，频率会锁定。从时钟随后可确定 MasterToSlaveDelay 的精确值，并使用新值重新与主时钟同步。

该算法如下：

1. 在 MasterSyncTime（n）时刻，主时钟向从时钟发送同步报文。从时钟在其本地时钟为 SlaveClockTime

©Shanghai HPMICRO Semiconductor Co., Ltd.

（n）时接收到该报文，并用如下公式计算:

MasterClockTime（n）= MasterSyncTime（n）+ MasterToSlaveDelay（n）

2. 当前同步周期的主时钟计数 MasterClockCount（n）的计算公式如下：

MasterClockCount（n）= MasterClockTime（n）- MasterClockTime（n-1）（假定 MasterToSlaveDelay 对于同步周期 n 和 n-1 是相同的）

3. 当前同步周期的从时钟计数 SlaveClockCount（n）的计算公式如下：

SlaveClockCount（n）= SlaveClockTime（n）- SlaveClockTime（n-1）

4. 当前同步周期的主从时钟计数差值 SlaveClockCount（n）的计算公式如下：

ClockDiffCount（n）= MasterClockCount（n）- SlaveClockCount（n）

5. 从时钟的分频系数 FreqScaleFactor（n）的计算公式如下：

FreqScaleFactor（n）=（MasterClockCount（n）+ ClockDiffCount（n））/ SlaveClockCount（n）

6. 加数寄存器的频率补偿值 FreqCompensationValue（n）的计算公式如下：

FreqCompensationValue（n）= FreqScaleFactor（n）× FreqCompensationValue（n-1）

理论上，该算法可在一个同步周期内实现锁定，但是由于网络传播延迟和工作条件会不断变化，因此可能需要多个周期。该算法可进行自校准，如果出于某些原因导致最初通过主时钟设置的从时钟不正确，则该算法会花费更多同步周期将其校准。

55.5.8 PTP 子控制器功能描述

MAC 控制器支持 DMA 正常事件、DMA 异常事件、MCC 事件等中断，具体请查看对应的中断寄存器。

中断是将上述时间通过中断的使能或屏蔽控制汇总成一个中断事件输出至中断模块，所以系统在中断响应时，需要通过读取相应的状态信息来确定具体的中断事件。

55.5.9 enet 配置步骤说明

55.5.9.1 MII 接口发送

1. 依据需求，配置源时钟频率；

2. 配置控制寄存器 2 的 ENET0_PHY_INF_SEL 位（即 0x3008 CTRL2[ENET0_PHY_INF_SEL]）, 选择 MII 接口类型；

3. 依据需求选择 option，此步骤不能早于步骤 2；

4. 对 DMA 总线模式寄存器的 [SWR] 置 1（0x1000 DMA_BUS_MODE[SWR]），即进行总线软件重置，并等待软件重置完成；

5. 依据需求，在 DMA 总线模式寄存器（0x1000 DMA_BUS_MODE[SWR]）选择突发长度；

6. 依据需求，对 AXI 总线模式寄存器（0x1028 DMA_AXI_MODE）配置 AXI 总线突发长度；

7. 依据需求，将以太网数据包写到预定的系统存储器上，然后经数据基地址写入 DMA 发送描述符列表地址寄存器 (0x1010 DMA_TX_DESC_LIST_ADDR) 中；

8. 依据需求，在 DMA 操作模式寄存器（0x1018 DMA_OP_MODE）的 [TTC] 位配置 AXI 总线发送传输阈值；

9. 依据需求，在 DMA 中断使能寄存器（0x101c DMA_INTR_EN）中配置中断类型；

10. 依据需求，在 MAC 配置寄存器（0x0000 MACCFG）中选择源地址插入或者替换、接口速度以及端口工

©Shanghai HPMICRO Semiconductor Co., Ltd.

作模式；

11. 将 GMII 地址寄存器 (0x0010 GMII_ADDR) 的 [GB] 位置 1;

12. 依据需求，将要发送的 MAC 地址写入 MAC 地址 0 高位寄存器（0x0040 MAC_ADDR_0_HIGH）和 MAC 地址 0 低位寄存器（0x0044 MAC_ADDR_0_LOW）中；

13. 依据需求，配置 GMII 数据寄存器（0x0014 GMII_DATA）和 GMII 地址寄存器（0x0010 GMII_ADDR）；

14. 等待 GMII 地址寄存器 (0x0010 GMII_ADDR) 的 [GB] 位变成 0；

15. 配置 DMA 操作模式寄存器（0x1018 DMA_OP_MODE）的 [ST] 位置 1，使能开始帧传输，并且配置 MAC 配置寄存器（0x0000 MACCFG）的 [TE] 位置 1，等待传输完成进入预设定的 DMA 中断检查发送状态。

55.5.9.2 MII 接口接收

请参照上一小节 MII 接口配置步骤进行配置，依据需求将发送配置调整为接收配置即可。

55.5.10 描述符详解

55.5.10.1 增强型发送字符




图 92: 发送描述符

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
31	OWN	0：该描述符为 CPU 所有 1：该描述符为 DMA 所有 DMA 在完成帧发送时或在描述符分配的缓冲区全部读取完成后将该位清零。属于同一个帧的所有后续描述符置 1 后，也应该将帧的第一个描述符的 OWN 位置 1
30	IC	发送完成且使能中断 该位置 1 时，表示当前帧发送完毕后，DMA 状态寄存器的 TCS 位（0x1014 DMA_STATUS[TI]）置 1
29	LS	发送尾描述符 该比特位为 1 时，表示此缓冲区为帧中的最后一个缓冲区
28	FS	发送首描述符 该比特位为 1 时，表示缓冲区包含了帧的最后一段。
27	DC	不可用 CRC 该位为 1 时，MAC 不会将 CRC 附加到所发送帧的末尾
26	DP	不可用 PAD 该位为 1 时，MAC 不会自动为不足 64 字节的帧添加补位项；该位位 0 时，MAC 会自动为不足 64 字节的帧添加补位项和 CRC
25	TTSE	发送时间戳使能 该位为 1 时，将针对描述符所描述的发送帧激活 IEEE 1588 硬件时间戳功能
24	CRCR	CRC 替换 该位为 1 时，MAC 将计算好的 CRC 值替换即将发送的发送帧的 FCS 字段
23:22	CIC	Checksum 插入控制
21	TER	发送描述符结束 该位为 1 时，表示描述符列表到达最终描述符。DMA 返回基地列表的地址，形成描述链
20	TCH	发送描述符链 该位为 1 时，描述符中的第二个地址是下一个描述符地址
19:18	VLIC	VLAN 控制 • 00：对带有 VLAN 帧不处理； • 01：在发送前，将 VLAN 帧的标记和类型字段删除； • 10：将 VLAN 标志符发送到 VLAN 标记包含或替换寄存器（0x00584 VLAN_TAG_INC_RPL）中，插入到发送帧中； • 11：用 VLAN 标记发送控制寄存器（ENET_MACVLTTR）中的 VLAN 标记值替换原发送帧中的 VLAN 标识符
17	TTSS	发送时间戳状态 该位表示为已经为当前发送帧捕获到时间戳，置 1 时 TDES6 和 TDES7 将保存发送帧捕获到的时间戳值

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
16	IHE	IP 报文头错误 该位为 1 时表示 MAC 发送器在 IP 数据报文头中检测到错误
15	ES	发送错误汇总（Error Transfer Summary） 该描述符的 B[16]、B[14]、B[13]、B[12]、B[11]、B[10]、B[9]、B[8]、B[2]、B[1] 位中有一个被置 1，该位也随之被置 1
14	JT	Jabber 超时错误 该位为 1 时表示 MAC 发送器经历了 Jabber 超时
13	FF	帧刷新完成 该为 1 时表示 DMA 已依照 CPU 发出的软件刷新命令刷新帧
12	IPE	IP COE 引擎错误 该位为 1 时表示 COE 引擎在 TCP、UDP 或 ICMP 报文有效负载中检测到错误，且不会更新原帧中的 Checksum 字段
11	LOC	该位为 1 表示示帧发送期间丢失载波，即帧发送期间有一个或多个发送时钟周期的 ENET_MII_CRS 信号无效
10	NC	该位为 1 表示在发送期间未由 PHY 触发载波侦听信号
9	LC	延迟冲突错误 该位为 1 表示帧发送过程因冲突窗口（MII 模式下为 64 个字节时间，含前导码）后出现冲突而中止
8	EC	过度冲突错误 该位为 1 表示尝试发送当前帧时因出现 16 个连续冲突而中止发送
7	VF	VLAN 标识符帧 该位为 1 表示当前发送的帧为 VLAN 帧
6：3	CC	冲突个数 该位数值表示发送帧之前出现的冲突个数
2	ED	过度延时错误 该位为 1 表示因出现超过 24288 个位时间的过度延迟而中止发送
1	UF	下溢错误 该位为 1 表示 MAC 因发送缓冲区的数据未及时到达而中止了帧发送，产生下溢错误，指明 DMA 在帧发送期间遇到发送缓冲区为空的情况
0	DB	延时错误 该位为 1 表示 MAC 在发送前因存在载波而延迟

表 215: TDES0 字符具体位域描述

BIT	位域	描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
31:29	SAIC	SA 插入替换控制 • 001：将 MAC 地址寄存器 0 中的地址值作为 SA 地址插入到发送帧中； • 101：将 MAC 地址寄存器 1 中的地址值作为 SA 地址插入到发送帧中； • 010：将 MAC 地址寄存器 0 中的地址值作为 SA 地址替换发送帧中的 SA 字段； • 110：将 MAC 地址寄存器 1 中的地址值作为 SA 地址替换发送帧中的 SA 字段： • 其他值：保留
28:16	TBS2	发送缓冲区大小 2 该位以字节为单位表示第二个数据缓冲区的大小
15:13	Reserved	保留
12:0	TBS1	发送缓冲区大小 1 该位以字节为单位表示第一个数据缓冲区的大小。如果该字段为 0，DMA 将忽略该缓冲区并使用缓冲区 2 或下一个描述符

表 216: TDES1 字符具体位域描述

BIT	位域	描述
31:0	-	发送缓冲地址 1 该位向 DMA 表示数据在存储器中的位置，当软件为 DMA 提供此描述符（TDES0[OWN]=1）时，这些位将指示缓冲区 1 的物理地址

表 217: TDES2 字符具体位域描述

BIT	位域	描述
31:0	-	发送缓冲地址 2 该位向 DMA 指示数据在存储器中的位置，当软件为 DMA 提供此描述符（TDES0[OWN]=1）并且使用描述符环结构时，这些位将指示缓冲区 2 的物理地址； 如果 TDES0[TCH] 位置 1，则该地址包含下一个描述符所在物理寄存器的指针

表 218: TDES3 字符具体位域描述

55.5.10.2 增强型接收字符

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 93: 接收描述符

BIT	位域	描述
31	OWN	描述符所有权 • 0：该描述符为 CPU 所有 • 1：该描述符为 DMA 所有 DMA 在帧接收完成或此描述符的关联缓冲区已满时将该位清零
30	AFM	目标地址过滤失败 该位为 1 时，表示帧未能通过 MAC 内核中的 DA 过滤
29:16	FL	帧长 该位指示传输到主机存储器中的接收帧字节长度（含 CRC）
15	ES	接收错误汇总 该描述符的 B[14]、B[11]、B[7]、B[6]、B[4]、B[3]、B[1] 位及 REDS4 描述符的 B[4]、B[3] 位中有一个被置位，该位也随之被置位
14	DE	描述符错误 该位为 1 时，表示某个帧因超过当前描述符缓冲区的大小而被截断以及 DMA 未拥有下一个描述符
13	SAF	源地址过滤失败 该位为 1 时，表示帧的 SMAC 字段未能通过 MAC 控制器中的 SA 过滤

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
12	LE	长度字段错误 该位为 1 时，表示接收帧的实际长度与长度/类型字段的值不符
11	OE	上溢错误 该位为 1 时，表示帧因缓冲区上溢而损坏
10	VLAN	VLAN 标识符帧 该位为 1 时，表示描述符所指向的帧是由 MAC 内核标记的 VLAN 帧
9	FS	接收首描述符 该位为 1 时，表示此描述符指向的缓冲区为帧的最后一个缓冲区
8	LS	接收首描述符 该位为 1 时，表示此描述符指向的缓冲区为帧的最后一个缓冲区
7	ICE	IPCOE 引擎错误 该位为 1 时，表示 IPv4 或 IPv6 报文头中存在错误。导致此错误的原因可能是：1）以太网类型字段与 IP 报文头版本字段值不一致 2）IPv4 中报文头的校验和不匹配 3）以太网帧缺少所需的 IP 报文头字节数
6	LC	延迟冲突错误 该位为 1 时，表示示延迟冲突错误，在以半双工模式接收帧时发生了延迟冲突
5	FT	帧类型 0：MAC 接收到以太网帧 1：MAC 接收到 PTP 帧
4	RWT	看门狗计数器错误 该位为 1 时，表示接收看门狗计时器在接收当前帧时超时，且当前帧在看门狗超时后被截断
3	RE	接收错误 该位为 1 时，表示该位指示在帧接收期间，PHY 发出 RX_DV 信号时，发出了 RX_ER 信号
2	DE	Dribble 位错误 该位为 1 时，表示该位指示接收的帧具有非整数倍数的字节（奇数半字节） 注：该位仅在 MII 模式下有效
1	CE	CRC 错误 该位为 1 时，表示该位接收的帧发生循环冗余校验（CRC）错误
0	ESAMC	目标地址过滤成功 该位为 0 时，表示接收帧通过了 MAC 地址寄存器 0 的 DA 地址过滤； 该位为 1 时，表示接收帧通过了其他 MAC 地址寄存器的 DA 地址过滤；

表 219: RDES0 字符具体位域描述

BIT	位域	描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
31	DIC	接收完成且禁止中断 该位为 1 时，表明接收帧在由该描述符所指示的缓冲区中结束，并禁止引发主机的中断，同时也阻止 DMA 状态寄存器的接收状态位置 1
30:29	Reserved	保留
28:16	RB2	接收缓冲区大小 2 该位以字节为单位表示第二个数据缓冲区的大小
15	RER	接收描述符结束 该位表示描述符列表已到达其最后一个描述符，DMA 会返回描述符列表的首地址，形成一个描述符环
14	RCH	接收描述符链 该位为 1 时，描述符中的第二个地址是下一个描述符地址，而非第二个缓冲区地址，此时该描述符的 RB2 位为无效
13	Reserved	保留
12:0	RB1	接收缓冲区大小 1 该位以字节为单位表示第一个数据缓冲区的大小

表 220: RDES1 字符具体位域描述

BIT	位域	描述
31：0	-	接收缓冲区地址 1 该位向 DMA 指示数据在存储器中的位置，当软件为 DMA 提供此描述符（RDES0[OWN] 为 1）时，这些位将指示缓冲区 1 的物理地址

表 221: RDES2 字符具体位域描述

BIT	位域	描述
31：0	-	接收缓冲区地址 2 该位向 DMA 指示数据在存储器中的位置，当软件为 DMA 提供此描述符（RDES0[OWN] 为 1）并且使用描述符环结构时，这些位将指示缓冲区 2 的物理地址

表 222: RDES3 字符具体位域描述

BIT	位域	描述
31:28		保留

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
27:26		第 3 层和第 4 层过滤器数量匹配 • 00: 过滤器 0 • 01: 过滤器 1 • 10: 过滤器 2 • 11: 过滤器 3 注：仅当 B[24] 或比特位 B[25] 设置为高时，该字段才有效。当多个过滤器匹配时，这些位只给出结果最小的过滤器数。
25		第四层滤波器匹配 当该位为 1 时，表示接收的帧匹配已启用的四层端口号字段之一。
24		第四层滤波器匹配 当该位为 1 时，表示接收到的帧匹配启用的三层 IP 地址字段之一
23:21		保留
20:18		VLAN 标签优先级值 该位表示收到的分组中 VLAN 标签的用户值。这些位只在 RDES4 时有效设置第 16 位和第 17 位。
17		收到带 AV 标签的数据包 当该位为 1 时，表示收到带 AV 标记的报文。
16		收到 AV 报文 当该位为 1 时，表示收到 AV 报文。
15		保留
14		时间戳丢弃 该位为 1 时，表示由于 RX_FIFO 溢出，虽进行了时间戳快照但是丢弃了时间戳
13		PTP 帧类型 该位表示接收到的 PTP 帧的版本类型 • 0：IEEE1588v1 版本的 PTP 帧 • 1：IEEE1588v2 版本的 PTP 帧
12		PTP 帧类型 该位指示接收到的 PTP 帧类型 • 0：Over UDP-IPv4 或 Over UDP-IPv6 类型的 PTP 帧 • 1：Over Ethernet 类型的 PTP 帧

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域	描述
11:8		报文类型该位指示接收到的报文类型 • 0000：未接收到任何 PTP 消息 • 0001：SYNC（所有时钟类型） • 0010：Follow_Up（所有时钟类型） • 0011：Delay_Req（所有时钟类型） • 0100：Delay_Resp（所有时钟类型） • 0101：Pdelay_Req（在点对点透明时钟中） • 0110：Pdelay_Resp（在点对点透明时钟中） • 0111：Pdelay_Resp_Follow_Up（在点对点透明时钟中） • 1000：Announce • 1001：Management • 1010：Signaling • 1111：默认报文类型 • 其它：保留
7		IPv6 报文 该位表示接收到 IPv6 报文
6		IPv4 报文 该位表示接收到 IPv4 报文
5		绕过 COE 引擎 该位为 1 时，表示绕过 COE 引擎
4		有效负载错误 该位指示 IP 有效负载错误 以下情况时，该位置 1： 1）当内核计算的 16 位 IP 有效负载校验和（即 TCP、UDP 或 ICMP 校验和）与接收帧中对应的校验和字段不匹配 2）当 TCP、UDP 或 ICMP 段长度与 IP 报文头字段中的有效负载长度值不匹配
3		IP 报文头错误 该位为 1 表示由内核计算的 16 位 IPv4 报文头校验和与接收的校验和字节不匹配，或 IP 报文头版本字段与以太网类型值不一致
2:0		IP 负载类型 该位表示 IP 数据报中封装的有效负载类型，当 IP 报文头出错或存在分段的 IP 时，这些位为“000” • 000：未知，或未处理 IP 有效负载 • 001：UDP • 010：TCP • 011：ICMP • 1xx：保留

表 223: RDES4 字符具体位域描述

©Shanghai HPMICRO Semiconductor Co., Ltd.

BIT	位域名	描述
31：0	RTSL	接收时间戳低位 DMA 将相应接收帧所捕获的时间戳低 32 位更新进该字段

表 224: RDES6 字符具体位域描述

BIT	位域名	描述
31：0	RTSH	接收时间戳高位 DMA 将相应接收帧所捕获的时间戳低 32 位更新进该字段

表 225: RDES7 字符具体位域描述

55.6 ENET 寄存器列表

ENET0 base address: 0xF1400000

地址偏移	名称	描述	复位值
0x0000	MACCFG	MAC 配置寄存器	0x00000000
0x0004	MACFF	MAC 帧过滤器	0x00000000
0x0008	HASH_H	哈希表高位寄存器	0x00000000
0x000C	HASH_L	哈希表低位寄存器	0x00000000
0x0010	GMII_ADDR	GMII 地址寄存器	0x00000000
0x0014	GMII_DATA	GMII 数据寄存器	0x00000000
0x0018	FLOWCTRL	流量控制寄存器	0x00000000
0x001C	VLAN_TAG	VLAN 标签寄存器	0x00000000
0x0028	RWKFRMFILT	远程唤醒帧过滤器寄存器	0x00000000
0x002C	PMT_CSR	PMT 控制和状态寄存器	0x00000000
0x0030	LPI_CSR	LPI 控制和状态寄存器	0x00000000
0x0034	LPI_TCR	LPI 定时器控制寄存器	0x00000000
0x0038	INTR_STATUS	中断状态寄存器	0x00000000
0x003C	INTR_MASK	中断屏蔽寄存器	0x00000000
0x0040	MAC_ADDR_0_HIGH	MAC 地址 0 高位寄存器	0x00000000
0x0044	MAC_ADDR_0_LOW	MAC 地址 0 低位寄存器	0x00000000
0x0048	MAC_ADDR[1][HIGH]	MAC 地址高位寄存器	0x00000000
0x004C	MAC_ADDR[1][LOW]	MAC 地址低位寄存器	0x00000000
0x0050	MAC_ADDR[2][HIGH]	MAC 地址 2 高位寄存器	0x00000000
0x0054	MAC_ADDR[2][LOW]	MAC 地址 2 低位寄存器	0x00000000
0x0058	MAC_ADDR[3][HIGH]	MAC 地址 3 高位寄存器	0x00000000
0x005C	MAC_ADDR[3][LOW]	MAC 地址 3 低位寄存器	0x00000000
0x0060	MAC_ADDR[4][HIGH]	MAC 地址 4 高位寄存器	0x00000000
0x0064	MAC_ADDR[4][LOW]	MAC 地址 4 低位寄存器	0x00000000
0x00D8	XMII_CSR	SGMII/RGMII/SMII 控制和状态寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x00DC	WDOG_WTO	看门狗超时寄存器	0x00000000
0x0100	MMC_CNTRL	MMC 控制建立 MMC 的操作模式。	0x00000000
0x0104	MMC_INTR_RX	MMC 接收中断	0x00000000
0x0108	MMC_INTR_TX	MMC 发送中断	0x00000000
0x010C	MMC_INTR_MASK_RX	MMC 接收中断掩码	0x00000000
0x0110	MMC_INTR_MASK_TX	MMC 发送中断屏蔽	0x00000000
0x0124	TX64OCTETS_GB	传输长度为 64 字节的好帧和坏帧的帧数， 不包括前导和重试帧	0x00000000
0x0128	TX65TO127OCTETS_GB	传输的长度为之间的好帧和坏帧的个数 65 和 127（含）字节，不包括前导码和重试 帧。	0x00000000
0x012C	TX128TO255OCTETS_GB	传输的长度为之间的好帧和坏帧的个数 128 和 255（含）字节，不包括前导码和重试帧。	0x00000000
0x0130	TX256TO511OCTETS_GB	传输的长度为之间的好帧和坏帧的个数 256 和 511（含）字节，不包括前导码和重试帧。	0x00000000
0x0134	TX512TO1023OCTETS_GB	传输的长度为之间的好帧和坏帧的个数 512 和 1023（含）字节，不包括前导码和重试帧	0x00000000
0x0138	TX1024TOMAXOCTETS_GB	传输的长度为之间的好坏帧数 1,024 和 maxsize（含）字节，不包括前导码和 重试帧。	0x00000000
0x0180	RXFRAMECOUNT_GB	收到的好帧和坏帧数	0x00000000
0x0200	MMC_IPC_INTR_MASK_RX	MMC IPC 接收校验和卸载中断掩码，作用于从接收 IPC 统计计数器生成的中断	0x00000000
0x0208	MMC_IPC_INTR_RX	MMC 接收校验和卸载中断维护接收 IPC 统计计数器生成的中断	0x00000000
0x0210	RXIPV4_GD_FMS	使用 TCP、UDP 或 ICMP 负载接收的良好 IPv4 数据报的数量	0x00000000
0x0400	L3_L4_CFG[0][L3_L4_CTRL]	第 3 层和第 4 层控制寄存器	0x00000000
0x0404	L3_L4_CFG[0][L4_ADDR]	第 4 层地址寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0410	L3_L4_CFG[0][L3_ADDR_0]	第 3 层地址 0 寄存器	0x00000000
0x0414	L3_L4_CFG[0][L3_ADDR_1]	第 3 层地址 1 寄存器	0x00000000
0x0418	L3_L4_CFG[0][L3_ADDR_2]	第 3 层地址 2 寄存器	0x00000000
0x041C	L3_L4_CFG[0][L3_ADDR_3]	第 3 层地址 3 寄存器	0x00000000
0x0584	VLAN_TAG_INC_RPL	VLAN 标记包含或替换寄存器	0x00000000
0x0588	VLAN_HASH	VLAN 哈希表寄存器	0x00000000
0x0700	TS_CTRL	时间戳控制寄存器	0x00000000
0x0704	SUB_SEC_INCR	次-秒增量寄存器	0x00000000
0x0708	SYST_SEC	系统时间 - 秒寄存器	0x00000000
0x070C	SYST_NSEC	系统时间 - 纳秒寄存器	0x00000000
0x0710	SYST_SEC_UPD	系统时间 - 秒更新寄存器	0x00000000
0x0714	SYST_NSEC_UPD	系统时间 - 纳秒更新寄存器	0x00000000
0x0718	TS_ADDEND	时间戳加法寄存器	0x00000000
0x071C	TGTTM_SEC	目标时间秒寄存器	0x00000000
0x0720	TGTTM_NSEC	目标时间纳秒寄存器	0x00000000
0x0724	SYSTM_H_SEC	系统时间 - 秒寄存器的高位字	0x00000000
0x0728	TS_STATUS	时间戳状态寄存器	0x00000000
0x072C	PPS_CTRL	PPS 控制寄存器	0x00000000
0x0730	AUX_TS_NSEC	辅助时间戳 - 纳秒寄存器	0x00000000
0x0734	AUX_TS_SEC	辅助时间戳 - 秒寄存器	0x00000000
0x0760	PPS0_INTERVAL	PPS0 间隔寄存器	0x00000000
0x0764	PPS0_WIDTH	PPS0 宽度寄存器	0x00000000
0x0780	PPS[1][TGTTM_SEC]	PPS1 目标时间秒寄存器	0x00000000
0x0784	PPS[1][TGTTM_NSEC]	PPS1 目标时间纳秒寄存器	0x00000000
0x0788	PPS[1][INTERVAL]	PPS1 间隔寄存器	0x00000000
0x078C	PPS[1][WIDTH]	PPS1 宽度寄存器	0x00000000
0x07A0	PPS[2][TGTTM_SEC]	PPS2 目标时间秒寄存器	0x00000000
0x07A4	PPS[2][TGTTM_NSEC]	PPS1 目标时间纳秒寄存器	0x00000000
0x07A8	PPS[2][INTERVAL]	PPS1 间隔寄存器	0x00000000
0x07AC	PPS[2][WIDTH]	PPS1 宽度寄存器	0x00000000
0x07C0	PPS[3][TGTTM_SEC]	PPS3 目标时间秒寄存器	0x00000000
0x07C4	PPS[3][TGTTM_NSEC]	PPS1 目标时间纳秒寄存器	0x00000000
0x07C8	PPS[3][INTERVAL]	PPS1 间隔寄存器	0x00000000
0x07CC	PPS[3][WIDTH]	PPS1 宽度寄存器	0x00000000
0x1000	DMA_BUS_MODE	DMA 总线模式寄存器	0x00000000
0x1004	DMA_TX_POLL_DEMAND	DMA 发送轮询请求寄存器	0x00000000
0x1008	DMA_RX_POLL_DEMAND	DMA 接收轮询请求寄存器	0x00000000
0x100C	DMA_RX_DESC_LIST_ADDR	DMA 接收描述符列表地址寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1010	DMA_TX_DESC_LIST_ADDR	DMA 发送描述符列表地址寄存器	0x00000000
0x1014	DMA_STATUS	Status Register	0x00000000
0x1018	DMA_OP_MODE	DMA 操作模式寄存器	0x00000000
0x101C	DMA_INTR_EN	DMA 中断使能寄存器	0x00000000
0x1020	DMA_MISS_OVF_CNT	丢失帧和缓冲区溢出计数器寄存器	0x00000000
0x1024	DMA_RX_INTR_WDOG	接收中断看门狗定时器寄存器	0x00000000
0x1028	DMA_AXI_MODE	AXI 总线模式寄存器	0x00000000
0x102C	DMA_BUS_STATUS	AHB 或 AXI 状态寄存器	0x00000000
0x1048	DMA_CURR_HOST_TX_DESC	当前主机发送描述符寄存器	0x00000000
0x104C	DMA_CURR_HOST_RX_DESC	当前主机接收描述符寄存器	0x00000000
0x1050	DMA_CURR_HOST_TX_BUF	当前主机发送缓冲区地址寄存器	0x00000000
0x1054	DMA_CURR_HOST_RX_BUF	当前主机接收缓冲区地址寄存器	0x00000000
0x3000	CTRL0	控制寄存器 0	0x00000000
0x3008	CTRL2	控制寄存器 2	0x00000000

表 226: ENET 寄存器列表

55.7 ENET 寄存器描述

55.7.1 MACCFG (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	SARC			TWOKPE	SFTERR	CST	TC	WD	JD	BE	JE	IFG			DCRS	PS	FES	DO	LM	DM	IPC	DR	LUD	ACS	BL		DC	TE	RE	PRELEN	
N/A	RW			RW	RW	RW	RW	RW	RW	RW	RW	RW			RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW		RW	RW	RW	RW	
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MACCFG [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
30-28	SARC	源地址插入或替换控制 该字段控制所有传输帧的源地址插入或替换。位 30 根据位 [29:28] 的值指定哪个 MAC 地址寄存器（0 或 1）用于源地址插入或替换： - 2'b0x：输入信号 mti_sa_ctrl_i 和 ati_sa_ctrl_i 控制 SA 字段的生成。 - 2'b10：- 如果位 30 设置为 0，MAC 将 MAC 地址 0 寄存器（寄存器 16 和 17）的内容插入到所有传输帧的 SA 字段中。 - 如果位 30 设置为 1 并且在内核配置期间选择了启用 MAC 地址寄存器 1 选项， 则 MAC 将 MAC 地址 1 寄存器（寄存器 18 和 19）的内容插入到所有传输帧的 SA 字段中。 - 2'b11：- 如果位 30 设置为 0，MAC 将替换所有传输帧的 SA 字段中 MAC 地址 0 寄存器（寄存器 16 和 17）的内容。 - 如果位 30 设置为 1 并且在内核配置期间选择了启用 MAC 地址寄存器 1 选项， 则 MAC 将替换所有传输帧的 SA 字段中 MAC 地址 1 寄存器（寄存器 18 和 19）的内容。 注意：- 对该字段的更改仅在帧开始时生效。如果在传输帧时写入该寄存器字段， 则只有后续帧可以使用更新后的值，即当前帧不使用更新后的值。 - 当内核配置期间未选择在 TX 上启用 SA、VLAN 和 CRC 插入功能时，这些位被保留和 RO。
27	TWOKPE	IEEE 802.3as 支持 2K 数据包 设置后，MAC 将所有长度最多为 2,000 字节的帧视为正常数据包。当第 20 位 (JE) 未设置时，MAC 将所有接收到的大小超过 2K 字节的帧视为巨型帧。 当该位复位且位 20 (JE) 未设置时，MAC 将所有接收到的大小超过 1,518 字节（标记为 1,522 字节）的帧视为巨型帧。设置位 20 时，设置此位对巨帧状态没有影响。
26	SFTERR	IEEE 802.3as 支持 2K 数据包 设置后，MAC 将所有长度最多为 2,000 字节的帧视为正常数据包。当第 20 位 (JE) 未设置时，MAC 将所有接收到的大小超过 2K 字节的帧视为巨型帧。 当该位复位且位 20 (JE) 未设置时，MAC 将所有接收到的大小超过 1,518 字节（标记为 1,522 字节）的帧视为巨型帧。设置位 20 时，设置此位对巨帧状态没有影响。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
25	CST	类型帧的 CRC 剥离 设置此位后，所有 Ether 类型帧（长度/类型字段大于或等于 1,536）的最后 4 个字节 (FCS) 在将帧转发到应用程序之前被剥离和丢弃。 当 MAC 接收器中启用 IP 校验和引擎（类型 1）时，此功能无效。此功能在启用类型 2 校验和卸载引擎时有效。
24	TC	RGMII、SGMII 或 SMII 中的传输配置 设置时，该位启用双工模式、链路速度和链路启动或关闭信息到 PHY（RGMII、SMII 或 SGMII 端口中）。当该位复位时，不会将此类信息发送到 PHY。 如果在内核配置期间未选择 RGMII、SMII 或 SGMII PHY 端口，则该位保留（和 RO）
23	WD	看门狗禁用 当该位被设置时，MAC 禁用接收器上的看门狗定时器。MAC 最多可以接收 16,383 字节的帧。
22	JD	Jabber 禁用 当该位被设置时，MAC 禁用发送器上的 jabber 定时器。MAC 最多可以传输 16,383 字节的帧。 当该位复位时，如果应用程序在传输过程中发送了超过 2,048 个字节的数据（如果 JE 设置为高，则为 10,240 个字节），MAC 将切断发送器。
21	BE	帧突发使能 当该位被设置时，MAC 允许在 GMII 半双工模式下传输期间的帧突发。该位在 10/100 Mbps 或全双工配置时保留（和 RO）。
20	JE	巨型帧启用 设置此位后，MAC 允许 9,018 字节（VLAN 标记帧为 9,022 字节）的巨型帧，而不会在接收帧状态中报告巨大帧错误。
19-17	IFG	帧间间隙 这些位控制传输期间帧之间的最小 IFG。 - 000：96 位时间 - 001：88 位时间 - 010：80 位时间 - ... - 111：40 位时间 在半双工模式下，最小 IFG 只能配置为 64 位时间（IFG = 100），不考虑较低的值。 在 1000-Mbps 模式下，支持的最小 IFG 配置中为 64 位时间（及以上），在其他配置中为 80 位时间（及以上）。当由于传输 JAM 模式时，MAC 不考虑最小 IFG。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	DCRS	在传输过程中禁用载波侦听 当设置为高时，该位使 MAC 发送器在半双工模式下帧传输期间忽略 (G)MII CRS 信号。 此请求不会导致在此类传输期间因丢失载波或无载波而产生错误。当该位为低时，MAC 发送器会因载波侦听而产生此类错误，甚至可以中止传输。
15	PS	端口选择 该位选择以太网线路速度。 - 0：对于 1000 Mbps 操作 - 1：对于 10 或 100 Mbps 操作在 10 或 100 Mbps 操作中，该位与 FES 位一起选择准确的线路速度。 在仅 10/100 Mbps（始终为 1）或仅 1000 Mbps（始终为 0）的配置中，该位是只读的，具有适当的值。在默认 10/100/1000 Mbps 配置中， 该位是 R_W。mac_portselect_o 或 mac_speed_o[1] 信号反映了该位的值。
14	FES	速度 该位选择 MII、RMII、SMII、RGMII、SGMII 或 RevMII 接口中的速度： - 0：10 Mbps - 1: 100 Mbps 该位默认保留 (RO)，仅在参数 SPEED_SELECT = Enabled 时启用。 当位 24 (TC) 在 RGMII、SMII 或 SGMII 模式下设置时，该位生成链接速度编码。 对于 RGMII、SGMII、SMII 或 RevMII 接口，该位始终使能。在具有 RGMII、SGMII、SMII 或 RevMII 接口的配置中， 该位作为输出信号 (mac_speed_o[0]) 驱动以反映 mac_speed_o 信号中该位的值。 在具有 RMII、MII 或 GMII 接口的配置中，您可以选择将此位作为输出信号 (mac_speed_o[0]) 来驱动，以在 mac_speed_o 信号中反映其值。
13	DO	禁用接收自己的 当该位被设置时，当 phy_txen_o 在半双工模式下被置位时，MAC 将禁止接收帧。 当该位复位时，MAC 接收传输时由 PHY 提供的所有数据包。 如果 MAC 在全双工模式下运行，则该位不适用。如果 MAC 配置为仅全双工操作，则该位是保留的（RO 具有默认值）。
12	LM	环回模式 当该位置位时，MAC 在 GMII 或 MII 下以环回模式运行。(G)MII 接收时钟输入 (clk_rx_i) 是环回正常工作所必需的，因为发送时钟不在内部环回。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11	DM	双工模式 当该位被设置时，MAC 在全双工模式下运行，它可以同时发送和接收。
10	IPC	校验和卸载 当该位被设置时，MAC 计算所有接收到的以太网帧有效载荷的补码和的 16 位补码。 它还检查 IPv4 报头校验和（假设为接收的以太网帧的字节 25-26 或 29-30（VLAN 标记））对于接收的帧是否正确， 并在接收状态字中给出状态。MAC 还附加为 IP 报头数据报负载（IPv4 报头之后的字节）计算的 16 位校验和， 并将其附加到传输到应用程序的以太网帧（当取消选择类型 2 COE 时）。当该位复位时，该功能被禁用。 选择 2 型 COE 时，该位在设置时，启用 IPv4 头部校验和检查和 IPv4 或 IPv6 TCP，UDP 或 ICMP 有效载荷校验和检查。
9	DR	禁用重试 当该位被设置时，MAC 只尝试一次传输。 当 GMII 或 MII 接口发生冲突时，MAC 会忽略当前帧的传输，并在传输帧状态中报告 Frame Abort 和过多的冲突错误。 当该位复位时，MAC 会根据 BL 字段（位 [6:5]）的设置尝试重试。
8	LUD	链接向上或向下 该位指示在 RGMII、SGMII 或 SMII 接口中传输配置期间链路是 up 还是 down： - 0：链接断开 - 1：链接
7	ACS	自动垫或 CRC 剥离 设置该位后，仅当长度字段的值小于 1,536 字节时，MAC 才会剥离传入帧上的 Pad 或 FCS 字段。 所有接收到的长度字段大于或等于 1,536 字节的帧都将传递给应用程序，而不会剥离 Pad 或 FCS 字段。 当该位复位时，MAC 将所有传入帧传递给主机，而无需修改它们。
6-5	BL	回退限制 回退限制决定了时隙延迟的随机整数 (r)（1000 Mbps 为 4,096 位时间，10/100 Mbps 为 512 位时间）， MAC 在冲突后重试期间重新安排传输尝试之前等待该延迟。该位仅适用于半双工模式，并在仅全双工配置中保留 (RO)。 - 00: k= min (n, 10) - 01: k = min (n, 8) - 10: k = min (n, 4) - 11: k = min (n, 1) 其中 n = 重传尝试。随机整数 r 取值范围为 0 ≤ r < 2k。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	DC	延期检查 当该位被设置时，在 MAC 中启用延迟检查功能。当传输状态机在 10 或 100 Mbps 模式下延迟超过 24,288 位时间时， MAC 会发出帧中止状态以及在传输帧状态中设置的过多延迟错误位。如果 MAC 配置为 1000 Mbps 操作， 或者如果在 10 或 100 Mbps 模式下启用 Jumbo 帧模式，则延迟阈值为 155,680 位时间。 当发射机准备好发送时，延迟开始，但由于 GMII 或 MII 上的活动载波侦听信号 (CRS) 而被阻止。 延迟时间不是累积的。例如，如果发射机由于 CRS 信号处于活动状态而推迟 10,000 比特时间， 然后 CRS 信号变为非活动状态，则发射机会发射并发生冲突。由于碰撞，发射器需要退避， 然后在退避完成后再次推迟。在这种情况下，延迟计时器将重置为 0 并重新启动。
3	TE	发射器使能 当该位被设置时，MAC 的传输状态机被启用以在 GMII 或 MII 上传输。 当该位复位时，MAC 发送状态机在当前帧传输完成后禁用，不再发送任何帧。
2	RE	接收器启用 当该位被设置时，MAC 的接收器状态机被启用以接收来自 GMII 或 MII 的帧。 当该位复位时，MAC 接收状态机在当前帧接收完成后被禁用，并且不再接收来自 GMII 或 MII 的任何帧。
1-0	PRELEN	发送帧的前导码长度 这些位控制添加到每个传输帧开头的前导字节数。仅当 MAC 在全双工模式下运行时才会发生前导码减少。 - 2'b00：7 字节的前导码 - 2'b01：5 字节的前导 - 2'b10：3 字节的前导 - 2'b11：保留

MACCFG 位域

55.7.2 MACFF (0x4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RA	RSVD									DNTU	IPFE	RSVD				VTFE	RSVD				HPF	SAF	SAIF	PCF		DBF	PM	DAIF	HMC	HUC	PR
RW	N/A									RW	RW	N/A				RW	N/A				RW	RW	RW	RW		RW	RW	RW	RW	RW	RW

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	x	x	x	x	x	x	x	x	x	0	0	x	x	x	x	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

MACFF [31:0]

位域	名称	描述
31	RA	接受所有帧 当设置该位时，MAC 接收器模块将所有接收到的帧传递给应用程序，而不管它们是否通过地址过滤器。 SA 或 DA 过滤的结果在接收状态字的相应位中更新（通过或失败）。 重置此位时，接收器模块仅将通过 SA 或 DA 地址过滤器的帧传递给应用程序。
21	DNTU	丢弃非 TCP/UDP over IP 帧 设置此位后，MAC 可以丢弃非 TCP 或 UDP over IP 帧。MAC 仅转发由第 4 层过滤器处理的帧。 重置时，此位使 MAC 能够转发所有非 TCP 或 UDP over IP 帧。
20	IPFE	第 3 层和第 4 层过滤器启用 设置时，该位使 MAC 能够丢弃与启用的第 3 层和第 4 层过滤器不匹配的帧。 如果未启用第 3 层或第 4 层过滤器进行匹配，则此位不会产生任何影响。 重置时，MAC 转发所有帧，而不考虑第 3 层和第 4 层字段的匹配状态。
15	VTFE	启用 VLAN 标记的筛选器 设置此位后，MAC 可以丢弃与 VLAN 标记比较不匹配的 VLAN 标记帧。 重置时，MAC 转发所有帧，而不考虑 VLAN 标记的匹配状态。
10	HPF	哈希过滤器，还是完美过滤器 设置此位时，地址过滤器会通过与 HMC 或 HUC 位设置的完美过滤或哈希过滤匹配的帧。 当该位为低时，且设置了 HUC 或 HMC 位时，仅当该帧与哈希过滤器匹配时才传递该帧。
9	SAF	启用源地址筛选器 设置该位时，MAC 将接收帧的 SA 字段与已启用 SA 寄存器中编程的值进行比较。如果比较失败，MAC 将丢弃该帧。 当重置该位时，MAC 将接收到的帧转发给应用程序，并根据 SA 地址比较更新 Rx 状态的 SAF 位。
8	SAIF	SA 逆过滤 设置此位时，地址检查模块在 SA 地址比较的反向过滤模式下运行。SA 与 SA 寄存器匹配的帧被标记为 SA 地址筛选失败的帧。 重置此位时，SA 与 SA 寄存器不匹配的帧将标记为 SA 地址筛选失败的帧。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-6	PCF	转发控制帧 这些位控制所有控制帧（包括单播和多播暂停帧）的转发。 -00:MAC 过滤所有到达应用程序的控制帧。 -01:MAC 将所有控制帧（暂停帧除外）转发给应用程序，即使它们未通过地址过滤器。 -10:MAC 将所有控制帧转发给应用程序，即使它们未通过地址过滤器。 -11:MAC 转发通过地址过滤器的控制帧。暂停帧处理应满足以下条件： -条件 1：MAC 处于全双工模式，通过将寄存器 6（流量控制寄存器）的位 2（RFE）设置为 1 启用流量控制。 -条件 2：设置寄存器 6（流控制寄存器）的位 3（向上）时，接收帧的目标地址（DA）与特殊多播地址或 MAC 地址 0 匹配。 -条件 3：接收帧的类型字段为 0x8808，操作码字段为 0x0001。 注：仅当条件 1 为真时，该字段才应设置为 01，即 MAC 编程为在全双工模式下工作，且 RFE 位启用。否则，暂停帧过滤可能不一致。 当条件 1 为 false 时，暂停帧被视为通用控制帧。 因此，要在未启用全双工模式和流量控制时传递所有控制帧（包括暂停帧），应将 PCF 字段设置为 10 或 11（根据应用程序的要求）。
5	DBF	禁用广播帧 设置此位时，AFM 模块阻止所有传入的广播帧。此外，它将覆盖所有其他过滤器设置。当该位复位时，AFM 模块通过所有接收到的广播帧。
4	PM	通过所有多播 设置时，该位表示所有接收到的具有多播目标地址的帧（目标地址字段中的第一位为“1”）都被传递。重置时，多播帧的过滤取决于 HMC 位。
3	DAIF	反过滤 当设置该位时，地址检查块以反向过滤模式操作，用于单播和多播帧的 DA 地址比较。重置时，执行帧的正常过滤。
2	HMC	哈希多播 当设置时，MAC 根据哈希表对接收到的多播帧执行目的地地址过滤。 复位时，MAC 对多播帧执行完美的目的地地址过滤，即将 DA 字段与 DA 寄存器中编程的值进行比较。
1	HUC	哈希单播 设置后，MAC 根据哈希表对单播帧进行目的地址过滤。复位时，MAC 对单播帧执行完美的目标地址过滤，即将 DA 字段与 DA 寄存器中编程的值进行比较。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	PR	混杂模式 设置该位后，地址过滤器模块会通过所有传入帧，而不管目标地址或源地址如何。当 PR 置位时，接收状态字的 SA 或 DA 过滤器失败状态位总是被清除

MACFF 位域

55.7.3 HASH_H (0x8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HTH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

HASH_H [31:0]

位域	名称	描述
31-0	HTH	哈希表高 该字段包含哈希表的高 32 位。

HASH_H 位域

55.7.4 HASH_L (0xC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HTL																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

HASH_L [31:0]

位域	名称	描述
31-0	HTL	哈希表低 该字段包含哈希表的低 32 位。

HASH_L 位域

55.7.5 GMII_ADDR (0x10)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																PA					GR					CR				GW	GB
N/A																RW					RW					RW				RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GMII_ADDR [31:0]

位域	名称	描述
15-11	PA	物理层地址 该字段指示正在访问 32 个可能的 PHY 设备中的哪一个。对于 RevMII，该字段给出了 RevMII 模块的 PHY 地址。
10-6	GR	GMII 注册 这些位选择所选 PHY 器件中所需的 GMII 寄存器。对于 RevMII，这些位在 RevMII 寄存器集中选择所需的 CSR 寄存器。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5-2	CR	CSR 时钟范围 CSR 时钟范围选择根据您的设计中使用的 CSR 时钟频率确定 MDC 时钟的频率。不同 GMAC 配置对应的 CSR 时钟在第 564 页的表 9-2 中给出。 适用于每个值的 CSR 时钟频率的建议范围（当 Bit[5] = 0 时）确保 MDC 时钟大约在频率范围之间 1.0 MHz–2.5 MHz。 - 0000：CSR 时钟频率为 60-100 MHz，MDC 时钟频率为 CSR clock/42。 - 0001：CSR 时钟频率为 100-150 MHz，MDC 时钟频率为 CSR clock/62。 - 0010：CSR 时钟频率为 20-35 MHz，MDC 时钟频率为 CSR clock/16。 - 0011：CSR 时钟频率为 35-60 MHz，MDC 时钟频率为 CSR clock/26。 - 0100：CSR 时钟频率为 150-250 MHz，MDC 时钟频率为 CSR clock/102。 - 0101：CSR 时钟频率为 250-300 MHz，MDC 时钟为 CSR 时钟/124。 - 0110, 0111：保留当位 5 被设置时，您可以获得比 2.5 MHz 频率限制（在 IEEE Std 802.3 中指定）更高的 MDC 时钟频率，并编程一个较低值的时钟分频器。 例如，当 CSR 时钟的频率为 100 MHz 并且您将这些位编程为 1010 时，生成的 MDC 时钟为 12.5 MHz， 超出了 IEEE 802.3 指定范围的限制。仅当接口芯片支持更快的 MDC 时钟时才对以下值进行编程。 - 1000：CSR 时钟/4 - 1001：CSR 时钟/6 - 1010：CSR 时钟/8 - 1011：CSR 时钟/10 - 1100：CSR 时钟/12 - 1101：CSR 时钟/14 - 1110：CSR 时钟/16 - 1111：CSR 时钟/18 这些位不用于访问 RevMII。如果 RevMII 接口被选为单个 PHY 接口，这些位是只读的。
1	GW	GMII 写 设置时，该位向 PHY 或 RevMII 指示这是使用 GMII 数据寄存器的写操作。 如果该位未设置，则表示这是一次读操作，即将数据放入 GMII 数据寄存器中。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	GB	GMII 忙 在写入寄存器 4 和寄存器 5 之前，该位应读取逻辑 0。在 PHY 或 RevMII 寄存器访问期间，软件将此位设置为 1’b1 以指示正在进行读或写访问。 寄存器 5 无效，直到该位被 MAC 清除。因此，寄存器 5（GMII 数据）应保持有效，直到 MAC 在 PHY 写操作期间清除该位。 类似地，对于读操作，寄存器 5 的内容在该位被清除之前无效。 后续的读或写操作应该只在前一个操作完成后发生。 因为在读或写操作完成后没有从 PHY 到 MAC 的确认，所以即使 PHY 不存在，该位的功能也没有变化。

GMII_ADDR 位域

55.7.6 GMII_DATA (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																GD															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GMII_DATA [31:0]

位域	名称	描述
15-0	GD	GMII 数据 该字段包含在管理读取操作之后从 PHY 或 RevMII 读取的 16 位数据值或在管理写入操作之前要写入 PHY 或 RevMII 的 16 位数据值。

GMII_DATA 位域

55.7.7 FLOWCTRL (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PT																RSVD								DZPQ	RSVD	PLT		UP	RFE	TFE	FCB_BPA
RW																N/A								RW	N/A	RW		RW	RW	RW	RW
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	0	x	0	0	0	0	0	0

FLOWCTRL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-16	PT	暂停时间 该字段保存要在传输控制帧的暂停时间字段中使用的值。 如果暂停时间位配置为与 (G)MII 时钟域双同步，则应仅在目标时钟域中至少四个时钟周期后执行对该寄存器的连续写入。
7	DZPQ	禁用零量子暂停 当该位被设置时，它会在来自 FIFO 层的流量控制信号（MTL 或外部边带流量控制信号 sbd_flowctrl_i/mti_flowctrl_i）变成无效时禁用零量子暂停帧的自动生成。 当该位复位时，启用自动零量子暂停帧生成的正常操作。
5-4	PLT	暂停低阈值 该字段配置 Pause 定时器的阈值，在该阈值处检查输入流控制信号 mti_flowctrl_i（或 sbd_flowctrl_i）是否自动重传 Pause 帧。阈值应始终小于在 Bits[31:16] 中配置的暂停时间。例如，如果 PT = 100H（256 个时隙），并且 PLT = 01， 那么如果 mti_flowctrl_i 信号在第一个暂停帧传输后的 228 (256 - 28) 个时隙时断言，则第二个暂停帧将自动传输。以下列表提供了不同值的阈值： - 00：阈值是暂停时间减去 4 个插槽时间（PT -4 个插槽时间）。 - 01：阈值是暂停时间减去 28 个插槽时间（PT -28 个插槽时间）。 - 10：阈值是暂停时间减去 144 个插槽时间（PT -144 个插槽时间）。 - 11：阈值是暂停时间减去 256 个插槽时间（PT -256 个插槽时间）。时隙定义为在 GMII 或 MII 接口上传输 512 位（64 字节）所花费的时间。
3	UP	单播暂停帧检测 如果暂停帧具有 IEEE Std 802.3 中指定的唯一多播地址，则会对其进行处理。当该位被设置时，MAC 也可以检测到带有站点单播地址的 Pause 帧。 此单播地址应与 MAC 地址 0 高位寄存器和 MAC 地址 0 低位寄存器中指定的一样。当该位复位时，MAC 仅检测具有唯一多播地址的暂停帧。
2	RFE	接收流控制使能 当该位被设置时，MAC 解码接收到的暂停帧并在指定的（暂停）时间内禁用其发送器。当该位复位时，暂停帧的解码功能被禁用。
1	TFE	传输流控制使能 在全双工模式下，当该位被设置时，MAC 启用流量控制操作以传输暂停帧。当该位复位时，MAC 中的流量控制操作被禁用，MAC 不发送任何暂停帧。 在半双工模式下，当该位被设置时，MAC 启用背压操作。当该位复位时，背压功能被禁用。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	FCB_BPA	流量控制忙或背压激活 该位在全双工模式下启动一个暂停帧，如果 TFE 位被设置，则在半双工模式下激活背压功能。 在全双工模式下，在写入流量控制寄存器之前，该位应读为 1’b0。要启动暂停帧，应用程序必须将此位设置为 1’b1。 在控制帧传输期间，该位继续设置以表示正在进行帧传输。 暂停帧传输完成后，MAC 将该位复位为 1’b0。 在该位清零之前，不应写入流量控制寄存器。 在半双工模式下，当该位被设置（并且 TFE 被设置）时，MAC 会声明背压。 在背压期间，当 MAC 接收到新帧时，发送器开始发送导致冲突的 JAM 模式。 该控制寄存器位与用于背压功能的 mti_flowctrl_i 输入信号进行逻辑或运算。当 MAC 配置为全双工模式时，BPA 将自动禁用。

FLOWCTRL 位域

55.7.8 VLAN_TAG (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												VTHM	ESVL	VTIM	ETV	VL															
N/A												RW	RW	RW	RW	RW															
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VLAN_TAG [31:0]

位域	名称	描述
19	VTHM	VLAN 标记的哈希表匹配启用 设置时，VLAN 标记的 CRC 的最高有效四位用于索引寄存器 354（VLAN 哈希表寄存器）的内容。 VLAN 哈希表寄存器中与索引对应的值为 1 表示帧与 VLAN 哈希表匹配。 当设置位 16（ETV）时，12 位 VLAN 标识符（VID）的 CRC 用于比较，而当重置 ETV 时，16 位 VLAN 标记的 CRC 用于比较。 重置时，不会执行 VLAN 哈希匹配操作。
18	ESVL	启用 S-VLAN 当该位被设置时，MAC 发送器和接收器还将 S VLAN（类型＝0x88 A8）帧视为有效的 VLAN 标记帧

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
17	VTIM	VLAN 标记的反向匹配启用 设置时，此位启用 VLAN 标记反向匹配。没有匹配 VLAN 标记的帧被标记为匹配。 重置时，此位启用 VLAN 标记的完美匹配。具有匹配 VLAN 标记的帧标记为匹配。
16	ETV	启用 12 位 VLAN 标记比较 设置此位时，12 位 VLAN 标识符用于比较和筛选，而不是完整的 16 位 VLAN 标记。 VLAN 标记的位 [11:0] 与接收到的 VLAN 标记帧中的相应字段进行比较。类似地，启用时，接收帧中只有 12 位 VLAN 标记用于基于哈希的 VLAN 过滤。 重置此位时，接收到的 VLAN 帧的第 15 和第 16 字节的所有 16 位用于比较和 VLAN 哈希过滤。
15-0	VL	接收帧的 VLAN 标记标识符 此字段包含用于标识 VLAN 帧的 802.1Q VLAN 标记，并与 VLAN 帧接收的帧的第 15 和第 16 字节进行比较。以下列表描述了此字段的位： -位 [15:13]：用户优先级 -位 12：规范格式指示符（CFI）或删除合格指示符（DEI） -位 [11:0]：VLAN 标记的 VLAN 标识符（VID）字段设置 ETV 位时， 仅使（位 [11:0]）进用 VID 行比较。 如果 VL（如果设置了 ETV，则为 VL[11:0]）均为零， 则 MAC 不会检查第十五和第十六字节以进行 VLAN 标记比较， 并将类型字段值为 0x8100 或 0x88a8 的所有帧声明为 VLAN 帧。

VLAN_TAG 位域

55.7.9 RWKFRMFILT (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WKUPFRMFILT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RWKFRMFILT [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	WKUPFRMFILT	这是应用程序写入或读取远程唤醒帧筛选器寄存器（wkupfmfilter_reg）的地址。 wkupfmfilter_reg 寄存器是指向八个 wkupfmfilter_reg 寄存器的指针。 wkupfmfilter_reg 寄存器通过顺序加载八个寄存器值来加载。 八次顺序写入此地址（0x0028）写入所有 wkupfmfilter_reg 寄存器。 类似地，从该地址（0x0028）进行的八次顺序读取将读取所有 wkupfmfilter_reg 寄存器

RWKFRMFILT 位域

55.7.10 PMT_CSR (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RWKFILTRST	RSVD		RWKPTR					RSVD														GLBLUCAST	RSVD		RWKPRCVD	MGKPRCVD	RSVD		RWKPKTEN	MGKPKTEN	PWRDWN
RW	N/A		RW					N/A														RW	N/A		RW	RW	N/A		RW	RW	RW
0	x	x	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	0	0	x	x	0	0	0

PMT_CSR [31:0]

位域	名称	描述
31	RWKFILTRST	远程唤醒帧筛选器寄存器指针重置 设置此位时，它将远程唤醒帧筛选器寄存器指针重置为 3’b000。它在 1 个时钟周期后自动清除
28-24	RWKPTR	远程唤醒 FIFO 指针 此字段给出远程唤醒帧筛选器寄存器指针的当前值（0 到 31）。当该指针的值等于 7、15、23 或 31 时，远程唤醒帧滤波器寄存器的内容将在该寄存器发生写入时传输到 clk_rx_i 域。 指针的最大值分别为 7、15、23 和 31，具体取决于配置期间选择的远程唤醒过滤器的数量。
9	GLBLUCAST	全局单播 设置后，使 MAC（DAF）地址识别过滤的任何单播数据包成为远程唤醒帧。
6	RWKPRCVD	接收到远程唤醒帧 设置时，此位表示由于接收远程唤醒帧而生成电源管理事件。通过读入该寄存器，该位被清除
5	MGKPRCVD	收到了唤醒包 设置时，该位表示由于接收魔术包而生成电源管理事件。通过读入该寄存器，该位被清除

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
2	RWKPKTEN	远程唤醒帧启用 设置后，由于接收远程唤醒帧，启用电源管理事件的生成。
1	MGKPKTEN	唤醒包启用 设置后，由于接收魔术数据包，启用电源管理事件的生成。
0	PWRDWN	断电 设置后，MAC 接收器丢弃所有接收到的帧，直到接收到预期的唤醒包或远程唤醒帧。 然后该位自清除，断电模式被禁用。软件还可以在收到预期的唤醒包或远程唤醒帧之前清除该位。 MAC 在清除该位后接收到的帧被转发到应用程序。仅当 Magic Packet Enable（魔术包启用）、 Global Unicast（全局单播）或 Remote Wake Up Frame Enable（远程唤醒帧启用）位设置为高位时，才能设置此位。 注意：您可以在断电模式下关闭 CSR 时钟。但是，当 CSR 时钟选通关闭时，您无法在此寄存器上执行任何读取或写入操作。因此，软件无法清除该位。

PMT_CSR 位域

55.7.11 LPI_CSR (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												LPITXA	PLSEN	PLS	LPIEN	RSVD						RLPIST	TLPIST	RSVD				RLPIEX	RLPIEN	TLPIEX	TLPIEN
N/A												RW	RW	RW	RW	N/A						RW	RW	N/A				RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	x	x	x	0	0	x	x	x	x	0	0	0	0

LPI_CSR [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19	LPITXA	LPI TX 自动 该位控制 MAC 在传输侧进入或退出 LPI 模式时的行为。 该位在 GMAC-CORE 配置中不起作用，在 GMAC-CORE 配置中，发送时钟选通在 LPI 模式下完成。 如果 LPITXA 和 LPIEN 位设置为 1，则 MAC 仅在所有未完成帧（在核心中）和待处理帧（在应用程序接口中）传输完毕后才进入 LPI 模式。 当应用程序发送任何帧进行传输或应用程序发出 TX FIFO Flush 命令时，MAC 退出 LPI 模式。 此外，MAC 在退出 LPI 状态时自动清除 LPIEN 位。 如果在寄存器 6（操作模式寄存器）的第 20 位设置了 TX FIFO Flush，则当 MAC 处于 LPI 模式时，MAC 退出 LPI 模式。 当该位为 0 时，LPIEN 位直接控制 MAC 在进入或退出 LPI 模式时的行为
18	PLSEN	物理层链路状态启用 此位启用在 RGMII、SGMII 或 SMII 接收路径上接收的链路状态，以用于激活 LPI LS 定时器。 设置时，MAC 使用寄存器 54（SGMII/RGMII/SMII 控制和状态寄存器）的链路状态位和 LPI LS 定时器触发器的位 17（PLS）。 清除时，MAC 忽略寄存器 54 的链路状态位，只取 PLS 位。如果未选择 RGMII、SGMII 或 SMII PHY 接口，则此位为 RO 并保留。
17	PLS	物理层链路状态 此位表示物理层的链路状态。 MAC 发送器仅当链路状态至少在 LPI LS 定时器指示的时间内处于开启（正常）状态时才断言 LPI 模式。 设置时，链路被视为正常（向上），重置时，链路被视为向下。
16	LPIEN	LPI 启用 设置时，该位指示 MAC 发送器进入 LPI 状态。复位时，该位指示 MAC 退出 LPI 状态并恢复正常传输。 当设置 LPITXA 位时，该位被清除，并且 MAC 由于要传输的新数据包的到达而退出 LPI 状态。
9	RLPIST	接收 LPI 状态 设置时，该位表示 MAC 正在 GMII 或 MII 接口上接收 LPI 数据格式。
8	TLPIST	发送 LPI 状态 设置时，该位表示 MAC 正在 GMII 或 MII 接口上传输 LPI 数据格式。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	RLPIEX	接收 LPI 出口 设置时，该位表示 MAC 接收器已停止接收 GMII 或 MII 接口上的 LPI 模式，退出 LPI 状态，并恢复正常接收。 读该寄存器，该位被清除。注意：如果 MAC 在很短的时间内停止接收 LPI 模式，例如，CSR 时钟少于 3 个时钟周期，则可能不会设置此位。
2	RLPIEN	接收 LPI 条目 设置时，该位表示 MAC 接收器已接收到 LPI 模式并进入 LPI 状态。通过读入该寄存器，该位被清除。 注意：如果 MAC 在很短的时间内停止接收 LPI 模式，例如，CSR 时钟少于 3 个时钟周期，则可能不会设置此位。
1	TLPIEX	发送 LPI 出口 设置时，该位表示在用户清除 LPIEN 位且 LPI TW 定时器过期后，MAC 发送器退出 LPI 状态。通过读该寄存器，清除该位
0	TLPIEN	发送 LPI 条目 设置时，该位表示由于 LPIEN 位的设置，MAC 发送器已进入 LPI 状态。读该寄存器，该位被清除

LPI_CSR 位域

55.7.12 LPI_TCR (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						LST										TWT															
N/A						RW										RW															
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LPI_TCR [31:0]

位域	名称	描述
25-16	LST	LPI LS 定时器 此字段指定在将 LPI 模式传输到 PHY 之前，PHY 的链路状态应处于开启（正常）状态的最短时间（以毫秒为单位）。 即使设置了 LPIEN 位，MAC 也不会发送 LPI 模式，除非 LPI LS 定时器达到编程的终端计数。根据 IEEE 标准的定义，LPI LS 定时器的默认值为 1000（1 秒）。
15-0	TWT	LPI TW 定时器 此字段指定 MAC 在停止向 PHY 传输 LPI 模式后和恢复正常传输前等待的最短时间（以微秒为单位）。TLPIEX 状态位在该计时器到期后设置。

LPI_TCR 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.7.13 INTR_STATUS (0x38)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				GPIIS	LPIIS	TSIS	RSVD	MMCRXIPIS	MMCTXIS	MMCRXIS	MMCIS	PMTIS	PCSANCIS	PCSLCHGIS	RGSMIIIS
N/A																				RO	RO	RO	N/A	RO	RO	RO	RO	RO	RO	RO	RO
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	0	0	0	0	0	0	0	0

INTR_STATUS [31:0]

位域	名称	描述
11	GPIIS	GPI 中断状态 启用 GPIO 功能时，当寄存器 56（通用 IO 寄存器）的 GPIS 字段（位 [3:0]）上发生任何活动事件（LL 或 LH）且相应的 GPIE 位启用时， 设置该位。该位在寄存器 56（通用 IO 寄存器）的读取通道 0（GPIS）上被清除。未启用 GPIO 功能时，此位保留。
10	LPIIS	LPI 中断状态 启用节能以太网功能时，此位用于 MAC 发射机或接收机中的任何 LPI 状态进入或退出。 该位在读取寄存器 12（LPI 控制和状态寄存器）的位 0 时被清除。在所有其他模式下，此位保留。
9	TSIS	时间戳中断状态 启用高级时间戳功能时，当以下任一条件为真时，将设置此位： -系统时间值等于或超过目标时间高电平和低电平寄存器中指定的值。 -秒寄存器中存在溢出。 -辅助快照触发器被断言。 该位在读取寄存器 458（时间戳状态寄存器）的位 0 时被清除。
7	MMCRXIPIS	MMC 接收校验和卸载中断状态 当 MMC 接收校验和卸载中断寄存器中产生中断时，该位设置为高电平。当该中断寄存器中的所有位都被清除时，该位被清除。
6	MMCTXIS	MMC 传输中断状态 当 MMC 发送中断寄存器中产生中断时，该位设置为高电平。当该中断寄存器中的所有位都被清除时，该位被清除。
5	MMCRXIS	MMC 接收中断状态 当 MMC 接收中断寄存器中产生中断时，该位设置为高电平。当该中断寄存器中的所有位都被清除时，该位被清除。
4	MMCIS	MMC 中断状态 当任何位 [7:5] 设置为高时，该位设置为高，并且仅当所有这些位都为低时才清除。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	PMTIS	PMT 中断状态 当在掉电模式下接收到唤醒数据包或远程唤醒帧时，该位被设置（参见 PMT 控制和状态寄存器中的位 5 和位 6）。 由于对 PMT 控制和状态寄存器的读操作，当两个位 [6:5] 都被清除时，该位被清除。
2	PCSANCIS	PCS 自动协商完成 当 TBI、RTBI 或 SGMII PHY 接口（寄存器 49（AN 状态寄存器）中的位 5）中的自动协商完成时，该位被设置。 当您对 AN 状态寄存器执行读操作时，该位会被清除。
1	PCSLCHGIS	PCS 链接状态已更改 由于 TBI、RTBI 或 SGMII PHY 接口（寄存器 49（AN 状态寄存器）中的第 2 位）中的链路状态发生任何变化而设置该位。 当对 AN 状态寄存器执行读操作时，该位会被清除。
0	RGSMIIIS	RGMII 或 SMII 中断状态 由于 RGMII 或 SMII 接口（寄存器 54（SGMII/RGMII/SMII 控制和状态寄存器）中的第 3 位）的链路状态值的任何变化，该位被设置。 当对 SGMII/RGMII/SMII 控制和状态寄存器执行读操作时，该位被清除。

INTR_STATUS 位域

55.7.14 INTR_MASK (0x3C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																					LPIIM	TSIM	RSVD					PMTIM	PCSANCIM	PCSLCHGIM	RGSMIIIM
N/A																					RW	RW	N/A					RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	x	x	x	0	0	0	0

INTR_MASK [31:0]

位域	名称	描述
10	LPIIM	LPI 中断掩码 设置后，由于设置了寄存器 14（中断状态寄存器）中的 LPI 中断状态位，该位将禁用中断信号的断言。
9	TSIM	时间戳中断掩码 设置时，由于设置了寄存器 14（中断状态寄存器）中的时间戳中断状态位，该位禁用中断信号的断言。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3	PMTIM	PMT 中断掩码 设置后，由于设置了寄存器 14（中断状态寄存器）中的 PMT 中断状态位，该位禁用中断信号的断言。
2	PCSANCIM	PCS AN 完成中断掩码 设置后，由于设置了寄存器 14（中断状态寄存器）中的 PCS 自动协商完成位，该位将禁用中断信号的断言
1	PCSLCHGIM	PCS 链接状态中断掩码 设置后，由于设置了寄存器 14（中断状态寄存器）中的 PCS 链接状态更改位，该位会禁用中断信号的断言。
0	RGSMIIIM	RGMII 或 SMII 中断掩码 由于设置了寄存器 14（中断状态寄存器）中的 RGMII 或 SMII 中断状态位，该位被设置时会禁用中断信号的断言。

INTR_MASK 位域

55.7.15 MAC_ADDR_0_HIGH (0x40)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AE	RSVD															ADDRHI															
RO	N/A															RW															
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MAC_ADDR_0_HIGH [31:0]

位域	名称	描述
31	AE	地址使能 该位为只读位，读取值固定为 1
15-0	ADDRHI	MAC 地址 0 [47:32] 该字段包含第一个 6 字节 MAC 地址的高 16 位 (47:32)。MAC 使用该字段过滤接收到的帧并将 MAC 地址插入到传输流控制（暂停）帧中。

MAC_ADDR_0_HIGH 位域

55.7.16 MAC_ADDR_0_LOW (0x44)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDRLO																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

MAC_ADDR_0_LOW [31:0]

位域	名称	描述
31-0	ADDRLO	MAC 地址 0 [31:0] 该字段包含第一个 6 字节 MAC 地址的低 32 位。MAC 使用它来过滤接收到的帧并将 MAC 地址插入到传输流控制（暂停）帧中。

MAC_ADDR_0_LOW 位域

55.7.17 MAC_ADDR[HIGH] (0x48 + 0x8 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AE	SA	MBC						RSVD								ADDRHI															
RW	RW	RW						N/A								RW															
0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MAC_ADDR[HIGH] [31:0]

位域	名称	描述
31	AE	地址使能 当该位置位时，地址过滤模块使用第二个 MAC 地址进行完美过滤。当该位复位时，地址过滤模块将忽略该地址进行过滤。
30	SA	源地址 当该位被设置时，MAC Address1[47:0] 用于与接收帧的 SA 字段进行比较。当该位复位时，MAC 地址 1[47:0] 用于与接收帧的 DA 字段进行比较。
29-24	MBC	掩码字节控制 这些位是用于比较每个 MAC 地址字节的掩码控制位。 当设置为高电平时，MAC 不会将接收到的 DA 或 SA 的相应字节与 MAC 地址 1 寄存器的内容进行比较。 每个位控制字节的掩码如下：- 位 29：寄存器 18[15:8] - 位 28：寄存器 18[7:0] - 位 27：寄存器 19[31:24] - ... - 位 24：寄存器 19[7:0] 您可以通过屏蔽地址的一个或多个字节来过滤一组地址（称为组地址过滤）。
15-0	ADDRHI	MAC 地址 1 [47:32] 该字段包含第二个 6 字节 MAC 地址的高 16 位 (47:32)。

MAC_ADDR[HIGH] 位域

55.7.18 MAC_ADDR[LOW] (0x4C + 0x8 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDRLO																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MAC_ADDR[LOW] [31:0]

位域	名称	描述
31-0	ADDRLO	MAC 地址 1 [31:0] 该字段包含第二个 6 字节 MAC 地址的低 32 位。在初始化过程之后由应用程序加载之前，此字段的内容是未定义的。

MAC_ADDR[LOW] 位域

55.7.19 XMII_CSR (0xD8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										FALSCARDET	JABTO	LNKSTS	LNKSPEED		LNKMOD
N/A																										RW	RW	RW	RW		RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

XMII_CSR [31:0]

位域	名称	描述
5	FALSCARDET	检测到错误载波 该位指示 SMII PHY 是否检测到错误载波 (1’b1)。当为 SGMII 或 RGMII PHY 接口配置 MAC 时，该位被保留。
4	JABTO	Jabber 超时 该位指示接收帧中是否存在 jabber 超时错误 (1’b1)。当为 SGMII 或 RGMII PHY 接口配置 MAC 时，该位被保留。
3	LNKSTS	链接状态 该位指示本地 PHY 和远程 PHY 之间的链路是开启还是关闭。它给出了 MAC 的 SGMII 和本地 PHY 的 SGMII 之间的链路状态。状态位是在 SGMII 链路上 MAC 和 PHY 之间的 ANEG 期间从本地 PHY 接收的。
2-1	LNKSPEED	链接速度 该位指示链路的当前速度： - 00：2.5 兆赫 - 01：25 兆赫 - 10：为 SMII PHY 接口配置 MAC 时，保留 125 MHz 位 2

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	LNKMOD	链接模式 该位指示链路的当前操作模式： - 1’b0：半双工模式 - 1’b1：全双工模式

XMII_CSR 位域

55.7.20 WDOG_WTO (0xDC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															PWE	RSVD		WTO													
N/A															RW	N/A		RW													
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0

WDOG_WTO [31:0]

位域	名称	描述
16	PWE	可编程看门狗使能 当该位被设置并且“MAC 配置寄存器”的位 23（WD）被复位时，WTO 字段（位 [13:0]）被用作接收帧的看门狗超时。 当该位清零时，接收帧的看门狗超时由“MAC 配置寄存器”中的位 23（WD）和位 20（JE）的设置控制
13-0	WTO	看门狗超时 当第 16 位（PWE）置位且“MAC 配置寄存器”的第 23 位（WD）复位时，该字段用作接收帧的看门狗超时限制字段。 如果接收帧的长度超过该字段的值，则该帧将被终止并声明为错误帧。注意：当位 16 (PWE) 被设置时，该字段中的值应大于 1,522 (0x05F2)。 否则，IEEE Std 802.3 指定的有效标记帧将被声明为错误帧并被丢弃。

WDOG_WTO 位域

55.7.21 MMC_CNTRL (0x100)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																							UCDBC	RSVD		CNTPRSTLVL	CNTPRST	CNTFREEZ	RSTONRD	CNTSTOPRO	CNTRST
N/A																							RW	N/A		RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

MMC_CNTRL [31:0]

位域	名称	描述
8	UCDBC	更新丢弃的广播帧的 MMC 计数器 设置后，MAC 更新所有相关的 MMC 计数器，用于由于寄存器 1（MAC 帧过滤器）的位 5 (DBF) 的设置而丢弃的广播帧。 重置时，MMC 计数器不会因丢失的广播帧而更新
5	CNTPRSTLVL	MMC 计数器半满预设 当该位为低且位 4 置位时，所有 MMC 计数器都被预设为几乎一半的值。 所有八位字节计数器都预设为 0x7FFF_F800（半满- 2KBytes) 并且所有帧计数器都被预设为 0x7FFF_FFF0（半满- 16）。 当该位为高且位 4 被设置时，所有 MMC 计数器都被预设为几乎满值。 所有八位字节计数器都预设为 0xFFFF_F800（满- 2KBytes) 并且所有的帧计数器都被预设为 0xFFFF_FFF0 (满- 16）。 对于 16 位计数器，几乎一半的预设值是 0x7800 和 0x7FF0，用于相应的八位字节和帧计数器。 类似地，16 位计数器的几乎全部预设值为 0xF800 和 0xFFF0。
4	CNTPRST	计数器预设 当该位被设置时，所有的计数器都根据位 5 被初始化或预置为几乎满或几乎一半。该位在 1 个时钟周期后自动清零。 由于 MMC 计数器变为半满或满，该位与位 5 一起用于调试和测试中断有效置位。
3	CNTFREEZ	MMC 计数器冻结 设置此位后，它将所有 MMC 计数器冻结为其当前值。在该位复位为 0 之前，没有 MMC 计数器因任何传输或接收的帧而更新。 如果在读取复位位设置的情况下读取任何 MMC 计数器，则该计数器也会在此模式下清零。
2	RSTONRD	读取时重置 当该位被设置时，MMC 计数器在读取后复位为零（复位后自清零）。当读取最低有效字节通道 (Bits[7:0]) 时，计数器会被清除
1	CNTSTOPRO	计数器停止自动重新计数。 当该位被设置时，计数器在达到最大值后不会返回到零。
0	CNTRST	计数器重置 当该位被设置时，所有的计数器都被复位。该位在 1 个时钟周期后自动清零

MMC_CNTRL 位域

55.7.22 MMC_INTR_RX (0x104)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						RXCTRLFIS	RXRCVERRFIS	RXWDOGFIS	RXVLANGBFIS	RXFOVFIS	RXPAUSFIS	RXORANGEFIS	RXLENERFIS	RXUCGFIS	RX1024TMAXOCTGBFIS	RX512T1023OCTGBFIS	RX256T511OCTGBFIS	RX128T255OCTGBFIS	RX65T127OCTGBFIS	RX64OCTGBFIS	RXOSIZEGFIS	RXUSIZEGFIS	RXJABERFIS	RXRUNTFIS	RXALGNERFIS	RXCRCERFIS	RXMCGFIS	RXBCGFIS	RXGOCTIS	RXGBOCTIS	RXGBFRMIS
N/A						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MMC_INTR_RX [31:0]

位域	名称	描述
25	RXCTRLFIS	MMC 接收控制帧计数器中断状态 当 rxctrlframes_g 计数器达到最大值或最大值的一半时，该位被设置。
24	RXRCVERRFIS	MMC 接收错误帧计数器中断状态 当 rxrcverror 计数器达到最大值或最大值的一半时，该位被设置。
23	RXWDOGFIS	MMC 接收看门狗错误帧计数器中断状态 当 rxwatchdog 错误计数器达到最大值或最大值的一半时，该位被设置。
22	RXVLANGBFIS	MMC 接收 VLAN 好帧和坏帧计数器中断状态 当 rxvlanframes_gb 计数器达到最大值或最大值的一半时，该位被设置。
21	RXFOVFIS	MMC 接收 FIFO 溢出帧计数器中断状态 当 rxfifooverflow 计数器达到最大值或最大值的一半时，该位被设置。
20	RXPAUSFIS	MMC 接收暂停帧计数器中断状态 当 rxpauseframes 计数器达到最大值或最大值的一半时，会设置该位。
19	RXORANGEFIS	MMC 接收超出范围错误帧计数器中断状态。 当 rxoutofrangetype 计数器达到最大值或最大值的一半时，该位被设置。
18	RXLENERFIS	MMC 接收长度错误帧计数器中断状态 当 rxlengtherror 计数器达到最大值或最大值的一半时，该位被设置。
17	RXUCGFIS	MMC 接收单播良好帧计数器中断状态 当 rxunicastframes_g 计数器达到最大值或最大值的一半时，该位被设置。
16	RX1024TMAXOCTGBFIS	MMC 接收 1024 到最大八位字节好坏帧计数器中断状态。 当 rx1024tomaxoctets_gb 计数器达到最大值或最大值的一半时，会设置该位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15	RX512T1023OCTGBFIS	MMC 接收 512 到 1023 个八位字节好坏帧计数器中断状态 当 rx512to1023octets_gb 计数器达到最大值或最大值的一半时，会设置该位。
14	RX256T511OCTGBFIS	MMC 接收 256 到 511 个八位字节好坏帧计数器中断状态 当 rx256to511octets_gb 计数器达到最大值或最大值的一半时，会设置该位。
13	RX128T255OCTGBFIS	MMC 接收 128 到 255 个八位字节好坏帧计数器中断状态 当 rx128to255octets_gb 计数器达到最大值或最大值的一半时，会设置该位。
12	RX65T127OCTGBFIS	MMC 接收 65 到 127 个八位字节好坏帧计数器中断状态 当 rx65to127octets_gb 计数器达到最大值或最大值的一半时，会设置该位。
11	RX64OCTGBFIS	MMC 接收 64 个八位字节好坏帧计数器中断状态 当 rx64octets_gb 计数器达到最大值或最大值的一半时，会设置该位。
10	RXOSIZEGFIS	MMC 接收超大好帧计数器中断状态 当 rxoversize_g 计数器达到最大值或最大值的一半时，该位被设置
9	RXUSIZEGFIS	MMC 接收尺寸过小良好帧计数器中断状态 当 rxundersize_g 计数器达到最大值或最大值的一半时，该位被设置。
8	RXJABERFIS	MMC 接收 Jabber 错误帧计数器中断状态 当 rxjabbererror 计数器达到最大值或最大值的一半时，该位被设置。
7	RXRUNTFIS	MMC 接收矮帧计数器中断状态 当 rxrunterror 计数器达到最大值或最大值的一半时，该位被设置
6	RXALGNERFIS	MMC 接收对齐错误帧计数器中断状态 当 rxalignmenterror 计数器达到最大值或最大值的一半时，该位被设置。
5	RXCRCERFIS	MMC 接收 CRC 错误帧计数器中断状态 当 rxcrcerror 计数器达到最大值或最大值的一半时，该位被设置
4	RXMCGFIS	MMC 接收多播良好帧计数器中断状态 当 rxmulticastframes_g 计数器达到最大值或最大值的一半时，设置该位。
3	RXBCGFIS	MMC 接收广播良好帧计数器中断状态 当 rxbroadcastframes_g 计数器达到最大值或最大值的一半时，该位被设置。
2	RXGOCTIS	MMC 接收良好八位字节计数器中断状态 当 rxoctetcount_g 计数器达到最大值或最大值的一半时，该位被设置

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	RXGBOCTIS	MMC 收到良好的坏八位字节计数器中断状态 当 rxoctetcount_gb 计数器达到最大值或最大值的一半时，该位被设置。
0	RXGBFRMIS	MMC 接收好坏帧计数器中断状态 当 rxframecount_gb 计数器达到最大值或最大值的一半时，该位被设置。

MMC_INTR_RX 位域

55.7.23 MMC_INTR_TX (0x108)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TXOSIZEGFIS	TXVLANGFIS	TXPAUSFIS	TXEXDEFFIS	TXGFRMIS	TXGOCTIS	TXCARERFIS	TXEXCOLFIS	TXLATCOLFIS	TXDEFFIS	TXMCOLGFIS	TXSCOLGFIS	TXUFLOWERFIS	TXBCGBFIS	TXMCGBFIS	TXUCGBFIS	TX1024TMAXOCTGBFIS	TX512T1023OCTGBFIS	TX256T511OCTGBFIS	TX128T255OCTGBFIS	TX65T127OCTGBFIS	TX64OCTGBFIS	TXMCGFIS	TXBCGFIS	TXGBFRMIS	TXGBOCTIS
N/A						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

MMC_INTR_TX [31:0]

位域	名称	描述
25	TXOSIZEGFIS	MMC 传输超大好帧计数器中断状态 当 txoversize_g 计数器达到最大值或最大值的一半时，该位被设置。
24	TXVLANGFIS	MMC 传输 VLAN 良好帧计数器中断状态 当 txvlanframes_g 计数器达到最大值或最大值的一半时，该位被设置。
23	TXPAUSFIS	MMC 传输暂停帧计数器中断状态 当 txpauseframeserror 计数器达到最大值或最大值的一半时，该位被设置。
22	TXEXDEFFIS	MMC 传输过多延迟帧计数器中断状态 当 txexcessdef 计数器达到最大值或最大值的一半时，该位被设置。
21	TXGFRMIS	MMC 传输良好帧计数器中断状态 当 txframecount_g 计数器达到最大值或最大值的一半时，该位被设置。
20	TXGOCTIS	MMC 传输良好八位字节计数器中断状态 当 txoctetcount_g 计数器达到最大值或最大值的一半时，该位被设置。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
19	TXCARERFIS	MMC 传输载波错误帧计数器中断状态 当 txcarriererror 计数器达到最大值或最大值的一半时，该位被设置。
18	TXEXCOLFIS	MMC 发送过度冲突帧计数器中断状态 当 txexessecol 计数器达到最大值或最大值的一半时，该位被设置
17	TXLATCOLFIS	MMC 传输延迟冲突帧计数器中断状态 当 txlatecol 计数器达到最大值的一半或最大值时，设置此位。
16	TXDEFFIS	MMC 传输延迟帧计数器中断状态 当 txdeferred 计数器达到最大值的一半或最大值时设置此位
15	TXMCOLGFIS	MMC 传输多重冲突良好帧计数器中断状态 当 txmulticol_g 计数器达到最大值的一半或最大值时，设置此位。
14	TXSCOLGFIS	MMC 传输单冲突良好帧计数器中断状态 当 txsinglecol_g 计数器达到最大值的一半或最大值时，设置此位。
13	TXUFLOWERFIS	MMC 传输下溢错误帧计数器中断状态 当 txunderflowerror 计数器达到最大值的一半或最大值时，设置此位。
12	TXBCGBFIS	MMC 传输广播好坏帧计数器中断状态 当 TXBU gb 计数器达到最大值或最大值的一半时，设置此位。
11	TXMCGBFIS	MMC 传输多播好坏帧计数器中断状态 当 txmulticastframes_gb 计数器达到最大值的一半或最大值时，设置该位。
10	TXUCGBFIS	MMC 传输单播好坏帧计数器中断状态 当 TXUNICASTU gb 计数器达到最大值或最大值的一半时，设置此位
9	TX1024TMAXOCTGBFIS	MMC 传输 1024 到最大八位字节好坏帧计数器中断状态 当 TX1024TOMAXOCETS_gb 计数器达到最大值或最大值的一半时，设置此位。
8	TX512T1023OCTGBFIS	MMC 传输 512 到 1023 八位字节好坏帧计数器中断状态 当 TX512 至 1023 八位字节 _gb 计数器达到最大值或最大值的一半时，设置此位
7	TX256T511OCTGBFIS	MMC 传输 256 到 511 八位字节好坏帧计数器中断状态 当 TX256 至 511Octets_gb 计数器达到最大值或最大值的一半时，设置此位。
6	TX128T255OCTGBFIS	MMC 传输 128 到 255 八位字节好坏帧计数器中断状态 当 tx128to255octets_gb 计数器达到最大值或最大值的一半时，设置此位。
5	TX65T127OCTGBFIS	MMC 传输 65 到 127 八位字节好坏帧计数器中断状态 当 TX65to127 八位字节 _gb 计数器达到最大值的一半时，以及达到最大值时，设置此位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4	TX64OCTGBFIS	MMC 传输 64 个八位字节好坏帧计数器中断状态 当 tx64octets_gb 计数器达到最大值的一半或最大值时，设置此位。
3	TXMCGFIS	MMC 传输多播良好帧计数器中断状态 当 txmulticastframes\u g 计数器达到最大值的一半或最大值时，设置此位
2	TXBCGFIS	MMC 传输广播良好帧计数器中断状态 当 txbroadcastframes__g 计数器达到最大值的一半或最大值时，设置此位
1	TXGBFRMIS	MMC 传输好坏帧计数器中断状态 当 txframecount_gb 计数器达到最大值的一半或最大值时，设置此位。
0	TXGBOCTIS	MMC 传输良好不良八位字节计数器中断状态 当 TXOTETCOUNT_gb 计数器达到最大值的一半或最大值时，设置此位

MMC_INTR_TX 位域

55.7.24 MMC_INTR_MASK_RX (0x10C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						RXCTRLFIM	RXRCVERRFIM	RXWDOGFIM	RXVLANGBFIM	RXFOVFIM	RXPAUSFIM	RXORANGEFIM	RXLENERFIM	RXUCGFIM	RX1024TMAXOCTGBFIM	RX512T1023OCTGBFIM	RX256T511OCTGBFIM	RX128T255OCTGBFIM	RX65T127OCTGBFIM	RX64OCTGBFIM	RXOSIZEGFIM	RXUSIZEGFIM	RXJABERFIM	RXRUNTFIM	RXALGNERFIM	RXCRCERFIM	RXMCGFIM	RXBCGFIM	RXGOCTIM	RXGBOCTIM	RSVD
N/A						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

MMC_INTR_MASK_RX [31:0]

位域	名称	描述
25	RXCTRLFIM	MMC 接收控制帧计数器中断掩码 当 rxctrlframes_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
24	RXRCVERRFIM	MMC 接收错误帧计数器中断掩码 当 rxrcverror 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
23	RXWDOGFIM	MMC 接收看门狗错误帧计数器中断掩码 当 rxwatchdog 计数器达到最大值的一半或最大值时，设置该位会屏蔽中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22	RXVLANGBFIM	MMC 接收 VLAN 好坏帧计数器中断掩码 设置此位会在 RxVLANU gb 计数器达到最大值或最大值的一半时屏蔽中断
21	RXFOVFIM	MMC 接收 FIFO 溢出帧计数器中断掩码 当 rxfifooverflow 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
20	RXPAUSFIM	MMC 接收暂停帧计数器中断掩码 当 rxpauseframes 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
19	RXORANGEFIM	MMC 接收超出范围错误帧计数器中断掩码 当 RxOutofranGetType 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
18	RXLENERFIM	MMC 接收长度错误帧计数器中断掩码 当 rxlengtherror 计数器达到最大值的一半或最大值时，设置该位会屏蔽中断
17	RXUCGFIM	MMC 接收单播良好帧计数器中断掩码 当 rxunicastframes__g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
16	RX1024TMAXOCTGBFIM	MMC 接收 1024 到最大八位字节好坏帧计数器中断掩码。 当 RX1024TOMAXOCETS_gb 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
15	RX512T1023OCTGBFIM	MMC 接收 512 到 1023 八位字节好坏帧计数器中断掩码 当 RX512 至 1023 八位字节 _gb 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
14	RX256T511OCTGBFIM	MMC 接收 256 到 511 八位字节好坏帧计数器中断掩码 当 rx256to511octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
13	RX128T255OCTGBFIM	MMC 接收 128 到 255 个八位字节好坏帧计数器中断掩码 当 rx128to255octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
12	RX65T127OCTGBFIM	MMC 接收 65 至 127 八位字节好坏帧计数器中断掩码 当 RX65to127 八位字节 _gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
11	RX64OCTGBFIM	“MMC 接收 64 个八位字节好坏帧计数器中断掩码 当 rx64octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
10	RXOSIZEGFIM	MMC 接收超大良好帧计数器中断掩码 当 RxVersionize_g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9	RXUSIZEGFIM	MMC 接收尺寸过小的良好帧计数器中断掩码 当 rxundersize_g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
8	RXJABERFIM	MMC 接收 Jabber 错误帧计数器中断掩码 当 RXJABBERROR 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
7	RXRUNTFIM	MMC 接收短帧计数器中断掩码 当 rxrunterror 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
6	RXALGNERFIM	MMC 接收对齐错误帧计数器中断掩码 设置此位会在 RXAalignmentError 计数器达到最大值的一半或最大值时屏蔽中断
5	RXCRCERFIM	MMC 接收 CRC 错误帧计数器中断掩码 当 RxRCERROR 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
4	RXMCGFIM	MMC 接收多播良好帧计数器中断掩码 当 rxmulticastframes_g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
3	RXBCGFIM	MMC 接收广播良好帧计数器中断掩码 当 rxbroadcastframes__g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
2	RXGOCTIM	MMC 接收良好的八位计数器中断掩码 当 rxoctetcount_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
1	RXGBOCTIM	MMC 接收好坏八位计数器中断掩码。 当 rxoctetcount_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断

MMC_INTR_MASK_RX 位域

55.7.25 MMC_INTR_MASK_TX (0x110)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						TXOSIZEGFIM	TXVLANGFIM	TXPAUSFIM	TXEXDEFFIM	TXGFRMIM	TXGOCTIM	TXCARERFIM	TXEXCOLFIM	TXLATCOLFIM	TXDEFFIM	TXMCOLGFIM	TXSCOLGFIM	TXUFLOWERFIM	TXBCGBFIM	TXMCGBFIM	TXUCGBFIM	TX1024TMAXOCTGBFIM	TX512T1023OCTGBFIM	TX256T511OCTGBFIM	TX128T255OCTGBFIM	TX65T127OCTGBFIM	TX64OCTGBFIM	TXMCGFIM	TXBCGFIM	TXGBFRMIM	TXGBOCTIM
N/A						RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

MMC_INTR_MASK_TX [31:0]

位域	名称	描述
25	TXOSIZEGFIM	MMC 传输超大良好帧计数器中断掩码 当 txoversize_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
24	TXVLANGFIM	MMC 传输 VLAN 良好帧计数器中断掩码 当 TXVLAN 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
23	TXPAUSFIM	MMC 传输暂停帧计数器中断掩码 当 txpauseframes 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
22	TXEXDEFFIM	MMC 传输过度延迟帧计数器中断掩码 当 txexcessdef 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
21	TXGFRMIM	MMC 传输良好的帧计数器中断掩码 当 txframecount_g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
20	TXGOCTIM	MMC 传输良好八位计数器中断掩码 当 TXOTETCOUNT_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断。
19	TXCARERFIM	MMC 传输载波错误帧计数器中断掩码 当 txcarriererror 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
18	TXEXCOLFIM	MMC 传输过度冲突帧计数器中断掩码 当 txexcesscol 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
17	TXLATCOLFIM	MMC 传输延迟冲突帧计数器中断掩码 当 txlatecol 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
16	TXDEFFIM	MMC 传输延迟帧计数器中断掩码 设置此位会在 txdeferred 计数器达到最大值的一半或最大值时屏蔽中断
15	TXMCOLGFIM	MMC 传输多重冲突良好帧计数器中断掩码 当 txmulticol_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
14	TXSCOLGFIM	MMC 传输单冲突良好帧计数器中断掩码 当 txsinglecol_g 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
13	TXUFLOWERFIM	MMC 传输下溢错误帧计数器中断掩码 当 txunderflowerror 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
12	TXBCGBFIM	MMC 传输广播好坏帧计数器中断掩码 当 TXBROADCASTU gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
11	TXMCGBFIM	MMC 传输多播好坏帧计数器中断掩码 当 txmulticastframes_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
10	TXUCGBFIM	MMC 传输单播好坏帧计数器中断掩码 当 txunicastframes_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
9	TX1024TMAXOCTGBFIM	输 1024 到最大八位字节好坏帧计数器中断掩码 当 TX1024TOMAXOCETS_gb 计数器达到最大值或最大值的一半时，设置该位会屏蔽中断
8	TX512T1023OCTGBFIM	MMC 传输 512 到 1023 八位字节好坏帧计数器中断掩码 当 tx512to1023octets_gb 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
7	TX256T511OCTGBFIM	MMC 传输 256 到 511 八位字节好坏帧计数器中断掩码 当 tx256to511octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
6	TX128T255OCTGBFIM	MMC 传输 128 到 255 八位字节好坏帧计数器中断掩码 当 tx128to255octets_gb 计数器达到最大值的一半或最大值时，设置此位会屏蔽中断
5	TX65T127OCTGBFIM	MMC 传输 65 到 127 八位字节好坏帧计数器中断掩码 当 tx65to127octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
4	TX64OCTGBFIM	MMC 传输 64 个八位字节好坏帧计数器中断掩码 当 tx64octets_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
3	TXMCGFIM	MMC 传输多播良好帧计数器中断掩码 当 txmulticastframes_g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
2	TXBCGFIM	MMC 传输广播良好帧计数器中断掩码 当 txbroadcastframes__g 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断
1	TXGBFRMIM	MMC 传输好坏帧计数器中断掩码 当 txframecount_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	TXGBOCTIM	MMC 传输好坏八位计数器中断掩码 当 TXOTETCOUNT_gb 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断

MMC_INTR_MASK_TX 位域

55.7.26 TX64OCTETS_GB (0x124)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX64OCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度为 64 字节的好帧和坏帧的数量，不包括前导和重试帧。

TX64OCTETS_GB 位域

55.7.27 TX65TO127OCTETS_GB (0x128)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX65TO127OCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度在 65 到 127（含）字节之间的好帧和坏帧的数量，不包括前导和重试帧。

TX65TO127OCTETS_GB 位域

55.7.28 TX128TO255OCTETS_GB (0x12C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX128TO255OCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度在 128 到 255（含）字节之间的好帧和坏帧的数量，不包括前导和重试帧

TX128TO255OCTETS_GB 位域

55.7.29 TX256TO511OCTETS_GB (0x130)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX256TO511OCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度在 256 到 511（含）字节之间的好帧和坏帧的数量，不包括前导和重试帧

TX256TO511OCTETS_GB 位域

55.7.30 TX512TO1023OCTETS_GB (0x134)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX512TO1023OCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度在 512 到 1,023（含）字节之间的好帧和坏帧的数量，不包括前导和重试帧

TX512TO1023OCTETS_GB 位域

55.7.31 TX1024TOMAXOCTETS_GB (0x138)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TX1024TOMAXOCTETS_GB [31:0]

位域	名称	描述
31-0	FRMCNT	传输的长度在 1,024 和 maxsize（含）字节之间的好帧和坏帧的数量，不包括前导和重试帧

TX1024TOMAXOCTETS_GB 位域

55.7.32 RXFRAMECOUNT_GB (0x180)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RXFRAMECOUNT_GB [31:0]

位域	名称	描述
31-0	FRMCNT	收到的好帧和坏帧的数量

RXFRAMECOUNT_GB 位域

55.7.33 MMC_IPC_INTR_MASK_RX (0x200)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															RXIPV4GFIM
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

MMC_IPC_INTR_MASK_RX [31:0]

位域	名称	描述
0	RXIPV4GFIM	MMC 接收 IPV4 良好帧计数器中断掩码 当 rxipv4_gd_frms 计数器达到最大值或最大值的一半时，设置此位会屏蔽中断

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

MMC_IPC_INTR_MASK_RX 位域

55.7.34 MMC_IPC_INTR_RX (0x208)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															RXIPV4GFIS
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

MMC_IPC_INTR_RX [31:0]

位域	名称	描述
0	RXIPV4GFIS	MMC 接收 IPV4 良好帧计数器中断状态 当 rxipv4_gd_frms 计数器达到最大值或最大值的一半时，会设置该位

MMC_IPC_INTR_RX 位域

55.7.35 RXIPV4_GD_FMS (0x210)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FRMCNT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RXIPV4_GD_FMS [31:0]

位域	名称	描述
31-0	FRMCNT	使用 TCP、UDP 或 ICMP 负载接收的良好 IPv4 数据报的数量

RXIPV4_GD_FMS 位域

55.7.36 L3_L4_CFG[L3_L4_CTRL] (0x400 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										L4DPIM0	L4DPM0	L4SPIM0	L4SPM0	RSVD	L4PEN0	L3HDBM0					L3HSBM0					L3DAIM0	L3DAM0	L3SAIM0	L3SAM0	RSVD	L3PEN0
N/A										RW	RW	RW	RW	N/A	RW	RW					RW					RW	RW	RW	RW	N/A	RW

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

L3_L4_CFG[L3_L4_CTRL] [31:0]

位域	名称	描述
21	L4DPIM0	第 4 层目标端口反向匹配使能 设置时，该位表示第 4 层目标端口号字段启用反向匹配。复位时，该位表示启用了第 4 层目标端口号字段以实现完美匹配。 该位仅在位 20 (L4DPM0) 设置为高时有效且适用。
20	L4DPM0	第 4 层目标端口匹配使能 设置时，该位表示第 4 层目标端口号字段已启用以进行匹配。重置时，MAC 会忽略第 4 层目标端口号字段以进行匹配。
19	L4SPIM0	第 4 层源端口反向匹配使能 设置时，该位表示第 4 层源端口号字段启用反向匹配。复位时，该位表示启用了第 4 层源端口号字段以进行完美匹配。 该位仅在位 18 (L4SPM0) 设置为高时有效且适用
18	L4SPM0	第 4 层源端口匹配使能 设置时，该位表示第 4 层源端口号字段已启用以进行匹配。重置时，MAC 会忽略第 4 层源端口号字段进行匹配
16	L4PEN0	第 4 层协议启用 设置时，该位表示使用 UDP 帧的源和目标端口号字段进行匹配。复位时，该位表示 TCP 帧的源和目标端口号字段用于匹配。 第 4 层匹配仅在 L4SPM0 或 L4DPM0 位设置为高时完成
15-11	L3HDBM0	第 3 层 IP DA 更高位匹配 IPv4 帧：该字段包含在 IPv4 帧中匹配的 IP 目标地址的较高位数。以下列表描述了该字段的值： - 0：没有位被屏蔽。 - 1：LSb[0] 被屏蔽。 - 2：两个 LSb [1:0] 被屏蔽。 - ... - 31：屏蔽除 MSb 之外的所有位。 IPv6 Frames：该字段的 Bits [12:11] 对应 L3HSBM0 的 Bits [6:5]，表示在 IPv6 帧中被屏蔽的 IP Source 或 Destination Address 的低位位数。 以下列表描述了 L3HDBM0[1:0] 和 L3HSBM0 位的串联值： - 0：没有位被屏蔽。 - 1：LSb[0] 被屏蔽。 - 2：两个 LSb [1:0] 被屏蔽。 …… - 127：除 MSb 外的所有位都被屏蔽。仅当 L3DAM0 或 L3SAM0 设置为高时，此字段才有效且适用

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10-6	L3HSBM0	第 3 层 IP SA 更高位匹配 IPv4 帧：该字段包含被屏蔽以在 IPv4 帧中匹配的 IP 源地址的低位位数。以下列表描述了该字段的值： - 0：没有位被屏蔽。 - 1：LSb[0] 被屏蔽。 - 2：两个 LSb [1:0] 被屏蔽。- ... - 31：屏蔽除 MSb 之外的所有位。 IPv6 帧：该字段包含该字段的 Bits [4:0]，该字段指示 IPv6 帧中匹配的 IP Source 或 Destination Address 的较高比特数。 仅当 L3DAM0 或 L3SAM0 设置为高时，此字段才有效且适用
5	L3DAIM0	第 3 层 IP DA 反向匹配使能 设置时，该位表示启用了第 3 层 IP 目标地址字段以进行反向匹配。 复位时，该位表示启用了第 3 层 IP 目标地址字段以实现完美匹配。该位仅在位 4 (L3DAM0) 设置为高时有效且适用
4	L3DAM0	第 3 层 IP DA 匹配启用 设置时，该位表示启用第 3 层 IP 目标地址字段以进行匹配。 重置时，MAC 忽略第 3 层 IP 目标地址字段进行匹配。 注意：当设置了位 0 (L3PEN0) 时，您应该设置此位或位 2 (L3SAM0)，因为可以检查 IPv6 DA 或 SA 以进行过滤
3	L3SAIM0	第 3 层 IP SA 反向匹配启用 设置时，该位表示启用了第 3 层 IP 源地址字段以进行反向匹配。 复位时，该位表示启用了第 3 层 IP 源地址字段以进行完美匹配。 该位仅在位 2 (L3SAM0) 设置为高时有效且适用
2	L3SAM0	第 3 层 IP SA 匹配启用 设置时，该位表示启用第 3 层 IP 源地址字段以进行匹配。重置时，MAC 会忽略第 3 层 IP 源地址字段进行匹配
0	L3PEN0	第 3 层协议启用 设置时，该位表示为 IPv6 帧启用第 3 层 IP 源或目标地址匹配。 复位时，该位表示为 IPv4 帧启用了第 3 层 IP 源或目标地址匹配。 第 3 层匹配仅在 L3SAM0 或 L3DAM0 位设置为高时完成

L3_L4_CFG[L3_L4_CTRL] 位域

55.7.37 L3_L4_CFG[L4_ADDR] (0x404 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L4DP0																L4SP0															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

L3_L4_CFG[L4_ADDR] [31:0]

位域	名称	描述
31-16	L4DP0	第 4 层目的端口号字段 当第 16 位 (L4PEN0) 复位且第 20 位 (L4DPM0) 在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含要与 IPv4 或 IPv6 中的 TCP 目标端口号字段匹配的值帧。 当第 16 位（L4PEN0）和第 20 位（L4DPM0）在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含要与 IPv4 或 IPv6 帧中的 UDP 目标端口号字段匹配的值
15-0	L4SP0	第 4 层源端口号字段 当第 16 位 (L4PEN0) 复位且第 20 位 (L4DPM0) 在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含要与 IPv4 或 IPv6 中的 TCP 源端口号字段匹配的值帧。 当第 16 位（L4PEN0）和第 20 位（L4DPM0）在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含要与 IPv4 或 IPv6 帧中的 UDP 源端口号字段匹配的值。

L3_L4_CFG[L4_ADDR] 位域

55.7.38 L3_L4_CFG[L3_ADDR_0] (0x410 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L3A00																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

L3_L4_CFG[L3_ADDR_0] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	L3A00	第 3 层地址 0 字段 当寄存器 256（第 3 层和第 4 层控制寄存器 0）中的位 0 (L3PEN0) 和位 2 (L3SAM0) 设置时，该字段包含要与 IP 源地址字段的位 [31:0] 匹配的值 IPv6 帧。 当在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置位 0 (L3PEN0) 和位 4 (L3DAM0) 时，该字段包含与 IP 目标地址字段的位 [31:0] 匹配的值 IPv6 帧。 当第 0 位 (L3PEN0) 复位且第 2 位 (L3SAM0) 在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时，该字段包含要与 IPv4 帧中的 IP 源地址字段匹配的值

L3_L4_CFG[L3_ADDR_0] 位域

55.7.39 L3_L4_CFG[L3_ADDR_1] (0x414 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L3A10																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

L3_L4_CFG[L3_ADDR_1] [31:0]

位域	名称	描述
31-0	L3A10	第 3 层地址 1 字段 当寄存器 256（第 3 层和第 4 层控制寄存器 0）中的位 0 (L3PEN0) 和位 2 (L3SAM0) 设置时，该字段包含与 IP 源地址字段的位 [63:32] 匹配的值 IPv6 帧。 当在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置位 0 (L3PEN0) 和位 4 (L3DAM0) 时，该字段包含与 IP 目标地址字段的位 [63:32] 匹配的值 IPv6 帧。 当第 0 位 (L3PEN0) 复位且第 4 位 (L3DAM0) 在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时，该字段包含要与 IPv4 帧中的 IP 目标地址字段匹配的值

L3_L4_CFG[L3_ADDR_1] 位域

55.7.40 L3_L4_CFG[L3_ADDR_2] (0x418 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L3A20																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

L3_L4_CFG[L3_ADDR_2] [31:0]

位域	名称	描述
31-0	L3A20	第 3 层地址 2 字段 当寄存器 256（第 3 层和第 4 层控制寄存器 0）中的位 0 (L3PEN0) 和位 2 (L3SAM0) 设置时，该字段包含与 IP 源地址字段的位 [95:64] 匹配的值 IPv6 帧。 当在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置位 0 (L3PEN0) 和位 4 (L3DAM0) 时，该字段包含与 IP 目标地址字段中的位 [95:64] 匹配的值 IPv6 帧。 当寄存器 256（第 3 层和第 4 层控制寄存器 0）中的位 0 (L3PEN0) 复位时，不使用该寄存器

L3_L4_CFG[L3_ADDR_2] 位域

55.7.41 L3_L4_CFG[L3_ADDR_3] (0x41C + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
L3A30																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

L3_L4_CFG[L3_ADDR_3] [31:0]

位域	名称	描述
31-0	L3A30	第 3 层地址 3 字段 当第 0 位（L3PEN0）和第 2 位（L3SAM0）在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含要与寄存器的位 [127:96] 匹配的值 IPv6 帧中的 IP 源地址字段。 当第 0 位（L3PEN0）和第 4 位（L3DAM0）在寄存器 256（第 3 层和第 4 层控制寄存器 0）中设置时， 该字段包含与 IP 目标地址字段的位 [127:96] 匹配的值 IPv6 帧。 当寄存器 256（第 3 层和第 4 层控制寄存器 0）中的位 0（L3PEN0）复位时，不使用该寄存器

L3_L4_CFG[L3_ADDR_3] 位域

55.7.42 VLAN_TAG_INC_RPL (0x584)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												CSVL	VLP	VLC		VLT															
N/A												RW	RW	RW		RW															
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VLAN_TAG_INC_RPL [31:0]

位域	名称	描述
19	CSVL	C-VLAN 或 S-VLAN 当该位被设置时，S-VLAN 类型 (0x88A8) 被插入或替换在传输帧的第 13 和 14 字节中。当该位复位时，C-VLAN 类型 (0x8100) 被插入或替换到传输的帧中
18	VLP	VLAN 优先级控制 当该位被设置时，控制位 [17:16] 用于 VLAN 的删除、插入或替换。当该位复位时，将使用 mti_vlan_ctrl_i 控制输入，并忽略位 [17:16]
17-16	VLC	传输帧中的 VLAN 标记控制 - 2’b00：无 VLAN 标记删除、插入或替换 - 2’b01: VLAN tag delete MAC 删除所有传输的带有 VLAN tag 的帧的 VLAN 类型（字节 13 和 14）和 VLAN 标记（字节 15 和 16）。 - 2’b10: VLAN 标签插入 MAC 在第 13 和 14 字节插入类型值 (0x8100/0x88a8) 后， 在帧的第 15 和 16 字节插入 VLT。此操作对所有传输的帧执行，无论它们是否已经有一个 VLAN 标签。 - 2’b11：VLAN 标记替换 MAC 替换所有 VLAN 类型传输帧的第 15 和 16 字节中的 VLT（第 13 和 14 字节为 0x8100/0x88a8）。 注意：对此字段的更改仅在帧开始时生效。 如果在传输帧时写入此寄存器字段，则只有后续帧可以使用更新后的值，即当前帧不使用更新后的值
15-0	VLT	用于传输帧的 VLAN 标记 该字段包含要插入或替换的 VLAN 标记的值。 仅当传输线路处于非活动状态或在初始化阶段时才必须更改该值。 Bits[15:13] 是用户优先级，Bit 12 是 CFI/DEI，Bits[11:0] 是 VLAN 标签的 VID 字段。

VLAN_TAG_INC_RPL 位域

55.7.43 VLAN_HASH (0x588)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																VLHT															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VLAN_HASH [31:0]

位域	名称	描述
15-0	VLHT	VLAN 哈希表 该字段包含 16 位 VLAN 哈希表

VLAN_HASH 位域

55.7.44 TS_CTRL (0x700)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			ATSEN3	ATSEN2	ATSEN1	ATSEN0	ATSFC	RSVD					TSENMACADDR	SNAPTYPSEL		TSMSTRENA	TSEVNTENA	TSIPV4ENA	TSIPV6ENA	TSIPENA	TSVER2ENA	TSCTRLSSR	TSENALL	RSVD		TSADDREG	TSTRIG	TSUPDT	TSINIT	TSCFUPDT	TSENA
N/A			RW	RW	RW	RW	RW	N/A					RW	RW		RW	RW	RW	RW	RW	RW	RW	RW	N/A		RW	RW	RW	RW	RW	RW
x	x	x	0	0	0	0	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0

TS_CTRL [31:0]

位域	名称	描述
28	ATSEN3	辅助快照 3 启用 该字段控制捕获辅助快照触发器 3。当该位被设置时，ptp_aux_trig_i[3] 输入上的事件的辅助快照被启用。当该位复位时，该输入上的事件将被忽略。 如果在内核配置期间未选择 Add IEEE 1588 Auxiliary Snapshot 选项或在 Number of IEEE 1588 Auxiliary Snapshot Inputs 选项中选择的数量小于四，则保留该位。
27	ATSEN2	辅助快照 2 启用 该字段控制捕获辅助快照触发器 2。当该位被设置时，ptp_aux_trig_i[2] 输入上的事件的辅助快照被启用。当该位复位时，该输入上的事件将被忽略。 如果在内核配置期间未选择 Add IEEE 1588 Auxiliary Snapshot 选项或在 Number of IEEE 1588 Auxiliary Snapshot Inputs 选项中选择的数量小于 3，则保留该位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
26	ATSEN1	辅助快照 1 启用 该字段控制捕获辅助快照触发器 1。当该位被设置时，ptp_aux_trig_i[1] 输入上的事件的辅助快照被启用。当该位复位时，该输入上的事件将被忽略。 如果在内核配置期间未选择 Add IEEE 1588 Auxiliary Snapshot 选项或在 Number of IEEE 1588 Auxiliary Snapshot Inputs 选项中选择的数量小于 2，则保留该位。
25	ATSEN0	辅助快照 0 启用 该字段控制捕获辅助快照触发器 0。当该位被设置时，ptp_aux_trig_i[0] 输入上的事件的辅助快照被启用。当此位复位时，此输入上的事件将被忽略
24	ATSFC	辅助快照 FIFO 清除 设置后，它会重置辅助快照 FIFO 的指针。当指针复位且 FIFO 为空时，该位被清除。当该位为高时，辅助快照存储在 FIFO 中。 如果在内核配置期间未选择 Add IEEE 1588 Auxiliary Snapshot 选项，则保留该位
18	TSENMACADDR	为 PTP 帧过滤启用 MAC 地址 设置后，当 PTP 通过以太网直接发送时，DA MAC 地址（匹配任何 MAC 地址寄存器）用于过滤 PTP 帧
17-16	SNAPTYPSEL	选择用于拍摄快照的 PTP 数据包 这些位以及位 15 和 14 决定需要为其拍摄快照的 PTP 数据包类型集
15	TSMSTRENA	为与 Master 相关的消息启用快照 设置后，仅为与主节点相关的消息拍摄快照。否则，为与从节点相关的消息拍摄快照
14	TSEVNTENA	为事件消息启用时间戳快照 设置后，仅为事件消息（SYNC、Delay_Req、Pdelay_Req 或 Pdelay_Resp）拍摄时间戳快照。 重置时，将为除 Announce、Management 和 Signaling 之外的所有消息拍摄快照
13	TSIPV4ENA	启用对通过 IPv4-UDP 发送的 PTP 帧的处理 设置后，MAC 接收器处理封装在 UDP over IPv4 数据包中的 PTP 数据包。当该位清零时，MAC 将忽略通过 UDP-IPv4 数据包传输的 PTP。默认情况下设置此位。
12	TSIPV6ENA	启用对通过 IPv6-UDP 发送的 PTP 帧的处理 设置后，MAC 接收器处理封装在 UDP over IPv6 数据包中的 PTP 数据包。当该位清零时，MAC 将忽略通过 UDP-IPv6 数据包传输的 PTP
11	TSIPENA	通过以太网帧启用 PTP 处理 设置后，MAC 接收器处理直接封装在以太网帧中的 PTP 数据包。当该位清零时，MAC 将忽略 PTP over Ethernet 数据包

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10	TSVER2ENA	为版本 2 格式启用 PTP 数据包处理 设置后，将使用 1588 版本 2 格式处理 PTP 数据包。否则，将使用版本 1 格式处理 PTP 数据包
9	TSCTRLSSR	时间戳数字或二进制翻转控制 设置后，时间戳低寄存器在 0x3B9A_C9FF 值（即 1 纳秒精度）后翻转并增加时间戳（高）秒。复位时，亚秒寄存器的翻转值为 0x7FFF_FFFF。 必须根据 PTP 参考时钟频率和该位的值正确编程亚秒增量。
8	TSENALL	为所有帧启用时间戳 设置后，将为 MAC 接收的所有帧启用时间戳快照
5	TSADDREG	添加注册更新 设置后，时间戳加数寄存器的内容在 PTP 块中更新以进行精细校正。更新完成后，这将被清除。该寄存器位在设置之前应为零
4	TSTRIG	时间戳中断触发使能 设置后，当系统时间变得大于目标时间寄存器中写入的值时生成时间戳中断。该位在时间戳触发中断产生后复位
3	TSUPDT	时间戳更新 设置后，系统时间将更新（添加或减去）寄存器 452（系统时间 - 秒更新寄存器）和寄存器 453（系统时间 - 纳秒更新寄存器）中指定的值。 该位在更新前应读为零。当硬件更新完成时，该位复位。“时间戳高位字”寄存器（如果在内核配置期间启用）不会更新
2	TSINIT	时间戳初始化 设置后，系统时间将使用寄存器 452（系统时间 - 秒更新寄存器）和寄存器 453（系统时间 - 纳秒更新寄存器）中指定的值进行初始化（覆盖）。 该位在更新前应读为零。该位在初始化完成时复位。“时间戳高位字”寄存器（如果在内核配置期间启用）只能被初始化
1	TSCFUPDT	时间戳精细或粗略更新 设置时，该位表示系统时间更新应使用精细更新方法完成。重置时，它表示应使用 Coarse 方法完成系统时间戳更新
0	TSENA	时间戳启用 设置后，会为发送和接收帧添加时间戳。禁用时，不会为发送和接收帧添加时间戳，并且时间戳生成器也会暂停。 启用此模式后，您需要初始化 Timestamp（系统时间）。在接收端，只有设置了该位，MAC 才会处理 1588 帧

TS_CTRL 位域

55.7.45 SUB_SEC_INCR (0x704)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								SSINC							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

SUB_SEC_INCR [31:0]

位域	名称	描述
7-0	SSINC	亚秒增量值 该字段中编程的值在每个时钟周期（clk_ptp_i）与亚秒寄存器的内容累加。 例如，当 PTP 时钟为 50 MHz（周期为 20 ns）时， 当系统时间纳秒寄存器的精度为 1 ns [Bit 9 (TSCTRLSSR) 在寄存器 448 (Timestamp Control) 中设置时，您应该编程 20 (0x14) 登记）]。 当 TSCTRLSSR 清零时，纳秒寄存器的分辨率为 ~0.465ns。 在这种情况下，您应该编写一个由 20ns/0.465 导出的值 43 (0x2B)。

SUB_SEC_INCR 位域

55.7.46 SYST_SEC (0x708)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSS																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYST_SEC [31:0]

位域	名称	描述
31-0	TSS	时间戳（秒） 该字段的值表示 MAC 维护的系统时间的当前值，以秒为单位

SYST_SEC 位域

55.7.47 SYST_NSEC (0x70C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	TSSS																														

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A	RO																														
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYST_NSEC [31:0]

位域	名称	描述
30-0	TSSS	时间戳子秒 该字段中的值具有亚秒级的时间表示，精度为 0.46 ns。当第 9 位 (TSCTRLSSR) 在寄存器 448（时间戳控制寄存器）中设置时，每一位代表 1 ns，最大值为 0x3B9A_C9FF，之后它会翻转为零。

SYST_NSEC 位域

55.7.48 SYST_SEC_UPD (0x710)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSS																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYST_SEC_UPD [31:0]

位域	名称	描述
31-0	TSS	时间戳秒 此字段中的值表示要初始化或添加到系统时间的时间（以秒为单位）

SYST_SEC_UPD 位域

55.7.49 SYST_NSEC_UPD (0x714)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDSUB	TSSS																														
RW	RW																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYST_NSEC_UPD [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	ADDSUB	加减时间 当该位置位时，更新寄存器的内容减去时间值。当该位复位时，时间值与更新寄存器的内容相加。
30-0	TSSS	时间戳子秒 该字段中的值具有亚秒级的时间表示，精度为 0.46 ns。 当第 9 位 (TSCTRLSSR) 在寄存器 448（时间戳控制寄存器）中设置时，每一位代表 1 ns，编程值不应超过 0x3B9A_C9FF。

SYST_NSEC_UPD 位域

55.7.50 TS_ADDEND (0x718)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSAR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TS_ADDEND [31:0]

位域	名称	描述
31-0	TSAR	时间戳加法寄存器 该字段表示要添加到累加器寄存器以实现时间同步的 32 位时间值。

TS_ADDEND 位域

55.7.51 TGTTM_SEC (0x71C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSTR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TGTTM_SEC [31:0]

位域	名称	描述
31-0	TSTR	目标时间秒寄存器 该寄存器以秒为单位存储时间。当时间戳值匹配或超过两个目标时间戳寄存器时， 然后根据寄存器 459（PPS 控制寄存器）的位 [6:5]，MAC 启动或停止 PPS 信号输出并生成中断（如果启用）。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

TGTTM_SEC 位域

55.7.52 TGTTM_NSEC (0x720)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGTBUSY	TTSLO																														
RW	RW																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TGTTM_NSEC [31:0]

位域	名称	描述
31	TRGTBUSY	目标时间寄存器忙 当寄存器 459（PPS 控制寄存器）中的 PPSCMD 字段（位 [3:0]）被编程为 010 或 011 时，MAC 设置该位。 将 PPSCMD 字段编程为 010 或 011，指示 MAC 同步目标时间寄存器到 PTP 时钟域。MAC 在将目标时间寄存器同步到 PTP 时钟域后清除该位。当该位读为 1 时， 应用程序不得更新目标时间寄存器。否则，先前编程时间的同步将被破坏。当未选择启用灵活的每秒脉冲输出功能时，该位保留。
30-0	TTSLO	目标时间戳低寄存器 该寄存器以（有符号）纳秒为单位存储时间。 当时间戳的值与两个目标时间戳寄存器匹配时，然后根据寄存器 459（PPS 控制寄存器）中的 TRGTMODSEL0 字段（位 [6:5]），MAC 开始或停止 PPS 信号输出并产生中断（如果启用）。 当第 9 位（TSCTRLSSR）在寄存器 448（时间戳控制寄存器）中设置时，该值不应超过 0x3B9A_C9FF。 PPS 信号输出的实际开始或停止时间可能有高达一个单位的亚秒增量值的误差幅度。

TGTTM_NSEC 位域

55.7.53 SYSTM_H_SEC (0x724)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																TSHWR															
N/A																RW															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

SYSTM_H_SEC [31:0]

位域	名称	描述
15-0	TSHWR	时间戳高位字寄存器 该字段包含时间戳秒值的最高 16 位。 该寄存器是可选的，可以在内核配置期间使用 Enable IEEE 1588 Higher Word Register 选项进行选择。 直接写入寄存器初始化值。当系统时间 - 秒寄存器的 32 位溢出时，该寄存器会递增

SYSTM_H_SEC 位域

55.7.54 TS_STATUS (0x728)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		ATSNS					ATSSTM	RSVD				ATSSTN				RSVD						TSTRGTERR3	TSTARGT3	TSTRGTERR2	TSTARGT2	TSTRGTERR1	TSTARGT1	TSTRGTERR	AUXTSTRIG	TSTARGT	TSSOVF
N/A		RO					RO	N/A				RO				N/A						RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
x	x	0	0	0	0	0	0	x	x	x	x	0	0	0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0

TS_STATUS [31:0]

位域	名称	描述
29-25	ATSNS	辅助时间戳快照的数量 该字段表示 FIFO 中可用的快照数量。等于所选 FIFO 深度（4、8 或 16）的值表示辅助快照 FIFO 已满。 当辅助快照 FIFO 清除位被设置时，这些位被清除（到 00000）。 只有在内核配置期间选择了添加 IEEE 1588 辅助快照选项时，该位才有效。
24	ATSSTM	辅助时间戳快照触发器丢失 当辅助时间戳快照 FIFO 已满且外部触发已设置时，该位设置。这表示最新的快照未存储在 FIFO 中。只有在内核配置期间选择了添加 IEEE 1588 辅助快照选项时，该位才有效。
19-16	ATSSTN	辅助时间戳快照触发器标识符 这些位标识辅助快照寄存器中可用的时间戳适用的辅助触发输入。当同时置位不止一位时，表示相应的辅助触发在同一时钟采样。这些位仅在辅助快照的数量大于 1 时适用。为每个触发分配一位，如下表所示：- Bit 16：辅助触发 0 - Bit 17：辅助触发 1 - Bit 18：辅助触发 2 - Bit 19：辅助触发 3 软件可以读取该寄存器以找到获取时间戳时设置的触发器。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9	TSTRGTERR3	时间戳目标时间错误 当在寄存器 496 和寄存器 497 中编程的目标时间已经过去时，会设置该位。该位在被应用程序读取时被清除。
8	TSTARGT3	达到目标时间 PPS3 的时间戳目标时间 设置时，该位表示系统时间的值大于或等于寄存器 496（PPS3 目标时间高位寄存器）和寄存器 497（PPS3 目标时间低位寄存器）中指定的值。
7	TSTRGTERR2	
6	TSTARGT2	
5	TSTRGTERR1	
4	TSTARGT1	
3	TSTRGTERR	
2	AUXTSTRIG	
1	TSTARGT	
0	TSSOVF	

TS_STATUS 位域

55.7.55 PPS_CTRL (0x72C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	TRGTMODSEL3		RSVD		PPSCMD3			RSVD	TRGTMODSEL2		RSVD		PPSCMD2			RSVD	TRGTMODSEL1		RSVD		PPSCMD1			RSVD	TRGTMODSEL0		PPSEN0	PPSCTRLCMD0			
N/A	RW		N/A		WO			N/A	RW		N/A		WO			N/A	RW		N/A		WO			N/A	RW		RW	RW/WO			
x	0	0	x	x	0	0	0	x	0	0	x	x	0	0	0	x	0	0	x	x	0	0	0	x	0	0	0	0	0	0	0

PPS_CTRL [31:0]

位域	名称	描述
30-29	TRGTMODSEL3	PPS3 输出的目标时间寄存器模式 该字段指示 PPS3 输出信号的目标时间寄存器模式。该字段类似于 TRGTMODSEL0 字段。
26-24	PPSCMD3	灵活的 PPS3 输出控制 该字段控制灵活的 PPS3 输出 (ptp_pps_o[3]) 信号。该字段在功能上类似于 PPSCMD0[2:0]
22-21	TRGTMODSEL2	PPS2 输出的目标时间寄存器模式 该字段指示 PPS2 输出信号的目标时间寄存器模式。该字段类似于 TRGTMODSEL0 字段。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18-16	PPSCMD2	灵活的 PPS2 输出控制 该字段控制灵活的 PPS2 输出 (ptp_pps_o[2]) 信号。该字段在功能上类似于 PPSCMD0[2:0]。
14-13	TRGTMODSEL1	PPS1 输出的目标时间寄存器模式 该字段指示 PPS1 输出信号的目标时间寄存器模式。该字段类似于 TRGTMODSEL0 字段。
10-8	PPSCMD1	灵活的 PPS1 输出控制 该字段控制灵活的 PPS1 输出 (ptp_pps_o[1]) 信号。该字段在功能上类似于 PPSCMD0[2:0]。
6-5	TRGTMODSEL0	PPS0 输出的目标时间寄存器模式 此字段指示 PPS0 输出信号的目标时间寄存器模式： - 00：表示目标时间寄存器仅用于生成中断事件。 - 01：保留 - 10：表示目标时间寄存器被编程用于产生中断事件和开始或停止 PPS0 输出信号的产生。 - 11：表示目标时间寄存器仅用于启动或停止 PPS0 输出信号的生成。没有中断被断言。
4	PPSEN0	灵活的 PPS 输出模式启用 当设置为低时，位 [3:0] 用作 PPSCTRL（向后兼容）。当设置为高时，位 [3:0] 用作 PPSCMD。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
3-0	PPSCTRLCMD0	PPSCTRL0: PPS0 输出频率控制 该字段控制 PPS0 输出 (ptp_pps_o[0]) 信号的频率。PPSCTRL 的默认值为 0000，PPS 输出为每秒 1 个脉冲（宽度为 clk_ptp_i）。 对于 PPSCTRL 的其他值，PPS 输出成为以下频率的生成时钟： - 0001：二进制翻转为 2 Hz，数字翻转为 1 Hz。 - 0010：二进制翻转为 4 Hz，数字翻转为 2 Hz。 - 0011：二进制翻转为 8 Hz，数字翻转为 4 Hz。 - 0100：二进制翻转为 16 Hz，数字翻转为 8 Hz。- ... - 1111：二进制翻转为 32.768 KHz，数字翻转为 16.384 KHz。 注意：在二进制翻转模式下，PPS 输出 (ptp_pps_o) 在这些频率下的占空比为 50%。 在数字翻转模式下，PPS 输出频率是一个平均值。 实际时钟具有不同的频率，每秒同步一次。 例如：- 当 PPSCTRL = 0001 时，PPS (1 Hz) 的低周期为 537 ms，高周期为 463 ms - 当 PPSCTRL = 0010 时，PPS (2 Hz) 是一个序列： - 一个时钟 50% 占空比和 537 ms 周期 - 463 ms 周期的第二个时钟（268 ms 低电平和 195 ms 高电平） - 当 PPSCTRL = 0011 时，PPS (4 Hz) 是一个序列： - 三个 50% 占空比的时钟和 268 ms 周期 - 195 ms 周期的第四个时钟（低 134 ms，高 61 ms） —— PPSCMD0: 灵活 PPS0 输出控制 写入一个非零值将向 MAC 发起一个命令，命令传输到 PTP 时钟域后自动清零。此软件需确保写入时 PPSMCD 位全 0。 以下列表描述了 PPSMD0 的值： - 0000：无命令 - 0001: 启动单脉冲，此命令在指定的时间点（PPS0 目标时间寄存器），生成一个指定的脉冲宽度（PPS0 宽度寄存器）的单脉冲 - 0010：启动脉冲序列，此命令在指定的时间点（PPS0 目标时间寄存器），生成指定的脉冲宽度（PPS0 宽度寄存器）的脉冲序列，序列周期由 PPS0 间隔寄存器指定。脉冲序列会一直持续，直到停止命令。 - 0011：取消启动，如果系统时间还没到指定的时间点，则此命令取消起动单脉冲和起动脉冲序列（0001/0010） - 0100: 停止脉冲序列，此该命令在指定的时间点（PPS0 目标时间寄存器），停止正在运行的脉冲序列 - 0101：立即停止脉冲序列，此该命令立刻停止正在运行的脉冲序列 - 0110：取消停止脉冲序列，如果系统时间还没到指定的时间点，则此命令取消停止脉冲序列命令（0100），脉冲序列会一直持续。 - 其他：保留。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PPS_CTRL 位域

55.7.56 AUX_TS_NSEC (0x730)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																AUXTSLO															
N/A																RO															
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AUX_TS_NSEC [31:0]

位域	名称	描述
30-0	AUXTSLO	包含辅助时间戳的低 31 位（纳秒字段）

AUX_TS_NSEC 位域

55.7.57 AUX_TS_SEC (0x734)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
AUXTSHI																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

AUX_TS_SEC [31:0]

位域	名称	描述
31-0	AUXTSHI	包含辅助时间戳的 Seconds 字段的低 32 位。

AUX_TS_SEC 位域

55.7.58 PPS0_INTERVAL (0x760)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PPSINT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS0_INTERVAL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	PPSINT	PPS0 输出信号间隔 这些位以亚秒增量值为单位存储 PPS0 信号输出上升沿之间的间隔。您需要编程一个小于所需间隔的值。 例如，如果 PTP 参考时钟为 50 MHz（周期为 20ns），并且 PPS0 信号输出上升沿之间所需的间隔为 100ns（即 5 个单位的亚秒增量值）， 那么您应该编程值 4（5 -1) 在这个寄存器中。

PPS0_INTERVAL 位域

55.7.59 PPS0_WIDTH (0x764)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PPSWIDTH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS0_WIDTH [31:0]

位域	名称	描述
31-0	PPSWIDTH	PPS0 输出信号宽度 这些位以亚秒增量值为单位存储 PPS0 信号输出的上升沿和相应下降沿之间的宽度。您需要编程一个小于所需间隔的值。 例如，如果 PTP 参考时钟为 50 MHz（周期为 20ns），并且 PPS0 信号输出的上升沿和相应下降沿之间所需的宽度为 80ns（即四个单位的亚秒增量值）， 那么您应该编程此寄存器中的值 3 (4 -1)。

PPS0_WIDTH 位域

55.7.60 PPS[TGTTM_SEC] (0x780 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TSTRH1																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS[TGTTM_SEC] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TSTRH1	PPS1 目标时间秒寄存器 该寄存器以秒为单位存储时间。 当时间戳值匹配或超过两个目标时间戳寄存器时，然后根据寄存器 459（PPS 控制寄存器）的位 [14:13] TRGTMODSEL1，MAC 启动或停止 PPS 信号输出并产生中断（如果启用）

PPS[TGTTM_SEC] 位域

55.7.61 PPS[TGTTM_NSEC] (0x784 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRGTBUSY1	TTSL1																														
RW	RW																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS[TGTTM_NSEC] [31:0]

位域	名称	描述
31	TRGTBUSY1	PPS1 目标时间寄存器忙 当寄存器 459（PPS 控制寄存器）中的 PPSCMD1 字段（位 [10:8]）被编程为 010 或 011 时，MAC 设置该位。 将 PPSCMD1 字段编程为 010 或 011 指示 MAC 将目标时间寄存器同步到 PTP 时钟域。MAC 在将目标时间寄存器同步到 PTP 时钟域后清除该位。 当该位读为 1 时，应用程序不得更新目标时间寄存器。否则，先前编程时间的同步将被破坏。
30-0	TTSL1	PPS1 寄存器的目标时间低 该寄存器以（有符号）纳秒为单位存储时间。 当时间戳的值与两个目标时间戳寄存器匹配时，然后根据寄存器 459（PPS 控制寄存器）中的 TRGTMODSEL1 字段（位 [14:13]），MAC 开始或停止 PPS 信号输出并产生中断（如果启用）。当第 9 位（TSCTRLSSR）在寄存器 448（时间戳控制寄存器）中设置时，该值不应超过 0x3B9A_C9FF。PPS 信号输出的实际开始或停止时间可能有高达一个单位的亚秒增量值的误差幅度。

PPS[TGTTM_NSEC] 位域

55.7.62 PPS[INTERVAL] (0x788 + 0x20 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PPSINT																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS[INTERVAL] [31:0]

位域	名称	描述
31-0	PPSINT	PPS1 输出信号间隔 这些位以亚秒增量值为单位存储 PPS1 信号输出上升沿之间的间隔。您需要编程一个小于所需间隔的值。 例如，如果 PTP 参考时钟为 50 MHz（周期为 20ns），并且 PPS1 信号输出上升沿之间所需的间隔为 100ns（即 5 个单位的亚秒增量值）， 那么您应该编程值 4（5 –1) 在这个寄存器中。

PPS[INTERVAL] 位域

55.7.63 PPS[WIDTH] (0x78C + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PPSWIDTH																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PPS[WIDTH] [31:0]

位域	名称	描述
31-0	PPSWIDTH	PPS1 输出信号宽度 这些位以亚秒增量值为单位存储 PPS1 信号输出的上升沿和相应下降沿之间的宽度。您需要编程一个小于所需间隔的值。 例如，如果 PTP 参考时钟为 50 MHz（周期为 20ns），并且 PPS1 信号输出的上升沿和相应下降沿之间所需的宽度为 80ns（即四个单位的亚秒增量值）， 那么您应该编程此寄存器中的值 3 (4 –1)。

PPS[WIDTH] 位域

55.7.64 DMA_BUS_MODE (0x1000)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RIB	RSVD	PRWG		TXPR	MB	AAL	PBLX8	USP	RPBL						FB	PR		PBL						ATDS	DSL					DA	SWR
RW	N/A	RW		RW	RW	RW	RW	RW	RW						RW	RW		RW						RW	RW					RW	RW
0	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMA_BUS_MODE [31:0]

位域	名称	描述
31	RIB	重建 INCRx Burst 当该位设置为高且 AHB 主机获得 EBT（重试、拆分或丢失总线授权）时，AHB 主机接口会重建任何由 INCRx 启动的突发传输的待处理拍子。 AHB 主接口通过指定突发与 INCRx 和 SINGLE 的组合重建节拍。默认情况下，AHB 主接口使用未指定 (INCR) 突发重建 EBT 的未决拍。
29-28	PRWG	频道优先 权重此字段在系统总线的 DMA 通道之间的循环仲裁期间设置通道 0 的优先权权重。 - 00：优先权重为 1。 - 01：优先权重为 2。 - 10：优先权重为 3。 - 11：优先级权重为 4。当您选择 AV 功能时，该字段存在于除 GMAC-AXI 之外的所有 DWC_gmac 配置中。否则，该字段是保留的和只读的 (RO)。
27	TXPR	传输优先 设置时，该位表示在系统侧总线的仲裁期间发送 DMA 的优先级高于接收 DMA。在 GMAC-AXI 配置中，该位保留且只读 (RO)。
26	MB	混合突发传输 当该位设置为高且 FB 位为低时，AHB 主接口以 INCR（未定义突发）启动所有长度超过 16 的突发，而对于突发长度为 16 和较少的。”
25	AAL	地址对齐的节拍 当该位设置为高且 FB 位等于 1 时，AHB 或 AXI 接口生成与起始地址 LS 位对齐的所有突发。 如果 FB 位等于 0，则第一个突发（访问数据缓冲区的起始地址）未对齐，但后续突发与地址对齐。
24	PBLX8	PBLx8 模式 当设置为高电平时，该位将编程的 PBL 值（位 [22:17] 和位 [13:8]）乘以八倍。因此，DMA 根据 PBL 值以 8、16、32、64、128 和 256 节拍传输数据。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
23	USP	使用单独的 PBL 当设置为高时，该位将 Rx DMA 配置为使用位 [22:17] 中配置的值作为 PBL。Bits [13:8] 中的 PBL 值仅适用于 Tx DMA 操作。 当复位为低时，位 [13:8] 中的 PBL 值适用于两个 DMA 引擎。
22-17	RPBL	接收 DMA PBL 该字段指示在一个 Rx DMA 事务中传输的最大节拍数。这是在单个块读取或写入中使用的最大值。 每次在主机总线上启动突发传输时，Rx DMA 总是尝试按照 RPBL 位中指定的方式进行突发。您可以使用 1、2、4、8、16 和 32 的值对 RPBL 进行编程。 任何其他值都会导致未定义的行为。该字段仅在 USP 设置为高时才有效和适用。
16	FB	固定突发 该位控制 AHB 或 AXI 主接口是否执行固定突发传输。设置后，AHB 接口在正常突发传输开始期间仅使用 SINGLE、INCR4、INCR8 或 INCR16。 复位时，AHB 或 AXI 接口使用 SINGLE 和 INCR 突发传输操作。
15-14	PR	优先比例 这些位控制 Rx DMA 和 Tx DMA 之间加权循环仲裁中的优先级比率。这些位仅在位 1 (DA) 复位时有效。 优先级比率为 Rx:Tx 或 Tx:Rx，具体取决于位 27 (TXPR) 是复位还是置位。 - 00：优先级比为 1:1。 - 01：优先级比为 2:1。 - 10：优先级比为 3:1。 - 11：优先级比例为 4:1。
13-8	PBL	可编程突发长度 这些位指示在一个 DMA 事务中传输的最大节拍数。这是在单个块读取或写入中使用的最大值。 每次在主机总线上启动突发传输时，DMA 总是尝试按照 PBL 中的规定进行突发。 PBL 可以用允许的值 1、2、4、8、16 和 32 进行编程。任何其他值都会导致未定义的行为。 当 USP 设置为高电平时，此 PBL 值仅适用于 Tx DMA 事务。如果要传输的节拍数大于 32，则执行以下步骤：1. 设置 PBLx8 模式。2. 设置 PBL。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	ATDS	备用描述符大小 设置后，备用描述符的大小（在第 545 页的“备用或增强描述符”中描述）增加到 32 字节（8 个双字）。 当在接收器中启用高级时间戳功能或 IPC 完整校验和卸载引擎（类型 2）时，这是必需的 。如果未启用高级时间戳和 IPC 完整校验和卸载引擎（类型 2）功能，则不需要增强描述符。 在这种情况下，您可以使用 16 字节描述符来节省 4 字节的内存。 仅当您在内核配置期间选择备用描述符功能和以下任一功能时，才会出现此位： - 高级时间戳功能 - IPC 完整校验和卸载引擎（类型 2）功能 否则，此位保留且只读。重置后，描述符大小恢复为 4 个 DWORD（16 字节）。
6-2	DSL	描述符跳过长度 该位指定要在两个未链接的描述符之间跳过的字、双字或 Lword（取决于 32 位、64 位或 128 位总线）的数量。 地址跳过从当前描述符的末尾开始到下一个描述符的开头。当 DSL 值等于 0 时，描述符表在环形模式下被 DMA 视为连续的
1	DA	DMA 仲裁方案 该位指定通道 0 的发送和接收路径之间的仲裁方案。 - 0：带 Rx:Tx 或 Tx:Rx 的加权循环路径之间的优先级根据位 [15:14] (PR) 中指定的优先级和位 27 (TXPR) 中指定的优先级权重。 - 1：固定优先级当位 27 (TXPR) 被设置时，发送路径优先于接收路径。否则，接收路径优先于传输路径。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	SWR	软件重置 当该位置位时，MAC DMA 控制器复位 MAC 的逻辑和所有内部寄存器。 在所有 DWC_gmac 时钟域中完成复位操作后，它会自动清零。 在重新编程 DWC_gmac 的任何寄存器之前，您应该在该位读取零 (0) 值。 注：- 软件复位功能仅由该位驱动。 寄存器 64（通道 1 总线模式寄存器）或寄存器 128（通道 2 总线模式寄存器）的位 0 对软件复位功能没有影响。 - 仅当所有活动时钟域中的所有复位都无效时，才完成复位操作。因此，必须提供所有 PHY 输入时钟（适用于所选 PHY 接口）以完成软件复位。 完成软件复位操作的时间取决于最慢的活动时钟的频率。 当该位无法自动清零时，请检查各个时钟，尤其是来自于芯片管脚的 PHY 时钟是否正常，比如 MII 模式下的 TXC 和 RXC，RGMII 模式下的 RXC

DMA_BUS_MODE 位域

55.7.65 DMA_TX_POLL_DEMAND (0x1004)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TPD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMA_TX_POLL_DEMAND [31:0]

位域	名称	描述
31-0	TPD	发送的查询的请求 当这些位写入任何值时，DMA 读取寄存器 18（当前主机发送描述符寄存器）指向的当前描述符。 如果该描述符不可用（由主机拥有），则传输返回到挂起状态并且寄存器 5（状态寄存器）的位 2 (TU) 被置位。如果描述符可用，传输将恢复。

DMA_TX_POLL_DEMAND 位域

55.7.66 DMA_RX_POLL_DEMAND (0x1008)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RPD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMA_RX_POLL_DEMAND [31:0]

位域	名称	描述
31-0	RPD	接受的查询的请求 当这些位写入任何值时，DMA 读取寄存器 19（当前主机接收描述符寄存器）指向的当前描述符。 如果该描述符不可用（由主机拥有），则接收返回到挂起状态并且寄存器 5（状态寄存器）的位 7 (RU) 被置位。如果描述符可用，则 Rx DMA 返回活动状态。

DMA_RX_POLL_DEMAND 位域

55.7.67 DMA_RX_DESC_LIST_ADDR (0x100C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RDESLA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMA_RX_DESC_LIST_ADDR [31:0]

位域	名称	描述
31-0	RDESLA	接收列表的开始 该字段包含接收描述符列表中第一个描述符的基地址。 DMA 会忽略 32 位、64 位或 128 位总线宽度的 LSB 位（1:0、2:0 或 3:0）并在内部将其视为全零。因此，这些 LSB 位是只读的 (RO)。

DMA_RX_DESC_LIST_ADDR 位域

55.7.68 DMA_TX_DESC_LIST_ADDR (0x1010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TDESLA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DMA_TX_DESC_LIST_ADDR [31:0]																															

位域	名称	描述
31-0	TDESLA	发送列表的开始 该字段包含传输描述符列表中第一个描述符的基地址。 32 位、64 位或 128 位总线宽度的 LSB 位（1:0、2:0、3:0）被忽略，DMA 在内部将其视为全零。因此，这些 LSB 位是只读的 (RO)。

DMA_TX_DESC_LIST_ADDR 位域

55.7.69 DMA_STATUS (0x1014)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	GLPII	TTI	GPI	GMI	GLI	EB			TS			RS			NIS	AIS	ERI	FBI	RSVD		ETI	RWT	RPS	RU	RI	UNF	OVF	TJT	TU	TPS	TI
N/A	RO	RO	RO	RO	RO	RO			RO			RO			W1C	W1C	W1C	W1C	N/A		W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C	W1C
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0

DMA_STATUS [31:0]

位域	名称	描述
30	GLPII	GLPII：GMAC LPI 中断（用于通道 0） 该位表示 MAC 的 LPI 逻辑中的中断事件。 要将此位重置为 1’b0，软件必须读取 DWC_gmac 中的相应寄存器以获取中断的确切原因并清除其源。 注：GLPII 状态仅在通道 0 DMA 寄存器中给出，并且仅在启用节能以太网功能时适用。 否则，该位被保留。当该位为高电平时，来自 MAC (sbd_intr_o) 的中断信号为高电平。 -或- GTMSI：GMAC TMS 中断（用于通道 1 和通道 2）该位指示 DWC_gmac 的流量管理器和调度程序逻辑中的中断事件。 要复位该位，软件必须读取相应的寄存器（通道状态寄存器）以获取中断的确切原因并清除其源。 注意：当启用 AV 功能并且存在相应的附加传输通道时，GTMSI 状态仅在通道 1 和通道 2 DMA 寄存器中给出。 否则，该位被保留。当该位为高电平时，来自 MAC (sbd_intr_o) 的中断信号为高电平。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
29	TTI	时间戳触发中断 该位指示 DWC_gmac 的时间戳生成器块中的中断事件。 软件必须读取 DWC_gmac 中相应的寄存器才能获得中断的确切原因并清除其源以将该位重置为 1'b0。 当该位为高电平时，来自 DWC_gmac 子系统（sbd_intr_o）的中断信号为高电平。该位仅在启用 IEEE 1588 时间戳功能时适用。 否则，该位被保留。
28	GPI	GMAC PMT 中断 该位表示 DWC_gmac 的 PMT 模块中的中断事件。 软件必须读取 MAC 中的 PMT 控制和状态寄存器以获取中断的确切原因并清除其源以将该位重置为 1’ b0。 当该位为高时，来自 DWC_gmac 子系统（sbd_intr_o）的中断信号为高。该位仅在启用电源管理功能时适用。 否则，该位被保留。注意：GPI 和 pmt_intr_o 中断是在不同的时钟域中产生的。
27	GMI	GMAC MMC 中断 该位反映了 DWC_gmac 的 MMC 模块中的中断事件。软件必须读取 DWC_gmac 中相应的寄存器才能得到中断的确切原因并清除中断源使该位为 1’ b0。 当该位为高时，来自 DWC_gmac 子系统（sbd_intr_o）的中断信号为高。该位仅在启用 MAC 管理计数器 (MMC) 时适用。否则，该位被保留。
26	GLI	GMAC 线路接口中断 设置后，该位反映 DWC_gmac 接口中的以下任何中断事件（如果存在并在您的配置中启用）： - PCS（TBI、RTBI 或 SGMII）：链路更改或自动协商完成事件 - SMII 或 RGMII：链路更改事件 - 通用输入状态 (GPIS)：gpi_i 输入端口上的任何 LL 或 LH 事件要确定中断的确切原因， 软件必须首先读取寄存器 14（中断状态寄存器），然后清除中断源（也清除 GLI 中断），读取以下任何相应的寄存器： - PCS（TBI、RTBI 或 SGMII）：寄存器 49（AN 状态寄存器） - SMII 或 RGMII ：寄存器 54（SGMII/RGMII/SMII 控制和状态寄存器） -通用输入（GPI）：寄存器 56（通用 IO 寄存器） 当该位为高时，来自 DWC_gmac 子系统（sbd_intr_o）的中断信号为高。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
25-23	EB	错误位 该字段指示导致总线错误的错误类型，例如 AHB 或 AXI 接口上的错误响应。该字段仅在位 13 (FBI) 被设置时有效。该字段不会产生中断。 - 0 0 0：Rx DMA 写数据传输期间出错 - 0 1 1：Tx DMA 读取数据传输期间出错 - 1 0 0：Rx DMA 描述符写访问期间出错 - 1 0 1：Tx DMA 描述符写访问期间出错 - 1 1 0：Rx DMA 描述符读取访问期间出错 - 1 1 1：Tx DMA 描述符读取访问期间出错注意：001 和 010 被保留。
22-20	TS	传输进程状态 该字段指示传输 DMA FSM 状态。该字段不会产生中断。 - 3’b000：停止；发出复位或停止传输命令 - 3’b001：运行；获取传输传输描述符 - 3’b010：运行；等待状态 - 3’b011：运行；从主机内存缓冲区读取数据并将其排队到发送缓冲区（Tx FIFO） - 3’b100: TIME_STAMP 写状态 - 3’b101：保留以备将来使用 - 3’b110：暂停；发送描述符不可用或发送缓冲区下溢 - 3’b111：运行；关闭传输描述符
19-17	RS	接收进程状态 该字段指示接收 DMA FSM 状态。该字段不会产生中断。 - 3’b000：停止：发出复位或停止接收命令 - 3’b001：运行：获取接收传输描述符 - 3’b010：保留以备将来使用 - 3’b011：运行：等待接收数据包 - 3’b100：暂停：接收描述符不可用 - 3’b101：运行：关闭接收描述符 - 3’b110: TIME_STAMP 写状态 - 3’b111：运行：将接收包数据从接收缓冲区传输到主机内存

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	NIS	正常中断总状态为 当相应的中断位在寄存器 7（中断启用寄存器）中启用时，正常中断摘要位值是以下位的逻辑或： - 寄存器 5[0]：发送中断 - 寄存器 5[2]：发送缓冲区不可用 - 寄存器 5[6]：接收中断 - 寄存器 5[14]：早期接收中断只有未屏蔽位（在寄存器 7 中设置了中断允许的中断）影响正常中断摘要位。 这是一个粘性位，每次清除导致 NIS 置位的相应位时都必须清除（通过向该位写入 1）。
15	AIS	异常中断总结 在寄存器 7（中断启用寄存器）中启用相应的中断位时，异常中断摘要位值是以下各项的逻辑或： - 寄存器 5[1]：发送过程停止 - 寄存器 5[3]：发送 Jabber 超时 - 寄存器 5[4]：接收 FIFO 溢出 - 寄存器 5[5]：发送下溢 - 寄存器 5[7]：接收缓冲区不可用 - 寄存器 5[8]：接收过程停止 - 寄存器 5[9]：接收看门狗超时 - 寄存器 5 [10]：提前发送中断 - 寄存器 5[13]：致命总线错误只有未屏蔽的位会影响异常中断摘要位。这是一个粘性位，每次清除导致 AIS 设置的相应位时都必须清除（通过向该位写入 1）。
14	ERI	提前接收中断 该位表示 DMA 填充了数据包的第一个数据缓冲区。当软件向该位写入 1 或该寄存器的位 6 (RI) 置位（以较早发生者为准）时，该位将被清除。
13	FBI	致命总线错误中断 该位表示发生了总线错误，如位 [25:23] 中所述。设置该位后，相应的 DMA 引擎将禁用其所有总线访问。
10	ETI	提前传输中断 该位表示要传输的帧已完全传输到 MTL 传输 FIFO。
9	RWT	接收看门狗超时 置位时，该位表示接收看门狗定时器在接收当前帧时超时，当前帧在看门狗超时后被截断。
8	RPS	接收进程停止 当接收进程进入停止状态时，该位被置位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	RU	接收缓冲区不可用 该位表示主机拥有接收列表中的下一个描述符并且 DMA 无法获取它。接收进程暂停。 要恢复处理接收描述符，主机应更改描述符的所有权并发出接收轮询请求命令。 如果没有发出 Receive Poll Demand，接收过程会在接收到下一个识别的传入帧时恢复。仅当 DMA 拥有前一个接收描述符时，才会设置该位。
6	RI	接收中断 该位表示帧接收完成，并在描述符中特定的帧状态信息被更新。接收保持在运行状态。
5	UNF	传输下溢 该位表示传输缓冲区在帧传输期间发生了下溢。传输暂停并设置下溢错误 TDES0[1]。
4	OVF	接收溢出 该位表示接收缓冲区在帧接收期间发生溢出。如果将部分帧传输到应用程序，则在 RDES0[11] 中设置溢出状态。
3	TJT	传输 Jabber 超时 该位表示传输 Jabber 计时器到期，当帧大小超过 2,048（启用巨型帧时为 10,240 字节）时会发生这种情况。 当 Jabber Timeout 发生时，传输过程中止并置于 Stopped 状态。这会导致发送 Jabber 超时 TDES0[14] 标志置为有效。
2	TU	发送缓冲区不可用 该位表示主机拥有发送列表中的下一个描述符并且 DMA 无法获取它。传输暂停。位 [22:20] 解释了传输过程状态转换。 要恢复处理传输描述符，主机应通过设置 TDES0[31] 更改描述符的所有权，然后发出传输轮询请求命令。
1	TPS	传输过程停止 该位在传输停止时置位。
0	TI	传输中断 该位表示帧传输完成。当传输完成时，TDES0 的第 31 位（OWN）被复位，并在描述符中更新特定的帧状态信息。

DMA_STATUS 位域

55.7.70 DMA_OP_MODE (0x1018)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			DT	RSVD		RSF	DFF	RFA_2	RFD_2	TSF	FTF	RSVD			TTC			ST	RFD		RFA		EFC	FEF	FUF	DGF	RTC		OSF	SR	RSVD
N/A			RW	N/A		RW	RW	RW	RW	RW	RW	N/A			RW			RW	RW		RW		RW	RW	RW	RW	RW		RW	RW	N/A

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	0	x	x	0	0	0	0	0	0	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

DMA_OP_MODE [31:0]

位域	名称	描述
28	DT	禁止丢弃 TCP/IP 校验和错误帧 设置此位时，MAC 不会丢弃仅具有接收校验和卸载引擎检测到的错误的帧。 此类帧在 MAC 接收到的以太网帧中没有任何错误（包括 FCS 错误）， 而仅在封装的有效载荷中存在错误。 当该位复位时，如果 FEF 位复位，则所有错误帧都将被丢弃。 如果 IPC 完整校验和卸载引擎（类型 2）被禁用，则该位被保留（RO 值为 1'b0）。
25	RSF	接收存储转发 当该位置位时，MTL 仅在完整的帧写入后才从 Rx FIFO 读取帧，忽略 RTC 位。当该位复位时，Rx FIFO 在直通模式下运行，受 RTC 位指定的阈值限制。
24	DFF	禁用接收帧的刷新 当该位被设置时，由于接收描述符或缓冲区不可用，Rx DMA 不会像在该位被复位时通常那样刷新任何帧。（请参阅“接收过程暂停”。）
23	RFA_2	激活流量控制的阈值的 MSB 如果 DWC_gmac 配置为 8 KB 或更大的 Rx FIFO 大小，则该位（设置时）提供额外的阈值级别， 用于在半双工和全双工模式下激活流量控制。该位（作为最高有效位）与 RFA（位 [10:9]）一起给出了以下用于激活流量控制的阈值： - 100：满减 5 KB，即 FULL —5 KB - 101：满减 6 KB，即 FULL —6 KB - 110：满减 7 KB，即 FULL —7 KB - 111：保留如果 Rx FIFO 的深度为 4 KB 或更小，则此位是保留的（和 RO）。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
22	RFD_2	停用流量控制的阈值的 MSB 如果 DWC_gmac 配置为 8 KB 或更大的 Rx FIFO 大小，则该位（设置时）提供额外的阈值级别，用于在半双工和全双工模式下停用流量控制。 该位（作为最高有效位）与 RFD（位 [12:11]）一起给出了以下用于停用流量控制的阈值： - 100：满减 5 KB，即 FULL —5 KB - 101：满减 6 KB，即 FULL —6 KB - 110：满减 7 KB，即 FULL —7 KB - 111：保留如果 Rx FIFO 的深度为 4 KB 或更小，则此位是保留的（和 RO）
21	TSF	传输存储和转发 当该位被设置时，当一个完整的帧驻留在 MTL 发送 FIFO 中时，发送开始。 设置该位时，位 [16:14] 中指定的 TTC 值将被忽略。只有在传输停止时才应更改此位。
20	FTF	刷新发送 FIFO 当该位被设置时，发送 FIFO 控制器逻辑被重置为其默认值，因此 Tx FIFO 中的所有数据都将丢失或刷新。 当刷新操作完成时，该位在内部清零。在该位清零之前，不应写入操作模式寄存器。 MAC 发送器已经接受的数据不会被刷新。它被安排传输并导致下溢和残帧传输。
16-14	TTC	传输阈值控制 这些位控制 MTL 发送 FIFO 的阈值电平。当 MTL Transmit FIFO 内的帧大小大于阈值时，传输开始。 此外，还传输长度小于阈值的全帧。这些位仅在位 21 (TSF) 复位时使用。 - 000：64 - 001：128 - 010：192 - 011：256 - 100：40 - 101：32 - 110：24 - 111: 16

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
13	ST	开始或停止传输命令 当该位被设置时，传输被置于运行状态，DMA 检查当前位置的传输列表是否有要传输的帧。 可以从列表中的当前位置（即寄存器 4（发送描述符列表地址寄存器）设置的发送列表基地址） 或从先前停止传输时保留的位置尝试获取描述符。 如果 DMA 不拥有当前描述符，则传输进入暂停状态并且寄存器 5（状态寄存器）的位 2（传输缓冲区不可用）被设置。 开始传输命令仅在传输停止时有效。如果在设置寄存器 4（发送描述符列表地址寄存器）之前发出命令，则 DMA 行为是不可预测的。 当该位复位时，在完成当前帧的传输后，传输过程被置于停止状态。 传输列表中的下一个描述符位置被保存，并在传输重新开始时成为当前位置。 要更改列表地址，您需要在该位复位时使用新值对寄存器 4（发送描述符列表地址寄存器）进行编程。 再次设置该位时会考虑新值。停止传输命令只有在当前帧传输完成或传输处于暂停状态时才有效。
12-11	RFD	停用流控制的阈值（在半双工和全双工模式下）这些位控制阈值（Rx FIFO 的填充级别），在该阈值处，流控制在激活后被取消断言。 - 00：满减 1 KB，即 FULL —1 KB - 01：满减 2 KB，即 FULL —2 KB - 10：满减 3 KB，即 FULL —3 KB - 11：Full - 4 KB，即 FULL —4 KB 只有流量控制被声明后，de-assertion 才有效。 如果 Rx FIFO 为 8 KB 或更大，则额外的位 (RFD_2) 用于更多阈值级别，如位 22 中所述。 当 Rx FIFO 深度小于 4 KB 时，这些位被保留且只读。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10-9	RFA	激活流量控制的阈值（在半双工和全双工模式下）这些位控制激活流量控制的阈值（Rx FIFO 的填充水平）。 - 00：满减 1KB，即 FULL—1KB。 - 01：满减 2KB，即 FULL—2KB。 - 10：满减 3KB，即 FULL—3KB。 - 11：满减 4KB，即 FULL—4KB。这些值仅适用于 4 KB 或更大的 Rx FIFO，并且当位 8 (EFC) 设置为高电平时。 如果 Rx FIFO 为 8 KB 或更大，则额外的位 (RFA_2) 用于更多阈值级别，如位 23 中所述。 当 Rx FIFO 的深度小于 4 KB 时，这些位被保留且只读。 注意：当 FIFO 大小正好为 4 KB 时，尽管 DWC_gmac 允许您将这些位的值编程为 11， 但软件不应将这些位编程为 2’b11。值 2’b11 表示在 FIFO 空情况下的流量控制
8	EFC	启用硬件流控制 当该位被设置时，基于 Rx FIFO 的填充水平的流量控制信号操作被启用。 复位时，流量控制操作被禁用。当 Rx FIFO 小于 4 KB 时，不使用该位（保留并始终复位）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	FEF	转发错误帧 当该位复位时，Rx FIFO 丢弃具有错误状态（CRC 错误、冲突错误、GMII_ER、巨型帧、看门狗超时或溢出）的帧。 但是，如果帧的起始字节（写）指针已经传输到读控制器端（在阈值模式下），则该帧不会被丢弃。 在 GMAC-MTL 配置中，在内核配置期间也启用了帧长度 FIFO，如果该帧的起始字节未在 ARI 总线上传输（输出）， 则 Rx FIFO 会丢弃错误帧。当 FEF 位被设置时，除矮帧错误帧之外的所有帧都被转发到 DMA。 如果位 25 (RSF) 被设置并且在写入部分帧时 Rx FIFO 溢出，则无论 FEF 位设置如何，该帧都会被丢弃。 但是，如果在写入部分帧时 Bit 25 (RSF) 被重置并且 Rx FIFO 溢出，则部分帧可能会被转发到 DMA。 注意：当 FEF 位复位时，如果巨帧状态在以下配置中在 Rx 状态（表 8-6 或表 8-23）中给出： - IP 校验和引擎（类型 1）和未选择完整校验和卸载引擎（类型 2）。 - 未选择高级时间戳功能，但选择了扩展状态。扩展状态具有以下功能： - GMAC-CORE 或 GMAC-MTL 配置中的 L3-L4 过滤器 - GMAC-DMA、GMAC-AHB 或 GMAC 中具有增强描述符格式的完整校验和卸载引擎（类型 2） - AXI 配置。
6	FUF	转发过小的好帧 设置后，Rx FIFO 转发尺寸过小的帧（即没有错误且长度小于 64 字节的帧），包括填充字节和 CRC。 复位时，Rx FIFO 丢弃所有小于 64 字节的帧，除非由于接收阈值较低，例如 RTC = 01，帧已经传输
5	DGF	丢弃巨型帧 当设置时，MAC 丢弃接收到的巨帧在 Rx FIFO 中，即大于计算巨帧限制的帧。 复位时，MAC 不会丢弃 Rx FIFO 中的巨帧。 注意：该位在以下配置中可用，其中在 Rx 状态中不提供巨帧状态并且默认情况下不丢弃巨帧： - 在 Rx 中选择 IP 校验和卸载（类型 1）的配置 - 其中的配置 IPC 完整校验和卸载引擎（类型 2）在具有正常描述符格式的 Rx 中选择 - 选择高级时间戳功能的配置在所有其他配置中，不使用该位（保留并始终重置）

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4-3	RTC	接收阈值控制 这两位控制 MTL 接收 FIFO 的阈值电平。当 MTL 接收 FIFO 内的帧大小大于阈值时，开始向 DMA 传输（请求）。 此外，长度小于阈值的全帧会自动传输。如果配置的接收 FIFO 大小为 128 字节，则 11 的值不适用。 这些位仅在 RSF 位为零时有效，当 RSF 位设置为 1 时被忽略。 - 00: 64 - 01:32 - 10: 96 - 11: 128
2	OSF	在第二帧上操作 当该位被设置时，它指示 DMA 甚至在获得第一帧的状态之前处理传输数据的第二帧。
1	SR	开始或停止接收 当该位被设置时，接收进程被置于运行状态。DMA 尝试从接收列表中获取描述符并处理传入的帧。 从列表中的当前位置尝试获取描述符，该位置是由寄存器 3（接收描述符列表地址寄存器）设置的地址或接收进程先前停止时保留的位置。 如果 DMA 不拥有该描述符，则接收被挂起并设置寄存器 5（状态寄存器）的位 7（接收缓冲区不可用）。 开始接收命令仅在接收停止时有效。如果在设置寄存器 3（接收描述符列表地址寄存器）之前发出命令， 则 DMA 行为是不可预测的。当该位清零时，Rx DMA 操作在当前帧传输后停止。 Receive 列表中的下一个描述符位置被保存，并在 Receive 进程重新启动后成为当前位置。 Stop Receive 命令仅在 Receive 进程处于 Running（等待接收数据包）或 Suspended 状态时有效。

DMA_OP_MODE 位域

55.7.71 DMA_INTR_EN (0x101C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															NIE	AIE	ERE	FBE	RSVD		ETE	RWE	RSE	RUE	RIE	UNE	OVE	TJE	TUE	TSE	TIE
N/A															RW	RW	RW	RW	N/A		RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0

DMA_INTR_EN [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	NIE	正常中断摘要使能 当该位被设置时，正常的中断汇总使能。当该位复位时，正常中断汇总被禁用。该位允许寄存器 5（状态寄存器）中的以下中断： - 寄存器 5[0]：发送中断 - 寄存器 5[2]：发送缓冲区不可用 - 寄存器 5[6]：接收中断 - 寄存器 5[14]：提前接收中断
15	AIE	异常中断摘要使能 当该位置位时，异常中断汇总使能。 当该位复位时，异常中断汇总被禁用。 该位允许寄存器 5（状态寄存器）中的以下中断： - 寄存器 5[1]：发送过程停止 - 寄存器 5[3]：发送 Jabber 超时 - 寄存器 5[4]：接收溢出 - 寄存器 5[5]：发送下溢 - 寄存器 5[7]：接收缓冲区不可用 - 寄存器 5[8]：接收过程停止 - 寄存器 5[9]：接收看门狗超时 - 寄存器 5[10]：提前发送中断 - 寄存器 5[13]：致命总线错误
14	ERE	早期接收中断使能 当该位被设置为正常中断汇总使能（位 16）时，早期接收中断被使能。当该位复位时，早期接收中断被禁用。
13	FBE	致命总线错误启用 当该位被设置为异常中断摘要启用（位 15）时，致命总线错误中断被启用。当该位复位时，致命总线错误启用中断被禁用。
10	ETE	提前发送中断使能 当该位被设置为异常中断摘要使能（位 15）时，提前发送中断被使能。当该位复位时，提前发送中断被禁用
9	RWE	接收看门狗超时使能 当该位被设置为异常中断摘要使能（位 15）时，接收看门狗超时中断被使能。当该位复位时，接收看门狗超时中断被禁用。
8	RSE	接收停止启用 当该位被设置为异常中断摘要使能（位 15）时，接收停止中断被使能。当该位复位时，接收停止中断被禁用。
7	RUE	接收缓冲区不可用使能 当该位被设置为异常中断摘要使能（位 15）时，接收缓冲区不可用中断被使能。当该位复位时，接收缓冲区不可用中断被禁用。
6	RIE	接收中断使能 当该位被设置为正常中断汇总使能（位 16）时，接收中断被使能。当该位复位时，接收中断被禁用。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
5	UNE	下溢中断使能 当该位被设置为异常中断摘要使能（位 15）时，发送下溢中断被使能。当该位复位时，下溢中断被禁用。
4	OVE	溢出中断使能 当该位被设置为异常中断摘要使能（位 15）时，接收溢出中断被使能。当该位复位时，溢出中断被禁用。
3	TJE	传输 Jabber 超时启用 当该位被设置为异常中断摘要启用（位 15）时，发送 Jabber 超时中断被启用。当该位复位时，发送 Jabber 超时中断被禁用。
2	TUE	发送缓冲区不可用使能 当该位被设置为正常中断摘要启用（位 16）时，发送缓冲区不可用中断被启用。当该位复位时，发送缓冲区不可用中断被禁用
1	TSE	传输停止使能 当该位被设置为异常中断摘要使能（位 15）时，传输停止中断被使能。当该位复位时，传输停止中断被禁用。
0	TIE	传输中断使能 当该位被设置为正常中断摘要启用（位 16）时，发送中断被启用。当该位复位时，发送中断被禁用。

DMA_INTR_EN 位域

55.7.72 DMA_MISS_OVF_CNT (0x1020)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			ONFCNTOVF	OVFFRMCNT											MISCNTOVF	MISFRMCNT																
N/A			RW	RW											RW	RW																
x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DMA_MISS_OVF_CNT [31:0]

位域	名称	描述
28	ONFCNTOVF	FIFO 溢出计数器的溢出位 每次溢出帧计数器 (Bits[27:17]) 溢出时都会设置该位，即 Rx FIFO 溢出时溢出帧计数器为最大值。在这种情况下，溢出帧计数器被重置为全零，该位表示发生了翻转。
27-17	OVFFRMCNT	溢出帧计数器 该字段指示应用程序丢失的帧数。每次 MTL FIFO 溢出时，该计数器都会增加。当使用 1’b1 处的 mci_be_i[2] 读取该寄存器时，计数器被清零。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
16	MISCNTOVF	丢失帧计数器的溢出位 每次丢失帧计数器 (Bits[15:0]) 溢出时都会设置该位，也就是说，由于主机接收缓冲区不可用且丢失帧计数器处于最大值，因此 DMA 丢弃传入帧。在这种情况下，丢失帧计数器将重置为全零，该位表示发生了翻转。
15-0	MISFRMCNT	丢帧计数器 该字段表示由于主机接收缓冲区不可用而被控制器丢失的帧数。每次 DMA 丢弃传入帧时，该计数器都会递增。当使用 1’b1 处的 mci_be_i[0] 读取该寄存器时，计数器被清零。

DMA_MISS_OVF_CNT 位域

55.7.73 DMA_RX_INTR_WDOG (0x1024)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								RIWT							
N/A																								RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0

DMA_RX_INTR_WDOG [31:0]

位域	名称	描述
7-0	RIWT	RI 看门狗定时器计数 该位表示设置看门狗定时器的系统时钟周期数乘以 256。 在 Rx DMA 完成传输一个帧后，看门狗定时器被编程的值触发，该帧的 RI 状态位未设置，因为相应描述符 RDES1[31] 中的设置。当看门狗定时器用完时，RI 位被置位，定时器停止。 由于根据任何接收帧的 RDES1[31] 自动设置 RI，当 RI 位设置为高电平时，看门狗定时器会重置。

DMA_RX_INTR_WDOG 位域

55.7.74 DMA_AXI_MODE (0x1028)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EN_LPI	LPI_XIT_FRM	RSVD						WR_OSR_LMT				RD_OSR_LMT				RSVD		ONEKBBE	AXI_AAL	RSVD				BLEN256	BLEN128	BLEN64	BLEN32	BLEN16	BLEN8	BLEN4	UNDEF
RW	RW	N/A						RW				RW				N/A		RW	RW	N/A				RW	RW	RW	RW	RW	RW	RW	RW
0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	0	0	x	x	x	x	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

DMA_AXI_MODE [31:0]

位域	名称	描述
31	EN_LPI	启用低功耗接口 (LPI) 当设置为 1 时，该位启用 GMAC-AXI 配置支持的 LPI 模式并接受来自 AXI 系统时钟控制器的 LPI 请求。 当设置为 0 时，该位禁用 LPI 模式并始终拒绝来自 AXI 系统时钟控制器的 LPI 请求。” ” 解锁魔术包或远程唤醒帧 当设置为 1 时，该位使 GMAC-AXI 仅在收到幻包或远程唤醒帧时才退出 LPI 模式。 当设置为 0 时，该位使 GMAC-AXI 在接收到任何帧时退出 LPI 模式。
30	LPI_XIT_FRM	解锁唤醒包或远程唤醒帧 当设置为 1 时，该位使 GMAC-AXI 仅在收到幻包或远程唤醒帧时才退出 LPI 模式。 当设置为 0 时，该位使 GMAC-AXI 在接收到任何帧时退出 LPI 模式。
23-20	WR_OSR_LMT	AXI 最大写入未完成请求限制 该值限制了 AXI 写入接口上的最大未完成请求。最大未完成请求数 = WR_OSR_LMT+1 注意： - 如果 AXI_GM_MAX_WR_REQUESTS = 4，则保留位 22。 - 如果 AXI_GM_MAX_WR_REQUESTS != 16，则保留位 23。
19-16	RD_OSR_LMT	AXI 最大读取未完成请求限制 该值限制了 AXI 读取接口上的最大未完成请求。最大未完成请求数 = RD_OSR_LMT+1 注意： - 如果 AXI_GM_MAX_RD_REQUESTS = 4，则保留位 18。 - 如果 AXI_GM_MAX_RD_REQUESTS != 16，则保留位 19。
13	ONEKBBE	GMAC-AXI Master 的 1 KB 边界交叉使能 设置后，GMAC-AXI 主设备执行不跨越 1 KB 边界的突发传输。 复位时，GMAC-AXI 主设备执行不跨越 4 KB 边界的突发传输。
12	AXI_AAL	地址对齐的节拍 该位是只读位，反映寄存器 0（总线模式寄存器）的位 25 (AAL)。 当该位设置为 1 时，GMAC-AXI 在读取和写入通道上执行地址对齐的突发传输

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	BLEN256	AXI 突发长度 256 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择 256 的突发长度。 该位仅在配置参数 AXI_BL 设置为 256 时出现。否则，该位保留且为只读 (RO)
6	BLEN128	AXI 突发长度 128 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择 128 的突发长度。 该位仅在配置参数 AXI_BL 设置为 128 或更多时出现。否则，该位是保留的并且是只读的 (RO)。
5	BLEN64	AXI 突发长度 64 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择 64 的突发长度。该位仅在配置参数 AXI_BL 设置为 64 或更多时出现。否则，该位是保留的并且是只读的 (RO)。
4	BLEN32	AXI 突发长度 32 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择 32 的突发长度。 该位仅在配置参数 AXI_BL 设置为 32 或更多时出现。否则，该位是保留的并且是只读的 (RO)。
3	BLEN16	AXI 突发长度 16 当该位设置为 1 或 UNDEF 设置为 1 时，GMAC-AXI 可以在 AXI 主接口上选择突发长度为 16。
2	BLEN8	AXI 突发长度 8 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择突发长度为 8。当 UNDEF 设置为 1 时，设置此位无效。
1	BLEN4	AXI 突发长度 4 当该位设置为 1 时，允许 GMAC-AXI 在 AXI 主接口上选择突发长度为 4。当 UNDEF 设置为 1 时，设置此位无效。
0	UNDEF	AXI 未定义突发传输长度 该位是只读位，指示寄存器 0（总线模式寄存器）中位 16 (FB) 的补码（反相）值。 - 当该位设置为 1 时，允许 GMAC-AXI 执行等于或低于位 [7:3] 中编程的最大允许突发长度的任何突发长度。 - 当该位设置为 0 时，GMAC-AXI 只允许执行由 BLEN256、BLEN128、BLEN64、BLEN32、BLEN16、BLEN8 或 BLEN4 指示的固定突发长度，或突发长度为 1。 如果设置了 UNDEF 并且未设置任何 BLEN 位，则允许 GMAC-AXI 执行长度为 16 的突发。

DMA_AXI_MODE 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

55.7.75 DMA_BUS_STATUS (0x102C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														AXIRDSTS	AXWHSTS
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

DMA_BUS_STATUS [31:0]

位域	名称	描述
1	AXIRDSTS	AXI 主读通道状态 为高电平时，表示 AXI 主设备的读通道处于活动状态并正在传输数据。
0	AXWHSTS	AXI 主写通道或 AHB 主状态 当为高电平时，表示 AXI 主设备的写入通道处于活动状态，并在 GMAC-AXI 配置中传输数据。 在 GMAC-AHB 配置中，表示 AHB 主接口 FSM 处于非空闲状态。

DMA_BUS_STATUS 位域

55.7.76 DMA_CURR_HOST_TX_DESC (0x1048)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CURTDESAPTR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


DMA_CURR_HOST_TX_DESC [31:0]

位域	名称	描述
31-0	CURTDESAPTR	主机传输描述符地址指针 复位时清除。操作期间由 DMA 更新的指针

DMA_CURR_HOST_TX_DESC 位域

55.7.77 DMA_CURR_HOST_RX_DESC (0x104C)

©Shanghai HPMICRO Semiconductor Co., Ltd.




DMA_CURR_HOST_RX_DESC [31:0]

位域	名称	描述
31-0	CURRDESAPTR	主机接收描述符地址指针 复位时清除。操作期间由 DMA 更新的指针

DMA_CURR_HOST_RX_DESC 位域

55.7.78 DMA_CURR_HOST_TX_BUF (0x1050)




DMA_CURR_HOST_TX_BUF [31:0]

位域	名称	描述
31-0	CURTBUFAPTR	主机发送缓冲区地址指针 复位时清除。操作期间由 DMA 更新的指针

DMA_CURR_HOST_TX_BUF 位域

55.7.79 DMA_CURR_HOST_RX_BUF (0x1054)



DMA_CURR_HOST_RX_BUF [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	CURRBUFAPTR	主机接收缓冲区地址指针 复位时清除。操作期间由 DMA 更新的指针

DMA_CURR_HOST_RX_BUF 位域

55.7.80 CTRL0 (0x3000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																		ENET0_RXCLK_DLY_SEL						RSVD		ENET0_TXCLK_DLY_SEL					
N/A																		RW						N/A		RW					
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0

CTRL0 [31:0]

位域	名称	描述
13-8	ENET0_RXCLK_DLY_SEL	
5-0	ENET0_TXCLK_DLY_SEL	

CTRL0 位域

55.7.81 CTRL2 (0x3008)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		ENET0_LPI_IRQ_EN	RSVD									ENET0_REFCLK_OE	RSVD			ENET0_PHY_INF_SEL			ENET0_FLOWCTRL	RSVD	ENET0_RMII_TXCLK_SEL	RSVD											
N/A		RW	N/A									RW	N/A			RW			RW	N/A	RW	N/A										
x	x	0	x	x	x	x	x	x	x	x	x	0	x	x	x	0	0	0	0	x	0	x	x	x	x	x	x	x	x	x	x

CTRL2 [31:0]

位域	名称	描述
29	ENET0_LPI_IRQ_EN	lowpower interrupt enable, for internal use only, user should use core registers for enable/disable interrupt
19	ENET0_REFCLK_OE	RMII 模式参考时钟输出使能，选择内部输出参考时钟时需要设置此位。
15-13	ENET0_PHY_INF_SEL	PHY 选择 000MII; 001RGMII; 100RMII; 注意：需在配置 IOMUX 之前设置此位，不然千兆模式可能工作不正常
12	ENET0_FLOWCTRL	flow control request
10	ENET0_RMII_TXCLK_SEL	RMII 模式参考时钟输出选择 0：使用 RXCK 作为参考时钟 1：使用 TXCK 作为参考时钟 内部使用的参考时钟永远从 pad 过来。用户可以选择外部时钟经过 pad 输入，也可以选择内部时钟从 pad 输出，再返回内部

CTRL2 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

56 工业网络概述

本章节介绍了本产品的工业网络通讯外设。

56.1 EtherCat 从站控制器 ESC

ESC 支持以下特性：

- 3 个 port，支持 MII 和 RMII
- 8 个 FMMU
- 8 个 SyncManager
- 60KB PDRAM
- 64 位 Distributed Clock

ESC 的 SYNC0 和 SYNC1 作为互联管理器 TRIGM 的 2 路输入信号，TRIGM 的 1 路输出信号连接到 ESC 的 LATCH0 信号。

©Shanghai HPMICRO Semiconductor Co., Ltd.

57 EtherCAT 从站控制器 ESC

57.1 概述

EtherCAT 是一种基于以太网的现场总线系统，由倍福自动化公司 (Beckhoff Automation) 开发，是 IEC61158 现场总线标准之一。本产品集成了倍福公司授权的 EtherCAT IP 核，且支持以下特性：

- 端口数量：3 个
- FMMU：8 个
- SyncManager：8 个
- Process data RAM（PDRAM）：60KB
- Distributed Clocks：64 位
- PHY 接口：MII/RMII
- Process data interface（PDI）：片上总线
- EEPROM：支持 I2C 外挂和模拟 EEPROM
- GPIO：64 个

EtherCAT 官方参考资料：

Hardware Data Sheet Section I - Technology

Hardware Data Sheet Section II - Register Description

57.2 功能说明

57.2.1 EtherCAT 物理层接口

ESC 模块最多支持 3 个以太网 PHY 接口，支持 MII 接口类型，同时也内置 MII 转 RMII 的转换模块用以支持低引脚数的 RMII PHY。寄存器 ESC.PHY_CFG0[PORTn_RMII_EN] 置 1 可将 PHY 接口切换为 RMII 模式。

支持连接 TXCK 以自动调节 TXD 信号相位。配置寄存器 ESC.PHY_CFG0[PORTn_TX_SHIFT] 可手动调节 TXD 的相位偏移。

提供一个 MDIO 接口用以配置以太网 PHY。

57.2.2 EEPROM

EtherCAT 从站需要使用非易失存储器来保存设备的配置和描述信息（EtherCAT Slave Information（ESI））。ESC 模块支持 I2C 接口外挂 EEPROM，也支持 CPU 模拟 EEPROM（EEPROM Emulation）即 ESI 储存在 Flash 等非易失存储区，由 CPU 负责搬运到 ESC 供 EtherCAT 主站读取。

默认工作在模拟 EEPROM 模式，无需外挂 EEPROM。

若使用外挂 EEPROM，需将寄存器 ESC.GPR_CFG0[EEPROM_EMU] 清零。

57.2.3 时钟

图 94描述了 ESC 的时钟结构。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 94: ESC 时钟结构图

ESC 模块使用芯片时钟系统提供的 100MHz 功能时钟作为单一时钟源，该功能时钟经过 4 分频产生 25MHz 时钟，该 25MHz 时钟从 REFCK IO 输出，作为 PHY 的时钟源输入。

ESC 模块和以太网 PHY 必须使用同一时钟源，不支持 ESC 模块使用芯片内部功能时钟而 PHY 使用外部 25MHz 晶振。

100MHz 时钟带有门控功能，其使能寄存器为 ESC.GPR_CFG0[CLK100_EN]。

25MHz 输出时钟 REFCK 带有门控功能，其使能寄存器为 ESC.PHY_CFG1[REFCK_25M_OE]。

I2C 接口时钟 SCL 带有门控功能，其使能寄存器为 ESC.GPR_CFG[I2C_SCLK_EN]。

57.2.4 复位

ESC 模块的逻辑电路只能跟随其所在的子系统被硬件复位。

ESC 模块提供 2 个寄存器 ESC_RST_ECAT 和 ESC_RST_PDI，可分别被 EtherCAT 主站和从站 CPU 访问以触发复位请求，如图 95所示，复位请求能够触发中断和以太网 PHY 的复位。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 95: ESC 复位功能示意图

复位中断请求的使能控制寄存器为 ESC.GPR_CFG1[RSTO_IRQ_EN]。

以太网 PHY 的复位由组合控制产生，其控制源有 2 个，一是 EtherCAT IP Core 发出的复位请求，即通过配置寄存器 ESC_RST_ECAT 或 ESC_RST_PDI 产生，二是由寄存器 ESC.GPR_CFG1[RSTO_OVRD] 直接控制。为了保证以太网 PHY 在 ESC 初始化完成前一直处于复位状态，默认由 GPR 直接控制以太网 PHY 的复位，控制源的选择由寄存器 ESC.GPR_CFG1[RSTO_OVRD_ENJ] 决定。

如图中所示，以太网 PHY 的复位信号在送到 IO 前会经过一个 CTR_MUX 模块，其能够支持 PHY Reset 信号灵活选择不同的 IO 以及修改有效电平，详见小节 57.2.6。

57.2.5 LED 和 LINK 状态

ESC 模块提供 LED RUN 信号给 IO 输出。

ESC 模块提供 LED ERR 信号给 IO 输出。

ESC 模块不支持 STATE RUN LED 输出。

ESC 模块为每个端口提供一个 LINKACT 信号给 IO 输出，建议使用该信号来驱动 ESC 各端口的状态指示 LED，而不是使用以太网 PHY 的 LED 信号。

ESC 模块为每个端口提供一个 MII LINK 的 IO 输入信号，通常连接以太网 PHY 的某个符合要求的 LED 信号，用以实现 EtherCAT 的连接探测（Link Detection）功能。MII LINK 的 IO 输入默认会被 GPR override：寄存器 ESC.GPR_CFG2[NMII_LINKn_FROM_IO] 和 ESC.GPR_CFG2[NMII_LINK0_GPR]。若端口不使用，必须通过设置 GPR 保证该端口是 No Link 状态。

ESC 模块支持基于 RXER 的 Enhanced Link Detection。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 96: ESC Link 功能示意图

如图 96所示，本节描述的各 LED 和 Link 状态信号与 IO 之间都存在一个 CTR MUX 模块实现各信号与 IO 的灵活映射与电平调整，详见小节 57.2.6。

57.2.6 IO 多用途选择器 CTR MUX

如前文所述，EtherCAT 的非 MII 接口 IO 共有 9 个（包括 PHY Reset，LED，LINKACK，MII LINK），使用 CTR MUX 模块可将这些信号映射到 CTR[0] 到 CTR[8] 的任意 IO 上，这样在仅使用一部分信号比如只有 2 个或 1 个 EtherCAT 端口时，可以灵活选择需要使用的 IO，也能够为其他功能留出合适的 IO。IO 映射的选择由 ESC.CTRn 寄存器控制。

CTR MUX 还支持将任意信号取反，以支持如 MII LINK 的高电平有效或低电平有效等。

57.2.7 SYNC 和 LATCH

EtherCAT IP Core 的 Distributed Clocks（DC）功能提供 2 个 SYNC 信号，在 ESC 模块中 SYNC 信号支持以下功能：

- 支持 SYNC0 和 SYNC1 分别对应 2 个 IRQ 中断
- 支持 SYNC0 和 SYNC1 分别对应 2 个 DMA 请求
- 支持 SYNC0 和 SYNC1 分别输出到 IO ESC.EVTO[0] 和 ESC.EVTO[1]
- SYNC0 和 SYNC1 能够控制 ESC 的 GPIO 输入输出信号锁定
- 支持 SYNC0 和 SYNC1 输出到芯片的其他模块

SYNC0 和 SYNC1 触发中断的使能寄存器为 ESC.GPR_CFG1[SYNCn_IRQ_EN]。

SYNC0 和 SYNC1 触发 DMA 请求的使能寄存器为 ESC.GPR_CFG1[SYNCn_DMA_EN]。

关于 SYNC0 和 SYNC1 控制 ESC GPIO 的详情在小节 57.2.9中描述。

SYNC0 和 SYNC1 输出到芯片其他模块的详情请见节 56.1。

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 97: ESC SYNC 和 LATCH 功能示意图

EtherCAT IP Core 的 DC 功能提供 2 个 LATCH 信号，在 ESC 模块中 LATCH 信号的来源有以下选择：

- 来自 IO ESC.EVTI[0] 和 ESC.EVTI[1]
- 来自芯片中的其他模块

LATCH 信号源选择由寄存器 ESC.GPR_CFG1[LATCHn_FROM_IO] 控制。

LATCH 来自芯片中其他模块的详情请见节 56.1。

另外，LATCH0 和 LATCH1 信号也能够控制 ESC 的 GPIO 输入输出信号锁定。

57.2.8 中断和 DMA

ESC 模块支持以下中断（每个中断拥有独立的中断号）：

- EtherCAT IP Core 的中断
- SYNC0 中断
- SYNC1 中断
- RESET 中断

ESC 模块支持 SYNC0 和 SYNC1 两个中断请求。

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.2.9 GPIO

ESC 模块支持 64 个 GPIO，如图 98所示：




图 98: ESC GPIO 功能示意图

EtherCAT IP Core 的 GPO 信号可直接驱动 GPO IO 输出或经由 Trigger 事件锁存后输出，该选择的控制由寄存器 ESC.GPIO_CTRL[gpo_trig_en] 控制。

锁存触发事件包括 SOF，EOF，SYNC0，SYNC1，LATCH0 和 LATCH1 的上升沿或下降沿，Watch Dog Trigger 以及软件写 GPR 操作等，详见寄存器 ESC.GPIO_CTRL[gpo_trig_sel]。

IO 的输入可直接连接或经由 Trigger 事件锁存后连接至 EtherCAT IP Core 的 GPI 端口，该选择的控制由寄存器 ESC.GPIO_CTRL[gpi_trig_en] 控制。

锁存触发事件包括 SOF，EOF，SYNC0，SYNC1，LATCH0 和 LATCH1 的上升沿或下降沿，Watch Dog Trigger 以及软件写 GPR 操作等，详见寄存器 ESC.GPIO_CTRL[gpi_trig_sel]。

另外 GPI 信号还能够被 GPR 寄存器 Override，详见寄存器 ESC.GPIO_CTRL[gpi_override_en]

和 ESC.GPI_OVERRIDE0/1。

GPIO 的触发锁存可以按 8 个 IO 一组分组配置，当寄存器 ESC.GPIO_CTRL[gpo_trig_sel] 或

ESC.GPIO_CTRL[gpi_trig_sel] 设为 0b1110 时，改由寄存器 ESC.GPI_TRIG_CFG 和 ESC.GPO_TRIG_CFG 控制 GPIO 的触发锁存，该寄存器每 4 个 bit 控制一个 8-GPIO 分组的行为，4 bit 控制信息的编码方式与 ESC.GPIO_CTRL[gpo_t 相同，即 ESC.GPO_TRIG_CFG[3:0] 可控制 GPO[7:0] 的触发锁存行为，ESC.GPO_TRIG_CFG[7:4] 可控制 GPO[15:8]，依此类推。

57.3 ESC 寄存器

ESC 的寄存器列表如下：

ESC base address: 0xF1700000

地址偏移	名称	描述	复位值
0x0000	TYPE	EtherCAT 控制器类型	0xA2
0x0001	REVISION	EtherCAT 控制器版本 1	0x00
0x0002	BUILD	EtherCAT 控制器版本 2	0x0000
0x0004	FMMU_NUM	FMMU 支持数量	0x08
0x0005	SYNCM_NUM	SyncManager 支持数量	0x08

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0006	RAM_SIZE	RAM 容量	0x3C
0x0007	PORT_DESC	PORT 描述	0x3F
0x0008	FEATURE	ESC 支持特性	0x008C
0x0010	STATION_ADDR	站地址	0x0000
0x0012	STATION_ALS	站地址别名	0x0000
0x0020	REG_WEN	寄存器写使能	0x00
0x0021	REG_WP	寄存器写保护	0x00
0x0030	ESC_WEN	ESC 写使能	0x00
0x0031	ESC_WP	ESC 写保护	0x00
0x0040	ESC_RST_ECAT	ECAT 复位 ESC	0x00
0x0041	ESC_RST_PDI	PDI 复位 ESC	0x00
0x0100	ESC_DL_CTRL	ESC DL 控制	0x00000000
0x0108	PHYSICAL_RW_OFFSET	物理读写偏移	0x0000
0x0110	ESC_DL_STAT	ESC DL 状态	0x0000
0x0120	AL_CTRL	AL 控制	0x0001
0x0130	AL_STAT	AL 状态	0x0001
0x0134	AL_STAT_CODE	AL 状态编码	0x0000
0x0138	RUN_LED_OVRD	RUN LED 重载	0x00
0x0139	ERR_LED_OVRD	ERR LED 重载	0x00
0x0140	PDI_CTRL	PDI 控制	0x00
0x0141	ESC_CFG	ESC 配置	0x01
0x014E	PDI_INFO	PDI 信息	0x0000
0x0150	PDI_CFG	PDI 配置	0x84
0x0151	PDI_SL_CFG	PDI Sync/Latch[1:0] 配置	0x00
0x0152	PDI_EXT_CFG	PDI 配置扩展	0x0000
0x0200	ECAT_EVT_MSK	ECAT 事件屏蔽	0x0000
0x0204	PDI_AL_EVT_MSK	PDI AL 事件屏蔽	0x00000000
0x0210	ECAT_EVT_REQ	ECAT 事件请求	0x0000
0x0220	AL_EVT_REQ	AL Event Request	0x00000000
0x0300	RX_ERR_CNT[PORT0]	RX 错误计数器	0x0000
0x0302	RX_ERR_CNT[PORT1]	RX 错误计数器	0x0000
0x0304	RX_ERR_CNT[PORT2]	RX 错误计数器	0x0000
0x0306	RX_ERR_CNT[PORT3]	RX 错误计数器	0x0000
0x0308	FWD_RX_ERR_CNT[PORT0]	Forwarded RX 错误计数器	0x00
0x0309	FWD_RX_ERR_CNT[PORT1]	Forwarded RX 错误计数器	0x00
0x030A	FWD_RX_ERR_CNT[PORT2]	Forwarded RX 错误计数器	0x00
0x030B	FWD_RX_ERR_CNT[PORT3]	Forwarded RX 错误计数器	0x00
0x030C	ECAT_PU_ERR_CNT	ECAT 处理单元错误计数器	0x00
0x030D	PDI_ERR_CNT	PDI 错误计数器	0x00
0x0310	LOST_LINK_CNT[PORT0]	链接丢失计数器	0x00

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0311	LOST_LINK_CNT[PORT1]	链接丢失计数器	0x00
0x0312	LOST_LINK_CNT[PORT2]	链接丢失计数器	0x00
0x0313	LOST_LINK_CNT[PORT3]	链接丢失计数器	0x00
0x0400	WDG_DIV	看门狗分频器	0x09C2
0x0410	WDG_TIME_PDI	PDI 看门狗时间	0x03E8
0x0420	WDG_TIME_PDAT	看门狗时间处理数据	0x0000
0x0440	WDG_STAT_PDAT	看门狗状态处理数据	0x0000
0x0442	WDG_CNT_PDAT	看门狗计数器处理数据	0x00
0x0443	WDG_CNT_PDI	PDI 看门狗计数器	0x00
0x0500	EEPROM_CFG	EEPROM 配置	0x00
0x0501	EEPROM_PDI_ACC_STAT	EEPROM PDI 访问状态	0x00
0x0502	EEPROM_CTRL_STAT	EEPROM 控制/状态	0x0000
0x0504	EEPROM_ADDR	EEPROM 地址	0x00000000
0x0508	EEPROM_DATA	EEPROM 数据	0x0000000000000000
0x0510	MII_MNG_CS	MII 管理控制/状态	0x0000
0x0512	PHY_ADDR	PHY 地址	0x00
0x0513	PHY_REG_ADDR	PHY 寄存器地址	0x00
0x0514	PHY_DATA	PHY 数据	0x0000
0x0516	MIIM_ECAT_ACC_STAT	MII 管理 ECAT 访问状态	0x00
0x0517	MIIM_PDI_ACC_STAT	MII 管理 PDI 访问状态	0x00
0x0518	PHY_STAT[PORT0]	PHY 端口状态	0x00
0x0519	PHY_STAT[PORT1]	PHY 端口状态	0x00
0x051A	PHY_STAT[PORT2]	PHY 端口状态	0x00
0x051B	PHY_STAT[PORT3]	PHY 端口状态	0x00
0x0600	FMMU[0][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0604	FMMU[0][LENGTH]	长度	0x0000
0x0606	FMMU[0][LOGIC_START_BIT]	逻辑起始位	0x00
0x0607	FMMU[0][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0608	FMMU[0][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x060A	FMMU[0][PHYSICAL_START_BIT]	物理起始位	0x00
0x060B	FMMU[0][TYPE]	类型	0x00
0x060C	FMMU[0][ACTIVATE]	激活	0x00
0x0610	FMMU[1][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0614	FMMU[1][LENGTH]	长度	0x0000
0x0616	FMMU[1][LOGIC_START_BIT]	逻辑起始位	0x00
0x0617	FMMU[1][LOGIC_STOP_BIT]	逻辑停止位	0x00

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0618	FMMU[1][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x061A	FMMU[1][PHYSICAL_START_BIT]	物理起始位	0x00
0x061B	FMMU[1][TYPE]	类型	0x00
0x061C	FMMU[1][ACTIVATE]	激活	0x00
0x0620	FMMU[2][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0624	FMMU[2][LENGTH]	长度	0x0000
0x0626	FMMU[2][LOGIC_START_BIT]	逻辑起始位	0x00
0x0627	FMMU[2][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0628	FMMU[2][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x062A	FMMU[2][PHYSICAL_START_BIT]	物理起始位	0x00
0x062B	FMMU[2][TYPE]	类型	0x00
0x062C	FMMU[2][ACTIVATE]	激活	0x00
0x0630	FMMU[3][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0634	FMMU[3][LENGTH]	长度	0x0000
0x0636	FMMU[3][LOGIC_START_BIT]	逻辑起始位	0x00
0x0637	FMMU[3][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0638	FMMU[3][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x063A	FMMU[3][PHYSICAL_START_BIT]	物理起始位	0x00
0x063B	FMMU[3][TYPE]	类型	0x00
0x063C	FMMU[3][ACTIVATE]	激活	0x00
0x0640	FMMU[4][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0644	FMMU[4][LENGTH]	长度	0x0000
0x0646	FMMU[4][LOGIC_START_BIT]	逻辑起始位	0x00
0x0647	FMMU[4][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0648	FMMU[4][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x064A	FMMU[4][PHYSICAL_START_BIT]	物理起始位	0x00
0x064B	FMMU[4][TYPE]	类型	0x00
0x064C	FMMU[4][ACTIVATE]	激活	0x00
0x0650	FMMU[5][LOGIC_START_ADDR]	逻辑起始地址	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0654	FMMU[5][LENGTH]	长度	0x0000
0x0656	FMMU[5][LOGIC_START_BIT]	逻辑起始位	0x00
0x0657	FMMU[5][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0658	FMMU[5][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x065A	FMMU[5][PHYSICAL_START_BIT]	物理起始位	0x00
0x065B	FMMU[5][TYPE]	类型	0x00
0x065C	FMMU[5][ACTIVATE]	激活	0x00
0x0660	FMMU[6][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0664	FMMU[6][LENGTH]	长度	0x0000
0x0666	FMMU[6][LOGIC_START_BIT]	逻辑起始位	0x00
0x0667	FMMU[6][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0668	FMMU[6][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x066A	FMMU[6][PHYSICAL_START_BIT]	物理起始位	0x00
0x066B	FMMU[6][TYPE]	类型	0x00
0x066C	FMMU[6][ACTIVATE]	激活	0x00
0x0670	FMMU[7][LOGIC_START_ADDR]	逻辑起始地址	0x00000000
0x0674	FMMU[7][LENGTH]	长度	0x0000
0x0676	FMMU[7][LOGIC_START_BIT]	逻辑起始位	0x00
0x0677	FMMU[7][LOGIC_STOP_BIT]	逻辑停止位	0x00
0x0678	FMMU[7][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x067A	FMMU[7][PHYSICAL_START_BIT]	物理起始位	0x00
0x067B	FMMU[7][TYPE]	类型	0x00
0x067C	FMMU[7][ACTIVATE]	激活	0x00
0x0800	SYNCM[0][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x0802	SYNCM[0][LENGTH]	长度	0x0000
0x0804	SYNCM[0][CONTROL]	控制	0x00
0x0805	SYNCM[0][STATUS]	状态	0x00
0x0806	SYNCM[0][ACTIVATE]	激活	0x00
0x0807	SYNCM[0][PDI_CTRL]	PDI 控制	0x00
0x0808	SYNCM[1][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x080A	SYNCM[1][LENGTH]	长度	0x0000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x080C	SYNCM[1][CONTROL]	控制	0x00
0x080D	SYNCM[1][STATUS]	状态	0x00
0x080E	SYNCM[1][ACTIVATE]	激活	0x00
0x080F	SYNCM[1][PDI_CTRL]	PDI 控制	0x00
0x0810	SYNCM[2][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x0812	SYNCM[2][LENGTH]	长度	0x0000
0x0814	SYNCM[2][CONTROL]	控制	0x00
0x0815	SYNCM[2][STATUS]	状态	0x00
0x0816	SYNCM[2][ACTIVATE]	激活	0x00
0x0817	SYNCM[2][PDI_CTRL]	PDI 控制	0x00
0x0818	SYNCM[3][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x081A	SYNCM[3][LENGTH]	长度	0x0000
0x081C	SYNCM[3][CONTROL]	控制	0x00
0x081D	SYNCM[3][STATUS]	状态	0x00
0x081E	SYNCM[3][ACTIVATE]	激活	0x00
0x081F	SYNCM[3][PDI_CTRL]	PDI 控制	0x00
0x0820	SYNCM[4][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x0822	SYNCM[4][LENGTH]	长度	0x0000
0x0824	SYNCM[4][CONTROL]	控制	0x00
0x0825	SYNCM[4][STATUS]	状态	0x00
0x0826	SYNCM[4][ACTIVATE]	激活	0x00
0x0827	SYNCM[4][PDI_CTRL]	PDI 控制	0x00
0x0828	SYNCM[5][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x082A	SYNCM[5][LENGTH]	长度	0x0000
0x082C	SYNCM[5][CONTROL]	控制	0x00
0x082D	SYNCM[5][STATUS]	状态	0x00
0x082E	SYNCM[5][ACTIVATE]	激活	0x00
0x082F	SYNCM[5][PDI_CTRL]	PDI 控制	0x00
0x0830	SYNCM[6][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x0832	SYNCM[6][LENGTH]	长度	0x0000
0x0834	SYNCM[6][CONTROL]	控制	0x00
0x0835	SYNCM[6][STATUS]	状态	0x00
0x0836	SYNCM[6][ACTIVATE]	激活	0x00
0x0837	SYNCM[6][PDI_CTRL]	PDI 控制	0x00

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0838	SYNCM[7][PHYSICAL_START_ADDR]	物理起始地址	0x0000
0x083A	SYNCM[7][LENGTH]	长度	0x0000
0x083C	SYNCM[7][CONTROL]	控制	0x00
0x083D	SYNCM[7][STATUS]	状态	0x00
0x083E	SYNCM[7][ACTIVATE]	激活	0x00
0x083F	SYNCM[7][PDI_CTRL]	PDI 控制	0x00
0x0900	RCV_TIME[PORT0]	接收时间	0x00000000
0x0904	RCV_TIME[PORT1]	接收时间	0x00000000
0x0908	RCV_TIME[PORT2]	接收时间	0x00000000
0x090C	RCV_TIME[PORT3]	接收时间	0x00000000
0x0910	SYS_TIME	系统时间	0x0000000000000000
0x0918	RCVT_ECAT_PU	ECAT 接收时间处理单元	0x0000000000000000
0x0920	SYS_TIME_OFFSET	系统时间偏移	0x0000000000000000
0x0928	SYS_TIME_DELAY	系统时间延迟	0x00000000
0x092C	SYS_TIME_DIFF	系统时间差异	0x00000000
0x0930	SPD_CNT_START	速度计数器起始	0x0000
0x0932	SPD_CNT_DIFF	速度计数器差异	0x0000
0x0934	SYS_TIME_DIFF_FD	系统时间差异过滤深度	0x00
0x0935	SPD_CNT_FD	速度计数器过滤深度	0x00
0x0936	RCV_TIME_LM	接收时间锁存模式	0x00
0x0980	CYC_UNIT_CTRL	循环单元控制	0x00
0x0981	SYNCO_ACT	SYNC Out 单元激活	0x00
0x0982	PULSE_LEN	Sync 信号脉冲长度	0x0000
0x0984	ACT_STAT	激活状态	0x00
0x098E	SYNC0_STAT	SYNC0 状态	0x00
0x098F	SYNC1_STAT	SYNC1 状态	0x00
0x0990	START_TIME_CO	起始时间循环操作	0x0000000000000000
0x0998	NXT_SYNC1_PULSE	下一个 SYNC1 脉冲	0x0000000000000000
0x09A0	SYNC0_CYC_TIME	SYNC0 周期时间	0x00000000
0x09A4	SYNC1_CYC_TIME	SYNC1 周期时间	0x00000000
0x09A8	LATCH0_CTRL	Latch0 控制	0x00
0x09A9	LATCH1_CTRL	Latch1 控制	0x00
0x09AE	LATCH0_STAT	Latch0 状态	0x00
0x09AF	LATCH1_STAT	Latch1 状态	0x00
0x09B0	LATCH0_TIME_PE	Latch0 时间上升沿	0x0000000000000000
0x09B8	LATCH0_TIME_NE	Latch0 时间下降沿	0x0000000000000000
0x09C0	LATCH1_TIME_PE	Latch1 时间上升沿	0x0000000000000000
0x09C8	LATCH1_TIME_NE	Latch1 时间下降沿	0x0000000000000000
0x09F0	ECAT_BUF_CET	ECAT 缓冲改变事件时间	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x09F8	PDI_BUF_SET	PDI 缓冲起始事件时间	0x00000000
0x09FC	PDI_BUF_CET	PDI 缓冲改变事件时间	0x00000000
0x0E00	PID	产品 ID	0x0000000000000000
0x0E08	VID	制造商 ID	0x0000000000000000
0x0F00	DIO_OUT_DATA	数字 IO 输出数据	0x00000000
0x0F10	GPO	通用输出	0x0000000000000000
0x0F18	GPI	通用输入	0x0000000000000000
0x0F80	USER_RAM_BYTE0	用户存储器字节 0	0x00
0x0F81	USER_RAM_BYTE1	用户存储器字节 1	0x00
0x0F82	USER_RAM_BYTE2	用户存储器字节 2	0x00
0x0F83	USER_RAM_BYTE3	用户存储器字节 3	0x00
0x0F84	USER_RAM_BYTE4	用户存储器字节 4	0x00
0x0F85	USER_RAM_BYTE5	用户存储器字节 5	0x00
0x0F86	USER_RAM_BYTE6	用户存储器字节 6	0x00
0x0F87	USER_RAM_BYTE7	用户存储器字节 7	0x00
0x0F88	USER_RAM_BYTE8	用户存储器字节 8	0x00
0x0F89	USER_RAM_BYTE9	用户存储器字节 9	0x00
0x0F8A	USER_RAM_BYTE10	用户存储器字节 10	0x00
0x0F8B	USER_RAM_BYTE11	用户存储器字节 11	0x00
0x0F8E	USER_RAM_BYTE14	用户存储器字节 14	0x00
0x0F8F	USER_RAM_BYTE15	用户存储器字节 15	0x00
0x0F93	USER_RAM_BYTE19	用户存储器字节 19	0x00
0x1000	PDRAM	进程数据存储器	0x00000000
0x10000	PDRAM_ALS	进程数据存储器镜像	0x00000000
0x1F000	GPR_CFG0	通用配置寄存器 0	0x00001000
0x1F004	GPR_CFG1	通用配置寄存器 1	0x00000000
0x1F008	GPR_CFG2	通用配置寄存器 2	0x00000000
0x1F010	PHY_CFG0	PHY 配置寄存器 0	0x00000000
0x1F014	PHY_CFG1	PHY 配置寄存器 1	0x00000001
0x1F020	GPIO_CTRL	GPIO 输出使能 0	0x00000000
0x1F024	GPI_TRIG_CFG	GPI 触发控制	0x00000000
0x1F028	GPO_TRIG_CFG	GPO 触发控制	0x00000000
0x1F030	GPI_OVERRIDE0	GPI 低 32 位覆盖值	0x00000000
0x1F034	GPI_OVERRIDE1	GPI 高 32 位覆盖值	0x00000000
0x1F038	GPO_REG0	GPO 低 32 位读取值	0x00000000
0x1F03C	GPO_REG1	GPO 高 32 位读取值	0x00000000
0x1F040	GPI_REG0	GPI 低 32 位读取值	0x00000000
0x1F044	GPI_REG1	GPI 高 32 位读取值	0x00000000
0x1F060	GPR_STATUS	状态寄存器	0x00000000
0x1F080	IO_CFG[CTR0]	CTR IO 配置	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.


地址偏移	名称	描述	复位值
0x1F084	IO_CFG[CTR1]	CTR IO 配置	0x00000000
0x1F088	IO_CFG[CTR2]	CTR IO 配置	0x00000000
0x1F08C	IO_CFG[CTR3]	CTR IO 配置	0x00000000
0x1F090	IO_CFG[CTR4]	CTR IO 配置	0x00000000
0x1F094	IO_CFG[CTR5]	CTR IO 配置	0x00000000
0x1F098	IO_CFG[CTR6]	CTR IO 配置	0x00000000
0x1F09C	IO_CFG[CTR7]	CTR IO 配置	0x00000000
0x1F0A0	IO_CFG[CTR8]	CTR IO 配置	0x00000000

表 227: ESC 寄存器列表

57.4 ESC 寄存器详细信息

ESC 的寄存器详细说明如下：

57.4.1 TYPE (0x0)




TYPE [7:0]

位域	名称	描述
7-0	TYPE	控制器类型

TYPE 位域

57.4.2 REVISION (0x1)




REVISION [7:0]

位域	名称	描述
7-0	X	X 版本

REVISION 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.3 BUILD (0x2)




BUILD [15:0]

位域	名称	描述
15-8	BUILD	
7-4	Y	Y 版本
3-0	Z	Z 版本

BUILD 位域

57.4.4 FMMU_NUM (0x4)




FMMU_NUM [7:0]

位域	名称	描述
7-0	NUM	支持的 FMMU 通道（条目）数量

FMMU_NUM 位域

57.4.5 SYNCM_NUM (0x5)



SYNCM_NUM [7:0]


位域	名称	描述
7-0	NUM	支持的 SyncManager 通道（条目）数量

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SYNCM_NUM 位域

57.4.6 RAM_SIZE (0x6)




RAM_SIZE [7:0]

位域	名称	描述
7-0	SIZE	支持的 Process Data Ram 容量，K 字节为单位

RAM_SIZE 位域

57.4.7 PORT_DESC (0x7)



PORT_DESC [7:0]

位域	名称	描述
7-6	PORT3	Port 配置: 00: 未实现该 port 11:MII/RMII/RGMII
5-4	PORT2	Port 配置: 00: 未实现该 port 11:MII/RMII/RGMII
3-2	PORT1	Port 配置: 00: 未实现该 port 11:MII/RMII/RGMII
1-0	PORT0	Port 配置: 00: 未实现该 port 11:MII/RMII/RGMII

PORT_DESC 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.8 FEATURE (0x8)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				FFSC	RWC	LRW	EDSA	SHFE	ELDM	RSVD		DCW	DC	RSVD	FMMU
N/A				RO	RO	RO	RO	RO	RO	N/A		RO	RO	N/A	RO
x	x	x	x	0	0	0	0	1	0	x	x	1	1	x	0


FEATURE [15:0]

位域	名称	描述
11	FFSC	固定的 FMMU/SyncManager 配置: 0: 可变配置 1: 固定配置
10	RWC	EtherCAT read/write 命令支持（BRW，APRW，FPRW）: 0: 支持 1: 不支持
9	LRW	EtherCAT LRW 命令支持: 0: 支持 1: 不支持
8	EDSA	增强的 DC SYNC 0: 不支持 1: 支持 注: 该特性与寄存器 0x981[7:3] 和 0x0984 相关
7	SHFE	FCS 错误单独处理: 0: 不支持 1: 支持
6	ELDM	Enhanced Link Detection MII: 0: 不支持 1: 支持
3	DCW	分布式时钟位宽: 0:32 位 1:64 位
2	DC	分布式时钟: 0: 不支持 1: 支持
0	FMMU	FMMU 操作方式: 0: 位操作 1: 字节操作

FEATURE 位域

57.4.9 STATION_ADDR (0x10)

©Shanghai HPMICRO Semiconductor Co., Ltd.




STATION_ADDR [15:0]

位域	名称	描述
15-0	ADDR	Address used for node addressing (FPRD/FPWR/FPRW/FRMW commands)

STATION_ADDR 位域

57.4.10 STATION_ALS (0x12)




STATION_ALS [15:0]


位域	名称	描述
15-0	ADDR	Alias Address used for node addressing (FPRD/FPWR/FPRW/FRMW commands). The use of this alias is activated by Register DL Control Bit 0x0100[24]. NOTE:EEPROM value is only transferred into this register at first EEPROM load after power-on or reset. ESC20 exception:EEPROM value is transferred into this register after each EEPROM reload command.

STATION_ALS 位域

57.4.11 REG_WEN (0x20)



©Shanghai HPMICRO Semiconductor Co., Ltd.




REG_WEN [7:0]

位域	名称	描述
0	EN	If register write protection is enabled, this register has to be written in the same Ethernet frame (value does not matter) before other writes to this station are allowed. This bit is self-clearing at the beginning of the next frame (SOF), or if Register Write Protection is disabled.

REG_WEN 位域

57.4.12 REG_WP (0x21)




REG_WP [7:0]

位域	名称	描述
0	WP	Register write protection: 0:Protection disabled 1:Protection enabled Registers 0x0000:0x0F7F are write-protected, except for 0x0020 and 0x0030

REG_WP 位域

57.4.13 ESC_WEN (0x30)



©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0

ESC_WEN [7:0]

位域	名称	描述
0	EN	If ESC write protection is enabled, this register has to be written in the same Ethernet frame (value does not matter) before other writes to this station are allowed. This bit is self-clearing at the beginning of the next frame (SOF), or if ESC Write Protection is disabled.

ESC_WEN 位域

57.4.14 ESC_WP (0x31)

7	6	5	4	3	2	1	0
RSVD							WP
N/A							RO
x	x	x	x	x	x	x	0

ESC_WP [7:0]

位域	名称	描述
0	WP	Write protect: 0:Protection disabled 1:Protection enabled All areas are write-protected, except for 0x0030.

ESC_WP 位域

57.4.15 ESC_RST_ECAT (0x40)

7	6	5	4	3	2	1	0
RSVD						PR	
N/A						RO	
x	x	x	x	x	x	0	0

ESC_RST_ECAT [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	PR	Progress of the reset procedure: 00:initial/reset state 01:after writing 0x52 (’R’), when previous state was 00 10:after writing 0x45 (’E’), when previous state was 01 11:after writing 0x53 (’S’), when previous state was 10. This value must not be observed because the ESC enters reset when this state is reached, resulting in state 00

ESC_RST_ECAT 位域

57.4.16 ESC_RST_PDI (0x41)

7	6	5	4	3	2	1	0
RST							
RW							
0	0	0	0	0	0	0	0

ESC_RST_PDI [7:0]

位域	名称	描述
7-0	RST	A reset is asserted after writing the reset sequence 0x52 (’R’), 0x45 (’E’) and 0x53 (’S’) in this register with 3 consecutive commands. Any other command which does not continue the sequence by writing the next expected value will cancel the reset procedure

ESC_RST_PDI 位域

57.4.17 ESC_DL_CTRL (0x100)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							SA	RSVD					RFS			LP3		LP2		LP1		LP0		RSVD						TU	FR
N/A							RO	N/A					RO			RO		RO		RO		RO		N/A						RO	RO
x	x	x	x	x	x	x	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	0	0

ESC_DL_CTRL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.


位域	名称	描述
24	SA	Station alias: 0:Ignore Station Alias 1:Alias can be used for all configured address comm
18-16	RFS	RX FIFO Size (ESC delays start of forwarding until FIFO is at least half full). RX FIFO Size/RX delay reduction** : Value:EBUS:MII: 0:-50 ns -40 ns (-80 ns***) 1:-40 ns -40 ns (-80 ns***) 2:-30 ns -40 ns 3:-20 ns -40 ns 4:-10 ns no change 5:no change no change 6:no change no change 7:default default NOTE:EEPROM value is only taken over at first EEPROM load after power-on or reset
15-14	LP3	Loop Port 3: 00:Auto 01:Auto Close 10:Open 11:Closed
13-12	LP2	Loop Port 2: 00:Auto 01:Auto Close 10:Open 11:Closed
11-10	LP1	Loop Port 1: 00:Auto 01:Auto Close 10:Open 11:Closed

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-8	LP0	Loop Port 0: 00:Auto 01:Auto Close 10:Open 11:Closed NOTE: Loop open means sending/receiving over this port is enabled, loop closed means sending/receiving is disabled and frames are forwarded to the next open port internally. Auto:loop closed at link down, opened at link up Auto Close:loop closed at link down, opened with writing 01 again after link up (or receiving a valid Ethernet frame at the closed port) Open:loop open regardless of link state Closed:loop closed regardless of link state
1	TU	Temporary use of settings in 0x0100:0x0103[8:15]: 0:permanent use 1:use for about 1 second, then revert to previous settings
0	FR	Forwarding rule: 0:Forward non-EtherCAT frames: EtherCAT frames are processed, non-EtherCAT frames are forwarded without processing or modification. The source MAC address is not changed for any frame. 1:Destroy non-EtherCAT frames: EtherCAT frames are processed, non-EtherCAT frames are destroyed. The source MAC address is changed by the Processing Unit for every frame (SOURCE_MAC[1] is set

ESC_DL_CTRL 位域

57.4.18 PHYSICAL_RW_OFFSET (0x108)



©Shanghai HPMICRO Semiconductor Co., Ltd.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PHYSICAL_RW_OFFSET [15:0]

位域	名称	描述
15-0	OFFSET	This register is used for ReadWrite commands in Device Addressing mode (FPRW, APRW, BRW). The internal read address is directly taken from the offset address field of the EtherCAT datagram header, while the internal write address is calculated by adding the Physical Read/Write Offset value to the offset address field. Internal read address = ADR, internal write address = ADR + R/W-Offset

PHYSICAL_RW_OFFSET 位域

57.4.19 ESC_DL_STAT (0x110)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CP3	LP3	CP2	LP2	CP1	LP1	CP0	LP0	PLP3	PLP2	PLP1	PLP0	RSVD	ELD	WDS	EPLC
RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	N/A	RO	RO	RO
0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0

ESC_DL_STAT [15:0]

位域	名称	描述
15	CP3	Communication on Port 3: 0:No stable communication 1:Communication established
14	LP3	Loop Port 3: 0:Open 1:Closed
13	CP2	Communication on Port 2: 0:No stable communication 1:Communication established

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
12	LP2	Loop Port 2: 0:Open 1:Closed
11	CP1	Communication on Port 1: 0:No stable communication 1:Communication established
10	LP1	Loop Port 1: 0:Open 1:Closed
9	CP0	Communication on Port 0: 0:No stable communication 1:Communication established
8	LP0	Loop Port 0: 0:Open 1:Closed
7	PLP3	Physical link on Port 3: 0:No link 1:Link detected
6	PLP2	Physical link on Port 2: 0:No link 1:Link detected
5	PLP1	Physical link on Port 1: 0:No link 1:Link detected
4	PLP0	Physical link on Port 0: 0:No link 1:Link detected
2	ELD	Enhanced Link detection: 0:Deactivated for all ports 1:Activated for at least one port NOTE:EEPROM value is only transferred into this register at first EEPROM load after power-on or reset
1	WDS	PDI Watchdog Status: 0:Watchdog expired 1:Watchdog reloaded

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	EPLC	PDI operational/EEPROM loaded correctly: 0:EEPROM not loaded, PDI not operational (no access to Process Data RAM) 1:EEPROM loaded correctly, PDI operational (access to Process Data RAM)

ESC_DL_STAT 位域

57.4.20 AL_CTRL (0x120)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										DI	EIA	IST			
N/A										RW	RW	RW			
x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	1

AL_CTRL [15:0]


位域	名称	描述
5	DI	Device Identification: 0:No request 1:Device Identification request
4	EIA	Error Ind Ack: 0:No Ack of Error Ind in AL status register 1:Ack of Error Ind in AL status register
3-0	IST	Initiate State Transition of the Device State Machine: 1:Request Init State 3:Request Bootstrap State 2:Request Pre-Operational State 4:Request Safe-Operational State 8:Request Operational State

AL_CTRL 位域

57.4.21 AL_STAT (0x130)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										DI	EI	AS			

©Shanghai HPMICRO Semiconductor Co., Ltd.




AL_STAT [15:0]

位域	名称	描述
5	DI	Device Identification: 0:Device Identification not valid 1:Device Identification loaded
4	EI	Error Ind: 0:Device is in State as requested or Flag cleared by command 1:Device has not entered requested State or changed State as result of a local action
3-0	AS	Actual State of the Device State Machine: 1:Init State 3:Bootstrap State 2:Pre-Operational State 4:Safe-Operational State 8:Operational State

AL_STAT 位域

57.4.22 AL_STAT_CODE (0x134)



AL_STAT_CODE [15:0]

位域	名称	描述
15-0	CODE	AL Status Code

AL_STAT_CODE 位域

57.4.23 RUN_LED_OVRD (0x138)

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
RSVD			EN_OVRD	LED_CODE			
N/A			RW	RW			
x	x	x	0	0	0	0	0

RUN_LED_OVRD [7:0]

位域	名称	描述
4	EN_OVRD	Enable Override: 0:Override disabled 1:Override enabled
3-0	LED_CODE	LED code: 0x0:Off 0x1:Flash 1x 0x2-0xC:Flash 2x -12x 0xD:Blinking 0xE:Flickering 0xF:On

RUN_LED_OVRD 位域

57.4.24 ERR_LED_OVRD (0x139)

7	6	5	4	3	2	1	0
RSVD			EN_OVRD	LED_CODE			
N/A			RW	RW			
x	x	x	0	0	0	0	0

ERR_LED_OVRD [7:0]


位域	名称	描述
4	EN_OVRD	Enable Override: 0:Override disabled 1:Override enabled
3-0	LED_CODE	LED code: 0x0:Off 0x1-0xC:Flash 1x -12x 0xD:Blinking 0xE:Flickering 0xF:On

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

ERR_LED_OVRD 位域

57.4.25 PDI_CTRL (0x140)



PDI_CTRL [7:0]

位域	名称	描述
7-0	PDI	Process data interface: 0x00:Interface deactivated (no PDI) 0x01:4 Digital Input 0x02:4 Digital Output 0x03:2 Digital Input and 2 Digital Output 0x04:Digital I/O 0x05:SPI Slave 0x06:Oversampling I/O 0x07:EtherCAT Bridge (port 3) 0x08:16 Bit asynchronous Microcontroller interface 0x09:8 Bit asynchronous Microcontroller interface 0x0A:16 Bit synchronous Microcontroller interface 0x0B:8 Bit synchronous Microcontroller interface 0x10:32 Digital Input and 0 Digital Output 0x11:24 Digital Input and 8 Digital Output 0x12:16 Digital Input and 16 Digital Output 0x13:8 Digital Input and 24 Digital Output 0x14:0 Digital Input and 32 Digital Output 0x80:On-chip bus Others:Reserved

PDI_CTRL 位域

57.4.26 ESC_CFG (0x141)

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
ELP3	ELP2	ELP1	ELP0	CDLIU	DCSOU	ELDAP	DEV_EMU
RO	RO	RO	RO	RO	RO	RO	RO
0	0	0	0	0	0	0	1

ESC_CFG [7:0]

位域	名称	描述
7	ELP3	Enhanced Link port 3: 0:disabled (if bit 1=0) 1:enabled
6	ELP2	Enhanced Link port 2: 0:disabled (if bit 1=0) 1:enabled
5	ELP1	Enhanced Link port 1: 0:disabled (if bit 1=0) 1:enabled
4	ELP0	Enhanced Link port 0: 0:disabled (if bit 1=0) 1:enabled
3	CDLIU	Distributed Clocks Latch In Unit: 0:disabled (power saving) 1:enabled
2	DCSOU	Distributed Clocks SYNC Out Unit: 0:disabled (power saving) 1:enabled
1	ELDAP	Enhanced Link detection all ports: 0:disabled (if bits [7:4]=0) 1:enabled at all ports (overrides bits [7:4])
0	DEV_EMU	Device emulation (control of AL status): 0:AL status register has to be set by PDI 1:AL status register will be set to value written to AL control register

ESC_CFG 位域

57.4.27 PDI_INFO (0x14E)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD												PDICN	PDIA	ECLFE	PFABW

©Shanghai HPMICRO Semiconductor Co., Ltd.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A												RO	RO	RO	RO
x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

PDI_INFO [15:0]

位域	名称	描述
3	PDICN	PDI configuration invalid: 0:PDI configuration ok 1:PDI configuration invalid
2	PDIA	PDI active: 0:PDI not active 1:PDI active
1	ECLFE	ESC configuration area loaded from EEPROM: 0:not loaded 1:loaded
0	PFABW	DI function acknowledge by write: 0:Disabled 1:Enabled

PDI_INFO 位域

57.4.28 PDI_CFG (0x150)

7	6	5	4	3	2	1	0
BUS			CLK				
RO			RO				
1	0	0	0	0	1	0	0

PDI_CFG [7:0]

位域	名称	描述
7-5	BUS	On-chip bus: 000:Intel® Avalon® 001:AXI® 010:Xilinx® PLB v4.6 100:Xilinx OPB others:reserved

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
4-0	CLK	On-chip bus clock: 0:asynchronous 1-31:synchronous multiplication factor (N * 25 MHz)

PDI_CFG 位域

57.4.29 PDI_SL_CFG (0x151)

7	6	5	4	3	2	1	0
SYNC1_MAER	SYNC1_CFG	SYNC1_ODP		SYNC0_MAER	SYNC0_CFG	SYNC0_ODP	
RO	RO	RO		RO	RO	RO	
0	0	0	0	0	0	0	0

PDI_SL_CFG [7:0]

位域	名称	描述
7	SYNC1_MAER	SYNC1 mapped to AL Event Request register 0x0220[3]: 0:Disabled 1:Enabled
6	SYNC1_CFG	SYNC1/LATCH1 configuration*: 0:LATCH1 input 1:SYNC1 output
5-4	SYNC1_ODP	SYNC1 output driver/polarity: 00:Push-Pull active low 01:Open Drain (active low) 10:Push-Pull active high 11:Open Source (active high)
3	SYNC0_MAER	SYNC0 mapped to AL Event Request register 0x0220[2]: 0:Disabled 1:Enabled
2	SYNC0_CFG	SYNC0/LATCH0 configuration*: 0:LATCH0 Input 1:SYNC0 Output

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1-0	SYNC0_ODP	SYNC0 output driver/polarity: 00:Push-Pull active low 01:Open Drain (active low) 10:Push-Pull active high 11:Open Source (active high)

PDI_SL_CFG 位域

57.4.30 PDI_EXT_CFG (0x152)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD					OCBST			RSVD						RPS	
N/A					RW			N/A						RO	
x	x	x	x	x	0	0	0	x	x	x	x	x	x	0	0

PDI_EXT_CFG [15:0]

位域	名称	描述
10-8	OCBST	On-chip bus sub-type for AXI: 000:AXI3 001:AXI4 010:AXI4 LITE others:reserved
1-0	RPS	Read prefetch size (in cycles of PDI width): 0:4 cycles 1:1 cycle (typical) 2:2 cycles 3:Reserved

PDI_EXT_CFG 位域

57.4.31 ECAT_EVT_MSK (0x200)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MASK															
RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ECAT_EVT_MSK [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	MASK	ECAT Event masking of the ECAT Event Request Events for mapping into ECAT event field of EtherCAT frames: 0:Corresponding ECAT Event Request register bit is not mapped 1:Corresponding ECAT Event Request register bit is mapped

ECAT_EVT_MSK 位域

57.4.32 PDI_AL_EVT_MSK (0x204)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MASK																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PDI_AL_EVT_MSK [31:0]

位域	名称	描述
31-0	MASK	AL Event masking of the AL Event Request register Events for mapping to PDI IRQ signal: 0:Corresponding AL Event Request register bit is not mapped 1:Corresponding AL Event Request register bit is mapped

PDI_AL_EVT_MSK 位域

57.4.33 ECAT_EVT_REQ (0x210)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				MV								ALS_EVT	DLS_EVT	RSVD	DCL_EVT
N/A				RO								RO	RO	N/A	RO
x	x	x	x	0	0	0	0	0	0	0	0	0	0	x	0

ECAT_EVT_REQ [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-4	MV	Mirrors values of each SyncManager Status: 0:No Sync Channel 0 event 1:Sync Channel 0 event pending 0:No Sync Channel 1 event 1:Sync Channel 1 event pending … 0:No Sync Channel 7 event 1:Sync Channel 7 event pending
3	ALS_EVT	AL Status event: 0:No change in AL Status 1:AL Status change (Bit is cleared by reading out AL Status 0x0130:0x0131 from ECAT)
2	DLS_EVT	DL Status event: 0:No change in DL Status 1:DL Status change (Bit is cleared by reading out DL Status 0x0110:0x0111 from ECAT)
0	DCL_EVT	DC Latch event: 0:No change on DC Latch Inputs 1:At least one change on DC Latch Inputs (Bit is cleared by reading DC Latch event times from ECAT for ECAT-controlled Latch Units, so that Latch 0/1 Status 0x09AE:0x09AF indicates no event)

ECAT_EVT_REQ 位域

57.4.34 AL_EVT_REQ (0x220)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								SM_INT																RSVD	WDG_PD	EE_EMU	SM_ACT	ST_DC_SYNC1	ST_DC_SYNC0	DCL_EVT	ALC_EVT
N/A								RO																N/A	RO	RO	RO	RO	RO	RO	RO
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	0

AL_EVT_REQ [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.


位域	名称	描述
23-8	SM_INT	SyncManager interrupts (SyncManager register offset 0x5, bit [0] or [1]): 0:No SyncManager 0 interrupt 1:SyncManager 0 interrupt pending 0:No SyncManager 1 interrupt 1:SyncManager 1 interrupt pending … 0:No SyncManager 15 interrupt 1:SyncManager 15 interrupt pending
6	WDG_PD	Watchdog Process Data: 0:Has not expired 1:Has expired (Bit is cleared by reading Watchdog Status Process Data 0x0440 from PDI)
5	EE_EMU	EEPROM Emulation: 0:No command pending 1:EEPROM command pending (Bit is cleared by acknowledging the command in EEPROM Control/Status register 0x0502:0x0503[10:8] from PDI)
4	SM_ACT	SyncManager activation register (SyncManager register offset 0x6) changed: 0:No change in any SyncManager 1:At least one SyncManager changed (Bit is cleared by reading SyncManager Activation registers 0x0806 etc. from PDI)
3	ST_DC_SYNC1	State of DC SYNC1 (if register 0x0151[7]=1): (Bit is cleared by reading of SYNC1 status 0x098F from PDI, use only in Acknowledge mode)
2	ST_DC_SYNC0	State of DC SYNC0 (if register 0x0151[3]=1): (Bit is cleared by reading SYNC0 status 0x098E from PDI, use only in Acknowledge mode)

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	DCL_EVT	DC Latch event: 0:No change on DC Latch Inputs 1:At least one change on DC Latch Inputs (Bit is cleared by reading DC Latch event times from PDI, so that Latch 0/1 Status 0x09AE:0x09AF indicates no event. Available if Latch Unit is PDI-controlled)
0	ALC_EVT	AL Control event: 0:No AL Control Register change 1:AL Control Register has been written3 (Bit is cleared by reading AL Control register 0x0120:0x0121 from PDI)

AL_EVT_REQ 位域

57.4.35 RX_ERR_CNT (0x300 + 0x2 * n)




RX_ERR_CNT [15:0]

位域	名称	描述
15-8	RX_ERR	RX Error counter of Port y (counting is stopped when 0xFF is reached).
7-0	IVD_FRM	Invalid frame counter of Port y (counting is stopped when 0xFF is reached).

RX_ERR_CNT 位域

57.4.36 FWD_RX_ERR_CNT (0x308 + 0x1 * n)



FWD_RX_ERR_CNT [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-0	ERR_CNT	Forwarded error counter of Port y (counting is stopped when 0xFF is reached).

FWD_RX_ERR_CNT 位域

57.4.37 ECAT_PU_ERR_CNT (0x30C)

7	6	5	4	3	2	1	0
CNT							
RO							
0	0	0	0	0	0	0	0

ECAT_PU_ERR_CNT [7:0]

位域	名称	描述
7-0	CNT	ECAT Processing Unit error counter (counting is stopped when 0xFF is reached). Counts errors of frames passing the Processing Unit.

ECAT_PU_ERR_CNT 位域

57.4.38 PDI_ERR_CNT (0x30D)

7	6	5	4	3	2	1	0
CNT							
RO							
0	0	0	0	0	0	0	0


PDI_ERR_CNT [7:0]

位域	名称	描述
7-0	CNT	PDI Error counter (counting is stopped when 0xFF is reached). Counts if a PDI access has an interface error.

PDI_ERR_CNT 位域

57.4.39 LOST_LINK_CNT (0x310 + 0x1 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.




LOST_LINK_CNT [7:0]

位域	名称	描述
7-0	CNT	Lost Link counter of Port y (counting is stopped when 0xff is reached). Counts only if port is open and loop is Auto.

LOST_LINK_CNT 位域

57.4.40 WDG_DIV (0x400)




WDG_DIV [15:0]

位域	名称	描述
15-0	DIV	Watchdog divider:Number of 25 MHz tics (minus 2) that represent the basic watchdog increment. (Default value is 100µs = 2498)

WDG_DIV 位域

57.4.41 WDG_TIME_PDI (0x410)




WDG_TIME_PDI [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	TIME	Watchdog Time PDI:number of basic watchdog increments (Default value with Watchdog divider 100μs means 100ms Watchdog)

WDG_TIME_PDI 位域

57.4.42 WDG_TIME_PDAT (0x420)




WDG_TIME_PDAT [15:0]

位域	名称	描述
15-0	TIME	Watchdog Time Process Data:number of basic watchdog increments (Default value with Watchdog divider 100μs means 100ms Watchdog)

WDG_TIME_PDAT 位域

57.4.43 WDG_STAT_PDAT (0x440)




WDG_STAT_PDAT [15:0]

位域	名称	描述
0	ST	Watchdog Status of Process Data (triggered by SyncManagers) 0:Watchdog Process Data expired 1:Watchdog Process Data is active or disabled

WDG_STAT_PDAT 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.44 WDG_CNT_PDAT (0x442)




WDG_CNT_PDAT [7:0]

位域	名称	描述
7-0	CNT	Watchdog Counter Process Data (counting is stopped when 0xFF is reached). Counts if Process Data Watchdog expires.

WDG_CNT_PDAT 位域

57.4.45 WDG_CNT_PDI (0x443)




WDG_CNT_PDI [7:0]

位域	名称	描述
7-0	CNT	Watchdog PDI counter (counting is stopped when 0xFF is reached). Counts if PDI Watchdog expires.

WDG_CNT_PDI 位域

57.4.46 EEPROM_CFG (0x500)



EEPROM_CFG [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	FORCE_ECAT	Force ECAT access: 0:Do not change Bit 0x0501[0] 1:Reset Bit 0x0501[0] to 0
0	PDI	EEPROM control is offered to PDI: 0:no 1:yes (PDI has EEPROM control)

EEPROM_CFG 位域

57.4.47 EEPROM_PDI_ACC_STAT (0x501)

7	6	5	4	3	2	1	0
RSVD							ACCESS
N/A							RW
x	x	x	x	x	x	x	0

EEPROM_PDI_ACC_STAT [7:0]

位域	名称	描述
0	ACCESS	Access to EEPROM: 0:PDI releases EEPROM access 1:PDI takes EEPROM access (PDI has EEPROM control)

EEPROM_PDI_ACC_STAT 位域

57.4.48 EEPROM_CTRL_STAT (0x502)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	ERR_WEN	ERR_ACK_CMD	EE_LDS	CKSM_ERR	CMD			EE_ALGM	NUM_RD_BYTE	EE_EMU	RSVD				ECAT_WEN
RO	RO	RW	RO	RW	RW			RO	RO	RO	N/A				RO
0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	0

EEPROM_CTRL_STAT [15:0]

位域	名称	描述
15	BUSY	Busy: 0:EEPROM Interface is idle 1:EEPROM Interface is busy

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
14	ERR_WEN	Error Write Enable*3 : 0:No error 1:Write Command without Write enable
13	ERR_ACK_CMD	Error Acknowledge/Command*3 : 0:No error 1:Missing EEPROM acknowledge or invalid command EEPROM emulation only:PDI writes 1 if a temporary failure has occurred.
12	EE_LDS	EEPROM loading status: 0:EEPROM loaded, device information ok 1:EEPROM not loaded, device information not available (EEPROM loading in progress or finished with a failure)
11	CKSM_ERR	Checksum Error in ESC Configuration Area: 0:Checksum ok 1:Checksum error EEPROM emulation for IP Core only:PDI writes 1 if a CRC failure has occurred for a reload command.
10-8	CMD	Command register*2: Write:Initiate command. Read:Currently executed command Commands: 000:No command/EEPROM idle (clear error bits) 001:Read 010:Write 100:Reload Others:Reserved/invalid commands (do not issue) EEPROM emulation only:after execution, PDI writes command value to indicate operation is ready.
7	EE_ALGM	Selected EEPROM Algorithm: 0:1 address byte (1Kbit –16Kbit EEPROMs) 1:2 address bytes (32Kbit –4 Mbit EEPROMs)
6	NUM_RD_BYTE	Supported number of EEPROM read bytes: 0:4 Bytes 1:8 Bytes
5	EE_EMU	EPROM emulation: 0:Normal operation (I²C interface used) 1:PDI emulates EEPROM (I²C not used)

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	ECAT_WEN	ECAT write enable*2 : 0:Write requests are disabled 1:Write requests are enabled This bit is always 1 if PDI has EEPROM control.

EEPROM_CTRL_STAT 位域

57.4.49 EEPROM_ADDR (0x504)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

EEPROM_ADDR [31:0]

位域	名称	描述
31-0	ADDR	EEPROM Address 0:First word (= 16 bit) 1:Second word … Actually used EEPROM Address bits: 9-0: EEPROM size up to 16 Kbit 17-0: EEPROM size 32 Kbit –4 Mbit 31-0: EEPROM Emulation

EEPROM_ADDR 位域

57.4.50 EEPROM_DATA (0x508)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
HI																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

EEPROM_DATA [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HI																LO															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

EEPROM_DATA [31:0]

位域	名称	描述
63-16	HI	EEPROM Read data (data read from EEPROM, higher bytes)
15-0	LO	EEPROM Write data (data to be written to EEPROM) or EEPROM Read data (data read from EEPROM, lower bytes)

EEPROM_DATA 位域

57.4.51 MII_MNG_CS (0x510)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUSY	CMD_ERR	RD_ERR	RSVD			CMD		PHY_ADDR					LINK_DC	PDI	WEN
RO	RO	RO	N/A			RW		RO					RO	RO	RO
0	0	0	x	x	x	0	0	0	0	0	0	0	0	0	0

MII_MNG_CS [15:0]

位域	名称	描述
15	BUSY	Busy: 0:MII Management Interface is idle 1:MII Management Interface is busy
14	CMD_ERR	Command error: 0:Last Command was successful 1:Invalid command or write command without Write Enable Cleared by executing a valid command or by writing “00” to Command register bits [9:8].
13	RD_ERR	Read error: 0:No read error 1:Read error occurred (PHY or register not available) Cleared by writing to register 0x0511


©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
9-8	CMD	Command register*: Write:Initiate command. Read:Currently executed command 00:No command/MI idle (clear error bits) 01:Read 10:Write Others:Reserved/invalid command (do not issue)
7-3	PHY_ADDR	PHY address of port 0 (this is equal to the PHY address offset, if the PHY addresses are consecutive) IP Core since V3.0.0/3.00c: Translation 0x0512[7]=0: Register 0x0510[7:3] shows PHY address of port 0 Translation 0x0512[7]=1: Register 0x0510[7:3] shows the PHY address which will be used for port 0-3 as requested by 0x0512[4:0] (valid values 0-3)
2	LINK_DC	MI link detection and configuration: 0:Disabled for all ports 1:Enabled for at least one MII port, refer to PHY Port Status (0x0518 ff.) for details
1	PDI	Management Interface can be controlled by PDI (registers 0x0516-0x0517): 0:Only ECAT control 1:PDI control possible
0	WEN	Write enable*: 0:Write disabled 1:Write enabled This bit is always 1 if PDI has MI control. ET1100-0000/-0001 exception: Bit is not always 1 if PDI has MI control, and bit is writable by PDI.

MII_MNG_CS 位域

57.4.52 PHY_ADDR (0x512)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PHY_ADDR [7:0]

位域	名称	描述
7	SHOW	Target PHY Address translation: 0:Enabled 1:Disabled Refer to 0x0512[4:0] and 0x0510[7:3] for details.
4-0	ADDR	Target PHY Address Translation 0x0512[7]=0: 0-3:Target PHY Addresses 0-3 are used to access the PHYs at port 0-3, when the PHY addresses are properly configured 4-31:The configured PHY address of port 0 (PHY address offset) is added to the Target PHY Address values 4-31 when accessing a PHY Translation 0x0512[7]=1: 0-31:Target PHY Addresses is used when accessing a PHY without translation

PHY_ADDR 位域

57.4.53 PHY_REG_ADDR (0x513)



PHY_REG_ADDR [7:0]


位域	名称	描述
4-0	ADDR	Address of PHY Register that shall be read/written

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

PHY_REG_ADDR 位域

57.4.54 PHY_DATA (0x514)




PHY_DATA [15:0]

位域	名称	描述
15-0	DATA	PHY Read/Write Data

PHY_DATA 位域

57.4.55 MIIM_ECAT_ACC_STAT (0x516)




MIIM_ECAT_ACC_STAT [7:0]

位域	名称	描述
0	ACC	Access to MII management: 0:ECAT enables PDI takeover of MII management interface 1:ECAT claims exclusive access to MII management interface

MIIM_ECAT_ACC_STAT 位域

57.4.56 MIIM_PDI_ACC_STAT (0x517)



©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
x	x	x	x	x	x	0	0

MIIM_PDI_ACC_STAT [7:0]

位域	名称	描述
1	FORCE	Force PDI Access State: 0:Do not change Bit 0x0517[0] 1:Reset Bit 0x0517[0] to 0
0	ACC	Access to MII management: 0:ECAT has access to MII management 1:PDI has access to MII management

MIIM_PDI_ACC_STAT 位域

57.4.57 PHY_STAT (0x518 + 0x1 * n)

7	6	5	4	3	2	1	0
RSVD		PCU	LPE	RE	LSE	LS	PLS
N/A		RW	RO	RW	RO	RO	RO
x	x	0	0	0	0	0	0

PHY_STAT [7:0]

位域	名称	描述
5	PCU	PHY configuration updated: 0:No update 1:PHY configuration was updated Cleared by writing any value to at least one of the PHY Port y Status registers.
4	LPE	Link partner error: 0:No error detected 1:Link partner error
3	RE	Read error: 0:No read error occurred 1:A read error has occurred Cleared by writing any value to at least one of the PHY Port y Status registers.
2	LSE	Link status error: 0:No error 1:Link error, link inhibited

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	LS	Link status (100 Mbit/s, Full Duplex, Auto negotiation): 0:No link 1:Link detected
0	PLS	Physical link status (PHY status register 1.2): 0:No physical link 1:Physical link detected

PHY_STAT 位域

57.4.58 FMMU[LOGIC_START_ADDR] (0x600 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADDR																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

FMMU[LOGIC_START_ADDR] [31:0]

位域	名称	描述
31-0	ADDR	Logical start address within the EtherCAT Address Space.

FMMU[LOGIC_START_ADDR] 位域

57.4.59 FMMU[LENGTH] (0x604 + 0x10 * n)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OFFSET															
RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


FMMU[LENGTH] [15:0]

位域	名称	描述
15-0	OFFSET	Offset from the first logical FMMU byte to the last FMMU byte + 1 (e.g., if two bytes are used, then this parameter shall contain 2)

FMMU[LENGTH] 位域

57.4.60 FMMU[LOGIC_START_BIT] (0x606 + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.




FMMU[LOGIC_START_BIT] [7:0]

位域	名称	描述
2-0	START	Logical starting bit that shall be mapped (bits are counted from least significant bit 0 to most significant bit 7)

FMMU[LOGIC_START_BIT] 位域

57.4.61 FMMU[LOGIC_STOP_BIT] (0x607 + 0x10 * n)




FMMU[LOGIC_STOP_BIT] [7:0]

位域	名称	描述
2-0	STOP	Last logical bit that shall be mapped (bits are counted from least significant bit 0 to most significant bit 7)

FMMU[LOGIC_STOP_BIT] 位域

57.4.62 FMMU[PHYSICAL_START_ADDR] (0x608 + 0x10 * n)



FMMU[PHYSICAL_START_ADDR] [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	ADDR	Physical Start Address (mapped to logical Start address)

FMMU[PHYSICAL_START_ADDR] 位域

57.4.63 FMMU[PHYSICAL_START_BIT] (0x60A + 0x10 * n)

7	6	5	4	3	2	1	0
RSVD						START	
N/A						RO	
x	x	x	x	x	0	0	0

FMMU[PHYSICAL_START_BIT] [7:0]

位域	名称	描述
2-0	START	Physical starting bit as target of logical start bit mapping (bits are counted from least significant bit 0 to most significant bit 7)

FMMU[PHYSICAL_START_BIT] 位域

57.4.64 FMMU[TYPE] (0x60B + 0x10 * n)

7	6	5	4	3	2	1	0
RSVD						MAP_WR	MAP_RD
N/A						RO	RO
x	x	x	x	x	x	0	0


FMMU[TYPE] [7:0]

位域	名称	描述
1	MAP_WR	0:Ignore mapping for write accesses 1:Use mapping for write accesses
0	MAP_RD	0:Ignore mapping for read accesses 1:Use mapping for read accesses

FMMU[TYPE] 位域

57.4.65 FMMU[ACTIVATE] (0x60C + 0x10 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.




FMMU[ACTIVATE] [7:0]

位域	名称	描述
0	ACT	0:FMMU deactivated 1:FMMU activated. FMMU checks logically addressed blocks to be mapped according to configured mapping

FMMU[ACTIVATE] 位域

57.4.66 SYNCM[PHYSICAL_START_ADDR] (0x800 + 0x8 * n)




SYNCM[PHYSICAL_START_ADDR] [15:0]

位域	名称	描述
15-0	ADDR	First byte that will be handled by SyncManager

SYNCM[PHYSICAL_START_ADDR] 位域

57.4.67 SYNCM[LENGTH] (0x802 + 0x8 * n)



SYNCM[LENGTH] [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	LEN	Number of bytes assigned to SyncManager (shall be greater than 1, otherwise SyncManager is not activated. If set to 1, only Watchdog Trigger is generated if configured)

SYNCM[LENGTH] 位域

57.4.68 SYNCM[CONTROL] (0x804 + 0x8 * n)

7	6	5	4	3	2	1	0
RSVD	WDG_TRG_EN	INT_AL	INT_ECAT	DIR		OP_MODE	
N/A	RO	RO	RO	RO		RO	
x	0	0	0	0	0	0	0

SYNCM[CONTROL] [7:0]

位域	名称	描述
6	WDG_TRG_EN	Watchdog Trigger Enable: 0:Disabled 1:Enabled
5	INT_AL	Interrupt in AL Event Request Register: 0:Disabled 1:Enabled
4	INT_ECAT	Interrupt in ECAT Event Request Register: 0:Disabled 1:Enabled
3-2	DIR	Direction: 00:Read:ECAT read access, PDI write access. 01:Write:ECAT write access, PDI read access. 10:Reserved 11:Reserved
1-0	OP_MODE	Operation Mode: 00:Buffered (3 buffer mode) 01:Reserved 10:Mailbox (Single buffer mode) 11:Reserved

SYNCM[CONTROL] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.69 SYNCM[STATUS] (0x805 + 0x8 * n)

7	6	5	4	3	2	1	0
WB_INUSE	RB_INUSE	BUF_MODE		MBX_MODE	RSVD	INT_RD	INT_WR
RO	RO	RO		RO	N/A	RO	RO
0	0	0	0	0	x	0	0

SYNCM[STATUS] [7:0]

位域	名称	描述
7	WB_INUSE	Write buffer in use (opened)
6	RB_INUSE	Read buffer in use (opened)
5-4	BUF_MODE	Buffered mode:buffer status (last written buffer): 00:1 st buffer 01:2 nd buffer 10:3 rd buffer 11:(no buffer written) Mailbox mode:reserved
3	MBX_MODE	Mailbox mode:mailbox status: 0:Mailbox empty 1:Mailbox full Buffered mode:reserved
1	INT_RD	Interrupt Read: 1:Interrupt after buffer was completely and successfully read 0:Interrupt cleared after first byte of buffer was written NOTE:This interrupt is signalled to the writing side if enabled in the SM Control register
0	INT_WR	Interrupt Write: 1:Interrupt after buffer was completely and successfully written 0:Interrupt cleared after first byte of buffer was read NOTE:This interrupt is signalled to the reading side if enabled in the SM Control register

SYNCM[STATUS] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.70 SYNCM[ACTIVATE] (0x806 + 0x8 * n)

7	6	5	4	3	2	1	0
LATCH_PDI	LATCH_ECAT	RSVD				REPEAT	EN
RO	RO	N/A				RO	RW
0	0	x	x	x	x	0	0

SYNCM[ACTIVATE] [7:0]

位域	名称	描述
7	LATCH_PDI	Latch Event PDI: 0:No 1:Generate Latch events when PDI issues a buffer exchange or when PDI accesses buffer start address
6	LATCH_ECAT	Latch Event ECAT: 0:No 1:Generate Latch event when EtherCAT master issues a buffer exchange
1	REPEAT	Repeat Request: A toggle of Repeat Request means that a mailbox retry is needed (primarily used in conjunction with ECAT Read Mailbox)
0	EN	SyncManager Enable/Disable: 0:Disable:Access to Memory without SyncManager control 1:Enable:SyncManager is active and controls Memory area set in configuration

SYNCM[ACTIVATE] 位域

57.4.71 SYNCM[PDI_CTRL] (0x807 + 0x8 * n)

7	6	5	4	3	2	1	0
RSVD						REPEAT_ACK	DEACT
N/A						RW	RW
x	x	x	x	x	x	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0

SYNCM[PDI_CTRL] [7:0]

位域	名称	描述
1	REPEAT_ACK	Repeat Ack: If this is set to the same value as that set by Repeat Request, the PDI acknowledges the execution of a previous set Repeat request.
0	DEACT	Deactivate SyncManager: Read: 0:Normal operation, SyncManager activated. 1:SyncManager deactivated and reset. SyncManager locks access to Memory area. Write: 0:Activate SyncManager 1:Request SyncManager deactivation NOTE:Writing 1 is delayed until the end of the frame, which is currently processed.

SYNCM[PDI_CTRL] 位域

57.4.72 RCV_TIME (0x900 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LT																								REQ							
RO																								RO							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RCV_TIME [31:0]

位域	名称	描述
31-8	LT	Local time at the beginning of the last receive frame containing a write access to register 0x0900.

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7-0	REQ	Write: A write access to register 0x0900 with BWR or FPWR latches the local time at the beginning of the receive frame (start first bit of preamble) at each port. Write (ESC20, ET1200 exception): A write access latches the local time at the beginning of the receive frame at port 0. It enables the time stamping at the other ports. Read: Local time at the beginning of the last receive frame containing a write access to this register. NOTE:FPWR requires an address match for accessing this register like any FPWR command. All write commands with address match will increment the working counter (e.g., APWR), but they will not trigger receive time latching.

RCV_TIME 位域

57.4.73 SYS_TIME (0x910)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
ST																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYS_TIME [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYS_TIME [31:0]

位域	名称	描述
63-0	ST	

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SYS_TIME 位域

57.4.74 RCVT_ECAT_PU (0x918)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
LT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RCVT_ECAT_PU [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LT																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

RCVT_ECAT_PU [31:0]

位域	名称	描述
63-0	LT	Local time at the beginning of a frame (start first bit of preamble) received at the ECAT Processing Unit containing a write access to register 0x0900 NOTE:E.g., if port 0 is open, this register reflects the Receive Time Port 0 as a 64 Bit value. Any valid EtherCAT write access to register 0x0900 triggers latching, not only BWR/FPWR commands as with register 0x0900.


RCVT_ECAT_PU 位域

57.4.75 SYS_TIME_OFFSET (0x920)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
OFFSET																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYS_TIME_OFFSET [63:32]

©Shanghai HPMICRO Semiconductor Co., Ltd.




SYS_TIME_OFFSET [31:0]

位域	名称	描述
63-0	OFFSET	Difference between local time and System Time. Offset is added to the local time.

SYS_TIME_OFFSET 位域

57.4.76 SYS_TIME_DELAY (0x928)




SYS_TIME_DELAY [31:0]

位域	名称	描述
31-0	DLY	Delay between Reference Clock and the ESC

SYS_TIME_DELAY 位域

57.4.77 SYS_TIME_DIFF (0x92C)



SYS_TIME_DIFF [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	DIFF	0:Local copy of System Time less than received System Time 1:Local copy of System Time greater than or equal to received System Time
30-0	NUM	Mean difference between local copy of System Time and received System Time values Difference = Received System Time – local copy of System Time

SYS_TIME_DIFF 位域

57.4.78 SPD_CNT_START (0x930)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								BW							
N/A								RW							
x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SPD_CNT_START [15:0]

位域	名称	描述
14-0	BW	Bandwidth for adjustment of local copy of System Time (larger values → smaller bandwidth and smoother adjustment) A write access resets System Time Difference (0x092C:0x092F) and Speed Counter Diff (0x0932:0x0933). Valid values:0x0080 to 0x3FFF

SPD_CNT_START 位域

57.4.79 SPD_CNT_DIFF (0x932)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIFF															
RO															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SPD_CNT_DIFF [15:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-0	DIFF	Representation of the deviation between local clock period and Reference Clock's clock period (representation:two's complement) Range:±(Speed Counter Start –0x7F)

SPD_CNT_DIFF 位域

57.4.80 SYS_TIME_DIFF_FD (0x934)

7	6	5	4	3	2	1	0
RSVD				DEPTH			
N/A				RW			
x	x	x	x	0	0	0	0

SYS_TIME_DIFF_FD [7:0]

位域	名称	描述
3-0	DEPTH	Filter depth for averaging the received System Time deviation IP Core since V2.2.0/V2.02a: A write access resets System Time Difference (0x092C:0x092F)

SYS_TIME_DIFF_FD 位域

57.4.81 SPD_CNT_FD (0x935)

7	6	5	4	3	2	1	0
RSVD				DEPTH			
N/A				RW			
x	x	x	x	0	0	0	0

SPD_CNT_FD [7:0]


位域	名称	描述
3-0	DEPTH	Filter depth for averaging the clock period deviation IP Core since V2.2.0/V2.02a: A write access resets the internal speed counter filter

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SPD_CNT_FD 位域

57.4.82 RCV_TIME_LM (0x936)



RCV_TIME_LM [7:0]

位域	名称	描述
0	LATCH_MODE	Receive Time Latch Mode: 0:Forwarding mode (used if frames are entering the ESC at port 0 first): Receive time stamps of ports 1-3 are enabled after the write access to 0x0900, so the following frame at ports 1-3 will be time stamped (this is typically the write frame to 0x0900 coming back from the network behind the ESC). 1:Reverse mode (used if frames are entering ESC at port 1-3 first): Receive time stamps of ports 1-3 are immediately taken over from the internal hidden time stamp registers, so the previous frame entering the ESC at ports 1-3 will be time stamped when the write frame to 0x0900 enters port 0 (the previous frame at ports 1-3 is typically the write frame to 0x0900 coming from the master, which will enable time stamp

RCV_TIME_LM 位域

57.4.83 CYC_UNIT_CTRL (0x980)

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
RSVD		LATCHI1	LATCHI0	RSVD			SYNCO
N/A		RO	RO	N/A			RO
x	x	0	0	x	x	x	0

CYC_UNIT_CTRL [7:0]

位域	名称	描述
5	LATCHI1	Latch In unit 1: 0:ECAT-controlled 1:PDI-controlled NOTE:Latch interrupt is routed to ECAT/PDI depending on this setting
4	LATCHI0	Latch In unit 0: 0:ECAT-controlled 1:PDI-controlled NOTE:Latch interrupt is routed to ECAT/PDI depending on this setting. Always 1 (PDI-controlled) if System Time is PDIcontrolled.
0	SYNCO	Cyclic Unit and SYNC0 out unit control: 0:ECAT-controlled 1:PDI-controlled

CYC_UNIT_CTRL 位域

57.4.84 SYNCO_ACT (0x981)

7	6	5	4	3	2	1	0
SSDP	NFC	STPC	EXT	AC	SYNC1_GEN	SYNC0_GEN	SOUA
RW	RW	RW	RW	RW	RW	RW	RW
0	0	0	0	0	0	0	0

SYNCO_ACT [7:0]


©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	SSDP	SyncSignal debug pulse (Vasily bit): 0:Deactivated 1:Immediately generate one ping only on SYNC0-1 according to 0x0981[2:1 for debugging This bit is self-clearing, always read 0. All pulses are generated at the same time, the cycle time is ignored. The configured pulse length is used.
6	NFC	Near future configuration (approx.): 0:½ DC width future (231 ns or 263 ns) 1:~2.1 sec. future (231 ns)
5	STPC	Start Time plausibility check: 0:Disabled. SyncSignal generation if Start Time is reached. 1:Immediate SyncSignal generation if Start Time is outside near future (see 0x0981[6])
4	EXT	Extension of Start Time Cyclic Operation (0x0990:0x0993): 0:No extension 1:Extend 32 bit written Start Time to 64 bit
3	AC	Auto-activation by writing Start Time Cyclic Operation (0x0990:0x0997): 0:Disabled 1:Auto-activation enabled. 0x0981[0] is set automatically after Start Time is written.
2	SYNC1_GEN	SYNC1 generation: 0:Deactivated 1:SYNC1 pulse is generated
1	SYNC0_GEN	SYNC0 generation: 0:Deactivated 1:SYNC0 pulse is generated
0	SOUA	Sync Out Unit activation: 0:Deactivated 1:Activated

SYNCO_ACT 位域

57.4.85 PULSE_LEN (0x982)

©Shanghai HPMICRO Semiconductor Co., Ltd.




PULSE_LEN [15:0]

位域	名称	描述
15-0	LEN	Pulse length of SyncSignals (in Units of 10ns) 0:Acknowledge mode:SyncSignal will be cleared by reading SYNC[1:0] Status register

PULSE_LEN 位域

57.4.86 ACT_STAT (0x984)




ACT_STAT [7:0]

位域	名称	描述
2	CHK_RSLT	Start Time Cyclic Operation (0x0990:0x0997) plausibility check result when Sync Out Unit was activated: 0:Start Time was within near future 1:Start Time was out of near future (0x0981[6])
1	SYNC1	SYNC1 activation state: 0:First SYNC1 pulse is not pending 1:First SYNC1 pulse is pending
0	SYNC0	SYNC0 activation state: 0:First SYNC0 pulse is not pending 1:First SYNC0 pulse is pending

ACT_STAT 位域

57.4.87 SYNC0_STAT (0x98E)

©Shanghai HPMICRO Semiconductor Co., Ltd.




SYNC0_STAT [7:0]

位域	名称	描述
0	ACK	SYNC0 state for Acknowledge mode. SYNC0 in Acknowledge mode is cleared by reading this register from PDI, use only in Acknowledge mode

SYNC0_STAT 位域

57.4.88 SYNC1_STAT (0x98F)




SYNC1_STAT [7:0]

位域	名称	描述
0	ACK	SYNC1 state for Acknowledge mode. SYNC1 in Acknowledge mode is cleared by reading this register from PDI, use only in Acknowledge mode

SYNC1_STAT 位域

57.4.89 START_TIME_CO (0x990)



START_TIME_CO [63:32]

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ST																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

START_TIME_CO [31:0]

位域	名称	描述
63-0	ST	Write:Start time (System time) of cyclic operation in ns Read:System time of next SYNC0 pulse in ns

START_TIME_CO 位域

57.4.90 NXT_SYNC1_PULSE (0x998)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
TIME																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

NXT_SYNC1_PULSE [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

NXT_SYNC1_PULSE [31:0]

位域	名称	描述
63-0	TIME	System time of next SYNC1 pulse in ns

NXT_SYNC1_PULSE 位域

57.4.91 SYNC0_CYC_TIME (0x9A0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYC																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYNC0_CYC_TIME [31:0]

位域	名称	描述
31-0	CYC	Time between two consecutive SYNC0 pulses in ns. 0:Single shot mode, generate only one SYNC0 pulse.

SYNC0_CYC_TIME 位域

57.4.92 SYNC1_CYC_TIME (0x9A4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYC																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SYNC1_CYC_TIME [31:0]

位域	名称	描述
31-0	CYC	Time between SYNC0 pulse and SYNC1 pulse in ns

SYNC1_CYC_TIME 位域

57.4.93 LATCH0_CTRL (0x9A8)

7	6	5	4	3	2	1	0
RSVD						NEG_EDGE	POS_EDGE
N/A						RW	RW
x	x	x	x	x	x	0	0

LATCH0_CTRL [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	NEG_EDGE	Latch0 negative edge: 0:Continuous Latch active 1:Single event (only first event active)
0	POS_EDGE	Latch0 positive edge: 0:Continuous Latch active 1:Single event (only first event active)

LATCH0_CTRL 位域

57.4.94 LATCH1_CTRL (0x9A9)

7	6	5	4	3	2	1	0
RSVD						NEG_EDGE	POS_EDGE
N/A						RW	RW
x	x	x	x	x	x	0	0

LATCH1_CTRL [7:0]

位域	名称	描述
1	NEG_EDGE	Latch1 negative edge: 0:Continuous Latch active 1:Single event (only first event active)
0	POS_EDGE	Latch1 positive edge: 0:Continuous Latch active 1:Single event (only first event active)

LATCH1_CTRL 位域

57.4.95 LATCH0_STAT (0x9AE)

7	6	5	4	3	2	1	0
RSVD					PIN_STAT	NEG_EDGE	POS_EDGE
N/A					RO	RO	RO
x	x	x	x	x	0	0	0

LATCH0_STAT [7:0]

位域	名称	描述
2	PIN_STAT	Latch0 pin state

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
1	NEG_EDGE	Event Latch0 negative edge. 0:Negative edge not detected or continuous mode 1:Negative edge detected in single event mode only. Flag cleared by reading out Latch0 Time Negative Edge.
0	POS_EDGE	Event Latch0 positive edge. 0:Positive edge not detected or continuous mode 1:Positive edge detected in single event mode only. Flag cleared by reading out Latch0 Time Positive Edge.

LATCH0_STAT 位域

57.4.96 LATCH1_STAT (0x9AF)

7	6	5	4	3	2	1	0
RSVD					PIN_STAT	NEG_EDGE	POS_EDGE
N/A					RO	RO	RO
x	x	x	x	x	0	0	0

LATCH1_STAT [7:0]

位域	名称	描述
2	PIN_STAT	Latch1 pin state
1	NEG_EDGE	Event Latch1 negative edge. 0:Negative edge not detected or continuous mode 1:Negative edge detected in single event mode only. Flag cleared by reading out Latch1 Time Negative Edge.

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
0	POS_EDGE	Event Latch1 positive edge. 0:Positive edge not detected or continuous mode 1:Positive edge detected in single event mode only. Flag cleared by reading out Latch1 Time Positive Edge.

LATCH1_STAT 位域

57.4.97 LATCH0_TIME_PE (0x9B0)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH0_TIME_PE [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH0_TIME_PE [31:0]

位域	名称	描述
63-0	TIME	System time at the positive edge of the Latch0 signal.

LATCH0_TIME_PE 位域

57.4.98 LATCH0_TIME_NE (0x9B8)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH0_TIME_NE [63:32]

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH0_TIME_NE [31:0]

位域	名称	描述
63-0	TIME	System time at the negative edge of the Latch0 signal.

LATCH0_TIME_NE 位域

57.4.99 LATCH1_TIME_PE (0x9C0)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH1_TIME_PE [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH1_TIME_PE [31:0]

位域	名称	描述
63-0	TIME	System time at the positive edge of the Latch1 signal.

LATCH1_TIME_PE 位域

57.4.100 LATCH1_TIME_NE (0x9C8)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
TIME																															
RW																															

©Shanghai HPMICRO Semiconductor Co., Ltd.

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH1_TIME_NE [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LATCH1_TIME_NE [31:0]

位域	名称	描述
63-0	TIME	System time at the negative edge of the Latch1 signal.

LATCH1_TIME_NE 位域

57.4.101 ECAT_BUF_CET (0x9F0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ECAT_BUF_CET [31:0]

位域	名称	描述
31-0	TIME	Local time at the beginning of the frame which causes at least one SyncManager to assert an ECAT event

ECAT_BUF_CET 位域

57.4.102 PDI_BUF_SET (0x9F8)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PDI_BUF_SET [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	TIME	Local time when at least one SyncManager asserts a PDI buffer start event

PDI_BUF_SET 位域

57.4.103 PDI_BUF_CET (0x9FC)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TIME																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PDI_BUF_CET [31:0]

位域	名称	描述
31-0	TIME	Local time when at least one SyncManager asserts a PDI buffer change event

PDI_BUF_CET 位域

57.4.104 PID (0xE00)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
PID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PID [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PID [31:0]

位域	名称	描述
63-0	PID	Product ID

PID 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.105 VID (0xE08)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
VID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VID [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VID [31:0]

位域	名称	描述
63-0	VID	Vendor ID: 23-0: Company 31-24: Department NOTE:Test Vendor IDs have [31:28]=0xE

VID 位域

57.4.106 DIO_OUT_DATA (0xF00)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OD																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DIO_OUT_DATA [31:0]

位域	名称	描述
31-0	OD	Output Data

DIO_OUT_DATA 位域

57.4.107 GPO (0xF10)

©Shanghai HPMICRO Semiconductor Co., Ltd.

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
GPOD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPO [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPOD																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPO [31:0]

位域	名称	描述
63-0	GPOD	General Purpose Output Data

GPO 位域

57.4.108 GPI (0xF18)

63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
GPID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPI [63:32]

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
GPID																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


GPI [31:0]

位域	名称	描述
63-0	GPID	General Purpose Input Data

GPI 位域

57.4.109 USER_RAM_BYTE0 (0xF80)

©Shanghai HPMICRO Semiconductor Co., Ltd.




USER_RAM_BYTE0 [7:0]

位域	名称	描述
7-0	EXTF	Number of extended feature bits

USER_RAM_BYTE0 位域

57.4.110 USER_RAM_BYTE1 (0xF81)




USER_RAM_BYTE1 [7:0]

位域	名称	描述
7	PRWO	Physical Read/Write Offset (0x0108:0x0109)
6	AEMW	AL Event Mask writable (0x0204:0x0207)
5	GPO	General Purpose Outputs (0x0F10:0x0F17)
4	GPI	General Purpose Inputs (0x0F18:0x0F1F)
3	CSA	Configured Station Alias (0x0012:0x0013)
2	EIM	ECAT Interrupt Mask (0x0200:0x0201)
1	ALSCR	AL Status Code Register (0x0134:0x0135)
0	EDLCR	Extended DL Control Register (0x0102:0x0103)

USER_RAM_BYTE1 位域

57.4.111 USER_RAM_BYTE2 (0xF82)



USER_RAM_BYTE2 [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	ESCFG	EEPROM Size configurable (0x0502[7]): 0:EEPROM Size fixed to sizes up to 16 Kbit 1:EEPROM Size configurable
6	EPUPEC	ECAT Processing Unit/PDI Error Counter (0x030C:0x030D)
5	DCSMET	DC SyncManager Event Times (0x09F0:0x09FF)
3	RESET	Reset (0x0040:0x0041)
2	WP	Write Protection (0x0020:0x0031)
1	WDGCNT	Watchdog counters (0x0442:0x0443)
0	WDW	Watchdog divider writable (0x0400:0x0401) and Watchdog PDI (0x0410:0x0411)

USER_RAM_BYTE2 位域

57.4.112 USER_RAM_BYTE3 (0xF83)

7	6	5	4	3	2	1	0
RLED	ELDE	ELDM	MMI	LLC	RSVD		
RW	RW	RW	RW	RW	N/A		
0	0	0	0	0	x	x	x

USER_RAM_BYTE3 [7:0]

位域	名称	描述
7	RLED	Run LED (DEV_STATE LED)
6	ELDE	Enhanced Link Detection EBUS
5	ELDM	Enhanced Link Detection MII
4	MMI	MII Management Interface (0x0510:0x0515)
3	LLC	Lost Link Counter (0x0310:0x0313)

USER_RAM_BYTE3 位域

57.4.113 USER_RAM_BYTE4 (0xF84)

7	6	5	4	3	2	1	0
LDCM	DTLC	DSOU	RSVD	DLIU	RSVD		LALED
RW	RW	RW	N/A	RW	N/A		RW
0	0	0	x	0	x	x	0

USER_RAM_BYTE4 [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	LDCM	Link detection and configuration by MI
6	DTLC	DC Time loop control assigned to PDI
5	DSOU	DC Sync Out Unit
3	DLIU	DC Latch In Unit
0	LALED	Link/Activity LED

USER_RAM_BYTE4 位域

57.4.114 USER_RAM_BYTE5 (0xF85)

7	6	5	4	3	2	1	0
RSVD		DDIOR	RSVD		EEU	ATS	MCPP
N/A		RW	N/A		RW	RW	RW
x	x	0	x	x	0	0	0

USER_RAM_BYTE5 [7:0]

位域	名称	描述
5	DDIOR	Disable Digital I/O register (0x0F00:0x0F03)
2	EEU	EEPROM emulation by µController
1	ATS	Automatic TX shift
0	MCPP	MI control by PDI possible

USER_RAM_BYTE5 位域

57.4.115 USER_RAM_BYTE6 (0xF86)

7	6	5	4	3	2	1	0
RSVD					RELEDOR	RSVD	
N/A					RW	N/A	
x	x	x	x	x	0	x	x

USER_RAM_BYTE6 [7:0]

位域	名称	描述
2	RELEDOR	RUN/ERR LED Override (0x0138:0x0139)

USER_RAM_BYTE6 位域

57.4.116 USER_RAM_BYTE7 (0xF87)

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
DCST	DCRT	RSVD		DCS1D	RSVD		
RW	RW	N/A		RW	N/A		
0	0	x	x	0	x	x	x

USER_RAM_BYTE7 [7:0]

位域	名称	描述
7	DCST	DC System Time (0x0910:0x0936)
6	DCRT	DC Receive Times (0x0900:0x090F)
3	DCS1D	DC Sync1 disable

USER_RAM_BYTE7 位域

57.4.117 USER_RAM_BYTE8 (0xF88)

7	6	5	4	3	2	1	0
RSVD		PPDI	OPDI	APDI	PDICEC	RSVD	DC64
N/A		RW	RW	RW	RW	N/A	RW
x	x	0	0	0	0	x	0

USER_RAM_BYTE8 [7:0]

位域	名称	描述
5	PPDI	PLB PDI
4	OPDI	OPB PDI
3	APDI	Avalon PDI
2	PDICEC	PDI clears error counter
0	DC64	DC 64 bit

USER_RAM_BYTE8 位域

57.4.118 USER_RAM_BYTE9 (0xF89)

7	6	5	4	3	2	1	0
DR	RSVD						
RW	N/A						
0	x	x	x	x	x	x	x

USER_RAM_BYTE9 [7:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
7	DR	Direct RESET

USER_RAM_BYTE9 位域

57.4.119 USER_RAM_BYTE10 (0xF8A)

7	6	5	4	3	2	1	0
PDIIR	PDIFA	RSVD		APDI	DCL1D	RSVD	
RW	RW	N/A		RW	RW	N/A	
0	0	x	x	0	0	x	x

USER_RAM_BYTE10 [7:0]

位域	名称	描述
7	PDIIR	PDI Information register (0x014E:0x014F)
6	PDIFA	PDI function acknowledge by PDI write
3	APDI	AXI PDI
2	DCL1D	DC Latch1 disable

USER_RAM_BYTE10 位域

57.4.120 USER_RAM_BYTE11 (0xF8B)

7	6	5	4	3	2	1	0
RSVD				LEDTST	RSVD		
N/A				RW	N/A		
x	x	x	x	0	x	x	x

USER_RAM_BYTE11 [7:0]

位域	名称	描述
3	LEDTST	LED test

USER_RAM_BYTE11 位域

57.4.121 USER_RAM_BYTE14 (0xF8E)

7	6	5	4	3	2	1	0
DIOBS	RSVD						
RW	N/A						

©Shanghai HPMICRO Semiconductor Co., Ltd.

7	6	5	4	3	2	1	0
0	0	x	x	x	x	x	x

USER_RAM_BYTE14 [7:0]

位域	名称	描述
7-6	DIOBS	Digital I/O PDI byte size

USER_RAM_BYTE14 位域

57.4.122 USER_RAM_BYTE15 (0xF8F)

7	6	5	4	3	2	1	0
RSVD			AUCPDI	SSPDI	DIOPDI	RSVD	
N/A			RW	RW	RW	N/A	
x	x	x	0	0	0	x	x

USER_RAM_BYTE15 [7:0]

位域	名称	描述
4	AUCPDI	Asynchronous µC PDI
3	SSPDI	SPI Slave PDI
2	DIOPDI	Digital I/O PDI

USER_RAM_BYTE15 位域

57.4.123 USER_RAM_BYTE19 (0xF93)

7	6	5	4	3	2	1	0
RSVD	SCP	RMII	URGP	RSVD	CIA	IPARO	RGMII
N/A	RW	RW	RW	N/A	RW	RW	RW
x	0	0	0	x	0	0	0

USER_RAM_BYTE19 [7:0]

位域	名称	描述
6	SCP	Security CPLD protection
5	RMII	RMII
4	URGP	Use RGMII GTX_CLK phase shifted clock input
2	CIA	CLK_PDI_EXT is asynchronous
1	IPARO	Individual PHY address read out (0x0510[7:3])
0	RGMII	RGMII

USER_RAM_BYTE19 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.124 PDRAM (0x1000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PDRAM [31:0]

位域	名称	描述
31-0	DATA	Input Data

PDRAM 位域

57.4.125 PDRAM_ALS (0x10000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PDRAM_ALS [31:0]

位域	名称	描述
31-0	DATA	

PDRAM_ALS 位域

57.4.126 GPR_CFG0 (0x1F000)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													PORT2_DIS	PORT1_DIS	PORT0_DIS	RSVD		CLK100_EN	EEPROM_EMU	RSVD						SYNC1_PDI_IRQEN	SYNC0_PDI_IRQEN	I2C_SCLK_EN	RSVD		PROM_SIZE
N/A													RW	RW	RW	N/A		RW	RW	N/A						RW	RW	RW	N/A		RW
x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	x	x	0	1	x	x	x	x	x	x	0	0	0	x	x	0

GPR_CFG0 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
18	PORT2_DIS	设 1 可以将 Port Descriptor(0x7) 寄存器中 Port2 位域读取值清零（00: 未实现该 port） esc 模块有 3 个端口，实际应用可能只需要 1 个或者 2 个端口，可以通过该寄存器禁用一部分端口，避免主机读到错误信息
17	PORT1_DIS	设 1 可以将 Port Descriptor(0x7) 寄存器中 Port1 位域读取值清零（00: 未实现该 port） esc 模块有 3 个端口，实际应用可能只需要 1 个或者 2 个端口，可以通过该寄存器禁用一部分端口，避免主机读到错误信息
16	PORT0_DIS	设 1 可以将 Port Descriptor(0x7) 寄存器中 Port0 位域读取值清零（00: 未实现该 port） esc 模块有 3 个端口，实际应用可能只需要 1 个或者 2 个端口，可以通过该寄存器禁用一部分端口，避免主机读到错误信息
13	CLK100_EN	core 时钟使能 0: 关闭时钟 1: 打开时钟
12	EEPROM_EMU	1 : EEPROM 仿真模式，外部无 eeprom（默认） 0 : 外部有连接 eeprom
5	SYNC1_PDI_IRQEN	SYNC1 PDI 中断使能，该位也影响 PDI_SL_CFG.SYNC1_MAER 寄存器的读取值
4	SYNC0_PDI_IRQEN	SYNC0 PDI 中断使能，该位也影响 PDI_SL_CFG.SYNC0_MAER 寄存器的读取值
3	I2C_SCLK_EN	PROM 时钟引脚输出使能
0	PROM_SIZE	设置 EERPOM 大小: 0: 最大 16kbit 1: 32kbit ~ 4Mbit

GPR_CFG0 位域

57.4.127 GPR_CFG1 (0x1F004)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SYNC1_IRQ_EN	SYNC0_IRQ_EN	RSTO_IRQ_EN	RSVD															SYNC1_DMA_EN	SYNC0_DMA_EN	RSVD		LATCH1_FROM_IO	LATCH0_FROM_IO	RSTO_OVRD	RSTO_OVRD_ENJ	RSVD					
RW	RW	RW	N/A															RW	RW	N/A		RW	RW	RW	RW	N/A					
0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	0	0	x	x	x	x	x	x

GPR_CFG1 [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	SYNC1_IRQ_EN	sync1 信号中断使能
30	SYNC0_IRQ_EN	sync0 信号中断使能
29	RSTO_IRQ_EN	RST 信号中断使能
13	SYNC1_DMA_EN	sync1 dma 使能
12	SYNC0_DMA_EN	sync0 dma 使能
9	LATCH1_FROM_IO	latch1 信号来源 0: 来自于 NTM 比较输出 0 1: 来自于芯片引脚
8	LATCH0_FROM_IO	latch0 信号来源 0: 来自于电机 trig_mux 1: 来自于芯片引脚
7	RSTO_OVRD	RSTO_OVRD_ENJ 设 0 时，此位控制 RST 输出信号
6	RSTO_OVRD_ENJ	输出 RST 信号来源 0 : 来自于寄存器 RSTO_OVRD 1 : 来自于 ecat 模块内部

GPR_CFG1 位域

57.4.128 GPR_CFG2 (0x1F008)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD		NMII_LINK2_FROM_IO	NMII_LINK2_GPR	RSVD		NMII_LINK1_FROM_IO	NMII_LINK1_GPR	RSVD		NMII_LINK0_FROM_IO	NMII_LINK0_GPR	RSVD																			
N/A		RW	RW	N/A		RW	RW	N/A		RW	RW	N/A																			
x	x	0	0	x	x	0	0	x	x	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

GPR_CFG2 [31:0]

位域	名称	描述
29	NMII_LINK2_FROM_IO	0: ecat 模块 LINK2 来自于寄存器 1: ecat 模块 LINK2 来自于芯片引脚
28	NMII_LINK2_GPR	NMII_LINK2_FROM_IO 置 0 时，此位控制 ecat 模块的 LINK2 信号, 0 代表 link 建立，1 代表 link 断开
25	NMII_LINK1_FROM_IO	0: ecat 模块 LINK1 来自于寄存器 1: ecat 模块 LINK1 来自于芯片引脚
24	NMII_LINK1_GPR	NMII_LINK1_FROM_IO 置 0 时，此位控制 ecat 模块的 LINK1 信号, 0 代表 link 建立，1 代表 link 断开

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
21	NMII_LINK0_FROM_IO	0: ecat 模块 LINK0 来自于寄存器 1: ecat 模块 LINK0 来自于芯片引脚
20	NMII_LINK0_GPR	NMII_LINK0_FROM_IO 置 0 时，此位控制 ecat 模块的 LINK0 信号, 0 代表 link 建立，1 代表 link 断开

GPR_CFG2 位域

57.4.129 PHY_CFG0 (0x1F010)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	MAC_SPEED	RSVD	PHY_OFFSET_VAL					PORT2_RMII_EN	RSVD					PORT2_TX_SHIFT		PORT1_RMII_EN	RSVD					PORT1_TX_SHIFT		PORT0_RMII_EN	RSVD					PORT0_TX_SHIFT	
N/A	RW	N/A	RW					RW	N/A					RW		RW	N/A					RW		RW	N/A					RW	
x	0	x	0	0	0	0	0	0	x	x	x	x	x	0	0	0	x	x	x	x	x	0	0	0	x	x	x	x	x	0	0

PHY_CFG0 [31:0]

位域	名称	描述
30	MAC_SPEED	工作速度 0: 10M 1: 100M
28-24	PHY_OFFSET_VAL	PHY 地址偏移值，ESC 的 MII 访问的地址为 PHY 地址 (寄存器 0x512) 加上该 PHY 地址偏移值
23	PORT2_RMII_EN	0：端口 2 使用 MII 模式 1：端口 2 使用 RMII 模式
17-16	PORT2_TX_SHIFT	
15	PORT1_RMII_EN	0：端口 1 使用 MII 模式 1：端口 1 使用 RMII 模式
9-8	PORT1_TX_SHIFT	
7	PORT0_RMII_EN	0：端口 0 使用 MII 模式 1：端口 0 使用 RMII 模式
1-0	PORT0_TX_SHIFT	

PHY_CFG0 位域

57.4.130 PHY_CFG1 (0x1F014)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																					RMII_REFCLK_SEL			REFCK_25M_INV	RMII_P2_TXCK_REFCLK_OE	RMII_P1_TXCK_REFCLK_OE	RMII_P0_TXCK_REFCLK_OE	REFCK_25M_OE	RMII_P2_RXCK_REFCLK_OE	RMII_P1_RXCK_REFCLK_OE	RMII_P0_RXCK_REFCLK_OE
N/A																					RW			RW	RW	RW	RW	RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

PHY_CFG1 [31:0]

位域	名称	描述
10-8	RMII_REFCLK_SEL	三个端口 RMII 模式内部 50M 时钟选择 0: 来自于 RXC 引脚，相应引脚需使能 loopback 功能 1: 来自于 TXC 引脚，相应引脚需使能 loopback 功能
7	REFCK_25M_INV	25M 时钟输出取反
6	RMII_P2_TXCK_REFCLK_OE	RMII 模式端口 2 发送时钟输出使能
5	RMII_P1_TXCK_REFCLK_OE	RMII 模式端口 1 发送时钟输出使能
4	RMII_P0_TXCK_REFCLK_OE	RMII 模式端口 0 发送时钟输出使能
3	REFCK_25M_OE	25M 时钟输出使能
2	RMII_P2_RXCK_REFCLK_OE	RMII 模式端口 2 接收时钟输出使能
1	RMII_P1_RXCK_REFCLK_OE	RMII 模式端口 1 接收时钟输出使能
0	RMII_P0_RXCK_REFCLK_OE	RMII 模式端口 0 接收时钟输出使能

PHY_CFG1 位域

57.4.131 GPIO_CTRL (0x1F020)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SW_LATCH_GPI	SW_LATCH_GPO	RSVD																GPI_OVERRIDE_EN	GPI_TRIG_EN	GPI_TRIG_SEL				RSVD			GPO_TRIG_EN	GPO_TRIG_SEL			

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WO	WO	N/A																RW	RW	RW				N/A			RW	RW			
0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	x	x	x	0	0	0	0	0


GPIO_CTRL [31:0]

位域	名称	描述
31	SW_LATCH_GPI	当 gpi_trig_sel 设置成 9 时，设置此位将 GPI 值存到 GPI 读取值寄存器中
30	SW_LATCH_GPO	当 gpo_trig_sel 设置成 9 时，设置此位将 GPO 值存到 GPO 读取值寄存器中
13	GPI_OVERRIDE_EN	GPI 改写使能 0: GPI 来自于芯片引脚 1: GPI 来自于 gpi_override 寄存器
12	GPI_TRIG_EN	GPI 触发锁存使能 0: GPI 读取值来自于引脚或寄存器（改写使能时） 1: 在 gpi_trig_sel 指定的事件发生时，将 GPI 的值锁存到 GPI 读取值寄存器中
11-8	GPI_TRIG_SEL	GPI 触发锁存使能时，选取触发信号 0000: SOF; 0001: EOF; 0010: SYNC0 上升沿; 0011: SYNC1 上升沿; 0100: LATCH0 上升沿; 0101: LATCH1 上升沿; 0110: LATCH0 下降沿; 0111: LATCH1 下降沿 1000: 看门狗触发; 1001: 软件触发（设置 sw_latch_gpi）; 1110：使用 gpi_trig_cfg 控制触发 其他值无触发
4	GPO_TRIG_EN	GPO 触发锁存使能 0: GPO 引脚来自于 ethercat，GPO_REG 寄存器不会更新 1: GPO 引脚来自于 GPO_REG，在 gpo_trig_sel 指定的事件发生时，将 ethercat 输出的 GPO 的值锁存到 GPO 读取值寄存器 (GPO_REG0, GPO_REG1) 中
3-0	GPO_TRIG_SEL	GPO 触发锁存使能时，选取触发信号 0000: SOF; 0001: EOF; 0010: SYNC0 上升沿; 0011: SYNC1 上升沿; 0100: LATCH0 上升沿; 0101: LATCH1 上升沿; 0110: LATCH0 下降沿; 0111: LATCH1 下降沿 1000: 看门狗触发; 1001: 软件触发（设置 sw_latch_gpo）; 其他值无触发

GPIO_CTRL 位域

57.4.132 GPI_TRIG_CFG (0x1F024)

©Shanghai HPMICRO Semiconductor Co., Ltd.




GPI_TRIG_CFG [31:0]

位域	名称	描述
31-0	GPI_TRIG_CFG	GPI 触发锁存控制，实现各字节独立控制，每 4bit 控制一个字节的 GPI 触发，可配置为 0000~1001，触发方式编码同 gpi_trig_sel。 Bit3:0 控制 GPI[7:0], bit7:4 控制 GPI[15:8]…bit31:28 控制 GPI[63:56]

GPI_TRIG_CFG 位域

57.4.133 GPO_TRIG_CFG (0x1F028)




GPO_TRIG_CFG [31:0]

位域	名称	描述
31-0	GPO_TRIG_CFG	GPO 触发锁存控制，实现各字节独立控制，每 4bit 控制一个字节的 GPO 触发，可配置为 0000~1001，触发方式编码同 gpo_trig_sel。 Bit3:0 控制 GPO[7:0], bit7:4 控制 GPO[15:8]…bit31:28 控制 GPO[63:56]

GPO_TRIG_CFG 位域

57.4.134 GPI_OVERRIDE0 (0x1F030)

©Shanghai HPMICRO Semiconductor Co., Ltd.




GPI_OVERRIDE0 [31:0]

位域	名称	描述
31-0	GPR_OVERRIDE_LOW	低 32 位 GPI 改写值

GPI_OVERRIDE0 位域

57.4.135 GPI_OVERRIDE1 (0x1F034)




GPI_OVERRIDE1 [31:0]

位域	名称	描述
31-0	GPR_OVERRIDE_HIGH	高 32 位 GPI 改写值

GPI_OVERRIDE1 位域

57.4.136 GPO_REG0 (0x1F038)



©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

GPO_REG0 [31:0]

位域	名称	描述
31-0	VALUE	GPO 低 32 位读取值, 在 GPO 触发使能后，在触发信号发生时，将 ethercat 输出的 GPO 信号锁存到该寄存器中

GPO_REG0 位域

57.4.137 GPO_REG1 (0x1F03C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPO_REG1 [31:0]

位域	名称	描述
31-0	VALUE	GPO 高 32 位读取值

GPO_REG1 位域

57.4.138 GPI_REG0 (0x1F040)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPI_REG0 [31:0]

位域	名称	描述
31-0	VALUE	GPI 低 32 位读取值，在 GPI 触发使能后，在触发信号发生时，将引脚的 GPI 信号或改写值锁存到该寄存器中

GPI_REG0 位域

57.4.139 GPI_REG1 (0x1F044)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GPI_REG1 [31:0]

位域	名称	描述
31-0	VALUE	GPI 高 32 位读取值

GPI_REG1 位域

57.4.140 GPR_STATUS (0x1F060)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NLINK2_PADSEL				NLINK1_PADSEL				NLINK0_PADSEL				PDI_SOF	PDI_EOF	PDI_WD_TRIGGER	PDI_WD_STATE	RSVD						SYNC_OUT1	SYNC_OUT0	RSVD	LED_STATE_RUN	LED_ERR	LED_RUN	DEV_STATE	LINK_ACT		
RO				RO				RO				RO	RO	RO	RO	N/A						RO	RO	N/A	RO	RO	RO	RO	RO		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	0	0	x	0	0	0	0	0	0	0

GPR_STATUS [31:0]

位域	名称	描述
31-28	NLINK2_PADSEL	当前 LINK2 引脚选择
27-24	NLINK1_PADSEL	当前 LINK1 引脚选择
23-20	NLINK0_PADSEL	当前 LINK0 引脚选择
19	PDI_SOF	当前 SOF 值
18	PDI_EOF	当前 EOF 值
17	PDI_WD_TRIGGER	当前看门狗触发值
16	PDI_WD_STATE	当前看门狗状态值
9	SYNC_OUT1	当前 SYNC1 值
8	SYNC_OUT0	当前 SYNC0 值
6	LED_STATE_RUN	当前 LED_STATE_RUN 值
5	LED_ERR	当前 LED_ERR 值
4	LED_RUN	当前 LED_RUN 值
3	DEV_STATE	当前 DEV_STATE 值
2-0	LINK_ACT	当前端口 LINK 状态

GPR_STATUS 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

57.4.141 IO_CFG (0x1F080 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											INVERT	FUNC_ALT				
N/A																											RW	RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

IO_CFG [31:0]

位域	名称	描述
4	INVERT	0: 正常输入/输出 1: 输入/输出取反
3-0	FUNC_ALT	设置 CTR[x] 引脚信号映射。 0:NMII_LINK0 1:NMII_LINK1 2:NMII_LINK2 3:LINK_ACT0 4:LINK_ACT1 5:LINK_ACT2 6:LED_RUN 7:LED_ERR 8:RESET_OUT 当 CTR[x] 引脚映射到输出信号时，允许多个引脚同时输出相同的信号； 当 CTR[x] 引脚映射到输入信号时，每个输入信号只允许映射一个引脚，因此当多个引脚被配置为映射同一输入信号时，最后被配置的引脚生效。 例如，对 CTR0 寄存器写入 2，则配置了 NMII_LINK2 信号从 CTR[0] 引脚输入，之后再对 CTR2 寄存器写入 2，则 NMII_LINK2 改为从 CTR[2] 引脚输入，之前配置的 CTR[0] 引脚会变成未定义引脚。

IO_CFG 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

58 以太网物理层 ENET_PHY

58.1 概述

本产品部分型号内置以太网 PHY，其特性包括：

- 内置 2 个以太网 PHY 分别为 PHY0 和 PHY1
- 100BASE-TX 全双工
- 支持 MII 接口与主芯片连接
- 支持 Auto-Negotiation
- 支持 Auto-MDIX

58.2 引脚说明

58.2.1 外部引脚

内置以太网 PHY 的 3.3V 供电复用 VIO_B01 电源引脚，用户需要将 VIO_B01 连接 3.3V 电源。

内置以太网 PHY 的数字部分的 1.2V 供电由 PHY 内部 LDO 实现，该 LDO 需通过 VDD_PHY0CAP 和 VDD_PHY1CAP 两个引脚在外部连接 10uF 和 0.1uF 的去耦电容。

除以上电源引脚外，其他功能引脚会占用芯片的 GPIO，如表 228所示。

引脚	内置 PHY 名称	内置 PHY 芯片 IO 功能
PA27	ENET PHY0	偏置电阻 RBIAS，应连接 2.49K 欧姆电阻
PA28	ENET PHY0	100M 网络连接指示灯 (LED1)/PHY 地址位 1
PA29	ENET PHY0	10M 网络连接指示灯 (LED1)/PHY 地址位 0
PA30	ENET PHY0	MDIO
PA31	ENET PHY0	MDC
PA20	ENET PHY0	数据接收负极 RD_N
PA21	ENET PHY0	数据接收正极 RD_P
PA22	ENET PHY0	数据发送负极 TD_N
PA23	ENET PHY0	数据接收正极 TD_P
PA24	ENET PHY1	偏置电阻 RBIAS，应连接 2.49K 欧姆电阻
PA25	ENET PHY1	100M 网络连接指示灯 (LED1)/PHY 地址位 1
PA26	ENET PHY1	10M 网络连接指示灯 (LED0)/PHY 地址位 0
PA30	ENET PHY1	MDIO
PA31	ENET PHY1	MDC
PA16	ENET PHY1	数据接收负极 RD_N

©Shanghai HPMICRO Semiconductor Co., Ltd.

引脚	内置 PHY 名称	内置 PHY 芯片 IO 功能
PA17	ENET PHY1	数据接收正极 RD_P
PA18	ENET PHY1	数据发送负极 TD_N
PA19	ENET PHY1	数据接收正极 TD_P

表 228: 内置以太网 PHY 引脚

偏置电阻引脚需通过 2.49K 欧姆电阻接地。

LED 引脚可用于设置 PHY 地址，其输入值在上电和复位时被读取，建议使用 4.7K 欧姆电阻进行上拉或下拉。

差分数据引脚连接变压器。

注意，以上除 MDIO 之外的引脚需占用主芯片的 GPIO 引脚，要求在主芯片中将这些引脚的功能选择配置为模拟功能以避免信号干扰。

MDIO 总线为 2 个以太网 PHY 复用，并通过引脚引出，用户可将外部的其他 PHY 的 MIDO 与其连接在一起。

注意，即使只使用 1 个内置以太网 PHY，另外一个内置以太网 PHY 所占用的 GPIO 也不能用作普通 GPIO 功能

58.2.2 内部引脚

以太网 PHY 的 MII 接口和时钟复位等信号在封装内部直接与主芯片的 IO 相连接，主要使用了 PV 和 PW 两组未引出的内部 IO。以太网 PHY 的相关引脚功能见表 229。

主芯片与其相连的 IO 在 PINMUX 上支持映射到 ESC 的 Port0 和 Port1，以及 ENET0，具体信息需请结合表 229和章 19。

主芯片 IO	内置 PHY 芯片名称	内置 PHY 芯片 IO 功能
PW21	ENET PHY0	时钟输入 XI
PW17	ENET PHY0	LDO 使能 EN_DLDO
PV15	ENET PHY0	接收错误 RXER
PV14	ENET PHY0	冲突检测 COL
PV13	ENET PHY0	载波侦听 CRS
PV12	ENET PHY0	复位（低有效）RSTn
PV11	ENET PHY0	发送数据使能 TXEN
PV10	ENET PHY0	发送数据位 3 TXD3
PV09	ENET PHY0	发送数据位 2 TXD2
PV08	ENET PHY0	发送数据位 1 TXD1
PV07	ENET PHY0	发送数据位 0 TXD0
PV06	ENET PHY0	发送时钟 TXCLK
PV05	ENET PHY0	接收时钟 RXCLK
PV04	ENET PHY0	接收数据位 3 RXD3
PV03	ENET PHY0	接收数据位 2 RXD2
PV02	ENET PHY0	接收数据位 1 RXD1
PV01	ENET PHY0	接收数据位 0 RXD0
PV00	ENET PHY0	接收数据有效 RXDV

©Shanghai HPMICRO Semiconductor Co., Ltd.

主芯片 IO	内置 PHY 芯片名称	内置 PHY 芯片 IO 功能
PW20	ENET PHY1	时钟输入 XI
PW16	ENET PHY1	LDO 使能 EN_DLDO
PW15	ENET PHY1	接收错误 RXER
PW14	ENET PHY1	冲突检测 COL
PW13	ENET PHY1	载波侦听 CRS
PW12	ENET PHY1	复位（低有效）RSTn
PW11	ENET PHY1	发送数据使能 TXEN
PW10	ENET PHY1	发送数据位 3 TXD3
PW09	ENET PHY1	发送数据位 2 TXD2
PW08	ENET PHY1	发送数据位 1 TXD1
PW07	ENET PHY1	发送数据位 0 TXD0
PW06	ENET PHY1	发送时钟 TXCLK
PW05	ENET PHY1	接收时钟 RXCLK
PW04	ENET PHY1	接收数据位 3 RXD3
PW03	ENET PHY1	接收数据位 2 RXD2
PW02	ENET PHY1	接收数据位 1 RXD1
PW01	ENET PHY1	接收数据位 0 RXD0
PW00	ENET PHY1	接收数据有效 RXDV

表 229: 主芯片与内置以太网 PHY 的 IO 连接

PHY 的 EN_DLDO 端口拥有内部上拉，主芯片不对其进行驱动即为默认的使用 PHY 内部 LDO 为 1.2V 供电。

PHY 的 RSTn 端口需使用主芯片的 GPIO 驱动。

PHY 的时钟输入 XI 需要主芯片为其提供时钟源。

58.3 寄存器说明

地址偏移	名称	描述	复位值
0x0000	BMCR	模式控制寄存器	0x3100
0x0001	BMSR	模式状态寄存器	0x4000
0x0028	FMLR	环回寄存器	0x0006

表 230: ENET_PHY 寄存器列表

58.3.1 BMCR (0x0)

©Shanghai HPMICRO Semiconductor Co., Ltd.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RESET	LOOPBACK	SPEED_SEL	AUTO_NEGOTIATION	POWER_DOWN	ISOLATE	RESTART_AUTONEG	DUPLEX_MODE	COLLISION_TEST	RSVD						
RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A						
0	0	1	1	0	0	0	1	0	x	x	x	x	x	x	x

BMCR [15:0]

位域	名称	描述
15	RESET	1: PHY 复位 0: 复位取消 软件复位结束后，需要保持 10ms 来等待芯片稳定
14	LOOPBACK	回环使能
13	SPEED_SEL	速度选择 1: 100Mb/s 0: 10Mb/s
12	AUTO_NEGOTIATION	1: 使能自协商，speed_sel 位和 duplex_mode 位将被忽略 0: 关闭自协商
11	POWER_DOWN	1: 关闭 PHY 的电源，但 MDC 和 MDIO 可以访问 0: 正常工作
10	ISOLATE	1: 将 PHY 与 MII/RMII 隔离，但 MDC 和 MDIO 可以访问 0: 正常工作
9	RESTART_AUTONEG	1: 重启自协商操作 0: 正常工作
8	DUPLEX_MODE	1: 全双工 0: 半双工
7	COLLISION_TEST	1: 冲突测试使能 0: 正常工作 当该位置位，COL 信号会在 TXEN 置位后的 512 个 bit 位时间内拉高作为响应。COL 信号在 TXEN 复位的 4 个 bit 位时间内复位。

BMCR 位域

58.3.2 BMSR (0x1)

©Shanghai HPMICRO Semiconductor Co., Ltd.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD	BASE100_TX_FD	RSVD								AUTONEG_COMPLETE	REMOTE_FAULT	RSVD	LINK_STATUS	JABER_DETECT	RSVD
N/A	RO	N/A								RO	RC	N/A	RO	RO	N/A
x	1	x	x	x	x	x	x	x	x	0	0	x	0	0	x

BMSR [15:0]

位域	名称	描述
14	BASE100_TX_FD	1: 使能了 100Base-TX 全双工
5	AUTONEG_COMPLETE	1: 自协商操作完成
4	REMOTE_FAULT	1: 探测到远程故障（读清零）
2	LINK_STATUS	1: 连接已建立
1	JABER_DETECT	1: 探测到 Jabber

BMSR 位域

58.3.3 FMLR (0x28)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD													AUTO_MDIX_EN	MDI_MODE	RSVD
N/A													RW	RW	N/A
x	x	x	x	x	x	x	x	x	x	x	x	x	1	1	x

FMLR [15:0]

位域	名称	描述
2	AUTO_MDIX_EN	1: 使能 Auto MDI-X 功能
1	MDI_MODE	当 auto_mdix_en 为 0 时修改 MDI 模式: 1: MDI 模式 0: MDI-X 模式

FMLR 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

59 模拟外设概述及产品特定信息

59.1 16 位模拟数字转换器 ADC16

本产品支持 2 个 16 位模拟数字转换器 ADC16。ADC16 是一种采用逐次逼近方式的模拟数字转换器，将芯片引脚上的电压模拟信号转换为数字量。

ADC16 的转换精度设置为 16 位时，最大采样率 2MSPS。

本产品上，ADC 的高位参考电压引脚是 VREFH，低位参考电压引脚是 VREFL。

注意，使用内置 DCDC 时，16 位精度 ADC 会有一定程度下降；片上 ADC 使用的注意事项，请参考：https://www.hpmicro.com/design-resources/chip-information 的 ADC 相关的应用文档。不使用的内置 DCDC 的电源供电结构请查看图 5

59.1.1 ADC 时钟

本产品中 ADC 的总线时钟来自 CLK_TOP_AHB0。

ADC0 的 ADC 时钟来自 CLK_TOP_ADC0，CLK_TOP_ADC0 默认来自 CLK_TOP_AHB0。

ADC1 的 ADC 时钟来自 CLK_TOP_ADC1，CLK_TOP_ADC1 默认来自 CLK_TOP_AHB0。

功能时钟的更多信息请查看节 10.3。

59.1.2 ADC 输入通道分配

ADC0 和 ADC1 均支持输入通道 ina0~15，全部来自 IO.

ADC 输入通道与 IO 的具体连接，请参考章 19。

59.1.3 ADC 转换触发信号连接

本产品上 2 个 ADC 的触发输入和触发输出都连接到了触发管理器 TRIGMUX，具体连接可查看小节 36.7.1。

本产品上所有 ADC 模块的抢占触发输入信号采用相同的连接，因此同一个触发信号可以同时触发片上所有 ADC 的相同序号的抢占转换队列。

59.1.4 ADC 数据转发连接

2 个 ADC 均提供 ADC 数据输出端口，该端口连接至互联管理器的 ADC 数据转发器 ADC_MATRIX，具体连接可查看小节 36.7.5。

注意，使用 ADC 数据直接输出功能时，ADC 时钟必须与电机系统的时钟来源相同，在本产品中 CLK_TOP_ADCn 必须选择来自 CLK_TOP_AHB0。

59.1.5 ADC 差分模式

相邻的两个 ADC 可以配置成差分模式，ADC0 和 ADC1 组成一组。

59.2 模拟比较控制器 ACMP

本产品支持 1 个 ACMP，共 2 个 Channel 的模拟比较器。

本产品上，ACMP 内部 DAC 的参考电压来自引脚 VREFH。

ACMP 的 OUT 比较结果输出信号连接至触发管理器 TRIGMUX 的输入端。

©Shanghai HPMICRO Semiconductor Co., Ltd.

ACMP 支持窗口比较，窗口控制信号 WIN 来自触发管理器 TRIGMUX 的输出端。

与触发管理器的具体连接请见小节 36.7.1。

本产品上，ACMP 的工作时钟使用时钟源 CLK_TOP_AHB0。

ACMP 支持 DAC 值外部输入，其输入来自于 DAC 转发器 DAC_MATRIX，具体连接请见小节 36.7.6。

2 个模拟比较器均引出了 INN1~7 和 INP1~7 到 IO，IO 的具体连接，请参考章 19。

59.3 温度传感器

本产品上，集成了一个温度传感器，可以用于测量芯片内部的温度。

©Shanghai HPMICRO Semiconductor Co., Ltd.

60 16 位模数转换器 ADC16

本章节介绍 16 位模数转换器 ADC16 的主要功能和特性:

60.1 特性总结

本章节介绍 16 位模数转换器 ADC16 的主要特性：

- 16 位逐次逼近型 ADC
- 可配置采样时间和转换时间来调节精度和采样率
- 16 位精度时最大 2MHz 采样率
- 支持单端和差分输入
- 内置 DMA 可直接把 ADC 转换结果写入内存
- 支持 AD 转换结果直接输出到片上 ADC 转发器
- 支持生成各类中断
- 支持读取转换模式
  - 读取结果寄存器直接触发转换
- 支持周期转换模式
  - 内置定时器按周期进行转换
  - 支持硬件阈值比较，对超出范围的转换结果报警
- 支持序列转换模式
  - 可由软件或硬件触发
  - 序列最长可达 16
  - 支持单次转换或者连续转换
  - 支持序列循环
- 支持抢占转换模式
  - 可由软件或硬件触发
  - 最多支持 12 个独立的抢占队列
  - 连续转换队列最长可达 4

60.2 功能描述

本章节描述 16 位模数转换器 ADC16 的功能。

ADC16 结构框图如图 99所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.




图 99: ADC16 框图

60.2.1 ADC 基础配置

60.2.1.1 ADC 时钟

ADC 时钟结构如图 100所示：




图 100: ADC16 时钟结构图

ADC 的时钟输入有总线时钟和 ADC 时钟，这 2 个时钟在 SoC 中的连接请查看节 59.1。

ADC 时钟作为 ADC 控制器时钟。

ADC 转换时钟是 ADC 逐次逼近模拟转换节拍控制的时钟，由 ADC 控制器时钟经过预分频得到，用户可以通过设置 CONV_CFG1[CLOCK_DIVIDER] 寄存器位，配置 ADC 转换时钟相对于 ADC 控制器时钟的预分频的值。CONV_CFG1[CONVCLKDIV] 值为 0 时，代表预分频值为/1；值为 1 时，预分频值为/2，最大为/16。

在 16 位精度下，为保证转换质量，ADC 转换时钟的频率应不高于 50MHz。

60.2.1.2 ADC 初始化

©Shanghai HPMICRO Semiconductor Co., Ltd.

ADC 运行前应执行校正（Calibration）操作，具体操作方法可按照 SDK 的相关函数执行。

偏移地址在 0x1400 及之后的寄存器为模拟寄存器，对这些模拟寄存器进行写操作时需首先将 ANA_CTRL0 [ADC_CLK_ON] 寄存器位置 1 开启相关时钟。

ADC 内置的 regulator 和 bandgap 需要被使能,对应寄存器为 ADC16_CONFIG0 的 [REG_EN] 和 [BANDGAP_EN] 位。

60.2.1.3 ADC 采样和转换配置

每个 ADC 在同一时间只能有 1 个通道执行采样和转换，多个通道必须分时运行。

ADC 每一次模数转换过程都由采样和转换 2 部分组成，每次转换的总时间是采样时间和转换时间的和，这个总时间决定了 ADC 的最大采样频率。

各个通道可独立设置采样时间：通过 SAMPLE_CFGx 寄存器的 [SAMPLE_CLOCK_NUMBER] 位域和 [SAMPLE_CLOCK_NUMBER_SHIFT] 位域来配置。

采样时间为 $SAMPLE_CLOCK_NUMBER \times 2^{SAMPLE_CLOCK_NUMBER_SHIFT}$ 个时钟周期。

采样时间最短为 1 个时钟周期。该时钟为 ADC 转换时钟。

转换时间配置被所有通道共享，在 CONV_CFG1[CONVERT_CLOCK_NUMBER] 寄存器中设置。

转换精度受转换时间的限制，以下列出了各种精度下所要求的转换时间，即 ADC 转换时钟周期数：

- 16 位精度：最少 21 个时钟周期
- 12 位精度：最少 14 个时钟周期
- 10 位精度：最少 11 个时钟周期
- 8 位精度：最少 9 个时钟周期

由此可算得，当 ADC16 转换时钟频率为 50MHz，且要求采样精度为 16 位时，AD 转换总时间为：

1 个时钟周期的采样时间 + 21 个时钟周期的转换时间 = 440ns

因此 16 位精度 AD 转换的最大采样率约为 2MHz。

当用户不需要较高的精度时就可以缩短转换时间以实现更高的采样率。

需注意精度对转换时间的要求是 ADC 转换时钟翻转的次数而不是绝对时间，即如果 ADC 转换时钟频率降低，仍旧需要 21 个时钟周期才能实现 16 位的转换精度。

需注意 CONV_CFG1[CONVERT_CLOCK_NUMBER] 寄存器需要与 ADC16_CONFIG1[COV_END_CNT] 寄存器配合使用才能正确执行，要求必须配置为：

COV_END_CNT = 21 - CONVERT_CLOCK_NUMBER + 1

60.2.1.4 AD 转换结果计算

AD 转换结果在不同的工作模式下可从寄存器或 DMA 缓冲区中读取获得，转换结果为 16 位数据。

当配置了较短的 ADC 转换时间从而降低 AD 转换精度时，16 位转换结果的低位数据（LSB）有效性降低。如将 ADC 转换时间缩短到 12 位精度要求时，转换结果的高 12 位是有效值，低 4 位可忽略。

将转换结果换算为实际电压需要基于 ADC 高位参考电压 VREFH 引脚的电压值，计算公式为：

$$VOUT = AD_RESULT \div 65536 \times VREFH$$

©Shanghai HPMICRO Semiconductor Co., Ltd.

60.2.2 ADC 工作模式

ADC 有 4 种工作模式，分别为：

- 读取转换模式：软件读取寄存器触发 AD 转换并获得转换结果
- 周期转换模式：定时自动执行 AD 转换
- 序列转换模式：预先定义转换通道序列，由软件或硬件触发执行
- 抢占转换模式：支持多个硬件触发源触发执行，适合与电机系统协同工作

60.2.2.1 读取转换模式

用户可以通过读取转换模式直观的读取 ADC 某个输入通道的转换结果。

将寄存器 BUF_CFG0[BUS_MODE_EN] 位置 1 可使能读取转换模式。

当用户读取 BUS_RESULTx 寄存器时，就会触发一次对输入通道 x 的 AD 转换。

默认情况下，即 BUF_CFG0[WAITDIS] 位为 0 时，读取 BUS_RESULTx 寄存器会阻塞 CPU 进程，现象是 CPU 暂停响应直到转换完成并获取寄存器值，期间 CPU 也无法响应任何中断，因此只适用于 CPU 当前没有任何其他任务的场景。阻塞时间取决于该通道所配置的 AD 转换总时间。

用户可以将 BUF_CFG0[WAITDIS] 位置 1 来关闭读取转换阻塞，此时读取 BUS_RESULTx 寄存器也会立即触发对输入通道 x 的 AD 转换，但不会阻塞 CPU 进程，软件可立即获得 BUS_RESULTx 寄存器值，但 BUS_RESULTx [CHAN_RESULT] 的值仅反应最近一次的转换结果，软件应等待 BUS_RESULTx [VALID] 位置 1，表示当前转换已完成，BUS_RESULTx [CHAN_RESULT] 为新的 AD 转换结果。BUS_RESULTx [VALID] 位被读取后自动清零。

60.2.2.2 周期转换模式

用户可以通过周期转换模式要求 ADC 的一个或者多个输入通道进行周期性的转换。

适用于有定时转换的需求，或监控某个通道是否超过阈值。

每个通道都能够独立开启周期转换模式。用户可以通过 PRD_CFGx[PRD] 和 [PRESCALE] 寄存器位设置周期的长度，当 PRD_CFGx[PRD] 设为非 0 值时会启动通道 x 的周期转换。

周期的长度具体为 $PRD \times 2^{PRESCALE}$ 个 ADC 控制器时钟周期。

若要停止周期转换，将 PRD_CFGx[PRD] 寄存器清零即可。

周期转换的结果保存在 PRD_RESULTx 寄存器里，软件能从 PRD_RESULTx 里读取到输入通道 x 的最近一次转换结果。

> 注意，PRD_RESULTx 总是保存 ADC 输入通道 x 最近一次的转换结果。PRD_RESULTx 不仅保存周期转换的结果，也保存其他转换模式的转换结果。

用户可以通过设置 PRD_THSHD_CFGx[THSHDH] 和 PRD_THSHD_CFGx[THSHDL] 对输入通道 x 的转换结果进行监测。一旦转换结果超出范围 (Result 大于 THSHDH 或者 Result 小于 THSHDL)，相应的标志位 INT_STS[WDOG] 位会置 1，如果相应中断使能，还会产生中断报警。

> 注意，ADC 转换结果检测不限于周期转换模式，而是对所有转换模式都有效。如果设置的门限不正确，比如，把 THSHDHx 设为 0，那么每当通道转换结束，都会触发报警。

如果有多个通道同时计时到期需要开始转换，那么序号较小的输入通道会先转换。

60.2.2.3 序列转换模式

©Shanghai HPMICRO Semiconductor Co., Ltd.

ADC 支持序列转换模式，在此模式下，ADC 可以按照预先编程好的顺序，对指定的输入通道逐一转换。

适用于对某一或者某几个通道，进行连续转换，数据量比较大的情况，比如测试信噪比或 ENOB。

用户可以通过依次配置 SEQ_QUEx 寄存器来指定序列的转换目标是哪个输入通道。SEQ_QUE0 [CHAN_NUM] 位域可以配置序列转换触发之后，第一次 AD 转换的通道序号；SEQ_QUE1 [CHAN_NUM] 位域配置第二次 AD 转换的通道序号，以此类推，SEQ_QUE15[CHNUM] 位配置第 16 次 AD 转换的通道序号。

此外，用户需要配置 SEQ_CFG0 [SEQ_LEN] 位，来指定转换序列的长度，ADC 的转换序列最长可达 16。

序列开始转换可以通过软件或者硬件触发：

- 软件触发：SEQ_CFG0 [SW_TRIG_EN] 位为 1 的情况下，对 SEQ_CFG0[SW_TRIG] 位写 1，即触发序列转换。
- 硬件触发：SEQ_CFG0 [HW_TRIG_EN] 位为 1 的情况下，在 STRGI 输入端口上捕获到上升沿，即触发序列转换

一经触发，ADC 将按照顺序，从 SEQ_QUE0 的配置开始第一次 AD 转换，转换完成后的行为由 SEQ_CFG0 [CONT_EN] 寄存器配置：

- SEQ_CFG0[CONT_EN] 为 1，ADC 会自动根据 SEQ_QUE1 的配置开始下一次 AD 转换，直到达到指定的序列长度 SEQ_QUEn。
- SEQ_CFG0[CONT_EN] 为 0，ADC 等到下一次软件或者硬件触发，才会开始下一个通道的转换。

单次转换完成标志：如果关注序列中某一次或多次转换的完成状态，可以将相应的 SEQ_QUEx[SEQ_INT_EN] 位置 1，则该次转换完成会将 INT_STS[SEQ_CVC] 标志位置 1，如果配置了该状态位的中断使能，还会产生中断。

序列转换完成标志：当 ADC 完成序列的全部转换（长度由 SEQ_CFG0[SEQ_LEN] 位设置）后，标志位 INT_STS[SEQ_CMPT] 位会置 1，如果配置了该状态位的中断使能，还会产生中断。

序列循环：在 SEQ_CFG0[CONT_EN] 为 1 的情况下，当 ADC 完成序列的全部转换后，其行为由 SEQ_CFG0 [RESTART_EN] 寄存器配置：

- SEQ_CFG0[RESTART_EN] 为 1，ADC 会根据 SEQ_QUE0 的配置自动重新开始序列转换。
- SEQ_CFG0[RESTART_EN] 为 0，ADC 需等待下一次的软件或者硬件触发才从 SEQ_QUE0 重新开始序列转换。

触发冲突：如果在 ADC 序列转换过程中，接收到新的序列转换触发信号，ADC 会忽略这个触发。如果是软件触发序列转换，INT_STS [SEQ_SW_CFLCT] 位会置 1。如果是由 STRGI 引发的硬件触发序列转换，INT_STS [SEQ_HW_CFLCT] 位会置 1。

序列转换模式的 DMA

ADC 序列转换模式支持内置 DMA，可以直接把转换结果写入内存中用户指定的缓冲区。用户可以通过寄存器 SEQ_DMA_ADDR 配置缓冲区起始地址，通过 SEQ_DMA_CFG[BUF_LEN] 设置缓冲区大小。BUF_LEN 的单位是 4 字节。

SEQ_DMA_CFG[BUF_LEN] 寄存器最大值 0xFFF 对应缓冲区大小为 16KB，如果需要更大的缓冲区，可以配置 SEQ_HIGH_CFG[BUF_LEN_HIGH] 位继续扩展缓冲区。BUF_LEN_HIGH 为缓冲区大小配置的高位，即缓冲区最终的大小为：

$$Buffer_size = BUF_LEN_HIGH \times 16KB + BUF_LEN \times 4B$$

当 DMA 使能位 ADC_CFG0[ADC_AHB_EN] 为 1 时，序列转换的结果会按顺序被写入缓冲区，每个转换结

©Shanghai HPMICRO Semiconductor Co., Ltd.

果占用 4 个 Byte 的空间，因此 DMA 写指针会以地址 +4 的形式持续累加。

如果写指针到达了缓冲区边界，会跳转到缓冲区起始地址继续写入。

缓冲区 AD 转换结果的数据结构如小节 60.2.2.3所示：

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE	RES						ADC_CH					SEQ_NUM				RESULT															

序列模式 DMA 数据结构

序列模式 DMA 数据结构说明：

- CYCLE：缓冲区循环标志位
- ADC_CH：ADC 通道序号
- SEQ_NUM：该次转换在序列中的序号
- RESULT：AD 转换结果

用户可以利用 DMA 数据中的周期（CYCLE）位来辅助判断 AD 转换结果的实时性。当 DMA 在内存的缓冲区中第一次写入转换结果时，会对该字段写 1。当写满整个缓冲区后，DMA 指针循环指向起始位置，这一轮 DMA 会对 CYCLE 字段写 0。当 DMA 又一次写满缓冲区，指针再次回到起始位置，这一轮 CYCLE 字段又会被写 1。

用户可通过设置 SEQ_DMA_CFG[STOP_POS] 位和 SEQ_HIGH_CFG[STOP_POS_HIGH] 位来指定 DMA 停止位置。

$$Stop_position = STOP_POS_HIGH \times 16KB + STOP_POS \times 4B$$

当 DMA 指针到达停止位置时，寄存器 INT_STS[STOP_POS] 位会置 1，如果使能了对应的中断会有中断报警产生，无论 SEQ_DMA_CFG[STOP_EN] 位是否为 1。

若寄存器 SEQ_DMA_CFG[STOP_EN] 位置 1，DMA 在指针到达停止位后，就不再将数据写入缓冲区。这次及之后的 AD 转换的结果会丢失，标志位 INT_STS[SEQ_DMAABT] 会置 1，如果打开对应中断，那么 ADC 会生成中断报警。

用户可以通过对 SEQ_DMA_CFG[DMA_RST] 位置 1 再清 0，复位序列转换的 DMA。该位会重置 DMA 的指针到缓冲区起始地址。DMA 数据的 CYCLE 位也会重置到 1。

建议用户把 SEQ_DMA_CFG[DMA_RST] 位置 1 后，软件把内存中的缓冲区初始化清 0，之后再把 SEQ_DMA_CFG[DMA_RST] 位清 0 完成 DMA 复位。

60.2.2.4 抢占转换模式

每个 ADC 支持最多 12 个抢占转换队列，每个抢占转换队列触发后可进行最多 4 次连续转换。

抢占转换适用于电机控制系统等，需要在指定时间对指定通道进行转换的实时性要求比较高的应用。

抢占转换可以通过软件或者硬件触发：

- 软件触发：对 TRG_SW_STA[TRG_SW_STA] 位写 1 后，[TRG_SW_INDEX] 位指定的抢占队列会被启动。
- 硬件触发：抢占触发输入端口 PTRGI* 上捕获到上升沿会触发相应的抢占队列启动。

©Shanghai HPMICRO Semiconductor Co., Ltd.

ADC 模块提供 12 个硬件抢占触发输入端口，其与 12 个抢占队列一一对应如表 231：

队列序号	队列名称	硬件触发端口
0	0A	PTRGI0A
1	0B	PTRGI0B
2	0C	PTRGI0C
3	1A	PTRGI1A
4	1B	PTRGI1B
5	1C	PTRGI1C
6	2A	PTRGI2A
7	2B	PTRGI2B
8	2C	PTRGI2C
9	3A	PTRGI3A
10	3B	PTRGI3B
11	3C	PTRGI3C

表 231: ADC 抢占队列与硬件触发端口

抢占触发端口连接至片上互联管理器的触发管理器，具体信息请查看相关章节。

12 个抢占队列对应 12 个 CONFIG 配置寄存器。

用户首先需要通过 [TRIG_LEN] 位配置抢占转换的队列长度，队列长度最多为 4，即每个队列最多可以触发 4 次 AD 转换。

配置寄存器的 [CHAN0]，[CHAN1]，[CHAN2]，[CHAN3] 位域依次可以配置触发后的第 1，2，3，4 次转换的 AD 输入通道号。

配置完成后，当发生了软件或硬件触发事件，即触发对应队列的 AD 转换。抢占转换一旦开始，就会根据 [TRIG_LEN] 的配置连续转换完成整个抢占队列。

抢占队列中的每一次转换都有一个 [INTEN] 位域,若设为 1 则该次转换完成后会将寄存器 INT_STS [TRIG_CMPT] 标志位置 1，如果相应的中断控制位使能，ADC 就会生成中断。

如果在 ADC 抢占转换过程中，接收到新的抢占转换触发信号，ADC 不会响应新的触发。但是会根据触发来源是软件还是硬件，将 INT_STS [TRIG_SW_CFLICT] 标志位或者 INT_STS[TRIG_HW_CFLICT] 标志位置 1，表示发生了抢占转换触发冲突，如果对应的中断被使能，ADC 会产生中断报警。

当抢占转换和其他类型的转换同时触发时，抢占转换拥有更高的优先级。

如果几个不同的抢占转换同时触发，ADC 会按照 PTRGI0A 优先级最高，PTRGI0B 次之，PTRGI3C 优先级最低的次序进行仲裁。同时 INT_STS[TRIG_HW_CFLICT] 标志位置 1。

抢占转换模式的 DMA

ADC 抢占转换模式支持内置 DMA，可以直接把转换结果写入内存中用户指定的缓冲区。

当 DMA 使能位 ADC_CFG0[ADC_AHB_EN] 为 1 时，抢占转换的结果会被写入缓冲区中的固定位置，每个转换结果占用 4 个 Byte 的空间。

缓冲区 AD 转换结果的数据结构如表 60.2.2.4所示：

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE	SEQ_NUM		TRIG_CH				ADC_CH					RES				RESULT															

抢占模式 DMA 数据结构

序列模式 DMA 数据结构说明：

- CYCLE：DMA 对该位总是写 1
- TRIG_CH：抢占队列号（0~11）
- SEQ_NUM：该次转换在抢占队列中的序号（0~3）
- ADC_CH：ADC 通道号
- RESULT：AD 转换结果

CYCLE 位可用于和软件的交互，软件可以在初始化缓冲区时将此位清零，在读取转换结果时，检查此位为高，确保 ADC 已经将新的结果写入缓冲区，之后再将缓冲区中的该位清零。

用户通过寄存器 TRG_DMA_ADDR 配置目标地址，以此地址为起始，ADC 会占用一块 192 字节的区域作为抢占转换结果的 DMA 缓冲区。缓冲区中的内容分配如表 232：

序号	地址	描述
0	TRG_DMA_ADDR + 0x0	抢占队列 0A 的第一次 AD 转换结果与附加信息
1	TRG_DMA_ADDR + 0x4	抢占队列 0A 的第二次 AD 转换结果与附加信息
2	TRG_DMA_ADDR + 0x8	抢占队列 0A 的第三次 AD 转换结果与附加信息
3	TRG_DMA_ADDR + 0xC	抢占队列 0A 的第四次 AD 转换结果与附加信息
4	TRG_DMA_ADDR + 0x10	抢占队列 0B 的第一次 AD 转换结果与附加信息
5	TRG_DMA_ADDR + 0x14	抢占队列 0B 的第二次 AD 转换结果与附加信息
6	TRG_DMA_ADDR + 0x18	抢占队列 0B 的第三次 AD 转换结果与附加信息
7	TRG_DMA_ADDR + 0x1C	抢占队列 0B 的第四次 AD 转换结果与附加信息
8	TRG_DMA_ADDR + 0x20	抢占队列 0C 的第一次 AD 转换结果与附加信息
9	TRG_DMA_ADDR + 0x24	抢占队列 0C 的第二次 AD 转换结果与附加信息
10	TRG_DMA_ADDR + 0x28	抢占队列 0C 的第三次 AD 转换结果与附加信息
11	TRG_DMA_ADDR + 0x2C	抢占队列 0C 的第四次 AD 转换结果与附加信息
12	TRG_DMA_ADDR + 0x30	抢占队列 1A 的第一次 AD 转换结果与附加信息
13	TRG_DMA_ADDR + 0x34	抢占队列 1A 的第二次 AD 转换结果与附加信息
14	TRG_DMA_ADDR + 0x38	抢占队列 1A 的第三次 AD 转换结果与附加信息
15	TRG_DMA_ADDR + 0x3C	抢占队列 1A 的第四次 AD 转换结果与附加信息
16	TRG_DMA_ADDR + 0x40	抢占队列 1B 的第一次 AD 转换结果与附加信息
17	TRG_DMA_ADDR + 0x44	抢占队列 1B 的第二次 AD 转换结果与附加信息
18	TRG_DMA_ADDR + 0x48	抢占队列 1B 的第三次 AD 转换结果与附加信息
19	TRG_DMA_ADDR + 0x4C	抢占队列 1B 的第四次 AD 转换结果与附加信息
20	TRG_DMA_ADDR + 0x50	抢占队列 1C 的第一次 AD 转换结果与附加信息
21	TRG_DMA_ADDR + 0x54	抢占队列 1C 的第二次 AD 转换结果与附加信息
22	TRG_DMA_ADDR + 0x58	抢占队列 1C 的第三次 AD 转换结果与附加信息

©Shanghai HPMICRO Semiconductor Co., Ltd.

序号	地址	描述
23	TRG_DMA_ADDR + 0x5C	抢占队列 1C 的第四次 AD 转换结果与附加信息
24	TRG_DMA_ADDR + 0x60	抢占队列 2A 的第一次 AD 转换结果与附加信息
25	TRG_DMA_ADDR + 0x64	抢占队列 2A 的第二次 AD 转换结果与附加信息
26	TRG_DMA_ADDR + 0x68	抢占队列 2A 的第三次 AD 转换结果与附加信息
27	TRG_DMA_ADDR + 0x6C	抢占队列 2A 的第四次 AD 转换结果与附加信息
28	TRG_DMA_ADDR + 0x70	抢占队列 2B 的第一次 AD 转换结果与附加信息
29	TRG_DMA_ADDR + 0x74	抢占队列 2B 的第二次 AD 转换结果与附加信息
30	TRG_DMA_ADDR + 0x78	抢占队列 2B 的第三次 AD 转换结果与附加信息
31	TRG_DMA_ADDR + 0x7C	抢占队列 2B 的第四次 AD 转换结果与附加信息
32	TRG_DMA_ADDR + 0x80	抢占队列 2C 的第一次 AD 转换结果与附加信息
33	TRG_DMA_ADDR + 0x84	抢占队列 2C 的第二次 AD 转换结果与附加信息
34	TRG_DMA_ADDR + 0x88	抢占队列 2C 的第三次 AD 转换结果与附加信息
35	TRG_DMA_ADDR + 0x8C	抢占队列 2C 的第四次 AD 转换结果与附加信息
36	TRG_DMA_ADDR + 0x90	抢占队列 3A 的第一次 AD 转换结果与附加信息
37	TRG_DMA_ADDR + 0x94	抢占队列 3A 的第二次 AD 转换结果与附加信息
38	TRG_DMA_ADDR + 0x98	抢占队列 3A 的第三次 AD 转换结果与附加信息
39	TRG_DMA_ADDR + 0x9C	抢占队列 3A 的第四次 AD 转换结果与附加信息
40	TRG_DMA_ADDR + 0xA0	抢占队列 3B 的第一次 AD 转换结果与附加信息
41	TRG_DMA_ADDR + 0xA4	抢占队列 3B 的第二次 AD 转换结果与附加信息
42	TRG_DMA_ADDR + 0xA8	抢占队列 3B 的第三次 AD 转换结果与附加信息
43	TRG_DMA_ADDR + 0xAC	抢占队列 3B 的第四次 AD 转换结果与附加信息
44	TRG_DMA_ADDR + 0xB0	抢占队列 3C 的第一次 AD 转换结果与附加信息
45	TRG_DMA_ADDR + 0xB4	抢占队列 3C 的第二次 AD 转换结果与附加信息
46	TRG_DMA_ADDR + 0xB8	抢占队列 3C 的第三次 AD 转换结果与附加信息
47	TRG_DMA_ADDR + 0xBC	抢占队列 3C 的第四次 AD 转换结果与附加信息

表 232: ADC 抢占转换 DMA 数据缓冲区分配

60.2.3 ADC 差分模式

ADC 支持差分模式，此模式下需要同时使用两个 ADC 模块（如 ADC0 和 ADC1，或 ADC2 和 ADC3）

两个 ADC 需要配置成相同的工作模式，相同的采样率，保证它们在同一时刻被硬件触发采样后执行完全相同的 AD 转换操作。

2 个 ADC 各自使用的转换通道没有要求。

其中一个 ADC 需配置成 Master 模式，即设置 CONV_CFG0[DIFF_MASTER] 和 [ADC_DIFF_MODE] 为 1，在采样转换完成时，Master ADC 会将结果减去另一个 ADC 的结果，作为最终转换结果（存放到合适的寄存器或 DMA 缓冲区中）

差分数据结果有三种模式，通过 CONV_CFG0 寄存器配置：

- 满幅度模式：[FULL_RESOLUTION] 设为 1 时。输出为 16 位无符号数，如果两个 adc 结果相减小于 0 则输出为 0，此模式可用于一端接地，消除接地信号上的抖动。

©Shanghai HPMICRO Semiconductor Co., Ltd.

- 正负值模式：[FULL_RESOLUTION] 设为 0，且 [POS_MODE] 设为 0 时。输出为 16 位有符号数，ADC 精度为 15 位，如果两个 adc 结果相同，则输出为 0，0x8000 表示最小的负值（-32768）,0x7FFF 为最大的正值（32767）。
- 正差值模式：[FULL_RESOLUTION] 设为 0，且 [POS_MODE] 设为 1 时。输出为 16 位无符号数，如果两个 adc 结果相同，则输出为 0x8000，相当于正负值模式下的结果 +32768。

60.2.4 AD 转换结果直接输出

当寄存器 ANA_CTRL0[MOTO_EN] 位置 1 时，每次 AD 转换完成后都会将转换结果输出到互联管理器的 ADC 数据转发器，具体连接请见互联管理器章节。

60.2.5 ADC 中断

ADC 支持以下状态标志位，在 INT_STS 寄存器中：

- 完成标志：
  - TRIG_CMPT - 抢占转换完成：抢占转换模式下，抢占队列的某一次转换完成后置位。
  - SEQ_CMPT - 序列转换完成：序列转换模式下整个序列转换完成后置位。
  - SEQ_CVC - 序列模式单次转换完成：序列转换模式下序列中某一次 AD 转换完成后置位。
- 冲突标志：
  - TRIG_SW_CFLCT - 抢占转换软件触发冲突：当 ADC 抢占转换队列进行中，软件再次触发抢占转换时置位。
  - TRIG_HW_CFLCT - 抢占转换硬件触发冲突：当 ADC 抢占转换队列进行中，硬件再次触发抢占转换时，或者多个硬件触发同时发生时置位。
  - TREAD_CFLCT - 读取转换冲突：如果 WAIT_DIS 位为 1，在 AD 转换进行中，软件读取其他通道的读取结果寄存器后，该位置 1。
  - SEQ_SW_CFLCT - 序列转换软件触发冲突：当 ADC 序列转换进行中，软件再次触发序列转换时置位。
  - SEQ_HW_CFLCT - 序列转换硬件触发冲突：当 ADC 序列转换进行中，硬件再次触发序列转换时置位。
- DMA 标志：
  - SEQ_DMAABT - 序列转换 DMA 停止：当 SEQ_DMA_CFG[STOP_EN] 时，序列转换模式下 DMA 写指针到达停止位时置位。
  - STOP_POS - 序列转换 DMA 到达停止位：序列转换模式下 DMA 写指针到达停止位时置位
  - DMA_FIFO_FULL - DMA FIFO 溢出：当 DMA 向缓冲区写数据的速度低于 AD 转换数据的生成速度，导致 DMA FIFO 溢出时置位。
  - AHB_ERR - DMA 总线错误：当 DMA 写缓冲区时发生错误响应时置位。
- 超限标志：
  - WDOG - AD 转换结果超限：当 AD 转换结果超出了 THSHD 寄存器规定的阈值范围时置位，每个 AD 通道对应一个比特位。

用户可以对 INT_STS 寄存器内的各个标志位写入 1 来把该标志位清 0。

ADC 可以通过 INT_EN 寄存器管理这些状态标志位的中断使能，如果对应的中断使能位置 1，那么标志位置 1 时，ADC 将发出中断信号。

ADC 支持触发输出，INT_STS 寄存器中的以下状态标志能够将触发输出置位，需要 TRIGMUX_EN 寄存器中将相应的触发输出位使能：

©Shanghai HPMICRO Semiconductor Co., Ltd.

- SEQ_CMPT
- SEQ_CVC
- STOP_POS
- WDOG

触发输出会将 TRIG_OUT 信号拉高，TRIG_OUT 连接到互联管理器的触发管理器。

60.3 ADC16 寄存器列表

ADC16 的寄存器列表如下：

ADC0 base address: 0xF0100000

ADC1 base address: 0xF0104000

地址偏移	名称	描述	复位值
0x0000	CONFIG[TRG0A]	抢占模式配置寄存器	0x00000000
0x0004	CONFIG[TRG0B]	抢占模式配置寄存器	0x00000000
0x0008	CONFIG[TRG0C]	抢占模式配置寄存器	0x00000000
0x000C	CONFIG[TRG1A]	抢占模式配置寄存器	0x00000000
0x0010	CONFIG[TRG1B]	抢占模式配置寄存器	0x00000000
0x0014	CONFIG[TRG1C]	抢占模式配置寄存器	0x00000000
0x0018	CONFIG[TRG2A]	抢占模式配置寄存器	0x00000000
0x001C	CONFIG[TRG2B]	抢占模式配置寄存器	0x00000000
0x0020	CONFIG[TRG2C]	抢占模式配置寄存器	0x00000000
0x0024	CONFIG[TRG3A]	抢占模式配置寄存器	0x00000000
0x0028	CONFIG[TRG3B]	抢占模式配置寄存器	0x00000000
0x002C	CONFIG[TRG3C]	抢占模式配置寄存器	0x00000000
0x0030	TRG_DMA_ADDR	抢占模式 DMA 地址寄存器	0x00000000
0x0034	TRG_SW_STA	抢占模式软件触发寄存器	0x00000000
0x0400	BUS_RESULT[CHN0]	读取模式结果寄存器	0x00000000
0x0404	BUS_RESULT[CHN1]	读取模式结果寄存器	0x00000000
0x0408	BUS_RESULT[CHN2]	读取模式结果寄存器	0x00000000
0x040C	BUS_RESULT[CHN3]	读取模式结果寄存器	0x00000000
0x0410	BUS_RESULT[CHN4]	读取模式结果寄存器	0x00000000
0x0414	BUS_RESULT[CHN5]	读取模式结果寄存器	0x00000000
0x0418	BUS_RESULT[CHN6]	读取模式结果寄存器	0x00000000
0x041C	BUS_RESULT[CHN7]	读取模式结果寄存器	0x00000000
0x0420	BUS_RESULT[CHN8]	读取模式结果寄存器	0x00000000
0x0424	BUS_RESULT[CHN9]	读取模式结果寄存器	0x00000000
0x0428	BUS_RESULT[CHN10]	读取模式结果寄存器	0x00000000
0x042C	BUS_RESULT[CHN11]	读取模式结果寄存器	0x00000000
0x0430	BUS_RESULT[CHN12]	读取模式结果寄存器	0x00000000
0x0434	BUS_RESULT[CHN13]	读取模式结果寄存器	0x00000000
0x0438	BUS_RESULT[CHN14]	读取模式结果寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x043C	BUS_RESULT[CHN15]	读取模式结果寄存器	0x00000000
0x0500	BUF_CFG0	读取模式配置寄存器 0	0x00000000
0x0800	SEQ_CFG0	序列模式配置寄存器 0	0x00000000
0x0804	SEQ_DMA_ADDR	序列模式 DMA 地址寄存器	0x00000000
0x0808	SEQ_WR_ADDR	序列模式 DMA 指针寄存器	0x00000000
0x080C	SEQ_DMA_CFG	序列模式 DMA 配置寄存器	0x00000000
0x0810	SEQ_QUE[CFG0]	序列模式队列配置寄存器	0x00000000
0x0814	SEQ_QUE[CFG1]	序列模式队列配置寄存器	0x00000000
0x0818	SEQ_QUE[CFG2]	序列模式队列配置寄存器	0x00000000
0x081C	SEQ_QUE[CFG3]	序列模式队列配置寄存器	0x00000000
0x0820	SEQ_QUE[CFG4]	序列模式队列配置寄存器	0x00000000
0x0824	SEQ_QUE[CFG5]	序列模式队列配置寄存器	0x00000000
0x0828	SEQ_QUE[CFG6]	序列模式队列配置寄存器	0x00000000
0x082C	SEQ_QUE[CFG7]	序列模式队列配置寄存器	0x00000000
0x0830	SEQ_QUE[CFG8]	序列模式队列配置寄存器	0x00000000
0x0834	SEQ_QUE[CFG9]	序列模式队列配置寄存器	0x00000000
0x0838	SEQ_QUE[CFG10]	序列模式队列配置寄存器	0x00000000
0x083C	SEQ_QUE[CFG11]	序列模式队列配置寄存器	0x00000000
0x0840	SEQ_QUE[CFG12]	序列模式队列配置寄存器	0x00000000
0x0844	SEQ_QUE[CFG13]	序列模式队列配置寄存器	0x00000000
0x0848	SEQ_QUE[CFG14]	序列模式队列配置寄存器	0x00000000
0x084C	SEQ_QUE[CFG15]	序列模式队列配置寄存器	0x00000000
0x0850	SEQ_HIGH_CFG	序列模式扩展配置寄存器	0x00000000
0x0C00	PRD_CFG[CHN0][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C04	PRD_CFG[CHN0][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C08	PRD_CFG[CHN0][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C10	PRD_CFG[CHN1][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C14	PRD_CFG[CHN1][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C18	PRD_CFG[CHN1][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C20	PRD_CFG[CHN2][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C24	PRD_CFG[CHN2][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C28	PRD_CFG[CHN2][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C30	PRD_CFG[CHN3][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C34	PRD_CFG[CHN3][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C38	PRD_CFG[CHN3][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C40	PRD_CFG[CHN4][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C44	PRD_CFG[CHN4][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C48	PRD_CFG[CHN4][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C50	PRD_CFG[CHN5][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C54	PRD_CFG[CHN5][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x0C58	PRD_CFG[CHN5][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C60	PRD_CFG[CHN6][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C64	PRD_CFG[CHN6][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C68	PRD_CFG[CHN6][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C70	PRD_CFG[CHN7][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C74	PRD_CFG[CHN7][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C78	PRD_CFG[CHN7][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C80	PRD_CFG[CHN8][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C84	PRD_CFG[CHN8][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C88	PRD_CFG[CHN8][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0C90	PRD_CFG[CHN9][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0C94	PRD_CFG[CHN9][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0C98	PRD_CFG[CHN9][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CA0	PRD_CFG[CHN10][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CA4	PRD_CFG[CHN10][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CA8	PRD_CFG[CHN10][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CB0	PRD_CFG[CHN11][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CB4	PRD_CFG[CHN11][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CB8	PRD_CFG[CHN11][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CC0	PRD_CFG[CHN12][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CC4	PRD_CFG[CHN12][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CC8	PRD_CFG[CHN12][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CD0	PRD_CFG[CHN13][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CD4	PRD_CFG[CHN13][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CD8	PRD_CFG[CHN13][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CE0	PRD_CFG[CHN14][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CE4	PRD_CFG[CHN14][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CE8	PRD_CFG[CHN14][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x0CF0	PRD_CFG[CHN15][PRD_CFG]	周期模式配置寄存器	0x00000000
0x0CF4	PRD_CFG[CHN15][PRD_THSHD_CFG]	转换结果监测配置寄存器	0x00000000
0x0CF8	PRD_CFG[CHN15][PRD_RESULT]	周期模式结果寄存器	0x00000000
0x1000	SAMPLE_CFG[CHN0]	通道采样配置寄存器	0x00000001
0x1004	SAMPLE_CFG[CHN1]	通道采样配置寄存器	0x00000001
0x1008	SAMPLE_CFG[CHN2]	通道采样配置寄存器	0x00000001
0x100C	SAMPLE_CFG[CHN3]	通道采样配置寄存器	0x00000001
0x1010	SAMPLE_CFG[CHN4]	通道采样配置寄存器	0x00000001
0x1014	SAMPLE_CFG[CHN5]	通道采样配置寄存器	0x00000001
0x1018	SAMPLE_CFG[CHN6]	通道采样配置寄存器	0x00000001
0x101C	SAMPLE_CFG[CHN7]	通道采样配置寄存器	0x00000001
0x1020	SAMPLE_CFG[CHN8]	通道采样配置寄存器	0x00000001

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1024	SAMPLE_CFG[CHN9]	通道采样配置寄存器	0x00000001
0x1028	SAMPLE_CFG[CHN10]	通道采样配置寄存器	0x00000001
0x102C	SAMPLE_CFG[CHN11]	通道采样配置寄存器	0x00000001
0x1030	SAMPLE_CFG[CHN12]	通道采样配置寄存器	0x00000001
0x1034	SAMPLE_CFG[CHN13]	通道采样配置寄存器	0x00000001
0x1038	SAMPLE_CFG[CHN14]	通道采样配置寄存器	0x00000001
0x103C	SAMPLE_CFG[CHN15]	通道采样配置寄存器	0x00000001
0x1100	CONV_CFG0	转换配置寄存器 0	0x00000000
0x1104	CONV_CFG1	转换配置寄存器 1	0x00000000
0x1108	ADC_CFG0	ADC 配置寄存器 0	0x00000000
0x1110	INT_STS	状态寄存器	0x00000000
0x1114	INT_EN	中断使能寄存器	0x00000000
0x1118	TRIGMUX_EN	触发输出使能寄存器	0x00000000
0x111C	TRG_CMPT_FLAG	抢占队列完成标志位	0x00000000
0x1200	ANA_CTRL0	模拟控制寄存器 0	0x00000000
0x1210	ANA_STATUS	模拟状态寄存器	0x00000000
0x1400	ADC16_PARAMS[ADC16_PARA00]	ADC16 参数寄存器	0x0000
0x1402	ADC16_PARAMS[ADC16_PARA01]	ADC16 参数寄存器	0x0000
0x1404	ADC16_PARAMS[ADC16_PARA02]	ADC16 参数寄存器	0x0000
0x1406	ADC16_PARAMS[ADC16_PARA03]	ADC16 参数寄存器	0x0000
0x1408	ADC16_PARAMS[ADC16_PARA04]	ADC16 参数寄存器	0x0000
0x140A	ADC16_PARAMS[ADC16_PARA05]	ADC16 参数寄存器	0x0000
0x140C	ADC16_PARAMS[ADC16_PARA06]	ADC16 参数寄存器	0x0000
0x140E	ADC16_PARAMS[ADC16_PARA07]	ADC16 参数寄存器	0x0000
0x1410	ADC16_PARAMS[ADC16_PARA08]	ADC16 参数寄存器	0x0000
0x1412	ADC16_PARAMS[ADC16_PARA09]	ADC16 参数寄存器	0x0000
0x1414	ADC16_PARAMS[ADC16_PARA10]	ADC16 参数寄存器	0x0000
0x1416	ADC16_PARAMS[ADC16_PARA11]	ADC16 参数寄存器	0x0000
0x1418	ADC16_PARAMS[ADC16_PARA12]	ADC16 参数寄存器	0x0000
0x141A	ADC16_PARAMS[ADC16_PARA13]	ADC16 参数寄存器	0x0000
0x141C	ADC16_PARAMS[ADC16_PARA14]	ADC16 参数寄存器	0x0000
0x141E	ADC16_PARAMS[ADC16_PARA15]	ADC16 参数寄存器	0x0000
0x1420	ADC16_PARAMS[ADC16_PARA16]	ADC16 参数寄存器	0x0000
0x1422	ADC16_PARAMS[ADC16_PARA17]	ADC16 参数寄存器	0x0000
0x1424	ADC16_PARAMS[ADC16_PARA18]	ADC16 参数寄存器	0x0000
0x1426	ADC16_PARAMS[ADC16_PARA19]	ADC16 参数寄存器	0x0000
0x1428	ADC16_PARAMS[ADC16_PARA20]	ADC16 参数寄存器	0x0000
0x142A	ADC16_PARAMS[ADC16_PARA21]	ADC16 参数寄存器	0x0000
0x142C	ADC16_PARAMS[ADC16_PARA22]	ADC16 参数寄存器	0x0000
0x142E	ADC16_PARAMS[ADC16_PARA23]	ADC16 参数寄存器	0x0000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x1430	ADC16_PARAMS[ADC16_PARA24]	ADC16 参数寄存器	0x0000
0x1432	ADC16_PARAMS[ADC16_PARA25]	ADC16 参数寄存器	0x0000
0x1434	ADC16_PARAMS[ADC16_PARA26]	ADC16 参数寄存器	0x0000
0x1436	ADC16_PARAMS[ADC16_PARA27]	ADC16 参数寄存器	0x0000
0x1438	ADC16_PARAMS[ADC16_PARA28]	ADC16 参数寄存器	0x0000
0x143A	ADC16_PARAMS[ADC16_PARA29]	ADC16 参数寄存器	0x0000
0x143C	ADC16_PARAMS[ADC16_PARA30]	ADC16 参数寄存器	0x0000
0x143E	ADC16_PARAMS[ADC16_PARA31]	ADC16 参数寄存器	0x0000
0x1440	ADC16_PARAMS[ADC16_PARA32]	ADC16 参数寄存器	0x0000
0x1442	ADC16_PARAMS[ADC16_PARA33]	ADC16 参数寄存器	0x0000
0x1444	ADC16_CONFIG0	ADC16 配置寄存器 0	0x00000000
0x1460	ADC16_CONFIG1		0x00000100

表 233: ADC16 寄存器列表

60.4 ADC16 寄存器描述

ADC16 的寄存器详细说明如下：

60.4.1 CONFIG (0x0 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIG_LEN		INTEN3	CHAN3					RSVD		INTEN2	CHAN2					RSVD		INTEN1	CHAN1					RSVD	QUEUE_EN	INTEN0	CHAN0				
WO		RW	RW					N/A		RW	RW					N/A		RW	RW					N/A	RW	RW	RW				
0	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	x	0	0	0	0	0	0	x	0	0	0	0	0	0	0

CONFIG [31:0]

位域	名称	描述
31-30	TRIG_LEN	抢占转换队列长度，0 表示队列包含 1 个转换，3 表示队列包含 4 个转换
29	INTEN3	置 1 时，第 4 次转换结束后 TRIG_COMPT 标志位置 1
28-24	CHAN3	第 4 次转换的通道号码
21	INTEN2	置 1 时，第 3 次转换结束后 TRIG_COMPT 标志位置 1
20-16	CHAN2	第 3 次转换的通道号码
13	INTEN1	置 1 时，第 2 次转换结束后 TRIG_COMPT 标志位置 1
12-8	CHAN1	第 2 次转换的通道号码
6	QUEUE_EN	抢占转换队列使能控制
5	INTEN0	置 1 时，第 1 次转换结束后 TRIG_COMPT 标志位置 1
4-0	CHAN0	第 1 次转换的通道号码

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

CONFIG 位域

60.4.2 TRG_DMA_ADDR (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRG_DMA_ADDR																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

TRG_DMA_ADDR [31:0]

位域	名称	描述
31-2	TRG_DMA_ADDR	抢占模式的 DMA 缓冲区起始地址，4 字节对齐

TRG_DMA_ADDR 位域

60.4.3 TRG_SW_STA (0x34)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																											TRG_SW_STA	TRIG_SW_INDEX			
N/A																											RW	RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

TRG_SW_STA [31:0]

位域	名称	描述
4	TRG_SW_STA	抢占转换软件触发位，写 1 会触发一次由 TRIG_SW_INDEX 指定队列的抢占 ADC 转换。 该位在队列中所有通道转换完成后自动清零。
3-0	TRIG_SW_INDEX	软件触发抢占队列

TRG_SW_STA 位域

60.4.4 BUS_RESULT (0x400 + 0x4 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD															VALID	CHAN_RESULT															
N/A															RO	RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

BUS_RESULT [31:0]

位域	名称	描述
16	VALID	转换结果有效提示位。如果 WAIT_DIS 位置 1，该位在读取转换结束后置 1，并在软件从结果寄存器读取转换结果后清 0 该位为 0 时，对读取转换结果寄存器的读操作会触发一次 AD 转换如果 AD 转换过程中读取其他通道的读取转换结果寄存器，不会触发 AD 转换，只会返回旧的转换结果，并且 read_cflict 标志位会置 1
15-0	CHAN_RESULT	读此位域会触发一次对应通道的 AD 转换 如果 WAIT_DIS 位置 1，读此位域会返回前一次 AD 转换结果，直到 VALID 位置 1 后， 才能读到最近一次的转换结果如果 WAIT_DIS 位置 0， 读此位域会阻塞总线，直到 AD 完成转换之后返回转换结果

BUS_RESULT 位域

60.4.5 BUF_CFG0 (0x500)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														BUS_MODE_EN	WAIT_DIS
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

BUF_CFG0 [31:0]

位域	名称	描述
1	BUS_MODE_EN	读取模式使能
0	WAIT_DIS	该位置 1 可以防止读取模式阻塞总线

BUF_CFG0 位域

60.4.6 SEQ_CFG0 (0x800)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CYCLE	RSVD																			SEQ_LEN				RSVD			RESTART_EN	CONT_EN	SW_TRIG	SW_TRIG_EN	HW_TRIG_EN
RO	N/A																			RW				N/A			RW	RW	WO	RW	RW
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	x	x	x	0	0	0	0	0

SEQ_CFG0 [31:0]

位域	名称	描述
31	CYCLE	序列转换 DMA 写内存的周期提示位，该位在每次 DMA 写满缓冲区返回起始地址时会翻转
11-8	SEQ_LEN	序列转换长度，0 表示包含 1 次转换，0xF 表示包含 16 次转换
4	RESTART_EN	序列转换自动循环，当此位与 CONT_EN 位都置 1 时，仅需 1 次触发，ADC 硬件会持续地循环转换整个序列
3	CONT_EN	连续转换位 1：ADC 在收到 1 次序列转换触发后，就会连续转换完整个序列 0：ADC 在收到 1 次序列转换触发后，仅执行序列中的下一次转换
2	SW_TRIG	序列转换软件触发位
1	SW_TRIG_EN	序列转换软件触发使能位
0	HW_TRIG_EN	序列转换硬件触发使能位

SEQ_CFG0 位域

60.4.7 SEQ_DMA_ADDR (0x804)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TAR_ADDR																														RSVD	
RW																														N/A	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x

SEQ_DMA_ADDR [31:0]

位域	名称	描述
31-2	TAR_ADDR	序列转换 DMA 缓冲区起始地址，4 字节对齐

SEQ_DMA_ADDR 位域

60.4.8 SEQ_WR_ADDR (0x808)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								SEQ_WR_POINTER																							
N/A								RO																							
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SEQ_WR_ADDR [31:0]

位域	名称	描述
23-0	SEQ_WR_POINTER	序列转换 DMA 的写指针，每次 DMA 把转换结果写入内存后，硬件会自动更新该位 下一次写入的地址为 tar_addr+ SEQ_WR_POINTER * size(size 在 dma_seq16bit 选择 32 位模式下为 4，16 位模式下为 2）

SEQ_WR_ADDR 位域

60.4.9 SEQ_DMA_CFG (0x80C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD				STOP_POS												RSVD		DMA_RST	STOP_EN	BUF_LEN											
N/A				RW												N/A		RW	RW	RW											
x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SEQ_DMA_CFG [31:0]

位域	名称	描述
27-16	STOP_POS	序列转换 DMA 停止位置，如果 STOP_EN 为 1，序列转换 DMA 在写入到 DMA 停止位置后， 就不再继续将结果写入内存。直到软件更新此位，指定新的停止位置。 根据 dma_seq16bit 配置不同，以 2 或 4 字节为单位
13	DMA_RST	重置序列转换 DMA，写 1 后，序列转换 DMA 停止工作，将地址指针重置到 TAR_ADDR，并把 cycle 位重置为 1
12	STOP_EN	该位置 1 后，序列转换 DMA 会在地址指针到达停止位后，不再向缓冲区写入转换结果

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
11-0	BUF_LEN	内存中分配给序列转换 DMA 的缓冲区长度，单位为 sample 数量 dma_seq16bit 为 0 时，0 表示缓冲区大小为 4 Byte，0xFFF 表示缓冲区大小为 16 KB dma_seq16bit 为 1 时，0 表示缓冲区大小为 2 Byte，0xFFF 表示缓冲区大小为 8 KB

SEQ_DMA_CFG 位域

60.4.10 SEQ_QUE (0x810 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																										SEQ_INT_EN	CHAN_NUM_4_0				
N/A																										RW	RW				
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0

SEQ_QUE [31:0]

位域	名称	描述
5	SEQ_INT_EN	若该位置 1，则本次转换完成后 SEQ_CVC 标志位置 1
4-0	CHAN_NUM_4_0	本次转换的 ADC 通道序号

SEQ_QUE 位域

60.4.11 SEQ_HIGH_CFG (0x850)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								STOP_POS_HIGH												BUF_LEN_HIGH											
N/A								RW												RW											
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SEQ_HIGH_CFG [31:0]

位域	名称	描述
23-12	STOP_POS_HIGH	序列转换 DMA 停止位置高位扩展，以 16KB（dma_seq16bit 为 1 时 8KB）为单位设置 DMA 停止位置.
11-0	BUF_LEN_HIGH	序列转换 DMA 缓冲区长度高位扩展，以 16KB（dma_seq16bit 为 1 时 8KB）为单位设置 DMA 缓冲区长度

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SEQ_HIGH_CFG 位域

60.4.12 PRD_CFG[PRD_CFG] (0xC00 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																			PRESCALE					PRD							
N/A																			RW					RW							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0

PRD_CFG[PRD_CFG] [31:0]

位域	名称	描述
12-8	PRESCALE	周期转换模式周期计数单位 0: 1 1：2 2：4 ..... 15：32K 31: 2G
7-0	PRD	周期转换模式的周期长度，0 表示关闭周期转换 计数单位由 PRESCALE 决定，计数时钟为 ADC 控制器时钟

PRD_CFG[PRD_CFG] 位域

60.4.13 PRD_CFG[PRD_THSHD_CFG] (0xC04 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
THSHDH																THSHDL															
RW																RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PRD_CFG[PRD_THSHD_CFG] [31:0]

位域	名称	描述
31-16	THSHDH	监测上限
15-0	THSHDL	监测下限

PRD_CFG[PRD_THSHD_CFG] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

60.4.14 PRD_CFG[PRD_RESULT] (0xC08 + 0x10 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																CHAN_RESULT															
N/A																RO															
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PRD_CFG[PRD_RESULT] [31:0]

位域	名称	描述
15-0	CHAN_RESULT	周期模式转换结果，周期模式下，该位会周期性的更新 AD 转换结果， 如果对应 AD 通道由其他转换模式触发，转换结果也会存放到该位域

PRD_CFG[PRD_RESULT] 位域

60.4.15 SAMPLE_CFG (0x1000 + 0x4 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				SAMPLE_CLOCK_NUMBER_SHIFT			SAMPLE_CLOCK_NUMBER									
N/A																				RW			RW								
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	1

SAMPLE_CFG [31:0]

位域	名称	描述
11-9	SAMPLE_CLOCK_NUMBER_SHIFT	用于扩展 SAMPLE_CLOCK_NUMBER 位，能够将其左移，相当于将 SAMPLE_CLOCK_NUMBER 乘以 2 的次方 1：SAMPLE_CLOCK_NUMBER«1 ..... 7：SAMPLE_CLOCK_NUMBER«7
8-0	SAMPLE_CLOCK_NUMBER	ADC 采样时间长度，以 ADC 转换时钟为单位

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

SAMPLE_CFG 位域

60.4.16 CONV_CFG0 (0x1100)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																												FULL_RESOLUTION	POS_MODE	DIFF_MASTER	ADC_DIFF_MODE
N/A																												RW	RW	RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

CONV_CFG0 [31:0]

位域	名称	描述
3	FULL_RESOLUTION	差分输出满幅度模式 此模式下，如果相减结果小于 0 则输出为 0，一般用于另一通道接地的情况 设置此位则忽略 POS_MODE 的配置
2	POS_MODE	差分输出正值模式 0：结果为有符号数，如果两个 adc 采样结果相同则输出 0 1：结果为无符号数，如果两个 adc 采用结果相同则输出 0x8000
1	DIFF_MASTER	差分模式下，此位设 1 表示该 adc 作为主 adc，该 adc 的采样结果减去另一个 adc 的采样结果，作为最终结果输出
0	ADC_DIFF_MODE	设 1 使能差分模式，此模式下，需要使用 2 个 adc 模块，配置相同的采样率，结果相减后输出

CONV_CFG0 位域

60.4.17 CONV_CFG1 (0x1104)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																									CONVERT_CLOCK_NUMBER				CLOCK_DIVIDER			
N/A																							RW					RW			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

CONV_CFG1 [31:0]

位域	名称	描述
8-4	CONVERT_CLOCK_NUMBER	AD 转换时间长度，单位为 ADC 转换时钟的周期 当需要 ADC 转换精度为 16 位时，应设为 21，对应于 21 个时钟周期 用户可以设置更小的值，以达到更快的转换速度，但是精度会下降，设置其他值时需同时配置 ADC16_CONFIG1.CON_END_CNT
3-0	CLOCK_DIVIDER	ADC 转换时钟分频，设置 ADC 转换时钟与 ADC 控制器时钟的比率 0：1:1 1：1:2 2：1:3 ... 15: 1:16

CONV_CFG1 位域

60.4.18 ADC_CFG0 (0x1108)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SEL_SYNC_AHB	RSVD	ADC_AHB_EN	RSVD																												PORT3_REALTIME
RW	N/A	RW	N/A																												RW
0	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

ADC_CFG0 [31:0]

位域	名称	描述
31	SEL_SYNC_AHB	当 ADC 控制器时钟与 DMA 总线时钟来源相同时，允许将该位置 1 来减小 DMA 访问延迟。
29	ADC_AHB_EN	1：允许序列转换和抢占转换的 DMA 把转换结果写入内存的 DMA 缓冲区
0	PORT3_REALTIME	1：抢占转换请求能够打断正在采样阶段的非抢占转换

ADC_CFG0 位域

60.4.19 INT_STS (0x1110)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIG_CMPT	TRIG_SW_CFLCT	TRIG_HW_CFLCT	READ_CFLCT	SEQ_SW_CFLCT	SEQ_HW_CFLCT	SEQ_DMAABT	SEQ_CMPT	SEQ_CVC	DMA_FIFO_FULL	AHB_ERR	STOP_POS	RSVD				WDOG															
RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	RW1C	N/A				RW1C															
0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

INT_STS [31:0]

位域	名称	描述
31	TRIG_CMPT	抢占转换完成标志位
30	TRIG_SW_CFLCT	软件触发抢占转换冲突标志位
29	TRIG_HW_CFLCT	硬件触发抢占转换冲突标志位
28	READ_CFLCT	读取转换冲突位，如果 WAIT_DIS 位置 1，在 AD 转换进行中，软件读取其他通道的读取结果寄存器后，该位置 1
27	SEQ_SW_CFLCT	软件触发序列转换冲突标志位
26	SEQ_HW_CFLCT	硬件触发序列转换冲突标志位
25	SEQ_DMAABT	序列模式 DMA 停止标志位，当 STOP_EN 位置 1，并且 DMA 写入到 STOP_POS 指定的停止位置后，该位置 1
24	SEQ_CMPT	序列模式队列完成标志位
23	SEQ_CVC	序列模式单次转换完成标志位，对应的 SEQ_INT_EN 位置 1 后，才会置 1
22	DMA_FIFO_FULL	序列模式或抢占模式 DMA 内部 FIFO 满标志位，DMA 的目标存储器写入速率不足时可能置 1
21	AHB_ERR	序列模式或抢占模式 DMA 错误标志位，如目标地址为非法地址时可能置 1
20	STOP_POS	序列模式写到 DMA 停止位置标志位
15-0	WDOG	AD 转换结果监测超限标志位

INT_STS 位域

60.4.20 INT_EN (0x1114)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIG_CMPT	TRIG_SW_CFLCT	TRIG_HW_CFLCT	READ_CFLCT	SEQ_SW_CFLCT	SEQ_HW_CFLCT	SEQ_DMAABT	SEQ_CMPT	SEQ_CVC	DMA_FIFO_FULL	AHB_ERR	STOP_POS	RSVD				WDOG															
RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	RW	N/A				RW															
0	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

INT_EN [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	TRIG_CMPT	抢占转换完成标志位中断使能位
30	TRIG_SW_CFLCT	软件触发抢占转换冲突标志位中断使能位
29	TRIG_HW_CFLCT	硬件触发抢占转换冲突标志位中断使能位
28	READ_CFLCT	读取转换冲突位中断使能位
27	SEQ_SW_CFLCT	软件触发序列转换冲突标志位中断使能位
26	SEQ_HW_CFLCT	硬件触发序列转换冲突标志位中断使能位
25	SEQ_DMAABT	序列模式 DMA 放弃标志位中断使能位
24	SEQ_CMPT	序列模式队列完成标志位中断使能位
23	SEQ_CVC	序列模式单次转换完成标志位中断使能位
22	DMA_FIFO_FULL	序列模式或抢占模式 DMA 内部 FIFO 满标志位中断使能位
21	AHB_ERR	序列模式或抢占模式 DMA 错误标志位中断使能位
20	STOP_POS	序列模式写到 DMA 停止位置标志位中断使能位
15-0	WDOG	AD 转换结果监测超限标志位中断使能位

INT_EN 位域

60.4.21 TRIGMUX_EN (0x1118)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							SEQ_CMPT	SEQ_CVC	RSVD		STOP_POS	RSVD				WDOG															
N/A							RW	RW	N/A		RW	N/A				RW															
x	x	x	x	x	x	x	0	0	x	x	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TRIGMUX_EN [31:0]

位域	名称	描述
24	SEQ_CMPT	序列模式队列完成触发使能位
23	SEQ_CVC	序列模式单次转换完成触发使能位
20	STOP_POS	序列模式写到 DMA 停止位置触发使能位
15-0	WDOG	AD 转换结果监测看门狗触发使能位

TRIGMUX_EN 位域

60.4.22 TRG_CMPT_FLAG (0x111C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																				TRG_CMPT_FLAG											

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
N/A																				RW1C											
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0

TRG_CMPT_FLAG [31:0]

位域	名称	描述
11-0	TRG_CMPT_FLAG	抢占队列完成标志位，每位对应一个抢占队列

TRG_CMPT_FLAG 位域

60.4.23 ANA_CTRL0 (0x1200)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MOTO_EN	RSVD																		ADC_CLK_ON	RSVD										STARTCAL	RSVD	
RW	N/A																		RW	N/A										RW	N/A	
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	0	x	x

ANA_CTRL0 [31:0]

位域	名称	描述
31	MOTO_EN	AD 转换结果直接输出使能，设为 1 会将 AD 转换结果发送至互联管理器的 ADC 数据转发器
12	ADC_CLK_ON	在写入任意 ADC16_* 寄存器前，该位必须置 1
2	STARTCAL	1：开始校正

ANA_CTRL0 位域

60.4.24 ANA_STATUS (0x1210)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																								CALON	RSVD						
N/A																								RW	N/A						
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x

ANA_STATUS [31:0]

位域	名称	描述
7	CALON	校正提示位 1：ADC16 校正进行中

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述

ANA_STATUS 位域

60.4.25 ADC16_PARAMS (0x1400 + 0x2 * n)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PARAM_VAL															
RW															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADC16_PARAMS [15:0]

位域	名称	描述
15-0	PARAM_VAL	ADC16 校正参数

ADC16_PARAMS 位域

60.4.26 ADC16_CONFIG0 (0x1444)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							REG_EN	BANDGAP_EN	CAL_AVG_CFG			RSVD						CONV_PARAM													
N/A							RW	RW	RW			N/A						RW													
x	x	x	x	x	x	x	0	0	0	0	0	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADC16_CONFIG0 [31:0]

位域	名称	描述
24	REG_EN	1：打开稳压器
23	BANDGAP_EN	1：打开 Bandgap
22-20	CAL_AVG_CFG	用于校正结果平均 0：1 轮 1：2 轮 2：4 轮 ..... 5：32 轮 其他：保留
13-0	CONV_PARAM	AD 转换参数

ADC16_CONFIG0 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

60.4.27 ADC16_CONFIG1 (0x1460)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																			COV_END_CNT					RSVD							
N/A																			RW					N/A							
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	1	x	x	x	x	x	x	x	x

ADC16_CONFIG1 [31:0]

位域	名称	描述
12-8	COV_END_CNT	AD 转换结束计数器，当使用完全 16 位精度时，此位为默认 1； 如果减小转换时间，除需将 CONV_CFG1.CONVERT_CLOCK_NUMBER 配置为小于 21 的值外，还需配置此位： CONV_END_CNT=21-CONVERT_CLOCK_NUMBER+1

ADC16_CONFIG1 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

61 模拟比较控制器 ACMP

本章节介绍模拟比较控制器 ACMP 的功能和特性。

61.1 特性总结

模拟比较器 ACMP 的主要特性如下：

- 3.0 至 3.6V 工作
- 支持轨到轨输入
- 可编程迟滞
- 支持窗口模式输出
- 支持对输出进行数字滤波
- 支持生成中断
- 支持生成 DMA 请求
- 内置 12bit DAC

61.2 功能描述

本章节描述模拟比较器 ACMP 的功能。

ACMP 模块框图如图 101所示：




图 101: ACMP 框图

本产品中，每个 ACMP 拥有 2 个 Channel，能够管理 2 个模拟比较器。

每个 Channel 有 7 个 INP 和 7 个 INN 的模拟输入信号来自 IO，可选择任意一个 INP 和任意一个 INN 信号进行比较并输出结果。

©Shanghai HPMICRO Semiconductor Co., Ltd.

每个 Channel 内置一个 DAC 用于提供参考电压，该参考电压可与 INP 或 INN 的任意一个信号进行比较并输出结果。

比较结果能够进行滤波，支持多种滤波方式。

比较结果能够触发中断或 DMA 请求，也有独立信号输出到 IO 或互联管理器（具体连接详见节 59.2。

61.2.1 模拟比较器基本配置

通过配置寄存器 CFG[PINSEL] 位，选择 INP 信号的输入来源：

PINSEL 为 0 时 INP 选择 DAC 输出，PINSEL 为 1 ~ 7 时对应 INP 选择 IO 输入 INP1 ~ 7 中的 1 个。

通过配置寄存器 CFG[MINSEL] 位，选择 INN 信号的输入来源：

MINSEL 为 0 时 INN 选择 DAC 输出，MINSEL 为 1 ~ 7 时对应 INN 选择 IO 输入 INN1 ~ 7 中的 1 个。

默认情况下，当 INP 电压高于 INN 电压时，比较结果为 1，反之当 INP 电压低于 INN 电压时，比较结果为 0。

寄存器 CFG[CMPEN] 位置 1 时模拟比较器被使能。

61.2.2 比较结果的处理

模拟比较器比较结果的后处理流程如图 102所示：




图 102: ACMP 比较结果处理

61.2.2.1 比较结果极性控制

若设置寄存器 CFG[OPOL] 位为 1，则比较结果会取反。

61.2.2.2 窗口比较模式

当寄存器 CFG[WINEN] 位置 1 时，进入窗口比较模式。窗口模式下，使用外部信号 WIN 控制比较结果，当 WIN 为高电平时比较结果有效，当 WIN 为低电平时比较结果为 0。 WIN 信号的具体来源请见节 59.2，通常来自于电机系统以实现与其他模块的同步联动。

61.2.2.3 数字滤波

比较结果可以进行数字滤波处理，当寄存器 CFG[FLTBYPS] 置 0 时，数字滤波器有效，置 1 时，数字滤波器无效。

©Shanghai HPMICRO Semiconductor Co., Ltd.

当数字滤波器有效时，配置寄存器 CFG[FLTMODE] 可以指定滤波器的工作模式：

- b000，旁路模式，数字滤波器关闭
- b100，滤刺模式，滤波器输入翻转后，输出也会立即翻转，之后会在一定时间内无视滤波器的输入。这个模式下，滤波器输出会紧随输入，同时会避免输出信号出现毛刺。
- b101，延时滤波器，滤波器输入翻转后需要保持一定时间，滤波器输出才会翻转
- b110，滤波器输入置逻辑 0 后，需要保持一定时间，滤波器输出才会置逻辑 0，而滤波器输入置 1，滤波器输出会立即置 1。
- b111，滤波器输入置逻辑 1 后，需要保持一定时间，滤波器输出才会置逻辑 1，而滤波器输入置 0，滤波器输出会立即置 0。

ACMP 的工作时钟频率见节 59.2。

61.2.2.4 中断、DMA 和比较结果输出

比较结果能够触发中断，可通过配置寄存器 IRQEN[REDGEN] 和 IRQEN[FEDGEN] 位分别使能比较结果的上升沿和下降沿产生中断。

比较结果能够触发 DMA 请求，可通过配置寄存器 DMAEN[REDGEN] 和 DMAEN[FEDGEN] 位分别使能比较结果的上升沿和下降沿产生 DMA 请求。

比较结果信号能够直接从模块输出，具体用途请见节 59.2。

部分产品支持比较结果从 IO 输出,请查看章 19是否有 ACMP 的 IO 输出信号。输出使能由寄存器 CFG[CMPOEN] 控制，IO 输出信号可通过配置寄存器 CFG[FLTBYPS] 来旁路数字滤波器，该旁路配置使能时不影响中断、DMA 和比较结果直接输出的数字滤波控制。

61.2.3 DAC 配置

比较器内置 DAC 提供比较参考电压，寄存器 CFG[DACEN] 位使能 DAC。

DAC 精度为 12 位，通过寄存器 DACCFG[DACCFG] 位域配置 DAC 值。

部分产品支持 DAC 电压值设置来自其他模块输入而不是来自 DACCFG 寄存器，比如来自互联管理器的 DAC 转发器，以实现 ACMP 通电机系统的联动。请从节 59.2查看本产品是否支持该属性。

当寄存器 CFG[DAC_TRIG_EN] 设置为 1 时，DAC 电压值设置选择外部模块输入。

61.2.4 比较器工作模式

模拟比较器支持高性能模式和常规模式这两种工作模式。用户将 CFG[HPMODE] 位置 1，即可将比较器设置为高性能模式。在高性能模式下，比较器的输出延时比常规模式更小，详细数据请见数据手册 (Datasheet) 文档的模拟比较器电气特性章节。高性能模式会使功耗增加。

模拟比较器支持 4 个不同水平的迟滞 (Hysteresis) 值配置，相比较的 2 个电压值之间的差异超过迟滞值时才触发比较结果变化，寄存器 CFG[HYST] 默认值 0 表示约 30mV 的迟滞值配置，值为 1 对应约 20mV，为 2 对应约 10mV，设为 3 表示不开启迟滞。迟滞值在常规模式和高性能模式下略有区别，详细数据请见数据手册 (Datasheet) 文档的模拟比较器电气特性章节。

61.3 ACMP 寄存器列表

ACMP 的寄存器列表如下：

©Shanghai HPMICRO Semiconductor Co., Ltd.

ACMP0 base address: 0xF0130000

地址偏移	名称	描述	复位值
0x0000	CHANNEL[CHN0][CFG]	配置寄存器	0x00000020
0x0004	CHANNEL[CHN0][DACCFG]	DAC 配置寄存器	0x00008080
0x0010	CHANNEL[CHN0][SR]	状态寄存器	0x00000000
0x0014	CHANNEL[CHN0][IRQEN]	中断请求使能寄存器	0x00000000
0x0018	CHANNEL[CHN0][DMAEN]	DMA 请求使能寄存器	0x00000000
0x0020	CHANNEL[CHN1][CFG]	配置寄存器	0x00000020
0x0024	CHANNEL[CHN1][DACCFG]	DAC 配置寄存器	0x00008080
0x0030	CHANNEL[CHN1][SR]	状态寄存器	0x00000000
0x0034	CHANNEL[CHN1][IRQEN]	中断请求使能寄存器	0x00000000
0x0038	CHANNEL[CHN1][DMAEN]	DMA 请求使能寄存器	0x00000000

表 234: ACMP 寄存器列表

61.4 ACMP 寄存器描述

ACMP 的寄存器详细说明如下：

61.4.1 CHANNEL[CFG] (0x0 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HYST		DACEN	HPMODE	CMPEN	MINSEL			DAC_TRIG_EN	PINSEL			CMPOEN	FLTBYPS	WINEN	OPOL	FLTMODE			RSVD	FLTLEN											
RW		RW	RW	RW	RW			RW	RW			RW	RW	RW	RW	RW			N/A	RW											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0	1	0	0	0	0	0

CHANNEL[CFG] [31:0]

位域	名称	描述
31-30	HYST	比较器滞回设置位 0: 最高滞回值，约 30mV 1: 滞回值约 20mV 2: 滞回值约 10mV 3: 关闭滞回
29	DACEN	DAC 使能位 0: DAC 关闭 1: DAC 使能
28	HPMODE	高性能使能位 0: 高性能模式关闭 1: 高性能模式打开

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
27	CMPEN	比较器使能位 0: 比较器关闭 1: 比较器打开
26-24	MINSEL	MIN 选择 从比较器输入信号和 DAC 输出中选择一个作为 MIN
23	DAC_TRIG_EN	DAC 值来源选择。 1：来自电机系统； 0：来自寄存器 daccfg
22-20	PINSEL	PIN 选择 从比较器输入信号和 DAC 输出中选择一个作为 PIN
19	CMPOEN	比较器输出使能位 0: 比较器输出关闭 1: 比较器输出打开
18	FLTBYPS	比较器输出滤波器旁路 0: 比较器输出会经过数字滤波 1: 比较器输出不经过数字滤波
17	WINEN	比较器窗口模式使能位 0: 比较器窗口模式关闭 1: 比较器窗口模式使能
16	OPOL	比较器输出取反位 0: 比较器输出不变 1: 比较器输出取反
15-13	FLTMODE	此位域定义了比较器输出滤波器的模式 000：滤波器被旁路 100：输出翻转后在一定时间内保持稳定，可避免输出毛刺 101：延时模式 110：过滤掉宽度不够的低电平脉冲 111：过滤掉宽度不够的高电平脉冲
11-0	FLTLEN	比较器输出滤波器的长度，单位是时钟周期

CHANNEL[CFG] 位域

61.4.2 CHANNEL[DACCFG] (0x4 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																DACCFG												RSVD			
N/A																RW												N/A			
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	1	0	0	0	0	0	0	0	1	0	0	0	x	x	x	x

CHANNEL[DACCFG] [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15-4	DACCFG	12 位 DAC 输出值。

CHANNEL[DACCFG] 位域

61.4.3 CHANNEL[SR] (0x10 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FEDGF	REDGF
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

CHANNEL[SR] [31:0]

位域	名称	描述
1	FEDGF	比较器输出下降沿标志位，该位写 1 清 0
0	REDGF	比较器输出上升沿标志位，该位写 1 清 0

CHANNEL[SR] 位域

61.4.4 CHANNEL[IRQEN] (0x14 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FEDGEN	REDGEN
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

CHANNEL[IRQEN] [31:0]

位域	名称	描述
1	FEDGEN	比较器输出下降沿中断请求使能位
0	REDGEN	比较器输出上升沿中断请求使能位

CHANNEL[IRQEN] 位域

61.4.5 CHANNEL[DMAEN] (0x18 + 0x20 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																														FEDGEN	REDGEN
N/A																														RW	RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CHANNEL[DMAEN] [31:0]																															

位域	名称	描述
1	FEDGEN	比较器输出下降沿 DMA 请求使能位
0	REDGEN	比较器输出上升沿 DMA 请求使能位

CHANNEL[DMAEN] 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

62 温度传感器 TSNS

本章节介绍温度传感器 TSNS 的功能和特性。

62.1 特性总结

本产品包含温度传感器，可以测量管芯温度。主要特性如下：

- 单次测量
- 连续测量
- 多次测量取平均
- 记录温度上下限
- 温度范围比较
- 温度超范围时产生中断
- 温度超范围时复位芯片

62.2 功能描述

TSNS 通过内置 ADC 对内置温敏二极管进行转换，得到管芯温度。软件需要使能其偏置电路才能进行温度采集。

温度采集过程，由 ADC 对内部温度传感器进行多测采样，并求平均以获得较高的精度。平均次数由 AVERAGE 字段设置，最高支持 128 次平均。

AGE 寄存器，温度传感器模块提供上一次温度采集距离现在时间，该寄存器提供的时间以 24M 时钟周期计数。

温度传感器内部记录出现过的最高和最低温度。可通过 TMAX 和 TMIN 读取，可通过 RECORD_MAX_CLR 和 RECORD_MIN_CLR 清除，并重新记录。

62.2.1 温度采集模式

转换可以由软件触发也可以定时连续采集。

在单次采集模式下，软件通过写入 TRIGGER 进行温度测量，测量完成后 VALID 置 1，表示温度数值有效。

连续模式通过 CONTINOUS 字段设置。在连续模式下，用户通过设置 VALIDITY 字段设置温度采样的时间间隔，时间间隔以 24M 时钟计数。

62.2.2 温度比较功能

温度传感器具有温度超范围产生中断和复位的功能，该功能可通过设置 COMPARE_MIN_EN 和 COMPARE_MAX_EN 允许高温和低温比较。

中断和复位的温度范围独立设置。

中断比较的温度设置在 UPPER_LIM_IRQ 和 LOWER_LIM_IRQ 寄存器中。

复位比较的温度设置在 UPPER_LIM_RST 和 LOWER_LIM_RST 寄存器中。

当测量到的管芯温度超出设置的范围时，温度传感器模块产生标志位。若中断使能位 IRQ_EN 置 1 则产生中断。若复位使能位 RST_EN 置 1 则产生复位。

©Shanghai HPMICRO Semiconductor Co., Ltd.

62.3 TSNS 寄存器

TSNS 的寄存器列表如下：

TSNS base address: 0xF0090000

地址偏移	名称	描述	复位值
0x0000	T	当前温度	0x00000000
0x0004	TMAX	最高温度	0xFF800000
0x0008	TMIN	最低温度	0x007FFFFF
0x000C	AGE	采集时间	0x00000000
0x0010	STATUS	状态寄存器	0x00000000
0x0014	CONFIG	配置寄存器	0x00600300
0x0018	VALIDITY	采样间隔	0x016E3600
0x001C	FLAG	标志位	0x00000000
0x0020	UPPER_LIM_IRQ	中断高温	0x00000000
0x0024	LOWER_LIM_IRQ	中断低温	0x00000000
0x0028	UPPER_LIM_RST	复位高温	0x00000000
0x002C	LOWER_LIM_RST	复位低温	0x00000000
0x0030	ASYNC	异步模式配置	0x00000000
0x0038	ADVAN	高级配置	0x00000000

表 235: TSNS 寄存器列表

62.4 TSNS 寄存器详细信息

TSNS 的寄存器详细说明如下：

62.4.1 T (0x0)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


T [31:0]

位域	名称	描述
31-0	T	摄氏温度，24 位整数，8 位小数

T 位域

62.4.2 TMAX (0x4)

©Shanghai HPMICRO Semiconductor Co., Ltd.




TMAX [31:0]

位域	名称	描述
31-0	T	出现过的最高温度

TMAX 位域

62.4.3 TMIN (0x8)




TMIN [31:0]

位域	名称	描述
31-0	T	出现过的最低温度

TMIN 位域

62.4.4 AGE (0xC)



AGE [31:0]

位域	名称	描述
31-0	AGE	上次采集时间，上次采集到当前时间的 24M 时钟周期数

AGE 位域

62.4.5 STATUS (0x10)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALID	RSVD																														TRIGGER
RO	N/A																														W1C
0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

STATUS [31:0]

位域	名称	描述
31	VALID	温度寄存器数据是否有效 0: 温度尚未采集，温度寄存器中的数据无效 1: 温度已采集，温度寄存器中的数据有效
0	TRIGGER	在触发模式下，软件触发温度采集。若处于非触发模式或采集正在进行，写入将被忽略

STATUS 位域

62.4.6 CONFIG (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IRQ_EN	RST_EN	RSVD				COMPARE_MIN_EN	COMPARE_MAX_EN	SPEED								RSVD					AVERAGE			RSVD			CONTINUOUS	RSVD		ASYNC	ENABLE
RW	RW	N/A				RW	RW	RW								N/A					RW			N/A			RW	N/A		RW	RW
0	0	x	x	x	x	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	0	0	0	x	x	x	0	x	x	0	0

CONFIG [31:0]

位域	名称	描述
31	IRQ_EN	使能中断
30	RST_EN	使能复位
25	COMPARE_MIN_EN	允许低温比较
24	COMPARE_MAX_EN	允许高温比较
23-16	SPEED	温度采集步长 24M 时钟周期数，有效范围是 24-255, 缺省值 96 24: 24 周期 25: 25 周期 26: 26 周期 ... 255: 255 周期

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
10-8	AVERAGE	平均次数，缺省值为 3 0: 不做平均 1: 平均两次 2: 平均四次 . . . 7: 平均 128 次
4	CONTINUOUS	采样模式 0: 触发模式，温度传感器在软件触发后采样温度 1: 连续模式，温度传感器周期性采样温度
1	ASYNC	异步模式, 该模式下无需时钟，但是只能比较高温或低温 0: 正常模式 1: 异步模式
0	ENABLE	使能温度传感器，关闭温度传感器可以降低 SOC 功耗 0: 关闭温度传感器 1: 打开温度传感器

CONFIG 位域

62.4.7 VALIDITY (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALIDITY																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

VALIDITY [31:0]

位域	名称	描述
31-0	VALIDITY	连续采样时采样间隔 24M 时钟周期数

VALIDITY 位域

62.4.8 FLAG (0x1C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD										RECORD_MIN_CLR	RECORD_MAX_CLR	RSVD		UNDER_TEMP	OVER_TEMP	RSVD															IRQ
N/A										RW	RW	N/A		RW	RW	N/A															RW

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
x	x	x	x	x	x	x	x	x	x	0	0	x	x	0	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

FLAG [31:0]

位域	名称	描述
21	RECORD_MIN_CLR	写入 1，清除最低温度
20	RECORD_MAX_CLR	写入 1，清除最高温度
17	UNDER_TEMP	写入 1，清除低温警告
16	OVER_TEMP	写入 1，清高低温警告
0	IRQ	写入 1，清除中断标志

FLAG 位域

62.4.9 UPPER_LIM_IRQ (0x20)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UPPER_LIM_IRQ [31:0]

位域	名称	描述
31-0	T	最高温度

UPPER_LIM_IRQ 位域

62.4.10 LOWER_LIM_IRQ (0x24)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LOWER_LIM_IRQ [31:0]

位域	名称	描述
31-0	T	最低温度

LOWER_LIM_IRQ 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

62.4.11 UPPER_LIM_RST (0x28)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

UPPER_LIM_RST [31:0]

位域	名称	描述
31-0	T	最高温度

UPPER_LIM_RST 位域

62.4.12 LOWER_LIM_RST (0x2C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
T																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LOWER_LIM_RST [31:0]

位域	名称	描述
31-0	T	最低温度

LOWER_LIM_RST 位域

62.4.13 ASYNC (0x30)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD							ASYNC_TYPE	RSVD							POLARITY	RSVD					VALUE										
N/A							RW	N/A							RW	N/A					RW										
x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	0	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0

ASYNC [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
24	ASYNC_TYPE	比较类型 0: 高温比较 1: 低温比较
16	POLARITY	内部比较器极性
10-0	VALUE	比较结果

ASYNC 位域

62.4.14 ADVAN (0x38)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD						ASYNC_IRQ	ACTIVE_IRQ	RSVD							SAMPLING	RSVD														NEG_ONLY	POS_ONLY
N/A						RO	RO	N/A							RO	N/A														RW	RW
x	x	x	x	x	x	0	0	x	x	x	x	x	x	x	0	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0

ADVAN [31:0]

位域	名称	描述
25	ASYNC_IRQ	异步中断状态
24	ACTIVE_IRQ	中断状态
16	SAMPLING	采样种
1	NEG_ONLY	仅使用负极性
0	POS_ONLY	仅使用正极性

ADVAN 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

63 信息安全模块概述

本章节介绍了本产品的信息安全模块。

本产品的信息安全模块主要划分为以下几类：

- 加解密引擎
  - 在线解密模块 EXIP
- 加解密引擎的密钥管理
  - OTP 中的密钥区
  - 基于产品生命周期管理
  - 监视 JTAG 调试接口
  - 监视处理器进入 Debug 模式
- BOOT ROM 安全启动机制，保证安全，可信的加载用户程序镜像

63.1 在线解密引擎 EXIP

本产品包括 1 个在线解密引擎 EXIP0，EXIP0 与 XPI0 紧密耦合。用户可以使用 AES-128 CTR 模式按照规范对外部 NOR Flash 存储数据加密。当本产品通过 XPI 连接到加密的外部 NOR Flash 时，EXIP 零等待周期实时在线解密，把加密后的代码还原成明文，供处理器直接在线执行。

EXIP 支持利用 OTP 中存储的 EXIP KEK(Key Encryption Key 加密密钥的密钥) 从 Key Blob 中还原 DEK(Data Encryption Key 加密数据的密钥)。实现对 DEK 的保护。

63.2 一次性可编程存储 OTP

本产品的 OTP 上支持保存各类安全功能有关的数据：

- 128 位调试密钥 Debug Key，本产品支持 JTAG 口锁定，在锁定后，调试器需要提供调试密码，解锁 JTAG 接口，进行调试。
- 128 位 UUID，芯片的唯一标识
- 安全启动的公钥 HASH，为公钥的 256 位 SHA-256 哈希值
- 用于 EXIP 解密包含 DEK 的 Key Blob 的 256 位 KEK，EXIP0 KEK

有关这些安全相关数据的具体信息，请查阅 OTP 及其他安全模块的相关章节。

63.3 BOOT ROM

本产品集成了 BOOT ROM，系统复位后总是最先执行 BOOT ROM 的代码。由只读存储器的物理特性，保证了 BOOT ROM 代码几乎不可能篡改。由此构建了最初的可信安全执行环境。

BOOT ROM 支持如下安全功能：

- 通过 EXIP 和 XPI 直接从加密的串行 NOR Flash 执行代码。
- 安全启动，在跳转到用户软件镜像前可以先验证镜像的来源合法可信。支持 ECDSA 或者 SM2 的签名验证
- 支持加载加密的软件镜像，支持 AES 或者 SM4 加密算法
- Flash loader 支持烧录加密的固件

有关 BOOT ROM 支持的安全功能细节，请查阅 ROM 相关章节。

©Shanghai HPMICRO Semiconductor Co., Ltd.

64 在线解密引擎 EXIP

本章节描述了在线解密引擎 EXIP 的主要特性和功能。

64.1 特性总结

在线解密引擎 EXIP 可以实现对加密的外部 NOR Flash 实时解密，EXIP 的主要特性有：

- 支持 AES-128 CTR 模式解密
- 支持 4 个区段，每个区段可以使用不同的密钥加密
- 支持通过 Key Blob 封装数据加密密钥等敏感信息（符合 RFC3394）
- 支持硬件解封 Key Blob（符合 RFC3394）
- 支持从 OTP 读取用于解封 Key Blob 的 KEK(加密密钥的密钥)

64.2 功能描述

在本产品上，用户可以通过 XPI 控制器连接多种不同品牌，不同容量的串行 NOR Flash。XPI 控制器支持将外部存储器直接映射到系统的地址空间上。因此处理器、DMA 等主设备可以像访问片上内存一样，直接访问外部存储器，载入数据或者执行代码。这种不需要把外部存储器数据先复制到内存，再执行的访问方式，称为在线执行 (Execution In Place)。在线解密引擎 EXIP 与 XPI 控制器紧密耦合，支持外部串行 NOR Flash 在线执行的同时，对数据实时解密。因此，只要用户通过 AES-128 CTR 算法，对外部 NOR Flash 上的数据和代码加密，就可以实现对数据和代码的保护。

64.2.1 EXIP 区段，密钥，计数器

EXIP 支持 4 个区段，每个区段都可以支持独立的密钥和计数器。

每个区段可以定义区段的起始地址和结尾地址，起始地址和结尾地址之间的区域，就是加密区域。EXIP 与 XPI 控制器紧密耦合，总线主设备（处理器或 DMA 等）通过 XPI 发起对外部存储器访问时，EXIP 会监控访问的系统地址。如果该地址位于加密区域内，就会执行解密操作。

RGNx_DSCR_W0 [START] 存放区段 x 的起始地址，RGNx_DSCR_W1 [END] 存放区段 x 的结尾地址。EXIP 要求加密区域长度的单位为 1KB，起始地址必须 1KB 对齐，假设加密区域长度为 x KB，结尾地址应为 START + x*1024 -1。因此 START 只取高 22 位，低 10 位应当为 0。而 END 只取高 22 位，低 10 位应当为 1。

EXIP 支持 AES-128 CTR 模式解密，密钥长度为 128 位。密钥存放在寄存器 RGNx_KEY0，RGNx_KEY1，RGNx_KEY2，RGNx_KEY3。

计数器长度与 AES 数据块长度相同，也为 128 位。AES CTR 模式要求使用相同密钥加密的数据，每一个数据块对应的计数器值不能重复。EXIP 对每一个 128 位（16 字节）的数据块，其计数器，由数据块的 32 位系统地址和 64 位的 NONCE 组成，其中 NONCE 存放在 RGNx_CTR0 和 RGNx_CTR1 中。计数器组成方式如下：

- Counter[127:96] = CTR0[31:0]
- Counter[95:64] = CTR1[31:0]
- Counter[63:32] = CTR0[31:0] XOR CTR1[31:0]
- Counter[31:0] = Sysaddr[31:0] AND 0xFFFFFFF0

其中：

- CTR0 为 64 位长 NONCE 的低 32 位
- CTR1 为 64 为长 NONCE 的高 32 位

©Shanghai HPMICRO Semiconductor Co., Ltd.

- SysAddr 为密文块的系统映射地址。密文块长度为 128 位 / 16 字节，一个密文块对应一个计数器值，因此计数器值只取地址的高 28 位，地址低 4 位置 0。

64.2.2 EXIP 的密钥封装和密钥解封

EXIP 使用 RFC3394 定义的密钥封装和密钥解封算法，保护 EXIP 解密用的密钥和相关敏感数据。为了便于区分，把 EXIP 用于密钥封装/解封的密钥称为 KEK(Key-Encryption Key 密钥加密密钥)。把 EXIP 用户解密外部存储器上数据/代码的密钥，称为 DEK(Data Encryption Key)。

EXIP 的每一个区段，需要封装的 DEK 和相关数据有 5 个 64 位数据块，共 40 字节的数据。总结如下：

地址偏移	描述
0x00	DEKx[31:0]，即 RGNx_KEY0 存放的部分密钥
0x04	DEKx[63:32]，即 RGNx_KEY1 存放的部分密钥
0x08	DEKx[95:64]，即 RGNx_KEY2 存放的部分密钥
0x0C	DEKx[127:96]，即 RGNx_KEY3 存放的部分密钥
0x10	NONCE[31:0]，即 RGNx_CTR0 存放的部分 NONCE
0x14	NONCE[63:32]，即 RGNx_CTR1 存放的部分 NONCE
0x18	START，即 RGNx_RGN_SA[31:10]，加密区域起始地址, 其他位置 0
0x1C	END，即 RGNx_RGN_EA[31:10]，加密区域结尾地址 RO，即 RGNx_RGN_EA[2]，置 1 时，RGNx 的配置寄存器读保护 DECEN，即 RGNx_RGN_EA[1]，置 1 时，EXIP 对此区段执行解密 VALID，即 RGNx_RGN_EA[0]，置 1 时，区段 x 有效 其他位置 1
0x20	充填数据，全部置 0
0x24	充填数据，全部置 0

表 236: EXIP Key Wrap 数据汇总

这些数据经过密钥封装 (Key Wrap) 过程后，得到 6 个 64 位密文块，共 48 字节。

当 CFG 寄存器的 BE 位和 KBPE 位置 1 后，EXIP 会启动硬件的密钥解封过程。EXIP 会通过 XPI 控制器，直接从外部存储器的起始地址取密文块，密文块在外部存储器的位置如下：

地址偏移	描述
0x00	区段 0，RGN0 的 DEK，NONCE，区域地址信息的密文包
0x40	区段 1，RGN1 的 DEK，NONCE，区域地址信息的密文包
0x80	区段 2，RGN2 的 DEK，NONCE，区域地址信息的密文包
0xC0	区段 3，RGN3 的 DEK，NONCE，区域地址信息的密文包

表 237: EXIP Key Wrap 数据汇总

EXIP 一旦开始解封密文包，会自动执行 4 个区段密文包的解封过程 (Key Unwrap)。解封完成后，会将恢复的

©Shanghai HPMICRO Semiconductor Co., Ltd.

DEK,NONCE,SART,END 等信息载入 RGNx 的对应寄存器。如果解封后得到的初始值与定义的 IV (0xA6A6A6A6A6A6A6A6) 不一致，就会提示错误，RGNx_DESC_W1[0] VALID 位会置 1，同时 STA[KBERR] 标志位置 1。

用户如果实际使用的区段小于 4 个，也需要按照密钥封装的步骤生成全部 4 个区段的密文包，并烧录在 Flash 的对应地址，把不用的区段起始地址和结尾地址都填 0 即可。

EXIP 用于密码解封的 KEK 从片上 OTP 的专用数据通路直接加载，KEK 一旦烧录到 OTP 指定位置，并配置恰当的读写保护后，就对软件不再可见。有关 OTP 的烧录和读写保护配置，用户可以查阅 OTP 的相关章节。

本产品上，EXIP 的打开和密钥解封由 BOOT ROM 管理，OTP 中的 ENCRYPT_XIP 字段被置 1 后。ROM 在 XPI NOR Flash 启动中会强制打开 EXIP。

总结，用户使用 EXIP 实现在线解密执行：

- 生成 KEK，并利用 KEK 对 DEK，NONCE，START，END 等数据进行密钥封装 (KeyWrap)，生成密文包，注意要生成全部 4 个 EXIP 区段的密文包
- 把密文包烧录到外部串行 NOR Flash 的指定地址
- 按照 DEK，NONCE 对镜像加密，加密后烧录到外部串行 NOR Flash
- 将 KEK 烧录到 OTP 的指定位置，并配置读写保护
- 烧录 OTP 中的 ENCRYPT_XIP 字段为 1
- 复位后，芯片即支持从加密后的外部串行 NOR Flash 启动

64.3 附录

64.3.1 RFC3394 简介

EXIP 支持 AES-128 CTR 模式解密外部 NOR Flash 上加密的数据和代码。显然，这些数据及代码的安全，取决于 EXIP 解密用的密钥的安全。EXIP 支持一种称为 Key Wrap 的密钥封装算法，来保护 EXIP 解密用的密钥和其他相关敏感数据。

EXIP 使用的 Key Wrap 算法符合 RFC3394 “Advanced Encryption Standard (AES) Key Wrap Algorithm”。RFC3394 定义了一种称为密钥封装 (Key wrap) 的算法，算法基于 AES 标准，可以对任意长度的数据进行加密保护，并提供数据的完整性检验。RFC3394 把用来封装受保护数据的密钥称为 KEK(Key-encryption Key)，即密钥加密密钥。KEK 可以是 AES 标准支持的密钥，AES-128，AES-192，AES-256。EXIP 使用的 KEK 为 128 位长。

RFC3394 定义，受保护的数据，可以以 64 位为单位分成若干个数据块。数据块个数最少为 2 个，最大个数没有限制。n 个明文数据块经过密钥封装的过程后，得到 n+1 个密文数据块。而 n+1 个密文数据块，经过密钥解封过程，可能还原成 n 个明文数据块。

引用 RFC3394 的密钥封装 Key Wrap 步骤如下：

输入: 明文, n个64位数据块 {P1, P2, ..., Pn}以及密钥K (即KEK).
输出: 密文, (n+1)个64位密文块{C0, C1, ..., Cn}.

步骤1，初始化
设置A为初始值IV
For i = 1 to n
  R[i] = P[i]

步骤2，计算中间值

©Shanghai HPMICRO Semiconductor Co., Ltd.

For j = 0 to 5
  For i=1 to n
    B = AES(K, A | R[i])
    A = MSB(64, B) ^ t 其中t = (n*j)+i
    R[i] = LSB(64, B)

步骤3，输出结果
C[0] = A
For i = 1 to n
  C[i] = R[i]

引用 RFC3394 的密钥解封 Key Unwrap 步骤如下：

输入: 密文, (n+1)个64位密文块{C0, C1, ..., Cn}, 以及密钥 K (即KEK).
输出: 明文, n个64位数据块{P0, P1, K, Pn}.

步骤1，初始化
A = C[0]
For i = 1 to n
  R[i] = C[i]

步骤2，计算中间值
For j = 5 to 0
  For i = n to 1
    B = AES-1(K, (A ^ t) | R[i]) 其中t = n*j+i
    A = MSB(64, B)
    R[i] = LSB(64, B)

步骤3，输出结果
如果 A与初始值IV相符，则
For i = 1 to n
  P[i] = R[i]
否则表示出错

以上密钥封装和解封步骤中使用的表达式说明如下：

AES(K, W) 使用AES算法以密钥K对数据W加密
AES-1(K, W) 使用AES算法以密钥K对数据W解密
MSB(j, W) 返回数据W的j个MSB，即最高的j位
LSB(j, W) 返回数据W的j个LSB，即最低的j位
B1 \^ B2 把数据B1和B2按位异或
B1 | B2 把数据B1和B2拼接
K 即KEK，密钥加密密钥
n 64位数据块的数目

©Shanghai HPMICRO Semiconductor Co., Ltd.

s 密钥封装的步骤数目 s = 6n

P[i] 第i个64位明文数据块

C[i] 第i个64位密文数据块

A 64位寄存器，存放完整性检验数据

R[i] 一组64位的寄存器阵列，其中i = 0, 1, ……, n

IV 封装时的64位的初始值，解封时用于与A比较，EXIP使用RFC3394定义的默认初始值：0xA6A6A6A6A6A6A6A6

5

©Shanghai HPMICRO Semiconductor Co., Ltd.

65 系统调试概述

本章节介绍了本产品的调式模块。

Debug 调试系统符合 The RISC-V Debug Specification, Version 0.13 规范。Debug 调试系统包括 JTAG 接口转换模块（DTM）和调试模块（DM）2 部分。DTM 通过标准 JTAG 接口对接外部调试器，可以把 JTAG 上收到的调试指令转换成对 DM 模块的读写访问。调试模块 DM 集成了调试功能，可以暂停或者恢复 CPU 的运行，产生复位，以及访问片上资源。




图 103: 调试系统框图

Debug 系统特性如下：

- 支持 4 线 JTAG 接口，符合 IEEE Std 1149.1
- 支持片外调试器通过 JTAG 接口转换模块连接 Debug 调试模块
- 支持处理器通过系统地址映射访问 Debug 调试模块
- 支持 8 个硬件断点
- 支持单步调试
- 支持 System Bus Access，调试接口可以作为总线主设备，可以不打断内核运行直接访问片上资源
- 支持 Debug 安全机制，可以开放，关闭或者锁定 Debug 调试接口，当 Debug 被锁定时，用户需要通过安全码解锁。

本产品的 JTAG ID 为 0x1000563d。

©Shanghai HPMICRO Semiconductor Co., Ltd.

66 调试传输模块 DTM

调试传输模块 (DTM)

该模块符合 RISCV0.13 版的定义，支持 IEEE1149.1 所定义的 JTAG 接口。指令长度为 5 位。

66.1 DTM 指令

INSTRUCTION 列表如下：

值	名称	描述	数据宽度
0x00	USERCODE	芯片识别号	32
0x01	IDCODE	芯片识别号	32
0x08	CLAMP	CLAMP 指令	404
0x09	EXTEST	EXTEST 指令	404
0x0A	SAMPLE/PRELOAD	SAMPLE/PRELOAD 指令	404
0x0B	HIGHZ	HIGHZ 指令	1
0x0F	AUTHEN	调试认证指令	32
0x10	DTMCS	DTM 控制寄存器	32
0x11	DMI	DMI 调试接口	41
0x1F	BYPASS	BYPASS 指令	1

表 238: DTM 指令列表

66.2 DTM 指令描述

INSTRUCTION 的详细说明如下：

66.2.1 USERCODE (0x0)

位域	名称	访问	描述
31-0	USERCODE	RO	芯片型号识别号

USERCODE 位域

66.2.2 IDCODE (0x1)

位域	名称	访问	描述
31-0	IDCODE	RO	用于调试系统识别号

IDCODE 位域

66.2.3 CLAMP (0x8)

位域	名称	访问	描述
403-0	BOUNDRY	RO	参阅 IEEE1149.1

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	访问	描述

CLAMP 位域

66.2.4 EXTEST (0x9)

位域	名称	访问	描述
403-0	BOUNDRY	RO	参阅 IEEE1149.1

EXTEST 位域

66.2.5 SAMPLE/PRELOAD (0xA)

位域	名称	访问	描述
403-0	BOUNDRY	RO	参阅 IEEE1149.1

SAMPLE/PRELOAD 位域

66.2.6 HIGHZ (0xB)

位域	名称	访问	描述
0	BYPASS	RO	参阅 IEEE1149.1

HIGHZ 位域

66.2.7 AUTHEN (0xF)

位域	名称	访问	描述
31-0	AUTH	RW	调试认证指令，调试认证需要进行 8 次数据交换。前 4 次将 128 位管芯跟踪数据传输到芯片外面，后四次输入 128 位调试密钥。

AUTHEN 位域

66.2.8 DTMCS (0x10)

位域	名称	访问	描述
17	DMIHARDRESET	W1	写 1 会复位 DTM，清除之前的访问状态。通常，只有在当前访问不可能完成的情况下（例如：访问过程中发生了复位）才使用这一位。
16	DMIRESET	W1	写 1 清除错误标志，使 DTM 重试或结束一个访问。
14-12	IDLE	RO	为调试器提供信息，通知调试器 DMI 扫描后在 RunTest/Idle 中需停留的周期数，以减少繁忙的的情况。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	访问	描述
11-10	DMISTAT	RO	DMI 接口状态 0: 无错误 1: 保留 2: 操作数错误 3: DMI 忙时发出下一个访问
9-4	ABITS	RO	DMI 接口地址线宽度，读出值为 7
3-0	VERSION	RO	DTM 版本号。当前读出值为 0x1，表示符合 RISC-V External Debug Support (TD003) V0.13.

DTMCS 位域

66.2.9 DMI (0x11)

位域	名称	访问	描述
40-34	ADDRESS	RW	DMI 的访问地址。
33-2	DATA	RW	通过 DMI 写入或从 DMI 读取的数据。
1-0	OP	RW	写入： 0：忽略数据和地址。（无操作） 1：从地址读取。（读） 2：将数据写入地址。（写） 3：保留 读取： 0：上一操作成功完成。 1：保留 2：上一操作失败。 3：DMI 请求发生重叠。

DMI 位域

66.2.10 BYPASS (0x1F)

位域	名称	访问	描述
0	BYPASS	RO	参阅 IEEE1149.1

BYPASS 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

67 调试模块 DM

该模块符合 RISCV0.13 版的定义，具有 16x32bit 的程序缓冲器 (program buffer)。

调试模块内的寄存器有两种访问方式，CPU 通过系统总线访问或调试器通过 DTM 访问。两种访问方式具有不同的内存映射。

67.1 系统内存映射

地址偏移	名称	描述
0x0000 - 0x007F	DEBUGROM	Debug ROM
0x0080 - 0x00BF	PROGBUF	Program Buffer 0-15
0x00C0 - 0x00CF	DATA	Abstract Data 0-3
0x00D0 - 0x01FF	RESERVED	Reserved for internal use

表 239: DM 系统内存映射

67.2 DMI 内存映射

地址偏移	名称	描述	复位值
0x0004	DATA[DATA0]	抽象数据 0	0x00000000
0x0005	DATA[DATA1]	抽象数据 1	0x00000000
0x0006	DATA[DATA2]	抽象数据 2	0x00000000
0x0007	DATA[DATA3]	抽象数据 3	0x00000000
0x0010	DMCONTROL	调试模块控制	0x00000000
0x0011	DMSTATUS	调试模块状态	0x004000A2
0x0012	HARTINFO	内核信息	0x002140C0
0x0013	HALTSUM	Halt Summary	0x00000000
0x0014	HAWINDOWSEL	内核阵列窗口选择	0x00000000
0x0015	HAWINDOW	内核阵列窗口	0x00000000
0x0016	ABSTRACTCS	抽象控制和状态	0x08000004
0x0017	COMMAND	抽象命令	0x00000000
0x0018	ABSTRACTAUTO	抽象命令自动执行	0x00000000
0x0020	PROGBUF[PROGBUF0]	程序缓冲 0	0x00000000
0x0021	PROGBUF[PROGBUF1]	程序缓冲 1	0x00000000
0x0022	PROGBUF[PROGBUF2]	程序缓冲 2	0x00000000
0x0023	PROGBUF[PROGBUF3]	程序缓冲 3	0x00000000
0x0024	PROGBUF[PROGBUF4]	程序缓冲 4	0x00000000
0x0025	PROGBUF[PROGBUF5]	程序缓冲 5	0x00000000
0x0026	PROGBUF[PROGBUF6]	程序缓冲 6	0x00000000
0x0027	PROGBUF[PROGBUF7]	程序缓冲 7	0x00000000
0x0038	SBCS	系统总线访问控制和状态	0x20040407
0x0039	SBADDRESS[SBADDRESS0]	系统总线地址 0	0x00000000
0x003A	SBADDRESS[SBADDRESS1]	系统总线地址 1	0x00000000

©Shanghai HPMICRO Semiconductor Co., Ltd.

地址偏移	名称	描述	复位值
0x003B	SBADDRESS[SBADDRESS2]	系统总线地址 2	0x00000000
0x003C	SBDATA[SBDATA0]	系统总线数据 0	0x00000000
0x003D	SBDATA[SBDATA1]	系统总线数据 1	0x00000000
0x003E	SBDATA[SBDATA2]	系统总线数据 2	0x00000000
0x003F	SBDATA[SBDATA3]	系统总线数据 3	0x00000000

表 240: DM 寄存器列表

67.3 DM 寄存器描述

67.3.1 DATA (0x4 + 0x1 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

DATA [31:0]

位域	名称	描述
31-0	DATA	从 DMI 接口和系统总线均可访问，用于外部调试器和处理器之间的数据交换。

DATA 位域

67.3.2 DMCONTROL (0x10)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HALTREQ	RESUMEREQ	RSVD	ACKHAVERESET	RSVD	HASEL	HARTSEL										RSVD												SETRESETHALTREQ	CLRRESETHALTREQ	NDMRESET	DMACTIVE
WO	WO	N/A	RW	N/A	RW	RW										N/A												W1S	W1C	RW	RW
0	0	x	0	x	0	0	0	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

DMCONTROL [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31	HALTREQ	请求选中核心进入调试模式。写 1 时，若选中核心正在运行则进入调试模式，已处于调试模式的内核不受影响。若请求恢复位为 0，则写 0 对处于调试模式的内核没有影响。根据正在写入的 hartsel 和 hasel 的新值选择 Harts。
30	RESUMEREQ	选中核心恢复运行。写 1 时，被选中的核心若处于调试状态则恢复运行。若同时写入调试请求，则忽略恢复请求位。若同时写入 hartsel 和 hasel，则使用新的选择。
28	ACKHAVERESET	写 1 将选中核心的 havereset 位。若同时写入 hartsel 和 hasel，则使用新的选择。
26	HASEL	选择当前选定 HART 的定义。
25-16	HARTSEL	选择要调试的核心。
3	SETRESETHALTREQ	若 clrresethaltreq 为 0，则置位所有选中核心的复位调试请求。置位后，选中的内核在下一次复位释放时进入调试状态。该位不自动清零，需写入 clrresethaltreq 清零。若同时写入 hartsel 和 hasel，则使用新的选择。
2	CLRRESETHALTREQ	清除所有选中的核心的复位调试请求。若同时写入 hartsel 和 hasel，则使用新的选择。
1	NDMRESET	调试模块以外的系统复位控制。
0	DMACTIVE	调试模块的复位控制。

DMCONTROL 位域

67.3.3 DMSTATUS (0x11)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD									IMPEBREAK	RSVD		ALLHAVERESET	ANYHAVERESET	ALLRESUMEACK	ANYRESUMEACK	ALLNONEXISTENT	ANYNONEXISTENT	ALLUNAVAIL	ANYUNAVAIL	ALLRUNNING	ANYRUNNING	ALLHALTED	ANYHALTED	AUTHENTICATED	AUTHBUSY	HASRESETHALTREQ	DEVTREEVALID	VERSION			
N/A									RO	N/A		RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO			
x	x	x	x	x	x	x	x	x	1	x	x	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0	0	1	0

DMSTATUS [31:0]

位域	名称	描述
22	IMPEBREAK	指示在程序缓冲区后保留字中是否有 EBREAK 指令。
19	ALLHAVERESET	指示全部选中的核心已复位单位确认。
18	ANYHAVERESET	指示有选中的核心已复位单位确认。
17	ALLRESUMEACK	指示全部选中的核心恢复运行。
16	ANYRESUMEACK	指示有选中的核心恢复运行。

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
15	ALLNONEXISTENT	指示全部选中的核心不存在。
14	ANYNONEXISTENT	指示有选中的核心不存在。
13	ALLUNAVAIL	指示全部选中的核心不可用。
12	ANYUNAVAIL	指示有选中的核心不可用。
11	ALLRUNNING	指示全部选中的核心正在运行。
10	ANYRUNNING	指示有选中的核心正在运行。
9	ALLHALTED	指示全部选中的核心处于调试模式。
8	ANYHALTED	指示有选中的核心处于调试模式。
7	AUTHENTICATED	指示验证模块检查已通过。
6	AUTHBUSY	指示验证模块处于繁忙状态。
5	HASRESETHALTREQ	是否支持复位调试功能。
4	DEVTREEVALID	设备树寄存器中的信息是否保存设备树的地址。
3-0	VERSION	RISC-V 外部调试支持的版本。0x2 表示当前实现的版本为 0.13。

DMSTATUS 位域

67.3.4 HARTINFO (0x12)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								NSCRATCH				RSVD			DATAACCESS	DATASIZE				DATAADDR											
N/A								RO				N/A			RO	RO				RO											
x	x	x	x	x	x	x	x	0	0	1	0	x	x	x	1	0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0

HARTINFO [31:0]

位域	名称	描述
23-20	NSCRATCH	核心中调试寄存器数量
16	DATAACCESS	访问数据寄存器的方法。该字段的值为 0x1，表示调试模式下数据寄存器通过在地址访问。 0：数据寄存器通过 CSR 寄存器访问。 1：数据寄存器通过地址访问。每个寄存器占 4 个字节。
15-12	DATASIZE	数据寄存器个数。
11-0	DATAADDR	总线访问时数据寄存器偏移量，有符号数。调试模式下用作 load/store 指令的偏移。

HARTINFO 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

67.3.5 HALTSUM (0x13)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																															HALT
N/A																															RW
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

HALTSUM [31:0]

位域	名称	描述
0	HALT	位 0 包含 hart 0-hart 31 的 32 个暂停位的逻辑 OR。

HALTSUM 位域

67.3.6 HAWINDOWSEL (0x14)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD																	HAWINDOWSEL														
N/A																	RW														
x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

HAWINDOWSEL [31:0]

位域	名称	描述
14-0	HAWINDOWSEL	该寄存器选择在 hawindow 中可访问 hart 阵列掩码寄存器的 32 位部分。

HAWINDOWSEL 位域

67.3.7 HAWINDOW (0x15)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
HAWINDOW																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

HAWINDOW [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-0	HAWINDOW	该寄存器提供对 hart 阵列掩码寄存器 32 位部分的 R/W 访问。窗户的位置由 hawindowsel 确定。也就是说，位 0 表示 hart（hawindowsel*32），而位 31 表示 hart（hawindowsel*32+31）。

HAWINDOW 位域

67.3.8 ABSTRACTCS (0x16)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD			PROGBUFSIZE					RSVD											BUSY	RSVD	CMDERR			RSVD			DATACOUNT				
N/A			RO					N/A											RO	N/A	RW1C			N/A			RO				
x	x	x	0	1	0	0	0	x	x	x	x	x	x	x	x	x	x	x	0	x	0	0	0	x	x	x	0	0	1	0	0

ABSTRACTCS [31:0]

位域	名称	描述
28-24	PROGBUFSIZE	程序缓冲区的大小，以 32 位字为单位。
12	BUSY	指示正在执行抽象命令。
10-8	CMDERR	抽象命令的错误代码。置 1 后即保持，直到写入 1 时清零。清零之前，不执行抽象命令。 0: 无：无错误 1：忙：抽象命令执行时写入了 command、abstractcs、AbstractAuto 或读写了指令缓冲或数据寄存器。 2: 不支持：不支持的抽象命令。 3: 异常：执行时发生异常。 4：停止/恢复：核心状态错误，无法执行抽象命令。
4-0	DATACOUNT	数据寄存器的数量。

ABSTRACTCS 位域

67.3.9 COMMAND (0x17)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CMDTYPE								CONTROL																							
WO								WO																							
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

COMMAND [31:0]

©Shanghai HPMICRO Semiconductor Co., Ltd.

位域	名称	描述
31-24	CMDTYPE	抽象命令类型。
23-0	CONTROL	该字段在执行不同的抽象命令时有不同的功能。

COMMAND 位域

67.3.10 ABSTRACTAUTO (0x18)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RSVD								AUTOEXECPROGBUF								RSVD												AUTOEXECDATA			
N/A								RW								N/A												RW			
x	x	x	x	x	x	x	x	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0

ABSTRACTAUTO [31:0]

位域	名称	描述
23-16	AUTOEXECPROGBUF	当字段中的位为 1 时，对应指令缓冲读写访问将触发抽象命令的执行。
3-0	AUTOEXECDATA	当字段中的位为 1 时，对应数据字的读写访问将触发抽象命令的执行。

ABSTRACTAUTO 位域

67.3.11 PROGBUF (0x20 + 0x1 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

PROGBUF [31:0]

位域	名称	描述
31-0	DATA	程序缓冲区。程序缓冲区 0-7 可读写，8-15 的值为 0x00100073（EBREAK 指令）。

PROGBUF 位域

67.3.12 SBCS (0x38)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SBVERSION			RSVD						SBBUSYERROR	SBBUSY	SBREADONADDR	SBACCESS			SBAUTOINCREMENT	SBREADONDATA	SBERROR			SBASIZE								SBACCESS128	SBACCESS64	SBACCESS32	SBACCESS16	SBACCESS8
RO			N/A						RW1C	RO	RW	RW			RW	RW	RW1C			RO								RO	RO	RO	RO	RO
0	0	1	x	x	x	x	x	x	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	1	1

SBCS [31:0]

位域	名称	描述
31-29	SBVERSION	支持的系统总线访问版本。目前为 1，对应 RISC-V 外部调试规范 v0.13。
22	SBBUSYERROR	指示总线空闲之前发出了另一个访问命令。
21	SBBUSY	系统总线忙。
20	SBREADONADDR	写入后自动读取。
19-17	SBACCESS	访问大小。 0:8 位 1:16 位 2:32 位 3:64 位 4:128 位
16	SBAUTOINCREMENT	每次系统总线访问后，内部地址的自动增加量。
15	SBREADONDATA	从 sbdata0 读取自动触发系统总线读取（地址可递增）。
14-12	SBERROR	指示系统总线访问错误代码。写入 1 清零。 0：无错误 1：超时 2：地址不正确 3：数据对齐 4：不支持的访问大小 7：其他
11-5	SBASIZE	系统总线地址的地址宽度。
4	SBACCESS128	表示是否支持 128 位系统总线数据访问。
3	SBACCESS64	表示是否支持 64 位系统总线数据访问。
2	SBACCESS32	表示是否支持 32 位系统总线数据访问。
1	SBACCESS16	表示是否支持 16 位系统总线数据访问。
0	SBACCESS8	表示是否支持 8 位系统总线数据访问。

SBCS 位域

67.3.13 SBADDRESS (0x39 + 0x1 * n)

©Shanghai HPMICRO Semiconductor Co., Ltd.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SBADDRESS																															
RO																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SBADDRESS [31:0]

位域	名称	描述
31-0	SBADDRESS	系统总线访问地址

SBADDRESS 位域

67.3.14 SBDATA (0x3C + 0x1 * n)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SBDATA																															
RW																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

SBDATA [31:0]

位域	名称	描述
31-0	SBDATA	系统总线访问数据

SBDATA 位域

©Shanghai HPMICRO Semiconductor Co., Ltd.

68 版本信息

版本	日期	描述
Rev0.1	2025/04/24	内部版 Rev 0.1 发布。
Rev0.2	2025/09/29	内部版 Rev 0.2 发布。 增加 BGA121 封装。 完善 GPIO 章节。
Rev0.3	2025/11/20	内部版 Rev 0.3 发布。 增加不使用内置 DCDC 的电源系统框图。 ADC 章节增加说明精度受内置 DCDC 影响。
Rev0.4	2026/08/27	内部版 Rev 0.4 发布。 更正 UART 数量，删除 PUART 相关。 优化 EUI 章节。 优化 GPTMR 章节。 更正 PLIC 中断优先级。

表 241: 版本信息

©Shanghai HPMICRO Semiconductor Co., Ltd.

69 免责声明

上海先楫半导体科技有限公司（以下简称：“先楫”）保留随时更改、更正、增强、修改先楫半导体产品和/或本文档的权利，恕不另行通知。用户可在先楫官方网站 https://www.hpmicro.com 获取最新相关信息。

本声明中的信息取代并替换先前版本中声明的信息。

©Shanghai HPMICRO Semiconductor Co., Ltd.

表格目录

1 外设简称总结 . . . 3
2 寄存器描述缩写词列表 . . . 8
3 CSR 寄存器列表 . . . 18
4 Event Selectors . . . 42
5 PMPCFG [7:0] . . . 49
6 PMPCFG 位域 . . . 50
7 CCTL Command Definition . . . 69
8 CCTL Commands Which Access mcctldata . . . 70
9 CCTL Command Definition . . . 82
10 PMACFG [7:0] . . . 95
11 PMACFG 位域 . . . 96
12 中断列表 . . . 105
13 MCHTMR 寄存器列表 . . . 109
14 PLIC 寄存器列表 . . . 115
15 PLIC_SW 寄存器列表 . . . 120
16 电源和接地引脚说明 . . . 125
17 电源供电与封装引脚复用 . . . 126
18 电源管理相关 IO . . . 126
19 时钟源选择及默认频率 . . . 129
20 功能时钟汇总 . . . 131
21 模块时钟列表 . . . 131
22 PDGO 寄存器列表 . . . 134
23 DCDC 低功耗状态控制 . . . 157
24 PCFG 寄存器列表 . . . 159
25 PPOR 寄存器列表 . . . 171
26 功能模块连接位表 0 . . . 178
27 功能模块连接位表 1 . . . 179
28 功能模块连接位表 2 . . . 179
29 RETENTION 寄存器位表 . . . 181
30 测量时钟选择表 . . . 183
31 SYSCTL 寄存器列表 . . . 191
32 PLLCTLV2 寄存器列表 . . . 212
33 地址空间分配 . . . 224
34 OTP 列表 . . . 225
35 命令数据结构 . . . 232
36 查询运行时环境 (query-rte) 命令数据结构 . . . 233
37 ROM 参数响应包 . . . 234
38 活动外设信息包 . . . 235
39 上次 ROM 启动状态 . . . 235
40 存储设备属性响应包 . . . 236

©Shanghai HPMICRO Semiconductor Co., Ltd.

41 配置运行时环境 (configure-rte) . . . 236
42 配置运行时环境响应包 . . . 236
43 配置存储 (configure-memory) . . . 237
44 configure-memory 响应帧数据结构 . . . 237
45 XPI NOR 配置选项 (XPI NOR Configuration Option) . . . 239
46 配置存储 (write-memory) - 命令 + 数据 . . . 239
47 配置存储 (write-memory) - 仅数据 . . . 240
48 write-memory 响应帧数据结构 . . . 240
49 read-memory 命令数据桢 . . . 241
50 read-memory 响应帧数据结构 . . . 241
51 read-memory 响应帧数据结构 . . . 241
52 load-image 数据帧结构 . . . 242
53 load-image 响应帧数据结构 . . . 242
54 erase 数据帧结构 . . . 242
55 erase 响应帧数据结构 . . . 243
56 reset 数据帧结构 . . . 243
57 reset 响应帧数据结构 . . . 243
58 载荷包数据结构 . . . 244
59 确认包 . . . 245
60 USB 描述符 . . . 245
61 USB-HID 载荷包数据结构 . . . 246
62 USB-HID 确认包数据结构 . . . 246
63 固件容器头 . . . 246
63 固件容器头 . . . 247
63 固件容器头 . . . 247
64 固件容器头 . . . 249
65 配置信息块头 (Configure Info Block Header) . . . 249
66 配置信息头 (Configure Info Header) . . . 250
67 XPI NOR 配置选项 (XPI NOR Configuration Option) . . . 252
68 XPI NOR 配置块 . . . 253
69 XPI NOR 配置块 . . . 254
70 唤醒验证信息 (Wake-up Check Info) . . . 255
71 OTP 解锁信息 (OTP Unlock Info) . . . 255
72 签名块头 (Signature Block Header) . . . 257
73 根密钥表头 (SRK Table Header) . . . 257
74 根密钥表项 (SRK Table Item) . . . 258
75 签名信息 (Signature Info) . . . 258
76 证书头部 (Certificate Header) . . . 258
77 命令容器 (Command Container) . . . 259
78 命令容器头部 (Command Container Header) . . . 259
79 配置存储设备数据块 . . . 260
80 写存储设备数据块 . . . 260
81 擦除存储设备数据块 . . . 261

©Shanghai HPMICRO Semiconductor Co., Ltd.

82 复位数据块 . . . 261
83 BootROM 相关的 OTP 映射表 . . . 278
84 XPI0 引脚信息 . . . 279
85 UART0 引脚 . . . 280
86 USB0 引脚 . . . 280
87 BOOT_MODE 引脚 . . . 280
88 BootROM 占用的寄存器 . . . 281
89 BootROM 内存映射 . . . 281
90 BootROM 生命周期编码 . . . 282
91 SOC IOMUX . . . 326
92 ACMP0 信号引脚 . . . 327
93 ADC0 信号引脚 . . . 328
94 ADC1 信号引脚 . . . 328
95 ESC0 高速信号引脚 . . . 330
96 ESC0 非高速信号引脚 . . . 336
97 ETH0 高速信号引脚 . . . 337
98 ETH0 非高速信号引脚 . . . 338
99 EUI0 信号引脚 . . . 338
100 EUI1 信号引脚 . . . 338
101 EWDG0 信号引脚 . . . 338
102 EWDG1 信号引脚 . . . 338
103 GPIO 信号引脚 . . . 343
104 GPTMR0 信号引脚 . . . 344
105 GPTMR1 信号引脚 . . . 344
106 GPTMR2 信号引脚 . . . 345
107 GPTMR3 信号引脚 . . . 345
108 I2C0 信号引脚 . . . 346
109 I2C1 信号引脚 . . . 346
110 I2C2 信号引脚 . . . 346
111 I2C3 信号引脚 . . . 347
112 JTAG 信号引脚 . . . 347
113 MCAN0 信号引脚 . . . 347
114 MCAN1 信号引脚 . . . 348
115 MCAN2 信号引脚 . . . 349
116 MCAN3 信号引脚 . . . 349
117 OWR0 信号引脚 . . . 349
118 OWR1 信号引脚 . . . 349
119 PPI0 高速信号引脚 . . . 351
120 PWM0 高速信号引脚 . . . 353
121 PWM1 高速信号引脚 . . . 353
122 QEI0 信号引脚 . . . 354
123 QEI1 信号引脚 . . . 355
124 QEO0 信号引脚 . . . 355

©Shanghai HPMICRO Semiconductor Co., Ltd.

125 QEO1 信号引脚 . . . 356
126 SDM0 高速信号引脚 . . . 357
127 SOC 信号引脚 . . . 357
128 SPI0 高速信号引脚 . . . 358
129 SPI1 高速信号引脚 . . . 358
130 SPI2 高速信号引脚 . . . 358
131 SPI3 高速信号引脚 . . . 359
132 SYSCTL 信号引脚 . . . 359
133 TRGM 信号引脚 . . . 361
134 UART0 信号引脚 . . . 362
135 UART1 信号引脚 . . . 362
136 UART2 信号引脚 . . . 363
137 UART3 信号引脚 . . . 363
138 UART4 信号引脚 . . . 363
139 UART5 信号引脚 . . . 364
140 UART6 信号引脚 . . . 364
141 UART7 信号引脚 . . . 364
142 USB0 信号引脚 . . . 365
143 XPI0 高速信号引脚 . . . 366
144 启动配置表 . . . 367
145 特殊功能引脚配置 . . . 367
146 IO 复位状态表 . . . 367
147 IOC 寄存器列表 . . . 380
148 GPIO 寄存器列表 . . . 391
149 GPIOM 寄存器列表 . . . 414
150 EUI 端口接口描述 . . . 418
151 EUI 寄存器列表 . . . 421
152 LOBS 寄存器列表 . . . 439
153 PGPR 寄存器列表 . . . 457
154 识别类型 OTP 字读写保护总结 . . . 469
155 安全类型 OTP 字读写保护总结 . . . 469
156 密钥类型 OTP 字读写保护总结 . . . 469
157 通用类型 OTP 字读写保护总结 . . . 469
158 OTP 寄存器列表 . . . 477
159 PPI 管脚说明 . . . 487
160 PPI 寄存器列表 . . . 497
161 TFA 支持算子 . . . 506
162 CRC 寄存器列表 . . . 509
163 DMA MUX 列表 . . . 516
164 DMA 管脚说明 . . . 517
165 DMA 链式任务描述符 . . . 518
166 DMAV2 寄存器列表 . . . 526
167 DMAMUX 寄存器列表 . . . 539

©Shanghai HPMICRO Semiconductor Co., Ltd.

168 MBX 寄存器列表 . . . 541
169 TRGM TRGMMUX INPUT 列表 . . . 552
170 TRGM TRGMMUX OUTPUT 列表 . . . 556
171 TRGM TRGMMUX DMA 列表 . . . 557
172 TRGM_FILTER 列表 . . . 558
173 TRGM_POS_MATRIX 列表 . . . 559
174 TRGM_ADC_MATRIX 列表 . . . 559
175 TRGM_DAC_MATRIX 列表 . . . 559
176 PWMV2 寄存器列表 . . . 579
177 TRGM 寄存器列表 . . . 613
178 SYNT 寄存器列表 . . . 622
179 QEI 管脚说明 . . . 627
180 UVW 相位位置选择 0 . . . 631
181 UVW 相位位置选择 1 . . . 631
182 QEIV2 寄存器列表 . . . 641
183 QEOV2 寄存器列表 . . . 684
184 PLB 寄存器列表 . . . 715
185 Sinc 滤波器的阶数 . . . 726
186 Sinc 滤波器输出信号的上下界 . . . 727
187 起初不正确的采样个数和滤波器类型的关系 . . . 729
188 幅值通道 Sinc 滤波器输出信号的上下界 . . . 730
189 SDM 寄存器列表 . . . 732
190 GPTMR 寄存器列表 . . . 750
191 EWDG 寄存器列表 . . . 761
192 UART 寄存器列表 . . . 774
193 SPI 从模式支持的命令值 . . . 793
194 SPI 寄存器列表 . . . 795
195 I2C 寄存器列表 . . . 811
196 CAN 管脚说明 . . . 819
197 DLC 含义 . . . 821
198 帧发送的配置情况 . . . 832
199 MCAN 寄存器列表 . . . 834
200 PTPC 寄存器列表 . . . 877
201 OWR 管脚说明 . . . 887
202 OWR 寄存器列表 . . . 890
203 USB 管脚说明 . . . 895
204 qhead 结构 . . . 899
205 dqh 结构 . . . 903
206 USB 寄存器列表 . . . 905
207 Ethernet ii 以太网帧格式 . . . 940
208 802.3 基本帧格式 . . . 940
209 802.3 带 tag 类型帧格式 . . . 941
210 MII 接口信号描述 . . . 941

©Shanghai HPMICRO Semiconductor Co., Ltd.

211 RMII 接口信号描述 . . . 942
212 RGMII 接口信号描述 . . . 942
213 MDIO 接口数据包字段说明 . . . 943
215 TDES0 字符具体位域描述 . . . 955
216 TDES1 字符具体位域描述 . . . 956
217 TDES2 字符具体位域描述 . . . 956
218 TDES3 字符具体位域描述 . . . 956
219 RDES0 字符具体位域描述 . . . 958
220 RDES1 字符具体位域描述 . . . 959
221 RDES2 字符具体位域描述 . . . 959
222 RDES3 字符具体位域描述 . . . 959
223 RDES4 字符具体位域描述 . . . 961
224 RDES6 字符具体位域描述 . . . 962
225 RDES7 字符具体位域描述 . . . 962
226 ENET 寄存器列表 . . . 965
227 ESC 寄存器列表 . . . 1064
228 内置以太网 PHY 引脚 . . . 1146
229 主芯片与内置以太网 PHY 的 IO 连接 . . . 1147
230 ENET_PHY 寄存器列表 . . . 1147
231 ADC 抢占队列与硬件触发端口 . . . 1158
232 ADC 抢占转换 DMA 数据缓冲区分配 . . . 1160
233 ADC16 寄存器列表 . . . 1166
234 ACMP 寄存器列表 . . . 1184
235 TSNS 寄存器列表 . . . 1189
236 EXIP Key Wrap 数据汇总 . . . 1198
237 EXIP Key Wrap 数据汇总 . . . 1198
238 DTM 指令列表 . . . 1203
239 DM 系统内存映射 . . . 1206
240 DM 寄存器列表 . . . 1207
241 版本信息 . . . 1215

©Shanghai HPMICRO Semiconductor Co., Ltd.

图片目录

1 系统架构框图 . . . 1
2 MCHTMR 框图 . . . 108
3 电源域示意图 . . . 122
4 使用内置 DCDC 的电源供电系统框图 . . . 123
5 不使用内置 DCDC 的电源供电系统框图 . . . 124
6 时钟系统框图 . . . 128
7 ADC 功能时钟结构 . . . 131
8 资源节点的链式关系 . . . 176
9 资源节点与 group/CPU 的链式关系 . . . 180
10 低功耗模式流程图 . . . 221
11 BootROM 启动流程图 . . . 227
12 XPI QSPI NOR FLASH CA 端口连接 . . . 228
13 XPI QSPI NOR FLASH CB 端口连接 . . . 228
14 XPI Octal NOR FLASH 连接 . . . 228
15 XPI NOR 启动流程 . . . 229
16 XPI NOR 启动镜像布局 . . . 230
17 串行通信协议 . . . 231
18 启动镜像布局 . . . 248
19 签名块中各部分的布局 . . . 256
20 要被签名的固件头部分 . . . 262
21 通用 IO 外设复用功能选择 . . . 368
22 通用 IO GPIO 控制选择 . . . 368
23 EUI 架构图 . . . 415
24 EUI 驱动 7 段数码管与接收移位寄存器示意图 . . . 416
25 EUI 驱动 16 位数码管与接收移位寄存器示意图 . . . 417
26 EUI 驱动数码管时间参数示意图 . . . 418
27 DMA 结构框图 . . . 517
28 PWM 模块外部连接示意图 . . . 545
29 QEI 模块外部连接示意图 . . . 546
30 QEO 模块外部连接示意图 . . . 547
31 SDM 模块外部连接示意图 . . . 548
32 PWMv2 系统框图 . . . 561
33 PWMv2 计数器计算单元示意图 . . . 562
34 PWM 输出示意图（b<=T） . . . 563
35 PWM 输出示意图（a<=T, b>T） . . . 564
36 PWM 输出示意图（a>T, b>T） . . . 564
37 PWM Burst 发波输出 . . . 565
38 PWMv2 通用计算单元 . . . 567
39 PWMv2 通用计算单元限幅 . . . 568
40 PWMv2 强制输出示意图 . . . 569

©Shanghai HPMICRO Semiconductor Co., Ltd.

41 PWMv2 故障保护恢复 . . . 571
42 QEI 架构图 . . . 626
43 正向旋转相位计数示意图 . . . 628
44 反向旋转相位计数示意图 . . . 628
45 Z 相与 A 相边沿对齐方式示意图 . . . 629
46 PD 模式示意图 . . . 629
47 上下（UD）解码模式示意图 . . . 630
48 UVW 三相信号位置编码示意图 . . . 630
49 ADC 幅度相位补偿 . . . 632
50 脉冲测速 . . . 634
51 时长测速 . . . 634
52 SDM 结构框图 . . . 723
53 滤波器模块的结构框图 . . . 725
54 Manchester 模式传输波形 . . . 725
55 定时器框图 . . . 743
56 定时器计数器同步机制 . . . 744
57 通道输出比较功能配置流程 . . . 745
58 边沿对齐（CMP1=RLD） . . . 746
59 中心对齐 . . . 746
60 PWM 测量模式示意 . . . 747
61 看门狗框图 . . . 758
62 UART 框图 . . . 771
63 SPI 结构图 . . . 790
64 SPI 数据时序图 . . . 791
65 SPI 两种传输格式 . . . 791
66 DSPI 地址两线传输格式图 . . . 792
67 QSPI 地址两线传输格式图 . . . 792
68 I2C 框图 . . . 808
69 CAN 结构框图 . . . 819
70 CAN 位时间 . . . 820
71 CAN 静默模式 . . . 821
72 CAN 外部环回 . . . 822
73 CAN 内部环回 . . . 822
74 CAN 接收缓存数据格式 . . . 823
75 CAN 发送缓存数据格式 . . . 825
76 CAN 发送事件数据格式 . . . 826
77 CAN 标准消息标识过滤 . . . 828
78 CAN 扩展消息标识过滤 . . . 829
79 消息存储器示意图 . . . 830
80 onewire initial . . . 888
81 write slot . . . 888
82 read slot . . . 888
83 异步队列示意图 . . . 897

©Shanghai HPMICRO Semiconductor Co., Ltd.

84 qhead 示意图 . . . 897
85 qtd 示意图 . . . 900
86 dqhlist 示意图 . . . 901
87 dqh 示意图 . . . 901
88 dtd 示意图 . . . 902
89 enet 模块结构图 . . . 939
90 网络时间同步示意图 . . . 949
91 精细时间校正系统时间原理图 . . . 951
92 发送描述符 . . . 953
93 接收描述符 . . . 957
94 ESC 时钟结构图 . . . 1052
95 ESC 复位功能示意图 . . . 1053
96 ESC Link 功能示意图 . . . 1054
97 ESC SYNC 和 LATCH 功能示意图 . . . 1055
98 ESC GPIO 功能示意图 . . . 1056
99 ADC16 框图 . . . 1153
100 ADC16 时钟结构图 . . . 1153
101 ACMP 框图 . . . 1181
102 ACMP 比较结果处理 . . . 1182
103 调试系统框图 . . . 1202

©Shanghai HPMICRO Semiconductor Co., Ltd.