HLS FPGA 水下光通信系统

摘要

针对水下光链路数据收发与完整性验证需求，设计基于 HLS 和 XC7A35T FPGA 的水下光通信系统。MINI 板作为发射端，PRO 板作为接收端，两端均安装 XC7A35T 核心板。发送链路由 DAC904、BUF634 模块与 LD 组成，接收链路由 PD 探头、AD9481 和 PRO 板组成。实验使用 6 m 水槽，光束在末端经全反射镜折返后由同侧 PD 接收，累计传播光程 12 m。MicroBlaze 负责本地串口、成帧与 CRC 检错，HLS 硬件完成串行光强调制、采样判决及可配置三抽头 FIR 处理。

系统支持中文文本、图片和视频文件传输。两台 PC 分别运行发送与接收软件，各自只访问本端串口，信息经正向光路传输。面向无反向反馈的通道，发送端可主动选择完整重复轮次，接收端按 ID 与序号去重补齐，通过 CRC16 和整文件 SHA256 校验后提供预览或播放。本次演示完成 210551 字节 JPEG 和 436652 字节 MP4 的接收与摘要核对。默认光码率 100 kbit/s，200/500 kbit/s 为试验档；前期同协议有限实测中，500 kbit/s 档 64 KiB 文件净速率约 18.38 KB/s。系统把可配置物理层、文件完整性验证和独立双 PC 操作集成于同一实验平台。

第一部分　作品概述

1.1　功能与特性

作品实现 PC 文本与文件经 MINI、激光光路、PRO 传送至接收 PC 的功能。文件类型包括图片、MP4 等视频和普通二进制文件，接收端完成分片去重、完整性校验、图片预览及已接收视频播放。用户可设置光码率、主动完整重复轮数和文件提交限速，并查询本端运行状态。软件将 MINI 本地入队与 PRO 完整接收分别显示；不完整文件保留为临时文件，校验通过后才提供预览或播放。

1.2 应用领域

水下光通信可用于海底传感节点、潜航器、潜艇及水面支撑平台之间的数据交换。田睿阳的研究讨论了上述场景，并实现 FPGA 实时文字通信[1]；重庆师范大学相关 VECSEL 研究还涉及蓝光光源、调制及长距离链路[2-4]。本作品面向这类应用的水槽原型验证，支持在线文字消息与图片、视频文件传送。6 m 水槽折返形成 12 m 累计光程，同侧收发便于对准、供电和维护，可用于研究不同码率、幅度与接收参数下的业务传输效果。

1.3 主要技术特点

MINI 板作为发射端，PRO 板作为接收端，两端均采用 XC7A35T 核心板。HLS 硬件连续执行调制、FIR 及迟滞判决，MicroBlaze 处理帧协议，PC 负责文件组装与摘要校验，时序处理与文件管理分工明确。发送端以四请求窗口配合统一节拍，减少逐片等待；接收端在完整重复轮次中按 ID 和序号去重、补齐，通过 SHA256 后才发布成功文件。两端软件独立访问本端串口，适合只有正向光通道的实验。后台串口、磁盘及媒体解码配合 200 ms 状态快照，降低持续传输对界面交互的影响。6 m 水槽经末端全反射镜折返获得 12 m 累计光程，支持同侧布置和完整文件传输演示。

1.4 主要性能指标

光程为折返累计值。

表 1　主要性能指标

项目	配置或结果
累计光程	12 m（6 m 水槽往返）
处理核心	XC7A35T，24 MHz
光码率	100 kbit/s 默认；200/500 试验档
本地串口	500000 baud，8N1
光帧与文件分片	96 B / 82 B
完整性检查	CRC16 与 SHA256
64 KiB 净速率	100 / 200 / 500 档约 7.05 / 13.74 / 18.38 KB/s

1.5　主要创新点

（1）将 HLS 流式物理层与 MicroBlaze 帧协议分工，实现码率、调制幅度与接收判决参数在线配置。

（2）面向单向光路设计完整轮次重复、分片去重及 CRC16/SHA256 双层校验，无反向反馈也可合并有效分片。

（3）在 12 m 折返光路上集成在线文字和图片、视频文件传输，使接收结果可由独立 PC 校验、预览及播放。

1.6　设计流程

先确定单向光路、业务类型与检错要求，再划分 HLS 物理层、MicroBlaze 帧协议和 PC 应用。完成 C 模型验证与 HLS 综合后，在 Vivado 集成 IP、时钟、软核和板级接口；随后开发固件及独立 PC 软件。按接线表联调 DAC 幅度、ADC 采样与判决参数，最后以文本、图片和视频文件验证完整性，并保留测试及失败记录。

第二部分　系统组成及功能说明

2.1　整体介绍

系统由发送节点、水下光学信道、接收节点和 PC 应用组成。MINI 板作为发射端，PRO 板作为接收端，均安装 XC7A35T 核心板。两端均配置 MicroBlaze、AXI UARTLite、AXI Timer、AXI FIFO 及 HLS 物理层 IP，使用匹配的 bit 文件与 ELF 程序运行。[5,6]

LD 发出的调制光沿 6 m 水槽传播，到达末端全反射镜后折返，再经过 6 m 返回同侧 PD 探头，累计传播光程为 12 m。该值描述折返光路长度；收发设备实际布置在水槽同侧。图 1 给出端到端的数据通路，图 11 展示反射镜和光程构成。

MicroBlaze 控制帧级处理与参数，HLS 承担采样与位时序。发送字节经 FIFO 的 AXI-Stream 接口进入 HLS，接收字节经 RTL 缓冲桥进入接收 FIFO 后由软核解析。两台 PC 分别连接本端板卡，不建立跨端软件网络或共享目录。




图 1　系统数据通路与两端连接关系

2.2　硬件系统介绍

2.2.1　硬件整体介绍

发送端链路为 MINI FPGA→DAC904→BUF634 模块→LD，接收端为光电探测前端→AD9481→PRO FPGA。DAC904 提供 14 位并行接口，但本实现以 8 位幅度码映射至高 8 位、低 6 位补零，不能将其视为 14 位有效调制精度。[7,8]

AD9481 模块采用 A 组 8 位输出接入 FPGA。当前部署设计给出 48 MHz 转换时钟，以 24 MHz 寄存采集 A 组数据并推进 HLS 处理，未重组 B 组交错样本，因此不采用芯片额定 250 MSPS 作为系统有效采样率。[9]

数字系统由 50 MHz 板载时钟经时钟管理模块产生 24 MHz 系统时钟及 48 MHz ADC 时钟。MicroBlaze 使用 64 KiB 本地存储，无缓存；UART、Timer、FIFO 和 PHY 配置寄存器接入 AXI 互连。FIFO 的发送与接收深度各设置 512 项，接收桥另有 16 字节缓冲。[5,10,11]

主要设备及分工列于下表。模块图片用于展示外观与接口，DAC 参考图印有 AD9744，但本系统实装器件仍为 DAC904；两者不按同一型号登记。辅助直流电源与示波器用于供电和幅度、时钟核查，业务数据由两端 FPGA 在线处理。

表 2　主要硬件设备及分工

设备	本系统配置	链路作用
MINI 板	XC7A35T 核心板	串口接收、成帧与调制
PRO 板	XC7A35T 核心板	采样、判决及串口输出
DAC904	14 位接口，高 8 位映射	将数字幅度码转为模拟信号
AD9481	48 MHz 转换，A 组 24 MHz 采集	将 PD 输出转换为数字样本
BUF634 模块	调试供电±9 V	调制链路的缓冲与放大
LD 与 PD 探头	发射与接收光电前端	电光及光电转换
水槽与全反射镜	6 m 往返，累计 12 m 光程	构成折返水下光学通道

DAC模块外形参考
图示AD9744　实装DAC904

AD9481采样模块

BUF634调制链路模块




图 2　外接模块资料图　左图为 AD9744 外形参考，实装 DAC904

2.2.2　机械设计介绍

实验平台由 6 m 水槽、末端全反射镜、光机支架、开发板及光电模块组成。全反射镜将光束折返，使 6 m 物理水槽形成 12 m 累计传播光程，收发器件可布置在同一操作端。图 9 展示全景，图 11 展示镜面装配及折返路径。

光机支架用于器件固定和光轴对准；模块摆放为供电、散热与测量留出空间，线缆需要固定以减小拉扯导致的光斑移动。本阶段使用台式水槽装置，耐压密封和长期水下封装属于后续工程化内容。



图 3　水槽与光机部件布置示意

2.2.3　电路各模块介绍

HLS 物理层为无启动握手的连续运行 IP，顶层设置 PIPELINE II=1。发送部分为每字节加入起始位和停止位，以可配置周期推进位状态并选择 DAC 高低码；接收部分按配置周期检查起始位、采集数据位并核对停止位，同时输出字节及错误计数。[12-14]

均衡模块实现三抽头定点 FIR：输出由当前样本及两级历史样本乘加、舍入和饱和获得。系数可通过 AXI-Lite 调整；现行默认 256、0、0，相当于直通。其后采用上下阈值形成迟滞判决，减少阈值附近的反复跳变。该模块尚不是自动训练的自适应均衡器。

相关研究表明水下信道和光源特性会影响接收效果[2-4]。本系统提供可调幅度、阈值、迟滞及 FIR 系数，便于在固定光路中分项调试；参数调整与文件传输使用同一端侧控制接口。

硬件接线与上电检查

以下接线与当前参赛代码的引脚约束及转换接口一致。MINI 使用顶部 CN3，PRO 使用顶部 CN4；两端均安装 XC7A35T 核心板。针号以底板 1 脚标记为准，


不能按相邻排针推测。附带高清标图按正面朝向绘制，左端为 1/2、右端为 39/40，上排偶数、下排奇数。[13]

MINI 发射端数字接线

表 3　MINI 与 DAC904 数字接口接线

DAC904 引脚	MINI CN3 针号	DAC904 引脚	MINI CN3 针号
D1	5	D8	12
D2	6	D9	13
D3	7	D10	14
D4	8	D11	17
D5	9	D12	18
D6	10	D13	19
D7	11	D14	20
CLK	25	GND	39 或 40

DAC904 的 D1 为最高位、D14 为最低位。程序将 8 位幅度码映射到高 8 位，低 6 位补零，但 14 根数据线仍按表连接。DAC 模块用现有 5V 电源，PD 不连接 FPGA，沿用已调通的模块默认状态；DAC VOUT 同轴输出接 BUF S1。MINI CN3 第 33 针不接临时诊断线。



排针第1—20针　上排偶数 / 下排奇数

2 —	4 GND	6 D2	8 D4	10 D6	12 D8	14 D10	16 —	18 D12	20 D14
1 —	3 GND	5 D1	7 D3	9 D5	11 D7	13 D9	15 —	17 D11	19 D13

排针第21—40针　上排偶数 / 下排奇数

22 —	24 —	26 —	28 —	30 —	32 —	34 —	36 —	38 —	40 GND
21 —	23 —	25 CLK	27 —	29 —	31 —	33 —	35 —	37 —	39 GND

MINI顶部CN3 → DAC904；D1为最高位，D14为最低位。
CLK接25；本端GND接39/40。未标功能的针本次不用。
照片用于底板定位，实际核心板为XC7A35T。

图 4　MINI 顶部 CN3 与 DAC904 接线标记

PRO 接收端数字接线

表 4　PRO 与 AD9481 数字接口接线

AD9481 引脚	PRO CN4 针号	AD9481 引脚	PRO CN4 针号
D0A	5	D4A	9
D1A	6	D5A	10
D2A	7	D6A	11
D3A	8	D7A	12
CLK	13	GND	15
PDN	16（GND）	B 组、DC±	不接

CN4 第 13 针由 PRO 输出 48 MHz 时钟。AD9481 只使用 A 组，模块用现有 5V 电源；PDN 必须接收端本地 GND，可接 CN4 第 16 针或 ADC 自身 GND，不能悬空。ADC 的 VIN 接 PD 探头同轴输出，PD 探头按现有铭牌电源供电。



橙框：顶部CN4；下方CN3本次不用。

排针第1—20针　上排偶数 / 下排奇数

2 —	4 GND	6 D1A	8 D3A	10 D5A	12 D7A	14 —	16 GND	18 —	20 —
1 —	3 GND	5 D0A	7 D2A	9 D4A	11 D6A	13 CLK	15 GND	17 —	19 —

排针第21—40针　上排偶数 / 下排奇数

22 —	24 —	26 —	28 GND	30 —	32 —	34 —	36 —	38 —	40 GND
21 —	23 —	25 —	27 GND	29 —	31 —	33 —	35 —	37 —	39 GND

PRO顶部CN4 → AD9481；只接A组。CLK接13，GND接15。
PDN接16（本地GND）；B组与DC±不接。
照片用于底板定位，实际核心板为XC7A35T。

图 5　PRO 顶部 CN4 与 AD9481 接线标记

模拟链路与本端接地

表 5　模拟链路与供电接地连接

连接端	接法
DAC904 VOUT	同轴接 BUF S1
BUF S2 中心与外壳	分别接现用 LD 正极与负极
BUF VSS / G / VCC	分别接−9V / 0V / +9V，按实物丝印识别
MINI 与 PRO 底板	各自使用原配 12V 电源
发送节点 GND	MINI、DAC904、BUF 在本端共地
接收节点 GND	PRO、AD9481、PD 在本端共地；PDN 也接此地
两端板载 USB-UART	各接本端 PC，500000 baud、8N1、无流控

两节点之间保留正向光路，不连接跨端 GND、DAC 到 ADC 的电直连或 DC± 检测线。串口号按各自电脑实际枚举选择。BUF 的 S2 接 LD 是本模块已实测的连接，BUF 不提供 LD 恒流保护，不能仅凭空载电压推定负载电流。

改接模拟线前先关闭 BUF 电源。核对供电极性、本地地线与 PDN 后，给两块板加载配套 bit 和 ELF，再连接各自本端串口，最后恢复光前端供电并对准光路。测试帧默认关闭，可手动启用；没有业务且未启用测试帧时 LD 不工作。流水灯只表示逻辑运行，完整通信以 PRO 收到正确载荷并通过校验为准。高清板上标记见随附“硬件接线图”目录。

2.3　软件系统介绍

2.3.1　软件整体介绍

板端采用 standalone C 固件，主循环轮询本地 UART、光接收 FIFO、状态输出及手动测试帧服务。发送时检查 FIFO 空间后入队，并返回本地确认；接收时只有通过光帧 CRC 检查的数据才进入 PC 串口通知。

PC 端由独立的 MINI 发送程序和 PRO 接收程序组成，基于.NET Framework 4.8 WinForms。发送程序持有源文件并后台计算摘要、读取分片；接收程序只消

费本地 PRO 串口通知，在本地独立目录写临时文件，收齐后验证摘要并安全改名。

本地 UART 采用 COBS 边界和 CRC16，使用请求 ID 匹配应答。严格双 PC 版不提供缺片反馈文件导出、导入或选择性补发；可在发送前主动选择 1—3 轮完整重复发送，或者再次发送整文件。默认测试帧关闭，需用户手动启用。




图 6　文件提交与独立接收处理流程

2.3.2　软件各模块介绍

物理层顶层 uwc_hls 从 tx_bytes 非阻塞读取字节并调用 uwc_phy_step。config 控制使能、环回及极性；bit_cycles 决定位周期；levels 给出高低幅度码；rx_config 保存阈值及迟滞；c0、c1、c2 配置 FIR。tx_count、rx_count、framing_errors、overruns 和 samples 用于运行观测。[13]

板端 send_packet 调用 uwc_encode 生成光帧；receive_service 读取 FIFO 并通过 uwc_parse_byte 恢复有效帧。光帧包含同步头、版本、类型、序号、长度、数据与 CRC16，payload 最多 96 字节。UART requestId 用于匹配本地请求，不能当作远端接收确认。

PC 发送入口 FileSender.Begin(path,rounds)先计算源文件 SHA256，再执行完整 START、DATA 和 END 阶段。单轮 START 与 END 各重复三次，DATA 每片携带 82 字节文件内容；最多四个请求在途，使用全局限速和光帧线时共同控制节拍。busy 重试受五秒预算约束，每请求本地确认期限三秒。[15]

接收端按 transferId、chunkIndex 和分片位图去重，核对元数据与长度；只有 END、全部分片及 SHA256 一致后才发布成功路径。再次点击发送使用新 transferId 并完整重发，同一次主动重复的各轮保持同一 ID。

表 6　主要软件模块的关键输入输出

模块或函数	关键输入	关键输出
uwc_hls / uwc_phy_step	字节、ADC 样本、位周期、FIR 系数	DAC 码、接收字节、状态计数
send_packet / receive_service	本地文本或文件片、接收 FIFO 数据	光帧或已检错的 PC 通知
FileSender.Begin	path、rounds	START/DATA/END，本地提交进度
FileAssembler	transferId、chunkIndex、数据片	校验后的本地文件路径




图 7　发送软件与物理层函数流程及关键输入输出




图 8　接收软件与文件组装函数流程及关键输入输出

第三部分　完成情况及性能参数

3.1　整体介绍

系统完成 MINI 板发射端、PRO 板接收端及外部光电模块的联调。图 9 为系统正面全景，展示 6 m 水槽和同侧收发平台；图 10 补充平台斜视实拍。机械成果中的图 11 展示末端全反射镜与 12 m 累计光程，电路成果中的图 12 展示两块 FPGA 板及外设。

两台电脑分别运行 MINI 发送软件与 PRO 接收软件，演示包含文本接收、图片校验及预览、MP4 完整接收后播放。发送端使用 COM7，接收端使用 COM4，串口均为 500000 baud，演示光码率 100 kbit/s。各端只连接本地板卡。程序加载至易失性 SRAM，运行以流水灯和串口状态体现，断电后需重新加载。




图 9　系统正面全景　6 m 水槽与同侧收发平台




图 10　平台斜视实拍　发射与接收节点及光机部件

3.2　工程成果

3.2.1　机械成果

6 m 水槽末端设置全反射镜，形成去程 6 m、返程 6 m 的折返光路，PD 在返回端接收调制光。该布置在现有水槽长度内提供 12 m 累计传播路径，便于同侧布置仪器和重复开展对准实验。

实物搭建采用光机支架和现有安装件。移动器件或线缆可能导致未收到 START、成帧错误或文件缺片，重新对准后可恢复；因此测试时需要保持光斑和供电条件稳定。




图 11　末端全反射镜及折返路径　累计光程 12 m

3.2.2　电路成果

发送与接收节点各自完成本端数字模块共地和供电，跨端不依靠临时地线或电缆传递数据。接收 ADC 的 PDN 在接收节点本地接地以保持正常工作；时钟和并行数据按板卡约束接入。DAC 输出以已调试的数字幅度码调制 BUF634 输入，实际模拟电压仍受模块增益、终端及负载影响。

工程使用转换接口 HDL 及引脚约束完成板卡适配。HLS 配置经 AXI-Lite 访问，发送字节经 AXI-Stream 进入物理层，接收字节经带 ready 反馈的 RTL 缓冲桥进入 FIFO。

实现报告记录了两端配置、软核运行及采样计数检查；UART500000 使用重新生成并配套验证的硬件与固件组合，而非只改 PC 参数。




图 12　MINI 板发射端与 PRO 板接收端及光电器件实拍

3.2.3　软件成果

软件将串口收发、磁盘访问、摘要计算和图片解码放在后台，界面每 200 ms 读取状态快照，日志和队列均有界。差异属性更新、双缓冲标签和静态进度条减少了连续传输时的界面重绘。测试帧由用户手动开启，未启用测试帧且没有业务数据时保持空闲。

图 13 展示发送端手动启用测试帧后，接收端按约 1 秒间隔连续打印 hello,FPGA!。图 14 展示中文文本“你好，FPGA 大赛!”的本地发送和 PRO 接收记录，两端序号均为 65315。图中只裁取相关操作区与日志，完整界面保存在图片素材目录。

文件发送界面显示 MINI 本地提交进度，接收界面独立显示有效字节、分片、缺片和 SHA256 结果。CRC 错误帧被丢弃，完整重复轮次中的有效分片可补入同一 ID 的文件；收齐并通过摘要校验后才开放预览或播放。软件数据通路不含网络、共享目录或接收缺片反馈入口。

MINI手动开启测试帧



图 13　手动测试帧操作与 PRO 连续接收日志

MINI输入中文文本




图 14　中文文本发送与接收　两端序号 65315

3.3　特性成果

在线文字是系统的即时业务通道：发送 PC 输入文字后，MINI 板将其封装并调制，经水下光路到达 PRO 板，接收 PC 随帧到达显示内容。该过程不依赖示波器离线波形恢复，也不等待整个媒体文件接收完毕。图片与视频采用分片传输，完整校验后预览、播放；目前尚未测量端到端文字时延。

本次图片样本为 FPGA.jpg，大小 210551 字节、2568 个唯一分片，传输 ID 为 6C6AB486。发送端主动选择 3 轮，累计本地提交 631653 字节、7704 片。接收日志先记录缺 73 片，后续轮次补齐，最终 2568/2568 片、缺 0，SHA256 一致并显示预览，结果见图 15。

视频样本 sign.mp4 大小 436652 字节、5326 个唯一分片，时长约 5.47 秒。图 16 记录 ID FE11BFA2 的完整接收、摘要核验和本地播放，日志曾记录缺 654 片，之后收齐。另一次 ID 4EEC8CBC 的收发文件也已逐字节摘要核对一致。视频按文件传输，收齐后播放。

上述过程存在被 CRC 拒收或成帧失败的数据：图片截图显示 CRC 累计 18、成帧累计 358，视频截图显示 CRC 累计 173、成帧累计 1902。这些是界面当时的累计值，未按单次清零，不能作为对应文件的新增错误数或误码率；最终文件完整性由唯一分片收齐和 SHA256 共同确认。


前期同协议测试另记录 100、200、500 kbit/s 档的 64 KiB 文件净速率，结果列于后表，其中 500 kbit/s 是在重新对准后取得。本次截图的 7.1/7.2 KB/s 是三轮累计本地提交速度，不作为唯一文件端到端净速率。本次平台为 6 m 水槽折返、12 m 累计光程；前期速率记录未同步登记光程，不据此声称 500 kbit/s 档已在 12 m 条件下完成。水体参数及长期误码统计需继续测量。[13,16]

表 7　图片与视频文件传输结果

样本	唯一文件大小	唯一分片	接收结果
FPGA.jpg	210551 B	2568/2568	缺 0，SHA256 一致
sign.mp4	436652 B	5326/5326	缺 0，SHA256 一致

本次图片和视频均采用主动完整重复发送；同一 ID 的有效分片去重组装。源文件与接收文件的完整 SHA256 记录见随附传输验证样本。

MINI本地提交三轮　ID 6C6AB486




PRO完整接收与SHA256核验　同一ID



图 15　图片三轮本地提交与 PRO 完整接收预览　ID 6C6AB486

PRO视频文件完整性结果　ID FE11BFA2



接收后播放sign.mp4　播放器内为样例视频画面



图 16　视频文件接收核验与播放　ID FE11BFA2

表 8　前期不同光码率下 64 KiB 文件净速率

前期配置光码率	64 KiB 单轮净速率	整文件检查
100 kbit/s	约 7.05 KB/s	SHA256 一致
200 kbit/s	约 13.74 KB/s	SHA256 一致
500 kbit/s	约 18.38 KB/s	SHA256 一致

前期速率记录与本次 100 kbit/s 媒体演示分别归档；KB/s 按 1000 有效文件字节每秒计算。比赛演示录像用于展示系统操作，与光传输负载 sign.mp4 分别保存。

第四部分　总结

4.1　可扩展之处

后续可在现有 12 m 折返光路上，固定光学布置并改变水体条件，建立接收幅度、文件完成率及误码的对照数据，再选择码率与 FIR 参数。可研究更稳健的时钟恢复、FEC 和更高效的单向冗余传输。工程化方面可完善器件固定、供电监测及密封结构；若扩展实时视频，应重新评估带宽、存储和编码开销。

4.2　心得体会

该设计表明，光通信原型的有效能力由完整链路共同决定，不能仅以 ADC、DAC 标称速度或 HLS 流水间隔判断文件吞吐。HLS 将采样、判决与串行时序放到硬件，软核与 PC 仍负责成帧、调度、完整性和媒体处理；明确这些边界有助于选择可验证的优化对象。

本地串口与光链路之间需要合适的流量控制。同步逐帧等待可简化状态，但会放大 USB 串口与主机调度延迟；有界窗口可提高提交效率，却不能取消统一节拍、超时及资源释放要求。提交队列确认与远端接收是两个不同事件，只有把它们分开显示，才能避免一次超时被误写为成功。

验证应同时保留正向样本、负对照与失败记录。CRC 可发现帧错误，SHA256 检查整文件一致性；遮光与恢复对照有助于确认实际传输路径。测试期间的光斑移动、断电和负载变化会影响结论，有限样本中的零错误计数不能外推为任意条件下零误码。

原型还体现了软件交互对展示效果的影响。将 I/O 和媒体解码移出 UI 线程只是基础，持续的属性赋值、动画及过密文本更新也会引起视觉干扰。采用状态快照、差异更新和稳定进度显示，可在保留必要运行信息的同时降低界面负担。本次双 PC 演示进一步验证了独立发送和接收的使用流程，后续需在固定水槽和光学条件下重复量化测试。

第五部分　参考文献

[1] 田睿阳. 基于 PPM 调制的水下激光通信系统研究[D]. 重庆: 重庆师范大学, 2024.

[2] TIAN R, WANG T, SHEN X, et al. 108 m Underwater Wireless Optical Communication Using a 490 nm Blue VECSEL and an AOM[J]. Sensors, 2024, 24(8): 2609. DOI: 10.3390/s24082609.

[3] 王涛, 王章行, 沈小雨, 等. 基于 490 nm 垂直外腔面发射激光器的长距离水下激光通信系统[J]. 物理学报, 2024, 73(17): 174202. DOI: 10.7498/aps.73.20240860.

[4] LIU L, WANG T, TIAN R, et al. Underwater Channel Characteristics and Wireless Optical Communications Using a Blue Mode-Locked Semiconductor Disk Laser[J]. Journal of Lightwave Technology, 2023, 41(16): 5340-5349. DOI: 10.1109/JLT.2023.3262683.

[5] Xilinx（现 AMD）. MicroBlaze Processor Reference Guide，UG984.

[6] Xilinx（现 AMD）. AXI UART Lite v2.0 LogiCORE IP Product Guide，PG142.

[7] Texas Instruments. DAC904: 14-Bit, 165-MSPS Digital-to-Analog Converter 数据手册.

[8] Texas Instruments. BUF634: 250-mA High-Speed Buffer 数据手册.

[9] Analog Devices. AD9481: 8-Bit, 250 MSPS Analog-to-Digital Converter 数据手册.

[10] Xilinx（现 AMD）. Vivado Design Suite: AXI Reference Guide，UG1037.

[11] Xilinx（现 AMD）. AXI4-Stream FIFO v4.2 LogiCORE IP Product Guide，PG080.

[12] Xilinx（现 AMD）. Vivado Design Suite User Guide: High-Level Synthesis，UG902.

[13] 本工程. 系统源代码与测试数据[Z]. 2026. 见代码包及随附测试数据.csv.

[14] Xilinx（现 AMD）. Vivado Design Suite User Guide: Creating and Packaging Custom IP，UG1118.

[15] National Institute of Standards and Technology. Secure Hash Standard, FIPS PUB 180-4, 2015.

[16] 本工程. 双 PC 水槽演示及文件核验记录[Z]. 2026-11-01. 见演示视频、软件截图及传输验证样本.