

Министерство образования республики Беларусь

Учреждение образования
«БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ»

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

ОТЧЕТ
По лабораторной работе №4
на тему
ИССЛЕДОВАНИЕ РАБОТЫ РЕГИСТРОВ

Студент гр. 250501

Д.А. Снитко

Руководитель от каф. ЭВМ

Ю.И. Некревич

Минск 2024

1 ЦЕЛЬ РАБОТЫ

Целью работы является исследование работы параллельных и последовательных регистров.

2 ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

2.1 Параллельный регистр

Параллельные регистры - это устройства, предназначенные для записи, хранения и выдачи информации, представленной в виде двоичных кодов. Для хранения каждого двоичного разряда в регистре используется одна триггерная ячейка. Для запоминания многоразрядных слов необходимое число триггеров объединяют вместе и рассматривают как единый функциональный узел - регистр. Если регистр построен на триггерах-защелках, то его называют регистр-защелка. Типовыми внешними связями регистра являются информационные входы $D_0 - D_n$, вход сигнала записи (или загрузки) C , вход сброса R и выходы триггеров: прямые $Q_0 - Q_n$ и инверсные $\bar{Q}_0 - \bar{Q}_n$. В упрощенном варианте регистр может не иметь входа сброса и инверсных выходов.

На рисунке 2.1.1 показана схема четырехразрядного регистра, выполненного на D-триггерах и логических элементах 2И. При подаче управляющего сигнала $Y_1=1$ цифровой код, установленный на информационных входах $D_0 - D_3$, записывается в соответствующие разряды четырех D-триггеров. При $Y_1=Y_2=0$ цифровой код хранится в регистре, а при $Y_2=1$ происходит параллельное считывание кода, т.е. передача его на выходы $Q_0 - Q_3$.




Рисунок 2.1.1 Четырехразрядный параллельный регистр

Выпускаемые промышленностью регистры иногда объединяются на кристалле микросхемы с другими узлами, совместно с которыми регистры обычно используются в схемах цифровой аппаратуры. Такой интегральной микросхемой является 4-разрядный параллельный регистр К155ИР15, условное графическое обозначение которого приведено на рисунке 2.1.2.




Рисунок 2.1.2 – Условное графическое обозначение регистра К555ЙР15

Микросхема имеет следующие входы: тактовый С. информационные D0 - D3. управления загрузкой P1 и P2, сброса R и считывания выходных данных E1 и E2. Операция загрузки происходит синхронно с фронтом тактового импульса на входе С. если на входах P1 и P2 одновременно присутствует сигнал логического 0.

Хранящийся в регистре цифровой код может быть считан с выходов Q0 - Q3. если на входы управления считыванием E1 и E2 одновременно подан сигнал логического 0. Выходными каскадами данной микросхемы являются буферные логические элементы с тремя логическими состояниями. Если хотя бы на одном из входов присутствует сигнал логической 1, выходы находятся в высокоимпедансном состоянии (Z-состояние) и считывание информации запрещено. Это позволяет подключать выходы регистра непосредственно к шине данных микропроцессорных устройств.

Режимы работы регистра К155ИР15 при различных значениях входных сигналов приведено в таблице на рисунке 2.1.3.

Режим работы	Вход							Выход
	$E1$	$E2$	R	C	$P1$	$P2$	Dn	Qn
Сброс	0	0	1	×	×	×	×	0
Параллельная загрузка	0	0	0	↑	0	0	0	0
	0	0	0	↑	0	0	1	0
Хранение	0	0	0	×	1	0	×	q_n
	0	0	0	×	0	1	×	q_n
Запрет считывания	1	0	×	×	×	×	×	Z
	0	1	×	×	×	×	×	Z

Рисунок 2.1.3 – Таблица истинности для параллельного регистра

2.2 Регистр сдвига

Регистр сдвига (shift register) – это регистр, содержимое которого при подаче управляющего сигнала на тактовый вход C может сдвигаться в сторону старших или младших разрядов. Схема сдвигающего регистра из цепочки JK-триггеров показана на рисунке 2.2.1.




Рисунок 2.2.1 – Схема регистра сдвига

Пусть левый по схеме триггер соответствует младшему разряду регистра, а правый триггер – старшему разряду. Тогда вход каждого триггера (кроме левого) подключен к выходу соседнего младшего триггера. Когда на все входы C триггеров поступает срез входного тактового импульса, выход каждого триггера Q_i принимает состояние предыдущего каскада и, таким образом, информация, содержащаяся в регистре, сдвигается на один разряд в сторону старших разрядов. Триггер младшего разряда принимает при этом состояние последовательного входа D . Информация, поступившая на вход D схемы, появится на ее выходе $Q(m-1)$ через m тактов.

Существенным является то, что схема построена на двухступенчатых триггерах. Если использовать триггеры с потенциальным управлением, то при

активном уровне сигнала С все триггеры будут открыты для записи, и сигнал D успеет пройти столько триггеров, сколько позволит длительность сигнала С.

Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, с параллельно-последовательной записью. Такие регистры называются универсальными. Примером универсального регистра служит интегральная микросхема К555ИР11, условное графическое обозначение которой показано на рисунке 2.2.2.




Рисунок 2.2.2 – Условное графическое обозначение регистра сдвига

Регистр К555ИР11 может работать в следующих режимах (таблица на рисунке 2.2.3): сброс, хранение данных, сдвиг влево, сдвиг вправо, и параллельная загрузка. Микросхема имеет входы: тактовый (С), параллельной загрузки (D0 - D3), выбора режима работы (S0 и S1), асинхронного сброса (R). Данные также могут поступать в регистр в последовательном коде на входы DL (при сдвиге влево) и DR (при сдвиге вправо). Все операции кроме сброса выполняются в регистре синхронно по фронту тактовых импульсов. Внутренний код регистра может быть прочитан на выходах Q0 - Q3.

Режим работы	Вход							Выход			
	R	C	S1	S0	DR	DL	Dn	Q0	Q1	Q2	Q3
Сброс	0	x	x	x	x	x	x	0	0	0	0
Хранение	1	x	0	0	x	x	x	q ₀	q ₁	q ₂	q ₃
Сдвиг влево	1	↑	1	0	x	0	x	q ₁	q ₂	q ₃	0
	1	↑	1	0	x	1	x	q ₁	q ₂	q ₃	1
Сдвиг вправо	1	↑	0	1	0	x	x	0	q ₀	q ₁	q ₂
	1	↑	0	1	1	x	x	1	q ₀	q ₁	q ₂
Параллельная загрузка	1	↑	1	1	x	x	d _n	d ₀	d ₁	d ₂	d ₃

Рисунок 2.2.3 – Таблица истинности для регистра сдвига

Области применения сдвиговых регистров весьма разнообразны. В двоичной арифметике сдвиг числа на один разряд влево соответствует умножению его на 2, а сдвиг на один разряд вправо - делению пополам. В аппаратуре передачи данных универсальные регистры преобразуют параллельный код в последовательный и обратно. Передача данных последовательным кодом по сравнению с параллельной передачей существенно экономит число линий связи, однако при этом увеличивается время обмена.

3 ВЫПОЛНЕНИЕ РАБОТЫ

3.1 Исследование работы параллельного регистра в статическом режиме

Статический режим исследования параллельного регистра реализуется при подаче на его тактовый вход С одиночных импульсов в ручном режиме.

3.1.1 Режим параллельной загрузки и хранения

Необходимо открыть модуль dLab10. Далее нажать кнопку «Очистить таблицу и диаграмму». Установить на входах параллельной загрузки и разрешения считывания выходного кода значения сигналов: D0=0, D1=1, D2=1, D3=0, E1=0, E2=0. Меняя значения на входах управления загрузкой «P1» и «P2» значения сигналов, сбрасывая регистр, включая генератор и сохраняя состояния кнопкой «Добавить состояние в таблицу и на диаграмму», сформировать таблицу истинности и диаграмму состояний параллельного регистра. На рисунках 3.1.1 и 3.1.2 соответственно изображены таблица истинности и диаграмма состояний параллельного регистра.

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	0	0	1	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 3	0	0	0	0	1	0	1	1	0	ЛГ	0	0	0	0
Шаг 4	0	0	0	1	1	0	1	1	0	ЛГ	0	0	0	0

Рисунок 3.1.1 – Таблица истинности параллельного регистра

Диаграмма состояний параллельного регистра




Рисунок 3.1.2 – Диаграмма состояний параллельного регистра

Исходя из полученных данных можно сделать вывод, что параллельная загрузка регистра происходит, если на входы P1 и P2 подан активный уровень сигнала равный нулю. Параллельный регистр работает в режиме хранения информации, если хотя бы на один из входов (P1 или P2) подан неактивный уровень сигнала.

3.1.2 Режим управления выходом регистра

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Далее необходимо установить на входах параллельной загрузки и управления значения сигналов: D0=0, D1=1, D2=1, D3=0, P1=0, P2=0; нажать и отпустить кнопку, расположенную около входа «С». Меняя значения на входах управления загрузкой «E1» и «E2» значения сигналов и сохраняя состояния кнопкой «Добавить состояние в таблицу и на диаграмму», сформировать таблицу истинности и диаграмму состояний параллельного регистра. На рисунках 3.1.3 и 3.1.4 соответственно изображены таблица истинности и диаграмма состояний параллельного регистра.

Таблица истинности параллельного регистра

	R	E2	E1	P2	P1	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	0	0	0	0	0	0	1	1	0	ЛГ	0	1	1	0
Шаг 2	0	1	0	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 3	0	0	1	0	0	0	1	1	0	ЛГ	0	0	0	0
Шаг 4	0	1	1	0	0	0	1	1	0	ЛГ	0	0	0	0

Рисунок 3.1.3 – Таблица истинности параллельного регистра

Диаграмма состояний параллельного регистра




Рисунок 3.1.4 – Диаграмма состояний параллельного регистра

Из полученных таблицы истинности и диаграммы состояний можно сделать вывод, что считывание состояния регистра с выходов Q разрешено, если на входы E1 и E2 подан активный уровень сигнала.

3.2 Исследование работы параллельного регистра в динамическом режиме

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Далее необходимо включить генератор импульсов и, изменяя входные сигналы регистра, получить временные диаграммы, отражающие его работу в режимах параллельной загрузки, хранения, сброса и управления выходом, при этом каждый раз, получив требуемое изображение, останавливать работу регистра, выключив генератор. На рисунках 3.2.1 изображена диаграмма состояний параллельного регистра.

Диаграмма состояний параллельного регистра




Рисунок 3.2.1 – Диаграмма состояний параллельного регистра в динамическом режиме

Из приведённой выше диаграммы видно, что состояние регистра изменяется только при активном уровне сигнала на входах P1, P2, E1, E2, по переднему фронту импульса тактового сигнала С.

3.3 Исследование работы регистра сдвига в статическом режиме

Динамический режим исследования параллельного регистра реализуется при подаче на его тактовый вход С последовательности импульсов.

3.3.1 Исследование работы регистра сдвига в режиме сдвига вправо

Необходимо открыть модуль dLab11. Далее нажать кнопку «Очистить таблицу и диаграмму». Установить на входах выбора режима значения сигналов: S0=1, S1=0, R=1. Выполнить сброс регистра и установить на входе последовательных данных «DR» логический сигнал «1». Нажать и отпустить кнопку, расположенную около входа «С». Далее установить на входе последовательных данных «DR» логический сигнал «0» и трижды повторить нажатие и отпускание кнопки, расположенной около входа «С». Состояния входов и выходов регистра автоматически занесены в таблицу истинности и на диаграмму, соответственно изображенных на рисунках 3.3.1 и 3.3.2.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	0	1	1	0	0	0	0	0	ЛГ	0	0	0	1
Шаг 2	1	0	1	0	0	0	0	0	0	ЛГ	0	0	1	0
Шаг 3	1	0	1	0	0	0	0	0	0	ЛГ	0	1	0	0
Шаг 4	1	0	1	0	0	0	0	0	0	ЛГ	1	0	0	0

Рисунок 3.3.1 – Таблица истинности для регистра сдвига в режиме сдвига вправо

Диаграмма состояний регистра сдвига




Рисунок 3.3.2 – Диаграмма состояний регистра сдвига в режиме сдвига вправо

Из полученных таблицы истинности и диаграммы состояний можно сделать вывод, что логическая единица смещается от Q3 к Q0.

3.3.2 Исследование работы регистра сдвига в режиме сдвига влево

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Установить на входах выбора режима значения сигналов: S0=0, S1=1, R=1. Выполнить сброс регистра и установить на входе последовательных данных «DL» логический сигнал «1». Нажать и отпустить кнопку, расположенную около входа «C». Далее установить на входе последовательных данных «DL» логический сигнал «0» и трижды повторить нажатие и отпускане кнопки, расположенной около входа «C». Состояния входов и выходов регистра автоматически занесены в таблицу истинности и на диаграмму, соответственно изображённых на рисунках 3.3.3 и 3.3.4.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	1	0	0	1	0	0	0	0	ЛГ	1	0	0	0
Шаг 2	1	1	0	0	0	0	0	0	0	ЛГ	0	1	0	0
Шаг 3	1	1	0	0	0	0	0	0	0	ЛГ	0	0	1	0
Шаг 4	1	1	0	0	0	0	0	0	0	ЛГ	0	0	0	1

Рисунок 3.3.3 – Таблица истинности для регистра сдвига в режиме сдвига влево

Диаграмма состояний регистра сдвига




Рисунок 3.3.4 – Диаграмма состояний регистра сдвига в режиме сдвига влево

Из полученных таблицы истинности и диаграммы состояний можно сделать вывод, что логическая единица смещается от Q0 к Q3.

3.3.3 Исследование работы регистра сдвига в режиме параллельной загрузки

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Установить на входах выбора режима значения сигналов: S0=1, S1=1, R=1. Выполнить сброс регистра, меняя значения на входах параллельной загрузки «D0», «D1», «D2», «D3» и нажимая и отпуская кнопку, расположенную около входа «C», и сохраняя состояния кнопкой «Добавить состояние в таблицу и на диаграмму», сформировать таблицу истинности и диаграмму состояний регистра сдвига. Состояния входов и выходов регистра автоматически занесены в таблицу истинности и на диаграмму, соответственно изображенных на рисунках 3.3.5 и 3.3.6.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	1	1	0	0	0	1	0	1	ЛГ	0	1	0	1
Шаг 2	1	1	1	0	0	1	1	1	1	ЛГ	1	1	1	1
Шаг 3	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0
Шаг 4	1	1	1	0	0	0	0	1	0	ЛГ	0	0	1	0

Рисунок 3.3.5 – Таблица истинности для регистра сдвига в режиме параллельной загрузки

Диаграмма состояний регистра сдвига




Рисунок 3.3.6 – Диаграмма состояний регистра сдвига в режиме параллельной загрузки

3.3.4 Исследование работы регистра сдвига в режиме хранения

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Установить на входах выбора режима значения сигналов: S0=0, S1=0, R=1. Установить на входах последовательных данных значения сигналов: DR=1, DL=1. Выполнить сброс регистра, меняя значения на входах параллельной загрузки «D0», «D1», «D2», «D3» и нажимая и отпуская кнопку, расположенную около входа «C», и сохраняя состояния кнопкой «Добавить состояние в таблицу и на диаграмму», сформировать таблицу истинности и диаграмму состояний регистра сдвига. Состояния входов и выходов регистра автоматически занесены в таблицу истинности и на диаграмму, соответственно изображенных на рисунках 3.3.7 и 3.3.8.

Таблица истинности регистра сдвига

	R	S1	S0	DR	DL	D3	D2	D1	D0	C	Q3	Q2	Q1	Q0
Шаг 1	1	0	0	1	1	0	1	0	1	ЛГ	1	0	1	0
Шаг 2	1	0	0	1	1	1	1	1	1	ЛГ	1	0	1	0
Шаг 3	1	0	0	1	1	0	0	1	0	ЛГ	1	0	1	0
Шаг 4	1	0	0	1	1	0	0	1	0	ЛГ	1	0	1	0

Рисунок 3.3.7 – Таблица истинности для регистра сдвига в режиме хранения

Диаграмма состояний регистра сдвига




Рисунок 3.3.8 – Диаграмма состояний регистра сдвига в режиме хранения

Проанализировав полученные данные, видно, что при $S_0 = 0$, $S_1 = 0$ на выходах $Q_0 - Q_3$ сохраняются те же значения, что поступили на входы $D_0 - D_3$ с первым тактом на входе C .

На основе всех данных необходимо построить сводную таблицу истинности регистра сдвига. Она представлена в таблице 3.1.

Таблица 3.1 – Сводная таблица истинности регистра сдвига

R	S_1	S_0	C	$Q_{3_{n+1}}$	$Q_{2_{n+1}}$	$Q_{1_{n+1}}$	$Q_{0_{n+1}}$	Режим
0	-	-	-	0	0	0	0	Сброс
1	0	0	-	Q_{3_n}	Q_{2_n}	Q_{1_n}	Q_{0_n}	Хранение
1	0	1	0-1	Q_{2_n}	Q_{1_n}	Q_{0_n}	DR	Сдвиг влево
1	1	0	0-1	DL	Q_{3_n}	Q_{2_n}	Q_{1_n}	Сдвиг вправо
1	1	1	0-1	D_3	D_2	D_1	D_0	Загрузка

3.4 Исследование работы регистра сдвига в динамическом режиме

Необходимо нажать кнопку «Очистить таблицу и диаграмму». Далее необходимо включить генератор импульсов и, изменяя входные сигналы регистра, получить временные диаграммы, отражающие его работу в режимах сдвига вправо, сдвига влево, параллельной загрузки, сброса, при этом каждый раз, получив требуемое изображение, останавливать работу регистра, выключив генератор. На рисунке 3.4.1 изображена диаграмма состояний и регистра сдвига в динамическом режиме.



Рисунок 3.4.1 – Диаграмма состояний регистра сдвига в динамическом режиме

4 ВЫВОД

В ходе данной лабораторной работы требовалось изучить поведение параллельного регистра и регистра сдвига.

Изучены режимы работы параллельного регистра в статическом режиме: параллельная загрузка и хранение, управление выходом регистра. Для каждого режима были сформированы таблица истинности и диаграмма состояний. Были определены значения управляющих сигналов «P1» и «P2», при которых регистр работает в режиме параллельной загрузки, либо в режиме хранения информации. Были определены значения сигналов «E1» и «E2», при которых разрешено считывание состояния регистра с его выходов «Q0», «Q1», «Q2» и «Q3» в режиме управления выходом.

Был изучен динамический режим работы параллельного регистра, сформирована диаграмма состояний, определены состояния управляющих сигналов «R», «P1», «P2», «E1» и «E2» и фронт тактового импульса на входе «С», при которых происходит изменение состояния регистра в режимах параллельной загрузки и сброса.

Изучены режимы работы регистра сдвига в статическом режиме: сдвиг вправо, сдвиг влево, параллельная загрузка, хранение. Для каждого режима были сформированы таблицы истинности и диаграммы состояний. Для режимов сдвига вправо и сдвига влево определено направление, в котором логическая единица смещается при первом такте. Проверено соответствие выходных сигналов регистра «Q0», «Q1», «Q2» и «Q3» сигналам на входах параллельной загрузки «D0», «D1», «D2» и «D3» в режиме параллельной загрузки. Сформирована сводная таблица истинности регистра сдвига.

Был изучен динамический режим работы регистра сдвига, сформирована диаграмма состояний, определён фронт импульса на тактовом входе «С» регистра сдвига, при котором происходят изменения состояний счетчика в режимах сдвига вправо, влево, параллельной загрузки и сброса.