Progettazione di sistemi digitali Corso del professore Pontarelli

Lugini Andrea

November 9, 2022

Contents

0.1	Binary	numeric system							
	0.1.1	Legenda							
	0.1.2	Potenze del due							
	0.1.3	Il sistema binario							
	0.1.4	Il sistema esadecimale							
	0.1.5	Conversioni fra binario, decimale ed esadecimale 5							
	0.1.6	Rappresentazione binaria di numeri con segno 5							
		0.1.6.1 Sign/Magnitude							
		0.1.6.2 Two's complement 6							
	0.1.7	Rimediare all'overflow							
		0.1.7.1 Sign-extension 6							
		0.1.7.2 Zero-extension							
	0.1.8	Moltiplicazione							
	0.1.9	Shift							
		0.1.9.1 Left shift							
		0.1.9.2 Right shift							
	0.1.10	Frazioni e divisione							
	0.1.11	Fixed Point							
		Floating points							
		0.1.12.1 Calcolare minimo e massimo 9							
		0.1.12.2 Half precision Floating Point 10							
		0.1.12.3 Double precision Floating Point 10							
		0.1.12.4 Approssimazioni dei Floating Points 11							
		0.1.12.5 Addizione							
		0.1.12.6 Moltiplicazione							
0.2	Algebr	ra booleana							
	0.2.1	Definzioni							
	0.2.2	Dualità dell'algebra booleana							
	0.2.3	Mappe di Karnaugh							
		0.2.3.1 Regole delle k-maps							
	0.2.4	Teorema di shannon							
0.3	Circui	ti logici							
	0.3.1	Porte logiche							
		0.3.1.1 NOT							
		0.3.1.2 RHFFER 14							

			14
			14
		0.3.1.5 XOR	15
		0.3.1.6 NAND	15
		0.3.1.7 NOR	15
		0.3.1.8 XNOR (Anche noto come EQ)	15
	0.3.2	Descrivere circuito come operazioni logiche	15
			15
		<u>*</u>	16
	0.3.3		16
	0.3.4	1 0	18
			18
			19
	0.3.5		19
	0.3.6		19
	0.3.7	1 1	19
	0.3.7 $0.3.8$		$\frac{19}{19}$
	0.3.9		19
	0.3.10		19
	0.3.10 $0.3.11$		19 21
	0.3.11 $0.3.12$		$\frac{21}{21}$
	0.3.13		21
			21
	0.3.15	v	22
0.4	<i>α</i>	1	22
0.4			23
0.5		9 1	23
	0.5.1	*	23
			23
			23
			24
		0.5.1.4 Problematiche dei latch	24
		1 1	24
			25
		0.5.1.7 Resettable e Settable F-F	25
		0.5.1.7.1 Resettable F-F	26
		0.5.1.7.2 Settable F-F	26
		0.5.1.8 Registri	26
	0.5.2	Regole della progettazione dei circuiti logici sequenziali	
		sincroni	27
	0.5.3	Macchine a stati finiti	27
			28
			28
		· ·	28
			29
		1	29

0.5.3.4.2	Input e Output	29
0.5.3.5 Diagram	ıma di transizione	29
0.5.3.5.1	Tabella di transizione	30
0.5.3.5.2	Tabella di transizione codifica 3	30
0.5.3.6 Equazion	ni stati codificato	31
0.5.3.6.1	Tabella di output codificata	31
0.5.3.6.2	Equazioni output codificati	32
0.5.3.6.3	Circuito	32
0.5.3.6.4	Tabella del tempo	32

0.1 Binary numeric system

0.1.1 Legenda

- a: cifra
- i: posizione della cifra all'interno della stringa
- N: lunghezza della stringa

0.1.2 Potenze del due

- $2^0 = 1$
- $2^1 = 2$
- $2^2 = 4$
- $2^3 = 8$
- $2^4 = 16$
- $2^5 = 32$
- $2^6 = 64$
- $2^7 = 128$
- $2^8 = 256$
- $2^9 = 512$
- $2^{10} = 1024$
- $2^{11} = 2048$
- $2^{12} = 4096$
- $2^{13} = 8192$
- $2^{14} = 16384$
- $2^{15} = 32768$
- $2^{16} = 65536$
- $2^{32} = 4294967296$
- $\bullet \ 2^{64} = 18446744073709551616$

0.1.3 Il sistema binario

Il sistema binario è un sistema di rappresentazione dei numeri in base $\mathbf{2}$, dove le uniche cifre disponibili sono $\mathbf{0}$ e $\mathbf{1}$ e sono identificati da un **pedice 2**.

Questo metodo è quello usato nei calcolatori digitali in quanto facilmente rappresentabile a livello elettronico (ON = 1, OFF = 0) tramite l'uso dei bit.

$$R = [0, 2^N - 1]$$

$$\#R = 2^N$$

0.1.4 Il sistema esadecimale

Sistema di rappresentazione in base 16, le cifre disponibili vanno da **0** a **F**, con le cifre da **A** fino a **F** che corrispondono ai valori decimali da **10** a **15**. Sono identificati da un **pedice 16**.

Il valore di una cifra è dato dalla formula $valore = a_i * 2^i$.

N.B.: Ad una cifra esadecimale corrispondono 4 cifre binarie.

0.1.5 Conversioni fra binario, decimale ed esadecimale

- $\mathbf{B} \Longrightarrow \mathbf{D} : \sum_{i=0}^{N-1} a_i * 2^i$.
- $\mathbf{H} \Longrightarrow \mathbf{D} : \sum_{i=0}^{N-1} a_i * 16^i$.
- D ⇒ B: esistono 2 metodi, quello metodo della divisione ed il metodo della sottrazione.
- $\mathbf{D} \Longrightarrow \mathbf{H}$: Uguale a $\mathbf{D} \Longrightarrow \mathbf{B}$, ma usando 16 anzichè 2.
- $\mathbf{B} \Longrightarrow \mathbf{H}$: Fare gruppi di 4 cifre (da ora in poi dette bit) alla volta, applicare il metodo $\mathbf{B} \Longrightarrow \mathbf{D}$ e convertire il valore decimale con la corrispondente cifra esadecimale
- $H \implies B$: Prendere il valore decimale corrispondente all singola cifra e convertirlo in binario col metodo $B \implies D$

0.1.6 Rappresentazione binaria di numeri con segno

0.1.6.1 Sign/Magnitude

Il **primo bit** è usato per memorizzare il segno (0 = +, 1 = -).

I restanti bit sono usati per memorizzare il valore assoluto del numero.

$$R = [-(2^{N-1}) + 1, 2^{N-1} - 1]$$

$$\#R = 2^{N} - 1$$

N.B.: Il numero 0 è memorizzato 2 volte, come +0 e -0.

Nonostante sia semplice rappresentare i numeri in questo formato, diventa molto più complesso farci l'operazione binaria base, l'addizione, in quanto non segue lo stesso modello della classica addizione binaria. E' perciò raramente usato.

$$x = a_{N-1} * (-1) * \sum_{i=0}^{N-2} a_i * 2^i$$

0.1.6.2 Two's complement

Metodo effettivamente utilizzato per la rappresentazione dei numeri con segno. Il **MSB** rappresenta il valore $-(2^N-1)$, i restanti bit rappresentano la "parte positiva" del numero.

positiva" del numero.

$$R = [-(2^{N-1}), 2^{N-1} - 1]$$

 $\#R = 2^N$

$$x = a_{N-1} * -(2^N - 1) + \sum_{i=0}^{N-2} a_i * 2^i$$

Con questo metoodo l'addizione si svolge come i classici numeri binari, prestando però attenzioni a errori di **overflow**. Se sommando due numeri **concordi** otteniamo un numero a loro **discordo** vuol dire che abbiamo avuto un errore di **out of range**, in quanto la somma di questi valori ci ha portato fuori dal range rappresentabile con i bit a nostra disposizione. L'operazione **taking the two's complement** è l'operazione di **inversione di segno** di un valore in two's complement.

- Invertire i bit
- Sommare 1

In two's complement a volte possono capitarci degli errori di overflow, ad esempio sommando un numero al suo inverso, dove possiamo però **trascurare** il bit di overflow. Dobbiamo però sempre prestare attenzione al **segno** del risultato per vedere se è corretto in base al segno degli operandi e l'operazione eseguita. Se, per esempio, moltiplicando un numero positivo ed uno negativo ci ritroviamo un risultato positivo sappiamo di essere incorsi in un errore.

0.1.7 Rimediare all'overflow

Entrambi i metodi si basano sull'estensione dei bit da N ad M, con M > N.

0.1.7.1 Sign-extension

Metodo usato per i numeri con rappresentazione **two's complement**, consiste nell'estendere il **MSB** in tutti i nuovi bit.

0.1.7.2 Zero-extension

Metodo usato per gli ${\bf unsigned},$ consiste nell'estendere il valore ${\bf 0}$ a tutti i nuovi bit

Leggermente diverso per i numeri in formato Sign/Magnitude, dove il MSB viene lasciato con lo stesso valore pre-estensione.

0.1.8 Moltiplicazione

La moltiplicazione in binario per i numeri in **two's complement ed unsigned** funziona come la moltiplicazione posizionale decimale.

0.1.9 Shift

Caso particolare sono gli shift, dove si moltiplica per le potenze del 2. Anche qui bisogna prestare attenzione agli overflow ed errori di segno.

0.1.9.1 Left shift

$$A << N = A * 2^N$$

Basta aggiungere N ${\bf 0}$ in coda alla stringa binaria

0.1.9.2 Right shift

$$A >>> N = A * 2^{-N}$$

Per two's complement e unsigned basta aggiungere N MSB in testa alla stringa binaria.

Per i numeri **Sign/Magnitude** si aggiungono **N-1 0** e si lascia il **MSB** Uguale.

0.1.10 Frazioni e divisione

Il metodo di conversione da base decimale è il seguente:

- 1. Separare la parte intera da quella frazionaria
- 2. Convertire la parte intera
- $3.\,$ Moltiplicare la parte frazionaria per 2
- 4. Se $p < 1 \Longrightarrow 0$. Se $p \ge 1 \Longrightarrow 1, p = p - 1$.
- 5. Se $p \neq 0$ tornare al punto 4.

Diventa problematica però la rappresentazione dei numeri con la virgola. Esistono $2\ \mathrm{metodi.}$

0.1.11 Fixed Point

Si decide a priori quanti bit per la parte intera e quanti per la parte decimale. Precisione $= 2^{-N}$.

0.1.12 Floating points

Notazione generica (anche detta scientifica): $\pm M*B^E$ Standardizzato da IEEE 754, il modello binario si basa sulla formula:

$$1, m * 2^{e-127}$$

Un floating point a 32 bit è memorizzato in memoria secondo il layout:

- 1 bit: segno
- 2-9 bit: esponente
- 10-32: mantissa

Poichè lavoriamo in sistema binario e il numero è memorizzato in forma **nor-malizzata**, sappiamo che l'1 prima della virgola è sempre presente e quindi **non memorizzato**.

Il metodo di conversione è il seguente:

- 1. Convertire il numero da decimale in binario
- 2. Rappresentarlo in notazine normalizzata, memorizzando di quanto abbiamo "spostato" la virgola
- 3. Settare il primo bit in base al segno del numero
- 4. Memorizzare nei bit per l'esponente lo "spostamento" +127

5. Memorizzare nei bit della mantissa il numero normalizzato ignorando l' \mathbf{MSB}

Esistono poi dei casi speciali:

Valore rappresentato	Sign bit	Exponent bits	Mantissa bits	
0	X	All 0	0	
∞	0	All 1	0	
$-\infty$	1	All 1	0	
NaN	X	All 1	$\neq 0$	
$(-1)^s * 2^{1-bias} * 0.m$	X	All 0	$\neq 0$	

Esiste un motivo ben preciso per il quale nell'ultimo caso e = -126 e non -127. Con e = -127 avremmo un gap molto grande fra il numero più grande denormalizzato ed il numero più piccolo normalizzato, mentre con e = -126 il suddetto problema non si presenta in quanto il gap tra i valori denormalizzati e e il più grande denormalizzato e il più piccolo denormalizzato è uguale.



Figure 1: e = -126



Figure 2: e = -127. Da notare il gap tra blu e rosso

Nella rappresentazione esadecimale di un numero floating point, possiamo dedurre il segno se il valore della prima cifra esadecimale è > 0x8.

0.1.12.1 Calcolare minimo e massimo

Potrebbe essere utile saper calcolare il minimo ed il massimo valore rappresentabile in un numero floating point, ignorando ovviamente 0 e numeri negativi.

Definiamo C = bit usati per la mantissa ed E = bit usati per esponente

$$M = (2.0 - 2^{-C}) * 2^{2^{E} - 2 - bias}$$

$$m = (2.0 - 1.0) * 2^{1-bias} = 2^{1-bias}$$

$$M_D = (1 - 2^{-C}) * 2^{1-bias}$$

$$m_D = (2^{-C}) * 2^{1-bias}$$

Per 32 bit:

- $M \approx 3.4 * 10^3 8$
- $\bullet \ m\approx 1.2*10^-38$
- $M_D \approx 1.2 * 10^-38$
- $m_D \approx 1.4 * 10^-45$

0.1.12.2 Half precision Floating Point

- 16 bit: 1 segno, 5 esponente, 10 mantissa.
- Bias: 15.
- Denormalized: $(-1)^s * 2^{-14} * 0.m$.
- M = 65504
- $m \approx 6.1 * 10^{-5}$
- $M_D \approx 6.1 * 10^{-5}$
- $m_D \approx 5.96 * 10^{-8}$

0.1.12.3 Double precision Floating Point

- 64 bit: 1 segno, 11 esponente, 53 mantissa
- Bias: 1023
- Denormalized: $(-1)^s * 2^{-1022} * 0.m$.
- $M \approx 1.79 * 10^{308}$
- $m \approx 2.2 * 10^{-308}$
- $M_D \approx 2.2 * 10^{-308}$
- $m_D \approx 2.47 * 10^{-324}$

0.1.12.4 Approssimazioni dei Floating Points

- Problemi: overflow o underflow
- Soluzioni:
- Toward zero: Ignoriamo i bit dopo quelli disponibili. 1.01001, 3 bit decimali disponibili: 1.010.
- To nearest: Verso il numero più vicino. 1.100101 (1.578125), 3 bit decimali, 1.101
- **Down**: per difetto
- ullet **Up**: per eccesso

0.1.12.5 Addizione

- 1. Prendere la mantisse e considerarle con la cifre sottintese
- 2. Shiftare la mantissa con l'esponente minore
- 3. Sommare le mantisse e normalizzare
- 4. Calcolare l'esponente corretto
- 5. Approssimare la mantissa

0.1.12.6 Moltiplicazione

- 1. Sommare esponenti
- 2. Prodotto mantisse
- 3. Normalizzare

0.2 Algebra booleana

0.2.1 Definzioni

• \overline{X} : Complemento negato di X

• $X \circ \overline{X}$: Literal

• Implicant: prodotto di literal

• Minterm: prodotto di tutte le variabili d'input

• Maxterm: somma di tute le variabili d'input

 $\bullet\,$ Forma minima: Forma col minor numero di min/maxtermini di un'espressione booleana

 \bullet Forma canonica: Espressione di un circuito booleano contenente tutti i $\max/\!\min\!$


0.2.2 Dualità dell'algebra booleana

Identità	B*1 = B	B + 0 = B	
Null element	B*0=0	B + 1 = 1	
Idempotenza	B*B=B	B+B=B	
Involuzione	$\overline{\overline{B}} = B$	$\overline{\overline{B}} = B$	
Complemento	$B\overline{B} = 0$	$B + \overline{B} = 1$	
Commutativa	BC = CB	B + C = C + B	
Associativa	(BC) D = B (CD)	(B+C)+D=B+(C+D)	
Distributiva	$B\left(C+D\right) = BC + BD$	B + (CD) = (B + C)(B + D)	
1 teorema assorbimento	$B\left(B+C\right) =B$	B + (BC) = B	
2 teorema assorbimento	$\left(B\overline{C}\right) + \left(BC\right) = B$	$(B + \overline{C})(B + C) = B$	
Teorema della ridondanza	$\left(B\overline{C}\right) + C = B + C$	$(B + \overline{C}) C = BC$	
Teorema del consenso	$(BC) + (\overline{B}D) + (CD) = (BC) + (\overline{B}D)$	$(B+C)(\overline{B}+D)(C+D) = (B+C)(\overline{B}+D)$	
De Morgan	$\overline{B_0 * B_1 * \dots} = \overline{B_0} + \overline{B_1} + \dots$	$\overline{B_0 + B_1 + \dots} = \overline{B_0} * \overline{B_1} + \dots$	

I teoremi sono dimostrabili per: **induzione perfetta**, verificando la veridicita per tutti i possibili casi, oppure usando gli assiomi e gli altri teoremi per rendere il termine di sinistra uguale a quello di destra

0.2.3 Mappe di Karnaugh

Le k-maps sono uno strumento grafico di minimazzione di espressioni booleane, usate quando si hanno fino a 5 varabili (dopo diventa particolarmente scomodo). Consiste nel creare una tabella, fino a 4 variabili, o 2 tabelle, per 5 variabili, contenti i possibili stati delle variabili della nostra espressione.



0.2.3.1 Regole delle k-maps

- Ogni casella corrisponde ad un mintermine
- Ogni 1 deve essere cerchiato almeno una volta
- Ogni cerchio deve selezionare 2^{α} 1
- Ogni cerchio deve essere il più grande possibile
- Un cerchio può andare da angoli opposti ad angoli opposti
- I don't care vengono presi solo se aiutano a minimizzare l'equazione
- Il cerchio più grande è detto **Prime Implicant**

Queste sono le regole per ottenere una SOP, per la POS basta prendere gli 0 ed i maxtermini.

0.2.4 Teorema di shannon

 $f(x_1, x_2, ..., x_n) = x_1 * f(1, x_2, ..., x_n) + \overline{x_1} * f(0, x_2, ..., x_n)$ Dal teorema possiamo dedurre che qualsiasi circuito combinatorio ad n variabili è realizzabile con un multiplexer e due circuiti ad n-1 variabili.

0.3 Circuiti logici

0.3.1 Porte logiche

Componente che svolge una funzione logica elementare. Può avere da 1 a n input ed 1 output.

0.3.1.1 NOT

Nega il valore in entrata



0.3.1.2 BUFFER

Usato per pulire il segnale



0.3.1.3 AND

Prodotto logico



0.3.1.4 OR

 $Somma\ logica$



0.3.1.5 XOR

Somma logica esclusiva



0.3.1.6 NAND

AND seguito da NOT



0.3.1.7 NOR

OR seguito da NOT



0.3.1.8 XNOR (Anche noto come EQ)

XOR seguito da NOT



0.3.2 Descrivere circuito come operazioni logiche

${\bf 0.3.2.1}\quad {\bf Sum\hbox{-}of\hbox{-}products\ form}$

- 1. Scrivere tabella verità
- 2. Scrivere i $\mathbf{minterm}$ m che, presi gli input A e B delle proprie corrispondenti righe, restituisce $\mathbf 1$

3. Scegliere i minterm delle righe con y = 1 e nominarli progressivamente k_i

4.
$$y = \sum_{i=0}^{\#K} k_i$$

0.3.2.2 Product-of-sums form

- 1. Scrivere tabella verità
- 2. Scrivere i $\mathbf{maxterm}$ M che, presi gli input A e B delle proprie corrispondenti righe, restituisce $\mathbf{0}$
- 3. Scegliere i maxterm delle righe con y = 0 e nominarli progressivamente k_i
- 4. $y = \prod_{i=0} \# K k_i$

0.3.3 Bubble pushing

De Morgan ci permette di vedere, a livello circuitale, la correttezza del **bubble pushing**, ovvero l'uguaglianza fra una porta logica e la sua porta "opposta" con input ed output negati rispetto l'originale.



2-input NOR



2-input NAND




2-input AND



2-input OR

0.3.4 NAND e NOR

0.3.4.1 Universalità



0.3.4.2 Convenienza

Conviene usare NAND e NOR piuttosto che OR ed AND in quanto sono realizzabili con meno transistor

0.3.5 Non associatività

Suddette porte logiche non godono della proprietà associativa

0.3.6 Multiple output circuits

I circuiti possono avere anche molteplici output.

In questo caso risulta facili pensare ad ogni output come ad un circuito a 2 livelli a parte, ma nella realtà non è fatto così in quanto nella maggior parte dei casi porterebbe all'uso di un numero maggiore di porte logiche e a circuiti più costosi e più lenti.

0.3.7 Codifica one-hot

La codifica one-hot è un tipo di codifica usata nei ciruiti a N input e/o N output dove solo uno dei bit ha il valore ${\bf 1}$

0.3.8 Don't cares

Segnalati nelle tabelle di verità e nelle k-maps con una " \mathbf{X} ", indicano valori per i quali non ci interessa sapere se sono 1 o 0.

0.3.9 Contention


Una contention accade quando il circuito tenta di avere sia 0 che 1 come output. Questa condizione indica spesso un bug nel circuito e viene indicato col simbolo "X".

0.3.10 Floating

Un nodo flottante può avere come output 0, 1 od un valore nel mezzo, indicato col simbolo "Z".

In questa condizione si può considerare il nodo come un **interruttore aperto**. Questa proprietà è sfruttata per realizzare i **tristate buffers**.


Tristate Buffer



Ε	Α	Y
0	0	Z
0	1	Z
1	0	0
1	1	1

0.3.11 Tristate busses

I tristate buffer sono usati per la costruzione dei **tristate busses**, con la promessa che solo un buffer alla volta sia attivo



0.3.12 Circuiti ad n-livelli

Volendo, potremmo comporre tutti i circuiti combinatori a 2 livelli, ma nella realtà difficilmente si fa questa scelta, poichè capita di frequente che all'interno di un circuito ci siano porte logiche riutilizzabili più volte, costruendo quindi un circuito più piccolo e con meno porte logiche, il che ci porta dei vantaggi di area occupata e calore generato dal circuito, al netto delle performance.

0.3.13 Multiplexer

Il MUX è un circuito con N input, $\log_2 N$ input di selezione e 1 output, e vengono realizzati coi **tristate busses**.

Con i multiplexer 2:1 e **possibile realizzare qualsiasi circuito combinato**rio (lookup table), e vengono usati in quanto usano pochi transistor.

0.3.14 Decoder

Il DEC è un circuito con 1 input dati, N output di uscita e $\log_2 N$ input di selezione, che scelgono su quale output mandare il segnale.

Il DEC realizza tutti i possibili mintermini di un espressione con $\log_2 N$ variabili, ed usandoli è quindi **possibile realizzare qualsiasi circuito combinatorio**.

0.3.15Delay

COMBINATIONAL LOGIC DESIGN

Il delay è il tempo che ci impiega un circuito a modificare l'output quando si modificano gli input, ed è causato dalle proprietà intrinsiche delle porte logiche (capacità e resistenze) e dal limite della velocità della luce.

Questo tempo è diverso in base a quali input cambiano, a come cambia l'output e allo stato del circuito (freddo / caldo), e quindi non esiste un delay universale per la porta logica.

Si individuano quindi 2 delay:


• propagation delay: t_{pd} , il delay massimo

• contamination delay: t_{cd} , il delay minimo

0.3.15.1Critical e short path

La critical path sarebbe il tempo massimo che il circuito ci mette, cambiato un input, a cambiare l'output, La short path quello minimo. Il tempo della CP si calcola sommando i t_{pd} delle porte che compongono la CP, quello della SP sommando i t_{cd} delle porte che compongono la SP

Critical (Long) & Short Paths



Critical (Long) Path: $t_{pd} = 2t_{pd \text{ AND}} + t_{pd \text{ OR}}$

Short Path: $t_{cd} = t_{cd_AND}$



© Digital Design and Computer Architecture, 2nd Edition, 2012

Chapter 2 < 78>

0.4 Circuiti logici combinatori

- Memoryless
- No percorsi ciclici
- Ogni nodo è un input o si collega a un solo output
- Out = f(Input)
- Composti da sottocircuiti combinatori

0.5 Circuiti logici sequenziali


- Memoria short-term, ovvero finchè il circuito rimane alimentato
- Presentano uno Stato
- Out = f(Input, State)

0.5.1 Componenti dei circuiti bistabili

0.5.1.1 Circuiti bistabili


Sono il blocco elementare dei circuiti sequenziali. Presentano 2 stati, Q e \overline{Q} , ma nessun input.

0.5.1.2 Latch S-R



- S = 1, $R = 0 \Longrightarrow Q = 1$
- S = 0, $R = 1 \Longrightarrow Q = 0$
- S = 0, $R = 0 \Longrightarrow Q = Q_{prev}$
- S = 1, $R = 1 \Longrightarrow Q = Invalid$ (da evitare)

0.5.1.3 Latch D



Input:

- Clock (CLK): definisce quando l'output deve cambiare (0 hold, 1 trasparente rispetto a D)
- D: Il valore da memorizzare


Funzionamento:

- CLK = 0, $D = X \Longrightarrow Q = Q_{prev}$
- $CLK = 1 \Longrightarrow Q = D$

0.5.1.4 Problematiche dei latch


I latch presentano la problematica che, all'interno dello stesso periodo di clock, l'output può variare più volte in tempi brevissimi, aumentando lo spreco d'energià e la complessità nella progettazione del circuito. La soluzione sono i flip-flop, dispositivi edge-triggered, nei quali lo stato di trasparenza occorre in corrispondenza del fronte di salita(o discesa) del CLK. Nel nostro caso li consideriamo tutti sul fronte di salita

0.5.1.5 Flip-Flop D



- CLK = 0, $CLK_{prev} = X$, $D = X \Longrightarrow Q = Q_{prev}$
- CLK = 1, $CLK_{prev} = 1$, $D = X \Longrightarrow Q = Q_{prev}$
- CLK = 1, $CLK_{prev} = 0 \Longrightarrow Q = D$

0.5.1.6 Enabled F-F




- $EN = 0 \Longrightarrow Funziona come F-F D$
- $EN = 1 \Longrightarrow Q = Q_{prev}$

0.5.1.7 Resettable e Settable F-F

Queste 2 tipologie di F-F sono usate per circuiti nei quali è importante partire da uno stato noto dopo l'accensione del sistema (es: centrali elettriche). Possono essere:


- \bullet Sincroni: l'output cambia quando il segnale di set/reset = 1 e CLK è sul fronte di salita/discesa
- Asincroni: l'output cambia quando il segnale di set/reset = 1, senza considerare CLK. Richiedono un cambiamento del circuito interno del F-F.

0.5.1.7.1 Resettable F-F



- R = 0 \Longrightarrow Funziona come F-F D
- $\bullet \ R=1\Longrightarrow Q=0$


0.5.1.7.2 Settable F-F



- S = 0 \Longrightarrow Funziona come F-F D
- $\bullet \ S=1 \Longrightarrow Q=1$

0.5.1.8 Registri

I registri sono batterie di F-F



0.5.2 Regole della progettazione dei circuiti logici sequenziali sincroni


- Spezzare tutte le path cicliche con almeno 1 registro, che memorizza lo stato del sistema, per path
- Sincronizzare sul CLK: lo stato viene aggiornato sul **fronte di salita**(o discesa) del CLK
- Tutti i registri sono **sincronizzati sullo stesso CLK**
- E' composto da almeno 1 registro e circuiti combinatori

0.5.3 Macchine a stati finiti

Le macchine a stati finiti (**FSM**), sono circuiti composti da 1 **registro di stato** e **due circuiti combinatori**, 1 che **calcola il prossimo stato** sulla base degli input e dello stato corrente, e uno che **calcola gli output**. Si dividono in FSM di Moore e FSM di Mealy.

0.5.3.1 FSM di Moore


$$S^{'} = f_{S}(I, S)$$
 $Out = f_{Out}(S)$



0.5.3.2 FSM di Mealy

$$S' = f_{S}(I, S)$$

$$Out = f_{Out}(I, S)$$



0.5.3.3 Progettazione di una FSM

- 1. Definiamo gli In e gli Out
- 2. Disegnamo il diagramma di transizione:
 - Nodi: rappresentano lo stato, all'interno contengono i valori dell'output in quello stato
 - Archi: Transizione. Possono presentare gli input che inducono in quello stato (non sempre presenti)
- 3. Costruiamo la tabella di transizione
- 4. Costruiamo la tabella di transizione codificata

- 5. Definiamo l'equazioni degli stati codificati
- 6. Costruiamo l'output table codificata
- 7. Definiamo l'equazioni degli output codificati
- 8. Costruiamo il circuito
- 9. Costruiamo il diagramma del tempo

0.5.3.4 Esempio dei semafori

0.5.3.4.1 Problema

Abbiamo un incrocio gestito da 2 coppie di semafori, che regolano il traffico sulla strada orizzontale A e su quella verticale B, e che presenta 2 sensori di traffico, per vedere se sono presenti macchine sulle strade.

E' permesso il passaggio su una sola strada alla volta. Procediamo a progettare la FSM.


0.5.3.4.2 Input e Output

Gli input sono i due sensori, T_A e T_B , che assumono il valore di 0 quando la strada è libera e 1 quando è occupata, gli output sono L_A e L_B , che assumono i valori R, Y, G (sono quindi due coppie di valori binari per output).

0.5.3.5 Diagramma di transizione

- 0) Stato di partenza (reset state): $L_A = G$, $L_B = R$. Lo stato è mantenuto finchè c'è traffico sulla strada A
- 1) Quando non c'è più traffico sulla strada A, passiamo allo stato dove L_A = Y, L_B = R.
- 2) Al prossimo CLK passiamo allo stato con $L_A = R$, $L_B = G$, mantenuto finchè c'è traffico sulla strada B
- 3) Quando non c'è più traffico sulla strada B, passiamo allo stato dove L_A = R, L_B = Y
- 0) Al prossimo CLK torniamo allo stato 0

Il diagramma ottenuto è:



0.5.3.5.1 Tabella di transizione

Current State	T_A	T_B	Next State
S_0	0	X	S_1
S_0	1	X	S_0
S_1	X	X	S_2
S_2	X	0	S_3
S_2	X	1	S_2
S_3	X	X	S_0

0.5.3.5.2 Tabella di transizione codifica

Tabella di codifica degli stati:

State	Encoding	
S_0	00	
S_1	01	
S_2	10	
S_3	11	

Tabella di transizione codificata:

ES_0	ES_1	T_A	T_B	ES ₀	$\mathrm{ES}_1^{'}$
0	0	0	X	0	1
0	0	1	X	0	0
0	1	X	X	1	0
1	0	X	0	1	1
1	0	X	1	1	0
1	1	X	X	0	0

0.5.3.6 Equazioni stati codificato

$$ES_{0}^{'} = ES_{0} \oplus ES_{1}$$

$$ES_{1}^{'} = \overline{ES_{0}} * \overline{ES_{1}} * \overline{T_{A}} + \overline{ES_{0}}ES_{1}\overline{T_{B}}$$

0.5.3.6.1 Tabella di output codificata

Tabella di codifica degli output

Out	Encoding	
G	00	
Y	01	
R	10	

Tabella di output codificata:

ES_0	ES_1	L_{A0}	L_{A1}	L_{B0}	\mathcal{L}_{B1}
0	0	0	0	1	0
0	1	0	1	1	0
1	0	1	0	0	0
1	1	1	0	0	1

0.5.3.6.2 Equazioni output codificati


$$L_{A0} = ES_0$$

$$L_{A1} = \overline{ES_0}ES_1$$

$$L_{B0} = \overline{ES_0}$$

$$L_{B1} = ES_0ES_1$$

0.5.3.6.3 Circuito



0.5.3.6.4 Tabella del tempo

