

南开大学电子信息与光学工程学院

数字逻辑

实验报告

实验序号 六

实验名称 集成计数器的使用

网络空间安全 学院 信息安全 系

姓名 陆皓皓 学号 2211044 实验台号 20

实验日期及时间 2023年11月20日 星期一 实验地点 B401

一. 实验目的:

1. 理解分频和计数的概念。

2. 掌握任意进制计数器的构成方法。

二. 实验仪器及元器件

实验仪器	型号	备注
直流稳压电源		48V, 1A
信号发生器		TTL方波
示波器		
实验箱		

电子元器件	规格	数量
7490		1
7475		1
7493		1
导线		若干

三. 实验原理:

计数器是一种能够记录输入脉冲个数的时序电路,在数字系统中使用非常广泛,不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。

计数器的种类繁多。按照计数器中触发器是否同时翻转,可以分为同步计数器和异步计数器。在同步计数器中,各个触发器的时钟信号是相同的。在异步计数器中,各个触发器的时钟信号则是不同的。

按照计数器的增减可以把计数器分为加法计数器、减法计数器和可逆计数器。按照计数器中数字的编码方式又可以分成二进制计数器、十进制计数器、循环计数器等。

一般来说,常用的集成计数器除计数功能外,还具有清零和预置功能,本实验采用的计数器为7490和7493。7490是二-五-十进制异步计数器,管脚图如图6-1所示,内部逻辑图如图6-2所示。其中,10表示为空心引脚,不接;线;R₁,R₂为两个异步清零端,S₁,S₂为两个时钟输入端,Q_A~Q_D为计数输出端。

当R₁和CPA置1,Q_A接CPB,则Q_D-Q_C-Q_B-Q_A输出为8421码的十进制计数器;如果时钟从CPB引入,Q_D接CPA,则Q_D-Q_C-Q_B-Q_A输出为5421码的十进制计数器。

S₁,S₂同时为1时,输出端被置为9;R₁,R₂同时为1且S₁,S₂不同时为1时,输出端被置为0。

实验中使用的另外一种计数器为7493,它是一个可逆同步十进制加/减计数器,管脚图如图6-3所示,内部逻辑图如图6-4所示。时钟COUNTDOWN, COUNTUP为时钟脉冲输入端,分别向上和向下计数;DATA-0~DATA-3为并行输入数据端口,CLEAR为异步清零信号端;LOAD为置位端,用来将并行输入端口的数据传送到输出端;BURNOUT为箝位端,QA~QD为数据输出端。

实验中用到的器件还有7475,它是一个四位锁存器,管脚图如图6-5所示。其中D₁~D₄为数据输入端,Q₁~Q₄为数据输出端,C₁,C₂为锁存控制端,当控制信号为1时,输入数据传送到输出端;当控制信号为0时,实现锁存,输出数据保持不变。

四. 实验内容、步骤与要求:

1. 7490为异步计数器, 可以用54190/8421 两种码率实现十进制计数, 请用7490实现7490的十进制计数, 用TTL波作为计数脉冲, 并作出状态表。
2. 计数器7490有两个异步清零控制端R1和R2, 试用7490构成六进制(8421码)和七进制(5421码)计数器, 验证是否功能并画出连接图。不使用其他器件, 还能构成哪些进制的计数器。
3. 利用7490、7475、CD411和数码管, 搭建一个十进制计数锁存、译码、显示电路, 验证7475的锁存功能, 并记录数码管的显示状态。
4. 总结一下如何用计数器实现分频, 用7490实现TTL方波的二分频和十分频, 并用示波器观察8421码和5421码两种译码的分频效果有什么不同。
5. 74193为可预置同步十进制加减计数器, 搭建电路, 验证74193的并行输入功能和可逆计数功能。并观察进位和借位, 作出状态表。CLEAR接0, LOAD接1, 两个时钟输入端一个接高频, 一个接脉冲输入)
6. (选作) 用74193实现十进制加减法计数器。

五. 实验结果: (包括测量数据、曲线、图形等)

1. 5421: 用TTL波接入CPB, QD接入CPA, $S_1=S_2=0$, $R_1=R_2=0$ 即可。
8421: 用TTL波接入CPA, QA接入CPB, $S_1=S_2=0$, $R_1=R_2=0$ 即可。

状态表:

① 当使用8421接法时,


QD	QC	QB	QA
L	L	L	L
L	L	L	H
L	L	H	L
L	L	H	H
L	H	L	L
L	H	L	H
L	H	H	L
L	H	H	H
H	L	L	L
H	L	L	H

② 当使用5421接法时,


QA	QD	QC	QB
L	L	L	L
L	L	L	H
L	L	H	L
L	L	H	H
L	H	L	L
L	H	L	H
L	H	H	L
L	H	H	H
H	L	L	L
H	L	L	H

2. ① 当六进制(8421码)出现 $QD=QA=0$, $QB=QC=1$ 时, R_1R_2 同时为1清零, 即将QA连到R1上, QC连到R2上, 即可实现六进制清零。

② 当七进制(5421码)出现 $QA=QC=1$, $QB=QD=0$ 时, R_1R_2 同时为1, 清零, 即将QA连到R1上, QC连到R2上, 即可实现七进制清零。




① 六进制



② 七进制

3. 思路: 7490 还是按照原图的接法, 将 QA、QB、QC、QD 分别接入 D1、D2、D3、D4, 现在在 Q1、Q2、Q3、Q4 处进行输出



QD	QB	QC	QA	Y	Q4	Q3	Q2	Q1	数字量
L	L	L	L	H	L	L	L	L	0
L	L	L	H	H	L	L	L	H	1
L	L	H	L	H	L	L	H	L	2
L	L	H	H	H	L	L	H	H	3
L	H	L	L	H	L	H	L	L	4
L	H	L	H	L	L	H	L	L	4
L	H	H	L	L	L	H	L	L	4
L	H	H	H	L	L	H	L	L	4
H	L	L	L	L	L	H	L	L	4
H	L	L	H	L	L	H	L	L	4

4. 二分频: 输出 8421 码的 QA ~~或者输出 8421 码的 QA~~

正例: 在二分频时, 8421 码与 8421 码所占的

十进制: 输出 8421 码的 QD, 或者 8421 码的 QC、QC, 或者 QA 的 QA.

空位化不同, 且高低位的位置也不相同.

5. 当 CLEAR=0, LOAD=1 时, COUNTUP 接 TTL, COUNTDOWN 接 1.

CONDITION	COUNTUP	QD	QC	QB	QA	BORROW	CARRY	
1	TTL	0	0	0	0	1	1	
		0	0	0	1	1	1	
		0	0	1	0	1	1	
		0	0	1	1	0	1	
		0	1	0	0	1	1	
		0	1	0	1	0	1	
		0	1	1	0	0	1	
		0	1	1	1	0	1	
		1	0	0	0	0	0	0
		1	0	0	0	1	0	0

COUNTDOWN	COUNTUP	QD	QC	QB	QA	BORROW	CARRY
1	TTL	1	1	1	1	1	1
		1	1	0	0	1	1
		1	0	0	0	1	1
		1	0	1	0	1	1
		1	0	0	0	0	1
		1	0	1	0	0	1
		1	0	1	1	0	1
		1	0	0	0	0	1
		1	0	0	1	0	1
		1	0	0	0	0	0

六. 实验思考题:

1. 7490 六进制计数器能否自启动?

可以自启动.

2. 电子钟表选晶振荡器一般采用 32768 kHz 的振荡频率, 需要至少使用多少位二进制计数器与分频才能得到 1 Hz 的信号?

$32768 = 2^{15}$, 因此至少需要 15 位二进制数与分频才能得到 1 Hz 的信号.

3. 设计一个数字石英钟, 24 小时的分的秒的计数如何实现?

分别使用每一位来进行设计, 使用二进制、十进制、六进制、十进制、六进制、十进制来实现. 每一位进位后轮向下一位输入一个 carry 进位, 同理, 前面的进位也按照此方法进行, 这样就可以完成数字石英钟的功能.