		ssario rispondere correttamente ad almeno 6 domande). Tempo: 15 minuti.	
l	Si consideri una memoria con architettura a vettore composta da 1024 parole da 32 bit ciascuna. Quante uscite ha il decoder alimentato dai bit di indirizzo?	1024	
			1.
2	Quale <u>vantaggio</u> offre un contatore sincrono rispetto ad uno asincrono?	Tutte le uscite assumono il valore corretto contemporaneamente e in modo indipendente dalla frequenza	X
		Hanno un ritardo che cresce linearmente con il parallelismo Minor costo dell'hardware necessario	B
_		Maggiore affidabilità	D
	Si consideri una memoria equipaggiata con un codice di parità. Quale delle seguenti affermazioni è vera?	Il codice è in grado di rilevare tutti gli errori che coinvolgono un solo bit	X
		Il codice è in grado di rilevare e correggere tutti gli errori che coinvolgono un solo bit	В
		Il codice è in grado di rilevare tutti gli errori che coinvolgono uno o due bit	С
		Il codice è in grado di rilevare e correggere tutti gli errori che coinvolgono un solo bit, e di rilevare quelli che ne coinvolgono	D
_		due	_
	Quale svantaggio offre il meccanismo di arbitraggio	Maggiore costo HW	X
	basato su richieste indipendenti rispetto ai meccanismi		В
			C
	alternativi (Daisy Chain e Polling)?	Difficoltà di aggiunta di una nuova unità	
	alternativi (Daisy Chain e Polling)? Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache?	Difficoltà di aggiunta di una nuova unità Bassa tolleranza ai guasti 2 6	
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti	Bassa tolleranza ai guasti	
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti	Bassa tolleranza ai guasti	
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti	Bassa tolleranza ai guasti	N X
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di	Passa tolleranza ai guasti 2 6 6	D B
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di trasferimento dati da memoria a periferico (o	Burst mode Cycle stealing Transparent DMA	D B C
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di	Burst mode Cycle stealing	D B
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di trasferimento dati da memoria a periferico (o viceversa)?	Burst mode Cycle stealing Transparent DMA 13 meccanismi garantiscono la stessa velocità di trasferimento	B C D
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di trasferimento dati da memoria a periferico (o viceversa)?	Burst mode Cycle stealing Transparent DMA 1 3 meccanismi garantiscono la stessa velocità di trasferimento Maggiore semplicità dell'hardware della CPU	B C D
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di trasferimento dati da memoria a periferico (o viceversa)?	Burst mode Cycle stealing Transparent DMA 13 meccanismi garantiscono la stessa velocità di trasferimento Maggiore semplicità dell'hardware della CPU Minor numero di accessi all'interfaccia della periferica	D B C D
	Si consideri una cache set associative a 4 vie, composta da 1024 linee da 32 bit ciascuna. Quanti insiemi di linee compongono la cache? Nel caso di un sistema che supporta il DMA, quale meccanismo garantisce la massima velocità di trasferimento dati da memoria a periferico (o viceversa)?	Burst mode Cycle stealing Transparent DMA 1 3 meccanismi garantiscono la stessa velocità di trasferimento Maggiore semplicità dell'hardware della CPU	B C D

	Che cos'è un processore multicore?	Un sistema che integra sullo stesso dispositivo più processori	X									
		Un processore realizzato su un unico dispositivo	В									
		Un processore realizzato su un dispositivo in cui sono presenti anche una memoria e alcune periferiche	С									
		Un processore realizzato con più circuiti alloggiati in un unico package										
9	Su quanti bit è rappresentato ciascun operando all'interno del codice macchina di un'istruzione MIPS		X									
	di tipo R?	8	В									
		Dipende dall'istruzione	D									
_		•										
10	Si scriva un frammento di codice in grado di caricare nel registro \$s1 il valore 0x12345678, utilizzando l'istruzione lui.	oni \$01, \$0, 0x5678										
		oni \$01, \$0, 0x5678 Lui \$01,0x1234										
		LUI \$04,0×1234										
		LUI \$04,0×1234										
		LUI \$01,0×1234										
		LUI \$04,0×1234										
		LUI \$04,0×1234										
		LUI \$04,0×1234										
		LUI \$04,0×1234										
		LUI \$04,0×1234										
		201 \$04,0×1234										
		LUI \$04,0×1234										
		201 \$04,0×1234										
		LUI \$04,0×1234										

Risposte corrette

1	2	3	4	5	6	7	8	9	10
1024	A	A	A	256	A	A	A	A	

Domanda 10

lui \$s1, 0x1234 ori \$s1, \$s1, 0x5678 Nome, cognome, matricola

Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale - Tempo: 40 minuti.

11 Si consideri un processore connesso ad una memoria da 64KB e dotato di una cache direct mapped da 32 linee, ciascuna da 16 byte. Assumendo che inizialmente le 32 linee contengano i primi 32 blocchi di memoria (quindi la linea 0 contiene il blocco 0, la linea 1 il blocco 1, e così via), si determini quali dei seguenti 12 accessi in memoria da parte del processore provocano un hit (H), e quali un miss (M), completando la tabella seguente.


Indirizzo	Blocco (riportarlo anche in forma binaria)	Numero di linea	H/M
0100 0000 0011 0011	1027 - 0100 000 0011	3	
1010 1000 1000 0011	8+ 128+ 512 + 2043	&	Μ
0000 0000 0101 0100	5	5	н
0000 1000 1001 1000	5+12%	9	M
0000 0100 0111 1010	7.1	7	М
0000 0100 0010 0101			
0101 0000 1111 0110			
0000 1000 1001 1111			
0000 0000 1000 1100			
0000 0011 0011 0100			
0000 0011 0011 0110			
1010 1000 1000 0110			


MEM. 64 KB -> 2 BIT

32 LINEE do 16 BYTE

2 BIT

- CODIFICA BLOCCO m 12 BIT





	14	5	Si des	criva	ano l	e prii	ncipal	li cara	atteri	stiche	delle	mem	orie d	linam	che,	eviden	ziano	do var	ntagg	i e sva	ntag	gi risp	etto a	ille me	morie	di							
		ľ	ipo s	atico	٠.																												
											10	ı																					
-											V	2da	1/1	١.																			
												- 1- 0		_																			
-																																	
-																																	
-																																	
-																																	
-																																	
																											_						
																			_														

Esercizio di programmazione

sino a 12 punti – è possibile consultare solamente il foglio consegnato con l'instruction set MIPS - tempo: 60 minuti

Il cifrario di Vigenère cifra un testo in chiaro utilizzando una parola chiave, chiamata verme. Sia N la lunghezza del verme: il carattere che si trova in posizione i-esima del verme è associato ai caratteri del testo in chiaro che si trovano in posizione i + k * N, dove k è un numero naturale. Ad esempio, se il verme è "mips", con N = 4:

- 'm' (i = 0) è associata ai caratteri del testo in chiaro in posizione 0, 4, 8, 12, 16, ...
- 'i' (i = 1) è associata ai caratteri del testo in chiaro in posizione 1, 5, 9, 13, 17, ...
- 'p' (i = 2) è associata ai caratteri del testo in chiaro in posizione 2, 6, 10, 14, 18, ...
- 's' (i = 3) è associata ai caratteri del testo in chiaro in posizione 3, 7, 11, 15, 19 ...

Si assuma che il testo in chiaro e il verme contengano solamente lettere minuscole

Ciascuna lettera minuscola del testo in chiaro è cifrata aggiungendo il numero ordinale della lettera corrispondente del verme (a = 0, b = 1, c = 2, ..., z = 25).
Nell'esempio precedente, alle lettere del testo in chiaro in posizione 0, 4, 8, 12, 16, ... è aggiunto 12 perché la

lettera 'm' si trova in posizione 12 (cominciando a contare da 0) nell'alfabeto, alle lettere del testo in chiaro in posizione 1, 5, 9, 13, 17, ... è aggiunto 8 perché la lettera 'i' si trova in posizione 8. La lettera ottenuta con questa addizione corrisponde alla lettera cifrata; se si supera la lettera 'z' occorre ricominciare dalla 'a'.

Esempio

testo in chiaro: "calcolatorielettronici"

verme: "mips" testo cifrato: "oiauatplazxwxmildwcaoq"

Si scriva una procedura cifrarioVigenere che cifra un testo in chiaro secondo il cifrario di Vigenère. La

- l'indirizzo della stringa contenente il testo in chiaro
- l'indirizzo della stringa contenente il verme
- la lunghezza del verme
- l'indirizzo della stringa (non inizializzata) che conterrà il testo cifrato.

La procedura salva il testo cifrato in memoria e restituisce il numero di lettere cifrate.

Di seguito un esempio di programma chiamante:

```
.data
testoInChiaro: .asciiz "calcolatorielettronici" verme: .ascii "mips"
testoCifrato:
                   .space 23
             .globl main
              ent main.
main:
             [...]
             la $a0, testoInChiaro
             la $a1, verme
             li $a2, LEN
             la $a3, testoCifrato
             jal cifrarioVigenere
             [...]
             jr $ra
```

Nell'esempio, la procedura restituisce 22.

.end main