Nome, o	cognome, matricola		
---------	--------------------	--	--

Calcolatori Elettronici (12AGA) - esame del 20.9.2019 - A

Domande a risposta chiusa (è necessario rispondere correttamente ad almeno 6 domande).

Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

!!!! Attenzione: il compito è su 2 facciate !!!!

1	Si consideri un Multiplexer 16:1. Da quanti Multiplexer 2:1 sarà costituito in caso di realizzazione con il metodo della connessione in cascata?		
_			T . T
2	Che cosa contiene la Interrupt Vector Table?	Le priorità dei vari interrupt	A
		Gli indici delle periferiche associate ai vari interrupt Gli indirizzi delle periferiche associate ai vari interrupt	B
		Gli indirizzi dene perneriche associate ai vari interrupt Gli indirizzi di partenza delle procedure di servizio dei vari interrupt	D
		On munizzi di partenza dene procedure di servizio dei vari interrupi	וטן
3	Si consideri un sistema a processore che adotta	2 ¹⁸ byte	A
	l'architettura isolated I/O. Se il processore ha uno	2^{18} byte + 3Kbyte	В
	spazio di indirizzamento di 2 ¹⁸ byte e il sistema	2^{18} byte – 3Kbyte	С
	prevede uno spazio di indirizzamento per le	2 ¹⁹ byte	D
	periferiche pari a 3Kbyte, quale sarà la dimensione massima della memoria indirizzabile dal sistema?		
	massima della memoria indirizzabile dai sistema?		
4	Si consideri il meccanismo della Memoria Virtuale:	L'elenco delle pagine presenti in memoria principale	A
	che cosa contiene il TLB?	Le ultime pagine di memoria accedute	В
		L'elenco delle pagine accessibili da parte del processo in corso di	C
		esecuzione	
		Le ultime entry della MAT accedute	D
5	Quanti sono i segnali di ingresso/uscita dell'arbitro	2	A
)	del bus in un sistema composto da 6 unità master	3	В
	che usa la tecnica del daisy chaining?	6	C
		8	D
6	Si consideri una cache con le seguenti caratteristiche · 128 linee da 16 byte · direct mapping · write-through. Assumendo che gli indirizzi emessi dal processore siano su 32 bit, in quale linea è memorizzata la parola con indirizzo esadecimale 2054 A46B?		
7	Quale delle seguenti caratteristiche è tipica di un processore RISC?	Unità di controllo microprogrammata Ampio set di istruzioni Ampio numero di modi di indirizzamento Elevato numero di registri	A B C D

8	Si consideri un'unità di controllo basata sulla micro-programmazione orizzontale. Quale tra le seguenti risorse <u>non</u> appartiene alla sua implementazione?			
		μРС	В	
		Decoder	С	
		Memoria di microcodice	D	
9	Si consideri l'istruzione jr \$s0; a quale dei tipi a fianco appartiene?	R-type	A	
	The opposite of the opposite o	I-type	В	
		J-type	С	
		Nessuno dei precedenti	D	
Г	0 Si scriva un frammento di codice in Assembler			
	MIPS che, data una variabile con segno su 32 bit VAR1, esegua l'inversione del suo valore (ossia ne cambi il segno) e lo memorizzi nella variabile VAR2.			

Risposte corrette

1	2	3	4	5	6	7	8	9	10
15	D	A	D	В	70	D	С	A	

	Compito A				
	Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale - Tempo: 40 minuti.				
11	Si disegni lo schema di connessione tra CPU, Interrupt Controller e dispositivi periferici, riportando i principali segnali di interconnessione. Si descrivano le operazioni eseguite da una CPU a partire dal momento in cui un dispositivo periferico esterno manda un segnale di richiesta di interrupt e sino al momento in cui inizia l'esecuzione della Interrupt Service Routine corrispondente a tale richiesta.				
10					
12	Si scrivano le microistruzioni (inclusive della fase di fetch) eseguite da un processore avente l'architettura in figura durante l'esecuzione dell'istruzione LW \$R2, 0(\$R3). Tale istruzione legge la parola di memoria all'indirizzo contenuto in R3 e ne copia il valore in R2.				
	PC MAR MDR Subject of the state				

Nome, cognome, matricola

13	Si progetti un circuito combinatorio minimo avente 4 ingressi a, b, c e d e un'uscita u che va a 1 se e solo se è vera l'espressione (a=c) OR (b=d). Nella risposta si richiede di riportare 1. La tavola di verità 2. La mappa di Karnaugh 3. La relativa copertura 4. Il circuito minimo.
14	Si descriva il funzionamento del meccanismo noto come Memoria Virtuale, evidenziando quali funzioni sono svolte in hardware e
	quali in software.

Nome, Cognome, Matricola:

Esercizio di programmazione

sino a 12 punti – è possibile consultare solamente il foglio consegnato con l'instruction set MIPS - tempo: 60 minuti

Data una sequenza di interi con segno, rappresentati come *word* in memoria, si scriva una procedura **monotono** in grado di determinare la posizione della più lunga sottosequenza non decrescente nel vettore e il numero di elementi che la compongono.

Il vettore su cui la procedura lavora è già inizializzato. La procedura riceve in \$a0 l'indirizzo del vettore e in \$a1 la sua lunghezza, mentre restituisce nel registro \$v0 il numero di elementi della sottosequenza e nel registro \$v1 l'indice del primo elemento di tale sottosequenza.

Si lavori nell'ipotesi per cui esista una singola sottosequenza della dimensione massima.

Esempio (vettore di 12 elementi):

```
vet: .word 15, 64, 9, 2, 4, 5, 9, 1, 294, 52, -4, 5
```

La procedura dovrà fornire (si assuma che gli elementi del vettore abbiano indice variabile tra 0 e 11): \$v0 = 4, \$v1 = 3.

Di seguito un esempio di programma chiamante:

```
.data
                        15, 64, 9, 2, 4, 5, 9, 1, 294, 52, -4, 5
vet:
                  .word
                  .text
                  .globl main
                  .ent main
main:
                 subu $sp, $sp, 4
                 sw $ra, 0($sp)
                 la $a0, vet
                                     # indirizzo di vet
                 li $a1, 12
                                      # dimensione di vet
                 jal monotono
                 lw $ra, 0($sp)
                 addiu $sp, $sp, 4
                 jr $ra
```