
Calcolatori Elettronici (12AGA) - esame del 09.7.2019 - A

Domande a risposta chiusa (è necessario rispondere correttamente ad almeno 6 domande). Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti. !!!! Attenzione: il compito è su 2 facciate !!!!

Si consideri un circuito sequenziale sincrono con 20 ingressi, 50 uscite e 120 stati. Qual è il numero minimo di flip flop necessari per la sua implementazione?



2 Dove è memorizzata la Interrupt Vector Table in un sistema general purpose?

n	All'interno dell'Interrupt Controller	Α	
	All'interno della memoria ROM	Ψ	
	All'interno della memoria RAM	X	
	In memoria secondaria	D	

Si consideri una cache con le seguenti caratteristiche

256 linee da 16 byte

 Meccanismo set associative a 8 vie con sostituzione LRU.

Assumendo che gli indirizzi emessi dal processore siano su 32 bit, qual è la dimensione del campo tag associato a ogni linea?

i	8 bit	Α	
	23 bit	X	
	24 bit	С	
n	25 bit	X	
c			
g			
0			

4 Si considerino i processori RISC: quale delle seguenti affermazioni è vera?

Tutte le istruzioni possono avere un operando memorizzato in una cella di memoria

Tutte le istruzioni possono arce cai e immemoria

In assenza di stalli, tutte le istruzioni richiedono un solo colpo di clock per essere eseguite

Il numero di registri disponibili è inferiore ad un processore CISC Solo le istruzioni di load e store possono accedere alla memoria

della memoria virtuale: quando si verifica il Page

Si consideri un sistema che utilizza il meccanismo Quando la pagina richiesta dal processore non si trova in memoria secondaria Quando la pagina richiesta dal processore non si trova in memoria principale

Quando la pagina richiesta dal processore si trova in memoria principale Quando la pagina richiesta dal processore non si trova in cache

Si scriva l'espressione booleana minimizzata per la funzione nella mappa di Karnaugh rappresentata



0 = a'b + cd

Si consideri un sistema a processore che adotta l'architettura memory-mapped. Se il processore ha uno spazio di indirizzamento di 216 byte e il sistema prevede uno spazio di indirizzamento per le periferiche pari a 2 Kbyte, quale sarà la dimensione massima della memoria indirizzabile dal sistema?


A
3 84
×
D

8	Analizzando le caratteristiche di una memoria				
	RAM di tipo statico, quale delle seguenti affermazioni è vera?	Risulta richiedere meno area di silicio della memoria RAM di tipo	В		
	affermazioni e <u>vera</u> ?	dinamico			
		Risulta essere meno veloce della memoria RAM di tipo dinamico	С		
		È maggiormente soggetta a guasti transitori della memoria RAM di tipo dinamico			
)	Si consideri una memoria RAM che utilizza il codice di parità: quale delle seguenti affermazioni è falsa?	Ogni parola ha un bit aggiuntivo per memorizzare il codice di parità	Α		
		Ogni volta che si legge una parola, si confrontano il bit di parità memorizzato e quello relativo al valore letto	В		
		Se in fase di lettura si rileva una discrepanza tra il codice di parità memorizzato e quello relativo al valore letto, si procede alla correzione del valore letto			
		Ogni volta che si scrive una parola, si calcola il bit di parità del valore che si sta scrivendo, e lo si memorizza nell'apposito bit associato alla parola	D		
10	Si scriva un frammento di codice in Assembly		_		
	MIPS, in cui una variabile di nome VARI, contenuta in memoria, deve essere incrementata di				
	una unità se di valore maggiore di 0,	·			
	implementando il seguente codice C:	BLE \$20, 50, ext			
	if (VAR1 > 0) VAR1++;	ADD: \$10, \$20, 4			
	Si assuma che la variabile memorizzi un intero senza segno.	ADD: \$10, \$20, 4 SW \$10, (VARI4)			
		exit:			
		1, 8,70 10			

LI \$ VO, 10 SYSCALL

Risposte corrette

1	2	3	4	5	6	7	8	9	10
7	C	В	D	В		В	A	C	



Domande a risposta aperta (sino a 5 punti per ogni domanda) – Non è possibile consultare alcun materiale -Tempo: 40 minuti.

Si descrivano i due meccanismi noti come Write-Back e Write-Through per la gestione delle operazioni di scrittura in una cache elencando vantaggi e svantaggi di ciascuno dei due meccanismi.


WRITE BACK:

Consite nel MODIFICATIE un belocco solo in CACHE e von un meriorio principale fino all'eliminosione della tono delle CACHO. Se viene imporsato si controllo il DIRTY-DIT (uno per opin linea), se Hivoto, il belocco conimondente in stato mod coto quinote si opporte il consentino in memoria dimenti vine semplicamente mignorato, mongotibile Con SIGTÉMI MULTIPROCÉSSORE onche re inspormia

demi accessi in memorie. WRITE THROUGH: Unopo i mobilia un bloco

12 Si disegni una memoria composta da 32 Mparole di 16 bit ciascuna, utilizzando moduli da 4Mparole da 8 bit ciascuna.

$$2^{\frac{5}{5}} \cdot 2^{\frac{10}{5}} \cdot 2^{\frac{1}{5}} = 2^{\frac{15}{5}} = 7$$
 16 MODULI



Si descriva il significato dei segnali di RAS e CAS in una memoria di tipo RAM organizzata a matrice. Si descriva inoltre il meccanismo di lettura in modalità page mode, dettagliandone i vantaggi.

Il segude RAS in una CACHE a MATNITE E no else individuo la rigo delle cerca da lepper mediante un DE CODER log = NN-to-NN con N= N MODULI, la teno reale par CAS
mble colone. Il meccommo per cui la numoia é divisa in BloccHI, orsers BAUNE, é det la PAGE MADO. È una dissone logica che shutte la bealité dei réferencente de TIPO GENTIALE per ani é piné prop. Le si acado ad uno cella adiscente ad uno po letto.

14 Si descrivano le principali caratteristiche dei processori di tipo RISC.

in CACHÉ, lo 2 la

men.

o'notomente anche in

permitte di mattrere le consitenza onela

The CACHE diverse met

con di jun processori.

E peute infati un

BIT 01 VACIDITÀ per ogni blocco, 2 dyptivoto mod

e in fore of letture si

do un BUS WATCHING.

aire du non c'é conistençe

procede el mo aggiornamento. Il BIT DI VALIDITA i rethet

Calcolatori Elettronici Pagina 4

ceus adiscente and ma go letto. 14 Si descrivano le principali caratteristiche dei processori di tipo RISC. Cevinte mel mon Sono processori con un munero eleveto di registri MIRETERE il colcolo a discepito di un numa ridatto di 15771VZIANI (232), Jumite 1245 (la but involte some SEMPLICI e REGRANI e ció ngo i la stena), pernette di utilizzar delle UNITA DI CONTROLCO ma di continuo sto MICHO PRO GRANNATO. Le regolorito delle 15TA permette dol CAS. l'utilité belle PIPELINE che pote il CP) cince a 1 in conditioni timoli. (nfine lock Per Instructioni I munera elevata di regiti punette di preleggiore le socialiti più usate entono 1. frequenti ocani in memorio e consequenti buomeni di BOTTLENECK.

Nome, Cognome, Matricola:....

Esercizio di programmazione
sino a 12 punti – tempo: 60 minuti
è possibile consultare solamente il foglio consegnato contenente l'instruction set MIPS
il codice va scritto in stampatello – eventuali operazioni sullo stack vanno adeguatamente commentate

In matematica, la trasposta di una matrice è la matrice ottenuta scambiandone le righe con le colonne. Ad esempio, per una matrice 4x4

$$A = \begin{pmatrix} 126 & -988 & 65 & 52 \\ 7 & 0 & 2 & 643 \\ 66 & 532 & 43 & 9254 \\ 5 & -51 & 4352 & -452 \end{pmatrix} \ A^T = \begin{pmatrix} 126 & 7 & 66 & 5 \\ -988 & 0 & 532 & -51 \\ 65 & 2 & 43 & 4352 \\ 52 & 643 & 9254 & -452 \end{pmatrix}$$

Si scriva una procedura calcolaTrasp in grado di trasformare una matrice quadrata di *word* con segno memorizzata per righe, calcolandone la trasposta e aggiornando i valori memorizzati. La procedura non deve utilizzare altre variabili in memoria.

L'indirizzo della matrice è passato tramite \$a0, mentre il numero di elementi di una riga è passato mediante \$a1. Di seguito un esempio di programma chiamante.

DIM = 4 DIM = 4 .data .word 126, -988, 65, 52 .word 7, 0, 2, 643 .word 66, 532, 43, 9254 .word 5, -51, 4352, -452 matrice: .text .globl main .ent main subu \$sp, \$sp, 4 sw \$ra, (\$sp) la \$a0, matrice li \$a1, DIM main:

jr \$ra

jal calcolaTrasp lw \$ra, (\$sp) addiu \$sp, \$sp, 4