

Nome, cognome, matricola .....

**Calcolatori Elettronici (12AGA) – esame del 09.7.2019 - A****Domande a risposta chiusa** (è necessario rispondere correttamente ad almeno 6 domande).

Non è possibile consultare alcun tipo di materiale. Tempo: 15 minuti.

!!!! Attenzione: il compito è su 2 facciate !!!!


1	Si consideri un circuito sequenziale sincrono con 20 ingressi, 50 uscite e 120 stati. Qual è il numero minimo di flip flop necessari per la sua implementazione?	$\log_2(120) = 7$	
2	Dove è memorizzata la Interrupt Vector Table in un sistema general purpose?	All'interno dell'Interrupt Controller All'interno della memoria ROM All'interno della memoria RAM In memoria secondaria	A <del>B</del> <del>C</del> D
3	Si consideri una cache con le seguenti caratteristiche: • 256 linee da 16 byte • Meccanismo set associative a 8 vie con sostituzione LRU. Assumendo che gli indirizzi emessi dal processore siano su 32 bit, qual è la dimensione del campo tag associato a ogni linea?	8 bit 23 bit 24 bit 25 bit	A <del>B</del> C <del>D</del>
4	Si considerino i processori RISC: quale delle seguenti affermazioni è vera?	Tutte le istruzioni possono avere un operando memorizzato in una cella di memoria In assenza di stalli, tutte le istruzioni richiedono un solo colpo di clock per essere eseguite Il numero di registri disponibili è inferiore ad un processore CISC Solo le istruzioni di load e store possono accedere alla memoria	A B C <del>D</del>
5	Si consideri un sistema che utilizza il meccanismo della memoria virtuale: quando si verifica il Page Fault?	Quando la pagina richiesta dal processore non si trova in memoria secondaria Quando la pagina richiesta dal processore non si trova in memoria principale Quando la pagina richiesta dal processore si trova in memoria principale Quando la pagina richiesta dal processore non si trova in cache	A <del>B</del> C D
6	Si scriva l'espressione booleana minimizzata per la funzione nella mappa di Karnaugh rappresentata qui sotto.	$O = a'b + cd$	
7	Si consideri un sistema a processore che adotta l'architettura memory-mapped. Se il processore ha uno spazio di indirizzamento di $2^{16}$ byte e il sistema prevede uno spazio di indirizzamento per le periferiche pari a 2 Kbyte, quale sarà la dimensione massima della memoria indirizzabile dal sistema?	$2^{16}$ byte + 2 Kbyte $2^{16}$ byte - 2 Kbyte $2^{16}$ byte $2^{15}$ byte	A <del>B</del> <del>C</del> D

8	Analizzando le caratteristiche di una memoria RAM di tipo statico, quale delle seguenti affermazioni è <u>vera</u> ?	Risulta essere più veloce della memoria RAM di tipo dinamico	<input checked="" type="checkbox"/>
		Risulta richiedere meno area di silicio della memoria RAM di tipo dinamico	B
		Risulta essere meno veloce della memoria RAM di tipo dinamico	C
		È maggiormente soggetta a guasti transitori della memoria RAM di tipo dinamico	D
9	Si consideri una memoria RAM che utilizza il codice di parità: quale delle seguenti affermazioni è <u>falsa</u> ?	Ogni parola ha un bit aggiuntivo per memorizzare il codice di parità	A
		Ogni volta che si legge una parola, si confrontano il bit di parità memorizzato e quello relativo al valore letto	B
		Se in fase di lettura si rileva una discrepanza tra il codice di parità memorizzato e quello relativo al valore letto, si procede alla correzione del valore letto	<input checked="" type="checkbox"/>
		Ogni volta che si scrive una parola, si calcola il bit di parità del valore che si sta scrivendo, e lo si memorizza nell'apposito bit associato alla parola	D
10	<p>Si scriva un frammento di codice in Assembly MIPS, in cui una variabile di nome VARI, contenuta in memoria, deve essere incrementata di una unità se di valore maggiore di 0, implementando il seguente codice C:</p> <pre>if (VARI &gt; 0) VARI++;</pre> <p>Si assuma che la variabile memorizzi un intero senza segno.</p>	<pre> LW \$t0, (VARI) BLE \$t0, \$0, exit ADDI \$t0, \$t0, 1 SW \$t0, (VARI) exit: LI \$v0, 10 syscall </pre>	

Risposte corrette

1	2	3	4	5	6	7	8	9	10
7	C	B	D	B		B	A	C	

Domanda 6



**Compito A**

**Domande a risposta aperta** (sino a 5 punti per ogni domanda) - Non è possibile consultare alcun materiale -  
Tempo: 40 minuti.

- 11 Si descrivano i due meccanismi noti come *Write-Back* e *Write-Through* per la gestione delle operazioni di scrittura in una cache, elencando vantaggi e svantaggi di ciascuno dei due meccanismi.

**WRITE BACK:**


Consiste nel MODIFICARE un blocco solo in CACHE e non in memoria principale fino all'eliminazione dello stesso dalle CACHE. Se viene impiegato si controlla il DIRTY-BIT (uno per ogni linea), e attivato, il blocco corrispondente è stato modificato quindi si aggiorna il corrispettivo in memoria, altrimenti viene semplicemente rimpiazzato. Incompatibile con SISTEMI MULTIPROCESSORE anche se si possiede alcuni accessi in memoria.

**WRITE THROUGH:** Quando si modifica un blocco in CACHE, lo si fa

- 12 Si disegni una memoria composta da 32 Mparole di 16 bit ciascuna, utilizzando moduli da 4Mparole da 8 bit ciascuna.

$$2^5 \cdot 2^{20} \cdot 2^4 = 2^{29} \Rightarrow 16 \text{ MODULI}$$

$$2^2 \cdot 2^{20} \cdot 2^3 = 2^{25}$$



direttamente anche in mem. princ, questo permette di mantenere la consistenza anche tra CACHE diverse nel caso di più PROCESSORI. È presente infatti un BIT DI VALIDITÀ per ogni blocco, e attivato vuol dire che non c'è consistenza e in fase di lettura si procede al suo aggiornamento. Il BIT DI VALIDITÀ è settato da un BUS WATCHING.

- 13 Si descriva il significato dei segnali di RAS e CAS in una memoria di tipo RAM organizzata a matrice. Si descriva inoltre il meccanismo di lettura in modalità *page mode*, dettagliandone i vantaggi.

Il segnale RAS in una CACHE a MATRICE è ciò che individua la riga della CELLA da leggere mediante un DECODER  $\log_2 N \rightarrow \log_2 N$ , con  $N = \text{n° MODULI}$ , lo stesso vale per CAS sulle colonne. Il meccanismo per cui la memoria è divisa in BLOCCHI, ovvero PAGINE, è detta PAGE MODE. È una divisione logica che sfrutta la località dei riferimenti di TIPO SPAZIALE per cui è più prob. che si acceda ad una CELLA adiacente ad una già letta.

- 14 Si descrivano le principali caratteristiche dei processori di tipo RISC.

14

Si descrivono le principali caratteristiche dei processori di tipo RISC.

Sono processori con un numero elevato di registri e discreto di un numero ridotto di ISTRUZIONI ( $< 32$ ), che inoltre sono SEMPLICI e REGOLARI e ciò permette di utilizzare delle UNITÀ DI CONTROLLO SEMPLICI, anche ADATE e non per forza MICROPROGRAMMATE. La regolarità delle ISTR. permette l'utilizzo delle PIPELINE che porta il CPI circa a 1 in condizioni ottimali. Infine il numero elevato di registri permette di

"preleppare" le variabili più usate evitando frequenti accessi in memoria e conseguenti fenomeni di BOTTLENECK.

CELLA adiacente

ed una già letta.

Come nel non  
RIPETERE il calcolo

Inoltre RAS (la  
riga e la stessa),  
ma di continue solo  
dal CAS.

Per Instructions.

Nome, Cognome, Matricola:.....

## Esercizio di programmazione

sino a 12 punti – tempo: 60 minuti

è possibile consultare solamente il foglio consegnato contenente l'Instruction Set MIPS  
il codice va scritto in stampatello – eventuali operazioni sullo stack vanno adeguatamente commentate

In matematica, la trasposta di una matrice è la matrice ottenuta scambiandone le righe con le colonne.  
Ad esempio, per una matrice 4x4

$$A = \begin{pmatrix} 126 & -988 & 65 & 52 \\ 7 & 0 & 2 & 643 \\ 66 & 532 & 43 & 9254 \\ 5 & -51 & 4352 & -452 \end{pmatrix} \quad A^T = \begin{pmatrix} 126 & 7 & 66 & 5 \\ -988 & 0 & 532 & -51 \\ 65 & 2 & 43 & 4352 \\ 52 & 643 & 9254 & -452 \end{pmatrix}$$

Si scriva una procedura `calcolaTrasp` in grado di trasformare una matrice quadrata di *word* con segno memorizzata per righe, calcolandone la trasposta e aggiornando i valori memorizzati. La procedura non deve utilizzare altre variabili in memoria.

L'indirizzo della matrice è passato tramite `$a0`, mentre il numero di elementi di una riga è passato mediante `$a1`. Di seguito un esempio di programma chiamante.

```
matrice:          DIM = 4
                  .data
                  .word 126, -988, 65, 52
                  .word 7, 0, 2, 643
                  .word 66, 532, 43, 9254
                  .word 5, -51, 4352, -452
                  .text

                  .globl main
                  .ent main

main:             subu $sp, $sp, 4
                  sw $ra, ($sp)
                  la $a0, matrice
                  li $a1, DIM
                  jal calcolaTrasp
                  lw $ra, ($sp)
                  addiu $sp, $sp, 4
                  jr $ra
```