
ANÁLISE DE CIRCUITOS SEQÜENCIAIS BÁSICOS


Objetivos


- Identificar e fazer a análise de circuitos seqüenciais.
- Identificar e usar os "latches" e os "flip-flops".



Circuito combinacional típico.


"LATCH" RS






(**a**)

	Entradas		Saídas			
	R	S	Ō	Ō		
	0	0	Não	muda	Indeterminado "latch"	
Região 🚤	0	1	1	0	Iditii	
de operação	1	0	0	1	_	
	1	1	0	0	Erro lógico	
	Ev	, itar			iogico	
		(c)				





Instabilidade no "latch" RS.






Diagrama no tempo do "latch" RS.







Não muda
Indeterminado
- latch-


"LATCH" RS SÍNCRONO


Portas de






Entr	adas		Saíd	las	
"Enable"	R	S	Ō	ō	
0	Х	χ	Não 1	muda	→ Bloqueio - "Latch"
1	0	0	Não 1	muda	→ Indeterminado
1	0	1	1	0	
1	1	0	0	1	
1	1	1	1	1	





"Latch RS" Síncrono. (a) Circuito; (b) Símbolo; (c) Tabela de combinações; (d) Diagrama no tempo; (e) Sugestão para simulação.

"Latch" RS com entradas diretas



	En	tradas	S	aídas			
	"Enable"	"Set"	"Reset"	R	S	Ō	ō
	1	1	1	0	0	Não	muda
Liberado —	1	1	1	0	1	1	0
	1	1	1	1	0	0	1
	1	1	1	1	1	1	1
Bloqueio –	0		1	Х	Χ	1	0
Producto	0	1		Х	Χ	0	1

(d)


"Reset" "Enable"


(e)

"Latch RS" Síncrono com entradas diretas (a) Circuito; (b) Símbolo; (c) Diagrama no tempo; (d) Tabela de combinações; (e) Sugestão para simulação.


"LATCH" D

			"Reset"		"Reset"	
"Enable"	D	Q	ן י	— o		.0
0	χ	Não muda		·		•
1	1	1	"Enable" — C		"Enable" — C	
1	0	0				
	(Ъ)			−ō	<u>P</u> "Set"	Ō
			(c)		(d)	







"FLIP-FLOP" D




"Clock"	D	O.
+	1	1
\	0	0
1	χ	Não muda
0	χ	Não muda
U	Х	Não muda


(P)








"FLIP-FLOP" JK "EDGE-TRIGGERED"




Entra	adas	Saídas				Saída	
Jn	Kn	Q _{n+1}		⊣ J	0		$J_{n_f} K_n e Q_n$
0	0	Q _n	← Não muda	"Cll-"			□ • • • • • • • • • • • • • • • • • • •
0	1	0		"Clock"			* *
1	0	<u>1</u>					"Clock"
1	1	Q _n	← Complementa		<u>_</u>		, <u>Î</u> Î.
				n	Ų		$t_n \longrightarrow t_{n+1}$
	(Ъ)				(c)		(d)



"Flip-Flop" JK. (a) Circuito; (b) Tabela de combinações; (c) Símbolo; (d) Entradas na transição; (e) Diagrama no tempo.

"FLIP-FLOP" JK "Master-Slave"



PARÂMETROS NO TEMPO

1º) Tempo "set-up" (estabilização) - t_e

Intervalo de tempo mínimo, antes da transição do "clock" ou "enable", durante o qual as entradas, tais como, R, S, D, J ou K, devem permanecer estáveis.

Intervalo de tempo mínimo, após a transição do "clock" ou "enable", durante o qual as entradas, tais como, R, S, D, J ou K, devem permanecer estáveis. Seu valor é de pulso (tw)

Largura de pulso "clock" para operação confiável do "flip-flop". Existe a largura mínima para nível 1 denominada de $t_w(H)$ e a largura mínima para nível 0 denominada de $t_w(L)$.

4º) Freqüência máxima de operação

Freqüência máxima que pode ser aplicada à entrada "clock" para garantir uma operação correta do "flip-flop".

5º) Atraso ("delay") de propagação

Tempo decorrido desde o instante de uma transição conveniente do "clock" até uma eventual mudança na saída. Denominado $t_{\rm PLH}$ quando o "flip-flop" opera na subida do "clock" e denominado $t_{\rm PHL}$ quando o "flip-flop" opera na descida do "clock".


6º) Largura dos pulsos nas entradas diretas Larguras mínimas, para níveis alto e baixo, nas entradas diretas "reset" e "set" para forçar, respectivamente, uma saída 0 ou 1.

7º) Transição na entrada "clock"


Os tempos de subida e descida do sinal "clock" devem ser pequenos para uma operação correta do "flip-flop".


CIRCUITOS INTEGRADOS

Quatro "latches" tipo D: 7475, 74L75, 74LS75, 74C75, 74HC/HCT75




D	C	Ō	Ō
0	1	0	1
1	1	1	0
Х	0	Não	muda
		(b)	






Aplicação com 74LS75.

Duplo "flip-flop" D: 74LS74, 74HC/HCT74



POS = transição positiva de "clk"

(P)



Duplo "flip-flop" JK "edge-triggered": 7476, 74LS76, 74C76, 74HC/HCT76


1 1CLK	1K 15	ò
² 1PRE	10 15	į
3 1CLR	10 🖽	ļ
4 1 J	GND 13	5
5 VCC	2K 12	2
<u> </u>	20 🗓	_
⁷ ₀ 2PRE	2Ō 🏴)
≗ 2CLR	2 J a	-

(a)

PRE	CLR	CLK	J	К	Q	Ō
0	1	χ	χ	χ	1	0
1	0	Х	χ	Х	0	1
0	0	Х	χ	Х	1	1
1	1	NEG	0	0	Não n	nuda
1	1	NEG	1	0	1	0
1	1	NEG	0	1	0	1
1	1	NEG	1	1	Inv	erte

NEG = transição negativa de "clk"

(P)



Duplo "flip-flop" JK "edge-triggered" com "Clear" e "Preset": 74LS112,74F112,74LVC112

	VCC	<u>16</u>			
2 1K 3 1I	1CLR	<u> 15</u>			
	2CLR	<u> 14</u>			
4 1PRE 5 10	2 <u>CLK</u> <	<u>13</u>			
170	2K	12			
<u> </u>	2 J	<u>11</u>			
~ 10 Z 20	2PRE	<u>10</u>			
8 GND	20	9			
		•			
(a)					

PRE	CLR	CLK	J	ĸ	o ō	
0	1	χ	Х	χ	1 0	
1	0	Х	χ	χ	0 1	
0	0	Х	χ	Х	1 1	
1	1	NEG	0	0	Não muda	
1	1	NEG	1	0	1 0	
1	1	NEG	0	1	0 1	
1	1	NEG	1	1	Inverte	
1	1	0	χ	Х	Não muda	

NEG = transição negativa de "clk"

(b)

Duplo "flip-flop" JK "edge-triggered": 74LS109, 74HC/HCT109, 74F109

_							
1	1CLR	VCC	<u>16</u>				
2	1J	1CLR	<u>15</u>				
2 3 4	1K	2J	<u>14</u>				
4	1CLK	2K	<u>13</u>				
<u>5</u>	1PRE	2CLK <	12				
6	10	2PRE	<u>11</u>				
<u>7</u> 。	20	20	10				
8	GND	2Ō	9_				
(a)							

PRE	CLR	CLK	J	К	o ō	
0	1	χ	Х	χ	1 0	
1	0	Х	χ	χ	0 1	
0	0	Х	χ	Х	1 1	
1	1	POS	0	0	Não muda	
1	1	POS	1	0	0 1	
1	1	POS	0	1	1 0	
1	1	POS	1	1	Inverte	
1	1	0	Х	Х	Não muda	

POS = transição positiva de "Clk"

(**b**)

Seis "flip-flops" D: 74LS174, 74HC/HCT174

¹ 1CLK	VCC 10	6
² 10	6Q <u>1</u>	5
3 1D	6D 14	4
4 2D	5D 🗓	3
<u>5</u> 20	50 ¹	_
<u>6</u> 3D	4D 11	1
7 30	4Q ¹¹	0
8 GND	CLK 🔩	_
(a))	

Clear	CLK	D	Ō	Ō
0	Х	Х	0	1
1	POS	1	1	0
1	POS	0	0	1
1	0	Х	Não muda	

POS = transição positiva de "clk"

(P)