



Escuela de Ingeniería Electrónica
Verificación Funcional de Circuitos Integrados

Proyecto I: Test Plan.

Luis Diego Garcia Rojas – 2020124283
Cristhian Lezcano Fernández – 2018111011

Índice

1. Descripción del Dispositivo.	2
1.1. Señales e Interfaces Principales.	2
1.2. Formato del paquete	2
2. Escenarios.	3
2.1. Casos Generales	3
2.2. Casos de Esquina	3
3. Aleatorización	4
4. Plan de Pruebas	5
5. Diagramas	6
5.1. Módulos del sistema	6
5.2. Señales de la interfaz	7
5.3. Formato del paquete	7

1 Descripción del Dispositivo.

El dispositivo es un bus de comunicación serial compartido al que se conectan varios dispositivos, y su función es enrutar paquetes de datos entre ellos. Como la línea de datos es común a todos, solo uno puede transmitir a la vez, y el turno se reparte de forma rotativa. Este arbitraje no es centralizado: cada dispositivo lleva su propio registro del turno actual y todos se mantienen sincronizados mediante una línea de control que indica el cambio de turno, de modo que el acceso se reparte de forma equitativa sin que exista un árbitro único.

Todas las interfaces escuchan siempre la línea, así que reciben todos los paquetes que circulan y luego deciden si les corresponde según el campo de dirección del paquete.

Las FIFOs no forman parte del dispositivo bajo prueba: cada dispositivo tiene una FIFO de salida con los paquetes pendientes por transmitir y una de entrada con los recibidos, y ambas serán emuladas y descritas a nivel de software dentro del ambiente de verificación.

1.1 Señales e Interfaces Principales.

Las direcciones de las señales se describen desde el punto de vista del DUT. Conviene aclarar que **push** y **pop** están nombradas respecto de las FIFOs del dispositivo y no respecto del bus, por lo que ambas son salidas del DUT.

- **Señales de control:**

clk, reset: La señal reset debe de limpiar toda la información de los dispositivos.

- **Señales de Solicitud:**

pdng (entrada): Señal que indica que un dispositivo tiene una transacción pendiente por enviar.

pop (salida): Pulso con el que el bus extrae un paquete de la FIFO de salida del dispositivo transmisor.

push (salida): Pulso con el que el bus deposita un paquete recibido en la FIFO de entrada del dispositivo destino.

- **Buses de datos:**

D_pop (entrada): Paquete que el dispositivo transmisor entrega al bus.

D_push (salida): Paquete que el bus entrega al dispositivo receptor.

1.2 Formato del paquete

Los 8 bits más significativos son la dirección de destino y el resto es el contenido, sin importar si el paquete es de 16, 32 o 64 bits. Solo cambia el espacio disponible para el contenido: 8, 24 o 56 bits respectivamente.

La dirección se interpreta de tres formas: si coincide con el identificador de un dispositivo, solo ese lo acepta; si es el identificador de difusión (255 por defecto), lo aceptan todos; y si no corresponde a ninguno, el paquete recorre el bus completo y todos lo descartan. Esto último importa para la verificación, porque la dirección se evalúa después de recibir el paquete entero, así que un mensaje mal direccionado sí consume tiempo de bus.

2 Escenarios.

2.1 Casos Generales

- **Transmisión Simple:**
Envío de un paquete válido de un dispositivo origen a un dispositivo destino específico, verificando que el retardo y los datos coincidan en el Scoreboard.
- **Tráfico secuencial:**
Verificar que los dispositivos puedan enviar paquetes en turnos, sin que ninguno interfiera con la transmisión de otro.
- **Transmisión Broadcast:**
Envío de un paquete utilizando el identificador de broadcast para verificar que el mensaje se replique a todos los dispositivos conectados.
- **Eventos de reset:**
Se debe verificar que el dispositivo tenga un funcionamiento adecuado para reiniciarse en cuanto se active la señal, incluyendo el caso en que el reset ocurra en medio de una transmisión en curso.
- **Anchos de paquete:**
Envío de paquetes de 16, 32 y 64 bits, verificando que el contenido se preserve íntegro en los tres casos y que la dirección se interprete correctamente en los 8 bits más significativos.

2.2 Casos de Esquina

- **Acceso simultáneo de múltiples dispositivos:**
Ocurre cuando varios dispositivos intentan acceder al bus a la vez, por lo que se debe verificar que el arbitraje resuelva la contención sin perder paquetes y que todos los transmisores obtengan el bus.
- **Mensajes con errores de ruteo:**
Envío de paquetes hacia direcciones de dispositivos que no existen en el sistema. Se debe verificar que ningún dispositivo acepte el paquete, que el bus quede liberado y que las transacciones posteriores se completen normalmente.
- **Saturación de FIFOs:**
Dirigir tráfico continuo desde varios transmisores hacia un mismo destino para llenar su FIFO de entrada. Como las FIFOs son emuladas por software, el ambiente es el que detecta la condición y define el comportamiento ante ella.
- **FIFO de salida vacía:**
Verificar que un dispositivo sin paquetes pendientes ceda su turno sin transmitir y que la rotación continúe con normalidad entre los demás.
- **Inanición de dispositivos:**
Verificar que ningún dispositivo quede sin acceder al bus, incluso cuando otro genere la mayor parte del tráfico.
- **Cambio de turno durante una transmisión:**
Verificar el comportamiento del sistema cuando la señal de cambio de turno se activa mientras una transmisión está a medio camino, ya que es la condición en la que los registros de turno de cada dispositivo podrían quedar desalineados entre sí.

3 Aleatorización

La aleatorización es un aspecto primordial para verificar el funcionamiento correcto del DUT, en este caso se aleatorizaran varias variables para verificar el comportamiento del sistema cuando se le aplican diferentes valores o condiciones de prueba.

- **Número de transacciones:**

Aleatorizar cuántos mensajes envía cada objeto para así poder forzar que un dispositivo envíe el 90 % del tráfico mientras los demás envían poco y así probar cuellos de botella.

- **Datos transmitidos:**

Los datos que pasan a través del bus serán aleatorios para simular diferentes escenarios de comunicación.

- **Dispositivo que inicia la comunicación:**

Aleatorizar cuál de los dispositivos o en estos casos, cual de las FIFOs inicia la comunicación para asegurar que todos los dispositivos puedan interactuar adecuadamente.

- **Dirección de destino:**

Aleatorizar hacia cuál dispositivo va dirigido cada paquete, pudiendo además cargar la distribución hacia un mismo receptor para ver cómo responde cuando le llega tráfico de todos lados a la vez.

- **Identificador de broadcast:**

Aleatorizar cada cuánto se envía un paquete en modo difusión en lugar de dirigirlo a un solo destino, dejando ese porcentaje configurable desde el test para poder mezclar ambos tipos de tráfico en distintas proporciones.

- **Mensajes con error de direccionamiento:**

Aleatorizar el envío de paquetes hacia direcciones que no existen en el sistema, también con un porcentaje configurable, para poder correr tanto pruebas limpias como pruebas donde se busca ver que el bus no se bloquee.

- **Largo de los paquetes:**

Restringir la aleatorización estrictamente a los tamaños soportados que son de 16, 32 o 64 bits.

- **Tiempo de acceso al bus:**

Aleatorizar el tiempo en que los dispositivos solicitan acceso al bus para simular contenciones y tiempos de espera variables.

- **Tiempos de envío:**

Aleatorizar la cantidad de ciclos de reloj entre la generación de un paquete y el siguiente.

4 Plan de Pruebas

ID	Objetivo	Configuración	Criterio de aprobación
TP-01	Reset del sistema	Reset activo al inicio y luego en medio de una transmisión en curso.	Todas las interfaces vuelven a un estado conocido, el bus queda disponible y no se reportan paquetes espurios.
TP-02	Transmisión simple	Un transmisor, un receptor, una transacción, paquete de 32 bits.	El contenido recibido coincide con el enviado y llega únicamente al destino indicado.
TP-03	Anchos de paquete	Transacciones de 16, 32 y 64 bits.	El contenido se preserva íntegro en los tres anchos y la dirección se interpreta correctamente en los 8 bits más significativos.
TP-04	Tráfico secuencial	Cada dispositivo transmite por turnos, sin solicitudes simultáneas.	Todos los paquetes llegan y se conserva el orden entre cada par origen-destino.
TP-05	Cobertura origen-destino	Aleatorización uniforme del origen y del destino sobre todos los dispositivos.	Todos los cruces origen-destino quedan cubiertos, sin discrepancias en el <i>scoreboard</i> .
TP-06	Transmisión broadcast	Transacciones dirigidas al identificador de difusión.	Todos los dispositivos reciben una copia del paquete.
TP-07	Mezcla unicast y broadcast	Distribución ponderada entre ambos tipos de tráfico.	No hay pérdida ni duplicación de paquetes de ninguno de los dos tipos.
TP-08	Acceso simultáneo	Todos los dispositivos solicitan el bus en el mismo ciclo.	La contención se resuelve sin perder paquetes y todos los transmisores obtienen el bus.
TP-09	Direcciones inválidas	Transacciones dirigidas a direcciones que no corresponden a ningún dispositivo del sistema.	Ningún dispositivo acepta el paquete, el bus queda liberado y las transacciones posteriores se completan con normalidad.
TP-10	Saturación de FIFO	Varios transmisores dirigen tráfico continuo a un mismo destino, con FIFO emulada de profundidad reducida.	El ambiente detecta la condición de FIFO llena y actúa según el comportamiento definido, sin paquetes corruptos.
TP-11	FIFO de salida vacía	Un dispositivo sin paquetes pendientes durante su turno.	El turno se cede sin transmitir y la rotación continúa con normalidad entre los demás dispositivos.

ID	Objetivo	Configuración	Criterio de aprobación
TP-12	Tráfico desbalanceado	Un dispositivo genera el 90 % de las transacciones y el resto genera tráfico mínimo.	Ningún dispositivo queda sin transmitir y el retardo máximo se mantiene acotado.
TP-13	Cambio de turno en transmisión	Cambio de turno provocado mientras una transmisión está a medio camino.	Los registros de turno permanecen alineados entre dispositivos y no se pierden paquetes.
TP-14	Tiempos de envío variables	Retardo aleatorio entre paquetes consecutivos, desde ráfagas continuas hasta envíos dispersos.	El dispositivo opera correctamente tanto en régimen saturado como en régimen disperso.
TP-15	Regresión aleatoria	Todas las variables aleatorizadas de forma simultánea, ejecutando varias semillas distintas.	Cero discrepancias en el <i>scoreboard</i> y cobertura funcional por encima de la meta establecida.

Cuadro 1: Plan de pruebas del Proyecto 1.

5 Diagramas

Esta sección presenta los diagramas que describen la estructura del dispositivo bajo prueba, las señales que lo comunican con cada dispositivo y el formato de los paquetes que circulan por el bus.

5.1 Módulos del sistema

La Figura 1 muestra la organización general del sistema. Cada dispositivo se conecta al bus a través de su propia interfaz, y todas las interfaces comparten una única línea serial. Las FIFOs se dibujan por fuera del recuadro del DUT porque no forman parte del dispositivo bajo prueba: son emuladas por software dentro del ambiente de verificación.




Figura 1: Módulos del sistema y su conexión al bus serial compartido.

5.2 Señales de la interfaz

La Figura 2 detalla las señales que cruzan entre un dispositivo y su interfaz. El sentido de las flechas refleja lo descrito en la Sección 1: `pndng` y `D_pop` son entradas al DUT, mientras que `pop`, `push` y `D_push` son salidas. Del lado derecho, la conexión al bus es bidireccional porque la misma línea se utiliza para transmitir durante el turno del dispositivo y para recibir el resto del tiempo.




Figura 2: Señales de comunicación entre el dispositivo y el bus.

5.3 Formato del paquete

La Figura 3 ilustra la distribución de campos del paquete para los tres anchos soportados. El campo de destino ocupa siempre los 8 bits más significativos, de modo que al aumentar el ancho del paquete lo único que crece es el espacio disponible para el contenido.




Figura 3: Formato del paquete de comunicación según el ancho configurado.