



## Práctica 8. Memorias del Procesador.

Nombre: Flores Castro Luis Antonio.

Arquitectura de Computadoras.

Profesora: Vega García Nayeli.

#### Calculo del tamaño de buses y direcciones de la Memoria de datos.

#### Se tiene

 $m \times n = 4096$  bytes.

Donde n se obtiene del set de instrucciones (literal de 16 bits)

n = tamaño de palabra = 16 bits

Ahora m = número de palabras

1 byte = 8 bits

(4096 bytes)(8 bits) = 32768

Despejando m, se tiene:

$$2^m x n = 4096 \ bytes$$

$$\mathsf{m} = \log_2(\frac{32768}{n})$$

$$\mathsf{m} = \log_2(\frac{32768}{16})$$

$$\mathsf{m} = \log_2(2048)$$

m = 11 bits

#### Código VHDL de Memoria de Datos.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC unsigned.ALL;
4. use IEEE.STD LOGIC arith.ALL;
6. entity datamemory is
7.
           generic(n: integer:=16;
8.
                   m: integer:=11);
           Port(dir:in STD LOGIC VECTOR(m-1 downto 0);
9.
10.
                dataIn: in STD LOGIC VECTOR(n-1 downto 0);
11.
                WD, clk: STD LOGIC;
12.
                dataOut: out STD LOGIC VECTOR(n-1 downto 0));
13.
        end datamemory;
14.
15.
        architecture Behavioral of datamemory is
        type mem is array (0 to (2**m)-1) of std logic vector(n-
  1 downto 0);
17.
        signal aux :mem;
18.
19.
       begin
20.
       process (clk)
21.
       begin
22.
                if(rising edge(clk))then
23.
                         if (WD='1') then
24.
                                 aux(conv integer(dir)) <= dataIn;</pre>
25.
                         end if;
26.
                end if;
27.
        end process;
28.
        dataOut<=aux(conv integer(dir)); --lectura asincrona</pre>
29.
        end Behavioral;
```

#### Código VHDL Test-Bench de Memoria de Datos.

```
1. library IEEE;
2. library STD;
3. use STD.TEXTIO.ALL;
4. use IEEE.STD LOGIC TEXTIO.ALL;
5. use IEEE.STD LOGIC 1164.ALL;
6. use IEEE.STD LOGIC UNSIGNED.ALL;
7. use IEEE.STD LOGIC ARITH.ALL;
8.
9. entity Tbdatamem is
10.
        end tbdatamem;
11.
12.
        architecture TB of Tbdatamem is
13.
        component datamemory is
14.
                 Port(dir:in STD LOGIC VECTOR(10 downto 0);
15.
                 dataIn: in STD LOGIC VECTOR(15 downto 0);
16.
                 WD, clk: STD LOGIC;
17.
                 dataOut: out STD LOGIC VECTOR(15 downto 0));
18.
        end component;
19.
20.
        --signals
21.
        signal dir: STD LOGIC VECTOR(10 downto 0);
22.
        signal dataIn: STD LOGIC VECTOR(15 downto 0);
23.
        signal WD: STD LOGIC;
24.
        signal clk: STD LOGIC;
25.
        signal dataOut: STD LOGIC VECTOR(15 downto 0);
26.
27.
        begin
28.
29.
        clock : process
30.
                 begin
31.
                     clk<='0';
32.
                     wait for 5 ns;
33.
                     clk<='1';
34.
                     wait for 5 ns;
35.
                 end process;
36.
37.
        TestMD: datamemory
38.
                 Port map (
39.
                         dir=>dir,
40.
                         dataIn=>dataIn,
41.
                         WD => WD,
42.
                         clk=>clk,
43.
                         dataOut=>dataOut
44.
                );
45.
46.
47.
        estimulos: process
48.
                 file RES: TEXT;
```

```
49.
                 variable L RE: line;
50.
                 variable vdo: STD LOGIC VECTOR(15 downto 0);--
  salida
51.
52.
                 file STIMU: TEXT;
53.
                 variable L E: line;
                 variable vdir: STD LOGIC VECTOR(10 downto 0);
54.
55.
                 variable vdataIn: STD LOGIC VECTOR(15 downto 0);
56.
                 variable vWD: STD LOGIC;
57.
58.
                 variable CADENA: STRING(1 to 7);
59.
                 begin
60.
61.
                 file open(STIMU, "C:\Users\Luis
  FC\Documents\Semestre 21-2\Arquitectura de
  Computadoras\Memoria de Datos\ESTIMULOS.TXT", READ MODE);
62.
                 file open (RES, "C:\Users\Luis
  FC\Documents\Semestre 21-2\Arquitectura de
  Computadoras\Memoria de Datos\RESULTADO.TXT", WRITE MODE);
63.
64.
                 CADENA:="add
                                 ";
65.
                 write(L RE, CADENA, left, 1);
                               ";
66.
                 CADENA:="WD
67.
                 write(L RE, CADENA, left, 1);
68.
                 CADENA:="dataIn ";
69.
                 write(L RE, CADENA, left, 3);
70.
                 CADENA:="dataOut";
71.
                write(L RE, CADENA, left, 3);
72.
                writeline(RES, L RE);
73.
74.
                 FOR i in 0 to 11 loop
75.
                         readline (STIMU, L E);
76.
77.
                         hread(L E, vdir);
78.
                         dir<=vdir;</pre>
79.
80.
                         read(L E, vWD);
81.
                         WD<=vWD;
82.
83.
                         hread(L E, vdataIn);
84.
                         dataIn<=vdataIn;</pre>
85.
86.
                         wait until rising edge(clk);
87.
88.
                         vdo:=dataOut;
89.
90.
                          --escritura
91.
                         hwrite(L RE, vdir, left, 7);
92.
                          write(L RE, vWD, left, 7);
93.
                         hwrite(L RE, vdataIn, left, 7);
94.
                         hwrite(L RE, vdo, left, 7);
95.
```

#### Diagrama lógico de la Memoria de Datos.




Figura 1. Diagrama lógico de la Memoria de Datos.

#### Diagrama RTL de la Memoria de Datos.




Figura 1.1 Diagrama RTL de la Memoria de Datos.

#### Simulación de Onda de la Memoria de Datos.




Figura 1.2 Diagrama de Onda de la Memoria de Datos.

#### Estímulos ingresados a la Memoria de Datos.

- 1. Escritura en la localidad x72 con el valor x362
- 2. Lectura de la localidad x72
- 3. Escritura en la localidad x56 con el valor x127
- 4. Lectura de la localidad x56
- 5. Escritura en la localidad x123 con el valor x33
- 6. Lectura de la localidad x123
- 7. Escritura en la localidad x61 con el valor x90
- 8. Lectura de la localidad x61
- 9. Escritura en la localidad x84 con el valor x232
- 10. Lectura de la localidad x84
- 11. Escritura en la localidad x28 con el valor x999
- 12. Lectura de la localidad x28

#### Archivo de estímulos de entrada de la Memoria de Datos.




Figura 1.3 Archivo de Texto de estímulos de entrada de la Memoria de Datos.

#### Archivo de salida de la Memoria de Datos.

Archivo	Edición	Formato	Ver	Ayuda	
add	WD	dataIn	dataOut		
072	1	0362	XXXX		
072	0	0000	0362		
056	1	0127	XXXX		
056	0	0000	0127		
123	1	0033	XXXX		
123	0	0000	0033		
061	1	0090	XXXX		
061	0	0000	0090		
084	1	0232	232 XXXX		
084	0	0000 0232			
028	1	0999 XXXX			
028	28 0 0000 09				

**Figura 1.4** Archivo de resultado de la Memoria de Datos generado al realizar el Test Bench.

#### Calculo del tamaño de buses y direcciones de la Memoria de Programa.

#### Se tiene

 $m \times n = 3200$  bytes.

Donde n se obtiene del set de instrucciones

n = tamaño de palabra = 25 bits

Ahora m = número de palabras

1 byte = 8 bits

(3200 bytes)(8 bits) = 25600

Despejando m, se tiene:

$$2^m x n = 3200 \ bytes$$

$$\mathsf{m} = \log_2(\frac{25600}{n})$$

$$\mathsf{m} = \log_2(\frac{25600}{25})$$

$$\mathsf{m} = \log_2(1024)$$

m = 10 bits

#### Código VHDL de Memoria de Programa.

```
1. library IEEE;
2. use IEEE.STD LOGIC 1164.ALL;
3. use IEEE.STD LOGIC arith.ALL;
4. use IEEE.STD LOGIC unsigned.ALL;
6. entity dataprogram is
      generic ( m : integer := 10;
8.
                n : integer := 25);
      Port ( PC : in STD LOGIC VECTOR (m-1 downto 0);
9.
10.
                   ints : out STD LOGIC VECTOR (n-1 downto 0));
11.
      end dataprogram;
12.
13.
      architecture Behavioral of dataprogram is
14.
            --Instrucciones tipo R
15.
            constant TR : STD LOGIC VECTOR(4 downto 0):="00000";
16.
            --Instrucciones de Carga y Almacenamiento
17.
            constant LI:STD LOGIC VECTOR(4 downto 0):="00001";
18.
            constant LWI:STD LOGIC VECTOR(4 downto 0):="00010";
19.
            constant LW:STD LOGIC VECTOR(4 downto 0):="10111";
20.
            constant SWI:STD LOGIC VECTOR(4 downto 0):="00011";
21.
            constant SW:STD LOGIC VECTOR(4 downto 0):="00100";
22.
23.
           --Instrucciones Aritmeticas
24.
            constant ADD:STD LOGIC VECTOR(3 downto 0):="0000";--
R
25.
            constant SUB:STD LOGIC VECTOR(3 downto 0):="0001";--
R
26.
            constant ADDI:STD LOGIC VECTOR(4 downto 0):="00101";
27.
            constant SUBI:STD LOGIC VECTOR(4 downto 0):="00110";
28.
29.
            -- Instrucciones Lógicas
30.
            constant OPAND:STD LOGIC VECTOR(3 downto 0):="0010";
31.
            constant OPOR:STD LOGIC VECTOR(3 downto 0):="0011";
32.
            constant OPXOR:STD LOGIC VECTOR(3 downto 0):="0100";
            constant OPNAND:STD LOGIC VECTOR(3 downto 0):="0101"
33.
;
34.
            constant OPNOR:STD LOGIC VECTOR(3 downto 0):="0110";
            constant OPXNOR:STD LOGIC VECTOR(3 downto 0):="0111"
35.
36.
            constant OPNOT:STD LOGIC VECTOR(3 downto 0):="1000";
37.
            constant ANDI:STD LOGIC VECTOR(4 downto 0):="00111";
38.
            constant ORI:STD LOGIC VECTOR(4 downto 0):="01000";
            constant XORI:STD LOGIC VECTOR(4 downto 0):="01001";
39.
40.
            constant NANDI:STD LOGIC VECTOR(4 downto 0):="01010"
            constant NORI:STD LOGIC VECTOR(4 downto 0):="01011";
41.
            constant XNORI:STD LOGIC VECTOR(4 downto 0):="01100"
42.
;
43.
```

```
--Instrucciones de Corrimiento
45.
            constant OPSLL:STD LOGIC VECTOR(3 downto 0):="1001";
46.
            constant OPSRL:STD LOGIC VECTOR(3 downto 0):="1010";
           --constant OPR:STD LOGIC VECTOR (4 downto
 0):="00000";
48.
            --Instrucciones de Saltos Condicionales e
 Incondicionales
50.
           constant BEQI:STD LOGIC VECTOR(4 downto 0):="01101";
            constant BNEI:STD LOGIC VECTOR(4 downto 0):="01110";
51.
            constant BLTI:STD LOGIC VECTOR(4 downto 0):="01111";
52.
53.
            constant BLETI:STD LOGIC VECTOR(4 downto 0):="10000"
;
54.
            constant BGTI:STD LOGIC VECTOR(4 downto 0):="10001";
            constant BGETI:STD LOGIC VECTOR(4 downto 0):="10010"
55.
56.
            constant B:STD LOGIC VECTOR(4 downto 0):="10011";
57.
58.
            -- Instrucciones de Manejo de Subrutinas
59.
            constant CALL:STD LOGIC VECTOR(4 downto 0):="10100";
60.
            constant RET:STD LOGIC VECTOR(4 downto 0):="10101";
61.
62.
            --Otras Instrucciones
            constant NOP:STD LOGIC VECTOR(4 downto 0):="10110";
63.
            constant SU:STD LOGIC VECTOR(3 downto 0):="0000"; --
Sin usar 4 bits
65.
66.
            --Registros
            constant R0 : STD LOGIC VECTOR (3 downto 0) := "0000
            constant R1 : STD LOGIC VECTOR (3 downto 0) := "0001
68.
            constant R2 : STD LOGIC VECTOR (3 downto 0) := "0010
            constant R3 : STD LOGIC VECTOR (3 downto 0) := "0011
70.
  ш,
71.
            constant R4 : STD LOGIC VECTOR (3 downto 0) := "0100
            constant R5 : STD LOGIC VECTOR (3 downto 0) := "0101
 ***
73.
            constant R6 : STD LOGIC VECTOR (3 downto 0) := "0110
            constant R7 : STD LOGIC VECTOR (3 downto 0) := "0111
            constant R8 : STD LOGIC VECTOR (3 downto 0) := "1000
 . .
76.
           type mem is array (0 \text{ to } (2**m) -
1) of STD LOGIC VECTOR(n-1 downto 0);
78.
            constant aux : mem := (--aqui nace la memoria
79.
               LI & RO & x"0000",--0
80.
                LI & R1 & x"0001",--1
```

```
LI & R2 & x"0000",--2
81.
82.
              LI & R3 & x"000c",--3
83.
               TR & R4 & R0 & R1 & SU & ADD, --4
84.
              SWI & R4 & x"0048",--5
               ADDI & RO & R1 & x"000", --6
85.
86.
              ADDI & R1 & R4 & x"000",--7
87.
               ADDI & R2 & R2 & x"001",--8
               BNEI & R3 & R2 & x"ffb", --9 CONDICION SALTO A
88.
LINEA 4 "111111111111" PC=9+(-5)=4
89.
               NOP & SU & SU & SU & SU & SU,--10
90.
               B & SU & x"000a", --11 SALTO A FIN
91.
               others => (others => '0')
92.
           );
93.
      begin
94.
       ints <= aux(conv_integer(PC));</pre>
95.
       end Behavioral;
```

#### Código VHDL Test-Bench de Memoria de Programa.

```
1. library ieee;
2. library STD;
3. use ieee.STD LOGIC 1164.ALL;
4. use ieee.STD LOGIC arith.all;
5. use ieee.STD LOGIC unsigned.ALL;
6. use ieee.STD LOGIC TEXTIO.ALL;
7. use STD.TEXTIO.ALL;
8.
9. entity Tbprogramem is
10.
       end Tbprogramem;
11.
12.
        architecture Behavioral of Tbprogramem is
13.
            component dataprogram is
14.
                Port ( PC : in STD LOGIC VECTOR (9 downto 0);
15.
                        ints : out STD LOGIC VECTOR (24 downto 0)
);
16.
            end component;
17.
18.
            signal PC : STD LOGIC VECTOR (9 downto 0) := "000000
 0000";
19.
            signal ints : STD LOGIC VECTOR (24 downto 0);
20.
        begin
21.
            mp: dataprogram Port map (
22.
               PC \Rightarrow PC
23.
                ints => ints
24.
            );
25.
26.
            process
27.
                file RES: TEXT;
28.
                variable L RE : line;
29.
30.
                variable vints : STD LOGIC VECTOR (24 downto 0);
31.
                variable CADENA : STRING(1 to 6);
32.
            begin
                file open (RES, "C:\Users\Luis
33.
  FC\Documents\Semestre 21-2\Arquitectura de
  Computadoras\Memoria de Programa\RESULTADO.txt",
  WRITE MODE);
34.
35.
                CADENA:= "PC ";
36.
                write(L RE, CADENA, left, 9);
37.
                CADENA:= "OPCODE";
38.
                write(L RE, CADENA, left, 7);
39.
                CADENA:= "19...16";
40.
                write(L RE, CADENA, left, 8);
41.
                CADENA:= "15..12";
                write(L RE, CADENA, left, 9);
42.
43.
                CADENA:= "11..8 ";
```

```
44.
                write(L RE, CADENA, left, 8);
                CADENA:= "7...4 ";
45.
46.
                write(L RE, CADENA, left, 7);
47.
                CADENA:= "3..0 ";
                write(L RE, CADENA, left, 8);
48.
49.
                writeline (RES, L RE);
50.
51.
                for i in 0 to 11 loop
52.
                     wait for 10 ns;
53.
                     vints := ints;
54.
55.
                     Hwrite(L RE, PC, left, 9);
56.
                     write(L RE, vints(24 downto 20), left, 8);
57.
                     write(L RE, vints(19 downto 16), left, 8);
58.
                     write(L_RE, vints(15 downto 12), left, 8);
                    write(L RE, vints(11 downto 8), left, 8);
59.
60.
                    write(L RE, vints(7 downto 4), left, 8);
61.
                     write(L RE, vints(3 downto 0), left, 8);
62.
                     writeline(RES, L_RE);
63.
                    PC <= PC + 1;
64.
                end loop;
65.
                file close (RES);
66.
                wait;
67.
            end process;
68.
        end Behavioral;
```

# Diagrama lógico de la Memoria de Programa.

Figura 2 Diagrama lógico de la Memoria de Programa.

#### Diagrama RTL de la Memoria de Programa.




Figura 2.1 Diagrama RTL de la Memoria de Programa.

#### Simulación de Onda de la Memoria de Programa.



Figura 2.2 Diagrama de Onda de la Memoria de Programa.

#### Inicialización de la Memoria de Programa.




Figura 2.3 Programa que nace con la Memoria de Programa.

### Implementación del programa dentro del código de implementación de la Memoria de Programa.

```
1. LI & RO & x"0000", --0
2. LI & R1 & x"0001", --1
3. LI & R2 & x"0000", --2
4. LI & R3 & x"000c", --3
5. TR & R4 & R0 & R1 & SU & ADD, --4
6. SWI & R4 & x"0048", --5
7. ADDI & RO & R1 & x"000", --6
8. ADDI & R1 & R4 & x"000", --7
9. ADDI & R2 & R2 & x"001",--8
     BNEI & R3 & R2 & x"ffb",--9
                                     CONDICION SALTO A LINEA
  4 "1111111111011" PC=9+(-5)=4
11.
        NOP & SU & SU & SU & SU & SU, --10
12.
        B & SU & x"000a", --11 SALTO A FIN
```

Figura 2.4 Instrucciones del programa.

#### Archivo de Salida de la Memoria de Programa.

*RESU	LTADO: Bloc o	le notas				
Archivo	Edición Fo	rmato Ve	r Ayuda			
PC	OPCODE	1916	1512	118	74	30
000	00001	0000	0000	0000	0000	0000
001	00001	0001	0000	0000	0000	0001
002	00001	0010	0000	0000	0000	0000
003	00001	0011	0000	0000	0000	1100
004	00000	0100	0000	0001	0000	0000
005	00011	0100	0000	0000	0100	1000
006	00101	0000	0001	0000	0000	0000
007	00101	0001	0100	0000	0000	0000
800	00101	0010	0010	0000	0000	0001
009	01110	0011	0010	1111	1111	1011
00A	10110	0000	0000	0000	0000	0000
00B	10011	0000	0000	0000	0000	1010

**Figura 2.4** Archivo de Salida de la Memoria de Programa generado al realizar el Test Bench.