# ARQUITECTURA DE COMPUTADORAS PRIMER PARCIAL

#### **Instrucciones generales:**

- Resuelva el examen correctamente a mano, es decir, usando lápiz y papel
- 2. Tome fotografia a sus respuestas
- 3. Genere un documento PDF, con las respuestas y adjunte a la asignación de classroom, el documento deberá llevar por nombre n.pdf, en donde n es su número de lista


### (10 pts) Relacione correctamente las columnas:

- ( )Clasificación de Flyn a la que pertenecen los proceadores vectoriales.
- **2.** ( )Arquitectura base de los procesadores superescalares
- **3.** ( )Arquitectura en memoria que no divide programa de datos.
- **4.** ( )Si el proceador tiene una alu de 16 bits, de que tamaño son los datos del procesador
- ( )Etapa de ejecución de una instrucción en donde se libera una nueva instrucción
- **6.** ( )Elemento que permite averiguar el estado del proceador después de haber ejecutado una instrucción.
- **7.** ( )Técnica de paralelismo a nivel de instrucción
- **8.** ( )Elemento en el que se almacenan las instrucciones en un procesador
- ( )Elemento de memoria más cercano al procesador
- **10.** ( )Sumador de alta velocidad
- **11.** ( )Elemento que guarda la dirección de la siguiente instrucción a ejecutarse
- **12.** ( )Elemento de memoria más lejano al procesador
- **13.** ( )Define los elementos y las conexiones entre ellos en un procesador
- **14.** ( )Arquitectura que se caracteriza por un conjunto grande y complejo de instrucciones
- **15.** ( )Retardos para el acarreo C8 en un sumador con acarreo anticipado.
- **16.** ( )Arquitectura de memoria que separa datos de instrucciones
- **17.** ( )Define las características de los elementos de un procesador y su diseño
- **18.** ( )Tipo de procesador que permite la ejecución de mas de una instrucción por ciclo de reloj.
- **19.** ( )Elemento que almacena los datos que se utilizan en la ejecución de un programa
- **20.** ( )Define la forma en la que se almacena una instrucción en memoria

- a. Registro de ejecución
- b. MIMD
- c. Vectorial
- d. SIMD
- e. Microinstrucción
- f. Memoria de programa
- g. Acarreo anticipado
- h. Registros
- i. 20 retardos
- j. Organización del procesador
- k. Contador de programa
- I. Registro de banderas
- m. CISC
- n. Overflow(OV)
- o. Signo (N)
- p. 2 retardos
- q. RISC
- r. 64K x 20
- s. 32768 bits
- t. Formato de instrucción
- u. 16 bits
- v. Arquitectura del proceador
- w. 10 retardos
- x. Superescalar
- y. Harvard
- z. Pila del procesador
- aa. Memoria de datos
- bb. Acarrero en cascada
- cc. Microflujo
- dd. Sobreflujo
- ee. 32 bits
- ff. 8 retartos
- gg. Búsqueda
- hh. Decodificación
- ii. Ejecución
- jj. Pipelining
- kk. Von Newman
- II. 7 retardos
- mm. RAM
- nn. MIPS


## Sección de problemas (60 pts)

- **1. (20 pts)** Realice un programa usando el lenguaje ensamblador del ESCOMips que implemente el algoritmo mostrado en la siguiente figura.
- 2. (10 pts) Realice la memoria de programa del problema 1
- 3. (30 pts) Se tiene un procesador MIPS con las siguientes instrucciones en su set



#### Determinar:

- a. (5 pts) Organización del archivo de registros:
- b. (5 pts) Tamaño del bus de datos de la arquitectura:
- c. (5 pts) Organización de la memoria de Programa:
- d. (5 pts) Organización de la memoria de datos:
- e. (5 pts) Ventana relativa de salto:
- f. **(5 pts)** Si el PC apunta a la dirección 0x621, ¿Cúal es el rango de direcciones a cubrir con el salto condicional?



Cualquier examen RECIBIDO fuera de tiempo, NO SERÁ CALIFICADO