HPA – High Performance Architectures

TOP 500 SUPERCOMPUTERS REPORT

TOP 13: Isambard-AI phase 2

Trinidad Salvador, Luis Miguel[1]

15/10/2026

[1]lmtrinidadsalvador@gmail.com

***Abstract* — El presente proyecto toma como fin la descripción a distintos niveles del clúster Isambard-AI phase 2. Se aborda de forma jerárquica, desde la infraestructura física hasta la microarquitectura de los nodos, y se valida con benchmarks y con un análisis teórico-cuantitativo.**

1. Introduction

Desde la invención del primer microprocesador comercial, el Intel 4004 en 1971, hasta la actualidad, la capacidad computacional ha experimentado un crecimiento exponencial. Sin embargo, este crecimiento converge hoy hacia su asíntota debido a los límites físicos y termodinámicos que rigen la industria de los semiconductores. Históricamente, durante las últimas décadas del siglo XX y principios del XXI, el aumento de rendimiento se fundamentó en dos pilares teóricos: el escalado de Dennard [1] y la ley de Moore [2].

El escalado de Dennard, formalizado por Robert H. Dennard [1], establecía que al reducir las dimensiones físicas de los transistores, el voltaje y la corriente debían escalar de forma proporcional. Esto permitía incrementar de forma lineal la frecuencia de reloj con la miniaturización litográfica, manteniendo constante la densidad de potencia por área. No obstante, este paradigma colapsó [3] a principios de la década de los 2000, cuando los avances en litografía hicieron que comenzasen a manifestarse de forma significativa los efectos de la mecánica cuántica. Específicamente, la aparición del efecto túnel electrónico impidió seguir reduciendo el voltaje umbral, desatando corrientes de fuga insostenibles y cristalizando la barrera de potencia (power wall).

Paralelamente, la ley de Moore [2], que inicialmente predecía la duplicación de la densidad de transistores anualmente, y posteriormente de forma bianual [4], ha sufrido una severa ralentización atribuida tanto al incremento exponencial del coste del equipamiento necesario para las nuevas litografías EUV [5], como a la aproximación a los límites atómicos del silicio. La desaceleración de este modelo ha llevado recientemente al planteamiento de nuevos paradigmas de escalado basados en la minimización de los retrasos de la propagación de señales mediante el paso de arquitecturas 2D a integración vertical [6].

Ante el estancamiento del escalado vertical basado en frecuencia, la respuesta de la industria consistió en la explotación sistemática del escalado horizontal y el paralelismo a nivel de hilos (TLP) [7]. AMD fue pionera en la transición hacia procesadores multinúcleo x86 en 2005, con la introducción del Athlon 64 X2 de diseño monolítico nativo [8]. Dos décadas después, la explotación del TLP en sistemas de memoria compartida ha alcanzado métricas sin precedentes, como demuestra la sexta generación de procesadores AMD EPYC, capaces de integrar hasta 256 núcleos por *socket* [9].

Pese a este drástico escalado, los procesadores de propósito general exhiben ineficiencias arquitectónicas frente a cargas de trabajo altamente paralelizables. Estos problemas requieren del uso de aceleradores especializados, como las unidades de procesamiento gráfico (GPU), que prescinden del control de flujo monohilo en favor del paradigma paralelo SIMT. No obstante, los requerimientos contemporáneos no solo exceden la capacidad computacional de un único circuito integrado, sino también la capacidad de transferencia de datos de las unidades de memoria a las de cómputo. El desequilibrio histórico entre el rápido aumento de la capacidad de cómputo y el más lento aumento del ancho de banda de memoria da lugar a un cuello de memoria sistémico, que fue por primera vez presentado en 1995 [10], y que cobra cada vez más relevancia en el ámbito del entrenamiento de grandes modelos de lenguaje tal como refleja Gholami et al [11].

Para poder sortear este cuello de botella y abordar el cómputo a exaescala, resulta imperativo el despliegue de clústeres heterogéneos interconectados mediante topologías de red de alto ancho de banda y baja latencia. En el contexto geopolítico, esta infraestructura masiva resulta crítica para el entrenamiento y desarrollo de grandes modelos de lenguaje con el fin de garantizar la soberanía tecnológica nacional.

En este marco de *IA soberana* se fundamenta el proyecto estratégico AI Research Resource (AIRR) [12] del gobierno Británico, junto al Bristol Centre for SuperComputing [13], ambos responsables de Isambard-AI phase 2, la infraestructura de supercomputación orientada a IA más avanzada de Reino Unido.

El presente informe desglosará de manera analítica y sistemática el clúster Isambard-AI phase 2, actual decimotercer puesto en la lista TOP500 [14]. Para ello, se adopta una aproximación arquitectónica jerárquica: se parte en la Section 2 de la infraestructura física subyacente y las instalaciones (Facility Level). A continuación, en la Section 3 se aborda el análisis estructural de los bastidores y la topología de la interconexión de red. Por último, en la Section 4, se realiza la caracterización microarquitectónica de los nodos computacionales, concluyendo con una validación empírica y teórica mediante la exploración e intepretación de sus resultados en benchmarks de rendimiento.

2. Facility level system overview

A alto nivel, el cluster Isambard-AI está formado por un total de 5448 superchips *NVIDIA GH200* (Grace Hopper) [15] distribuidos a lo largo de 13 racks de alta densidad, lo que lo constituye de acuerdo con la taxonomía de Flynn como un sistema MIMD. El primer rack, un HPE Cray EX2500 pertenece al supercomputador Isambard-AI phase 1, mientras que los otros 12 racks, HPE Cray EX4000, pertenecen al superordenador Isambard-AI phase 2 [16], el que se desglosa en el presente documento.

El superordenador opera bajo un consumo energético de 5 MW, proporcionando una potencia computacional máxima de 216.50 Pflops en `FP64` en el benchmark Linpack [14]. Por otro lado, gracias a la arquitectura tensorial proporcionada por las GPU Nvidia, es capaz de alcanzar de forma teórica 21 EFlops/s en formato FP8 [16].

2.1. Brief history of the project

La concepción del sistema responde de forma directa a políticas de soberanía de datos y seguridad nacional. A diferencia de infraestructuras paneuropeas desarrolladas bajo el consorcio EuroHPC, el gobierno británico desarrolló su propia estrategia bajo el programa *AI Research Resource* (AIRR) [12]. Esta iniciativa gubernamental supuso la inyección inicial de 225 millones de libras esterlinas en otoño de 2023 [17].

La ejecución del proyecto recayó en la universidad de Bristol debido a su experiencia probada con el proyecto GW4 [18]. Concretamente, el clúster está bajo la supervisión del Prof. Simon McIntosh-Smith, director del *Bristol Centre for Supercomputing* (BriCS), y la Dra. Sadaf Alam, directora de tecnología (CTO) de la misma institución. El sistema fue ensamblado colaborativamente por Hewlett Packard Enterprise (HPE) y NVIDIA, y a pesar de la complejidad logística del mismo, la fase 1 fue completada en tiempo récord, pasando de la firma del contrato a un estado operacional en menos de 4 meses.



Figure 1. Vista aérea del centro de la construcción del centro de datos

2.2. Facilities

El sistema físico se aloja en el *National Composites Centre* (NCC), ubicado en el *Bristol and Bath Science Park*. Comparte recinto con la fase 1 del proyecto Isambard-AI, así como con el cluster Isambard 3, basado exclusivamente en CPU Nvidia Grace. Debido a las estrictas limitaciones espaciales, con tan solo 550 metros cuadrados disponibles ($15.6 \times 35m$) [16], el sistema no podía ser desplegado en una sala blanca convencional. En su lugar, se implementó una solución autocontenida que encapsula nodos, transformación eléctrica, y estaciones de bombeo dentro del propio habitáculo. Para ello se empleó una arquitectura de centro de datos modular, lo que permitió reducir un

72% de las emisiones derivadas de su construcción en comparación con los centros de datos convencionales [16].




Figure 2. Diagrama de la distribución del sistema [16]

Para disipar la alta densidad de energía térmica generada, que excede los 400 kW por rack, el uso de refrigeración por aire convencional se presenta inviable. En su lugar, se emplea Refrigeración Líquida Directa, solución estandarizada en los chasis HPE Cray Ex [19]. Esta aproximación no solo evita el sobrecalentamiento de los componentes, sino que su eficiencia convierte al sistema en un referente del paradigma Green AI, posicionándose su supercomputador gemelo, el Isambard AI-phase 1 en el puesto 4 del ranking Green AI de junio de 2026 [20]. Este hito en sostenibilidad es especialmente reseñable al haber sido alcanzado mediante aceleradores de la generación Hopper, los cuales exhiben consumos nominales por flop superiores en comparación con arquitecturas litográficamente más avanzadas, como Blackwell o Vera Rubin. El sistema ostenta una Efectividad del Uso de la Energía (PUE) nominal de 1.08, lo que implica que solo el 8% de la energía consumida se destina a refrigeración periférica, ostensiblemente superior a la cifra común de sistemas refrigerados por aire, que ronda 1.54-1.56 [21].

El impacto medioambiental derivado del consumo de la máquina se minimiza a través de su política de aprovisionamiento eléctrico. Si bien su alto consumo de 5MW implicó la necesidad de una conexión de alta capacidad directa a la red eléctrica nacional británica, el 100% de la energía suministrada al sistema procede de fuentes renovables de Reino Unido, abarcando no solo sistemas eólicos, solares e hidroeléctricos, sino también sistemas de almacenamiento en baterías [22].

3. Rack & System Interconnect Level

La arquitectura a nivel de rack e interconexión está diseñada de forma jerárquica para maximizar la densidad de cómputo y minimizar la latencia, respondiendo a las exigencias operacionales de las cargas de trabajo de inteligencia artificial contemporáneas.

A nivel de bastidor, cada uno de los 12 HPE Cray EX4000 [16] disponibles contiene un total de 110 nodos computacionales, lo que proporciona un total de 440 superchips NVIDIA GH200 por armario.

Dentro de cada rack, la unidad básica es el *blade* acelerador HPE Cray EX254n. Esta placa aloja dos nodos computacionales independientes, cada uno de los cuales cuenta con 4 procesadores NVIDIA Grace de 72 núcleos (arquitectura ARM Neoverse V2), así como 4 GPU NVIDIA H100 (arquitectura Hopper). Consecuentemente, cada nodo dispone de 288 núcleos ARM v9 y 4 GPU H100.




Figure 3. Chasis blade HPE Cray EX254n

A nivel de interconexión del cluster, la orquestración de la red se delega en la arquitectura HPE Slingshot 11 [23]. El sistema HPE Cray EX utiliza un acoplamiento ortogonal sin cables [19]: los chasis de cómputo se insertan por la parte frontal del chasis, mientras que los chasis de conmutación (switches) se insertan por la parte trasera, intersectando en un midplane. Este diseño cumple fundamentalmente con 3 objetivos:

- **Mejorar la integridad de señal:** permitiendo mayor ancho de banda.
- **Minimizar las latencias de interconexión:** el reducido trazado permite minimizar los retrasos en tiempo de propagación.

- **Minimizar el gasto energético:** reduciendo la cantidad de energía necesaria por byte transmitido.

Cada nodo hace uso de 4 tarjetas de red, ofreciendo un ancho de banda total de 800 Gb/s de entrada y salida simultánea [13] por nodo hacia la red principal. Para la interconexión entre nodos se hace uso de switches de 64 puertos, que ofrecen un total de 25.6 Tb/s.

A nivel macroscópico, la topología de red empleada es de tipo *Dragonfly* [24]. Este diseño toma como base enmallados all-to-all de pequeños grupos de nodos, que se interconectan posteriormente entre sí, esto permite garantizar un diámetro de 3 saltos [23] para $\leq$ 37120 endpoints.




Figure 4. Ejemplo de topología dragonfly

Aunque se desconoce la implementación exacta de esta topología en el clúster Isambard-AI phase 2, es posible inferir, usando como referencia otros sistemas, como el sistema *Alps*, perteneciente al *Swiss National Supercomputing Centre* [25]. Una posible implementación de esta arquitectura para cada switch se ofrece en la figura Figure 5.




Figure 5. Distribución de los switches en el superordenador *Alps*

4. Node microarchitecture

Cada nodo del clúster Isambard-AI phase 2 congrega múltiples superchips NVIDIA GH200, integrando cada uno de estos su propio procesador Grace y su GPU H100, que se comunican mediante NVLink-C2C (Chip to Chip). Se describen a lo largo de esta sección las principales características de los mismos.

4.1. Node composition

A nivel macro, cada nodo cuenta con 4 superchips GH200, que suman 288 núcleos ARM, 67584 núcleos CUDA, 512 GB de memoria LPDDR5X y 384 GB de memoria HBM3, distribuidos de forma equitativa entre los superchips [13]. La fuerte integración permite que cada CPU o GPU acceda a cualquier dirección de memoria RAM o VRAM de cualquier otro chip [15].




Figure 7. Pipeline microarquitectónico de un procesador basado en la especificación Neoverse V2 [27]. No se corresponde de forma estricta con el procesador descrito en esta sección.




Figure 6. Esquema de un nodo de Isambard-AI phase 2: cuatro superchips GH200, cada uno con su CPU Grace, su GPU H100, sus memorias LPDDR5X y HBM3, su tarjeta de red Slingshot-11 y los enlaces NVLink-C2C intra-superchip. Diagrama de referencia basado en [25].

A nivel de interconexión intra-nodo, las GPU están interconectadas en un enmallado *all-to-all* basado en la tecnología NVLink 4.0, con 6 enlaces por conexión, lo que ofrece un ancho de banda de 150 GB/s por dirección [25]. Por su parte, la comunicación CPU-GPU dentro de un mismo superchip se realiza mediante NVLink-C2C, ofreciendo un total de 450 GB/s por dirección [15], superando ampliamente los 64GB/s por dirección que ofrece PCIe 5.0, lo que reduce la intensidad aritmética mínima necesaria para que la ejecución en GPU sea rentable frente a la CPU.

En materia de latencia, según el análisis de Fusco et al. [26], esta arquitectura NUMA de memoria unificada presenta un comportamiento asimétrico según la ubicación de los datos.

La CPU Grace accede a su memoria local LPDDR5X con una latencia de 170.0 ns, mientras que acceder a la HBM3 de su GPU emparejada a través de C2C eleva el coste a 798.8 ns. Por su parte, la GPU Hopper accede a su HBM3 local en 344.2 ns y necesita 817.8 ns para acceder a la LPDDR5X de la CPU a través del enlace C2C.

Las comunicaciones *peer-to-peer* entre superchips reflejan el overhead del enrutamiento: una GPU que accede a la HBM de otra GPU incurre en una latencia de 1022.9 ns, mientras que una CPU que accede a la LPDDR5X de otra CPU espera 520 ns.

4.2. The CPU

El procesador Grace es una CPU de 72 núcleos con frecuencias de hasta 3.1 GHz, basada en la microarquitectura ARM Neoverse V2 (ARMv9-A), que fue presentada en la conferencia Hot Chips de 2023 [27]. Se trata de un núcleo superescalar, con gran capacidad de explotar paralelismo a nivel de instrucciones (ILP) gracias a la ejecución fuera de orden y su ancho de 8 μops por ciclo. Sin embargo, no implementa multihilo simultáneo (SMT), por lo que cada núcleo ejecuta un único hilo físico. De acuerdo con la taxonomía de Flynn se trata de un sistema MIMD, cuyos núcleos pueden ejecutar instrucciones SIMD.

Como se observa en la Figure 7, el frontend del procesador puede decodificar hasta 6 instrucciones por ciclo, así como despachar 8 apoyándose en una caché de μops de 1536 entradas, asociativa a 4 vías. Cuenta además con un predictor de saltos TAGE [28].

El *backend* dispone de 6 unidades escalares enteras (ALU), de las cuales dos realizan operaciones `mul` y una de ellas también `fma`. Cuenta asímismo con 2 unidades de salto, 4 puertos FP/SIMD de 128 bits, y 3 unidades de generación de direcciones (AGU). Dos de las AGU atienden cargas y almacenamientos, mientras que la tercera solo cargas, lo que teóricamente permite hasta 3 operaciones de memoria de 16 bytes por ciclo.

Por su parte, la memoria en este procesador sigue la siguiente jerarquía de memorias:

Type	Size	Associativity	Bytes/cycle	Bandwidth
Registros	No publicado	—	—	—
L1d	64 KB/nucleo	4 vías	48	144 GB/s/c
L2	1 MB/nucleo	8 vías	64	192 GB/s/c
L3	114 MB	—	—	>2TB/s [29]
LPDDR5X	128 GB	—	—	512 GB/s

Table 1. Jerarquía de memoria del procesador Grace (CPU) del superchip GH200.

La comunicación entre hilos, explotada en el paralelismo a nivel de hilo (TLP), se realiza a través de una malla de coherencia basada en una grid 6×7, representada en la Figure 8. Con distancia Manhattan, el número máximo de saltos entre nodos es $6 + 7 = 13$.




Figure 8. Diagrama de bloques del procesador Grace (CPU) del GH200: 72 núcleos Neoverse V2 y 114 MB de caché L3 distribuida sobre la malla de coherencia [30].

El número de operaciones de coma flotante por ciclo se obtiene de 4 pipelines SIMD de 128 bits, cada uno con 2 carriles `fp64` que realizan una `FMA` (2 operaciones), lo que da 16 FLOP/ciclo por núcleo. Con la frecuencia de reloj de 3.0 GHz, el pico `fp64` del procesador completo es $72 \times 16 \times 3.0$ GHz = 3.456 TFLOPS.

Los pipelines SIMD pertenecen a la familia de instrucciones vectoriales de ARMv9 (SVE2, con compatibilidad NEON de 128 bits). Esta familia no incluye una unidad matricial dedicada como SME, de modo que la aceleración de cargas de baja precisión se realiza con instrucciones de producto escalar. Por ejemplo, `SDOT` (`int8`) acumula en cada carril de 32 bits cuatro productos, es decir, 16 `mac` por instrucción sobre registros de 128 bits, o 32 operaciones contando cada `mac` como dos. Con 4 pipelines, el pico por núcleo es $4 \times 32 = 128$ OPS `int8` por ciclo, y para el procesador completo a 3.0 GHz, $72 \times 128 \times 3.0$ GHz $\approx$ 27.6 TOPS `int8`.

En coma flotante de 16 bits, `BFDOT` (`bf16`) acumula dos productos en cada carril, es decir, 8 `mac` o 16 FLOP por instrucción. Con 4 pipelines, el pico por núcleo es $4 \times 16 = 64$ FLOP `bf16` por ciclo, lo que da $72 \times 64 \times 3.0$ GHz $\approx$ 13.8 TFLOPS `bf16` para el procesador completo.

Estas cifras suponen que los 4 pipelines ejecutan una instrucción de este tipo por ciclo.

Suponiendo que los 4 pipelines emiten una de estas instrucciones por ciclo, el pico teórico por núcleo es $4 \times 64 = 256$ OPS `int8` y $4 \times 32 = 128$ FLOP `fp16` por ciclo. Para el procesador completo a 3.0 GHz, esto supone unos 55 TOPS `int8` y 27.6 TFLOPS `bf16`.

4.3. The GPU

Cada superchip incorpora una GPU H100 con 132 multiprocesadores (SM) habilitados, de un total de 144 en el die [29]. De acuerdo con la

taxonomía de Flynn, la GPU, al contar con distintos SMs, se comporta de forma general de acuerdo al modelo SIMD, mientras que dentro de cada SM, se trata de un caso degenerado de SIMD, SIMT. Se describe a continuación la misma en dos partes: primero la jerarquía de memoria y después sus capacidades computacionales.

4.3.1. Memory hierachy

Type	Size	Bytes/cycle	Bandwidth	Latency
Registros	256 KB/SM	—	—	1c
L1	256 KB/SM	128/SM	≈ 33 TB/s	≈ 23–41c
L2	2 × 25 MB	—	≈ 5.5 TB/s	≈ 200–263c
HBM3	96 GB	—	≈ 4 TB/s	≈ 290–480c

Table 2. Jerarquía de memoria de la GPU H100 (Hopper) del superchip GH200. Datos de latencias de [31]

Los registros del SM ocupan 256 KB, repartidos entre los warps residentes: cada hilo puede usar hasta 255 registros de 32 bits (unos 1 KB), lo que supone hasta 32 KB por warp de 32 hilos [32].

La L1 cuenta con 256 KB por SM, ofreciendo un ancho de banda de 128 B/ciclo por SM [33], lo que le permite alcanzar unos 33 TB/s agregados sobre los 132 SM.

La caché L2 de 50 MB es compartida por todos los SM y se divide en dos particiones de 25 MB. Los accesos a la partición lejana cuestan aproximadamente el doble que a la cercana. Chips and Cheese midió [29] más de 5.5 TB/s de lectura en la partición cercana, pero sobre una H100 PCIe con 114 SM, así que para la variante SXM es una estimación.

La HBM3 del GH200 ofrece 96 GB y 4 TB/s, a través de un bus de 6144 bits.

Por último, los clústeres de bloques de Hopper permiten co-planificar hasta 16 bloques en SM adyacentes. Un bloque puede acceder a la memoria compartida de otro a través de una red SM a SM [32], lo que según NVIDIA reduce la latencia de intercambio unas 7 veces.

4.3.2. Cómputo por SM

Cada SM contiene 128 núcleos FP32, 64 núcleos FP64 y 4 núcleos tensoriales de cuarta generación. La Figure 9 muestra la organización de un SM de la GPU H100.




Figure 9. Diagrama del SM de la arquitectura Hopper (H100). Extraído de [34]

El cómputo de cada SM depende del tipo de dato. En los núcleos CUDA, cada núcleo FP32 ejecuta una FMA por ciclo, lo que da 128 FMA, o 256 FLOP, por SM y ciclo. En FP64, los núcleos CUDA realizan 64 FMA por ciclo, es decir, 128 FLOP.

Los núcleos tensoriales son los que más destacan en formatos de menor precisión. La Table 3 resume estos valores junto con la intensidad aritmética, que se estudia en la tabla final.

4.3.3. Tabla resumen

Type	Unidad	FLOP/c/SM	TFLOPS	IA/L1	IA/HBM3
`fp64`	CUDA	128	≈ 34	1	≈ 8.5
`fp32`	CUDA	256	≈ 67	1	≈ 16.75
`fp64`	Tensorial	256	≈ 67	2	≈ 16.75
`tf32`	Tensorial	2048	≈ 494	16	≈ 123.5
`FP16/BF16`	Tensorial	4096	≈ 990	32	≈ 247.5
`FP8/INT8`	Tensorial	8192	≈ 1979	64	≈ 494.75

Table 3. Operaciones por ciclo y por SM, pico del sistema de 132 SM e intensidad aritmética mínima para compute-bound.

Las intensidades explican dónde está el cuello de botella. Un kernel FP64 CUDA ya necesita unos 8.5 FLOP por byte de HBM3 para saturar el cómputo, mientras que el FP16 tensorial necesita unos 247. Las cargas de entrenamiento de modelos de lenguaje reutilizan mucho cada dato y pueden

alcanzar esa intensidad, pero los kernels de baja intensidad quedan limitados por la memoria.

Por último, la GPU H100 se corresponde con la categoría SIMD de Flynn en su modelo SIMT. Un mismo *warp* de 32 hilos emite una única instrucción por ciclo sobre datos distintos, mientras que los 132 multiprocesadores operan de forma independiente, lo que aporta un nivel MIMD. Dentro de cada SM, la planificación de hasta 64 *warps* residentes oculta las latencias de memoria mediante el cambio de contexto entre *warps*, en lugar de la ejecución fuera de orden.

Bibliography

[1] R. Dennard, F. Gaensslen, H.-N. Yu, V. Rideout, E. Bassous, and A. LeBlanc, "Design of ion-implanted MOSFET's with very small physical dimensions," *IEEE Journal of Solid-State Circuits*, vol. 9, no. 5, pp. 256–268, 1974, doi: 10.1109/JSSC.1974.1050511.

[2] G. E. Moore, "Cramming more components onto integrated circuits, Reprinted from Electronics, volume 38, number 8, April 19, 1965, pp.114 ff.," *IEEE Solid-State Circuits Society Newsletter*, vol. 11, no. 3, pp. 33–35, 2006, doi: 10.1109/N-SSC.2006.4785860.

[3] M. Bohr, "A 30 Year Retrospective on Dennard's MOSFET Scaling Paper," *IEEE Solid-State Circuits Society Newsletter*, vol. 12, no. 1, pp. 11–13, 2007, doi: 10.1109/N-SSC.2007.4785534.

[4] G. E. Moore, "Progress in digital integrated electronics [Technical literaiture, Copyright 1975 IEEE. Reprinted, with permission. Technical Digest. International Electron Devices Meeting, IEEE, 1975, pp. 11-13.]," *IEEE Solid-State Circuits Society Newsletter*, vol. 11, no. 3, pp. 36–37, 2006, doi: 10.1109/N-SSC.2006.4804410.

[5] M. M. Waldrop, "The chips are down for Moore's law," *Nature*, vol. 530, pp. 144–147, 2016, [Online]. Available: https://api.semanticscholar.org/CorpusID:4464555

[6] T. He, "A time scaling theory for multi-layer electronic systems," *Science China Information Sciences*, vol. 69, no. 8, p. 183401, Jul. 2026, doi: 10.1007/s11432-026-5028-5.

[7] L. Peng, J.-K. Peir, T. K. Prakash, T. C. Chen, and P. K. Ong, "Memory performance and scalability of Intel's and AMD's dual-core processors," in *2007 IEEE International Performance, Computing, and Communications Conference (IPCCC)*, 2007, pp. 55–64. doi: 10.1109/IPCCC.2007.358877.

[8] A. M. Devices, "AMD Athlon™ 64 X2 Dual-Core Processor Product Data Sheet." Jan. 2007. [Online]. Available: https://pdf.directindustry.com/viewerCatalog/amd/amd-athlon-64-x2-dual-core-processor-product-data-sheet/102295-390197.html

[9] A. M. Devices, "AMD EPYC™ Server CPU Architecture and Performance Overview," Whitepaper, 2026. [Online]. Available: https://www.amd.com/content/dam/amd/en/documents/epyc-business-docs/white-papers/amd-epyc-9006-server-cpus-architectural-leadership.pdf

[10] W. A. Wulf and S. A. McKee, "Hitting the memory wall: implications of the obvious," *SIGARCH Comput. Archit. News*, vol. 23, no. 1, pp. 20–24, Mar. 1995, doi: 10.1145/216585.216588.

[11] A. Gholami, Z. Yao, S. Kim, C. Hooper, M. W. Mahoney, and K. Keutzer, "AI and Memory Wall," *IEEE Micro*, vol. 44, no. 3, pp. 33–39, May 2024, doi: 10.1109/MM.2024.3373763.

[12] I. Department for Science and Technology, "AI Research Resource." [Online]. Available: https://www.gov.uk/government/publications/ai-research-resource

[13] Bristol Centre for Supercomputing, "2025: Isambard-AI - 12 month journey." [Online]. Available: https://www.bristol.ac.uk/research/centres/bristol-supercomputing/articles/2025/isambard-ai%E2%80%9412-month-journey.html

[14] TOP500, "Isambard-AI phase 2 - HPE Cray EX254n, NVIDIA Grace 72C 3.1GHz, NVIDIA GH200 Superchip, Slingshot-11." [Online]. Available: https://top500.org/system/180388/

[15] N. Corporation, "NVIDIA GH200 Grace Hopper Superchip Architecture: Performance and Productivity for Strong-Scaling HPC and Giant AI Workloads," Santa Clara, CA, Whitepaper v1.21, 2024. [Online]. Available: https://dam-cdn.nvd.orangelogic.com/AssetLink/h125m07nuew832vthbov0q6b2rs8ta0q.pdf

[16] S. McIntosh-Smith, S. Alam, and C. Woods, "Isambard-AI: a leadership-class supercomputer optimised specifically for Artificial Intelligence," in CUG '24. Perth, Australia: Association for Computing Machinery, 2025, pp. 44–54. doi: 10.1145/3725789.3725794.

[17] H. P. Enterprise, "UK Government Invests £225M to Create UK's Most Powerful AI Supercomputer with University of Bristol and Hewlett Packard Enterprise." [Online]. Available: https://www.hpe.com/us/en/newsroom/press-release/2023/11/uk-government-invests-225m-to-create-uks-most-powerful-ai-supercomputer-with-university-of-bristol-and-hewlett-packard-enterprise.html

[18] S. McIntosh-Smith, J. Price, A. Poenaru, and T. Deakin, "Scaling Results From the First Generation of Arm-based Supercomputers," in *CUG 2019 proceedings*, May 2019.

[19] H. P. Enterprise, "HPE Cray Supercomputing EX QuickSpecs," QuickSpecs a00094635enw. [Online]. Available: https://www.hpe.com/psnow/doc/a00094635enw.pdf

[20] TOP500, "Green500 List – June 2026." [Online]. Available: https://www.top500.org/lists/green500/green500-june-2026/

[21] D. Donnellan and A. Lawrence, "Uptime Institute Global Data Center Survey 2025," Keynote Report 180, Jul. 2025. [Online]. Available: https://datacenter.uptimeinstitute.com/rs/711-RIA-145/images/2025.Annual.Survey.Report.pdf

[22] S. McIntosh-Smith, "Isambard-AI: Building the UK's most powerful AI supercomputer." [Online]. Available: https://www.openaccessgovernment.org/isambard-ai-building-the-uks-most-powerful-ai-supercomputer/209620/

[23] H. P. Enterprise, "HPE Slingshot Switches QuickSpecs," technical report a50002546enw-16701-Worldwide V14, Jul. 2026. [Online]. Available: https://www.hpe.com/psnow/doc/a50002546enw.pdf?ver=14

[24] J. Kim, W. J. Dally, S. Scott, and D. Abts, "Technology-Driven, Highly-Scalable Dragonfly Topology," in *2008 International Symposium on Computer Architecture*, 2008, pp. 77–88. doi: 10.1109/ISCA.2008.19.

[25] D. De Sensi *et al.*, "Exploring GPU-to-GPU Communication: Insights into Supercomputer Interconnects," in *SC24: International Conference for High Performance Computing, Networking, Storage and Analysis*, 2024, pp. 1–15. doi: 10.1109/SC41406.2024.00039.

[26] L. Fusco, M. Khalilov, M. Chrapek, G. Chukkapalli, T. Schulthess, and T. Hoefler, "Understanding Data Movement in Tightly Coupled Heterogeneous Systems: A Case Study with the Grace Hopper Superchip." [Online]. Available: https://arxiv.org/abs/2408.11556

[27] M. Bruce, "Arm Neoverse V2 platform: Leadership Performance and Power Efficiency for Next-Generation Cloud Computing, ML and HPC Workloads," in *2023 IEEE Hot Chips 35 Symposium (HCS)*, 2023, pp. 1–25. doi: 10.1109/HCS59251.2023.10254718.

[28] A. Seznec and P. Michaud, "A case for (partially) tagged geometric history length branch prediction," *The Journal of Instruction-Level Parallelism*, vol. 8, p. 23, Feb. 2006, [Online]. Available: https://inria.hal.science/hal-03408381

[29] C. Lam, "Grace Hopper: NVIDIA's Halfway APU." [Online]. Available: https://chipsandcheese.com/p/grace-hopper-nvidias-halfway-apu

[30] N. Corporation, "NVIDIA Grace CPU Superchip Architecture Whitepaper," technical report, 2025. [Online]. Available: https://resources.nvidia.com/en-us-grace-cpu/nvidia-grace-cpu-superchip?xs=1123799

[31] Spheron, "GPU Memory Hierarchy Diagram: Registers to HBM Explained." [Online]. Available: https://www.spheron.network/blog/gpu-memory-hierarchy-diagram-registers-to-hbm-explained/

[32] J. Choquette, "NVIDIA Hopper GPU: Scaling Performance," in *2022 IEEE Hot Chips 34 Symposium (HCS)*, Aug. 2022. [Online]. Available: https://hc34.hotchips.org/assets/program/conference/day1/GPU%20HPC/HC2022.NVIDIA.Choquette.vfinal01.pdf

[33] NVIDIA, "NVIDIA Hopper Tuning Guide," Technical Report. [Online]. Available: https://docs.nvidia.com/cuda/pdf/Hopper_Tuning_Guide.pdf

[34] Modal, "What is a Tensor Core?." Accessed: Oct. 15, 2026. [Online]. Available: https://modal.com/gpu-glossary/device-hardware/tensor-core