HPA – High Performance Architectures

TOP 500 SUPERCOMPUTERS REPORT

# TOP 13: Isambard-AI phase 2

Trinidad Salvador, Luis Miguel[1]

09/10/2026

[1]lmtrinidadsalvador@gmail.com

***Abstract* — El presente proyecto toma como fin la descripción a distintos niveles del clúster Isambard-AI phase 2. Se aborda de forma jerárquica**

---

## 1. Introducción

Desde la invención del primer microprocesador comercial, el intel 4004 en 1971, hasta la actualidad, la capacidad computacional ha experimentado un crecimiento exponencial. Sin embargo, este crecimiento converge hoy hacia su asíntota debido a los límites físicos y termodinámicos que rigen la industria de los semiconductores. Históricamente, durante las últimas décadas siglo XX y principios del XXI, el aumento de rendimiento se fundamentó en dos pilares teóricos: el escalado de Dennard [1] y la ley de Moore [2].

El escalado de Dennard, formalizado por Robert H. Dennard [1], establecía que al reducir las dimensiones físicas de los transistores, el voltaje y la corriente debían escalar de forma proporcional. Esto permitía incrementar de forma lineal la frecuencia de reloj con la miniaturización litográfica, manteniendo constante la densidad de potencia por área. No obstante, este paradigma colapsó [3] a principios de la década de los 2000, cuando los avances en litografía hicieron que comenzasen a manifestarse de forma significativa los efectos de la mecánica cuántica. Específicamente, la aparición del efecto túnel electrónico impidió seguir reduciendo el voltaje umbral, desatando corrientes de fuga insostenibles y cristalizando la barrera de potencia (power wall).

Paralelamente, la ley de Moore [2], que inicialmente predecía la duplicación de la densidad de transistores anualmente, y posteriormente de forma bianual [4], ha sufrido una severa ralentización atribuida tanto al incremento exponencial del coste del equipamiento necesario para las nuevas litografías EUV [5], como a la aproximación a los límites atómicos del silicio. La desaceleración de este modelo ha llevado recientemente al planteamiento de nuevos paradigmas de escalado basados en la minimización de los retrasos de la propagación de señales mediante el paso de arquitecturas 2D a integración vertical [6].

Ante el estancamiento del escalado vertical basado en frecuencia, la respuesta de la industria consistió en la explotación sistemática del escalado horizontal y el paralelismo a nivel de hilos (TLP) [7]. AMD fue pionera en la transición hacia procesadores multinúcleo x86 en 2005, con la introducción del Athlon 64 X2 de diseño monolítico nativo[8]. Dos décadas después, la explotación del TLP en sistemas de memoria compartida ha alcanzado métricas sin precedentes, como demuestra la sexta generación de procesadores AMD EPYC, capaces de integrar hasta 256 núcleos por *socket* [9].

Pese a este drástico escalado, los procesadores de propósito general exhiben ineficiencias arquitectónicas frente a cargas de trabajo altamente paralelizables. Estos problemas requieren del uso de aceleradores especializados, como las unidades de procesamiento gráfico (GPU), que rescinden del control de flujo monohilo en favor del paradigma paralelo SIMT. No obstante, los requerimientos contemporáneos no solo exceden la capacidad computacional de un único circuito

integrado, sino también la capacidad de transferencia de datos de las unidades de memoria a las de cómputo. El desequilibrio histórico entre el rápido aumento de la capacidad de cómputo y el mas lento aumento del ancho de banda de memoria da lugar a un cuello de memoria sistémico, que fue por primera vez presentado en 1995 [10], y que cobra cada vez mas relevancia en el ámbito del entrenamiento de grandes modelos de lenguaje tal como refleja Gholami et Al [11].

En este marco de IA soberana se fundamenta el proyecto estratégico AI Research Resource (AIRR) [1] del gobierno británico, junto al Bristol Centre for Supercomputing [2], ambos responsables de Isambard-AI phase 2 [3], la infraestructura de supercomputación orientada a IA más avanzada del Reino Unido.

Para poder sortear este cuello de botella y abordar el cómputo a exaescala, resulta imperativo el despliegue de clústeres heterogéneos interconectados mediante topologías de red de alto ancho de banda y baja latencia. En el contexto geopolítico, esta infraestructura masiva resulta crítica para el entrenamiento y desarrollo de grandes modelos de lenguaje con el fin de garantizar la soberanía tecnológica nacional. En este marco de *IA soberana* se fundamenta el proyecto estratégico AI Research Resource (AIRR) [12] del gobierno Británico, junto al Bristol Centre for SuperComputing [13], ambos responsables de Isambard-AI phase 2, la infraestructura de supercomputación orientada a IA mas avanzada de Reino Unido.

El presente informe desglosará de manera analítica y sistemática el clúster Isambard-AI phase 2, actual decimotercer puesto en la lista TOP500 [14]. Para ello, se adopta una aproximación arquitectónica jerárquica: partiendo de la infraestructura física subyacente y las instalaciones (Facility Level), seguida del análisis estructural de los bastidores y la topología de la interconexión de red, la evaluación de la jerarquía de memoria del sistema y, finalmente, la caracterización microarquitectónica de los nodos computacionales, concluyendo con una validación empírica y teórica mediante benchmarks de rendimiento.

## 2. System Overview & Facility Level

A alto nivel, el cluster Isambard-AI está formado por un total de 5448 superchips NVIDIA GH200 (Grace Hopper) [15] distribuidos a lo largo de 13 racks de alta densidad. El primer rack, un HPE Cray EX2500 pertenece al supercomputador Isambard-AI phase 1, mientras que los otros 12 racks, HPE Cray EX4000, pertenecen al superordenadoer Isambard-AI phase 2 [16], el que se desglosa en el presente documento. El superordenador opera bajo un consumo energético de 5MW, proporcionando una potencia computacional máxima de 216,50 en FP64 . Por otro lado, gracias a la arquitectura tensorial proporcionada por las GPU Nvidia, es capaz de alcanzar 21EFlops/s en formato FP8 .

### 2.1. Breve historia del proyecto


La concepción del sistema responde de forma directa a políticas de soberanía de datos y seguridad nacional. A diferencia de infraestructuras paneuropeas desarrolladas bajo el consorcio EuroHPC, el gobierno británico desarrolló su propia estrategia bajo el programa *AI Research Resource* (AIRR) [12]. Esta iniciativa gubernamental supuso la inyección inicial de 225 millones de libras esterlinas en otoño de 2023.

La ejecución del proyecto recayó en la universidad de Bristol debido a su experiencia probada con los clústeres Isambard 1 y 2. Concretamente, el clúster está bajo la supervisión del Prof. Simon McIntosh-Smith, director del *Bristol Centre for Supercomputing* (BriCS), y la Dra. Sadaf Alam, directora de tecnología (CTO) de la misma institución. El sistema fue ensamblado colaborativamente por Hewlett Packard Enterprise (HPE) y NVIDIA, y a pesar de la complejidad logística del mismo, la fase 1 fue completada en tiempo récord, pasando de la firma del contrato a un estado operacional en menos de 4 meses.



## 2.2. Instalaciones

El sistema físico se aloja en el *National Composites Centre* (NCC), ubicado en el *Bristol and Bath Science Park* . Comparte recinto con la fase 1 del proyecto Isambard-AI, así como con el cluster Isambard 3, basado exclusivamente en CPU Nvidia Grace . Debido a las estrictas limitaciones espaciales, con tan solo 550 metros cuadrados disponibles ($15.6 \times 35m$), el sistema no podía ser desplegado en una sala blanca convencional . En su lugar, se implementó una solución autocontenida que encapsula nodos, transformación eléctrica, y estaciones de bombeo dentro del propio habitáculo. Para ello se empleó una arquitectura de centro de datos modular, lo que permitió reducir un 72% de las emisiones derivadas de su construcción en comparación con los centros de datos convencionales.





Para disipar la alta densidad de energía térmica generada, que excede los 400 kW por rack, el uso de refrigeración por aire convencional se presenta inviable. En su lugar, se emplea Refrigeración Líquida Directa, solución estandarizada en los chasis HPE Cray Ex. Esta aproximación no solo evita el sobrecalentamiento de los componentes, sino que convierte al sistema Isambard-AI, topológicamente idéntico al sistema Isambard-AI 2, en un referente del paradigma Green AI, posicionandose en el puesto 4 del ranking Green AI de junio de 2026 . Este hito en sostenibilidad es especialmente reseñable al haber sido alcanzado mediante aceleradores de la generación Hopper, los cuales exhiben consumos nominales por flop superiores en comparación con arquitecturas litográficamente mas avanzadas, como Blackwell o Vera Rubin. El sistema ostenta una Efectividad del Uso de la Energía (PUE) nominal de 1.08, lo que implica que que solo el 8% de la energía se destina a refrigeración periférica, ostensiblemente superior a la cifra común de sistemas refrigerados por aire, que ronda el 2.0.

El impacto mediambiental derivado del consumo de la máquina se minimiza a través de su política de aprovisionamiento eléctrico. Si bien su alto consumo de 5MW implicó la necesidad de una conexión de alta capacidad directa a la red eléctrica nacional británica, el 100% de la energía suministrada al sistema procede de fuentes renovables de Reino Unido, abarcando no solo sitemas eólicos, solares e hidroeléctricos, sino también sistemas de almacenamiento en baterías .

## 3. Rack & System Interconnect Level

La arquitectura a nivel de rack e interconexión está diseñada de forma jerárquica para maximizar la densidad de cómputo y minimizar la latencia, respondiendo a las exigencias operacionales de las cargas de trabajo de inteligencia artifical contemporáneas. A nivel de bastidor, cada uno de los 12 disponibles contiene un total de 110 nodos computacionales, lo que se traduce en un total de 440 superchips NVIDIA GH200 por armario. Cada uno se estos chips contiene un procesador con 72 núcleos, así como 72 gráficas Nvidia Tesla H100 de arquitectura Hopper.

Dentro de cada chasis, la unidad básica es el *blade* acelerador HPE Cray EX254n. Esta placa aloja dos nodos independientes, que a su vez, se componen de 4 superchips NVIDIA GH200, congregando un total de 8 GPUs y 8 CPUs por chasis.



A nivel de interconexión inter-nodo, la orquestración de la red se delega en la tecnología HPE Slingshot 11

## 4. Memory Hierarchy Architecture

Detalle aquí las conclusiones de su trabajo.

## 5. Processor & Accelerator Microarchitecture

## 6. Empirical Performance & Benchmarks

## 7. Theoretical Correlations & Quantitative Analysis

## Bibliography

[1] R. Dennard, F. Gaensslen, H.-N. Yu, V. Rideout, E. Bassous, y A. LeBlanc, «Design of ion-implanted MOSFET's with very small physical dimensions», *IEEE Journal of Solid-State Circuits*, vol. 9, n.º 5, pp. 256-268, 1974, doi: 10.1109/JSSC.1974.1050511.

[2] G. E. Moore, «Cramming more components onto integrated circuits, Reprinted from Electronics, volume 38, number 8, April 19, 1965, pp.114 ff.», *IEEE Solid-State Circuits Society Newsletter*, vol. 11, n.º 3, pp. 33-35, 2006, doi: 10.1109/N-SSC.2006.4785860.

[3] M. Bohr, «A 30 Year Retrospective on Dennard's MOSFET Scaling Paper», *IEEE Solid-State Circuits Society Newsletter*, vol. 12, n.º 1, pp. 11-13, 2007, doi: 10.1109/N-SSC.2007.4785534.

[4] G. E. Moore, «Progress in digital integrated electronics [Technical literaiture, Copyright 1975 IEEE. Reprinted, with permission. Technical Digest. International Electron Devices Meeting, IEEE, 1975, pp. 11-13.]», *IEEE Solid-State Circuits Society Newsletter*, vol. 11, n.º 3, pp. 36-37, 2006, doi: 10.1109/N-SSC.2006.4804410.

[5] M. M. Waldrop, «The chips are down for Moore's law», *Nature*, vol. 530, pp. 144-147, 2016, [En línea]. Disponible en: https://api.semanticscholar.org/CorpusID:4464555

[6] T. He, «A time scaling theory for multi-layer electronic systems», *Science China Information Sciences*, vol. 69, n.º 8, p. 183401, jul. 2026, doi: 10.1007/s11432-026-5028-5.

[7] L. Peng, J.-K. Peir, T. K. Prakash, T. C. Chen, y P. K. Ong, «Memory performance and scalability of Intel's and AMD's dual-core processors», en *2007 IEEE International Performance, Computing, and Communications Conference (IPCCC)*, 2007, pp. 55-64. doi: 10.1109/IPCCC.2007.358877.

[8] A. M. Devices, «AMD Athlon™ 64 X2 Dual-Core Processor Product Data Sheet». enero de 2007. [En línea]. Disponible en: https://pdf.directindustry.com/viewerCatalog/amd/amd-athlon-64-x2-dual-core-processor-product-data-sheet/102295-390197.html

[9] A. M. Devices, «AMD EPYC™ Server CPU Architecture and Performance Overview», Whitepaper, 2026. [En línea]. Disponible en: https://www.amd.com/content/dam/amd/en/documents/epyc-business-docs/white-papers/amd-epyc-9006-server-cpus-architectural--leadership.pdf

[10] W. A. Wulf y S. A. McKee, «Hitting the memory wall: implications of the obvious», *SIGARCH Comput. Archit. News*, vol. 23, n.º 1, pp. 20-24, mar. 1995, doi: 10.1145/216585.216588.

[11] A. Gholami, Z. Yao, S. Kim, C. Hooper, M. W. Mahoney, y K. Keutzer, «AI and Memory Wall», *IEEE Micro*, vol. 44, n.º 3, pp. 33-39, may 2024, doi: 10.1109/MM.2024.3373763.

[12] I. Department for Science y Technology, «AI Research Resource». [En línea]. Disponible en: https://www.gov.uk/government/publications/ai-research-resource

[13] Bristol Centre for Supercomputing, «2025: Isambard-AI - 12 month journey». [En línea]. Disponible en: https://www.bristol.ac.uk/research/centres/bristol-supercomputing/articles/2025/isambard-ai%E2%80%9412-month-journey.html

[14] TOP500, «Isambard-AI phase 2 - HPE Cray EX254n, NVIDIA Grace 72C 3.1GHz, NVIDIA GH200 Superchip, Slingshot-11». [En línea]. Disponible en: https://top500.org/system/180388/

[15] N. Corporation, «NVIDIA GH200 Grace Hopper Superchip Architecture: Performance and Productivity for Strong-Scaling HPC and Giant AI Workloads», Santa Clara, CA, Whitepaper v1.21, 2024. [En línea]. Disponible en: https://dam-cdn.nvd.orangelogic.com/AssetLink/h125m07nuew832vthbov0q6b2rs8ta0q.pdf

[16] S. McIntosh-Smith, S. Alam, y C. Woods, «Isambard-AI: a leadership-class supercomputer optimised specifically for Artificial Intelligence», en CUG '24. Perth, Australia: Association for Computing Machinery, 2025, pp. 44-54. doi: 10.1145/3725789.3725794.